JP2009224866A

JP2009224866A - スタック構成の障害検出装置、障害検出システム、障害検出方法及びプログラム

Info

Publication number: JP2009224866A
Application number: JP2008064400A
Authority: JP
Inventors: Tsugio Okamoto; 継男岡本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-03-13
Filing date: 2008-03-13
Publication date: 2009-10-01

Abstract

【課題】スタック構成における障害の発生を検出する。
【解決手段】スタック構成１１０をなす第１及び第２スイッチ１１１，１１２のうちの第１スイッチ１１１に対して要求のＡＲＰメッセージを送信する第１要求手段１２１を備える。第２スイッチ１１２に対して要求のＡＲＰメッセージを送信する第２要求手段１２２を備える。第１及び第２スイッチ１１１，１１２からの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段（ＣＰＵ１２３Ａが担う）を備える。第１スイッチ１１１からの返信のＡＲＰメッセージから抽出されたＭＡＣアドレス情報と、第２スイッチ１１２からの返信のＡＲＰメッセージから抽出されたＭＡＣアドレス情報と、が一致しない場合にスタック構成１１０の障害を検出する障害検出手段（ＣＰＵ１２３Ａが担う）を備える。
【選択図】図１

Description

本発明は、スタック構成の障害検出装置、障害検出システム、障害検出方法及びプログラムに関する。

複数のスイッチを束ねて、あたかも一つのスイッチとして動作しているように見せるスタックという技術がある。

図４はスタックされた２つのスイッチ１１１１、１１１２を有するスタック構成１１１０と、このスタック構成１１１０を介して上流ネットワーク１１３０との間で通信を行うことが可能な通信装置１１２０と、を備えるネットワーク１０００を示すブロック図である。

図４に示すように、スタック構成１１１０は、例えば、第１及び第２の２つのスイッチ１１１１，１１１２と、これらスイッチ１１１１，１１１２を相互に接続するケーブル１１１３と、を備えている。

第１スイッチ１１１１は、第１ケーブルインタフェース１１１４と、第１上流側インタフェース１１１６と、第１装置側インタフェース１１１８と、を備えている。

同様に、第２スイッチ１１１２は、第２ケーブルインタフェース１１１５と、第２上流側インタフェース１１１７と、第２装置側インタフェース１１１９と、を備えている。

第１ケーブルインタフェース１１１４と第２ケーブルインタフェース１１１５とがケーブル１１１３を介して相互に接続されることにより、第１スイッチ１１１１と第２スイッチ１１１２とがスタックされ、第１及び第２スイッチ１１１１、１１１２は相互に通信可能とされている。

これらスイッチ１１１１，１１１２に接続された通信装置１１２０及び他の装置からは、これらスイッチ１１１１，１１１２は、１つのスイッチとして扱われる。

なお、本発明に関連する先行技術文献をサーチしたところ、特許文献１〜３が見つかったが、何れも、本願発明とは関連性が薄いものであった。

すなわち、各特許文献１〜３は、２つのスイッチを冗長構成（１つのスイッチを現用、もう１つのスイッチを予備）として扱う技術を開示しているに過ぎず、２つのスイッチをあたかも１つのスイッチとして扱うスタック構成とは関係のない技術に関する。
特開２００２−０５７６８２号公報特開２００４−０８８３９２号公報特開２００５−２３６６６４号公報

上記のようにスタック構成１１１０とされたスイッチ１１１１，１１１２を接続しているケーブル１１１３、或いは、ケーブルインタフェース１１１４、１１１５の何れかに障害が発生すると、スイッチ１１１１，１１１２の相互間の通信ができなくなり、スイッチ１１１１とスイッチ１１１２は、それぞれ独立したスイッチとして動作してしまう。

すると、図４に矢印１１００で示す通信、すなわち、第２インタフェース１１２２から第２スイッチ１１１２及び第１スイッチ１１１１をこの順に介して上流ネットワーク１１３０側と行う通信ができなくなるという問題がある。

同様に、図４に矢印１２００で示す通信、すなわち、第１インタフェース１１２１から第１スイッチ１１１１及び第２スイッチ１１１２をこの順に介して上流ネットワーク１１３０側と行う通信ができなくなるという問題がある。

また、このような状態になった場合には、１つのスイッチとして設定した設定情報が、第１スイッチ１１１１および第２スイッチ１１１２の両方で使用されるために、スタック構成１１１０に設定したＩＰアドレス情報が両方で使用されてしまうことによって、ネットワーク１０００内に同じＩＰアドレス情報が設定された複数の装置（つまり第１スイッチ１１１１と第２スイッチ１１１２）が存在してしまうことになる。

ＩＰアドレス情報は、ネットワーク内で唯一である必要があり、同じＩＰアドレス情報を持つ複数の装置がネットワーク１０００内に存在することにより、通信が不安定になるという弊害もある。

この様な障害状態を回避するには、第１スイッチ１１１１と第２スイッチ１１１２のどちらかのみを動作させる必要があるが、従来はこのような障害を検出することができず、従って、第１スイッチ１１１１と第２スイッチ１１１２のどちらかの動作を停止させることもできなかった。

本発明は、上記のような問題点を解決するためになされたもので、スタック構成における障害の発生を検出することが可能なスタック構成の障害検出装置、障害検出システム、障害検出方法及びプログラムを提供することを目的とする。

上記課題を解決するため、本発明のスタック構成の障害検出装置は、スタック構成をなす第１及び第２スイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、を備えることを特徴としている。

また、本発明のスタック構成の障害検出装置は、スタック構成をなす複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、を備えることを特徴としている。

本発明のスタック構成の障害検出システムは、スタック構成をなす第１及び第２スイッチと、前記スタック構成の障害を検出する障害検出装置と、を備え、前記障害検出装置は、前記第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、を備えることを特徴としている。

また、本発明のスタック構成の障害検出システムは、スタック構成をなす複数のスイッチと、前記スタック構成の障害を検出する障害検出装置と、を備え、前記障害検出装置は、前記複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、を備えることを特徴としている。

本発明のスタック構成の障害検出方法は、スタック構成をなす第１及び第２スイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の過程と、前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２の過程と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の過程と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の過程と、を備えることを特徴としている。

また、本発明のスタック構成の障害検出方法は、スタック構成をなす複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の過程と、前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２の過程と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の過程と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の過程と、を備えることを特徴としている。

本発明のプログラムは、スタック構成をなす第１及び第２スイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の処理と、前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２の処理と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の処理と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の処理と、をコンピュータに実行させることを特徴としている。

また、本発明のプログラムは、スタック構成をなす複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の処理と、前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２の処理と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の処理と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の処理と、をコンピュータに実行させることを特徴としている。

本発明によれば、スタック構成をなす第１及び第２スイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、を備えるので、第１及び第２スイッチの相互間の接続に障害が発生した場合に、その障害を検出できる。

以下、図面を参照して、本発明に係る実施形態について説明する。

〔第１の実施形態〕
図１は第１の実施形態に係るスタック構成の障害検出システム１００を示すブロック図である。

図１に示すように、スタック構成における障害検出システム１００は、例えば、スタック構成１１０と、このスタック構成１１０を介して上流ネットワーク１３０との間で通信を行うことが可能な通信装置１２０と、を備えて構成されている。

スタック構成１１０は、例えば、第１及び第２の２つのスイッチ１１１，１１２と、これらスイッチ１１１，１１２を相互に接続するケーブル１１３と、を備えている。

第１スイッチ１１１は、第１ケーブルインタフェース１１４と、第１上流側インタフェース１１６と、第１装置側インタフェース１１８と、を備えている。

同様に、第２スイッチ１１２は、第２ケーブルインタフェース１１５と、第２上流側インタフェース１１７と、第２装置側インタフェース１１９と、を備えている。

第１ケーブルインタフェース１１４は、ケーブル１１３を介して第２スイッチの第２ケーブルインタフェース１１５に接続され、第１スイッチ１１１が第２スイッチ１１２との間で相互に通信を行う際のインタフェースとして機能する。

同様に、第２ケーブルインタフェース１１５は、ケーブル１１３を介して第１スイッチの第１ケーブルインタフェース１１４に接続され、第２スイッチ１１２が第１スイッチ１１１との間で相互に通信を行う際のインタフェースとして機能する。

また、第１上流側インタフェース１１６は、上流ネットワーク１３０内の通信装置（図示略）に接続され、第１スイッチ１１１が該通信装置との間で相互に通信を行う際のインタフェースとして機能する。

同様に、第２上流側インタフェース１１７は、上流ネットワーク１３０内の通信装置であって、第１上流側インタフェース１１６が接続されているのとは別の通信装置に接続され、第２スイッチ１１２が該通信装置との間で相互に通信を行う際のインタフェースとして機能する。

また、第１装置側インタフェース１１８は、通信装置１２０の第１インタフェース１２１（後述）に接続され、第１スイッチ１１１が通信装置１２０との間で相互に通信を行う際のインタフェースとして機能する。

同様に、第２装置側インタフェース１１９は、通信装置１２０の第２インタフェース１２２（後述）に接続され、第２スイッチ１１２が通信装置１２０との間で相互に通信を行う際のインタフェースとして機能する。

また、ケーブル１１３は、スタッキング用のケーブルであり、第１スイッチ１１１の第１ケーブルインタフェース１１４と第２スイッチ１１２の第２ケーブルインタフェース１１５とを相互に接続している。

これにより、第１スイッチ１１１と第２スイッチ１１２が相互に通信可能とされ、第１スイッチ１１１と第２スイッチ１１２とによりスタック構成１１０が構築されている。

このようなスタック構成１１０は、他の装置からは、仮想的に１つのスイッチとして扱われる。すなわち、通信装置１２０や、上流ネットワーク１３０内の通信装置（図示略）は、スタック構成１１０を１つのスイッチとして扱う。

また、通信装置１２０は、第１インタフェース１２１と、第２インタフェース１２２と、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）１２３Ａと、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）１２３Ｂと、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）１２３Ｃと、メモリ１２４と、これらを相互に接続するバス１２５と、を備えている。

このうち、第１インタフェース１２１は、第１装置側インタフェース１１８に接続され、通信装置１２０が第１スイッチ１１１との間で相互に通信を行う際のインタフェースとして機能する。

同様に、第２インタフェース１２２は、第２装置側インタフェース１１９に接続され、通信装置１２０が第２スイッチ１１２との間で相互に通信を行う際のインタフェースとして機能する。

第１及び第２インタフェース１２１，１２２は、データフレームを電気信号に変換して、外部に接続されている装置に送信する機能および受信する機能を持ち、ＣＰＵ１２３Ａからの命令により送受信の処理を行う。第１及び第２インタフェース１２１，１２２は、具体的には、例えば、イーサネット（登録商標）のフレームの送受信を行う。

メモリ１２４は、各種のデータを記憶する機能を有し、後述するデータベース１２６を記憶する。

ＲＯＭ１２３Ｂは、ＣＰＵ１２３Ａの動作用のプログラム及びデータを記憶している。ＲＡＭ１２３Ｃは、ＣＰＵ１２Ａの作業領域などとして機能する。

ＣＰＵ１２３Ａは、ＲＯＭ１２３Ｂに記憶されたプログラムに従って動作することにより、第１及び第２インタフェース１２１，１２２の動作制御の他、メモリ１２４にデータを記憶させる動作や、メモリ１２４に記憶されたデータの読み出しなどを行う。

このような通信装置１２０は、スタック構成１００のスイッチ１１１，１１２を介して、上流ネットワーク１３０との間で通信が可能である。

通信装置１２０は、該通信装置１２０が有する２つのインタフェース１２１，１２２からＡＲＰ（ＡｄｄｒｅｓｓＲｅｓｏｌｕｔｉｏｎＰｒｏｔｏｃｏｌ）と呼ばれるメッセージ（以下、要求のＡＲＰメッセージ）を送信し、そのメッセージに対する返信のメッセージ（以下、返信のＡＲＰメッセージ）を受け取る。

要求のＡＲＰメッセージは、ＩＰ（ＩｎｔｅｒｎｅｔＰｒｏｔｏｃｏｌ）アドレス情報に対応するＭＡＣ（ＭｅｄｉａＡｃｃｅｓｓＣｏｎｔｒｏｌ）アドレス情報を取得するときに使用される。

要求のＡＲＰメッセージには、ＭＡＣアドレス情報の取得先の装置のＩＰアドレス情報が含まれる。

すなわち、通信装置１２０がスタック構成１１０のＭＡＣアドレス情報を取得したい場合に、通信装置１２０からスタック構成１１０に対して送られる要求のＡＲＰメッセージには、スタック構成１１０のＩＰアドレス情報が含まれる。

また、返信のＡＲＰメッセージには、要求のＩＰアドレスに対応するＭＡＣアドレス情報が含まれる。

なお、ＡＲＰは、ＩＥＴＦ（ＩｎｔｅｒｎｅｔＥｎｇｉｎｅｅｒｉｎｇＴａｓｋＦｏｒｃｅ）団体で、ＲＦＣ−８２６として規格化されている。

ＭＡＣアドレス情報は、各装置固有の情報であり、第１スイッチ１１１と第２スイッチ１１２でそれぞれ異なるMACアドレス情報を所有している。ただし、第１及び第２スイッチ１１１，１１２がスタックという方法で一つのスイッチとして動作しているきには、第１スイッチ１１１のＭＡＣアドレス情報と第２スイッチ１１２のＭＡＣアドレス情報のうち、何れか一方のMACアドレス情報を、第１及び第２スイッチ１１１，１１２で共用する。

また、第１スイッチ１１１，１１２は、それぞれ固有のＩＰアドレス情報も有しているが、スタック構成１１０となっているときには、第１スイッチ１１１のＩＰアドレス情報と第２スイッチ１１２のＩＰアドレス情報のうち、何れか一方のＩＰアドレス情報を、第１及び第２スイッチ１１１，１１２で共用する。

すなわち、第１スイッチ１１１と第２スイッチ１１２がスタック構成１１０となっているときには、例えば、第１スイッチ１１１のＩＰアドレス情報及びＭＡＣアドレス情報を、第１及び第２スイッチ１１１，１１２で共用する。

また、通信装置１２０は、第１インタフェース１２１と第２インタフェース１２２が、それぞれ固有のＭＡＣアドレス情報を有している。

更に、通信装置１２０は、第１インタフェース１２１と第２インタフェース１２２が、それぞれ固有のＩＰアドレス情報を有している。

次に、動作を説明する。

なお、第１スイッチ１１１と第２スイッチ１１２は、第１スイッチ１１１のＭＡＣアドレス情報及びＩＰアドレス情報を共用しているものとする。

図２は通信装置１２０の動作の流れを示すフローチャートである。

図２に示すように、先ず、通信装置１２０のＣＰＵ１２３Ａは、要求のＡＲＰメッセージを第１インタフェース１２１からスタック構成１１０の第１スイッチ１１１に対して送信する処理を行う（ステップＳ１）。

ここで送信される要求のＡＲＰメッセージには、第１インタフェース１２１のＩＰアドレス情報と、第１インタフェース１２１のＭＡＣアドレス情報と、第１スイッチ１１１が現在使用しているＩＰアドレス情報（つまり、第１スイッチ１１１のＩＰアドレス情報）と、が含まれている。

先のステップＳ１にて送信された要求のＡＲＰメッセージを第１スイッチ１１１が受信すると、該第１スイッチ１１１は、返信のＡＲＰメッセージを通信装置１２０の第１インタフェース１２１に対して送信する。

ここで送信される返信のＡＲＰメッセージには、第１インタフェース１２１のＩＰアドレス情報と、第１インタフェース１２１のＭＡＣアドレス情報と、第１スイッチ１１１が現在使用しているＩＰアドレス情報と、第１スイッチ１１１が現在使用しているＭＡＣアドレス情報が含まれている。

すなわち、第１スイッチ１１１からの返信のＡＲＰメッセージには、第１スイッチ１１１と第２スイッチ１１２とがスタック構成１１０を構築しているかどうかにかかわらず、第１スイッチ１１１のＭＡＣアドレス情報が含まれている。

通信装置１２０のＣＰＵ１２３Ａは、ステップＳ１の後は、ＡＲＰメッセージの応答の有無を監視し（ステップＳ２）、応答が無かった場合は（ステップＳ２のＮｏ）、ステップＳ１からの処理を繰り返す。

応答があった場合は（ステップＳ２のＹｅｓ）、ＣＰＵ１２３Ａは、第１インタフェース１２１を介して入力される返信のＡＲＰメッセージから、ＭＡＣアドレス情報を抽出し、該抽出したＭＡＣアドレス情報をメモリ１２４内のデータベース１２６に登録する（記憶させる）（ステップＳ３）。

次に、通信装置１２０のＣＰＵ１２３Ａは、要求のＡＲＰメッセージを第２インタフェース１２２からスタック構成１１０の第２スイッチ１１２に対して送信する処理を行う（ステップＳ４）。

ここで送信される要求のＡＲＰメッセージには、第２インタフェース１２２のＩＰアドレス情報と、第２インタフェース１２２のＭＡＣアドレス情報と、第２スイッチ１１２が現在使用しているＩＰアドレス情報（つまり、第２スイッチ１１２のＩＰアドレス情報ではなく第１スイッチ１１１のＩＰアドレス情報）と、が含まれている。

先のステップＳ４にて送信された要求のＡＲＰメッセージを第２スイッチ１１２が受信すると、該第２スイッチ１１２は、返信のＡＲＰメッセージを通信装置１２０の第２インタフェース１２２に対して送信する。

ここで送信される返信のＡＲＰメッセージには、第２インタフェース１２２のＩＰアドレス情報と、第２インタフェース１２２のＭＡＣアドレス情報と、第２スイッチ１１２が現在使用しているＩＰアドレス情報と、第２スイッチ１１２が現在使用しているＭＡＣアドレス情報が含まれている。

すなわち、第２スイッチ１１２からの返信のＡＲＰメッセージには、第１スイッチ１１１と第２スイッチ１１２とが正常にスタック構成１１０を構築している場合には、第１スイッチ１１１のＭＡＣアドレス情報が含まれている。しかし、ケーブル１１３、第１ケーブルインタフェース１１４、第２ケーブルインタフェース１１５などに障害が発生している場合には、第２スイッチ１１２のＭＡＣアドレス情報が含まれている。

通信装置１２０のＣＰＵ１２３Ａは、ステップＳ４の後は、ＡＲＰメッセージの応答の有無を監視し（ステップＳ５）、応答が無かった場合は（ステップＳ５のＮｏ）、ステップＳ１からの処理を繰り返す。

応答があった場合は（ステップＳ５のＹｅｓ）、ＣＰＵ１２３Ａは、第２インタフェース１２２を介して入力される返信のＡＲＰメッセージからＭＡＣアドレス情報を抽出し、該抽出したＭＡＣアドレス情報をメモリ１２４内のデータベース１２６に登録する（記憶させる）（ステップＳ６）。

次に、ＣＰＵ１２３Ａは、ステップＳ３にてデータベース１２６に登録したＭＡＣアドレス情報と、ステップＳ６にてデータベース１２６に登録したＭＡＣアドレス情報と、を比較し（ステップＳ７）、２つのＭＡＣアドレス情報が同じであるか否かを判定する（ステップＳ８）。

比較の結果、２つのＭＡＣアドレス情報が同じであれば（ステップＳ８のＹｅｓ）、ステップＳ１からの処理を繰り返す。

なお、２つのＭＡＣアドレス情報が同じとなるのは、第１スイッチ１１１と第２スイッチ１１２のとの接続が正常であり、両方のスイッチ１１１，１１２が独立して動いていない場合である。換言すれば、ケーブル１１３、第１ケーブルインタフェース１１４，第２ケーブルインタフェース１１５の何れにも障害が発生していない場合に、２つのＭＡＣアドレス情報が同じとなる。これは、２つのスイッチ１１１，１１２がスタック構成１１０を構築し、１つのスイッチとして動作しているためである。

しかしながら、スイッチ１１１，１１２の相互間を接続しているケーブル１１３、第１ケーブルインタフェース１１４、第２ケーブルインタフェース１１５の何れかに障害が発生すると、両方のスイッチ１１１，１１２が独立して動作してしまう。このため、第１インタフェース１２１から送信した要求のＡＲＰメッセージに対する返信のＡＲＰメッセージに含まれるＭＡＣアドレス情報と、第２インタフェース１２２から送信した要求のＡＲＰメッセージに対する返信のＡＲＰメッセージに含まれるＭＡＣアドレス情報とは、互いに異なる。

そこで、２つのＭＡＣアドレス情報が異なる場合（ステップＳ８のＮｏ）、すなわち、両方のスイッチ１１１，１１２が相互に独立して動作していることを検出できた場合には、ＣＰＵ１２３Ａは、２つのスイッチ１１１，１１２のうちの何れか一方の動作を停止させる。すなわち、具体的には、例えば、第２インタフェース１１２から閉塞を指示する閉塞信号を第２スイッチ１１２に対して送信し（ステップＳ９）、第２スイッチ１１２の動作を停止させる。

これにより、両方のスイッチ１１１，１１２が相互に独立して動作していることにより引き起こされる障害検出システム１００における障害の発生を回避させる。

以上のような第１の実施形態によれば、以下の効果を奏することができる。

第１の効果は、第１インタフェース１２１と第２インタフェース１２２のそれぞれからＡＲＰ要求メッセージを送信することにより、第１及び第２スイッチ１１１，１１２の相互間の接続に障害が発生した場合に、その障害を検出できることである。

第２の効果は、障害の検出後に片方のスイッチ（スイッチ１１１，１１２の何れか一方）の動作を止めることができるので、両方のスイッチ１１１，１１２が互いに独立して動作してしまうことにより通信不可になってしまう、というネットワーク障害の発生を回避できることである。

〔第２の実施形態〕
図３は第２の実施形態の場合のスタック構成の障害検出システム１００を示すブロック図である。

本実施形態の場合、障害検出システム１００は、２つの通信装置１２０Ａ、１２０Ｂを備え、このうち第１通信装置１２０Ａが第１インタフェース１２１を、第２通信装置１２０Ｂが第２インタフェース１２２を、それぞれ備えている。

なお、本実施形態の場合、第１及び第２スイッチ１１１，１１２からの返信のＡＲＰメッセージより抽出したＭＡＣアドレス情報は、第１通信装置１２０Ａが備える第３インタフェース１２７及び第２通信装置１２０Ｂが備える第４インタフェース１２８を介して、相互に共有される。

以下、図２を用いて、本実施形態の場合の動作を説明する。

本実施形態でも、第１スイッチ１１１と第２スイッチ１１２は、第１スイッチ１１１のＭＡＣアドレス情報及びＩＰアドレス情報を共用しているものとする。

先ず、第１通信装置１２０ＡのＣＰＵ１２３Ａは、要求のＡＲＰメッセージを第１インタフェース１２１からスタック構成１１０の第１スイッチ１１１に対して送信する（ステップＳ１）。

先のステップＳ１にて送信された要求のＡＲＰメッセージを第１スイッチ１１１が受信すると、該第１スイッチ１１１は、返信のＡＲＰメッセージを第１通信装置１２０Ａの第１インタフェース１２１に対して送信する。

第１通信装置１２０ＡのＣＰＵ１２３Ａは、ステップＳ１の後は、ＡＲＰメッセージの応答の有無を監視し（ステップＳ２）、応答が無かった場合は（ステップＳ２のＮｏ）、ステップＳ１からの処理を繰り返す。

応答があった場合は（ステップＳ２のＹｅｓ）、第１通信装置１２０ＡのＣＰＵ１２３Ａは、第１インタフェース１２１を介して入力される返信のＡＲＰメッセージから、ＭＡＣアドレス情報を抽出し、該抽出したＭＡＣアドレス情報を第１通信装置１２０Ａのメモリ１２４内のデータベース１２６に登録する（記憶させる）。

更に、第１通信装置１２０ＡのＣＰＵ１２３Ａは、このように抽出したＭＡＣアドレス情報を、第３インタフェース１２７を介して、第２通信装置１２０Ｂの第４インタフェース１２８に出力する。第２通信装置１２０ＢのＣＰＵ１２３Ａは、第４インタフェース１２８にＭＡＣアドレス情報が入力されると、該ＭＡＣアドレス情報を第２通信装置１２０Ｂのメモリ１２４内のデータベース１２６に登録する（記憶させる）（ステップＳ３）。

次に、第２通信装置１２０ＢのＣＰＵ１２３Ａは、要求のＡＲＰメッセージを第２インタフェース１２２からスタック構成１１０の第２スイッチ１１２に対して送信する（ステップＳ４）。

先のステップＳ４にて送信された要求のＡＲＰメッセージを第２スイッチ１１２が受信すると、該第２スイッチ１１２は、返信のＡＲＰメッセージを第２通信装置１２０Ｂの第２インタフェース１２２に対して送信する。

第２通信装置１２０ＢのＣＰＵ１２３Ａは、ステップＳ４の後は、ＡＲＰメッセージの応答の有無を監視し（ステップＳ５）、応答が無かった場合は（ステップＳ５のＮｏ）、ステップＳ１からの処理を繰り返す。

応答があった場合は（ステップＳ５のＹｅｓ）、第２通信装置１２０ＢのＣＰＵ１２３Ａは、第２インタフェース１２２を介して入力される返信のＡＲＰメッセージからＭＡＣアドレス情報を抽出し、該抽出したＭＡＣアドレス情報を第２通信装置１２０Ｂのメモリ１２４内のデータベース１２６に登録する（記憶させる）。

更に、第２通信装置１２０ＢのＣＰＵ１２３Ａは、このように抽出したＭＡＣアドレス情報を、第４インタフェース１２８を介して、第１通信装置１２０Ａの第３インタフェース１２７に出力する。第１通信装置１２０ＡのＣＰＵ１２３Ａは、第３インタフェース１２７にＭＡＣアドレス情報が入力されると、該ＭＡＣアドレス情報を第１通信装置１２０Ａのメモリ１２４内のデータベース１２６に登録する（記憶させる）（ステップＳ６）。

次に、第１通信装置１２０ＡのＣＰＵ１２３Ａは、ステップＳ３にてデータベース１２６に登録したＭＡＣアドレス情報と、ステップＳ６にてデータベース１２６に登録したＭＡＣアドレス情報と、を比較し（ステップＳ７）、２つのＭＡＣアドレス情報が同じであるか否かを判定する（ステップＳ８）。

同様に、第２通信装置１２０ＢのＣＰＵ１２３Ａも、ステップＳ３にてデータベース１２６に登録したＭＡＣアドレス情報と、ステップＳ６にてデータベース１２６に登録したＭＡＣアドレス情報と、を比較し（ステップＳ７）、２つのＭＡＣアドレス情報が同じであるか否かを判定する（ステップＳ８）。

なお、２つのＭＡＣアドレス情報が同じとなるのは、第１スイッチ１１１と第２スイッチ１１２のとの接続が正常であり、両方のスイッチ１１１，１１２が独立して動いていない場合である。換言すれば、ケーブル１１３、第１ケーブルインタフェース１１４，第２ケーブルインタフェース１１５の何れにも障害が発生していない場合に、２つのＭＡＣアドレス情報が同じとなる。これは、２つのスイッチ１１１，１１２が正常にスタック構成１１０を構築し、１つのスイッチとして動作しているためである。

そこで、２つのＭＡＣアドレス情報が異なる場合（ステップＳ８のＮｏ）、すなわち、両方のスイッチ１１１，１１２が相互に独立して動作していることを検出できた場合には、２つのスイッチ１１１，１１２のうちの何れか一方の動作を停止させる。すなわち、具体的には、例えば、第２通信装置１２０ＢのＣＰＵ１２３Ａが、第２インタフェース１１２から閉塞を指示する閉塞信号を第２スイッチ１１２に対して送信し（ステップＳ９）、第２スイッチ１１２の動作を停止させる。

以上のような第２の実施形態によれば、第１インタフェース１２１と第２インタフェース１２２が別の通信装置に備えられている場合に、上記の第１の実施形態と同様の効果が得られる。

なお、上記の各実施形態では、スタック構成１１０を構築するスイッチが第１及び第２スイッチ１１１，１１２の２つだけである例を説明したが、３つ以上のスイッチによりスタック構成を構成する場合にも、同様に、本発明を適用することができる。この場合、スタック構成をなす３つ以上のスイッチのうちの第１スイッチに対して第１インタフェース１２１から要求のＡＲＰメッセージを送信し、該３つ以上のスイッチのうちの第２スイッチに対して第２インタフェース１２２から要求のＡＲＰメッセージを送信し、これら第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出し、第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、スタック構成の障害を検出すれば良い。更に、この場合、スタック構成の障害が検出された場合に、該３つ以上のスイッチのうち、第１スイッチを除く全てのスイッチの動作を停止させる閉塞信号を、第１スイッチを除く各スイッチに対して出力すればよい。

第１の実施形態に係るスタック構成の障害検出システムを示すブロック図である。通信装置の動作の流れを示すフローチャートである。第２の実施形態に係るスタック構成の障害検出システムを示すブロック図である。一般的なスタック構成を示すブロック図である。

符号の説明

１００スタック構成の障害検出システム
１１０スタック構成
１１１第１スイッチ
１１２第２スイッチ
１１３ケーブル
１１４第１ケーブルインタフェース
１１５第２ケーブルインタフェース
１２０通信装置
１２０Ａ第１通信装置
１２０Ｂ第２通信装置
１２１第１インタフェース（第１要求手段）
１２２第２インタフェース（第２要求手段）
１２３ＡＣＰＵ（抽出手段、障害検出手段、停止手段）
１２３ＢＲＯＭ
１２３ＣＲＡＭ
１２４メモリ
１２６データベース

Claims

スタック構成をなす第１及び第２スイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、
前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、
を備えることを特徴とするスタック構成の障害検出装置。
前記障害検出手段により前記スタック構成の障害が検出された場合に、前記第１及び第２スイッチのうちの何れか一方の動作を停止させる停止手段を更に備えることを特徴とする請求項１に記載のスタック構成の障害検出装置。
スタック構成をなす複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、
前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、
を備えることを特徴とするスタック構成の障害検出装置。
前記障害検出手段により前記スタック構成の障害が検出された場合に、前記複数のスイッチのうち、前記第１のスイッチを除く全てのスイッチの動作を停止させる停止手段を更に備えることを特徴とする請求項３に記載のスタック構成の障害検出装置。
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、を記憶するメモリを更に備え、
前記障害検出手段は、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれ抽出され前記メモリに記憶されたＭＡＣアドレス情報が互いに一致しないことを検出することにより、前記スタック構成の障害を検出することを特徴とする請求項１乃至４のいずれか一項に記載のスタック構成の障害検出装置。
前記第１スイッチに接続され、前記第１要求手段として機能する第１インタフェースと、
前記第２スイッチに接続され、前記第２要求手段として機能する第２インタフェースと、
を備えることを特徴とする請求項１乃至５のいずれか一項に記載のスタック構成の障害検出装置。
当該障害検出装置は、相互に通信接続された複数の通信装置からなり、
前記複数の通信装置のうちの第１通信装置が前記第１要求手段を備え、
前記複数の通信装置のうちの第２通信装置が前記第２要求手段を備え、
前記複数の通信装置は、第１及び第２スイッチからの返信のＡＲＰメッセージを共有することを特徴とする請求項１乃至６のいずれか一項に記載のスタック構成の障害検出装置。
スタック構成をなす第１及び第２スイッチと、
前記スタック構成の障害を検出する障害検出装置と、
を備え、
前記障害検出装置は、
前記第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、
前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、
を備えることを特徴とするスタック構成の障害検出システム。
前記障害検出手段により前記スタック構成の障害が検出された場合に、前記第１及び第２スイッチのうちの何れか一方の動作を停止させる停止手段を更に備えることを特徴とする請求項８に記載のスタック構成の障害検出システム。
スタック構成をなす複数のスイッチと、
前記スタック構成の障害を検出する障害検出装置と、
を備え、
前記障害検出装置は、
前記複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１要求手段と、
前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２要求手段と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する抽出手段と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する障害検出手段と、
を備えることを特徴とするスタック構成の障害検出システム。
前記障害検出手段により前記スタック構成の障害が検出された場合に、前記複数のスイッチのうち、前記第１のスイッチを除く全てのスイッチの動作を停止させる停止手段を更に備えることを特徴とする請求項１０に記載のスタック構成の障害検出システム。
前記障害検出装置は、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、を記憶するメモリを更に備え、
前記障害検出手段は、前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれ抽出され前記メモリに記憶されたＭＡＣアドレス情報が互いに一致しないことを検出することにより、前記スタック構成の障害を検出することを特徴とする請求項８乃至１１のいずれか一項に記載のスタック構成の障害検出システム。
前記障害検出装置は、
前記第１スイッチに接続され、前記第１要求手段として機能する第１インタフェースと、
前記第２スイッチに接続され、前記第２要求手段として機能する第２インタフェースと、
を備えることを特徴とする請求項８乃至１２のいずれか一項に記載のスタック構成の障害検出システム。
前記障害検出装置は、相互に通信接続された複数の通信装置からなり、
前記複数の通信装置のうちの第１通信装置が前記第１要求手段を備え、
前記複数の通信装置のうちの第２通信装置が前記第２要求手段を備え、
前記複数の通信装置は、第１及び第２スイッチからの返信のＡＲＰメッセージを共有することを特徴とする請求項１乃至６のいずれか一項に記載のスタック構成の障害検出システム。
スタック構成をなす第１及び第２スイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の過程と、
前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２の過程と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の過程と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の過程と、
を備えることを特徴とするスタック構成の障害検出方法。
前記第４の過程により前記スタック構成の障害が検出された場合に、前記第１及び第２スイッチのうちの何れか一方の動作を停止させる第５の過程を更に備えることを特徴とする請求項１５に記載のスタック構成の障害検出方法。
スタック構成をなす複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の過程と、
前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２の過程と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の過程と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の過程と、
を備えることを特徴とするスタック構成の障害検出方法。
前記第４の過程により前記スタック構成の障害が検出された場合に、前記複数のスイッチのうち、前記第１のスイッチを除く全てのスイッチの動作を停止させる第５の過程を更に備えることを特徴とする請求項１７に記載のスタック構成の障害検出方法。
前記第３の過程により抽出したＭＡＣアドレス情報をメモリに記憶させる第６の過程を更に備え、
前記第４の過程では、前記第６の過程によって前記メモリに記憶されているＭＡＣアドレス情報が互いに一致しないことを検出することにより、前記スタック構成の障害を検出することを特徴とする請求項１５乃至１８のいずれか一項に記載のスタック構成の障害検出方法。
スタック構成をなす第１及び第２スイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の処理と、
前記第２スイッチに対して要求のＡＲＰメッセージを送信する第２の処理と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の処理と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の処理と、
をコンピュータに実行させることを特徴とするプログラム。
前記第４の処理により前記スタック構成の障害が検出された場合に、前記第１及び第２スイッチのうちの何れか一方の動作を停止させる第５の処理を更にコンピュータに実行させることを特徴とする請求項２０に記載のプログラム。
スタック構成をなす複数のスイッチのうちの第１スイッチに対して要求のＡＲＰメッセージを送信する第１の処理と、
前記複数のスイッチのうちの第２スイッチに対して要求のＡＲＰメッセージを送信する第２の処理と、
前記第１及び第２スイッチからの返信のＡＲＰメッセージの中からそれぞれＭＡＣアドレス情報を抽出する第３の処理と、
前記第１スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、前記第２スイッチからの返信のＡＲＰメッセージの中から抽出されたＭＡＣアドレス情報と、が一致しないことを検出することにより、前記スタック構成の障害を検出する第４の処理と、
をコンピュータに実行させることを特徴とするプログラム。
前記第４の処理により前記スタック構成の障害が検出された場合に、前記複数のスイッチのうち、前記第１のスイッチを除く全てのスイッチの動作を停止させる第５の処理を更にコンピュータに実行させることを特徴とする請求項２２に記載のプログラム。
前記第３の過程により抽出したＭＡＣアドレス情報をメモリに記憶させる第６の処理を更にコンピュータに実行させ、
前記第４の処理では、前記第６の処理によって前記メモリに記憶されているＭＡＣアドレス情報が互いに一致しないことを検出することにより、前記スタック構成の障害を検出することを特徴とする請求項２０乃至２３のいずれか一項に記載のプログラム。