JP2009223506A - データ処理システム - Google Patents
データ処理システム Download PDFInfo
- Publication number
- JP2009223506A JP2009223506A JP2008066031A JP2008066031A JP2009223506A JP 2009223506 A JP2009223506 A JP 2009223506A JP 2008066031 A JP2008066031 A JP 2008066031A JP 2008066031 A JP2008066031 A JP 2008066031A JP 2009223506 A JP2009223506 A JP 2009223506A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- memory
- area
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
【課題】 データ処理システムに関してメモリエラーの発生時にエラー種別に応じて適切な処置を施す技術を提供する。
【解決手段】 処理部(11a)は、エラー検出部(11d)のメモリエラーの検出に伴って、今回の処理対象データに関するデータ処理を中断して例外処理を実行し、メモリエラーがメモリ部(20)の第1領域で発生したと判定した場合、次回の処理対象データからデータ処理を再開する。処理部は、メモリエラーがメモリ部の第2領域で発生したと判定した場合、システム停止用処理またはシステム再起動用処理のいずれかを実行する。メモリ部の第1領域は、処理対象データの格納領域と、処理部のデータ処理の実行時に生成されるデータの格納領域とを含む。メモリ部の第2領域は、処理部により実行されるプログラムの格納領域と、処理部の例外処理の実行時に生成されるデータの格納領域とを含む。
【選択図】 図2
【解決手段】 処理部(11a)は、エラー検出部(11d)のメモリエラーの検出に伴って、今回の処理対象データに関するデータ処理を中断して例外処理を実行し、メモリエラーがメモリ部(20)の第1領域で発生したと判定した場合、次回の処理対象データからデータ処理を再開する。処理部は、メモリエラーがメモリ部の第2領域で発生したと判定した場合、システム停止用処理またはシステム再起動用処理のいずれかを実行する。メモリ部の第1領域は、処理対象データの格納領域と、処理部のデータ処理の実行時に生成されるデータの格納領域とを含む。メモリ部の第2領域は、処理部により実行されるプログラムの格納領域と、処理部の例外処理の実行時に生成されるデータの格納領域とを含む。
【選択図】 図2
Description
本発明は、データ処理システムに関し、特に、自動車や監視カメラ等に組み込まれる画像認識システムのように、高信頼性、高可用性および低コスト性が要求されるデータ処理システムに関する。
サーバシステム等のように、高信頼性が要求されるデータ処理システム(プロセッサシステム)においては、通常、メモリ系における障害の発生に起因してシステムが誤動作することを回避するために、ECC(Error Correcting Code)やパリティ等を用いてメモリエラーを検出する機構が設けられている。
データ処理システムに関しては、ECCメモリエラーが発生した場合に、制御権をOS(Operating System)からBIOS(Basic Input/Output System)に切り替え、回復可能な1ビットのメモリエラーであれば、メモリエラーのログ処理を実行させた後に制御権をOSに戻し、アプリケーションによるデータ処理を続行させ、回復不可能な2ビット以上のメモリエラーであれば、メモリエラーのログ処理を実行させた後に制御権をOSに戻し、アプリケーションによるデータ処理を中止させ、システムエラーの警告メッセージを発行させた後にシステム動作を停止させることによって、システムの高信頼性を実現する技術が知られている(例えば、特許文献1を参照)。
クラスタ構成のコンピュータシステムに関しては、現用系コンピュータで障害が発生した場合に、現用系コンピュータを停止させ、現用系コンピュータで実行されていたアプリケーションを予備系コンピュータに引き継がせることによって、システムの高可用性を実現する技術が知られている(例えば、特許文献2を参照)。
また、符号化(エンコード)した動画像データを伝送して復号化(デコード)する動画像処理システムに関しては、フレーム間処理に使うフレームを複数にするデータ構造を持たせ、符号誤りが検出されたブロックの情報を使わずに別のフレームの情報を使うことによって、画質の劣化を抑える技術が知られている(例えば、特許文献3を参照)。
特開2002−73427号公報
特開2006−11992号公報
特開平5−137130号公報
自動車や監視カメラ等で使用されるデータ処理システム(プロセッサシステム)については、安全性の観点から高信頼性の要求が非常に強い。このため、メモリ系にECC機能やパリティ機能を設けて、ノイズ等に起因する一時的なメモリエラーおよび物理的な故障等に起因する恒久的なメモリエラーを検出可能にすることによって、高信頼性を確保することが要求される。
一方、例えば、自動車に搭載される安全運転支援用の画像認識システムや監視カメラに内蔵される画像認識システムにおいては、処理すべき画像データが定期的かつ連続的にイメージセンサ(カメラ等)から順次供給されるため、画像データが格納されるメモリ領域や画像認識処理の実行中に一時的に使用されるメモリ領域で放射線やノイズ等による一時的なメモリエラー(ソフトエラー)が発生したとしても、画像認識処理を一時中断し、次の画像データから画像認識処理を再開すれば、画像認識処理を正常に継続できる場合が多い。従って、一時的なメモリエラーが発生した場合にシステムを停止させるあるいはシステムを再起動させることは、過剰な処置であり、システムの可用性を阻害することになる。また、現用系プロセッサで故障が発生した場合に現用系プロセッサで実行されていた処理を予備系プロセッサに引き継がせるようなシステム構成を採用することは、システムのコストや設置面積の増大に繋がる。
但し、自動車や監視カメラ等で使用されるデータ処理システムでは、安全性の観点から、障害を抱えたままシステムが動作することを避ける必要があるため、システムにとって致命的なメモリエラーや物理的な故障等による恒久的なメモリエラーが発生した場合には、システムの停止や再起動等の必要な処置を取らなければならない。従って、この種のデータ処理システムにおいては、可用性の観点からシステムの停止や再起動等の過剰な処置を回避する必要がある一方で、致命的なメモリエラーや恒久的なメモリエラーを高い確率で検出して高信頼性を確保する必要がある。
本発明の目的は、データ処理システムに関してメモリエラーの発生時にエラー種別に応じて適切な処置を施す技術を提供することにある。
データ処理システムは、処理対象データを第1装置から取得してデータ処理を順次実行し、処理結果データを第2装置に順次供給するデータ処理システムであって、処理対象データ毎にデータ処理を実行して処理結果データを生成する処理部と、処理部により使用されるデータおよび処理部により生成されるデータを格納するメモリ部と、メモリ部におけるメモリエラーの発生を検出するエラー検出部とを備える。
処理部は、エラー検出部のメモリエラーの検出に伴って、今回の処理対象データに関するデータ処理を中断して例外処理を実行し、メモリエラーがメモリ部の第1領域で発生したと判定した場合、次回の処理対象データからデータ処理を再開する。処理部は、メモリエラーがメモリ部の第2領域で発生したと判定した場合、システム停止用処理またはシステム再起動用処理のいずれかを実行する。メモリ部の第1領域は、処理対象データを格納するための領域と、処理部のデータ処理の実行時に生成されるデータを格納するための領域とを含む。メモリ部の第2領域は、処理部により実行されるプログラムを格納するための領域と、処理部の例外処理の実行時に生成されるデータを格納するための領域とを含む。
また、処理部は、メモリエラーがメモリ部の第1領域で発生したと判定した場合、今回の処理結果データを出力することなく、前回の処理結果データの使用を第2装置に指示する。更に、処理部は、メモリエラーがメモリ部の第1領域で発生したと判定した回数が所定回数に到達した場合、システム停止用処理またはシステム再起動用処理のいずれかを実行する。
処理対象データを第1装置から取得してデータ処理を順次実行し、処理結果データを第2装置に順次供給するデータ処理システムに関して、メモリエラーの発生時にエラー種別に応じて適切な処置を施すことが可能になる。
以下、実施形態について図面を用いて説明する。
図1は、本発明の一実施形態を示している。画像認識システム1は、自動車に搭載される画像認識システムや画像認識機能付き監視カメラに内蔵される画像認識システムに相当する。画像認識システム1は、画像データをビデオカメラ2から取得して画像認識処理を順次実行し、画像認識処理により得られる制御データを制御対象機器3に順次供給するものであり、プロセッサ10、メインメモリ20およびブートROM(Read Only Memory)30を備えている。
ここで、制御データとは、例えば、画像認識システム1が自動車のプリクラッシュセーフティシステム向けの画像認識システムである場合には、自車両と前方車両との関係を示すデータ(距離データ、方位データや相対接近速度データ等)であり、画像認識システム1が自動車のレーンキープアシストシステム向け画像認識システムである場合には、自車両と道路中央を示す白線や道路端を示す白線との関係を示すデータ(距離データや接近率データ等)であり、画像認識システム1がナイトビジョンシステム向け画像認識システムである場合には、認識した人物に関するデータ(位置データ等)である。
プロセッサ10は、プロセッサコア11、命令キャッシュ12、データキャッシュ13、DMAC(Direct Memory Access Controller)14、メモリコントローラ15および入出力インタフェース(入出力IF)16,17を備えている。プロセッサコア11は、メインメモリ20に格納されたプログラムに従って画像認識処理を実行するCPU(Central Processing Unit)に加えて、メインメモリ20に書き込まれるデータにECCを付加し、メインメモリ20から読み出されるECC付きデータを用いてメインメモリ20におけるメモリエラーの発生を検出する機構を備えている。命令キャッシュ12は、メインメモリ20内のプログラムのコピーを格納するためのキャッシュメモリである。データキャッシュ13は、メインメモリ20内のデータのコピーを格納するためのキャッシュメモリである。DMAC14は、複数のチャネルを有しており、ビデオカメラ2からメインメモリ20への画像データの転送やメインメモリ20から制御対象機器3への制御データの転送に使用される。メモリコントローラ15は、プロセッサ10とメインメモリ20やブートROM30との間のデータ転送を制御する。入出力インタフェース16は、プロセッサ10とビデオカメラ2との間のデータ転送を制御する。入出力インタフェース17は、プロセッサ10と制御対象機器3との間のデータ転送を制御する。
メインメモリ20は、例えば、DRAM(Dynamic Random Access Memory)により具現されており、プロセッサコア11により実行されるプログラム、ビデオカメラ2から供給される画像データやプロセッサコア11の画像認識処理により生成されるデータ(制御データを含む)等を格納するためのメモリである。ブートROM30は、プロセッサコア11により実行されるプログラムが予め格納されたメモリである。ブートROM30内のプログラムは、プロセッサ10の起動時にメインメモリ20に転送される。
なお、本実施形態では、画像認識処理の全てがプロセッサ10により実行される例について説明するが、画像認識処理の一部がハードワイヤードロジックにより実行されるようにしてもよい。また、本実施形態では、プロセッサ10に外部接続されたメインメモリ20が画像認識処理で使用される例について説明するが、プロセッサに内蔵されたメモリが画像認識処理で使用されるようにしてもよい。更に、本実施形態では、メインメモリ20におけるメモリエラーの発生を検出する機構がECCを利用して実現される例について説明するが、メインメモリ20におけるメモリエラーの発生を検出する機構がECC以外の技術(例えば、パリティ)を利用して実現されるようにしてもよい。
図2は、画像認識システムの詳細を示している。なお、図2におけるCPU11a、セレクタ11b、ECC生成回路11cおよびECCエラー検出訂正回路11dは、図1におけるプロセッサコア11に含まれる回路である。
画像認識システム1においては、DMAC14(チャネル0)は、所定のフレームレート(例えば、30fps)に従ってビデオカメラ2からメインメモリ20への画像データ(フレーム)の転送を実施する。この際、DMAC14からセレクタ11bを介してECC生成回路11cに画像データが供給され、ECC生成回路11cにより画像データにECCが付加された後、ECC付き画像データがメモリコントローラ15を介してメインメモリ20に書き込まれる。CPU11aは、メモリコントローラ15を介してメインメモリ20から画像データを読み出して画像認識処理を実行する。なお、画像認識システム1では、メインメモリ20内に画像データを格納するための画像バッファ領域が2つ設けられており、メインメモリ20における一方の画像バッファ領域に格納された画像データを用いて画像認識処理が実行され、これに並行して、ビデオカメラ2からメインメモリ20における他方の画像バッファ領域への画像データの転送が実施される(ダブルバッファ方式)。
CPU11aの画像認識処理の実行時には、メインメモリ20における一部の領域がワーク領域として使用され、ワーク領域に対するデータ書き込みおよびデータ読み出しを繰り返しながら各種処理が実行される。CPU11aのメインメモリ20に対するデータ書き込みの際には、CPU11aからセレクタ11bを介してECC生成回路11cにデータが供給され、ECC生成回路11cによりデータにECCが付加された後、ECC付きデータがメモリコントローラ15を介してメインメモリ20に書き込まれる。CPU11aのメインメモリ20に対するデータ読み出しの際には、メインメモリ20からメモリコントローラ15を介してECCエラー検出訂正回路11dにデータが供給され、ECCエラー検出訂正回路11dによりメインメモリ20におけるメモリエラー(ビット反転等)の有無が検査される。
ECCエラー検出訂正回路11dは、メモリエラーが検出されなかった場合には、エラー訂正を施すことなくデータ(ECCなし)を出力する。また、ECCエラー検出訂正回路11dは、1ビットのメモリエラー(訂正可能なメモリエラー)が検出された場合には、エラー訂正を施してデータ(ECCなし)を出力する。ECCエラー検出訂正回路11dは、2ビット以上のメモリエラー(訂正不可能なメモリエラー)が検出された場合には、アクセス先アドレスをエラーアドレスレジスタ(EAR)11eに格納するとともに、CPU11aに対してメモリエラー検出信号11fを出力する。
CPU11aは、画像認識処理の実行中にメモリエラー検出信号11fを受信した場合、画像認識処理を中断して例外処理を実行する。例外処理の詳細については後述するが、CPU11aは、例外処理において、ECCエラー検出訂正回路11dのエラーアドレスレジスタ11eに格納されているアドレスを読み出してプロセッサ10のアドレス空間マップと比較し、比較結果からシステムの機能回復の可能/不可能を判断してメモリエラーに対する処置を決定する。なお、CPU11aは、画像認識処理の実行中にメモリエラー検出信号11fを受信しなかった場合、処理対象の画像データに関する画像認識処理が完了した時点で、DMAC14(チャネル1)にメインメモリ20から制御対象機器3への制御データの転送を実施させる。
図3は、プロセッサのアドレス空間マップを示している。図4は、メインメモリ領域の詳細を示している。プロセッサ10においては、例えば、メインメモリ領域(メインメモリ20を示す領域)として「0x0000_0000」から「0x0FFF_FFFF」までのアドレスが割り当てられ、I/O領域(プロセッサ10の内部レジスタを示す領域や外部データ入出力に用いるための領域)として「0x1400_0000」から「0x17FF_FFFF」までのアドレスが割り当てられ、ブートROM領域(ブートROM30を示す領域)として「0x1E00_0000」から「0x1FFF_FFFF」までのアドレスが割り当てられている。
メインメモリ領域MMは、CPU11aにより実行されるプログラムを格納するためのプログラム領域PROGと、CPU11aの例外処理の実行時に生成されるデータを格納するための例外処理用データ領域EXDTと、ビデオカメラ2から供給される画像データおよびCPU11aの画像認識処理の実行時に生成されるデータ(制御データを含む)を格納するための通常処理用データ領域NMDTとに分けられている。なお、通常処理用データ領域NMDTは、画像データを格納するための画像バッファ領域BUF0,BUF1と、CPU11aの画像認識処理の実行時に生成されるデータを格納するためのワーク領域WORKとに分けられている。
プロセッサ10においては、例えば、プログラム領域として「0x0000_0000」から「0x01FF_FFFF」までのアドレスが割り当てられ、例外処理用データ領域として「0x0200_0000」から「0x03FF_FFFF」までのアドレスが割り当てられ、通常処理用データ領域として「0x0400_0000」から「0x0FFF_FFFF」までのアドレスが割り当てられている。
従って、CPU11aは、メモリエラー検出信号11fを受信した際に、ECCエラー検出訂正回路11dのエラーアドレスレジスタ11eに格納されているアドレスを読み出してプロセッサ10のアドレス空間マップと比較することで、メインメモリ20におけるメモリエラーが発生した領域を特定することが可能である。または、あらかじめ、通常処理用データ領域NMDTの領域範囲をECCエラー検出訂正回路11dの内部レジスタに設定し、ECCエラー検出訂正回路11d内でエラーアドレスレジスタ11eの値と比較することによって、どの領域でのメモリエラーであるかを判定した後に、判定結果をCPU11aに送信するような構成にしてもよい。
図5は、画像認識システムの動作(メモリエラー検出なし)を示している。画像認識システム1においては、所定のフレームレート(例えば、30fps)に従ってDMAC14により各フレーム(画像データ)がメインメモリ20に順次格納される。メインメモリ20には画像バッファ領域BUF0,BUF1が設けられており、所定のフレームレートにより規定される時間間隔T0〜T7(例えば、33.3ms)毎にフレームF0〜F7が画像バッファ領域BUF0,BUF1に交互に格納される。即ち、メインメモリ20の画像バッファ領域BUF0,BUF1は、2フレーム毎にデータが上書きされることになる。また、所定のフレームレートに従ってCPU11aにより画像認識処理が実行される。即ち、時間間隔T1〜T7の各々でフレームF0〜F6に関する画像認識処理P0〜P6がそれぞれ実行される。従って、例えば、時間間隔T2においては、フレームF2を画像バッファ領域BUF0に格納する処理と、時間間隔T1で画像バッファ領域BUF1に格納されたフレームF1に関する画像認識処理P1とが並行して実行される。
図6は、画像認識システムの動作(メモリエラー検出あり)を示している。例えば、時間間隔T3において、CPU11aは、時間間隔T2でメインメモリ20の画像バッファ領域BUF0に格納されたフレームF2を読み出し、メインメモリ20のワーク領域WORKを使用しながらフレームF2に関する画像認識処理P2を実行する。CPU11aの画像認識処理P2の実行中に、CPU11aのメインメモリ20に対するデータ読み出しが実施されると、メインメモリ20からメモリコントローラ15を介してECCエラー検出訂正回路11dにデータが供給され、ECCエラー検出訂正回路11dによりメインメモリ20におけるメモリエラーの有無が検査される。このとき、例えば、ECCエラー検出訂正回路11dにより2ビット以上のメモリエラーが検出されると、ECCエラー検出訂正回路11dは、アクセス先アドレスをエラーアドレスレジスタ11eに格納するとともに、CPU11aに対してメモリエラー検出信号11fを出力する。このため、CPU11aは、フレームF2に関する画像認識処理P2を中断して例外処理P2aを実行する。
CPU11aは、例外処理P2aにおいて、ECCエラー検出訂正回路11dのエラーアドレスレジスタ11eに格納されているアドレスを読み出してプロセッサ10のアドレス空間マップと比較することで、システムの機能回復が可能であるか否かを判断する。CPU11aは、システムの機能回復が可能であると判断した場合には、システム機能回復用処理(フレームF3から画像認識処理を再開するための処理)を実行する。このとき、DMAC14によるビデオカメラ2からメインメモリ20の画像バッファ領域BUF1へのフレームF3の転送は継続して実施される。そして、時間間隔T4において、CPU11aは、時間間隔T3でメインメモリ20の画像バッファ領域BUF1に格納されたフレームF3に関する画像認識処理P3を再開する。画像認識処理の再開に要する時間は、フレームレートに依存し、例えば、フレームレートが30fpsである場合には33.3msであり、フレームレートが10fpsである場合には100msである。
図7は、CPUの動作フローを示している。CPU11aは、画像認識処理の実行中にメモリエラー検出信号11fを受信した場合、以下のように動作する。
ステップS1において、CPU11aは、今回の画像データに関する画像認識処理を停止して例外処理を開始する。この後、CPU11aの動作はステップS2に移行する。
ステップS2において、CPU11aは、ECCエラー検出訂正回路11dのエラーアドレスレジスタ11eに格納されているアドレスを読み出してプロセッサ10のアドレス空間マップと比較し、メモリエラーが通常処理用データ領域で発生したか否かを判定する。メモリエラーが通常処理用データ領域で発生したと判定された場合、CPU11aの動作はステップS3に移行する。一方、メモリエラーが通常処理用データ領域以外(即ち、プログラム領域または例外処理用データ領域)で発生したと判定された場合、システムの機能回復が不可能であると判断され、CPU11aの動作はステップS10に移行する。メモリエラーがプログラム領域で発生したと判定された場合には、メインメモリ20に格納されているプログラム自体に異常があってシステムの誤動作やハングアップ等が生じる恐れがあり、メモリエラーが例外処理用データ領域で発生したと判定された場合には、例外処理が正常に実行されない恐れがあるため、システムにとって致命的なメモリエラーが発生したものとして、システムの機能回復が不可能であると判断される。
ステップS3において、CPU11aは、メモリエラー回数(メモリエラーが通常処理用データ領域で発生したと判定した回数)をインクリメントする。この後、CPU11aの動作はステップS4に移行する。
ステップS4において、CPU11aは、メモリエラー回数が閾値より小さいか否かを判定する。メモリエラー回数が閾値より小さいと判定された場合、システムの機能回復が可能であると判断され、CPU11aの動作はステップS5に移行する。一方、メモリエラー回数が閾値以上であると判定された場合、システムの機能回復が不可能であると判断され、CPU11aの動作はステップS10に移行する。メモリエラー回数が閾値以上であると判定された場合には、ノイズ等に起因する一時的なメモリエラーではなく、物理的な故障等に起因する恒久的なメモリエラーが発生したものとして、システムの機能回復が不可能であると判断される。
ステップS5において、CPU11aは、画像認識処理を初期状態から再度実行するために、画像認識処理で使用される各種パラメータの初期化等を実施する。この後、CPU11aの動作はステップS6に移行する。
ステップS6において、CPU11aは、画像認識処理で使用される画像バッファ領域を切り替える。この後、CPU11aの動作はステップS7に移行する。
ステップS7において、CPU11aは、例えば、入出力インタフェース17から制御対象機器3に供給される信号を利用して、制御対象機器3に前回の制御データの使用を指示する。この後、CPU11aの動作はステップS8に移行する。
ステップS8において、CPU11aは、DMAC14によるビデオカメラ2からメインメモリ20の画像バッファ領域への次回の画像データの転送が完了するまで待機する。ビデオカメラ2からメインメモリ20の画像バッファ領域への次回の画像データの転送が完了すると、CPU11aの動作はステップS9に移行する。
ステップS9において、CPU11aは、例外処理を終了して画像認識処理を再開する。
ステップS10において、CPU11aは、DMAC14によるビデオカメラ2からメインメモリ20への次回の画像データの転送を停止させる。この後、CPU11aの動作はステップS11に移行する。
ステップS11において、CPU11aは、システム停止用処理またはリブート処理(システム再起動用処理)のいずれかを実行する。
以上のような本発明の一実施形態では、放射線やノイズ等に起因する一時的なメモリエラー(ソフトエラー)に関しては、次回の画像データから画像認識処理を再開させることで、システムを継続的に動作させることができ、システムの誤動作を引き起こすような致命的なメモリエラーや物理的な故障等に起因する恒久的なメモリエラーに関しては、システムの停止や再起動等の必要な処置を施すことで、高信頼性を確保することができる。これにより、システム動作の継続性の確保とシステムの誤動作の回避とを両立させることが可能になる。また、現用系プロセッサで故障が発生した場合に現用系プロセッサで実行されていた処理を予備系プロセッサに引き継がせるようなシステム構成を採用した場合に比べて、システムのコストや設置面積の増大を招くことなく、短い遅延時間で処理を継続させることができる。
メインメモリのプログラム領域でのメモリエラーが検出された場合に、システムの機能回復が不可能であると判断されることで、メインメモリ内のプログラムの異常に起因してシステムが誤動作することを回避できる。また、メインメモリの例外処理用データ領域でのメモリエラーが検出された場合に、システムの機能回復が不可能であると判断されることで、システムが誤動作する可能性を更に減らすことができる。更に、メインメモリの通常処理用データ領域でのメモリエラーが複数回検出された場合に、システムの機能回復が不可能であると判断されることで、物理的な故障等を抱えた状態でシステムが動作し続けることを回避できる。
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
1‥画像認識システム;2‥ビデオカメラ;3‥制御対象機器;10‥プロセッサ;11‥プロセッサコア;11a‥CPU;11b‥セレクタ;11c‥ECC生成回路;11d‥ECCエラー検出訂正回路;11e‥エラーアドレスレジスタ;11f‥メモリエラー検出信号;12‥命令キャッシュ;13‥データキャッシュ;14‥DMAC;15‥メモリコントローラ;16,17‥入出力インタフェース;20‥メインメモリ;30‥ブートROM
Claims (5)
- 処理対象データを第1装置から取得してデータ処理を順次実行し、処理結果データを第2装置に順次供給するデータ処理システムであって、
処理対象データ毎にデータ処理を実行して処理結果データを生成する処理部と、
前記処理部により使用されるデータおよび前記処理部により生成されるデータを格納するメモリ部と、
前記メモリ部におけるメモリエラーの発生を検出するエラー検出部とを備え、
前記処理部は、前記エラー検出部のメモリエラーの検出に伴って、今回の処理対象データに関するデータ処理を中断して例外処理を実行し、前記メモリエラーが前記メモリ部の第1領域で発生したと判定した場合、次回の処理対象データからデータ処理を再開することを特徴とするデータ処理システム。 - 請求項1に記載のデータ処理システムにおいて、
前記処理部は、メモリエラーが前記メモリ部の第2領域で発生したと判定した場合、システム停止用処理またはシステム再起動用処理のいずれかを実行することを特徴とするデータ処理システム。 - 請求項2に記載のデータ処理システムにおいて、
前記メモリ部の第1領域は、前記処理対象データを格納するための領域と、前記処理部のデータ処理の実行時に生成されるデータを格納するための領域とを含み、
前記メモリ部の第2領域は、前記処理部により実行されるプログラムを格納するための領域と、前記処理部の例外処理の実行時に生成されるデータを格納するための領域とを含むことを特徴とするデータ処理システム。 - 請求項1〜3のいずれか1項に記載のデータ処理システムにおいて、
前記処理部は、前記メモリエラーが前記メモリ部の前記第1領域で発生したと判定した場合、今回の処理結果データを出力することなく、前回の処理結果データの使用を前記第2装置に指示することを特徴とするデータ処理システム。 - 請求項1〜4のいずれか1項に記載のデータ処理システムにおいて、
前記処理部は、前記メモリエラーが前記メモリ部の第1領域で発生したと判定した回数が所定回数に到達した場合、システム停止用処理またはシステム再起動用処理のいずれかを実行することを特徴とするデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066031A JP2009223506A (ja) | 2008-03-14 | 2008-03-14 | データ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066031A JP2009223506A (ja) | 2008-03-14 | 2008-03-14 | データ処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009223506A true JP2009223506A (ja) | 2009-10-01 |
Family
ID=41240235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066031A Withdrawn JP2009223506A (ja) | 2008-03-14 | 2008-03-14 | データ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009223506A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012146111A (ja) * | 2011-01-12 | 2012-08-02 | Nec Corp | 情報処理装置 |
WO2023206346A1 (en) * | 2022-04-29 | 2023-11-02 | Nvidia Corporation | Detecting hardware faults in data processing pipelines |
JP7426011B2 (ja) | 2019-05-01 | 2024-02-01 | アーム・リミテッド | 誤り検出及び訂正のためのシステム、ストレージメディア及び方法 |
-
2008
- 2008-03-14 JP JP2008066031A patent/JP2009223506A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012146111A (ja) * | 2011-01-12 | 2012-08-02 | Nec Corp | 情報処理装置 |
JP7426011B2 (ja) | 2019-05-01 | 2024-02-01 | アーム・リミテッド | 誤り検出及び訂正のためのシステム、ストレージメディア及び方法 |
WO2023206346A1 (en) * | 2022-04-29 | 2023-11-02 | Nvidia Corporation | Detecting hardware faults in data processing pipelines |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7085959B2 (en) | Method and apparatus for recovery from loss of lock step | |
JP5347414B2 (ja) | 同期制御装置,情報処理装置及び同期管理方法 | |
US8667372B2 (en) | Memory controller and method of controlling memory | |
JP5010271B2 (ja) | エラー訂正コード生成方法、およびメモリ制御装置 | |
US20080040552A1 (en) | Duplex system and processor switching method | |
US20170262339A1 (en) | Vehicular image display system | |
US20060221817A1 (en) | Duplex system | |
US10108469B2 (en) | Microcomputer and microcomputer system | |
JP2009223506A (ja) | データ処理システム | |
JP2010170462A (ja) | 障害処理装置および方法 | |
US20170242760A1 (en) | Monitoring device, fault-tolerant system, and control method | |
JPH1049448A (ja) | 冗長化メモリのエラー訂正機構 | |
JP4941051B2 (ja) | メモリ制御方法、メモリシステム、およびプログラム | |
EP3882774B1 (en) | Data processing device | |
JP2016126692A (ja) | 電子制御装置 | |
JP6332134B2 (ja) | メモリ診断回路 | |
JP2008234117A (ja) | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 | |
JP5748214B2 (ja) | 二重化情報処理システム | |
JP2010061258A (ja) | デュプレックスプロセッサシステム及びプロセッサ二重化方法 | |
WO2008062511A1 (fr) | Système multiprocesseur | |
JP7166231B2 (ja) | 情報処理装置及び情報処理システム | |
KR101658828B1 (ko) | 씨피유 코어의 기능복구를 위한 장치 및 방법 | |
JP4613019B2 (ja) | コンピュータシステム | |
JP2009169515A (ja) | コンピュータシステム及びシステム回復装置 | |
CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |