JP2009223105A - プロジェクタ及び画像データ処理装置 - Google Patents

Abstract

【課題】高解像度の光変調素子を用いた場合であっても合成光学系および投射光学系を小
型化したプロジェクタを提供する。
【解決手段】複数の光変調素子の長辺が隣り合うように合成光学系に対して配置し、かつ
、各光変調素子への信号線ケーブル基板を各光変調素子の短辺側に接続したプロジェクタ
において、各光変調素子への画像データの走査方向を各光変調素子の画像表示領域の短辺
方向とする画像データ処理装置４００を有し、画像データ処理装置は、画像データの１フ
レーム分を保持可能なフレームメモリ６１０と、フレームメモリの入力側及び出力側に設
けられた入力側ラインメモリ６２１，６２２及び出力側ラインメモリ６３１，６３２と、
画像データの長辺方向の各ラインの画像データを入力側ラインメモリからフレームメモリ
に書き込む制御及びフレームメモリに書き込まれた画像データの走査方向を変換して読み
出す制御を行うメモリ制御部９００とを有する。
【選択図】図４

Description

本発明はプロジェクタとプロジェクタに用いられる画像データ処理装置に関する。

プロジェクタは大画面画像の表示が可能であることからプレゼンテーション用などだけ
ではなく、映画など高画質が要求される画像を表示するための画像表示装置としても注目
されている。このため、プロジェクタは光変調素子の高解像度化が進み、光変調素子のサ
イズがますます大きくなる傾向にある。光変調素子のサイズが大型化すると、光学系全体
のサイズも大型化し、プロジェクタ全体が大型化するとともに高コスト化を招くことにも
なる。

光変調素子を構成する画素ピッチの下限は、一般的には８〜９μｍであるとされている
。このため、光変調素子において画像表示に使用可能な領域（画像表示領域という）のサ
イズ（対角の長さ）は、例えば、４Ｋ２Ｋ（横方向４０９６画素×縦方向２１６０画素と
する）の解像度を得るためには、１．６インチ以上を必要とする。

図１２は従来の一般的なプロジェクタにおける光変調素子とその周辺の光学系の構成を
示す図である。なお、図１２（ａ）は斜視図、図１２（ｂ）は図１２（ａ）の平面図、す
なわち、図１２（ａ）を矢印ａ方向から見た図である。

図１２に示すように、一般的なプロジェクタにおいては、赤（Ｒ）、緑（Ｇ）、青（Ｂ
）に対応する各光変調素子１００Ｒ，１００Ｇ，１００Ｂは、その長辺が水平方向（図１
２（ａ）のｘｙｚ軸におけるｘ軸またはｙ軸方向）、短辺が垂直方向（図１２（ａ）のｘ
ｙｚ軸におけるｚ軸方向）となるように配置されている。すなわち、各光変調素子１００
Ｒ，１００Ｇ，１００Ｂは、光変調素子１００Ｒの一方の短辺と光変調素子１００Ｇの一
方の短辺とが隣り合うように配置され、同様に、光変調素子１００Ｇの他方の短辺と光変
調素子１００Ｂの一方の短辺とが隣り合うように配置されている。また、この場合、各光
変調素子１００Ｒ，１００Ｇ，１００Ｂと合成光学系としてのクロスダイクロイックプリ
ズム１１０との関係は、各光変調素子１００Ｒ，１００Ｇ，１００Ｂの各短辺がクロスダ
イクロイックプリズム１１０を形成する４つの三角柱の高さ方向（ｚ軸方向）に沿うよう
な配置となっている。

なお、各光変調素子１００Ｒ，１００Ｇ，１００Ｂは、ＲＧＢの各色光を画像データに
基づいて変調するものであって、これら各光変調素子１００Ｒ，１００Ｇ，１００Ｂによ
って変調された各色光は、クロスダイクロイックプリズム１１０によって合成されて画像
光として射出され、クロスダイクロイックプリズム１１０から射出された画像光は投射光
学系１２０によって図示しない投射面に横長画像として投射される。

また、各光変調素子１００Ｒ，１００Ｇ，１００Ｂにはそれぞれ画像データを供給する
ためのデータ線や制御信号を供給するための制御線など各種信号線がプリントされた信号
線ケーブル基板１３０Ｒ，１３０Ｇ，１３０Ｂが接続されている。これらの信号線ケーブ
ル基板１３０Ｒ，１３０Ｇ，１３０Ｂは、フレキシブルプリント回路（Flexible Printed
Circuit）基板によって形成され、各光変調素子１００Ｒ，１００Ｇ，１００Ｂの長辺側
に接続されているのが一般的である。なお、信号線ケーブル基板１３０Ｒ，１３０Ｇ，１
３０Ｂを以下では、ＦＰＣ基板１３０Ｒ，１３０Ｇ，１３０Ｂと呼ぶことにする。

従来の一般的なプロジェクタにおいては、各光変調素子１００Ｒ，１００Ｇ，１００Ｂ
とクロスダイクロイックプリズム１１０は、図１２に示すような構成となっている。この
ため、各光変調素子１００Ｒ，１００Ｇ，１００Ｂが例えば４Ｋ２Ｋの解像度を有するも
のであるとした場合、各光変調素子１００Ｒ，１００Ｇ，１００Ｂにおける画像表示領域
の対角サイズは、前述したように、ほぼ１．６インチである。

このような光変調素子を用いた場合のクロスダイクロイックプリズム１１０のサイズは
、概ね６０ｍｍ（４つの三角柱の端面で構成される正方形の一辺Ｌ１）×６０ｍｍ（４つ
の三角柱の端面で構成される正方形の一辺Ｌ２）×３５ｍｍ（三角柱の高さＨ）を必要と
し、また、投射光学系１２０のレンズ径は７０ｍｍ以上を必要とする。なお、投射光学系
のレンズ径を７０ｍｍとした場合、投射光学系のレンズの明るさを優先した設計を行うと
Ｆ値は約２．５が可能となる。

このように、従来の一般的なプロジェクタにおいては、高解像度の光変調素子ほどクロ
スダイクロイックプリズム１１０や投射光学系１２０が大型化し、これら光学素子の生産
性の低下やコスト高を招く要因となる。

そこで、図１３に示すように、各光変調素子１００Ｒ，１００Ｇ，１００Ｂをそれぞれ
の長辺を水平方向（図１３（ａ）におけるｘ軸方向）としたまま、各光変調素子１００Ｒ
，１００Ｇ，１００Ｂの各長辺が隣り合うように配置することが考えられる。この場合、
各光変調素子１００Ｒ，１００Ｇ，１００Ｂは、それぞれの長辺がクロスダイクロイック
プリズム１１０を構成する４つの三角柱の高さ方向（ｘ軸方向）に沿うような配置となる
。なお、図１３（ａ）は各光変調素子１００Ｒ，１００Ｇ，１００Ｂをそれぞれの長辺が
隣り合うように配置した場合の斜視図、図１３（ｂ）は図１３（ａ）の側面図、すなわち
、図１３（ａ）を矢印ｂ方向から見た図である。

各光変調素子１００Ｒ，１００Ｇ，１００Ｂを、図１３に示すようにそれぞれの長辺が
隣り合うように配置することによって、各光変調素子１００Ｒ，１００Ｇ，１００Ｂが図
１２の場合と同じ解像度を有する光変調素子であっても、クロスダイクロイックプリズム
１１０のサイズは、概ね３５ｍｍ（４つの三角柱の端面で構成される正方形の一辺Ｌ１）
×３５ｍｍ（４つの三角柱の端面で構成される正方形の一辺Ｌ２）×６０ｍｍ（三角柱の
高さＨ）となる。また、投射光学系のレンズ径は概ね４５ｍｍとなる。このため、クロス
ダイクロイックプリズム１１０の体積は、図１２の場合と比べて約６０％程度に抑えるこ
とができる。また、このとき、投射光学系のレンズ径を５０ｍｍで設計することにより、
Ｆ値を２．０とすることは可能であり、図１２と同じ性能を維持しつつ小型化が可能とな
ると考えられる。

しかしながら、各光変調素子１００Ｒ，１００Ｇ，１００Ｂをそれぞれの長辺が隣り合
うように配置すると、各光変調素子１００Ｒ，１００Ｇ，１００Ｂに接続されたＦＰＣ基
板１３０Ｒ，１３０Ｇ，１３０Ｂの少なくとも１つのＦＰＣ基板が、各光変調素子１００
Ｒ，１００Ｇ，１００Ｂに入射される光源からの光を遮ってしまい、光源からの光が各光
変調素子１００Ｒ，１００Ｇ，１００Ｂに適切に入射されなくなるという問題がある。

図１４は各光変調素子１００Ｒ，１００Ｇ，１００Ｂを図１３に示すように配置した場
合のプロジェクタの光学系の概略的な構成を模式的に示す図である。図１４に示すように
、光源１４０からの光は、第１ダイクロイックミラー１５１によって赤色光（Ｒ）及び緑
色光（Ｇ）と青色光（Ｂ）とに分離され、分離された青色光（Ｂ）はミラー１６１によっ
て光変調素子１００Ｂに入射し、分離された赤色光（Ｒ）及び緑色光（Ｇ）は第２ダイク
ロイックミラー１５２によって赤色光（Ｒ）と緑色光（Ｇ）とに分離される。そして、第
２ダイクロイックミラー１５２によって分離された緑色光（Ｇ）は光変調素子１００Ｇに
入射され、赤色光（Ｒ）はミラー１６２，１６３によって光変調素子１００Ｒに入射され
る。

図１４に示すような光学系において、例えば、緑色光（Ｇ）に対応する光変調素子１０
０Ｇについて考えると、緑色光（Ｇ）の光変調素子１００Ｇにおいては、ＦＰＣ基板１３
０Ｇが図示のように光変調素子１００Ｇにおける図示の下側の長辺に接続されているので
、ダイクロイックミラー１５１で分離された青色光（Ｂ）の色光を遮ることとなる。

なお、ＦＰＣ基板は湾曲させたり適度な角度での折り曲げは可能であるが、極度な鋭角
で折り曲げたり、極度なねじれなどを与えると断線などが発生することもある。このため
、ＦＰＣ基板は極度な鋭角での折り曲げや極度なねじれなどを与えないように他の回路に
接続させることが必要である。したがって、各光変調素子１００Ｒ，１００Ｇ，１００Ｂ
をそれぞれの長辺が隣り合うように配置すると、図１４に示すようにＦＰＣ基板１３０Ｒ
，１３０Ｇ，１３０Ｂの少なくとも１つのＦＰＣ基板が光路上に存在することとなる。

これに対処する方法として、ＦＰＣ基板１３０Ｒ，１３０Ｇ，１３０Ｂを各光変調素子
１００Ｒ，１００Ｇ，１００Ｂの短辺側に接続させることが考えられる。例えば、特許文
献１に開示された技術（以下では従来技術という）には、各光変調素子の長辺が隣り合う
ように各光変調素子を配置し、かつ、ＦＰＣ基板を各光変調素子の短辺側に接続させるこ
とが示されている。このように、各光変調素子の長辺が隣り合うように各光変調素子を配
置することにより、クロスダイクロイックプリズムの小型化が可能になり、また、ＦＰＣ
基板を各光変調素子の短辺側に接続させることにより、各光変調素子に接続されるＦＰＣ
基板は、各色光の光路上に存在しなくなるので、各色光を遮ることがなくなるという効果
が得られる。

特開平１１−２４９０７０号公報

しかしながら、ＦＰＣ基板を単に短辺側に接続させるようにしたのでは、次のような問
題が生じる。一般的なプロジェクタにおける画像データの書き込み走査方向は長辺に沿っ
た方向（長辺方向という）となっている。したがって、光変調素子の各画素に対して画像
データを与えるための信号線の数は、４Ｋ２Ｋの解像度を有する光変調素子の場合、長辺
に沿って４０９６本必要となる。このため、例えば、画像データの書き込み走査方向を各
光変調素子の長辺方向としたまま、ＦＰＣ基板を単に短辺側に接続させると、４０９６本
の信号線を短辺側に設けられたＦＰＣ基板にまで導くための配線用スペースが必要となる
。このため、光変調素子全体が大型化してしまうこととなる。

図１５は光変調素子の信号線の配列を模式的に示す図である。図１５では緑色光（Ｇ）
の光変調素子１００Ｇが示されているが、赤色光（Ｒ）及び青色光（Ｂ）の光変調素子１
００Ｒ，１００Ｂも同様の構成となっている。なお、図１５（ａ）は長辺側にＦＰＣ基板
１３０が接続されている一般的な光変調素子であり、この場合は、光変調素子１００Ｇの
長辺側（画像表示領域１０１の長辺側）に沿って設けられたデータドライバ１０２には、
ＦＰＣ基板１３０Ｇからの４０９６本の信号線が接続された構成となっている。なお、光
変調素子１００Ｇの短辺側（画像表示領域１０１の短辺側）にはゲートドライバ１０３が
設けられ、このゲートドライバ１０３にはＦＰＣ基板１３０Ｇから数本の制御用の信号線
が接続された構成となっている。

図１５（ｂ）は図１５（ａ）に示すような光変調素子１００Ｇの短辺側にＦＰＣ基板１
３０Ｇを接続させた場合を示すものである。光変調素子１００Ｇの短辺側にＦＰＣ基板１
３０Ｇを接続させると、図１５（ｂ）に示すように、長辺側に設けられたデータドライバ
１０２に接続されている４０９６本の信号線を短辺側に接続されたＦＰＣ基板１３０Ｇに
導くための配線用スペース（図示の破線枠で囲った領域Ｓ）が必要となる。この配線用ス
ペースは、図示のｚ軸方向において、少なくとも１０ｍｍ程度は必要となり、光変調素子
全体が大型化してしまう。

このため、各光変調素子１００Ｒ，１００Ｇ，１００Ｂの長辺方向を画像データの書き
込み走査方向としたまま、ＦＰＣ基板を単に短辺側に接続させたのでは、各光変調素子１
００Ｒ，１００Ｇ，１００Ｂをそれぞれの長辺が隣り合うように配置することにより得ら
れる利点、すなわち、クロスダイクロイックプリズムや投射光学系の小型化が可能となる
といった利点を生かすことができないこととなる。

これに対処するために、各光変調素子１００Ｒ，１００Ｇ，１００Ｂへの前記画像デー
タの書き込み走査方向を、各光変調素子１００Ｒ，１００Ｇ，１００Ｂにおける画像表示
領域１０１の短辺方向とすることも考えられるが、その場合、書き込み走査方向が長辺方
向となるようにフレームメモリに書き込まれた画像データを、書き込み走査方向が短辺方
向となるような走査方向変換処理を行って読み出して、各光変調素子１００Ｒ，１００Ｇ
，１００Ｂに書き込む必要がある。このような走査方向変換処理を行うには、大きな記憶
領域を確保する必要があり、大容量の記憶装置が必要となるなどの問題がある。

そこで本発明は、高解像度の光変調素子を用いた場合であっても合成光学系及び投射光
学系を小型化することを可能とし、かつ、各光変調素子の短辺方向を画像データの書き込
み走査方向とするための走査方向変換処理を大きな記憶領域を必要とせずに可能とするプ
ロジェクタ及び画像データ処理装置を提供することを目的とする。

本発明におけるプロジェクタは、複数の色成分の色光を画像データに基づいて変調する
複数の光変調素子と、前記複数の光変調素子の各光変調素子で変調された各色光を合成し
て画像光として射出する合成光学系と、前記合成光学系から射出される画像光を投射面上
に投射する投射光学系とを有し、前記各光変調素子の長辺が互いに隣り合うように前記各
光変調素子を前記合成光学系に対して配置するとともに、前記各光変調素子に信号を与え
るための信号線ケーブル基板を前記各光変調素子の短辺側に接続したプロジェクタであっ
て、前記各光変調素子への前記画像データの書き込み走査方向を前記各光変調素子におけ
る画像表示領域の短辺方向とするための走査方向変換処理を行う画像データ処理装置を有
し、前記画像データ処理装置は、前記画像データの１フレーム分を保持可能なフレームメ
モリと、前記フレームメモリの入力側に設けられ、前記光変調素子への書き込み走査方向
が前記光変調素子の長辺方向となるように前記画像データから読み出された各ラインごと
の画像データが書き込まれる入力側ラインメモリと、前記フレームメモリの出力側に設け
られ、前記光変調素子への書き込み走査方向が前記光変調素子の短辺方向となるように前
記フレームメモリから読み出された画像データが書き込まれる出力側ラインメモリと、前
記入力側ラインメモリ、前記フレームメモリ及び前記出力側ラインメモリに対する画像デ
ータの書き込み及び読み出しを行う際のアドレス情報を発生するアドレス情報発生部と、
前記アドレス情報発生部からのアドレス情報に基づいて前記入力側ラインメモリ、前記フ
レームメモリ及び前記出力側ラインメモリに対する書き込み及び読み出しを制御するメモ
リ制御部とを有することを特徴とする。

このように本発明のプロジェクタによれば、各光変調素子の長辺が互いに隣り合うよう
に各光変調素子を合成光学系に対して配置するようにしている。この場合、各光変調素子
と合成光学系としてのクロスダイクロイックプリズムとの関係は、各光変調素の長辺がク
ロスダイクロイックプリズムを形成する三角柱の高さ方向に沿うような配置となる。これ
により、合成光学系（クロスダイクロイックプリズム）の体積を小さくすることができ、
合成光学系（クロスダイクロイックプリズム）を小型化することができる。

さらに、本発明のプロジェクタにおいては、各光変調素子への画像データの書き込み走
査方向を各光変調素子における画像表示領域の短辺に沿った方向（短辺方向）とするため
の走査方向変換処理を行う。これにより、ＦＰＣ基板を各光変調素子の短辺側に接続する
場合、データドライバからの多数のデータ線をＦＰＣ基板に導くための配線用スペースを
小さくすることができ、光変調素子全体のサイズを小さく抑えることができる。また、書
き込み走査方向を短辺方向とすることにより、データ線の本数も少なくすることができ、
ＦＰＣ基板の幅を小さくすることができるといった効果も得られる。

また、本発明では、このような走査方向変換処理を、画像データの１フレーム分のフレ
ームメモリとフレームメモリの入力側と出力側に設けられたラインメモリで行うようにし
ている。これにより、各光変調素子の短辺方向を画像データの書き込み走査方向とするた
めの走査方向変換処理を大きな記憶領域を必要とせずに実現することができる。

本発明のプロジェクタにおいて、前記フレームメモリから前記出力側ラインメモリへの
書き込みを行う際に前記フレームメモリから読み出すライン数は、前記画像データのアス
ペクト比に基づいて設定されることが好ましい。

このように、フレームメモリから前記出力側ラインメモリへの書き込みを行う際に、フ
レームメモリから読み出すライン数を画像データのアスペクト比によって設定することに
より、垂直同期を維持しながら走査方向変換処理を行うことができる。例えば、画像デー
タが４Ｋ２Ｋあるいは２Ｋ１Ｋの解像度を有するものであれば、アスペクト比は２：１で
あるので、フレームメモリから出力側ラインメモリへの書き込みを行う際にフレームメモ
リから読み出すライン数は２ラインずつとなる。なお、入力画像信号と表示素子（光変調
素子）への入力信号は、フレーム落ちを発生させないために、それぞれの垂直同期信号は
同期させている。

本発明のプロジェクタにおいて、前記フレームメモリから前記出力側ラインメモリへの
書き込みを行う際の前記出力側ラインメモリへの書き込み終了タイミングと当該出力側ラ
インメモリから読み出された画像データの前記光変調素子への書き込み終了タイミングと
がほぼ一致するように、前記出力側ラインメモリへの書き込み開始のタイミング制御を行
うことが好ましい。

これは、各光変調素子への画像データの書き込み走査方向を各光変調素子における画像
表示領域の短辺方向とした場合、光変調素子への書き込み時間が画像データの１水平走査
期間よりも長い場合に遅延が生じ、遅延が累積して行くことに対処するものである。遅延
が累積されると、出力側ラインメモリからの読み出し（光変調素子への書き込み）と出力
側ラインメモリ、フレームメモリから出力側ラインメモリへの書き込みに重複が生じると
いう不具合が生じる。例えば、現時点において、出力側ラインメモリのある画素に対応す
るデータの読み出しを行っているときに、当該画素に対応する新たなデータの書き込みが
なされる状態となってしまうという不具合が生じする。

このような不具合が生じないようにするために、本発明では、出力側ラインメモリの書
き込み終了タイミングと当該出力側ラインメモリから光変調素子への書き込み終了タイミ
ングとがほぼ一致するように、出力側ラインメモリへの書き込み開始のタイミングを制御
する。これにより、出力側ラインメモリに対する読み出しと書き込みに重複が生じるとい
う不具合を回避することができる。

本発明のプロジェクタにおいて、前記出力側ラインメモリへの書き込み開始のタイミン
グ制御は、前記画像データの各ラインごとに行うようにすることが好ましい。

このように、画像データの各ラインごとに出力側ラインメモリに対する書き込み開始の
タイミングを遅らせることにより、画像データの１水平走査期間よりも光変調素子への書
き込み時間が長いことに起因する遅延が生じても、その遅延を意識することなく、出力側
ラインメモリに対する読み出しと書き込みの重複が生じないようにすることができる。

本発明のプロジェクタにおいて、前記出力側ラインメモリへの書き込み開始のタイミン
グ制御は、前記画像データの１水平走査期間と前記光変調素子への書き込みに必要な時間
とに基づいて求められる前記１水平走査期間に対する前記光変調素子への書き込み時間の
遅延時間を計測し、計測した遅延時間が所定時間以上となったときに行うことも可能であ
る。

このように、遅延時間が所定時間以上となった場合に、上記したような出力側ラインメ
モリの書き込みタイミング制御を行うようにしてもよい。これによっても、出力側ライン
メモリに対する読み出しと書き込みの重複が生じないようにすることができる。

本発明のプロジェクタにおいて、前記画像データを各フレームにおいて奇数ラインと偶
数ラインに分け、前記フレームメモリを前記奇数ライン用のフレームメモリと前記偶数ラ
イン用のフレームメモリとして設け、前記入力側ラインメモリ及び前記出力側ラインメモ
リを前記奇数ライン用のフレームメモリと前記偶数ライン用のフレームメモリに対応して
設けることが好ましい。

このように、画像データの各フレームにおける画像データを奇数ラインと偶数ラインに
分けることによって、例えば、４Ｋ２Ｋあるいは８Ｋ４Ｋなどの高解像度画像データのよ
うに、画像データ転送速度や画像データ処理などにおいて高い能力が要求される場合であ
っても走査方向変換処理が可能となる。

本発明のプロジェクタにおいて、前記光変調素子の画像表示領域を複数の領域に分割し
、分割して得られた各画像表示領域ごとに前記走査方向変換処理を行うことが好ましい。

このように、光変調素子画像形成領域を複数の領域に分割し、分割して得られた各画像
形成領域ごとに前記走査方向変換処理を行うことによって、前述同様、例えば、４Ｋ２Ｋ
あるいは８Ｋ４Ｋなどの高解像度画像データのように、画像データ転送や画像データ処理
に高速な処理が要求される場合であっても走査方向変換処理が可能となる。

本発明の画像データ処理装置は、複数の色成分の色光を画像データに基づいて変調する
複数の光変調素子と、前記複数の光変調素子の各光変調素子で変調された各色光を合成し
て画像光として射出する合成光学系と、前記合成光学系から射出される画像光を投射面上
に投射する投射光学系とを有し、前記各光変調素子の長辺が互いに隣り合うように前記各
光変調素子を前記合成光学系に対して配置するとともに、前記各光変調素子に信号を与え
るための信号線ケーブル基板を前記各光変調素子の短辺側に接続したプロジェクタに用い
られ、前記各光変調素子への前記画像データの書き込み走査方向を前記各光変調素子にお
ける画像表示領域の短辺方向とするための走査方向変換処理を行う画像データ処理装置で
あって、前記画像データの１フレーム分を保持可能なフレームメモリと、前記フレームメ
モリの入力側に設けられ、前記光変調素子への書き込み走査方向が前記光変調素子の長辺
方向となるように前記画像データから読み出された各ラインごとの画像データが書き込ま
れる入力側ラインメモリと、前記フレームメモリの出力側に設けられ、前記光変調素子へ
の書き込み走査方向が前記光変調素子の短辺方向となるように前記フレームメモリから読
み出された画像データが書き込まれる出力側ラインメモリと、前記入力側ラインメモリ、
前記フレームメモリ、前記出力側ラインメモリに対する画像データの書き込み及び読み出
しを行う際のアドレス情報を発生するアドレス情報発生部と、前記アドレス情報発生部か
らのアドレス情報に基づいて前記入力側ラインメモリ、前記フレームメモリ、前記出力側
ラインメモリに対する書き込み及び読み出しを制御するメモリ制御部とを有することを特
徴とする。

このような画像データ処理装置をプロジェクタに搭載することによって、前記本発明の
プロジェクタを実現することができる。なお、本発明の画像データ処理装置においても前
記本発明のプロジェクタが有するそれぞれの特徴を有することが好ましい。

以下、本発明の実施形態について説明する。
図１は実施形態に係るプロジェクタにおける光変調素子とその周辺の光学系の構成を示
す図であり、特に、複数の光変調素子（ＲＧＢに対応する光変調素子１００Ｒ，１００Ｇ
，１００Ｂとする）と合成光学系としてのクロスダイクロイックプリズム１１０とを有す
る画像光形成光学系と、投射光学系１２０とを示す図である。なお、図１（ａ）は斜視図
、図１（ｂ）は図１（ａ）の側面図、すなわち、図１（ａ）を矢印ｂ方向から見た図であ
る。

図１に示すように、本発明の実施形態に係るプロジェクタにおいては、赤色光（Ｒ）、
緑色光（Ｇ）、青色光（Ｂ）に対応する各光変調素子１００Ｒ，１００Ｇ，１００Ｂは、
それぞれの長辺が隣り合うように配置される。すなわち、光変調素子１００Ｇの一方の側
の長辺と光変調素子１００Ｒの一方の側の長辺が隣り合うように配置され、同様に、光変
調素子１００Ｇの他方の側の長辺と光変調素子１００Ｂの一方の側の長辺が隣り合うよう
に配置されている。なお、図１において、ｚ軸における−ｚ方向が重力方向となる。した
がって、実施形態に係るプロジェクタは、画像光形成光学系の−ｚ方向にプロジェクタの
底面部（プロジェクタの脚部が存在する面）を有するものとする。

また、本発明は、各光変調素子１００Ｒ，１００Ｇ，１００Ｂは、４Ｋ２Ｋ（横方向４
０９６画素×縦方向２１６０画素とする）の解像度を有するものに適用可能であるが、説
明をわかり易くするため、以下に示す実施形態では、２Ｋ１Ｋ（横方向２０４８画素×縦
方向１０８０画素）の解像度を有するものとして説明する。

なお、各光変調素子１００Ｒ，１００Ｇ，１００Ｂとクロスダイクロイックプリズム１
１０との関係は、各光変調素子１００Ｒ，１００Ｇ，１００Ｂの長辺方向がクロスダイク
ロイックプリズム１１０を形成する４つの三角柱の高さ方向（ｘ軸方向）に沿うように各
光変調素子１００Ｒ，１００Ｇ，１００Ｂが配置される。また、実施形態に係るプロジェ
クタにおいては、ＦＰＣ基板１３０Ｒ，１３０Ｇ，１３０Ｂは、各光変調素子１００Ｒ，
１００Ｇ，１００Ｂの短辺側に接続された構成となっている。

図２は光変調素子１００Ｒ，１００Ｇ，１００Ｂを図１に示すように配置した場合のプ
ロジェクタの光学系の概略的な構成を模式的に示す図である。図２に示す光学系において
、各光学要素などの配置は図１４と同様の構成であり、同一部分には同一符号が付されて
いる。図２が図１４と異なるのは、図１４では、各光変調素子１００Ｒ，１００Ｇ，１０
０Ｂの各長辺側にＦＰＣ基板１３０Ｒ，１３０Ｇ，１３０Ｂが接続されているが、図２に
おいては各光変調素子１００Ｒ，１００Ｇ，１００Ｂの各短辺側にＦＰＣ基板１３０Ｒ，
１３０Ｇ，１３０Ｂが接続されている点である。

このように、実施形態に係るプロジェクタにおける光学系の構成は、各光変調素子１０
０Ｒ，１００Ｇ，１００Ｂのそれぞれの長辺が隣り合うように各光変調素子を配置し、か
つ、ＦＰＣ基板１３０Ｒ，１３０Ｇ，１３０Ｂが各光変調素子１００Ｒ，１００Ｇ，１０
０Ｂの短辺側に接続された構成となっている。ここまでの構成は、前述の従来技術（特許
文献１に開示された技術）と同様であるが、実施形態に係るプロジェクタにおいては、各
光変調素子１００Ｒ，１００Ｇ，１００Ｂにおける画像データの書き込み走査方向を各光
変調素子における画像表示領域の短辺方向とするための走査方向変換処理を行うことによ
って、各光変調素子１００Ｒ，１００Ｇ，１００Ｂのサイズの小型化を可能とする。

なお、本明細書では、「書き込み走査方向」とは、高速側の走査（いわゆる「水平走査
」）と低速側の走査（いわゆる「垂直走査」）のうち、高速側の走査を指す。すなわち、
本発明の実施形態では、現実の垂直方向（各図におけるｚ軸方向）と高速側の走査方向が
ほぼ平行になる（現実の垂直方向といわゆる水平走査の方向とがほぼ平行となる）。また
、以下では「書き込み走査方向」を単に「走査方向」という。

図３は実施形態に係るプロジェクタにおける光変調素子の信号線の配列を模式的に示す
図である。図３では緑色光（Ｇ）の光変調素子１００Ｇが示されているが、赤色光（Ｒ）
及び青色光（Ｂ）の光変調素子１００Ｒ，１００Ｂも同様の構成となっている。

実施形態に係るプロジェクタにおいては、各光変調素子１００Ｒ，１００Ｇ，１００Ｂ
の走査方向を短辺方向としている。このため、図３に示すように、各光変調素子（図３で
は光変調素子１００Ｇとしている）の短辺側にはデータドライバ１０２が設けられ、この
データドライバ１０２にＦＰＣ基板１３０Ｇからの画像データ供給用のデータ線が接続さ
れる構成となっている。実施形態に係るプロジェクタにおいては、光変調素子１００Ｇは
２Ｋ１Ｋの光変調素子としているので、データ線の本数は短辺方向の画素数に対応した１
０８０本ということになる。一方、光変調素子１００Ｇの長辺側はゲートドライバ１０３
が設けられている。このゲートドライバ１０３には制御用などの数本の信号線が接続され
る。

各光変調素子１００Ｒ，１００Ｇ，１００Ｂを図３に示すような構造とすることにより
、例えば、図１５（ｂ）に示した光変調素子のように、データ線を短辺側まで導くための
配線用スペース（図１５（ｂ）に示す破線枠で囲った領域Ｓ）を不要とするので、解像度
が同じであっても光変調素子全体を小型化することができる。

図３に示すような光変調素子の構成を可能とするために、実施形態に係るプロジェクタ
においては、走査方向を各光変調素子１００Ｒ，１００Ｇ，１００Ｂの短辺方向とするた
めの走査方向変換処理を行う。

図４は実施形態に係るプロジェクタにおける画像データ処理装置の構成を示す図である
。画像データ処理装置４００は走査方向変換処理を行うものであり、図４に示すように、
表示すべき画像データを入力する画像データ入力部５００と、画像データ入力部５００に
入力された画像データの走査方向を長辺方向から短辺方向に変換する走査方向変換処理を
行う際に用いられる画像データ記憶装置６００と、画像データ記憶装置６００から読み出
された画像データに基づいて各光変調素子１００Ｒ，１００Ｇ，１００Ｂを駆動する光変
調素子駆動部７００と、画像データ記憶装置６００に対する画像データの書き込み及び読
み出しを行う際のアドレス情報を発生するアドレス情報発生部８００と、アドレス情報発
生部８００からのアドレス情報に基づいて画像データ記憶装置６００への書き込み及び読
み出しを制御するメモリ制御部９００とを有している。なお、走査方向変換処理は、メモ
リ制御部９００がアドレス情報発生部８００からのアドレス情報に基づいて行う。

画像データ記憶装置６００は、画像データ（２Ｋ１Ｋの画像データ）の１フレーム分を
保持可能なフレームメモリ６１０を有している。フレームメモリ６１０は、奇数ラインの
画像データと偶数ラインの画像データをそれぞれ記憶する２つのサブフレームメモリ６１
１，６１２（奇数側フレームメモリ６１１、偶数側フレームメモリ６１２と呼ぶことにす
る）を有している。

また、奇数側フレームメモリ６１１には、その入力側にＦＩＦＯ（First In First Out
）機能を有する入力側ラインメモリ６２１（奇数入力側ラインメモリ６２１と呼ぶことに
する）が接続され、出力側には同じくＦＩＦＯ（First In First Out）機能を有する出力
側ラインメモリ６３１（奇数出力側ラインメモリ６３１と呼ぶことにする）が接続されて
いる。

また、偶数側フレームメモリ６１２には、その入力側にＦＩＦＯ（First In First Out
）機能を有する入力側ラインメモリ６２２（偶数入力側ラインメモリ６２２と呼ぶことに
する）が接続され、出力側には同じくＦＩＦＯ機能を有する出力側ラインメモリ６３２（
偶数出力側ラインメモリ６３２と呼ぶことにする）が接続されている。

そして、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２に書き込ま
れた１ライン分の画像データは、各光変調素子１００Ｒ，１００Ｇ，１００Ｂ（この場合
、光変調素子１００Ｇを考える）のデータドライバ１０２に入力され、ゲートドライバ１
０３のゲート信号によって画像表示領域１０１（図３参照）に書き込まれる。なお、以下
では、各ラインごとの画像データを特にラインデータと呼ぶことにする。

このような構成においてその走査方向変換処理について具体的に説明する。
図５は実施形態に係るプロジェクタにおける走査方向変換処理について説明する図であ
る。図５は画像データ入力部５００に入力される画像データ、奇数入力側ラインメモリ６
２１及び偶数入力側ラインメモリ６２２、フレームメモリ（奇数側フレームメモリ６１１
及び偶数側フレームメモリ６１２）、奇数出力側ラインメモリ６３１及び偶数出力側ライ
ンメモリ６３２、光変調素子（光変調素子１００Ｇとする）をそれぞれ模式的に示してい
る。なお、入力画像信号と表示素子（光変調素子）への入力信号は、フレーム落ちを発生
させないために、垂直同期信号は同期させている。

なお、図５においては、画像データにおける第１フレームは、奇数側フレームメモリ６
１１及び偶数側フレームメモリ６１２への書き込みがすでに終了し、現時点においては、
第２フレームの３ライン目までの書き込みが終了したとする。すなわち、この状態におい
ては、奇数側フレームメモリ６１１は、１ライン目と３ライン目までは画像データの第２
フレームの画像データに書き換わった状態であり、その他の記憶領域には第１フレームの
画像データが保持された状態となっている。同様に、偶数側フレームメモリ６１２は、２
ライン目は画像データの第２フレームの画像データに書き換わった状態であり、その他の
記憶領域は第１フレームの画像データが保持された状態となっている。

このような状態において、奇数側フレームメモリ６１１及び偶数側フレームメモリ６１
２からの各ラインに対応するラインデータの読み出しと、読み出したラインデータの奇数
出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２への書き込みについて考え
る。

奇数側フレームメモリ６１１及び偶数側フレームメモリ６１２からのラインデータの読
み出しは、図５の縦方向（図５のｚ軸に沿った方向）に行う。このとき、画像データのア
スペクト比に基づいて、縦方向に複数ラインずつラインデータの読み出しを行って、読み
出したラインデータを奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２
にそれぞれ書き込む。なお、この場合、画像データは２Ｋ１Ｋとしており、そのアスペク
ト比は２：１であるので、縦方向に２ラインずつ読み出しを行う。このように、アスペク
ト比に基づいて読み出ライン数を設定することによって、垂直同期信号内に画像データの
１フレーム分について走査方向変換処理を行うことができる。すなわち、垂直同期を維持
しながら走査方向変換処理を行うことができる。

なお、上述したように、現時点においては既に、画像データの３ラインまでの書き込み
が奇数側フレームメモリ６１１及び偶数側フレームメモリ６１２に対してなされているの
で、奇数側フレームメモリ６１１及び偶数側フレームメモリ６１２における縦方向の５ラ
イン目と６ライン目の２ライン分のラインデータが奇数出力側ラインメモリ６３１及び偶
数出力側ラインメモリ６３２にそれぞれ書き込まれる。

すなわち、奇数出力側ラインメモリ６３１には、奇数側フレームメモリ６１１及び偶数
側フレームメモリ６１２のそれぞれ５ライン目のラインデータ（それぞれ５４０画素の合
計１０８０画素分のラインデータ）が書き込まれ、偶数出力側ラインメモリ６３２には、
奇数側フレームメモリ６１１及び偶数側フレームメモリ６１２のそれぞれ６ライン目のラ
インデータ（それぞれ５４０画素の合計１０８０画素分のラインデータ）が書き込まれる
。

そして、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２に書き込ま
れたそれぞれのラインデータは、光変調素子１００Ｇの画像表示領域１０１の対応するラ
インの各画素に書き込まれる。この場合、奇数出力側ラインメモリ６３１に書き込まれた
縦方向の５ライン目のラインデータ（それぞれ５４０画素の合計１０８０画素分）は、光
変調素子１００Ｇの画像表示領域１０１における５ライン目の画素に交互に書き込まれる
。また、偶数出力側ラインメモリ６３２に書き込まれた縦方向の６ライン目のラインデー
タ（それぞれ５４０画素の合計１０８０画素分）は、光変調素子１００Ｇの画像表示領域
１０１における６ライン目の画素に交互に書き込まれる。

なお、このような走査方向変換処理を行うことによって、走査方向変換後のラインデー
タを各光変調素子に書き込むことができるが、奇数側フレームメモリ６１１及び偶数側フ
レームメモリ６１２に書き込まれている１フレーム分の画像データを縦方向に読み出す際
、第２フレームに書き変わっていない画像データ（第１フレームの画像データ）が混在し
た状態で読み出されることとなるが、画質に大きな影響を与えるものではない。

図６は図５において説明した走査方向変換処理を説明するタイムチャートである。図６
（ａ）は、あるフレーム(第２フレームとしている)の３ライン目、４ライン目、・・・の
各ラインデータである。また、図６（ｂ）は奇数入力側ラインメモリ６２１に書き込まれ
ているラインデータの奇数側フレームメモリ６１１への書き込みを示すもので、図６（ｃ
）は偶数入力側ラインメモリ６２２に書き込まれているラインデータ（画像データの４ラ
イン目のデータ）の偶数側フレームメモリ６１２への書き込みを示すものである。

また、図６（ｄ）は奇数側フレームメモリ６１１及び偶数側フレームメモリ６１２から
読み出されたそれぞれ奇数ラインのラインデータの奇数出力側ラインメモリ６３１への書
き込みを示し、図６（ｅ）は奇数側フレームメモリ６１１及び偶数側フレームメモリ６１
２から読み出されたそれぞれ偶数ラインのラインデータの偶数出力側ラインメモリ６３２
への書き込みを示すものである。

また、図６（ｆ）は光変調素子（光変調素子１００Ｇとする）へのラインデータの書き
込み（奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２からのラインデ
ータの読み出し）を示すものである。このとき、光変調素子１００Ｇには、奇数出力側ラ
インメモリ６３１から５ライン目のラインデータが書き込まれ、偶数出力側ラインメモリ
６３２から６ライン目のラインデータが書き込まれる。

ところで、入力側ラインメモリ（奇数入力側ラインメモリ６２１及び偶数入力側ライン
メモリ６２２）と、出力側ラインメモリ（奇数出力側ラインメモリ６３１及び偶数出力側
ラインメモリ６３２）とは、互いに非同期で書き込み及び読み出しを行うものである。

図７は図６における奇数出力側ラインメモリ６３１に対するラインデータの書き込みと
読み出しのタイミングを模式的に示す図である。なお、図７において、横軸は時間、縦軸
は縦方向１ライン分のラインデータの画素数（１０８０画素）を示し、また、細い実線Ｌ
１は、奇数側フレームメモリ６１１及び偶数側フレームメモリ６１２から奇数出力側ライ
ンメモリ６３１への縦方向１ライン分のラインデータの書き込みを示し、太い実線Ｌ２は
奇数出力側ラインメモリ６３１からの縦方向１ライン分のラインデータの読み出し（光変
調素子への書き込み）を示している。図７では奇数出力側ラインメモリ６３１の書き込み
と読み出しのタイミングについて示しているが、偶数出力側ラインメモリ６３２について
も、書き込み開始と読み出し開始のタイミングは異なるが同様に考えることができる。

図６（ｄ）と（ｆ）に示すタイミングにおいては、図７に示すように、奇数出力側ライ
ンメモリ６３１へのラインデータの書き込み開始と奇数出力側ラインメモリ６３１からの
読み出し開始とがほぼ同じタイミング（時刻ｔ０とする）である。また、奇数側フレーム
メモリ６１１及び偶数側フレームメモリ６１２からの奇数出力側ラインメモリ６３１への
ラインデータの書き込み終了は時刻ｔ５、奇数出力側ラインメモリ６３１からのラインデ
ータの読み出し終了（光変調素子への書き込み終了）は時刻ｔ１０であるとする。この場
合は、図７からもわかるように、奇数出力側ラインメモリ６３１に書き込まれたラインデ
ータを順次読み出して光変調素子に書き込むことができる。

なお、図７においては、奇数出力側ラインメモリ６３１に対するラインデータの書き込
み開始と読み出し開始がほぼ同じタイミングとしているが、理想的には、奇数出力側ライ
ンメモリ６３１からのラインデータの読み出し開始タイミングは、奇数出力側ラインメモ
リ６３１への書き込み開始タイミングに対して少なくとも１画素分を遅らせることが好ま
しい。

ところで、上述したような走査方向変換処理を行う際は、画像データの１水平走査期間
内に、短辺方向（縦方向）２ライン分のラインデータを光変調素子に書き込む必要がある
。このため、画像データの１水平走査期間よりも光変調素子への２ライン分のラインデー
タの書き込み時間が長いと、画像データの１水平走査期間に対し、光変調素子への２ライ
ン分のラインデータの書き込みに遅延が生じる。

具体的には、画像データの水平走査期間を１４．８μｓｅｃ、光変調素子の水平走査期
間を７．５４μｓｅｃ（６．７ｎｓｅｃ×１１２５画素）としたとき、画像データの１水
平走査期間内に２ライン分のラインデータの書き込みを行うと、１５．０８μｓｅｃの書
き込み時間を必要とする。このため、画像データの１ライン（１水平ライン）に対して、
約０．２８μｓｅｃの遅延が生じることとなる。なお、上記１１２５画素は１０８０画素
に帰線期間の４５画素を足した値である。

このような遅延が累積されると、奇数出力側ラインメモリ６３１または偶数出力側ライ
ンメモリ６３２に対する読み出しと書き込みに重複が発生するという不具合が生じる。例
えば、現時点において、奇数出力側ラインメモリ６３１のある画素に対応するデータの読
み出しを行っているときに、当該画素に対応する新たなデータの書き込みがなされるとい
うように、ある画素に対応するデータの読み出しと書き込みが重複してしまうといった不
具合が生じる。このような不具合を解消するために図８及び図９に示すような処理を行う
。

なお、読み出しと書き込みが重複するという状況は、実際には、フレームメモリ（奇数
側フレームメモリ６１１または偶数側フレームメモリ６１２上で発生するものであるが、
説明を分かり易くするため、奇数出力側ラインメモリ６３１または偶数出力側ラインメモ
リ６３２上での読み出しと書き込みの重複について説明する。

図８は奇数出力側ラインメモリ６３１または偶数出力側ラインメモリ６３２上での読み
出しと書き込みの重複について説明するタイムチャートである。また、図９は奇数出力側
ラインメモリ６３１に対する読み出しと書き込みのタイミングを模式的に説明する図であ
る。

図８及び図９を参照しながら本発明の実施形態に係るプロジェクタにおける走査方向変
換処理について説明する。なお、図９において、横軸は時間、縦軸は縦方向１ライン分の
ラインデータの画素数（１０８０画素）を示し、また、細い実線Ｌ１は、奇数側フレーム
メモリ６１１及び偶数側フレームメモリ６１２から奇数出力側ラインメモリ６３１への縦
方向１ライン分のラインデータの書き込みを示し、太い実線Ｌ２は奇数出力側ラインメモ
リ６３１からの縦方向１ライン分のラインデータの読み出し（光変調素子への書き込み）
を示している。

まず、図８に示すように、画像データの３ライン目のラインデータの書き込みが終了し
、さらに、画像データの４ライン目のラインデータの書き込み終了した状態から所定時間
経過後、画像データにおけるｎ番目のライン（ｎライン目）においては、光変調素子への
書き込み時間の遅延が累積して、奇数出力側ラインメモリ６３１に対する書き込みと読み
出しが図８の点線枠Ｒで囲った部分に示すような関係となったと仮定する。これは、図９
（ａ）の状態である。

すなわち、図９（ａ）は奇数出力側ラインメモリ６３１に対する読み出しと書き込みと
が図８の点線枠Ｒで囲った部分に示すような関係となったときの奇数出力側ラインメモリ
６３１に対するラインデータの読み出しと書き込みのタイミングである。この場合、時刻
ｔ０において奇数出力側ラインメモリ６３１からのラインデータの読み出し（光変調素子
への書き込み）が開始され、時刻ｔ２において、奇数側フレームメモリ６１１及び偶数側
フレームメモリ６１２から奇数出力側ラインメモリ６３１への書き込みが開始されたとす
る。そして、例えば、時刻ｔ４において奇数出力側ラインメモリ６３１への書き込みが読
み出しに追いついたとすると、時刻ｔ４において読み出しと書き込みとが重複する状態と
なる不具合が生じることとなる。

すなわち、時刻ｔ４においては、奇数出力側ラインメモリ６３１に既に書き込まれてい
るラインデータの読み出し（光変調素子への書き込み）と、奇数側フレームメモリ６１１
及び偶数側フレームメモリ６１２から新たなラインデータの書き込みとが重複する状態と
なる。

なお、図９（ａ）の場合、奇数出力側ラインメモリ６３１への新たなデータの書き込み
が読み出しに追いつく時刻ｔ４までは、奇数出力側ラインメモリ６３１に既に書き込まれ
ているラインデータが読み出されて、時刻ｔ４以降は新たに書き込まれたラインデータが
読み出される。

図９（ａ）に示すような不具合が生じないようにするために、奇数出力側ラインメモリ
６３１及び偶数出力側ラインメモリ６３２への書き込みのタイミングを所定時間だけ遅ら
せるような処理を行う。具体的には、奇数出力側ラインメモリ６３１及び偶数出力側ライ
ンメモリ６３２への書き込み終了のタイミングとこれら奇数出力側ラインメモリ６３１及
び偶数出力側ラインメモリ６３２からの読み出し終了（光変調素子への書き込み終了）の
タイミングがほぼ一致するように、奇数出力側ラインメモリ６３１及び偶数出力側ライン
メモリ６３２への書き込みタイミングを所定時間（Δｔ時間）だけ遅らせる。これにより
、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２への書き込みは図８
における破線Ｐ１，Ｐ２に示すように行われる。

図９（ｂ）は図８の破線Ｐ１，Ｐ２で示すように奇数出力側ラインメモリ６３１及び偶
数出力側ラインメモリ６３２へのラインデータの書き込みを遅らせた場合の奇数出力側ラ
インメモリ６３１への書き込みと奇数出力側ラインメモリ６３１からの読み出し（光変調
素子への書き込み）のタイミングを示すものである。

図９（ｂ）に示すように、時刻ｔ０において奇数出力側ラインメモリ６３１からのライ
ンデータの読み出しが開始されたのち、時刻ｔ５において奇数出力側ラインメモリ６３１
への書き込みが開始される。そして、奇数出力側ラインメモリ６３１からの読み出し（光
変調素子への書き込み終了）と、奇数出力側ラインメモリ６３１への書き込みがほぼ同じ
タイミング（時刻ｔ１０）で終了する。この場合、奇数出力側ラインメモリ６３１からは
、既に書き込まれているラインデータが読み出されることになる。

なお、図９（ｂ）では奇数出力側ラインメモリ６３１へのラインデータの読み出し終了
（光変調素子への書き込み終了）と、奇数出力側ラインメモリ６３１への書き込み終了が
ほぼ同じタイミングとなるようにしているが、理想的には、奇数出力側ラインメモリ６３
１への書き込み終了タイミングは、奇数出力側ラインメモリ６３１からの読み出し終了（
光変調素子への書き込み終了）タイミングよりも少なくとも１画素分を遅らせることが好
ましい。

また、図８の例では、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３
２への書き込み終了のタイミングが奇数ラインの書き込みの終了に一致するように、奇数
出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２への書き込み開始のタイミ
ングを遅らせているが、状況に応じて、偶数出力側ラインメモリ６３２の書き込みの終了
に一致するまで、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２への
書き込み開始のタイミングを遅らせるようにしてもよい。

このように、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２への書
き込み開始のタイミングを遅らせることにより、奇数出力側ラインメモリ６３１または偶
数出力側ラインメモリ６３２において、ある画素に対応するデータの読み出しと書き込み
が重複してしまうといった不具合（図９（ａ）参照）を回避することができる。

なお、本発明の実施形態においては、奇数出力側ラインメモリ６３１及び偶数出力側ラ
インメモリ６３２への書き込み開始のタイミングを遅らせる処理は、画像データの各ライ
ンごとに行うものとする。例えば、図６及び図８に示すようなタイムチャートにおいて、
画像データの各ラインごとに、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモ
リ６３２に対する書き込みを遅らせる。

本来、図６及び図８における３ライン目や４ライン目のようなタイミングの場合は、図
７で説明したように、奇数出力側ラインメモリ６３１または偶数出力側ラインメモリ６３
２に書き込まれたラインデータを順次読み出して光変調素子に書き込むことができるので
、奇数出力側ラインメモリ６３１及び偶数出力側ラインメモリ６３２に対するラインデー
タの書き込みを遅らせる必要はないが、本発明の実施形態では、画像データの各ラインご
とに、奇数出力側ラインメモリ及び偶数出力側ラインメモリに対する画像データの書き込
みを遅らせるようにしている。

このように、画像データの各ラインごとに奇数出力側ラインメモリ６３１及び偶数出力
側ラインメモリ６３２に対する書き込み開始のタイミングを遅らせることにより、画像デ
ータの１水平走査期間よりも光変調素子への書き込み時間が長いことに起因する遅延が生
じても、その遅延を意識することなく、奇数出力側ラインメモリ６３１及び偶数出力側ラ
インメモリ６３２に対する読み出しと書き込みの重複が生じないようにすることができる
。

なお、本発明は前述の実施形態に限られるものではなく、本発明の要旨を逸脱しない範
囲で種々変形実施可能となるものである。たとえば、前述の実施形態では、走査方向変換
処理を行う際は、説明の簡単化のため、各光変調素子は２Ｋ１Ｋの解像度であるとして説
明したが、４Ｋ２Ｋの解像度を有する光変調素子においても同様に実施することが可能で
ある。この場合、４Ｋ２Ｋの解像度を有する光変調素子の画像表示領域１０１を図１０に
示すように、２Ｋ１Ｋずつ４分割し、分割によって得られた２Ｋ１Ｋの画像表示領域（画
像表示領域１０１Ａ〜１０１Ｄとする）ごとに前述の実施形態と同様の走査方向変換処理
を行うことが好ましい。

図１１は分割された表示領域ごとに走査方向変換処理を行う場合の画像データ処理装置
４００の構成を示す図である。図１１に示すように、図４で示した画像データ記憶装置６
００を４つの画像表示領域１０１Ａ〜１０１Ｄごとに設ける。なお、画像データ記憶装置
６００は、画像表示領域１０１Ａ〜１０１Ｄにおいて同じ構成とすることができるので、
図１１では、画像データ記憶装置６００の構成要素は画像表示領域１０１Ａのみについて
示し、他の画像表示領域１０１Ｂ，１０１Ｃ，１０１Ｄについては図示を省略する。

このように、画像表示領域を分割して画像データの書き込み走査を行うのは、４Ｋ２Ｋ
などの高解像度の画像データを処理するためには、画像データ転送速度や画像データ処理
などにおいて高い能力が要求されるので、それに対応可能とするためである。

また、前述の実施形態では、画像データのラインを奇数ラインと偶数ラインとに分けて
処理を行ったが、画像データの転送速度や画像データ処理能力に余裕があるシステムであ
れば、必ずしも奇数ラインと偶数ラインとに分けて処理を行う必要はない。

画像データ処理装置４００を図１１に示すように構成した場合であっても、各画像表示
領域１０１Ａ〜１０１Ｄにおける走査方向変換処理は、前述の実施形態と同様に実施する
ことができる。

また、前述の実施形態では、画像データの各ラインごとに奇数出力側ラインメモリ及び
偶数出力側ラインメモリの書き込みを遅らせるようにしたが、必ずしも各ラインごとに遅
延させる必要はなく、例えば、画像データの１水平走査期間に対する光変調素子への書き
込み時間の遅延時間を計測し、遅延時間の累積値が所定時間以上となったときに、奇数出
力側ラインメモリ及び偶数出力側ラインメモリの書き込みを上記実施形態で説明したよう
に遅らせるようにしてもよい。

また、前述の実施形態では、透過型の液晶パネルについて説明したが、反射型の液晶パ
ネルについても実施できる。また、前述の各実施形態では、各光変調素子１００Ｒ，１０
０Ｇ，１００Ｂの解像度は４Ｋ２Ｋまたは２Ｋ１Ｋとして説明したが、これら以外の解像
度を有する光変調素子にも適用できることは勿論である。

実施形態に係るプロジェクタにおける光変調素子とその周辺の光学系の構成を示す図。 光変調素子１００Ｒ，１００Ｇ，１００Ｂを図１に示すように配置した場合のプロジェクタの光学系の概略的な構成を模式的に示す図。 実施形態に係るプロジェクタにおける光変調素子の信号線の配列を模式的に示す図。 実施形態に係るプロジェクタにおける画像データ処理装置の構成を示す図。 実施形態に係るプロジェクタにおける走査方向変換処理について説明する図。 図５において説明した走査方向変換処理を説明するタイムチャート。 図６における奇数出力側ラインメモリ６３１に対するラインデータの書き込みと読み出しのタイミングを模式的に示す図。 奇数出力側ラインメモリ６３１または偶数出力側ラインメモリ６３２上での読み出しと書き込みの重複について説明するタイムチャート。 奇数出力側ラインメモリ６３１に対するラインデータの読み出しと書き込みのタイミングを模式的に説明する図。 ４Ｋ２Ｋの解像度を有する光変調素子の画像表示領域１０１を２Ｋ１Ｋずつ４分割した場合を模式的に示す図である。 分割された表示領域ごとに画像データ処理を行う場合の画像データ記憶装置６００の構成を示す図。 一般的なプロジェクタにおける光変調素子とその周辺の光学系の構成を示す図。 各光変調素子のそれぞれの長辺を横方向（水平方向）とした状態のまま長辺が隣り合うように配置した場合の光変調素子とその周辺の光学系の構成を示す図。 各光変調素子を図１３に示すように配置した場合のプロジェクタの光学系の概略的な構成を模式的に示す図。 光変調素子の信号線の配列を模式的に示す図。

符号の説明

１００Ｒ，１００Ｇ，１００Ｂ・・・光変調素子、１０１・・・画像表示領域、１０２
・・・データドライバ、１０３・・・ゲートドライバ、１１０・・・クロスダイクロイッ
クプリズム、１２０・・・投射光学系、１３０Ｒ，１３０Ｇ，１００Ｂ・・・ＦＰＣ基板
、４００．・・・画像データ処理装置、５００・・・画像データ入力部、６００・・・画
像データ記憶装置、６１０・・・フレームメモリ、６１１・・・奇数側フレームメモリ、
６１２・・・偶数側フレームメモリ、６２１・・・奇数入力側ラインメモリ、６２２・・
・偶数入力側ラインメモリ、６３１・・・奇数出力側ラインメモリ、６３２・・・偶数出
力側ラインメモリ、７００・・・光変調素子駆動部、８００・・・アドレス情報発生部、
９００・・・メモリ制御部

Claims (8)

1. 複数の色成分の色光を画像データに基づいて変調する複数の光変調素子と、前記複数の
   光変調素子の各光変調素子で変調された各色光を合成して画像光として射出する合成光学
   系と、前記合成光学系から射出される画像光を投射面上に投射する投射光学系とを有し、
   前記各光変調素子の長辺が互いに隣り合うように前記各光変調素子を前記合成光学系に対
   して配置するとともに、前記各光変調素子に信号を与えるための信号線ケーブル基板を前
   記各光変調素子の短辺側に接続したプロジェクタであって、
   前記各光変調素子への前記画像データの書き込み走査方向を前記各光変調素子における
   画像表示領域の短辺方向とするための走査方向変換処理を行う画像データ処理装置を有し
   、
   前記画像データ処理装置は、
   前記画像データの１フレーム分を保持可能なフレームメモリと、
   前記フレームメモリの入力側に設けられ、前記光変調素子への書き込み走査方向が前記
   光変調素子の長辺方向となるように前記画像データから読み出された各ラインごとの画像
   データが書き込まれる入力側ラインメモリと、
   前記フレームメモリの出力側に設けられ、前記光変調素子への書き込み走査方向が前記
   光変調素子の短辺方向となるように前記フレームメモリから読み出された画像データが書
   き込まれる出力側ラインメモリと、
   前記入力側ラインメモリ、前記フレームメモリ及び前記出力側ラインメモリに対する画
   像データの書き込み及び読み出しを行う際のアドレス情報を発生するアドレス情報発生部
   と、
   前記アドレス情報発生部からのアドレス情報に基づいて前記入力側ラインメモリ、前記
   フレームメモリ及び前記出力側ラインメモリに対する書き込み及び読み出しを制御するメ
   モリ制御部と、
   を有することを特徴とするプロジェクタ。
2. 請求項１に記載のプロジェクタにおいて、
   前記フレームメモリから前記出力側ラインメモリへの書き込みを行う際に前記フレーム
   メモリから読み出すライン数は、前記画像データのアスペクト比に基づいて設定されるこ
   とを特徴とするプロジェクタ。
3. 請求項１または２に記載のプロジェクタにおいて、
   前記フレームメモリから前記出力側ラインメモリへの書き込みを行う際の前記出力側ラ
   インメモリへの書き込み終了タイミングと当該出力側ラインメモリから読み出された画像
   データの前記光変調素子への書き込み終了タイミングとがほぼ一致するように、前記出力
   側ラインメモリへの書き込み開始のタイミング制御を行うことを特徴とするプロジェクタ
   。
4. 請求項３に記載のプロジェクタにおいて、
   前記出力側ラインメモリへの書き込み開始のタイミング制御は、前記画像データの各ラ
   インごとに行うことを特徴するプロジェクタ。
5. 請求項３に記載のプロジェクタにおいて、
   前記出力側ラインメモリへの書き込み開始のタイミング制御は、前記画像データの１水
   平走査期間と前記光変調素子への書き込みに必要な時間とに基づいて求められる前記１水
   平走査期間に対する前記光変調素子への書き込み時間の遅延時間を計測し、計測した遅延
   時間が所定時間以上となったときに行うことを特徴するプロジェクタ。
6. 請求項１〜５のいずれかに記載のプロジェクタにおいて、
   前記画像データを各フレームにおいて奇数ラインと偶数ラインに分け、前記フレームメ
   モリを前記奇数ライン用のフレームメモリと前記偶数ライン用のフレームメモリとして設
   け、前記入力側ラインメモリ及び前記出力側ラインメモリを前記奇数ライン用のフレーム
   メモリと前記偶数ライン用のフレームメモリに対応して設けることを特徴とするプロジェ
   クタ。
7. 請求項１〜６のいずれかに記載のプロジェクタにおいて、
   前記光変調素子の画像表示領域を複数の領域に分割し、分割して得られた各画像表示領
   域ごとに前記走査方向変換処理を行うことを特徴するプロジェクタ。
8. 複数の色成分の色光を画像データに基づいて変調する複数の光変調素子と、前記複数の
   光変調素子の各光変調素子で変調された各色光を合成して画像光として射出する合成光学
   系と、前記合成光学系から射出される画像光を投射面上に投射する投射光学系とを有し、
   前記各光変調素子の長辺が互いに隣り合うように前記各光変調素子を前記合成光学系に対
   して配置するとともに、前記各光変調素子に信号を与えるための信号線ケーブル基板を前
   記各光変調素子の短辺側に接続したプロジェクタに用いられ、前記各光変調素子への前記
   画像データの書き込み走査方向を前記各光変調素子における画像表示領域の短辺方向とす
   るための走査方向変換処理を行う画像データ処理装置であって、
   前記画像データの１フレーム分を保持可能なフレームメモリと、
   前記フレームメモリの入力側に設けられ、前記光変調素子への書き込み走査方向が前記
   光変調素子の長辺方向となるように前記画像データから読み出された各ラインごとの画像
   データが書き込まれる入力側ラインメモリと、
   前記フレームメモリの出力側に設けられ、前記光変調素子への書き込み走査方向が前記
   光変調素子の短辺方向となるように前記フレームメモリから読み出された画像データが書
   き込まれる出力側ラインメモリと、
   前記入力側ラインメモリ、前記フレームメモリ及び前記出力側ラインメモリに対する画
   像データの書き込み及び読み出しを行う際のアドレス情報を発生するアドレス情報発生部
   と、
   前記アドレス情報発生部からのアドレス情報に基づいて前記入力側ラインメモリ、前記
   フレームメモリ及び前記出力側ラインメモリに対する書き込み及び読み出しを制御するメ
   モリ制御部と、
   を有することを特徴とする画像データ処理装置。