JP2009216980A - Method of manufacturing liquid crystal device - Google Patents

Method of manufacturing liquid crystal device Download PDF

Info

Publication number
JP2009216980A
JP2009216980A JP2008060684A JP2008060684A JP2009216980A JP 2009216980 A JP2009216980 A JP 2009216980A JP 2008060684 A JP2008060684 A JP 2008060684A JP 2008060684 A JP2008060684 A JP 2008060684A JP 2009216980 A JP2009216980 A JP 2009216980A
Authority
JP
Japan
Prior art keywords
liquid crystal
film
electrodes
substrate
crystal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008060684A
Other languages
Japanese (ja)
Inventor
Kazuya Sakamoto
和也 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008060684A priority Critical patent/JP2009216980A/en
Publication of JP2009216980A publication Critical patent/JP2009216980A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress variation of a common voltage and to improve a display quality. <P>SOLUTION: A method of manufacturing a liquid crystal device which comprises first and second substrates, first and second electrodes, and a first liquid crystal comprises: a process (S1) of determining a relation between each film-forming condition of third or fourth electrode and the variation of the common voltage of a test cell when a voltage is applied between the third and fourth electrodes, as for the test cell in which a second liquid crystal is interposed between the third substrate and the fourth substrate; a process (S2) of determining the variation of the common voltage of the liquid crystal device when the first and second electrodes are film-formed under the same condition as each other; a process (S3) of determining the film-forming condition of the first and second electrodes, on the basis of the relation between the film-forming conditions of the third and fourth electrodes and the variation of the common voltage of the test cell, and the variation of a common voltage of the liquid crystal device; and a process (S4) of performing the film-formation of the first and second electrodes on the first and second substrates, on the basis of the determined film-forming condition of the first and second electrodes, and manufacturing the liquid crystal device. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、コモン電圧の変動を抑制するようにした液晶装置の製造方法に関する。   The present invention relates to a method for manufacturing a liquid crystal device in which fluctuations in common voltage are suppressed.

液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。このような液晶装置は、一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTという)等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。   The liquid crystal device is configured by sealing liquid crystal between two substrates such as a glass substrate and a quartz substrate. In such a liquid crystal device, active elements such as thin film transistors (hereinafter referred to as TFTs), for example, are arranged in a matrix on one substrate, and a counter electrode is arranged on the other substrate. An image can be displayed by changing the optical characteristics of the sealed liquid crystal layer according to the image signal.

即ち、TFT素子によってマトリクス状に配列された画素電極(ITO)に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の状態を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。   That is, an image signal is supplied to pixel electrodes (ITO) arranged in a matrix by TFT elements, and a voltage based on the image signal is applied to the liquid crystal layer between the pixel electrode and the counter electrode to change the state of liquid crystal molecules. Let As a result, the transmittance of the pixel is changed, and light passing through the pixel electrode and the liquid crystal layer is changed according to the image signal to perform image display.

電圧無印加時の液晶分子の配列を規定するために、一方の基板(アクティブマトリクス基板(素子基板ともいう))及び他方の基板(対向基板)の液晶層に接する面上に配向膜を形成する。配向膜として、プレチルト角に相当する所定の角度を以て対象基板に蒸着されて形成される無機配向膜が採用されることがある。このような無機配向膜の形成方法は、斜方蒸着法と称される。   In order to define the alignment of liquid crystal molecules when no voltage is applied, an alignment film is formed on the surface of one substrate (active matrix substrate (also referred to as an element substrate)) and the other substrate (counter substrate) in contact with the liquid crystal layer. . As the alignment film, an inorganic alignment film formed by being deposited on the target substrate with a predetermined angle corresponding to the pretilt angle may be employed. Such a method for forming an inorganic alignment film is referred to as oblique deposition.

液晶パネルの前面及び背面に偏光板を設けて、入出射する光のうち所定の偏光成分のみを通過させる。液晶に電圧を印加すると、液晶の状態が変化する。画像信号に応じた電圧を液晶に印加することで、画像信号に応じた透過率で光を透過させることができ、画像表示が可能となる。   Polarizing plates are provided on the front surface and the back surface of the liquid crystal panel, and only a predetermined polarization component of light entering and exiting is allowed to pass through. When a voltage is applied to the liquid crystal, the state of the liquid crystal changes. By applying a voltage corresponding to the image signal to the liquid crystal, light can be transmitted with a transmittance corresponding to the image signal, and an image can be displayed.

ところで、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素の駆動電圧の極性を、例えば画像信号におけるフィールド毎に反転させる、周知の反転駆動を行うことにより、表示画像の焼き付き等の表示不良を防止する技術が周知である。   By the way, in the liquid crystal device, application of a DC voltage to the liquid crystal causes deterioration of the liquid crystal such as decomposition of liquid crystal components, contamination by impurities generated in the liquid crystal cell, and burn-in of a display image. Therefore, in general, a technique for preventing display defects such as burn-in of a display image by performing known inversion driving in which the polarity of the driving voltage of each pixel is inverted for each field in an image signal, for example. is there.

また、液晶装置においては、周知のように、容量性を考慮して、画素電極には一定期間のみ駆動電圧を印加する。しかしながら、画素電極に駆動電圧が印加されない期間においては、結合容量の影響及び電荷のリークによって、画素に保持される電圧は徐々に低下する。   In the liquid crystal device, as is well known, a drive voltage is applied to the pixel electrode only for a certain period in consideration of the capacitance. However, during a period in which the drive voltage is not applied to the pixel electrode, the voltage held in the pixel gradually decreases due to the influence of coupling capacitance and charge leakage.

ところが、保持電圧の低下量は反転駆動における正極性駆動時と負極性駆動時とで異なり、正極性駆動の際における電極印加電圧の低下の方が、負極性駆動時における電極印加電圧の低下よりも大きくなる。このため、画素電極には、駆動極性に応じてマイナス又はプラスの電荷が蓄積されやすくなる。このような電荷の蓄積によって、上述した不純物のイオン(以下、不純物イオンという)が、画素電極、対向電極の部位と液晶との界面に残留しやすくなる。   However, the amount of decrease in holding voltage differs between positive polarity driving and negative polarity driving in inversion driving, and a decrease in electrode applied voltage during positive polarity driving is lower than a decrease in electrode applied voltage during negative polarity driving. Also grows. For this reason, a negative or positive charge is likely to be accumulated in the pixel electrode according to the drive polarity. Due to such charge accumulation, the above-described impurity ions (hereinafter referred to as impurity ions) are likely to remain at the interface between the pixel electrode and the counter electrode portion and the liquid crystal.

一般的には、液晶層に直流成分を印加させないように、正極性画像信号と負極性画像信号の実効値が相互に一致するレベルに、対向電極に印加する電圧(以下、最適コモン電圧という)を設定する。ところが、不純物イオンの影響によって、実際に液晶容量に印加される電圧実効値が正極性書込と負極性書込とで異なってしまい、実質的なコモン電圧は最適コモン電圧に対して変動する。このため、交流駆動にも拘わらず、液晶容量には直流成分が印加されることになり、焼き付き現象が発生すると共に、正極性書込み時と負極性書込み時とで明滅(フリッカ)が発生して、表示品位が著しく低下する。   In general, a voltage applied to the counter electrode (hereinafter referred to as an optimum common voltage) at a level where the effective values of the positive image signal and the negative image signal coincide with each other so that no DC component is applied to the liquid crystal layer. Set. However, due to the influence of impurity ions, the effective voltage value actually applied to the liquid crystal capacitance differs between positive polarity writing and negative polarity writing, and the substantial common voltage varies with respect to the optimum common voltage. For this reason, a DC component is applied to the liquid crystal capacitor in spite of AC driving, and a burn-in phenomenon occurs, and flickering occurs during positive polarity writing and negative polarity writing. The display quality is significantly reduced.

そこで、特許文献1においては、配向膜の組成等をTFT基板側と対向基板側とで変化させることで、液晶に直流成分が印加されることを防止する技術が開示されている。
特開2006−267882号公報
Therefore, Patent Document 1 discloses a technique for preventing a DC component from being applied to the liquid crystal by changing the composition of the alignment film between the TFT substrate side and the counter substrate side.
JP 2006-267882 A

しかしながら、特許文献1の手法では、配向そのものに影響を与える虞があり、結果的に表示品位が低下してしまうことがあるという問題点があった。   However, the technique of Patent Document 1 has a problem that the orientation itself may be affected, and as a result, the display quality may be deteriorated.

本発明は、上記問題点に鑑みてなされたものであり、配向膜の下地材料であるITO膜の成膜条件を一対の基板間で異ならせることにより、液晶に直流成分が印加されることを防止して、表示品位を向上させることができる液晶装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above-mentioned problems, and it is possible to apply a direct current component to a liquid crystal by changing the film formation conditions of an ITO film, which is a base material of an alignment film, between a pair of substrates. An object of the present invention is to provide a method of manufacturing a liquid crystal device that can prevent and improve display quality.

本発明の液晶装置の製造方法は、第1の基板と該第1の基板に対向する第2の基板との間に第1の液晶が介在され、前記第1の基板に形成された第1の電極と前記第2の基板に形成された第2の電極との間に前記第1の液晶を駆動する電圧を印加して表示を行う液晶装置の製造方法であって、第3の基板と該第3の基板に対向し前記第3の基板と同一構造の第4の基板との間に第2の液晶が介在されたテストセルについて、前記第3及び第4の基板に夫々形成される同一形状の第3又は第4の電極の各成膜条件と、前記第3及び第4の電極間に前記第2の液晶を駆動する電圧を印加した場合における前記テストセルのコモン電圧の変動と、の関係を求める工程と、相互に同一の条件で前記第1及び第2の電極を成膜した場合における前記液晶装置のコモン電圧の変動を求める工程と、前記第3及び第4の電極の成膜条件と前記テストセルのコモン電圧の変動との関係と、前記液晶装置のコモン電圧の変動とに基づいて、前記第1及び第2の電極の成膜条件を決定する工程と、決定された前記第1及び第2の電極の成膜条件に基づいて、前記第1及び第2の基板上に前記第1及び第2の電極を成膜して、前記液晶装置を製造する工程とを具備したことを特徴とする。   In the method for manufacturing a liquid crystal device according to the present invention, a first liquid crystal is interposed between a first substrate and a second substrate facing the first substrate, and the first liquid crystal device is formed on the first substrate. A method for manufacturing a liquid crystal device that performs display by applying a voltage for driving the first liquid crystal between the second electrode formed on the second substrate and the second electrode formed on the second substrate, Test cells in which a second liquid crystal is interposed between the third substrate and a fourth substrate having the same structure as the third substrate are formed on the third and fourth substrates, respectively. Each film formation condition of the third or fourth electrode having the same shape, and fluctuation of the common voltage of the test cell when a voltage for driving the second liquid crystal is applied between the third and fourth electrodes. And the liquid crystal when the first and second electrodes are formed under the same conditions as each other. Based on the step of determining the variation of the common voltage of the device, the relationship between the film forming conditions of the third and fourth electrodes and the variation of the common voltage of the test cell, and the variation of the common voltage of the liquid crystal device, Based on the step of determining the film formation conditions of the first and second electrodes and the determined film formation conditions of the first and second electrodes, the first and second electrodes are formed on the first and second substrates. And a step of forming the second electrode to manufacture the liquid crystal device.

このような構成によれば、テストセルの第3及び第4の電極の成膜条件を変化させることで、テストセルのコモン電圧が変動する。このような成膜条件とコモン電圧の変動との関係を求めておく。また、実セルについて第1及び第2の電極を同一成膜条件で成膜した場合におけるコモン電圧の変動を求める。そして、テストセルの成膜条件及びコモン電圧の変動と、実セルのコモン電圧の変動との関係に基づいて、実セルのコモン電圧の変動を相殺するように、実セルの第1及び第2の電極の成膜条件を決定する。決定した成膜条件に基づいて実セルの第1及び第2の電極を形成して実セルを製造することで、実セルのコモン電圧の変動を抑制することができる。これにより、実セルの第1の液晶に直流電圧が印加することを防止することができ、焼き付き及びフリッカの発生を抑制することができる。   According to such a configuration, the common voltage of the test cell varies by changing the film formation conditions of the third and fourth electrodes of the test cell. The relationship between the film forming conditions and the common voltage fluctuation is obtained in advance. Further, the fluctuation of the common voltage when the first and second electrodes are formed under the same film formation conditions for the actual cell is obtained. Then, based on the relationship between the film formation conditions of the test cell and the fluctuation of the common voltage and the fluctuation of the common voltage of the real cell, the first and second of the real cell are canceled so as to cancel the fluctuation of the common voltage of the real cell. The film forming conditions for the electrodes are determined. By forming the first and second electrodes of the real cell based on the determined film formation conditions and manufacturing the real cell, fluctuations in the common voltage of the real cell can be suppressed. Thereby, it is possible to prevent a DC voltage from being applied to the first liquid crystal of the actual cell, and to suppress the occurrence of image sticking and flicker.

また、前記第1の電極は、第1の膜質が得られるように成膜条件が決定され、前記第2の電極は、前記第1の膜質とは異なる第2の膜質が得られるように成膜条件が決定されることを特徴とする。   The film formation conditions for the first electrode are determined so that a first film quality is obtained, and the second electrode is formed so that a second film quality different from the first film quality is obtained. The film condition is determined.

このような構成によれば、第1の電極は、第1の膜質を有し、第2の電極は第1の膜質とは異なる第2の膜質を有する。これにより、実セルのコモン電圧の変動は抑制される。   According to such a configuration, the first electrode has a first film quality, and the second electrode has a second film quality different from the first film quality. Thereby, the fluctuation | variation of the common voltage of a real cell is suppressed.

また、前記第1及び第2の電極は、組成、ラフネス、膜厚及び表面状態の少なくとも1つの膜質が相互に異なるように成膜されることを特徴とする。   The first and second electrodes are formed so that at least one film quality of composition, roughness, film thickness, and surface state is different from each other.

このような構成によれば、組成、ラフネス、膜厚及び表面状態の少なくとも1つの膜質が相互に異なるので、実セルのコモン電圧の変動は抑制される。   According to such a configuration, since at least one film quality of composition, roughness, film thickness, and surface state is different from each other, fluctuations in the common voltage of the actual cell are suppressed.

また、前記第1の電極は、第1のスパッタ条件によって成膜され、前記第2の電極は、前記第1のスパッタ条件とは異なる第2のスパッタ条件によって成膜されることを特徴とする。   The first electrode may be formed under a first sputtering condition, and the second electrode may be formed under a second sputtering condition different from the first sputtering condition. .

このような構成によれば、第1のスパッタ条件と第2のスパッタ条件とが異なるので、第1及び第2の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。   According to such a configuration, since the first sputtering condition and the second sputtering condition are different, the first and second electrodes are configured to have different film qualities, and the fluctuation of the common voltage of the actual cell is suppressed. Is done.

また、前記第1及び第2の電極は、温度及び酸素分圧のいずれか一方のスパッタ条件を相互に異ならせて成膜されることを特徴とする。   The first and second electrodes may be formed by changing the sputtering conditions for either temperature or oxygen partial pressure.

このような構成によれば、温度及び酸素分圧のいずれか一方のスパッタ条件が相互に異なるので、第1及び第2の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。   According to such a configuration, since either one of the sputtering conditions of temperature and oxygen partial pressure is different from each other, the first and second electrodes are configured to have different film qualities, and fluctuations in the common voltage of the actual cell Is suppressed.

また、前記第1の電極は、成膜後において第1の処理条件によって表面処理され、前記第2の電極は、成膜後において前記第1の処理条件とは異なる第2の処理条件によって表面処理されることを特徴とする。   The first electrode is subjected to surface treatment under a first treatment condition after film formation, and the second electrode is subjected to surface treatment under a second treatment condition different from the first treatment condition after film formation. It is processed.

このような構成によれば、成膜後の第1及び第2の電極には、相互に異なる処理条件の第1又は第2の処理条件によって表面処理されるので、第1及び第2の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。   According to such a configuration, the first and second electrodes after film formation are subjected to surface treatment according to the first or second processing condition having different processing conditions, so the first and second electrodes Are configured to have different film qualities, and fluctuations in the common voltage of the actual cell are suppressed.

また、前記第1及び第2の電極は、成膜後における加熱処理及びプラズマ処理のいずれか一方の表面処理を相互に異ならせて成膜されることを特徴とする。   In addition, the first and second electrodes are formed by changing the surface treatment of either one of the heat treatment and the plasma treatment after the film formation.

このような構成によれば、第1及び第2の電極は、成膜後における加熱処理及びプラズマ処理のいずれか一方の表面処理が相互に異なるので、第1及び第2の電極は異なる膜質を有して構成され、実セルのコモン電圧の変動は抑制される。   According to such a configuration, the first and second electrodes have different film qualities because the surface treatment of either the heat treatment or the plasma treatment after the film formation is different from each other. The variation of the common voltage of the actual cell is suppressed.

以下、図面を参照して本発明の実施の形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施の形態)
本実施の形態は、液晶装置として、光透過型の液晶装置を例に挙げて説明する。
(First embodiment)
In this embodiment, a light transmission type liquid crystal device will be described as an example of the liquid crystal device.

図1は本発明の実施の形態に係る液晶装置の製造方法を示すフローチャートである。図2は図1中のステップS1の手順を具体的に示すフローチャートである。図3は図1に示す製造方法により製造される液晶装置の全体構成を示す平面図である。図4は図3中のH−H’線に沿って切断して示す断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。   FIG. 1 is a flowchart showing a method for manufacturing a liquid crystal device according to an embodiment of the present invention. FIG. 2 is a flowchart specifically showing the procedure of step S1 in FIG. FIG. 3 is a plan view showing the entire configuration of the liquid crystal device manufactured by the manufacturing method shown in FIG. 4 is a cross-sectional view taken along line H-H ′ in FIG. 3. In each drawing, the scale is different for each layer and each member in order to make each layer and each member recognizable on the drawing.

図3及び図4において、液晶装置100は、ガラス又は石英等からなるTFT基板10と対向基板20との間に液晶50を挟持してなり、液晶50の配向状態を変化させることにより、画像表示領域10aに対向基板20側から入射する光を変調しTFT基板10側から出射することで、画像表示領域10aにおいて画像を表示するものである。   3 and 4, the liquid crystal device 100 includes a liquid crystal 50 sandwiched between a TFT substrate 10 made of glass, quartz, or the like and a counter substrate 20, and changes the alignment state of the liquid crystal 50, thereby displaying an image. By modulating the light incident on the region 10a from the counter substrate 20 side and emitting from the TFT substrate 10 side, an image is displayed in the image display region 10a.

液晶装置100は、TFT基板10と対向基板20とが対向配置されている。TFT基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されており、シール材52によって、TFT基板10と対向基板20との間に液晶50が封入されている。また、シール材52中には、TFT基板10と対向基板20との間隔を所定値とするための図示しないグラスファイバあるいはガラスビーズ等のギャップ材が配設されている。   In the liquid crystal device 100, the TFT substrate 10 and the counter substrate 20 are disposed to face each other. The TFT substrate 10 and the counter substrate 20 are bonded to each other by a seal material 52 provided in a seal region located around the image display region 10a, and the TFT substrate 10 and the counter substrate 20 are bonded by the seal material 52. Liquid crystal 50 is sealed between them. Further, in the sealing material 52, a gap material such as a glass fiber or a glass bead (not shown) is provided for setting the distance between the TFT substrate 10 and the counter substrate 20 to a predetermined value.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。なお、このような額縁遮光膜53の一部又は全部は、TFT基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. A part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT substrate 10 side.

画像表示領域10aの周辺は非表示領域となっている。非表示領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び実装端子102がTFT基板10の一辺に沿って設けられている。図示しないが、TFT基板10の表面に露出して設けられた実装端子102にフレキシブルプリント基板等を接続することにより、液晶装置100と例えば電子機器の制御装置等の外部との電気的接続が行われる。   The periphery of the image display area 10a is a non-display area. In the non-display area, the data line driving circuit 101 and the mounting terminal 102 are provided along one side of the TFT substrate 10 in an area located outside the seal area where the seal material 52 is disposed. Although not shown, by connecting a flexible printed circuit board or the like to the mounting terminals 102 exposed on the surface of the TFT substrate 10, electrical connection between the liquid crystal device 100 and the outside such as a control device of an electronic device is performed. Is called.

走査線駆動回路104は、データ線駆動回路101及び実装端子102が設けられたTFT基板10の一辺に隣接する2辺に沿い、かつ額縁遮光膜53に覆われるように設けられている。また、TFT基板10の残る一辺、すなわちデータ線駆動回路101及び実装端子102が設けられたTFT基板10の一辺に対向する辺に沿って、額縁遮光膜53に覆われるように複数の配線105が設けられる。この複数の配線105によって、二つの走査線駆動回路104は互いに電気的に接続されている。   The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT substrate 10 on which the data line driving circuit 101 and the mounting terminals 102 are provided, and is covered with the frame light shielding film 53. Further, a plurality of wirings 105 are covered by the frame light shielding film 53 along the remaining side of the TFT substrate 10, that is, the side facing the one side of the TFT substrate 10 on which the data line driving circuit 101 and the mounting terminal 102 are provided. Provided. The two scanning line driving circuits 104 are electrically connected to each other by the plurality of wirings 105.

また、対向基板20のコーナー部の少なくとも一箇所においては、TFT基板10と対向基板20との電気的接続を行う上下導通材106が配置されている。他方、TFT基板10にはこれらの上下導通材106に対応する領域において上下導通端子が設けられている。上下導通材106と上下導通端子を介して、TFT基板10と対向基板20との間で電気的な接続が行われる。   In addition, at least one corner of the counter substrate 20 is provided with a vertical conductive material 106 that electrically connects the TFT substrate 10 and the counter substrate 20. On the other hand, the TFT substrate 10 is provided with vertical conduction terminals in a region corresponding to the vertical conduction material 106. Electrical connection is made between the TFT substrate 10 and the counter substrate 20 via the vertical conductive member 106 and the vertical conductive terminal.

図4において、TFT基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、無機配向膜16が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23が形成され、更に最上層部分に無機配向膜22が形成されている。TFT基板10及び対向基板20のそれぞれ液晶50と接する面に形成された無機配向膜16及び22は、SiO2、SiO、MgF2等の無機材料によって構成された薄膜である。   In FIG. 4, an inorganic alignment film 16 is formed on the TFT substrate 10 on the pixel electrode 9a after the formation of pixel switching TFTs, scanning lines, data lines, and the like. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, a light shielding film 23 having a lattice shape or a stripe shape is formed, and an inorganic alignment film 22 is formed on the uppermost layer portion. The inorganic alignment films 16 and 22 formed on the surfaces of the TFT substrate 10 and the counter substrate 20 that are in contact with the liquid crystal 50 are thin films made of an inorganic material such as SiO 2, SiO, or MgF 2.

これらの無機材料による薄膜は、蒸着法によって形成されるものである。液晶50は、例えば一種又は数種類の液晶を混合したものであり、一対の無機配向膜16及び22の間で、所定の配向状態をとる。   Thin films made of these inorganic materials are formed by vapor deposition. The liquid crystal 50 is, for example, a mixture of one kind or several kinds of liquid crystals, and takes a predetermined alignment state between the pair of inorganic alignment films 16 and 22.

また、対向基板20の入射光が入射する側及びTFT基板10の出射光が出射する側には各々、例えば、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード、D−STN(ダブル−STN)モード、VA(垂直配向)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。   Further, for example, a TN (twisted nematic) mode, an STN (super TN) mode, and a D-STN (double-STN) are respectively provided on the side on which the incident light of the counter substrate 20 enters and the side on which the outgoing light of the TFT substrate 10 exits. ) Mode, VA (vertical alignment) mode, and other modes, and a normally white mode / normally black mode, a polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction.

このように、液晶装置100においては、液晶分子を配向規制するための配向膜を、SiO2、SiO、MgF2等の無機材料にて構成される薄膜である無機配向膜により形成している。無機材料によって構成される無機配向膜は、例えばポリイミド等の有機材料によって構成される配向膜に対して耐光性や耐熱性に優れるため、経年劣化がなく表示品位が低下することのない液晶装置を実現できる。   Thus, in the liquid crystal device 100, the alignment film for regulating the alignment of liquid crystal molecules is formed of an inorganic alignment film that is a thin film made of an inorganic material such as SiO2, SiO, or MgF2. An inorganic alignment film composed of an inorganic material is superior in light resistance and heat resistance to an alignment film composed of an organic material such as polyimide, so that a liquid crystal device that does not deteriorate over time and does not deteriorate display quality is used. realizable.

なお、本実施の形態においては、配向膜を無機材料によって構成した例を示したが、有機材料で構成してもよい。   Note that, in this embodiment mode, an example in which the alignment film is formed using an inorganic material has been described, but the alignment film may be formed using an organic material.

また、TFT基板10の表示領域10aにおいては、複数本の図示しない走査線と複数本の図示しないデータ線とが交差するように配線され、走査線とデータ線とで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線とデータ線との各交差部分に対応して図示しない薄膜トランジスタ(TFT)が設けられ、このTFT毎に画素電極9aが電気的に接続されている。   Further, in the display area 10a of the TFT substrate 10, a plurality of scanning lines (not shown) and a plurality of data lines (not shown) are arranged so as to intersect with each other, and a pixel electrode is formed in an area partitioned by the scanning lines and the data lines. 9a are arranged in a matrix. A thin film transistor (TFT) (not shown) is provided corresponding to each intersection of the scanning line and the data line, and the pixel electrode 9a is electrically connected to each TFT.

TFTは走査線駆動回路104から走査線に供給されるON信号によってオンとなり、これにより、データ線駆動回路101からデータ線に供給された画像信号が画素電極9aに供給される。こうして、画素電極9aと対向電極21との間の液晶50に駆動電圧が印加される。   The TFT is turned on by an ON signal supplied from the scanning line driving circuit 104 to the scanning line, whereby an image signal supplied from the data line driving circuit 101 to the data line is supplied to the pixel electrode 9a. Thus, the drive voltage is applied to the liquid crystal 50 between the pixel electrode 9a and the counter electrode 21.

次に、液晶装置の製造方法について、図1、図2及び図5を参照して説明する。図5は図1のステップS4の具体的な手順を示すものである。   Next, a method for manufacturing a liquid crystal device will be described with reference to FIGS. FIG. 5 shows a specific procedure of step S4 of FIG.

先ず、図5を参照して、実際に用いる液晶装置(以下、実セルともいう)の製造方法を説明する。   First, a manufacturing method of a liquid crystal device (hereinafter also referred to as an actual cell) that is actually used will be described with reference to FIG.

図5のステップS11において、TFT基板10上に積層構造を形成する。例えばCVD法やスパッタリング等による成膜、フォトグラフィ等によるパターニング、熱処理などによって、データ線や走査線、TFT等を形成する。次に、ステップS12において、形成した積層構造上に層間絶縁膜を形成した後、ITO膜によって画素電極9aを形成する。   In step S <b> 11 of FIG. 5, a stacked structure is formed on the TFT substrate 10. For example, data lines, scanning lines, TFTs, and the like are formed by film formation by CVD or sputtering, patterning by photolithography, heat treatment, or the like. Next, in step S12, an interlayer insulating film is formed on the formed laminated structure, and then a pixel electrode 9a is formed using an ITO film.

一方、ステップS21においては、対向基板20上に積層構造を形成する。例えばCVD法やスパッタリング等による成膜、フォトグラフィ等によるパターニング等によって、遮光膜23を形成する。次に、ステップS21において、形成した積層構造上にITO膜によって対向電極21を形成する。   On the other hand, in step S <b> 21, a stacked structure is formed on the counter substrate 20. For example, the light shielding film 23 is formed by film formation by CVD or sputtering, patterning by photolithography, or the like. Next, in step S21, the counter electrode 21 is formed on the formed laminated structure with an ITO film.

次に、TFT基板10については、無機配向膜形成工程によって、TFT基板10の画素電極9a上に、例えばSiO2材料の蒸着を行い、パターニングによって無機配向膜16を形成する(ステップS13)。次に、洗浄工程において、TFT基板10上に形成された無機配向膜16の表面上に洗浄液を供給し、無機配向膜16の表面を洗浄する(ステップS14)。   Next, for the TFT substrate 10, for example, a SiO 2 material is deposited on the pixel electrode 9 a of the TFT substrate 10 in the inorganic alignment film forming step, and the inorganic alignment film 16 is formed by patterning (step S 13). Next, in the cleaning process, a cleaning liquid is supplied onto the surface of the inorganic alignment film 16 formed on the TFT substrate 10 to clean the surface of the inorganic alignment film 16 (step S14).

一方、対向基板20に対して、対向電極21上に、蒸着法によりSiO2からなる無機配向膜22を形成する(ステップS23)。これにより、無機配向膜16と同様の構造を有する無機配向膜22が形成される。次に無機配向膜22の表面上に洗浄液を供給し、無機配向膜22の表面を洗浄する(ステップS23)。   On the other hand, an inorganic alignment film 22 made of SiO 2 is formed on the counter electrode 21 by vapor deposition on the counter substrate 20 (step S23). Thereby, the inorganic alignment film 22 having the same structure as the inorganic alignment film 16 is formed. Next, a cleaning liquid is supplied onto the surface of the inorganic alignment film 22 to clean the surface of the inorganic alignment film 22 (step S23).

そして、TFT基板10及び対向基板20の前工程が終了した後、貼り合せ工程において、TFT基板10と対向基板20とをシール材52を介し、所定にアライメントを調整した状態で貼り合わせる(ステップS31)。次に、液晶注入工程において、シール材52を介して貼り合わされたTFT基板10と対向基板20とで形成された領域に液晶50を注入し封止し、液晶装置100が完成する(ステップS32)。   Then, after the pre-process of the TFT substrate 10 and the counter substrate 20 is completed, in the bonding process, the TFT substrate 10 and the counter substrate 20 are bonded to each other with a predetermined alignment adjusted via the seal material 52 (step S31). ). Next, in the liquid crystal injection process, the liquid crystal 50 is injected and sealed in the region formed by the TFT substrate 10 and the counter substrate 20 bonded through the sealing material 52, and the liquid crystal device 100 is completed (step S32). .

本実施の形態においては、ステップS12及びステップS22において形成するITO膜は、相互に異なる成膜条件にて、形成するようになっている。例えば、画素電極9a及び対向電極21をスパッタリングによって形成することが可能である。この場合には、画素電極9aを第1のスパッタ条件にて形成し、対向電極21を第1のスパッタ条件とは異なる第2のスパッタ条件にて成膜する。   In the present embodiment, the ITO films formed in step S12 and step S22 are formed under different film forming conditions. For example, the pixel electrode 9a and the counter electrode 21 can be formed by sputtering. In this case, the pixel electrode 9a is formed under the first sputtering condition, and the counter electrode 21 is formed under the second sputtering condition different from the first sputtering condition.

このような成膜条件の相違によって、画素電極9a及び対向電極21のITO膜の膜質、例えば、組成、ラフネス、膜厚、表面状態等が相互に異なるものとなる。これにより、コモン電圧の変動を抑制して液晶に直流成分が印加されることを防止することができる。   Due to the difference in film forming conditions, the film quality of the ITO film of the pixel electrode 9a and the counter electrode 21, for example, composition, roughness, film thickness, surface state, and the like are different from each other. As a result, it is possible to prevent the DC component from being applied to the liquid crystal by suppressing the fluctuation of the common voltage.

スパッタリングによってITO膜を形成する場合には、成膜条件として、膜厚、酸素分圧、加熱等のパラメータの値を規定する必要があり、本実施の形態においては、これらの値を画素電極9a形成時と対向電極21形成時とで変化させる。   When an ITO film is formed by sputtering, it is necessary to define values of parameters such as film thickness, oxygen partial pressure, and heating as film forming conditions. In this embodiment, these values are set to the pixel electrode 9a. It is changed between the formation time and the counter electrode 21 formation time.

本実施の形態においては、図1のステップS1において、このような成膜条件の最適な設定値について、テストセルを用いたテストによって事前に把握するようになっている。図6は最適なスパッタ条件を求めるためのテスト装置を示す説明図である。   In the present embodiment, in step S1 of FIG. 1, the optimum setting value of such a film forming condition is grasped in advance by a test using a test cell. FIG. 6 is an explanatory diagram showing a test apparatus for obtaining optimum sputtering conditions.

スパッタ条件を求めるために、テストセル61を用意する。テストセル61としては、同一構造の第1及び第2の基板62,63を用いる。第1の基板62上には、全面に電極64を形成し、第2の基板62上にも電極64と同一形状の電極65を全面に形成する。電極64,65は、成膜条件が適宜設定される。例えば、電極64は、第1の基板62の全面に第1のスパッタ条件にてITO膜をスパッタリングすることで形成し、電極65は、第2の基板63の全面に第2のスパッタ条件にてITO膜をスパッタリングすることで形成する。   In order to obtain the sputtering conditions, a test cell 61 is prepared. As the test cell 61, first and second substrates 62 and 63 having the same structure are used. An electrode 64 is formed on the entire surface of the first substrate 62, and an electrode 65 having the same shape as the electrode 64 is also formed on the entire surface of the second substrate 62. Film formation conditions are appropriately set for the electrodes 64 and 65. For example, the electrode 64 is formed by sputtering an ITO film on the entire surface of the first substrate 62 under a first sputtering condition, and the electrode 65 is formed on the entire surface of the second substrate 63 under a second sputtering condition. It is formed by sputtering an ITO film.

電極64,65上の全面に夫々配向膜66,67を形成する。こうして積層構造が形成された第1及び第2の基板62,63をシール材69を介して貼り合わせ、液晶68を封入する。   Alignment films 66 and 67 are formed on the entire surfaces of the electrodes 64 and 65, respectively. The first and second substrates 62 and 63 thus formed with the laminated structure are bonded together with a sealant 69, and the liquid crystal 68 is sealed.

仮に、第1のスパッタ条件と第2のスパッタ条件とが同一条件であり、電極64,65を構成するITO膜の膜質が同一となった場合には、配向膜66と液晶68との界面に付着するイオンの量と配向膜67と液晶68との界面に付着するイオンの量とは同一となる。従って、テストセル61を反転駆動した場合の電極64,65間のコモン電圧は最適コモン電圧に一致し、変動量は0Vとなる。   If the first sputtering condition and the second sputtering condition are the same, and the film quality of the ITO film constituting the electrodes 64 and 65 is the same, the interface between the alignment film 66 and the liquid crystal 68 is the same. The amount of attached ions and the amount of ions attached to the interface between the alignment film 67 and the liquid crystal 68 are the same. Accordingly, the common voltage between the electrodes 64 and 65 when the test cell 61 is driven in an inversion manner matches the optimum common voltage, and the fluctuation amount is 0V.

第1のスパッタ条件と第2のスパッタ条件とが異なる条件になると、条件に応じて電極64,65を構成するITO膜の膜質が相互に異なるものとなる。これにより、テストセル61を反転駆動した場合の電極64,65間のコモン電圧は、最適コモン電圧からずれる。即ち、電極64,65のスパッタ条件を適宜設定することで、コモン電圧を適宜の値に変動させることができるものと考えられる。   When the first sputtering condition and the second sputtering condition are different, the film quality of the ITO films constituting the electrodes 64 and 65 differ from each other according to the conditions. As a result, the common voltage between the electrodes 64 and 65 when the test cell 61 is driven in an inverted manner deviates from the optimum common voltage. That is, it is considered that the common voltage can be changed to an appropriate value by appropriately setting the sputtering conditions for the electrodes 64 and 65.

下記表1は電極64,65成膜時のスパッタ条件として、温度を変更した場合の表面粗さの特性の変化を示している。なお、下記表1は、配向膜として、無機配向膜を採用した場合の特性を示している。   Table 1 below shows changes in the surface roughness characteristics when the temperature is changed as the sputtering conditions when forming the electrodes 64 and 65. Table 1 below shows characteristics when an inorganic alignment film is employed as the alignment film.

[表1]
成膜時の温度 表面粗さRa
室温 1.870E+00[nm]
400°C 2.210E+00[nm]
電極64,65の膜質のうち表面粗さRa[nm]は、スパッタ条件のうちの温度の条件に応じて変化する。即ち、表1では、電極64,65の成膜時に、室温にてスパッタ処理を実施した場合に、表面粗さRaとして、1.870E+00[nm]が得られたことを示している。また、表1では、電極64,65の成膜時に、温度を400°Cに設定したスパッタ処理を実施した場合に、表面粗さRaとして、2.210E+00[nm]が得られたことを示している。
[Table 1]
Deposition temperature Surface roughness Ra
Room temperature 1.870E + 00 [nm]
400 ° C 2.210E + 00 [nm]
Of the film quality of the electrodes 64 and 65, the surface roughness Ra [nm] varies depending on the temperature condition among the sputtering conditions. That is, Table 1 shows that 1.870E + 00 [nm] was obtained as the surface roughness Ra when the sputtering process was performed at room temperature when the electrodes 64 and 65 were formed. Table 1 shows that when the electrodes 64 and 65 were formed by sputtering, the surface roughness Ra was 2.210E + 00 [nm] when the sputtering process was performed at a temperature of 400 ° C. ing.

このように、電極64,65の成膜時における温度条件を変更することによって、表面粗さRaが異なる電極64,65を形成することができる。   Thus, the electrodes 64 and 65 having different surface roughness Ra can be formed by changing the temperature conditions at the time of film formation of the electrodes 64 and 65.

仮に、図6のテストセルの第1及び第2の基板62,63の電極64,65の両方を室温で形成した場合には、コモン電圧のずれは0Vである。なお、これは形成する電極64,65の膜厚が、均一であり、例えば、約150nmの場合である。   If both the electrodes 64 and 65 of the first and second substrates 62 and 63 of the test cell of FIG. 6 are formed at room temperature, the deviation of the common voltage is 0V. This is the case where the film thickness of the electrodes 64 and 65 to be formed is uniform, for example, about 150 nm.

これに対し、第1の基板62を室温でスパッタ処理し、第2の基板63を400°Cでスパッタ処理して図6のテストセルを形成した場合には、測定部70における測定によって、コモン電圧が+0.2V増加したことが分かった。   On the other hand, when the first substrate 62 is sputtered at room temperature and the second substrate 63 is sputtered at 400 ° C. to form the test cell of FIG. It was found that the voltage increased by + 0.2V.

図2のステップS5では、テストセル61の電極64,65の成膜条件を設定し、この成膜条件に従ってテストセル61を構成する(ステップS6)。そして、測定部70によってコモン電圧の変動を計測する(ステップS7)。以後、成膜条件を変化させながら順次新たなテストセルを構成して、コモン電圧の変動を求める。こうして、テストセルの成膜条件とコモン電圧の変動との関係を求めることができる。   In step S5 of FIG. 2, film formation conditions for the electrodes 64 and 65 of the test cell 61 are set, and the test cell 61 is configured according to the film formation conditions (step S6). And the fluctuation | variation of a common voltage is measured by the measurement part 70 (step S7). Thereafter, new test cells are sequentially formed while changing the film forming conditions, and the fluctuation of the common voltage is obtained. In this way, the relationship between the film formation conditions of the test cell and the fluctuation of the common voltage can be obtained.

一方、実セルについても、ITO膜の成膜条件をTFT基板10と対向基板20とで同一に設定した場合におけるコモン電圧の変動を求める(ステップS2)。   On the other hand, for the actual cell, the fluctuation of the common voltage is obtained when the ITO film forming conditions are set to be the same for the TFT substrate 10 and the counter substrate 20 (step S2).

実際の液晶装置100においては、TFT基板10と対向基板20との構造の相違によって、上述したように、コモン電圧は最適コモン電圧から正側にシフトするか又は負側にシフトする。コモン電圧の変動量は、液晶装置100の構造によって決定され、同一構造の液晶装置100については、同様にコモン電圧が変動するものと考えられる。そこで、画素電極9a及び対向電極21のスパッタ条件を同一にして製造した液晶装置のコモン電圧の変動を求め、このコモン電圧の変動を相殺するように、第1及び第2のスパッタ条件を設定すればよい。   In the actual liquid crystal device 100, the common voltage shifts from the optimum common voltage to the positive side or shifts to the negative side as described above due to the difference in structure between the TFT substrate 10 and the counter substrate 20. The variation amount of the common voltage is determined by the structure of the liquid crystal device 100, and it is considered that the common voltage varies similarly for the liquid crystal device 100 having the same structure. Therefore, the fluctuations in the common voltage of the liquid crystal device manufactured with the same sputtering conditions for the pixel electrode 9a and the counter electrode 21 are obtained, and the first and second sputtering conditions are set so as to cancel the fluctuations in the common voltage. That's fine.

例えば、画素電極9a及び対向電極21のスパッタ条件を同一にして製造した液晶装置が−0.2Vだけコモン電圧がシフトする場合には、上記表1に示すように、画素電極9aを室温のスパッタ処理、対向電極21を400°Cのスパッタ処理によって成膜することで、コモン電圧の変動を抑制することができる。   For example, in the case where a common voltage shifts by −0.2 V in a liquid crystal device manufactured by using the same sputtering conditions for the pixel electrode 9a and the counter electrode 21, as shown in Table 1, the pixel electrode 9a is sputtered at room temperature. By processing and forming the counter electrode 21 by sputtering at 400 ° C., fluctuations in the common voltage can be suppressed.

ステップS3においては、ステップS2において求めた実セルのコモン電圧の変動量と、ステップS1の計測結果に基づいて、実セルのコモン電圧の変動を相殺するための、成膜条件(上述したステップS12,S22における第1及び第2のスパッタ条件)を設定する。そして、ステップS4において、上述したように、第1のスパッタ条件及び第2のスパッタ条件を適用して、ITO膜を成膜して、画素電極9a及び対向電極21を形成する。これにより、コモン電圧の変動を抑制した液晶装置を製造することができる。   In step S3, film formation conditions (step S12 described above) for canceling the fluctuation of the common voltage of the real cell based on the amount of fluctuation of the common voltage of the real cell obtained in step S2 and the measurement result of step S1. , S22, the first and second sputtering conditions) are set. In step S4, as described above, the first sputtering condition and the second sputtering condition are applied to form an ITO film, and the pixel electrode 9a and the counter electrode 21 are formed. As a result, a liquid crystal device in which fluctuation of the common voltage is suppressed can be manufactured.

なお、成膜条件としては、表1の加熱条件の外に、膜厚や酸素分圧の条件を変更することが考えられる。例えば、電極64,65の膜厚を厚く形成すると、コモン電圧を正側にシフトさせることができる。   In addition to the heating conditions shown in Table 1, it is conceivable to change the film thickness and oxygen partial pressure conditions as film formation conditions. For example, when the electrodes 64 and 65 are formed thick, the common voltage can be shifted to the positive side.

このように本実施の形態においては、配向膜の下地材料であるITO膜の膜質を、TFT基板側と対向基板側とで異なる膜質に設定することによって、コモン電圧の変動を相殺して、液晶に直流成分が印加されることを防止することができる。これにより、焼き付き現象やフリッカの発生を防止して、表示品位を向上させることができる。   As described above, in the present embodiment, by setting the film quality of the ITO film, which is the base material of the alignment film, to different film qualities on the TFT substrate side and the counter substrate side, the variation in the common voltage is offset, and the liquid crystal It is possible to prevent a DC component from being applied to the. As a result, it is possible to improve the display quality by preventing the occurrence of image sticking and flicker.

(第2の実施の形態)
図7は本発明の第2の実施の形態を示すフローチャートである。
(Second Embodiment)
FIG. 7 is a flowchart showing the second embodiment of the present invention.

第1の実施の形態においては、ITO膜の成膜時の条件を変更することにより、ITO膜の膜質を第1の基板と第2の基板との間で異なるものとした。これに対し、本実施の形態はITO膜の成膜後において膜質改質のための表面処理を行うことで、ITO膜の膜質を第1の基板と第2の基板との間で異なるものとする例である。   In the first embodiment, the film quality of the ITO film is different between the first substrate and the second substrate by changing the conditions at the time of forming the ITO film. On the other hand, in the present embodiment, after the ITO film is formed, surface treatment for film quality modification is performed, so that the film quality of the ITO film differs between the first substrate and the second substrate. This is an example.

図7は、図5のステップS12の処理に代えてステップS42,S43の工程を採用し、ステップS22の処理に代えてステップS52,S53の工程を採用した点が第1の実施の形態と異なる。ステップS42,S52の処理は、通常のITO膜の成膜処理であり、TFT基板10及び対向基板20に対して同様のスパッタ条件にて、ITO膜を形成するものである。   FIG. 7 differs from the first embodiment in that steps S42 and S43 are employed instead of step S12 in FIG. 5, and steps S52 and S53 are employed instead of step S22. . The processing in steps S42 and S52 is a normal ITO film forming process, in which an ITO film is formed on the TFT substrate 10 and the counter substrate 20 under the same sputtering conditions.

ステップS43は成膜されたITO膜に対して、第1の処理条件で表面処理を実施し、ステップS53は成膜されたITO膜に対して、第1の処理条件とは異なる第2の処理条件で表面処理を実施する。TFT基板10と対向基板20とで異なる処理条件で表面処理を実施することによって、形成される画素電極9a及び対向電極21のITO膜の膜質を相互に異ならせることができる。これにより、コモン電圧の変動を抑制して液晶に直流成分が印加されることを防止することができる。   In step S43, a surface treatment is performed on the deposited ITO film under the first treatment condition. In step S53, a second treatment different from the first treatment condition is performed on the deposited ITO film. Surface treatment is performed under conditions. By performing the surface treatment on the TFT substrate 10 and the counter substrate 20 under different processing conditions, the film quality of the ITO film of the pixel electrode 9a and the counter electrode 21 to be formed can be made different from each other. As a result, it is possible to prevent the DC component from being applied to the liquid crystal by suppressing the fluctuation of the common voltage.

表面処理としては、例えば、加熱処理、UV照射処理、プラズマ処理等が考えられる。本実施の形態においては、これらの処理条件を画素電極9a形成時と対向電極21形成時とで変化させる。これらの処理条件についても、図6のテストセルを用いたテストによって事前に把握することができる。   Examples of the surface treatment include heat treatment, UV irradiation treatment, and plasma treatment. In the present embodiment, these processing conditions are changed when the pixel electrode 9a is formed and when the counter electrode 21 is formed. These processing conditions can also be grasped in advance by a test using the test cell of FIG.

下記表2は電極64,65成膜後の表面処理としてO2プラズマ処理を採用し、プラズマ処理の有無に対するぬれ性及びITO膜表面の仕事関数の変化を示している。なお、下記表2は、配向膜として、無機配向膜を採用した場合の特性を示している。   Table 2 below shows changes in wettability and the work function of the ITO film surface with or without the plasma treatment when O2 plasma treatment is adopted as the surface treatment after the electrodes 64 and 65 are formed. Table 2 below shows characteristics when an inorganic alignment film is employed as the alignment film.

[表2]
プラズマ処理の実施 ぬれ性 仕事関数
有り 32° 5.3eV
無し 85° 4.8eV
電極64,65の膜質のうちぬれ性及び表面の仕事関数は、プラズマ処理の有無に応じて変化する。表2では、電極64,65の成膜後に、プラズマ処理を実施した場合には、ぬれ性が32°で電極64,65の表面の仕事関数が5.3eVの電極64,65が得られたことを示している。また、電極64,65の成膜後に、プラズマ処理を実施しない場合には、ぬれ性が85°で仕事関数が4.8eVの電極64,65が得られたことを示している。
[Table 2]
Execution of plasma treatment Wettability Work function Available 32 ° 5.3 eV
None 85 ° 4.8 eV
Of the film quality of the electrodes 64 and 65, the wettability and the work function of the surface vary depending on the presence or absence of the plasma treatment. In Table 2, when the plasma treatment was performed after the electrodes 64 and 65 were formed, the electrodes 64 and 65 having a wettability of 32 ° and a work function of the surface of the electrodes 64 and 65 of 5.3 eV were obtained. It is shown that. Further, it is shown that when the plasma treatment is not performed after the electrodes 64 and 65 are formed, the electrodes 64 and 65 having a wettability of 85 ° and a work function of 4.8 eV are obtained.

このように、電極64,65の成膜後の表面処理の条件を変更することによって、ぬれ性、仕事関数が異なる電極64,65を形成することができる。   As described above, the electrodes 64 and 65 having different wettability and work function can be formed by changing the surface treatment conditions after the electrodes 64 and 65 are formed.

仮に、図6のテストセルの電極64,65の両方に同一のO2プラズマ処理を実施した場合には、コモン電圧のずれは0Vであった。これに対し、表2のプラズマ処理を第1の基板62にのみ適用して図6のテストセルを形成した場合には、測定部70における測定によって、コモン電圧が−0.2V変化したことが分かった。   If the same O 2 plasma treatment was performed on both the electrodes 64 and 65 of the test cell of FIG. 6, the common voltage deviation was 0V. On the other hand, when the plasma processing of Table 2 was applied only to the first substrate 62 to form the test cell of FIG. 6, the common voltage changed by −0.2 V as a result of the measurement in the measurement unit 70. I understood.

従って、画素電極9a及び対向電極21のスパッタ条件を同一にして製造した液晶装置が正側に0.2Vだけコモン電圧がシフトする場合には、画素電極9aの成膜後にプラズマ処理を実施せず、対向電極21の成膜後にO2プラズマ処理を実施することによって、コモン電圧の変動を抑制することができる。   Accordingly, when the common voltage is shifted by 0.2 V to the positive side in a liquid crystal device manufactured with the same sputtering conditions for the pixel electrode 9a and the counter electrode 21, plasma processing is not performed after the pixel electrode 9a is formed. By performing the O 2 plasma treatment after the counter electrode 21 is formed, fluctuations in the common voltage can be suppressed.

なお、O2プラズマ処理だけでなく、オーブンやUVを用いた加熱処理によっても、膜質を変化させることが可能である。   Note that the film quality can be changed not only by the O 2 plasma treatment but also by heat treatment using an oven or UV.

このように本実施の形態においても、配向膜の下地材料であるITO膜の膜質を、TFT基板側と対向基板側とで異なる膜質に設定することによって、コモン電圧の変動を相殺して、液晶に直流成分が印加されることを防止することができる。これにより、焼き付き現象やフリッカの発生を防止して、表示品位を向上させることができる。   As described above, also in this embodiment, by setting the film quality of the ITO film, which is the base material of the alignment film, to different film qualities on the TFT substrate side and the counter substrate side, the fluctuation of the common voltage is offset, and the liquid crystal It is possible to prevent a DC component from being applied to the. As a result, it is possible to improve the display quality by preventing the occurrence of image sticking and flicker.

なお、上記各実施の形態においては、無機配向膜を形成する例について説明したが、有機配向膜を形成する場合においても、下地材料であるITO膜の膜質に応じて、コモン電圧の変動を抑制する効果を有する。   In each of the above embodiments, examples of forming an inorganic alignment film have been described. However, even when an organic alignment film is formed, fluctuations in common voltage are suppressed according to the film quality of the ITO film that is the base material. Has the effect of

また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、TFT(薄膜トランジスタ)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、TFD(薄膜ダイオード)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。   Further, the liquid crystal device is not limited to the above-described illustrated examples, and it is needless to say that various changes can be made without departing from the gist of the present invention. For example, the above-described liquid crystal device has been described by taking an active matrix type liquid crystal display module using an active element (active element) such as a TFT (thin film transistor) as an example. An active matrix type liquid crystal display module using the active element (active element) may be used.

さらに、液晶装置は、半導体基板に素子を形成する表示用デバイス、例えばLCOS(Liquid Crystal On Silicon)等であっても構わない。LCOSでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。   Further, the liquid crystal device may be a display device for forming an element on a semiconductor substrate, for example, LCOS (Liquid Crystal On Silicon). In LCOS, a single crystal silicon substrate is used as an element substrate, and a transistor is formed on a single crystal silicon substrate as a switching element used for a pixel or a peripheral circuit. In addition, a reflective pixel electrode is used for the pixel, and each element of the pixel is formed below the pixel electrode.

本発明の実施の形態に係る液晶装置の製造方法を示すフローチャート。5 is a flowchart showing a method for manufacturing a liquid crystal device according to an embodiment of the present invention. 図1中のステップS1の手順を具体的に示すフローチャート。The flowchart which shows the procedure of step S1 in FIG. 1 concretely. 図1に示す製造方法により製造される液晶装置の全体構成を示す平面図。The top view which shows the whole structure of the liquid crystal device manufactured by the manufacturing method shown in FIG. 図3中のH−H’線に沿って切断して示す断面図。Sectional drawing cut | disconnected and shown along the H-H 'line | wire in FIG. 図1のステップS4の具体的な手順を示すフローチャート。The flowchart which shows the specific procedure of step S4 of FIG. 最適なスパッタ条件を求めるためのテスト装置を示す説明図。Explanatory drawing which shows the test apparatus for calculating | requiring optimal sputtering conditions. 本発明の第2の実施の形態を示すフローチャート。The flowchart which shows the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

S1…成膜条件とのコモン電圧の変動との関係を求める工程、S2…実セルのコモン電圧の変動を求める工程、S3…実セルの成膜条件を設定する工程、S4…実セルの成膜工程、S11,S21…積層構造形成工程、S12…第1のスパッタ条件でのITO膜形成工程、S13,S23…配向膜形成工程、S22…第2のスパッタ条件でのITO膜形成工程。     S1... Step for obtaining the relationship between the film formation conditions and the variation of the common voltage, S2... Steps for obtaining the variation of the common cell common voltage, S3. Film process, S11, S21 ... Stack structure forming process, S12 ... ITO film forming process under first sputtering conditions, S13, S23 ... Alignment film forming process, S22 ... ITO film forming process under second sputtering conditions.

Claims (7)

第1の基板と該第1の基板に対向する第2の基板との間に第1の液晶が介在され、前記第1の基板に形成された第1の電極と前記第2の基板に形成された第2の電極との間に前記第1の液晶を駆動する電圧を印加して表示を行う液晶装置の製造方法であって、
第3の基板と該第3の基板に対向し前記第3の基板と同一構造の第4の基板との間に第2の液晶が介在されたテストセルについて、前記第3及び第4の基板に夫々形成される同一形状の第3又は第4の電極の各成膜条件と、前記第3及び第4の電極間に前記第2の液晶を駆動する電圧を印加した場合における前記テストセルのコモン電圧の変動と、の関係を求める工程と、
相互に同一の条件で前記第1及び第2の電極を成膜した場合における前記液晶装置のコモン電圧の変動を求める工程と、
前記第3及び第4の電極の成膜条件と前記テストセルのコモン電圧の変動との関係と、前記液晶装置のコモン電圧の変動とに基づいて、前記第1及び第2の電極の成膜条件を決定する工程と、
決定された前記第1及び第2の電極の成膜条件に基づいて、前記第1及び第2の基板上に前記第1及び第2の電極を成膜して、前記液晶装置を製造する工程と
を具備したことを特徴とする液晶装置の製造方法。
A first liquid crystal is interposed between a first substrate and a second substrate facing the first substrate, and formed on the first substrate and the second substrate formed on the first substrate. A method of manufacturing a liquid crystal device for performing display by applying a voltage for driving the first liquid crystal between the second electrode,
For the test cell in which the second liquid crystal is interposed between the third substrate and the fourth substrate opposite to the third substrate and having the same structure as the third substrate, the third and fourth substrates Each of the film-forming conditions of the third or fourth electrode having the same shape and the voltage for driving the second liquid crystal is applied between the third and fourth electrodes. A process for obtaining a relationship between fluctuations in common voltage,
Obtaining fluctuations in the common voltage of the liquid crystal device when the first and second electrodes are formed under the same conditions as each other;
Based on the relationship between the film formation conditions of the third and fourth electrodes and the variation of the common voltage of the test cell, and the variation of the common voltage of the liquid crystal device, the film formation of the first and second electrodes is performed. Determining the conditions;
Forming the first and second electrodes on the first and second substrates based on the determined deposition conditions of the first and second electrodes, and manufacturing the liquid crystal device; A method for manufacturing a liquid crystal device, comprising:
前記第1の電極は、第1の膜質が得られるように成膜条件が決定され、
前記第2の電極は、前記第1の膜質とは異なる第2の膜質が得られるように成膜条件が決定されることを特徴とする請求項1に記載の液晶装置の製造方法。
The first electrode has film formation conditions determined so as to obtain a first film quality,
2. The method of manufacturing a liquid crystal device according to claim 1, wherein film formation conditions for the second electrode are determined so that a second film quality different from the first film quality is obtained.
前記第1及び第2の電極は、組成、ラフネス、膜厚及び表面状態の少なくとも1つの膜質が相互に異なるように成膜されることを特徴とする請求項2に記載の液晶装置の製造方法。   3. The method of manufacturing a liquid crystal device according to claim 2, wherein the first and second electrodes are formed such that at least one film quality of composition, roughness, film thickness, and surface state is different from each other. . 前記第1の電極は、第1のスパッタ条件によって成膜され、
前記第2の電極は、前記第1のスパッタ条件とは異なる第2のスパッタ条件によって成膜されることを特徴とする請求項1に記載の液晶装置の製造方法。
The first electrode is formed by a first sputtering condition,
The method of manufacturing a liquid crystal device according to claim 1, wherein the second electrode is formed under a second sputtering condition different from the first sputtering condition.
前記第1及び第2の電極は、温度及び酸素分圧のいずれか一方のスパッタ条件を相互に異ならせて成膜されることを特徴とする請求項4に記載の液晶装置の製造方法。   5. The method of manufacturing a liquid crystal device according to claim 4, wherein the first and second electrodes are formed under different sputtering conditions of one of temperature and oxygen partial pressure. 前記第1の電極は、成膜後において第1の処理条件によって表面処理され、
前記第2の電極は、成膜後において前記第1の処理条件とは異なる第2の処理条件によって表面処理されることを特徴とする請求項1に記載の液晶装置の製造方法。
The first electrode is subjected to a surface treatment according to a first treatment condition after film formation,
2. The method of manufacturing a liquid crystal device according to claim 1, wherein the second electrode is subjected to a surface treatment after film formation under a second processing condition different from the first processing condition.
前記第1及び第2の電極は、成膜後における加熱処理及びプラズマ処理のいずれか一方の表面処理を相互に異ならせて成膜されることを特徴とする請求項6に記載の液晶装置の製造方法。   7. The liquid crystal device according to claim 6, wherein the first and second electrodes are formed by differentiating surface treatment of any one of heat treatment and plasma treatment after film formation. Production method.
JP2008060684A 2008-03-11 2008-03-11 Method of manufacturing liquid crystal device Withdrawn JP2009216980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008060684A JP2009216980A (en) 2008-03-11 2008-03-11 Method of manufacturing liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008060684A JP2009216980A (en) 2008-03-11 2008-03-11 Method of manufacturing liquid crystal device

Publications (1)

Publication Number Publication Date
JP2009216980A true JP2009216980A (en) 2009-09-24

Family

ID=41188911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008060684A Withdrawn JP2009216980A (en) 2008-03-11 2008-03-11 Method of manufacturing liquid crystal device

Country Status (1)

Country Link
JP (1) JP2009216980A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148739A (en) * 2014-02-07 2015-08-20 セイコーエプソン株式会社 Electro-optic device, method for manufacturing electro-optic device, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148739A (en) * 2014-02-07 2015-08-20 セイコーエプソン株式会社 Electro-optic device, method for manufacturing electro-optic device, and electronic equipment

Similar Documents

Publication Publication Date Title
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
JP4537697B2 (en) Liquid crystal display
US20150049128A1 (en) Liquid crystal drive method and liquid crystal display device
US8310647B2 (en) Image display device and manufacturing method of the same
US20130113693A1 (en) Liquid crystal display
TWI391727B (en) Liquid crystal display
JP2003156743A (en) Liquid crystal element
KR20120119446A (en) In-plane switching mode liquid crystal display device
WO2007129480A1 (en) Translucent liquid crystal display device and its manufacturing method
JP4629575B2 (en) Liquid crystal display element
JP2009216980A (en) Method of manufacturing liquid crystal device
JP4632497B2 (en) Active matrix liquid crystal display device
US8107044B2 (en) Liquid crystal display apparatus
US11387258B2 (en) Substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2008089685A (en) Liquid crystal display device and electronic apparatus
JP2018031855A (en) Display driver and liquid crystal display
KR100759966B1 (en) liquid crystal display
KR20050082414A (en) Liquid crystal display panel
JP2006301466A (en) Liquid crystal display device
JP5775424B2 (en) Liquid crystal display
JP4034963B2 (en) Manufacturing method of liquid crystal display element
JP5328246B2 (en) Liquid crystal device and manufacturing method thereof
WO2016143621A1 (en) Liquid crystal display device
JP5159687B2 (en) Liquid crystal display
JP2000019543A (en) Active matrix type liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110607