JP2009212139A - ZnO SEMICONDUCTOR ELEMENT - Google Patents

ZnO SEMICONDUCTOR ELEMENT Download PDF

Info

Publication number
JP2009212139A
JP2009212139A JP2008050906A JP2008050906A JP2009212139A JP 2009212139 A JP2009212139 A JP 2009212139A JP 2008050906 A JP2008050906 A JP 2008050906A JP 2008050906 A JP2008050906 A JP 2008050906A JP 2009212139 A JP2009212139 A JP 2009212139A
Authority
JP
Japan
Prior art keywords
layer
zno
acceptor
doped
mgzno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008050906A
Other languages
Japanese (ja)
Inventor
Takeshi Nakahara
健 中原
Shunsuke Akasaka
俊輔 赤坂
Masashi Kawasaki
雅司 川崎
Akira Otomo
明 大友
Atsushi Tsukasaki
敦 塚崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Rohm Co Ltd
Original Assignee
Tohoku University NUC
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Rohm Co Ltd filed Critical Tohoku University NUC
Priority to JP2008050906A priority Critical patent/JP2009212139A/en
Priority to CN2009801140016A priority patent/CN102017197A/en
Priority to US12/735,798 priority patent/US20110114938A1/en
Priority to PCT/JP2009/053074 priority patent/WO2009104756A1/en
Publication of JP2009212139A publication Critical patent/JP2009212139A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ZnO semiconductor element which can suppress deterioration in the planarity of an acceptor-doped layer or in a layer formed after the acceptor-doped layer without deteriorating a concentration of an acceptor element, in the case of forming a laminated body which includes an acceptor-doped layer composed of a ZnO semiconductor. <P>SOLUTION: In the ZnO semiconductor element, an n-type Mg<SB>Z</SB>ZnO layer 2, an undoped MgZnO layer 3, an MQW active layer 4, an undoped Mg<SB>X</SB>ZnO layer 5 and an acceptor-doped Mg<SB>Y</SB>ZnO layer 6 are sequentially laminated on a ZnO substrate 1. The acceptor-doped Mg<SB>Y</SB>ZnO (0≤Y<1) layer 6 includes at least one acceptor element, and the undoped Mg<SB>X</SB>Zn<SB>1-X</SB>O (0<X<1) layer 5 is formed in contact with the layer. Therefore, the acceptor element can be sufficiently taken into the layer to be doped with the acceptor, and the surface planarity of the acceptor-doped layer is improved. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ZnO又はMgZnOで構成されたアクセプタドープ層を積層構造に含むZnO系半導体素子に関する。   The present invention relates to a ZnO-based semiconductor element including an acceptor-doped layer made of ZnO or MgZnO in a laminated structure.

ZnO系半導体は、照明やバックライト等用の光源として使用される紫外LED、高速電子デバイス、表面弾性波デバイス等への応用が期待されている。ZnO系半導体はその多機能性、発光ポテンシャルの大きさなどが注目されていながら、なかなか半導体デバイス材料として成長しなかった。その最大の難点は、アクセプタドーピングが困難で、P型ZnOを得ることができなかったことにある。   ZnO-based semiconductors are expected to be applied to ultraviolet LEDs, high-speed electronic devices, surface acoustic wave devices and the like that are used as light sources for illumination, backlights, and the like. Although ZnO-based semiconductors have attracted attention for their multifunctionality, light emission potential, and the like, they have hardly grown as semiconductor device materials. The biggest difficulty is that acceptor doping is difficult and P-type ZnO cannot be obtained.

しかし、近年、非特許文献1や非特許文献2に見られるように、技術の進歩により、P型ZnOを得ることができるようになり、発光も確認されるようになってきた。p型ZnOを得るためのアクセプタとして窒素を用いることが提案されているが、K.Nakahara et al.,Journal of Crystal Growth 237-239(2002)p.503 に示されているように、アクセプタとして窒素をドーピングする場合は、窒素のドーピング効率は成長温度に強く依存し、窒素ドーピングを行うためには基板温度を下げる必要があるが、基板温度を下げると結晶性が低下し、アクセプタを補償するキャリア補償センターが形成されて、窒素が活性化しないので(自己補償効果)、p型ZnO層の形成そのものが非常に難しくなる。   However, as seen in Non-Patent Document 1 and Non-Patent Document 2, in recent years, P-type ZnO can be obtained due to technological advances, and light emission has been confirmed. Although it has been proposed to use nitrogen as an acceptor to obtain p-type ZnO, as shown in K. Nakahara et al., Journal of Crystal Growth 237-239 (2002) p.503, When doping nitrogen, the doping efficiency of nitrogen strongly depends on the growth temperature, and it is necessary to lower the substrate temperature in order to perform nitrogen doping. However, when the substrate temperature is lowered, the crystallinity is lowered and the acceptor is compensated. Since the carrier compensation center is formed and nitrogen is not activated (self-compensation effect), the formation of the p-type ZnO layer itself becomes very difficult.

そこで、非特許文献2に示されるように、成長の主面を−C面とし、窒素ドーピング効率の温度依存性を利用して、400℃と1000℃との間の成長温度を行き来する反復温度変調法(Repeated Temperature Modulation:RTM)により高キャリア濃度のp型ZnO層を形成する方法がある。  Therefore, as shown in Non-Patent Document 2, the main surface of growth is a -C plane, and the temperature dependence of the nitrogen doping efficiency is used to repeat the growth temperature between 400 ° C. and 1000 ° C. There is a method of forming a p-type ZnO layer having a high carrier concentration by a modulation method (Repeated Temperature Modulation: RTM).

しかし、上記の方法では、絶え間ない加熱と冷却によって膨張・収縮を繰り返すために製造装置への負担が大きく、製造装置が大がかりになり、メンテナンス周期が短くなるといった問題があった。また、低温度部分がドープ量を決定するため、温度を正確に制御する必要があるが、400℃と1000℃を短時間に正確に制御するのは難しく、再現性・安定性が悪い。さらに、加熱源としてレーザを使用するため、大きい面積の加熱には不向きで、デバイス製造コストを下げるための多数枚成長も行いにくい。RTMが必要なのは、ZnO基板の−C面を結晶成長に用いると、低温度にしなければ窒素が入らないためであり、−C面成長に特有のものである。  However, the above-described method has a problem that the expansion and contraction are repeated by continuous heating and cooling, so that the burden on the manufacturing apparatus is large, the manufacturing apparatus becomes large, and the maintenance cycle is shortened. Further, since the low temperature portion determines the doping amount, it is necessary to accurately control the temperature, but it is difficult to accurately control 400 ° C. and 1000 ° C. in a short time, and the reproducibility and stability are poor. Further, since a laser is used as a heating source, it is not suitable for heating a large area, and it is difficult to grow a large number of sheets for reducing the device manufacturing cost. RTM is necessary because, when the -C face of a ZnO substrate is used for crystal growth, nitrogen does not enter unless the temperature is lowered, which is unique to -C face growth.

一方、成長用基板としてZnO基板の+C面を使用すると窒素が入り易くなることは、例えば、非特許文献3に示されるように、既に知られている。そこで、我々は+C面ZnO基板上にZnO系薄膜を+C面成長させる研究を行った結果、ZnO薄膜ではなく、MgZnO薄膜の方がp型化しやすいこと、RTMを使用せずに、一定温度の成長でもp型化が可能であることを見出しており、既に出願した特願2007−251482号等に詳く説明している。
A.Tsukazaki et al.,JJAP 44(2005)L643 A.Tsukazaki et al Nture Material 4(2005)42 M.Sumiya et al.,Applied Surface Science 223(2004)p.206
On the other hand, it is already known that, for example, as shown in Non-Patent Document 3, it is easy to enter nitrogen when a + C plane of a ZnO substrate is used as a growth substrate. Therefore, as a result of conducting research to grow a ZnO-based thin film on a + C-plane ZnO substrate as a + C-plane, the MgZnO thin film is easier to be p-type than the ZnO thin film, and the constant temperature is maintained without using RTM. It has been found that p-type conversion is possible even in growth, which is described in detail in Japanese Patent Application No. 2007-251482, which has already been filed.
A. Tsukazaki et al., JJAP 44 (2005) L643 A. Tsukazaki et al Nture Material 4 (2005) 42 M. Sumiya et al., Applied Surface Science 223 (2004) p.206

しかし、上記のような手法を用いた場合でも、まだ、問題が残されている。それは、半導体素子の積層構造を作製する場合に発生する。ZnO系薄膜を積層する場合は、薄膜の平坦性が重要になる。薄膜の平坦性が良くないとキャリアが薄膜中を移動するときの抵抗になったり、積層構造の上層になるほど、表面荒れが大きくなり、その表面荒れのためにエッチング深さの均一性が取れなかったり、表面荒れによる異方的な結晶面の成長が起こったり、といった問題が発生しやすく、半導体デバイスとしての所望の機能を発揮させるのが困難になりやすい。そのため、通常は薄膜表面はできるだけ平坦なことが望まれる。   However, problems still remain even when the above-described method is used. This occurs when a stacked structure of semiconductor elements is produced. When laminating ZnO-based thin films, the flatness of the thin film is important. If the flatness of the thin film is not good, it becomes resistance when carriers move through the thin film, or the upper layer of the laminated structure, the surface roughness increases, and the etching depth cannot be uniform due to the surface roughness. Or the growth of anisotropic crystal planes due to surface roughness is likely to occur, and it is difficult to perform a desired function as a semiconductor device. Therefore, it is usually desired that the surface of the thin film be as flat as possible.

平坦なZnO系薄膜を積層するためには、既出願特願2008−5987や特願2007−27182に示したように、750℃以上の成長温度が必要であり、MgZnOになると、更に高温でなければ平坦な膜を形成することができない。一方、ZnO系薄膜を+C面成長させると窒素は入り易くなるが、成長温度依存性がなくなるわけではなく、高温になるほど、窒素は入り難くなる。  In order to laminate a flat ZnO-based thin film, as shown in Japanese Patent Application Nos. 2008-5987 and 2007-27182, a growth temperature of 750 ° C. or higher is necessary. Thus, a flat film cannot be formed. On the other hand, when a ZnO-based thin film is grown on the + C plane, nitrogen easily enters, but the dependence on the growth temperature is not lost, and nitrogen becomes more difficult to enter as the temperature increases.

ZnO系薄膜のn型層の場合は、高温で結晶成長させても、n型不純物のドープや膜の平坦性に問題が発生しない。ところが、アクセプタドープ層を作製するときには、アクセプタ元素のドープ濃度を高めるために、上記のように成長温度を下げることが必要である。しかし、成長温度を下げると、膜の表面荒れが発生する。このため、ZnO系薄膜を積層する場合、n型層作製後にアクセプタドープ層を積層するとアクセプタドープ層に表面荒れが発生し、一方、アクセプタドープ層を作製後にn型層を積層するとn型層にアクセプタドープ層の荒れが伝搬して表面平坦性が悪くなり、半導体デバイスとしての所望の機能を発揮できないという問題があった。  In the case of a ZnO-based thin film n-type layer, there is no problem in doping with n-type impurities or film flatness even if the crystal is grown at a high temperature. However, when producing the acceptor doped layer, it is necessary to lower the growth temperature as described above in order to increase the acceptor element doping concentration. However, when the growth temperature is lowered, surface roughness of the film occurs. For this reason, when laminating a ZnO-based thin film, if an acceptor doped layer is laminated after the n-type layer is produced, surface roughness occurs in the acceptor doped layer. On the other hand, if an n-type layer is laminated after the acceptor-doped layer is produced, the n-type layer is formed. The roughness of the acceptor-doped layer propagates, resulting in poor surface flatness, and there is a problem that a desired function as a semiconductor device cannot be exhibited.

本発明は、上述した課題を解決するために創案されたものであり、ZnO系半導体からなるアクセプタドープ層を含む積層体を形成する場合に、アクセプタ元素の濃度を低下させずに、アクセプタドープ層又はアクセプタドープ層以降の層の平坦性が悪くなるのを抑制することができるZnO系半導体素子を提供することを目的としている。  The present invention was devised to solve the above-described problems, and acceptor doped layers can be formed without reducing the concentration of acceptor elements when forming a laminate including an acceptor doped layer made of a ZnO-based semiconductor. Alternatively, an object of the present invention is to provide a ZnO-based semiconductor element capable of suppressing deterioration in flatness of layers after the acceptor doped layer.

上記目的を達成するために、請求項1記載の発明は、基板上にZnO系半導体を結晶成長より積層して形成されるZnO系半導体素子であって、MgZn1−YO(0≦Y<1)層で構成されアクセプタ元素を少なくとも1種類含むアクセプタドープ層を含み、前記アクセプタドープ層に接してアンドープ又はドナードープされたMgZn1−XO(0<X<1)層が形成されていることを特徴とするZnO系半導体素子である。 In order to achieve the above object, an invention according to claim 1 is a ZnO-based semiconductor element formed by laminating ZnO-based semiconductors on a substrate by crystal growth, wherein Mg Y Zn 1-Y 2 O (0 ≦ Y comprises an acceptor-doped layer comprising at least one acceptor element consists of <1) layer, the Mg in contact with the acceptor-doped layer is undoped or donor-doped X Zn 1-X O (0 <X <1) layer is formed It is a ZnO-based semiconductor element characterized by being made.

また、請求項2記載の発明は、基板上にZnO系半導体を結晶成長より積層して形成されるZnO系半導体素子であって、MgZn1−YO(0≦Y<1)層で構成されアクセプタ元素を少なくとも1種類含むアクセプタドープ層と、ドナー元素を少なくとも1種類は含むn型MgZn1−ZO(0≦Z<1)層とを含み、前記アンドープ又はドナードープされたMgZn1−XO層は、前記アクセプタドープ層とn型MgZn1−ZO層の間に位置するとともに、この2つの層のいずれか1方に接して形成されていることを特徴とするZnO系半導体素子である。 According to a second aspect of the present invention, there is provided a ZnO-based semiconductor element formed by laminating ZnO-based semiconductors on a substrate by crystal growth, wherein the Mg Y Zn 1-Y O (0 ≦ Y <1) layer is used. the configured acceptor element and containing at least one acceptor-doped layer, the donor element and at least one n-type comprising the Mg Z Zn 1-Z O ( 0 ≦ Z <1) layer was the undoped or donor-doped Mg X Zn 1-X O layer, wherein while located between the acceptor-doped layer and n-type Mg Z Zn 1-Z O layer, is formed in contact either 1-way between the two layers ZnO-based semiconductor element.

また、請求項3記載の発明は、前記アクセプタドープ層の方が基板に近い側に形成されていることを特徴とする請求項1又は請求項2のいずれか1項に記載のZnO系半導体素子である。  The invention according to claim 3 is characterized in that the acceptor-doped layer is formed on the side closer to the substrate, and the ZnO-based semiconductor element according to any one of claims 1 and 2 It is.

また、請求項4記載の発明は、前記アンドープ又はドナードープされたMgZn1−XO層のMg組成Xは、0<X≦0.5の範囲であることを特徴とする請求項1〜請求項3のいずれか1項に記載のZnO系半導体素子である。 The invention according to claim 4 is characterized in that the Mg composition X of the undoped or donor-doped Mg X Zn 1-X O layer is in the range of 0 <X ≦ 0.5. 4. The ZnO-based semiconductor element according to claim 3.

また、請求項5記載の発明は、前記アクセプタドープ層のアクセプタ元素の少なくとも1つは、窒素であることを特徴とする請求項1〜請求項4のいずれか1項に記載のZnO系半導体素子である。  The invention according to claim 5 is the ZnO-based semiconductor device according to any one of claims 1 to 4, wherein at least one of the acceptor elements of the acceptor doped layer is nitrogen. It is.

また、請求項6記載の発明は、前記n型MgZn1−ZO層のドナー元素の少なくとも1つは、III族元素であることを特徴とする請求項1〜請求項5のいずれか1項に記載のZnO系半導体素子である。 The invention of claim 6, wherein at least one of the donor element of the n-type Mg Z Zn 1-Z O layer, any one of claims 1 to 5, characterized in that the III group element 2. A ZnO-based semiconductor element according to item 1.

本発明によれば、ZnO系半導体からなるアクセプタドープ層を含む積層体を形成する場合に、アクセプタドープ層に接してアンドープ又はドナードープMgZnO層を形成している。また、積層体にアクセプタドープ層とn型MgZn1−ZO層と含んでいる場合には、アンドープ又はドナードープMgZnO層は、アクセプタドープ層とn型MgZn1−ZO層の間に位置するとともに、この2つの層のいずれか1方に接して形成されている。したがって、MgZnO層の下地効果により、アクセプタドープ層のアクセプタ元素濃度を低下させずに、アクセプタドープ層又はアクセプタドープ層以降の層の平坦性の悪化を抑制することができる。 According to the present invention, when a stacked body including an acceptor-doped layer made of a ZnO-based semiconductor is formed, an undoped or donor-doped MgZnO layer is formed in contact with the acceptor-doped layer. Also, if it contains an acceptor-doped layer and n-type Mg Z Zn 1-Z O layer laminate, undoped or donor-doped MgZnO layer, between the acceptor-doped layer and n-type Mg Z Zn 1-Z O layer And is in contact with either one of the two layers. Therefore, the deterioration of the flatness of the acceptor doped layer or the layers after the acceptor doped layer can be suppressed without lowering the acceptor element concentration of the acceptor doped layer due to the base effect of the MgZnO layer.

以下、図面を参照して本発明の一実施形態を説明する。図1は本発明のZnO系半導体素子の積層構造の一例を示す。  Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows an example of a laminated structure of ZnO-based semiconductor elements of the present invention.

成長用基板としてのZnO基板1上にn型MgZn1−ZO(0≦Z<1)層2、アンドープMgZnO層3、MQW活性層4、アンドープMgZn1−XO(0<X<1)層5、アクセプタドープMgZn1−YO(0<Y<1)層6が順に積層されている。ここで、n型MgZn1−ZO層2、アンドープMgZn1−XO層5、アクセプタドープMgZn1−YO層6等の表記を簡単にするために、各々、n型MgZnO層2、アンドープMgZnO層5、アクセプタドープMgZnO層6と記載する。以下、他の表記についても同様とする。 Growth n-type on the ZnO substrate 1 as the substrate Mg Z Zn 1-Z O ( 0 ≦ Z <1) layer 2, an undoped MgZnO layer 3, MQW active layer 4, the undoped Mg X Zn 1-X O ( 0 < An X <1) layer 5 and an acceptor-doped Mg Y Zn 1-Y 2 O (0 <Y <1) layer 6 are sequentially stacked. Here, n-type Mg Z Zn 1-Z O layer 2, the undoped Mg X Zn 1-X O layer 5, in order to simplify the notation, such as the acceptor-doped Mg Y Zn 1-Y O layer 6, respectively, n type Mg Z ZnO layer 2, an undoped Mg X ZnO layer 5, referred to as the acceptor-doped Mg Y ZnO layer 6. Hereinafter, the same applies to other notations.

また、ZnO系半導体又はZnO系薄膜というのは、ZnO又はZnOを含む化合物から構成されるものであり、具体例としては、ZnOの他、IIA族元素とZn、IIB族元素とZn、またはIIA族元素およびIIB族元素とZnのそれぞれの酸化物を含むものを意味する。  A ZnO-based semiconductor or a ZnO-based thin film is composed of ZnO or a compound containing ZnO. Specific examples include ZnO, IIA group element and Zn, IIB group element and Zn, or IIA. It means a material containing each group element, IIB group element and Zn oxide.

MQW活性層4は、例えば、障壁層Mg0.15ZnOと井戸層ZnOを交互に積層した多重量子井戸構造に形成されている。アクセプタドープMgZnO層6は、アクセプタ元素を少なくとも1種類ドーピングされている。アクセプタ元素としては、窒素、燐、砒素、リチウム、銅等が用いられる。n型MgZnO層2に添加されるドナー元素には、III族元素のうちから、少なくとも1種類が選択される。したがって、2種類以上ドーピングしても良く、ドナー元素としては、B(ホウ素)、Al(アルミニウム)、Ga(ガリウム)等がある。 The MQW active layer 4 is formed in, for example, a multiple quantum well structure in which barrier layers Mg 0.15 ZnO and well layers ZnO are alternately stacked. The acceptor-doped Mg Y ZnO layer 6 is doped with at least one acceptor element. As the acceptor element, nitrogen, phosphorus, arsenic, lithium, copper, or the like is used. The donor element added to the n-type Mg Z ZnO layer 2, from among the group III elements, at least one is selected. Therefore, two or more types may be doped, and examples of donor elements include B (boron), Al (aluminum), and Ga (gallium).

また、アンドープMgZnO層5は、請求の範囲に記載したアンドープ又はドナードープされたMgZn1−XO(0<X<1)層に相当するもので、ドナードープMgZnO層としても良い。この場合のドナー元素については、n型MgZnO層2の場合と同様に選択することができる。また、アンドープMgZnO層5については、上記のように、Mg組成が0<Xの範囲であり、Mgが必ず含まれたMgZnOで構成されている。一方、Mg組成の上限については、0<X≦0.5とすることが望ましい。これは、現在、均一なMgZnO混晶を作製できるMg組成比率は50%以下であるためで、より確実に均一なMgZnO混晶を作製するには、Mg組成比率は30%以下とすることがさらに好ましい。 The undoped Mg X ZnO layer 5 corresponds to the undoped or donor-doped Mg X Zn 1-X O (0 <X <1) layer described in the claims, and may be a donor-doped Mg X ZnO layer. . The donor element in this case can be selected as in the case of the n-type Mg Z ZnO layer 2. Further, as described above, the undoped Mg X ZnO layer 5 is composed of MgZnO in which the Mg composition is in the range of 0 <X and Mg is always included. On the other hand, the upper limit of the Mg composition is preferably 0 <X ≦ 0.5. This is because the Mg composition ratio capable of producing a uniform MgZnO mixed crystal is currently 50% or less. To produce a uniform MgZnO mixed crystal more reliably, the Mg composition ratio may be 30% or less. Further preferred.

ここで、ZnO(酸化亜鉛)又はMgZnO(酸化マグネシウム亜鉛)にドナー元素をドープした場合には、通常、n型になるが、アクセプタ元素をドープした場合は、ドープ量にもよるが、自己補償効果等によりアクセプタ元素が必ずしも活性化せず、p型半導体にならない場合があるので、アクセプタドープ層とは、p型半導体及びi型半導体(真性半導体)を含むものである。  Here, when ZnO (zinc oxide) or MgZnO (magnesium zinc oxide) is doped with a donor element, it usually becomes n-type. However, when an acceptor element is doped, self-compensation is possible depending on the doping amount. Since the acceptor element is not necessarily activated due to effects or the like and may not become a p-type semiconductor, the acceptor-doped layer includes a p-type semiconductor and an i-type semiconductor (intrinsic semiconductor).

図1の構造で特徴的な点は、アクセプタドープ層を作製するときに、アンドープMgZnO層を下地に用いていることである。このように、ZnO系半導体を積層する場合に、n型層からアクセプタドープ層までの間にアンドープMgZnO層を挿入することにより、アクセプタドープ層にアクセプタ元素を多く取り込むことができるとともに、アクセプタドープ層の表面荒れを防止することができる。  A characteristic point in the structure of FIG. 1 is that an undoped MgZnO layer is used as a base when an acceptor doped layer is formed. Thus, when laminating ZnO-based semiconductors, by inserting an undoped MgZnO layer between the n-type layer and the acceptor-doped layer, a large amount of acceptor elements can be taken into the acceptor-doped layer and the acceptor-doped layer. Surface roughness can be prevented.

以下、上記作用効果について説明する。まず、背景技術のところで述べたように、ZnO基板の+C面を用い、ZnO系薄膜を+C面成長させるとアクセプタ元素は入り易くなるが、成長温度依存性がなくなるわけではなく、高温になるほど、アクセプタ元素は入り難くなる。  Hereafter, the said effect is demonstrated. First, as described in the background art, using the + C plane of the ZnO substrate and growing the ZnO-based thin film to the + C plane makes it easier for the acceptor element to enter, but the growth temperature dependency is not lost, and the higher the temperature, Acceptor elements are difficult to enter.

図5は、結晶成長温度(基板温度)とZnO薄膜中の窒素濃度との関係を示す。これは、ZnO基板の+C面上に、アクセプタ元素の一種である窒素をドーピングしながら、ZnO薄膜を成長させた結果である。縦軸は窒素をドープしたときにZnO薄膜に取り込まれる窒素濃度(cm−3)を示し、横軸は成長温度(基板温度:単位℃)を示す。図3に示すように、ZnO系薄膜では、+C面を用いてもアクセプタ元素の一種である窒素濃度に温度依存性があり、ドープされる窒素濃度は低温度ほど上昇する。したがって、十分窒素を取り込んで、ZnO系薄膜をp型化するには、基板温度を下げれば良いのであるが、基板温度を下げた場合には、以下のような表面平坦性の問題が発生する。 FIG. 5 shows the relationship between the crystal growth temperature (substrate temperature) and the nitrogen concentration in the ZnO thin film. This is a result of growing a ZnO thin film on the + C plane of the ZnO substrate while doping nitrogen, which is a kind of acceptor element. The vertical axis represents the nitrogen concentration (cm −3 ) taken into the ZnO thin film when nitrogen is doped, and the horizontal axis represents the growth temperature (substrate temperature: unit ° C.). As shown in FIG. 3, in the ZnO-based thin film, the nitrogen concentration, which is a kind of acceptor element, has temperature dependence even when the + C plane is used, and the doped nitrogen concentration increases as the temperature decreases. Therefore, in order to sufficiently incorporate nitrogen and make the ZnO-based thin film p-type, the substrate temperature may be lowered. However, when the substrate temperature is lowered, the following surface flatness problem occurs. .

ZnO薄膜を形成する場合の表面平坦性と成長温度との関係については、既出願の特願2008−5987に詳しいのであるが、要点を再度説明する。基板温度(成長温度)を変化させて、MgZnO基板上にZnO薄膜を結晶成長させ、基板温度毎のZnOの表面の平坦性を数値として表し、それらをグラフにしたものが図7である。図7の縦軸Ra(単位はnm)は、膜表面の算術平均粗さを表す。算術平均粗さRaとは、粗さ曲線から求められる。  The relationship between the surface flatness and the growth temperature in the case of forming a ZnO thin film is detailed in Japanese Patent Application No. 2008-5987 already filed, but the point will be described again. FIG. 7 shows the ZnO thin film grown on the MgZnO substrate by changing the substrate temperature (growth temperature), and the surface flatness of the ZnO for each substrate temperature is expressed as a numerical value. The vertical axis Ra (unit: nm) in FIG. 7 represents the arithmetic average roughness of the film surface. The arithmetic average roughness Ra is obtained from a roughness curve.

粗さ曲線は、例えば、AFM(原子間力顕微鏡)測定等により観察された膜表面の凹凸を、所定のサンプリングポイントで測定し、凹凸の大きさをこれらの凹凸の平均値とともに示したものである。そして、粗さ曲線から、その平均線の方向に基準長さlだけ抜き取り、この抜き取り部分の平均線から測定曲線までの偏差の絶対値を合計して、平均した値のことである。算術平均粗さRa=(1/l)×∫|f(x)|dx(積分区間は0〜lまで)と表される。このようにすることで、1つの傷が測定値に及ぼす影響が非常に小さくなり、安定した結果が得られる。なお、算術平均粗さRa等の表面粗さのパラメータは、JIS規格で規定されているものであり、これらを用いている。  The roughness curve is, for example, the unevenness of the film surface observed by AFM (atomic force microscope) measurement or the like measured at a predetermined sampling point, and the size of the unevenness together with the average value of these unevennesses. is there. Then, a reference length l is extracted from the roughness curve in the direction of the average line, and the absolute values of deviations from the average line of the extracted portion to the measurement curve are summed and averaged. Arithmetic mean roughness Ra = (1 / l) × ∫ | f (x) | dx (integral interval is 0 to l). By doing so, the influence of one scratch on the measured value becomes very small, and a stable result can be obtained. The surface roughness parameters such as the arithmetic average roughness Ra are defined by JIS standards and are used.

以上のように算出された算術平均粗さRaを縦軸にし、基板温度を横軸にして表示したのが図7である。図7の黒三角(▲)は、基板温度が750℃未満のデータを示し、黒丸(●)は基板温度が750℃以上のデータを示す。図7からもわかるように、基板温度が750℃を境にして基板温度が高くなれば、急激に表面の平坦性が向上していることがわかる。  FIG. 7 shows the arithmetic average roughness Ra calculated as described above on the vertical axis and the substrate temperature on the horizontal axis. The black triangle (▲) in FIG. 7 indicates data when the substrate temperature is less than 750 ° C., and the black circle (●) indicates data when the substrate temperature is 750 ° C. or higher. As can be seen from FIG. 7, it can be seen that the flatness of the surface is drastically improved when the substrate temperature becomes higher at the boundary of 750 ° C.

図8は、図7と同じ測定データから、膜表面の二乗平均粗さRMSを求めたものである。二乗平均粗さRMSは、粗さ曲線の平均線から測定曲線までの偏差の二乗を合計し、平均した値の平方根を表す。算術平均粗さRaを算出する際の基準長さlを用いて、
RMS={(1/l)×∫(f(x))dx}1/2(積分区間は0〜lまで)となる。
FIG. 8 shows the root mean square roughness RMS of the film surface obtained from the same measurement data as FIG. The root mean square roughness RMS is the sum of the squares of deviations from the mean line of the roughness curve to the measurement curve and represents the square root of the averaged value. Using the reference length l when calculating the arithmetic average roughness Ra,
RMS = {(1 / l) × ∫ (f (x)) 2 dx} 1/2 (the integration interval is from 0 to 1).

図8は縦軸に二乗平均粗さRMSを、横軸に基板温度を示したものである。ここで、黒三角(▲)は、基板温度が750℃未満のデータを示し、黒丸(●)は基板温度が750℃以上のデータを示す。基板温度については、図7と同様、750℃を境にして基板温度が高くなれば、急激に表面の平坦性が向上していることがわかる。  FIG. 8 shows the root mean square roughness RMS on the vertical axis and the substrate temperature on the horizontal axis. Here, the black triangle (▲) indicates data when the substrate temperature is less than 750 ° C., and the black circle (●) indicates data when the substrate temperature is 750 ° C. or higher. As for the substrate temperature, it can be seen that the flatness of the surface is abruptly improved when the substrate temperature increases at 750 ° C. as in FIG.

したがって、ZnO系材料層上にZnO系薄膜を成長させる場合は、基板温度を750℃以上にしてエピタキシャル成長させれば、平坦性の良い膜が得られ、積層構造の最上層においても平坦な膜が得られる。  Therefore, when a ZnO-based thin film is grown on a ZnO-based material layer, a film with good flatness can be obtained by epitaxial growth at a substrate temperature of 750 ° C. or higher. can get.

しかし、図5のように、+C面成長であっても、窒素ドープ量は成長温度に依存しており、窒素ドープ量を十分に得る場合には、ZnO系薄膜の成長温度を750℃未満にしなければならないことになるが、図7、8より750℃未満では表面平坦性が極端に悪くなる。加えて、MgZnOのステップフロー成長温度は、ZnOよりも高温である。  However, as shown in FIG. 5, even in the + C plane growth, the nitrogen doping amount depends on the growth temperature, and when the nitrogen doping amount is sufficiently obtained, the growth temperature of the ZnO-based thin film is set to less than 750 ° C. As shown in FIGS. 7 and 8, the surface flatness is extremely deteriorated when the temperature is lower than 750 ° C. In addition, the step flow growth temperature of MgZnO is higher than that of ZnO.

図6は、MgZnOのステップフロー成長温度が高くなることを示しており、図6(a)は、ZnO基板上に成長させたZnO薄膜表面をAFMを用い、2μm四方の範囲でスキャンした画像、図6(b)は、ZnO基板上に成長させたMgZnO薄膜表面をAFMを用い、2μm四方の範囲でスキャンした画像である。  FIG. 6 shows that the step flow growth temperature of MgZnO increases, and FIG. 6A shows an image obtained by scanning the surface of the ZnO thin film grown on the ZnO substrate in a range of 2 μm square using AFM, FIG. 6B is an image obtained by scanning the surface of the MgZnO thin film grown on the ZnO substrate in an area of 2 μm square using AFM.

図6(a)のZnO薄膜は、成長温度790℃、図6(b)のMgZnO薄膜の成長温度880℃である。MgZnO薄膜では成長温度880℃程度で表面平坦性が保たれているが、ZnO薄膜では790℃でも表面平坦性は維持されている。このように、MgZnO薄膜の方がZnO薄膜よりも高温での成長が必要であり、窒素ドープ濃度を高めるために成長温度を低温にした場合、MgZnO薄膜の表面平坦性に与える影響はより大きいと考えられる。  The ZnO thin film in FIG. 6A has a growth temperature of 790 ° C., and the growth temperature of the MgZnO thin film in FIG. In the MgZnO thin film, the surface flatness is maintained at a growth temperature of about 880 ° C., but in the ZnO thin film, the surface flatness is maintained even at 790 ° C. As described above, the MgZnO thin film needs to be grown at a higher temperature than the ZnO thin film. When the growth temperature is lowered to increase the nitrogen doping concentration, the influence on the surface flatness of the MgZnO thin film is larger. Conceivable.

既出願の特願2007−221198でも説明したが、ZnO系半導体において、表面荒れは意図しない不純物ドープの原因になり、p型化の障害になる。不純物のうち、特に、Siについては、Oをプラズマ化して活性酸素をつくるラジカルセル内の放電管の構成元素であり、最も多く混入する。Siは取り込まれると、ドナーとして働くので、Si混入濃度が高くなると、p型化が困難になる。したがって、膜表面を平坦化しておくことは重要である。 As described in the already filed Japanese Patent Application No. 2007-221198, surface roughness of ZnO-based semiconductors causes unintentional impurity doping, which hinders p-type conversion. Among impurities, in particular, Si is a constituent element of a discharge tube in a radical cell that generates active oxygen by converting O 2 into plasma, and is most often mixed. When Si is taken in, it works as a donor, so that the p-type conversion becomes difficult if the Si concentration increases. Therefore, it is important to flatten the film surface.

そこで、図1のように、アクセプタドープ層を作製するときに、アンドープ又はドナードープMgZnO層を下地に用いることで、アクセプタドープ層の表面平坦性を改善する。アクセプタドープ層を作製するときにMgZnO層を下地に用いた場合と用いなかった場合との効果の違いを示すのが図2である。図2(a)は、ZnO基板41上に、GaドープMgZnO層42、アンドープMgZnO層43、積層体44、アンドープZnO層45、窒素ドープMgZnO層46と順に形成した。GaドープMgZnO層42〜アンドープZnO層45までは、成長温度900℃で成長させ、窒素ドープMgZnO層46は、窒素濃度を高めるために低温の成長温度830℃で成長させた。  Therefore, as shown in FIG. 1, when the acceptor-doped layer is produced, the surface flatness of the acceptor-doped layer is improved by using an undoped or donor-doped MgZnO layer as a base. FIG. 2 shows the difference in effect between when the MgZnO layer is used as a base and when it is not used when forming the acceptor doped layer. In FIG. 2A, a Ga-doped MgZnO layer 42, an undoped MgZnO layer 43, a stacked body 44, an undoped ZnO layer 45, and a nitrogen-doped MgZnO layer 46 are formed in this order on a ZnO substrate 41. The Ga-doped MgZnO layer 42 to the undoped ZnO layer 45 were grown at a growth temperature of 900 ° C., and the nitrogen-doped MgZnO layer 46 was grown at a low growth temperature of 830 ° C. in order to increase the nitrogen concentration.

一方、図2(b)は、ZnO基板41上に、GaドープMgZnO層42、アンドープMgZnO層43、積層体44、アンドープMgZnO層50、窒素ドープMgZnO層46と順に形成した。GaドープMgZnO層42〜アンドープMgZnO層50までは、成長温度900℃で成長させ、窒素ドープMgZnO層46は、窒素濃度を高めるために低温の成長温度830℃で成長させた。  On the other hand, in FIG. 2B, a Ga-doped MgZnO layer 42, an undoped MgZnO layer 43, a stacked body 44, an undoped MgZnO layer 50, and a nitrogen-doped MgZnO layer 46 were formed in this order on the ZnO substrate 41. The Ga-doped MgZnO layer 42 to the undoped MgZnO layer 50 were grown at a growth temperature of 900 ° C., and the nitrogen-doped MgZnO layer 46 was grown at a low growth temperature of 830 ° C. in order to increase the nitrogen concentration.

積層体44は、超格子層であり、アンドープZnOとアンドープMgZnOとを交互に10周期積層した積層体で構成している。また、GaドープMgZnO層42がn型MgZnO層に、窒素ドープMgZnO層46がアクセプタドープ層(MgZnO層)に、アンドープMgZnO層50がアンドープ又はドナードープされたMgZnO層に該当する。 The stacked body 44 is a superlattice layer, and is configured by a stacked body in which undoped ZnO and undoped MgZnO are alternately stacked for 10 periods. Moreover, Ga-doped MgZnO layer 42 is the n-type Mg Z ZnO layer, nitrogen-doped MgZnO layer 46 in the acceptor-doped layer (Mg Y ZnO layer), an undoped MgZnO layer 50 corresponds to the Mg X ZnO layer which is undoped or donor-doped .

図2の(a)と(b)では、窒素ドープMgZnO層46の下地にアンドープZnO層45を用いているか、アンドープMgZnO層50を用いているかの違いだけで、他の層構造や成長温度等も同じである。これらの最上層の表面状態の比較を示すのが図3である。図3(a)が図2(a)の最上層の窒素ドープMgZnO層46の表面を、図3(b)が図2(b)の最上層の窒素ドープMgZnO層46の表面を示す。これらは、AFM測定でスキャンされた画像である。図3(b)の方が、荒れがなく綺麗な表面となっており、図2(b)で窒素ドープMgZnO層46の下地にアンドープMgZnO層50を用いたことによる効果であると考えられる。  In FIGS. 2A and 2B, other layer structures, growth temperatures, and the like are different depending on whether the undoped ZnO layer 45 or the undoped MgZnO layer 50 is used as the base of the nitrogen-doped MgZnO layer 46. Is the same. FIG. 3 shows a comparison of the surface states of these uppermost layers. 3A shows the surface of the uppermost nitrogen-doped MgZnO layer 46 shown in FIG. 2A, and FIG. 3B shows the surface of the uppermost nitrogen-doped MgZnO layer 46 shown in FIG. These are images scanned by AFM measurement. 3B has a clean surface with no roughness, and is considered to be an effect obtained by using the undoped MgZnO layer 50 as the base of the nitrogen-doped MgZnO layer 46 in FIG. 2B.

次に、図1の構造のZnO系半導体素子の製造方法を説明する。+C面ZnO基板1をpH3以下の酸性溶液でウエットエッチングし、研磨ダメージ層を除去する。ロードロック室を介して、5×10−7パスカル程度のバックグランド真空を有するMBE装置にZnO基板1を導入する。サーモグラフィで温度計測しながら、ZnO基板1を700℃〜1000℃で加熱し、大気中で付着したHO、炭化水素系有機物を昇華させる(サーマルクリーニング)。 Next, a method for manufacturing the ZnO-based semiconductor element having the structure shown in FIG. 1 will be described. The + C plane ZnO substrate 1 is wet-etched with an acidic solution having a pH of 3 or less to remove the polishing damage layer. The ZnO substrate 1 is introduced into the MBE apparatus having a background vacuum of about 5 × 10 −7 Pascal through the load lock chamber. While measuring the temperature by thermography, the ZnO substrate 1 is heated at 700 ° C. to 1000 ° C. to sublimate H 2 O and hydrocarbon organic substances adhering to the atmosphere (thermal cleaning).

成長温度900℃で、n型MgZnO層2としてGaドープMgZnO層を用い、GaドープMgZnO層/アンドープMgZnO層/MQW活性層を成長させる。MQW活性層4は、例えば、井戸層ZnOを膜厚1.5nm、障壁層Mg0.15ZnOを膜厚6nmで5周期程度繰り返して形成する。このとき、MQW活性層4にZnO層が含まれていても良いが、MQW活性層4の最終層がZnO層となる場合には、図1のように、MQW活性層4上に例えばアンドープMgZnO層5としてアンドープMg0.05ZnO層を成長温度900℃で形成する。次に、成長温度を850℃に下げ、NO(一酸化窒素)ガスをプラズマクラッキングして導入し、アクセプタドープMgZnO層6として窒素ドープMg0.15ZnOを成長させる。 At a growth temperature of 900 ° C., a Ga-doped MgZnO layer / undoped MgZnO layer / MQW active layer is grown using a Ga-doped MgZnO layer as the n-type Mg Z ZnO layer 2. The MQW active layer 4 is formed, for example, by repeating the well layer ZnO with a thickness of 1.5 nm and the barrier layer Mg 0.15 ZnO with a thickness of 6 nm for about 5 cycles. At this time, the MQW active layer 4 may include a ZnO layer. However, when the final layer of the MQW active layer 4 is a ZnO layer, for example, an undoped Mg on the MQW active layer 4 as shown in FIG. X An undoped Mg 0.05 ZnO layer is formed at a growth temperature of 900 ° C. as the ZnO layer 5. Next, the growth temperature is lowered to 850 ° C., and NO (nitrogen monoxide) gas is introduced by plasma cracking to grow nitrogen-doped Mg 0.15 ZnO as the acceptor-doped Mg Y ZnO layer 6.

以上のように、アクセプタドープ層の下地にアンドープMgZnO層を用いると、アクセプタドープ層形成時に、成長温度を下げても表面平坦性を良くできるので、アクセプタ元素を十分取り込むことができる。このことを応用すれば、上述した発光素子の場合以外の素子、例えば、MOS型やMIS型のFET(電界効果型トランジスタ)やHEMT(高電子移動度トランジスタ)等にも適用できる。  As described above, when an undoped MgZnO layer is used as the base of the acceptor doped layer, the surface flatness can be improved even when the growth temperature is lowered when the acceptor doped layer is formed, so that the acceptor element can be sufficiently incorporated. If this is applied, the present invention can be applied to elements other than the above-described light-emitting elements, such as MOS or MIS type FETs (field effect transistors), HEMTs (high electron mobility transistors), and the like.

例えば、トレンチタイプのMOSFETを作製する場合には、p型層をチャネル層とするNPN構造のものもある。NPN構造を製造する場合には、p型層からn型層へ成長過程が移行する際、基板温度を上昇させるが、このときにp型ZnOがp型層の最終層であると、p型ZnOは、高温度で欠陥が生じやすいため、p型ZnOが表面荒れを起こし、さらに、その上に形成されるn型層にも表面荒れが伝搬して表面平坦性が悪化する。この場合も、p型層の上層をアンドープMgZnO又はドナードープMgZnOを形成しておくことにより、その後のn型層を表面荒れなく形成することができる。  For example, when manufacturing a trench type MOSFET, there is an NPN structure having a p-type layer as a channel layer. When an NPN structure is manufactured, the substrate temperature is raised when the growth process shifts from the p-type layer to the n-type layer. At this time, if the p-type ZnO is the final layer of the p-type layer, Since ZnO tends to cause defects at a high temperature, p-type ZnO causes surface roughness, and further, surface roughness propagates to an n-type layer formed thereon to deteriorate surface flatness. Also in this case, by forming undoped MgZnO or donor-doped MgZnO on the upper layer of the p-type layer, the subsequent n-type layer can be formed without surface roughness.

MOS型のトランジスタには、NPN構造が用いられるが、その層構造のみを示したのが図4(a)である。ZnO基板21上にn型MgZnO層22、アクセプタドープZnO層23、アンドープMgZnO層24、n型MgZnO層25が形成されている。アクセプタドープMgZnO層23がp型層になり、NPN構造を形成する。ドナードープされたMgZn1−XO層に相当するn型MgZnO層22を下地としてアクセプタドープ層に相当するアクセプタドープMgZnO層23が形成されているので、アクセプタ元素のドープ量を確保できるとともに、アクセプタドープMgZnO層23の表面平坦性は良くなる。仮に、アクセプタドープMgZnO層23の表面平坦性が悪くなったとしても、アンドープMgZnO層24を下地としてn型MgZnO層25が作製されているので、n型MgZnO層25にまで、表面荒れは伝搬しない。 An NPN structure is used for a MOS transistor, but only the layer structure is shown in FIG. An n-type MgZnO layer 22, an acceptor-doped ZnO layer 23, an undoped MgZnO layer 24, and an n-type MgZnO layer 25 are formed on the ZnO substrate 21. The acceptor doped MgZnO layer 23 becomes a p-type layer and forms an NPN structure. Since the acceptor-doped MgZnO layer 23 corresponding to the acceptor-doped layer is formed using the n-type MgZnO layer 22 corresponding to the donor-doped Mg X Zn 1- XO layer as a base, the doping amount of the acceptor element can be ensured, The surface flatness of the acceptor doped MgZnO layer 23 is improved. Even if the surface flatness of the acceptor-doped MgZnO layer 23 deteriorates, the surface roughness does not propagate to the n-type MgZnO layer 25 because the n-type MgZnO layer 25 is formed with the undoped MgZnO layer 24 as a base. .

図4(b)は、アクセプタドープ層が2層形成されている場合の積層構造例を示す。ZnO基板31上にアクセプタドープZnO層32、アンドープMgZnO層33、n型ZnO層34、アクセプタドープZnO層35、アンドープMgZnO層36、n型MgZnO層37が形成されている。アクセプタドープMgZnO層32、35の各上層には、各々アンドープMgZnO層33、36(アンドープMgZn1−XO層に相当)が形成されており、アクセプタドープ層の表面荒れが上層に伝搬しないようになっている。 FIG. 4B shows an example of a laminated structure in which two acceptor-doped layers are formed. An acceptor-doped ZnO layer 32, an undoped MgZnO layer 33, an n-type ZnO layer 34, an acceptor-doped ZnO layer 35, an undoped MgZnO layer 36, and an n-type MgZnO layer 37 are formed on the ZnO substrate 31. Undoped MgZnO layers 33 and 36 (corresponding to undoped Mg X Zn 1- XO layers) are formed on the upper layers of the acceptor doped MgZnO layers 32 and 35, respectively, and the surface roughness of the acceptor doped layer does not propagate to the upper layers. It is like that.

このように、アクセプタドープ層を作製するまでの層やアクセプタドープ層よりも後の層にアンドープMgZnO層又はドナードープMgZnO層を用いることによって、アクセプタドープ層やこれよりも上層の平坦性の悪化を防止することができる。  In this way, by using an undoped MgZnO layer or a donor-doped MgZnO layer as a layer until the acceptor-doped layer is formed or after the acceptor-doped layer, deterioration of flatness of the acceptor-doped layer or higher layers is prevented. can do.

本発明のZnO系半導体素子の積層構造の一例を示す図である。It is a figure which shows an example of the laminated structure of the ZnO type semiconductor element of this invention. アクセプタドープ層の下地にMgZnOとZnOを用いた場合の積層構造の違いを示す図である。It is a figure which shows the difference in the laminated structure at the time of using MgZnO and ZnO for the base | substrate of an acceptor dope layer. 図2の各積層構造に対応したアクセプタドープ層表面の状態を示す図である。It is a figure which shows the state of the acceptor dope layer surface corresponding to each laminated structure of FIG. 本発明のZnO系半導体素子の積層構造の他の例を示す図である。It is a figure which shows the other example of the laminated structure of the ZnO type semiconductor element of this invention. 窒素濃度の成長温度依存性を示す図である。It is a figure which shows the growth temperature dependence of nitrogen concentration. 平坦なMgZnOとZnOを作製する場合の成長温度の違いを示す図である。It is a figure which shows the difference in the growth temperature in the case of producing flat MgZnO and ZnO. ZnO系薄膜表面の算術平均粗さと基板温度との関係を示す図である。It is a figure which shows the relationship between the arithmetic mean roughness of a ZnO-type thin film surface, and a substrate temperature. ZnO系薄膜表面の二乗平均粗さと基板温度との関係を示す図である。It is a figure which shows the relationship between the root mean square roughness of a ZnO-type thin film surface, and a substrate temperature.

符号の説明Explanation of symbols

1 ZnO基板
2 n型MgZnO層
3 アンドープMgZnO層
4 MQW活性層
5 アンドープMgZnO層
6 アクセプタドープMgZnO層
1 ZnO substrate 2 n-type Mg Z ZnO layer 3 undoped MgZnO layer 4 MQW active layer 5 undoped Mg X ZnO layer 6 acceptor doped Mg Y ZnO layer

Claims (6)

基板上にZnO系半導体を結晶成長より積層して形成されるZnO系半導体素子であって、
MgZn1−YO(0≦Y<1)層で構成されアクセプタ元素を少なくとも1種類含むアクセプタドープ層を含み、前記アクセプタドープ層に接してアンドープ又はドナードープされたMgZn1−XO(0<X<1)層が形成されていることを特徴とするZnO系半導体素子。
A ZnO-based semiconductor element formed by laminating ZnO-based semiconductors on a substrate by crystal growth,
Mg Y Zn 1-Y O ( 0 ≦ Y <1) comprising an acceptor-doped layer comprising at least one acceptor element consists of layers, the Mg is undoped or donor-doped contact with the acceptor-doped layer X Zn 1-X O A ZnO-based semiconductor element, wherein a (0 <X <1) layer is formed.
基板上にZnO系半導体を結晶成長より積層して形成されるZnO系半導体素子であって、
MgZn1−YO(0≦Y<1)層で構成されアクセプタ元素を少なくとも1種類含むアクセプタドープ層と、ドナー元素を少なくとも1種類は含むn型MgZn1−ZO(0≦Z<1)層とを含み、前記アンドープ又はドナードープされたMgZn1−XO層は、前記アクセプタドープ層とn型MgZn1−ZO層の間に位置するとともに、この2つの層のいずれか1方に接して形成されていることを特徴とするZnO系半導体素子。
A ZnO-based semiconductor element formed by laminating ZnO-based semiconductors on a substrate by crystal growth,
An acceptor doped layer composed of an Mg Y Zn 1-Y O (0 ≦ Y <1) layer and containing at least one acceptor element, and an n-type Mg Z Zn 1-Z O (0 ≦ 0) containing at least one donor element. And the undoped or donor-doped Mg X Zn 1-X O layer is located between the acceptor doped layer and the n-type Mg Z Zn 1-Z O layer, A ZnO-based semiconductor element, wherein the ZnO-based semiconductor element is formed in contact with any one of the layers.
前記アクセプタドープ層の方が基板に近い側に形成されていることを特徴とする請求項1又は請求項2のいずれか1項に記載のZnO系半導体素子。  The ZnO-based semiconductor element according to claim 1, wherein the acceptor-doped layer is formed closer to the substrate. 前記アンドープ又はドナードープされたMgZn1−XO層のMg組成Xは、0<X≦0.5の範囲であることを特徴とする請求項1〜請求項3のいずれか1項に記載のZnO系半導体素子。 4. The Mg composition X of the undoped or donor-doped Mg X Zn 1-X O layer is in a range of 0 <X ≦ 0.5. 5. ZnO-based semiconductor element. 前記アクセプタドープ層のアクセプタ元素の少なくとも1つは、窒素であることを特徴とする請求項1〜請求項4のいずれか1項に記載のZnO系半導体素子。   5. The ZnO-based semiconductor device according to claim 1, wherein at least one of the acceptor elements in the acceptor-doped layer is nitrogen. 前記n型MgZn1−ZO層のドナー元素の少なくとも1つは、III族元素であることを特徴とする請求項1〜請求項5のいずれか1項に記載のZnO系半導体素子。 6. The ZnO-based semiconductor device according to claim 1, wherein at least one of donor elements in the n-type Mg Z Zn 1-Z O layer is a group III element.
JP2008050906A 2008-02-21 2008-02-29 ZnO SEMICONDUCTOR ELEMENT Pending JP2009212139A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008050906A JP2009212139A (en) 2008-02-29 2008-02-29 ZnO SEMICONDUCTOR ELEMENT
CN2009801140016A CN102017197A (en) 2008-02-21 2009-02-20 ZnO semiconductor element
US12/735,798 US20110114938A1 (en) 2008-02-21 2009-02-20 ZnO SEMICONDUCTOR ELEMENT
PCT/JP2009/053074 WO2009104756A1 (en) 2008-02-21 2009-02-20 ZnO SEMICONDUCTOR ELEMENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008050906A JP2009212139A (en) 2008-02-29 2008-02-29 ZnO SEMICONDUCTOR ELEMENT

Publications (1)

Publication Number Publication Date
JP2009212139A true JP2009212139A (en) 2009-09-17

Family

ID=41185037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008050906A Pending JP2009212139A (en) 2008-02-21 2008-02-29 ZnO SEMICONDUCTOR ELEMENT

Country Status (1)

Country Link
JP (1) JP2009212139A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021540A (en) * 2007-06-13 2009-01-29 Rohm Co Ltd Zno-based thin film and zno-based semiconductor element
JP2011091077A (en) * 2009-10-20 2011-05-06 Stanley Electric Co Ltd Zinc oxide based compound semiconductor device
JP2011096902A (en) * 2009-10-30 2011-05-12 Stanley Electric Co Ltd ZuO-BASED COMPOUND SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME
JP2013028519A (en) * 2011-06-24 2013-02-07 Fujikura Ltd Method for producing nitrogen-doped zinc oxide-based thin film
US8546797B2 (en) 2009-10-20 2013-10-01 Stanley Electric Co., Ltd. Zinc oxide based compound semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193270A (en) * 2002-12-10 2004-07-08 Sharp Corp Oxide semiconductor light emitting element
JP2004363382A (en) * 2003-06-05 2004-12-24 Sharp Corp Oxide semiconductor light-emitting element and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193270A (en) * 2002-12-10 2004-07-08 Sharp Corp Oxide semiconductor light emitting element
JP2004363382A (en) * 2003-06-05 2004-12-24 Sharp Corp Oxide semiconductor light-emitting element and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021540A (en) * 2007-06-13 2009-01-29 Rohm Co Ltd Zno-based thin film and zno-based semiconductor element
JP2011091077A (en) * 2009-10-20 2011-05-06 Stanley Electric Co Ltd Zinc oxide based compound semiconductor device
US8546797B2 (en) 2009-10-20 2013-10-01 Stanley Electric Co., Ltd. Zinc oxide based compound semiconductor device
JP2011096902A (en) * 2009-10-30 2011-05-12 Stanley Electric Co Ltd ZuO-BASED COMPOUND SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME
JP2013028519A (en) * 2011-06-24 2013-02-07 Fujikura Ltd Method for producing nitrogen-doped zinc oxide-based thin film

Similar Documents

Publication Publication Date Title
JP5818853B2 (en) Vertical nitride semiconductor device using n-type aluminum nitride single crystal substrate
JP4249184B2 (en) Nitride semiconductor growth substrate
CN102368519B (en) A kind of method improving semiconductor diode multiple quantum well light emitting efficiency
US20120145991A1 (en) High-quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof
JP5279006B2 (en) Nitride semiconductor light emitting device
CN109075226B (en) Group III nitride laminate and group III nitride light-emitting element
JP2011238971A (en) Method of manufacturing nitride semiconductor light-emitting element
CN103337573A (en) Epitaxial wafer of semiconductor light emitting diode and manufacturing method of epitaxial wafer
CN103518267B (en) III group-III nitride semiconductor light-emitting component and manufacture method thereof
TWI738790B (en) Compound semiconductor, manufacturing method thereof, and nitride semiconductor
Bakin et al. ZnMgO‐ZnO quantum wells embedded in ZnO nanopillars: Towards realisation of nano‐LEDs
WO2019015217A1 (en) Deep uv led
JP2010074068A (en) Semiconductor element
WO2017101521A1 (en) Nitride light-emitting diode and growth method therefor
JP2009212139A (en) ZnO SEMICONDUCTOR ELEMENT
JP5997258B2 (en) Stacked substrate of silicon single crystal and group III nitride single crystal having off-angle, and method for manufacturing the same
CN106848017B (en) A kind of epitaxial wafer and its growing method of GaN base light emitting
CN109103312B (en) Gallium nitride-based light emitting diode epitaxial wafer and manufacturing method thereof
WO2009104756A1 (en) ZnO SEMICONDUCTOR ELEMENT
Kushi et al. High speed growth of device quality GaN and InGaN by RF-MBE
JP2005129923A (en) Nitride semiconductor, light emitting element using it, light emitting diode, laser element, lamp, and manufacturing method for those
Yusof et al. Analysis using a two-layer model of the transport properties of InGaN epilayers grown on GaN template substrate
JP2011096902A (en) ZuO-BASED COMPOUND SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME
KR101439064B1 (en) Light Emitting Diode having Heterojunction Structure and Method of fabricating the same
KR101471425B1 (en) Manufacturing Method of Semiconductor Substrate having Quantum Island for High Quality Semiconductor Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423