JP2009211896A - Manufacturing method of display device - Google Patents

Manufacturing method of display device Download PDF

Info

Publication number
JP2009211896A
JP2009211896A JP2008052812A JP2008052812A JP2009211896A JP 2009211896 A JP2009211896 A JP 2009211896A JP 2008052812 A JP2008052812 A JP 2008052812A JP 2008052812 A JP2008052812 A JP 2008052812A JP 2009211896 A JP2009211896 A JP 2009211896A
Authority
JP
Japan
Prior art keywords
organic
layer
film
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008052812A
Other languages
Japanese (ja)
Inventor
Tetsuo Nakayama
徹生 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008052812A priority Critical patent/JP2009211896A/en
Publication of JP2009211896A publication Critical patent/JP2009211896A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a display device capable of preventing formation of a leakage path caused by a conductive foreign matter generated in the manufacturing process of a transistor element, between the transistor element and a light-emitting element formed on a substrate. <P>SOLUTION: The manufacturing method of the display device comprises: a process of forming a transistor element 501 on a substrate 502, a process to form a flattening film 510 on the substrate 502, in a state of covering the transistor element 501; a process of applying an oxidation treatment with the upper face of the flattening film 510 as a treating surface; and a process of forming a light-emitting element on the planarizing film 510. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、トランジスタ素子と発光素子を有する表示装置の製造方法に関する。   The present invention relates to a method for manufacturing a display device having a transistor element and a light emitting element.

近年、フラットパネルディスプレイの一つとして、有機EL(Electro Luminescence)素子を発光素子として利用して映像を表示する表示装置(以下、「有機EL表示装置」)が注目されている。有機EL表示装置は、有機EL素子自体の発光現象を利用しているために視野角が広く、消費電力が低いなどの優れた特長を備えている。更に、高精細度の高速ビデオ信号に対しても高い応答性を示すことから、特に映像分野等において、実用化に向けた開発が進められている。   In recent years, as one of flat panel displays, a display device that displays an image using an organic EL (Electro Luminescence) element as a light emitting element (hereinafter referred to as an “organic EL display device”) has attracted attention. The organic EL display device has excellent features such as a wide viewing angle and low power consumption because it utilizes the light emission phenomenon of the organic EL element itself. Furthermore, since it exhibits high responsiveness to high-definition high-speed video signals, development for practical use is being promoted particularly in the video field.

有機EL表示装置の駆動方式のうち、薄膜トランジスタ(TFT;Thin Film Transistor)による駆動素子が用いられるアクティブマトリックス方式は、従来のパッシブマトリックス方式に比べて応答性や解像力の点で優れており、前述した特長を有する有機EL表示装置には、特に適した駆動方式と考えられている。   Among the driving methods for organic EL display devices, the active matrix method using a thin film transistor (TFT) driving element is superior to the conventional passive matrix method in terms of responsiveness and resolving power. It is considered to be a driving method particularly suitable for organic EL display devices having features.

アクティブマトリックス型の有機EL表示装置は、少なくとも有機発光材料を有する有機EL素子及び当該有機EL素子を駆動させるための駆動素子(TFT)が設けられた駆動パネルを有し、この駆動パネルと封止パネルとが、有機EL素子を挟むように接着層を介して貼り合わされた構成を有している。アクティブマトリックス型の有機EL表示装置を構成するTFTとしては、少なくとも画素ごとに二つのトランジスタ(例えば、画素の明暗を制御するスイッチングトランジスタと、有機EL素子の発光を制御する駆動トランジスタ)が必要である。   An active matrix type organic EL display device includes a drive panel provided with at least an organic EL element having an organic light emitting material and a drive element (TFT) for driving the organic EL element. The panel has a configuration in which an organic EL element is sandwiched through an adhesive layer. As a TFT constituting an active matrix organic EL display device, at least two transistors are required for each pixel (for example, a switching transistor for controlling the brightness of a pixel and a driving transistor for controlling light emission of the organic EL element). .

図9はアクティブマトリックス型の有機EL表示装置に適用されるTFT素子と有機EL素子の構造を示す断面図である。TFT素子501は、基板502上に形成されたゲート電極503、ゲート絶縁膜504、チャネル層505、チャネル保護層506、コンタクト層507、ソース電極508s、ドレイン電極508d等によって構成されている。   FIG. 9 is a sectional view showing the structure of a TFT element and an organic EL element applied to an active matrix type organic EL display device. The TFT element 501 includes a gate electrode 503, a gate insulating film 504, a channel layer 505, a channel protective layer 506, a contact layer 507, a source electrode 508s, a drain electrode 508d, and the like formed over the substrate 502.

基板502は、例えば樹脂又はガラスなどの電気絶縁性を有する基板である。ゲート電極503は、例えばモリブデン金属膜を帯状に形成したものである。ゲート絶縁膜504は、シリコン無機物、例えばSiNx又はSiOxの単層膜、あるいはSiNxとSiOxの積層膜である。チャネル層505は、アモルファスシリコン又は微結晶シリコンからなる半導体層である。チャネル保護層506は、TFT素子の製造工程でソース・ドレイン電極と半導体層505のエッチング時に、チャネル部が腐食してしまうことを防止するエッチングストップ層となるものである。   The board | substrate 502 is a board | substrate which has electrical insulation, such as resin or glass, for example. The gate electrode 503 is formed, for example, by forming a molybdenum metal film into a strip shape. The gate insulating film 504 is a silicon inorganic material, for example, a single layer film of SiNx or SiOx, or a laminated film of SiNx and SiOx. The channel layer 505 is a semiconductor layer made of amorphous silicon or microcrystalline silicon. The channel protective layer 506 serves as an etching stop layer that prevents the channel portion from being corroded during etching of the source / drain electrodes and the semiconductor layer 505 in the TFT element manufacturing process.

コンタクト層507は、リンなどを含んだオーミックコンタクト層になっている。ソース電極508s及びドレイン電極508dは、例えば、チタン又はアルミニウム、もしくはそれらを積層した金属層となっている。以上の構成からなるTFT素子501の上には、例えばSiNxなどからなるパッシベーション膜509が形成されている。   The contact layer 507 is an ohmic contact layer containing phosphorus or the like. The source electrode 508s and the drain electrode 508d are, for example, titanium or aluminum, or a metal layer obtained by stacking them. A passivation film 509 made of, for example, SiNx is formed on the TFT element 501 having the above configuration.

TFT素子501の上には、これを覆う状態で平坦化膜510が形成されている。そして、この平坦化膜510の上に、発光素子となる有機EL素子511が形成されている。有機EL素子511は、大きくは、下部電極512と、有機層513と、上部電極514とによって構成されている。有機層513は、少なくとも発光層を含むものであって、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層の4層構造、もしくはこれに電子注入層を加えた5層構造になっている。有機EL素子511は、絶縁膜パターン515によって画素ごとに分離(区分)されている。また、平坦化膜510には、TFT素子501と有機EL素子511とを電気的に接続するためのコンタクト部516が形成されている。有機EL素子511の上部電極14は、保護膜517によって覆われている。   A planarizing film 510 is formed on the TFT element 501 so as to cover it. On the planarizing film 510, an organic EL element 511 serving as a light emitting element is formed. The organic EL element 511 mainly includes a lower electrode 512, an organic layer 513, and an upper electrode 514. The organic layer 513 includes at least a light-emitting layer. For example, the organic layer 513 has a four-layer structure of a hole injection layer, a hole transport layer, a light-emitting layer, and an electron transport layer, or a five-layer structure in which an electron injection layer is added thereto. It has become. The organic EL element 511 is separated (divided) for each pixel by an insulating film pattern 515. In addition, a contact portion 516 for electrically connecting the TFT element 501 and the organic EL element 511 is formed on the planarizing film 510. The upper electrode 14 of the organic EL element 511 is covered with a protective film 517.

ところで、有機EL表示装置の表示画面を構成する多数の画素の中には、電源オンの駆動状態で常に発光し続ける画素となる輝点や、発光しない画素となる滅点が生じることがある。これらの非正常画素である輝点や滅点は、表示品質を大きく低下させるため、その発生を抑えることが必要とされている。非正常画素が生じる原因は、TFT素子を作成する工程(以下、「TFT素子作成工程」)の中で発生するものや、TFT素子作成工程後に発生するものがある。このうち、TFT素子作成工程後に発生する原因の一つとしては、下部電極の上に導電性のごみ(微細な塵)などが付着し、これによって下部電極と上部電極の間でリークパスが発生し、滅点となる場合がある。   By the way, among many pixels constituting the display screen of the organic EL display device, there may be a bright spot that becomes a pixel that always emits light in a power-on driving state or a dark spot that becomes a pixel that does not emit light. Since these bright pixels and dark spots, which are abnormal pixels, greatly reduce the display quality, it is necessary to suppress their occurrence. The cause of the occurrence of an abnormal pixel is one that occurs in a process of creating a TFT element (hereinafter referred to as “TFT element creation process”) or one that occurs after the TFT element creation process. Among these, one of the causes that occur after the TFT device fabrication process is that conductive dust (fine dust) or the like adheres to the lower electrode, which causes a leak path between the lower electrode and the upper electrode. , May be a dark spot.

TFT素子作成工程後に原因がある滅点の回避方法として、例えば、下記特許文献1〜3などが提案されている。特許文献1においては、下部電極と有機層の間に絶縁膜を形成することで、上記リークパスの発生を防止している。また、特許文献2においては、下部電極と有機層の間に高抵抗の正孔注入層を緩衝層として形成することで、上記リークパスの発生を防止している。また、特許文献3においては、下部電極の表層を高抵抗化することで、上記リークパスの発生を防止している。   For example, Patent Documents 1 to 3 listed below have been proposed as a method for avoiding a dark spot caused after the TFT element creation process. In Patent Document 1, the generation of the leak path is prevented by forming an insulating film between the lower electrode and the organic layer. In Patent Document 2, the occurrence of the leak path is prevented by forming a high-resistance hole injection layer as a buffer layer between the lower electrode and the organic layer. Further, in Patent Document 3, the occurrence of the leak path is prevented by increasing the resistance of the surface layer of the lower electrode.

特開平11−224781号公報Japanese Patent Laid-Open No. 11-224781 特開2001−35667号公報JP 2001-35667 A 特開2006−338916号公報JP 2006-338916 A

しかしながら、上記特許文献1〜3に記載されている提案は、TFT素子作成以降の工程に原因がある輝点や滅点の防止には有効であるが、TFT素子作成工程中に原因がある輝点や滅点の防止には有効ではない。すなわち、TFT素子作成工程中に発生する輝点や滅点の原因のなかには、レジスト塗布工程や成膜工程、エッチング工程中でのごみ(微小な塵)の発生などによりパターニング不良が起こる場合や、そのごみ自身が基板上に残り、輝点や滅点の非正常画素の原因となる場合がある。このため、例えば図10に示すように、TFT素子作成工程中に、TFT素子501につながる配線521に接触(電気的に接続)する状態で導電性の異物520が残り、この異物520の一部が平坦化膜510の上面から突き出した状態で、有機EL素子511の下部電極512が形成された場合は、有機EL素子511の下部電極512とTFT素子501との間にリークパスが形成され、非正常画素の一つである輝点となってしまう。   However, the proposals described in the above Patent Documents 1 to 3 are effective in preventing bright spots and dark spots caused by the steps after the TFT element creation, but the bright spots caused during the TFT element creation process are effective. It is not effective in preventing dots and dark spots. That is, among the causes of bright spots and dark spots that occur during the TFT element creation process, patterning defects may occur due to the generation of dust (fine dust) during the resist coating process, film formation process, etching process, The dust itself remains on the substrate and may cause abnormal pixels such as bright spots and dark spots. For this reason, for example, as shown in FIG. 10, during the TFT element creation process, the conductive foreign matter 520 remains in contact (electrically connected) with the wiring 521 connected to the TFT element 501, and a part of the foreign matter 520 is left. When the lower electrode 512 of the organic EL element 511 is formed in a state of protruding from the upper surface of the planarizing film 510, a leak path is formed between the lower electrode 512 of the organic EL element 511 and the TFT element 501. It becomes a bright spot which is one of the normal pixels.

本発明は、基板上に形成されるトランジスタ素子と発光素子との間に、トランジスタ素子の製造工程中に発生する導電性の異物が原因となって、リークパスが形成されることを防止することができる表示装置の製造方法を提供することを目的とする。   The present invention can prevent a leak path from being formed between a transistor element formed on a substrate and a light emitting element due to conductive foreign matter generated during the manufacturing process of the transistor element. An object of the present invention is to provide a method for manufacturing a display device.

本発明に係る表示装置の製造方法は、基板上にトランジスタ素子を形成する工程と、前記基板上に前記トランジスタ素子を覆う状態で平坦化膜を形成する工程と、前記平坦化膜の上面を被処理面として酸化処理を施す工程と、前記平坦化膜の上に発光素子を形成する工程とを有することを特徴としている。   The method for manufacturing a display device according to the present invention includes a step of forming a transistor element on a substrate, a step of forming a planarization film on the substrate so as to cover the transistor element, and an upper surface of the planarization film. It has the process of performing an oxidation process as a process surface, and the process of forming a light emitting element on the said planarization film | membrane.

本発明に係る表示装置の製造方法においては、基板上に形成されたトランジスタ素子を覆うように平坦化膜を形成した段階で、当該平坦化膜の上面を被処理面として酸化処理を施すことにより、トランジスタ素子の製造工程中に付着した導電性の異物が平坦化膜の上面から突出していた場合は、その突出部分が酸化処理によって不導体化される。このため、トランジスタ素子と発光素子の間との間に、上記異物が原因となってリークパスが形成されることがない。   In the method for manufacturing a display device according to the present invention, at the stage where the planarization film is formed so as to cover the transistor elements formed on the substrate, an oxidation process is performed using the upper surface of the planarization film as a surface to be processed. When the conductive foreign matter adhering during the manufacturing process of the transistor element protrudes from the upper surface of the planarizing film, the protruding portion is made non-conductive by the oxidation treatment. Therefore, a leak path is not formed between the transistor element and the light emitting element due to the foreign matter.

本発明によれば、基板上に形成されるトランジスタ素子と発光素子との間に、トランジスタ素子の製造工程中に発生する導電性の異物が原因となって、リークパスが形成されることを未然に防止することができる。このため、輝点や滅点などの非正常画素の発生を抑止した高品質な有機EL表示装置を提供することが可能となる。   According to the present invention, it is possible to form a leakage path between a transistor element formed on a substrate and a light emitting element due to a conductive foreign matter generated during the manufacturing process of the transistor element. Can be prevented. Therefore, it is possible to provide a high-quality organic EL display device that suppresses the occurrence of abnormal pixels such as bright spots and dark spots.

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。   Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the technical scope of the present invention is not limited to the embodiments described below, and various modifications and improvements have been made within the scope of deriving specific effects obtained by the constituent requirements of the invention and combinations thereof. Also includes form.

図1は有機EL表示装置の構成例を示す断面図である。図示した有機EL表示装置1は複数(多数)の有機EL素子2を用いて構成されるものである。有機EL素子2は、R(赤),G(緑),B(青)の発光色の違いで単位画素ごとに区分されている。ただし、図1では、そのうちの1つだけを示している。   FIG. 1 is a cross-sectional view illustrating a configuration example of an organic EL display device. The illustrated organic EL display device 1 is configured using a plurality (large number) of organic EL elements 2. The organic EL element 2 is divided for each unit pixel by the difference in emission colors of R (red), G (green), and B (blue). However, FIG. 1 shows only one of them.

有機EL素子2は素子形成用基板3を用いて構成されている。素子形成用基板3上には、図示しないスイッチング素子となるTFT(薄膜トランジスタ)素子とともに、下部電極4、絶縁層5、有機層6及び上部電極7が順に積層されている。さらに、上部電極7は保護層8によって覆われ、この保護層8の上に接着層9を介して対向基板10が配置されている。有機EL素子2は、有機材料からなる有機層6を下部電極4と上部電極7でサンドイッチ状に挟み込んだ構造になっている。   The organic EL element 2 is configured using an element forming substrate 3. On the element forming substrate 3, a lower electrode 4, an insulating layer 5, an organic layer 6, and an upper electrode 7 are sequentially laminated together with a TFT (thin film transistor) element serving as a switching element (not shown). Further, the upper electrode 7 is covered with a protective layer 8, and a counter substrate 10 is disposed on the protective layer 8 via an adhesive layer 9. The organic EL element 2 has a structure in which an organic layer 6 made of an organic material is sandwiched between a lower electrode 4 and an upper electrode 7.

素子形成用基板3と対向基板10は、それぞれ透明なガラス基板によって構成されるものである。素子形成用基板3と対向基板10は、それら2枚の基板の間に、下部電極4、絶縁層5、有機層6、上部電極7、保護層8、接着層9を挟み込むかたちで、互いに対向する状態に配置されている。   The element forming substrate 3 and the counter substrate 10 are each composed of a transparent glass substrate. The element forming substrate 3 and the counter substrate 10 face each other in such a manner that the lower electrode 4, the insulating layer 5, the organic layer 6, the upper electrode 7, the protective layer 8, and the adhesive layer 9 are sandwiched between the two substrates. It is arranged in a state to do.

下部電極4及び上部電極7は、一方がアノード電極となり、他方がカソード電極となる。下部電極4は、有機EL表示装置1が上面発光型である場合には高反射性材料で構成され、有機EL表示装置1が透過型である場合は透明材料で構成される。   One of the lower electrode 4 and the upper electrode 7 serves as an anode electrode, and the other serves as a cathode electrode. The lower electrode 4 is made of a highly reflective material when the organic EL display device 1 is a top emission type, and is made of a transparent material when the organic EL display device 1 is a transmissive type.

ここでは、一例として、有機EL表示装置1が上面発光型で、下部電極4がアノード電極である場合を想定している。この場合、下部電極4は、例えば銀(Ag)、アルミニウム(Al)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、タンタル(Ta)、タングステン(W)、プラチナ(Pt)さらには金(Au)のように、反射率の高い導電性材料、又はその合金で構成される。   Here, as an example, it is assumed that the organic EL display device 1 is a top emission type and the lower electrode 4 is an anode electrode. In this case, the lower electrode 4 is made of, for example, silver (Ag), aluminum (Al), chromium (Cr), iron (Fe), cobalt (Co), nickel (Ni), copper (Cu), tantalum (Ta), tungsten (W), platinum (Pt), and gold (Au), such as a highly reflective conductive material or an alloy thereof.

なお、有機EL表示装置1が上面発光型で、下部電極4がカソード電極である場合は、下部電極4は、例えばアルミニウム(Al),インジウム(In),マグネシウム(Mg)−銀(Ag)合金,リチウム(Li)−フッ素(F)化合物、リチウム-酸素(O)化合物のように、仕事関数が小さく、かつ、光反射率の高い導電性材料で構成される。   When the organic EL display device 1 is a top emission type and the lower electrode 4 is a cathode electrode, the lower electrode 4 is made of, for example, an aluminum (Al), indium (In), magnesium (Mg) -silver (Ag) alloy. , Such as a lithium (Li) -fluorine (F) compound and a lithium-oxygen (O) compound, which are made of a conductive material having a small work function and high light reflectance.

また、有機EL表示装置1が透過型で、下部電極4がアノード電極である場合は、下部電極4は、例えばITO(Indium−Tin−Oxide)やIZO(Inidium−Zinc−Oxide)のように、透過率の高い導電性材料で構成される。また、有機EL表示装置1が透過型で、下部電極4がカソード電極である場合は、下部電極4は、仕事関数が小さく、かつ、光透過率の高い導電性材料で構成される。   When the organic EL display device 1 is a transmissive type and the lower electrode 4 is an anode electrode, the lower electrode 4 is, for example, ITO (Indium-Tin-Oxide) or IZO (Indium-Zinc-Oxide). It is composed of a conductive material with high transmittance. When the organic EL display device 1 is a transmissive type and the lower electrode 4 is a cathode electrode, the lower electrode 4 is made of a conductive material having a low work function and high light transmittance.

絶縁層5は、下部電極4の周辺部を覆う状態で素子形成用基板3の上面に形成されている。絶縁層5には単位画素ごとに窓が形成されており、この窓の開口部分で下部電極4が露出している。絶縁層5は、例えばポリイミドやフォトレジスト等の有機絶縁材料や、酸化シリコンのような無機絶縁材料を用いて形成されるものである。   The insulating layer 5 is formed on the upper surface of the element forming substrate 3 so as to cover the periphery of the lower electrode 4. A window is formed in the insulating layer 5 for each unit pixel, and the lower electrode 4 is exposed at the opening of the window. The insulating layer 5 is formed using an organic insulating material such as polyimide or photoresist, or an inorganic insulating material such as silicon oxide.

有機層6は、例えば図2に示すように、素子形成用基板3側から順に、正孔注入層61、正孔輸送層62、発光層63(63r,63g,63b)及び電子輸送層64を積層した4層の積層構造を有するものである。   For example, as shown in FIG. 2, the organic layer 6 includes a hole injection layer 61, a hole transport layer 62, a light emitting layer 63 (63 r, 63 g, 63 b) and an electron transport layer 64 in order from the element forming substrate 3 side. It has a laminated structure of four layers.

正孔注入層61は、例えば、m−MTDATA〔4,4,4 -tris(3-methylphenylphenylamino)triphenylamine〕によって形成されるものである。正孔輸送層62は、例えば、α−NPD[4,4-bis(N-1-naphthyl-N-phenylamino)biphenyl]によって形成されるものである。なお、材料はこれに限定されず、例えばベンジジン誘導体、スチリルアミン誘導体、トリフェニルメタン誘導体、ヒドラゾン誘導体などの正孔輸送材料を用いることができる。また、正孔注入層61及び正孔輸送層62は、それぞれ複数層からなる積層構造であってもよい。   The hole injection layer 61 is formed of, for example, m-MTDATA [4,4,4-tris (3-methylphenylphenylamino) triphenylamine]. The hole transport layer 62 is formed of, for example, α-NPD [4,4-bis (N-1-naphthyl-N-phenylamino) biphenyl]. Note that the material is not limited to this, and hole transport materials such as a benzidine derivative, a styrylamine derivative, a triphenylmethane derivative, and a hydrazone derivative can be used. Moreover, the hole injection layer 61 and the hole transport layer 62 may each have a laminated structure including a plurality of layers.

発光層63は、RGBの色成分ごとに異なる有機発光材料によって形成されるものである。具体的には、赤色発光層63rは、例えば、ホスト材料となるADNに、ドーパント材料として2,6≡ビス[(4’≡メトキシジフェニルアミノ)スチリル]≡1,5≡ジシアノナフタレン(BSN)を30重量%混合したものにより構成される。緑色発光層63gは、例えば、ホスト材料となるADNに、ドーパント材料としてクマリン6を5重量%混合したものにより構成される。青色発光層63bは、例えば、ゲスト材料となるADNに、ドーパント材料として4,4’≡ビス[2≡{4≡(N,N≡ジフェニルアミノ)フェニル}ビニル]ビフェニル(DPAVBi)を2.5重量%混合したものにより構成される。各色の発光層63r,63g,63bは、画素の色配列に応じてマトリクス状に配置される。   The light emitting layer 63 is formed of a different organic light emitting material for each RGB color component. Specifically, the red light emitting layer 63r includes, for example, 2,6≡bis [(4′≡methoxydiphenylamino) styryl] ≡1,5≡dicyanonaphthalene (BSN) as a dopant material to ADN as a host material. It is composed of a mixture of 30% by weight. The green light emitting layer 63g is composed of, for example, 5% by weight of coumarin 6 as a dopant material mixed with ADN as a host material. For example, the blue light emitting layer 63b is formed by adding 4,4′≡bis [2≡ {4≡ (N, N≡diphenylamino) phenyl} vinyl] biphenyl (DPAVBi) as a dopant material to ADN as a guest material. Consists of a mixture by weight%. The light emitting layers 63r, 63g, and 63b for each color are arranged in a matrix according to the color arrangement of the pixels.

電子輸送層64は、例えば、8≡ヒドロキシキノリンアルミニウム(Alq3 )によって形成されるものである。なお、有機層6については、ここで例示する4層の構造に限らず、少なくとも発光層を含む層であればよい。例えば、上述した4層(正孔注入層、正孔輸送層、発光層、電子輸送層)の構造以外にも、図示しない電子注入層を加えた5層の構造であってもよいし、それよりも層数が少ない又は多い構造であってもよい。   The electron transport layer 64 is made of, for example, 8≡hydroxyquinoline aluminum (Alq3). The organic layer 6 is not limited to the four-layer structure illustrated here, and may be any layer including at least a light emitting layer. For example, in addition to the above-described four-layer structure (hole injection layer, hole transport layer, light emitting layer, electron transport layer), a five-layer structure including an electron injection layer (not shown) may be used. It may be a structure having a smaller or larger number of layers.

上部電極7は、有機EL表示装置1が上面発光型である場合は、透明又は半透明の導電性材料で構成され、有機EL表示装置1が透過型である場合は、高反射性材料で構成される。   The upper electrode 7 is made of a transparent or translucent conductive material when the organic EL display device 1 is a top emission type, and is made of a highly reflective material when the organic EL display device 1 is a transmission type. Is done.

以上の素子形成用基板3、下部電極4、絶縁層5、有機層6、上部電極7により、有機EL素子2(赤色有機EL素子2r、緑色有機EL素子2g、青色有機EL素子2b)が構成されている。   The element forming substrate 3, the lower electrode 4, the insulating layer 5, the organic layer 6, and the upper electrode 7 constitute the organic EL element 2 (red organic EL element 2r, green organic EL element 2g, blue organic EL element 2b). Has been.

保護層8は、上部電極7や有機層6への水分の到達を防止するなどの目的で形成されるものである。このため、保護層8は、透水性及び吸水性の低い材料を用いて十分な膜厚で形成される。また、保護層8は、有機EL表示装置1が上面発光型である場合には、有機層6で発光させた光を透過させる必要があるため、例えば80%程度の光透過率を有する材料で構成される。   The protective layer 8 is formed for the purpose of preventing moisture from reaching the upper electrode 7 and the organic layer 6. For this reason, the protective layer 8 is formed with sufficient film thickness using a material with low water permeability and water absorption. Further, since the protective layer 8 needs to transmit light emitted from the organic layer 6 when the organic EL display device 1 is a top emission type, it is made of a material having a light transmittance of about 80%, for example. Composed.

また、上部電極7を金属薄膜で形成し、この金属薄膜の上に直接、絶縁性の保護層8を形成するものとすると、保護層8の形成材料として、無機アモルファス性の絶縁性材料、例えばアモルファスシリコン(α−Si)、アモルファス炭化シリコン(α−SiC)、アモルファス窒化シリコン(α−Si1-x Nx )、さらにはアモルファスカーボン(α−C)等を好適に用いることができる。このような無機アモルファス性の絶縁性材料は、グレインを構成しないため透水性が低く、良好な保護層8となる。   If the upper electrode 7 is formed of a metal thin film and the insulating protective layer 8 is formed directly on the metal thin film, an inorganic amorphous insulating material, for example, as a material for forming the protective layer 8 is used. Amorphous silicon (α-Si), amorphous silicon carbide (α-SiC), amorphous silicon nitride (α-Si1-xNx), and amorphous carbon (α-C) can be preferably used. Such an inorganic amorphous insulating material does not constitute grains, and therefore has a low water permeability and becomes a good protective layer 8.

接着層9は、例えばUV(紫外線)硬化型樹脂によって形成されるものである。接着層9は、対向基板10を固着させるためのものである。   The adhesive layer 9 is formed of, for example, a UV (ultraviolet) curable resin. The adhesive layer 9 is for fixing the counter substrate 10.

なお、ここでの図示は省略したが、このような構成の有機EL表示装置1にカラーフィルタを組み合わせて設ける場合には、RGBの各色に対応する有機EL素子2r,2g,2bから発せられる発光のスペクトルのピーク波長近傍の光のみを透過するカラーフィルタを、各色の有機EL素子2r,2g,2bの光取り出し面側に設けることになる。   Although illustration is omitted here, when the organic EL display device 1 having such a configuration is provided with a combination of color filters, light emission emitted from the organic EL elements 2r, 2g, and 2b corresponding to each color of RGB. A color filter that transmits only light in the vicinity of the peak wavelength of the spectrum is provided on the light extraction surface side of each color organic EL element 2r, 2g, 2b.

<駆動回路の構成>
図3は有機EL表示装置の駆動回路の構成例を示す図である。有機EL表示装置1の駆動回路は、素子形成用基板3上に形成されている。さらに詳述すると、素子形成用基板3上には、表示領域11とその周辺領域12とが設定されている。表示領域11には、複数の走査線13と複数の信号線14とが縦横にマトリクス状に配線されている。走査線13と信号線14の各交差部には画素15が一つずつ設けられている。各々の画素15には、上述した有機EL素子2を含む画素回路が設けられている。また周辺領域11には、走査線13を走査駆動する走査線駆動回路16と、輝度情報に応じた映像信号(すなわち入力信号)を信号線14に供給する信号線駆動回路17とが配置されている。
<Configuration of drive circuit>
FIG. 3 is a diagram illustrating a configuration example of a drive circuit of the organic EL display device. The drive circuit of the organic EL display device 1 is formed on the element forming substrate 3. More specifically, the display area 11 and its peripheral area 12 are set on the element forming substrate 3. In the display area 11, a plurality of scanning lines 13 and a plurality of signal lines 14 are wired in a matrix form vertically and horizontally. One pixel 15 is provided at each intersection of the scanning line 13 and the signal line 14. Each pixel 15 is provided with a pixel circuit including the organic EL element 2 described above. In the peripheral region 11, a scanning line driving circuit 16 that scans and drives the scanning lines 13 and a signal line driving circuit 17 that supplies a video signal (that is, an input signal) corresponding to luminance information to the signal line 14 are arranged. Yes.

<画素回路の構成>
図4は画素回路の構成例を示す図である。画素回路は、例えば有機EL素子2、駆動トランジスタTr1、書き込みトランジスタ(サンプリングトランジスタ)Tr2、及び保持容量Csによって構成されている。トランジスタTr1,TR2は、いずれもTFT素子によって構成されている。この画素回路では、走査線駆動回路16の駆動により、書き込みトランジスタTr2を介して信号線14から書き込まれた映像信号が保持容量Csに保持され、保持された信号量に応じた電流が駆動トランジスタTr1から有機EL素子2に供給され、この電流値に応じた輝度で有機EL素子2が発光する。
<Configuration of pixel circuit>
FIG. 4 is a diagram illustrating a configuration example of a pixel circuit. The pixel circuit includes, for example, an organic EL element 2, a driving transistor Tr1, a writing transistor (sampling transistor) Tr2, and a storage capacitor Cs. The transistors Tr1 and TR2 are both composed of TFT elements. In this pixel circuit, the video signal written from the signal line 14 via the write transistor Tr2 is held in the holding capacitor Cs by driving the scanning line driving circuit 16, and a current corresponding to the held signal amount is supplied to the drive transistor Tr1. Is supplied to the organic EL element 2, and the organic EL element 2 emits light with a luminance corresponding to the current value.

なお、上記のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けたりして画素回路を構成してもよい。また、周辺領域12には、画素回路の変更に応じて必要な駆動回路を追加してもよい。   Note that the configuration of the pixel circuit as described above is merely an example, and the pixel circuit may be configured by providing a capacitive element in the pixel circuit or further providing a plurality of transistors as necessary. Further, a necessary drive circuit may be added to the peripheral region 12 according to the change of the pixel circuit.

図5〜図8は本発明の実施の形態に係る有機EL表示装置の製造方法を説明する工程図である。なお、以下の製造方法の説明では、上記「背景技術」で挙げた構成要素と同様に部分に同じ符号を付すものとする。まず、図5(A)に示すように、絶縁性基板からなる基板502上に、例えばスパッタリング法によって、例えばモリブデン膜を100nmの膜厚で成膜した後、公知のフォトリソグラフィーとエッチングを行なうことにより、ゲート電極503を帯状にパターン形成する。その後、ゲート電極503を覆う状態で、例えばシリコン酸化膜又はシリコン窒化膜あるいはそれらの積層膜からなるゲート絶縁膜504を、例えばプラズマCVD法により、基板502上に200nm〜400nm、例えば300nmの膜厚で形成する。   5 to 8 are process diagrams for explaining a method of manufacturing an organic EL display device according to an embodiment of the present invention. In the following description of the manufacturing method, the same reference numerals are assigned to the same components as those described in the “background art”. First, as shown in FIG. 5A, a molybdenum film having a thickness of 100 nm, for example, is formed by sputtering, for example, on a substrate 502 made of an insulating substrate, and then known photolithography and etching are performed. Thus, the gate electrode 503 is patterned in a strip shape. Thereafter, a gate insulating film 504 made of, for example, a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed on the substrate 502 by, for example, a plasma CVD method so as to cover the gate electrode 503, and has a thickness of 200 nm to 400 nm, for example, 300 nm. Form with.

次に、図5(B)に示すように、ゲート絶縁膜504上に、例えば非晶質シリコンからなるチャネル層505を10nm〜30nm、例えば15nmの膜厚で形成する。なお、チャネル層505として、微結晶シリコン層を用いる場合には、非晶質シリコン層を形成した後、例えばレーザーアニール等の方法により微結晶化してもよい。   Next, as shown in FIG. 5B, a channel layer 505 made of, for example, amorphous silicon is formed with a film thickness of 10 nm to 30 nm, for example, 15 nm on the gate insulating film 504. Note that in the case where a microcrystalline silicon layer is used as the channel layer 505, the amorphous silicon layer may be formed and then microcrystallized by a method such as laser annealing.

次いで、図5(C)に示すように、チャネル層505を覆う状態で、ゲート絶縁膜504上に、シリコン窒化膜を200nmの膜厚で形成した後、公知のフォトリソグラフィーとエッチングを行なうことにより、チャネル層505上にこれを覆う状態でチャネル保護層506をパターン形成する。エッチングとしては、例えば弗化水素酸からなる溶液を用いたウェットエッチングを適用することができる。次いで、チャネル保護層506を覆う状態で、チャネル層505の上に、リンからなるn型不純物を含有するシリコン層を、コンタクト層507として形成する。この場合、例えば成膜ガスとしてモノシランと水素を用い、n型の不純物としてホスフィンを用いたプラズマCVD法により、成膜することができる。なお、ガス流量以外の圧力、放電パワー等の成膜パラメーターは適宜設定されることとする。ここで、上記n型シリコン層の厚さは100nmであればよい。   Next, as shown in FIG. 5C, a silicon nitride film having a thickness of 200 nm is formed over the gate insulating film 504 so as to cover the channel layer 505, and then performing known photolithography and etching. The channel protective layer 506 is patterned on the channel layer 505 so as to cover it. As the etching, for example, wet etching using a solution made of hydrofluoric acid can be applied. Next, a silicon layer containing n-type impurities including phosphorus is formed as a contact layer 507 over the channel layer 505 so as to cover the channel protective layer 506. In this case, for example, the film can be formed by a plasma CVD method using monosilane and hydrogen as a film forming gas and phosphine as an n-type impurity. It should be noted that deposition parameters such as pressure and discharge power other than the gas flow rate are appropriately set. Here, the thickness of the n-type silicon layer may be 100 nm.

その後、図5(D)に示すように、フォトリソグラフィーとエッチング工程を経て、コンタクト層507とその下のチャネル層505を島状にパターニングする。この際、ゲート電極503へのコンタクトホール(図示省略)を形成する。   After that, as shown in FIG. 5D, the contact layer 507 and the channel layer 505 thereunder are patterned in an island shape through photolithography and etching processes. At this time, a contact hole (not shown) to the gate electrode 503 is formed.

次に、図6(A)に示すように、パターニングされた上記コンタクト層507とチャネル層505を覆う状態で、例えばチタン/アルミニウム/チタンからなる3層の金属層508を、例えば50nm/100nm/50nmの膜厚で成膜する。   Next, as shown in FIG. 6 (A), a three-layer metal layer 508 made of, for example, titanium / aluminum / titanium is covered with, for example, 50 nm / 100 nm / with the channel layer 505 covered with the patterned contact layer 507 and channel layer 505. The film is formed with a thickness of 50 nm.

次に、図6(B)に示すように、フォトリソグラフィーとエッチング工程を経て、上記3層の金属層508をその下のコンタクト層507とともに、ゲート電極503中央部上方のチャネル層505上で分離することにより、チャネル層505の上にソース電極508sとドレイン電極508dを形成する。ソース電極508s−ドレイン電極508d間のエッチングでは、上記チャネル保護層506がエッチングストップ層として機能する。   Next, as shown in FIG. 6B, through the photolithography and etching process, the three metal layers 508 are separated on the channel layer 505 above the central portion of the gate electrode 503 together with the contact layer 507 therebelow. Thus, the source electrode 508s and the drain electrode 508d are formed on the channel layer 505. In the etching between the source electrode 508s and the drain electrode 508d, the channel protective layer 506 functions as an etching stop layer.

その後、図6(C)に示すように、基板502上の全域を覆う状態で、例えばシリコン窒化膜からなるパッシベーション膜509を200nmの膜厚で形成する。続いて、ドレイン電極508dへのコンタクトホール(図示省略)を形成する。以上で、基板502上にTFT素子501が形成される。   Thereafter, as shown in FIG. 6C, a passivation film 509 made of, for example, a silicon nitride film is formed to a thickness of 200 nm so as to cover the entire area on the substrate 502. Subsequently, a contact hole (not shown) to the drain electrode 508d is formed. Thus, the TFT element 501 is formed on the substrate 502.

次に、図7(A)に示すように、基板502上にTFT素子501を覆う状態で平坦化膜510を形成する。この平坦化膜510は、例えばポリイミドやアクリル剤などの材料を塗布法によって形成すればよい。このとき、TFT素子501の製造工程の中で導電性の異物が基板502の上(TFT素子501上)に付着すると、平坦化膜501を形成した段階で、平坦化膜510の上面から異物の一部が突き出した状態となる場合がある。TFT素子501の製造工程中に生じる導電性の異物としては、例えばソース電極508S及びドレイン電極508Dを構成する3層(チタン/アルミニウム/チタン)の金属膜をスパッタ法で成膜する際に生じる金属粒子や、配線のパターニング不良によって生じるもの、あるいは配線のドライエッチング加工時に生じるゴミなどが考えられる。こうした導電性の異物が平坦化膜510から突き出した状態で有機EL素子511の形成が行なわれると、本来は平坦化膜510で絶縁されるべき素子の部位同士、例えばTFT素子501の配線(特に、ソース電極508s、ドレイン電極508dなど)と有機EL素子511の下部電極512との間でショートが発生し、これが原因となって、非正常画素である輝点不良が発生する。   Next, as shown in FIG. 7A, a planarizing film 510 is formed over the substrate 502 so as to cover the TFT element 501. The planarizing film 510 may be formed by applying a material such as polyimide or an acrylic agent, for example. At this time, if conductive foreign matter adheres on the substrate 502 (on the TFT element 501) during the manufacturing process of the TFT element 501, the foreign matter is removed from the upper surface of the planarizing film 510 at the stage where the planarizing film 501 is formed. Some may protrude. As the conductive foreign matter generated during the manufacturing process of the TFT element 501, for example, metal generated when a three-layer (titanium / aluminum / titanium) metal film constituting the source electrode 508S and the drain electrode 508D is formed by sputtering. It is conceivable that the particles are generated due to defective patterning of wiring, or dust generated during dry etching processing of wiring. When the organic EL element 511 is formed in a state where such conductive foreign matter protrudes from the planarizing film 510, elements of the element that should originally be insulated by the planarizing film 510, for example, the wiring of the TFT element 501 (particularly, , A source electrode 508s, a drain electrode 508d, etc.) and the lower electrode 512 of the organic EL element 511, and this causes a bright spot defect that is an abnormal pixel.

このため、本実施の形態においては、平坦化膜510を形成した後でかつ有機EL素子511を形成する前に、図7(B)に示すように、平坦化膜510の上面を被処理面として酸化処理を施すようにしている。酸化処理としては、例えばオゾン酸化処理(オゾン水洗浄処理)、酸素プラズマ処理などを適用することが可能である。このとき、例えば図8(A)に示すように、平坦化膜510の上面から導電性の異物(金属粒子等)520が突出し、この異物520の端部がTFT素子501につながる配線521に接触(電気的に接続)していた場合には、上記酸化処理によって異物520の表面が酸化される。このため、図8(B)に示すように、平坦化膜510の上面から突出している異物520の表面には酸化処理によって酸化膜522が生成され、この酸化膜522によって異物520の表面が被覆された状態となる。   Therefore, in this embodiment mode, after the planarization film 510 is formed and before the organic EL element 511 is formed, the upper surface of the planarization film 510 is treated as shown in FIG. As shown in FIG. As the oxidation treatment, for example, ozone oxidation treatment (ozone water cleaning treatment), oxygen plasma treatment, or the like can be applied. At this time, for example, as shown in FIG. 8A, conductive foreign matter (metal particles or the like) 520 protrudes from the upper surface of the planarizing film 510 and the end of the foreign matter 520 contacts the wiring 521 connected to the TFT element 501. If (electrically connected), the surface of the foreign material 520 is oxidized by the oxidation treatment. Therefore, as shown in FIG. 8B, an oxide film 522 is generated by an oxidation process on the surface of the foreign matter 520 protruding from the upper surface of the planarization film 510, and the surface of the foreign matter 520 is covered by the oxide film 522. It will be in the state.

その後、図8(C)に示すように、TFT素子501と有機EL素子511を電気的に接続するためのコンタクトホール516を平坦化膜501に形成した後、そのコンタクトホール516を電極材料で埋め込むかたちで平坦化膜501の上に下部電極512を所定のパターンで形成する。次に、画素単位で下部電極512の周囲を絶縁膜パターン515で覆った後、絶縁膜パターン515から露出する下部電極512上に少なくとも発光層を含む有機層513を積層形成する。次に、有機層513と絶縁膜パターン515とを覆う状態で上部電極514を形成し、さらにこの上部電極514を覆う状態で保護膜517を形成する。これにより、基板502上でTFT素子501よりも上層に有機EL素子511が形成される。この有機EL素子511を構成する下部電極512、有機層513及び上部電極514は、それぞれ上記図1において有機EL素子2を構成する下部電極4、有機層6及び上部電極7に相当するものである。   Thereafter, as shown in FIG. 8C, a contact hole 516 for electrically connecting the TFT element 501 and the organic EL element 511 is formed in the planarization film 501, and then the contact hole 516 is filled with an electrode material. A lower electrode 512 is formed in a predetermined pattern on the planarizing film 501 in a form. Next, after surrounding the lower electrode 512 with an insulating film pattern 515 in pixel units, an organic layer 513 including at least a light emitting layer is stacked on the lower electrode 512 exposed from the insulating film pattern 515. Next, the upper electrode 514 is formed so as to cover the organic layer 513 and the insulating film pattern 515, and the protective film 517 is further formed so as to cover this upper electrode 514. As a result, the organic EL element 511 is formed on the substrate 502 above the TFT element 501. The lower electrode 512, the organic layer 513 and the upper electrode 514 constituting the organic EL element 511 correspond to the lower electrode 4, the organic layer 6 and the upper electrode 7 constituting the organic EL element 2 in FIG. .

以上述べた有機EL表示装置の製造方法においては、仮に、TFT素子501の製造工程中に導電性の異物520が付着し、この異物520の一部が突出する状態で平坦化膜510が形成された場合でも、酸化処理によって生成される酸化膜522で異物520の表面を覆うことにより、その突出部分を不導体化することができる。このため、有機EL素子511の下部電極512とその下のTFT素子501につながる配線521との間にリークパスが形成されることがない。したがって、当該リークパスに起因した輝点の発生を未然に防止することができる。このため、輝点や滅点などの非正常画素の発生を抑止した高品質な有機EL表示装置を製造することができる。   In the method of manufacturing the organic EL display device described above, it is assumed that the conductive foreign matter 520 is attached during the manufacturing process of the TFT element 501, and the planarizing film 510 is formed in a state in which a part of the foreign matter 520 protrudes. Even in this case, by covering the surface of the foreign material 520 with the oxide film 522 generated by the oxidation treatment, the protruding portion can be made nonconductive. For this reason, a leak path is not formed between the lower electrode 512 of the organic EL element 511 and the wiring 521 connected to the TFT element 501 therebelow. Therefore, it is possible to prevent the occurrence of bright spots due to the leak path. Therefore, it is possible to manufacture a high-quality organic EL display device that suppresses the occurrence of abnormal pixels such as bright spots and dark spots.

なお、上記製造方法で挙げた各工程のなかで、基板502上に平坦化膜510を形成した後に行なう酸化処理は、すべての基板502を対象に実施してもよいし、一部の基板502を対象に実施してもよい。具体的には、基板502上に平坦化膜510を形成した後で、かつ有機EL素子511の下部電極512を形成する前の段階で、例えば顕微鏡を用いた外観検査などにより、平坦化膜510の上面(表面)に導電性の異物520が存在するかどうかを確認する工程を設け、この工程で異物520の存在が確認された基板502だけを対象に酸化処理を施すようにしてもよい。その場合は、リペアが必要な基板502だけを対象に酸化処理を施すことができる。   Note that the oxidation treatment performed after the planarization film 510 is formed over the substrate 502 among the steps described in the above manufacturing method may be performed on all the substrates 502 or some of the substrates 502. You may carry out for object. Specifically, after the planarization film 510 is formed on the substrate 502 and before the lower electrode 512 of the organic EL element 511 is formed, the planarization film 510 is obtained by visual inspection using a microscope, for example. A step of confirming whether or not the conductive foreign matter 520 exists on the upper surface (surface) of the substrate may be provided, and the oxidation treatment may be performed only on the substrate 502 in which the presence of the foreign matter 520 is confirmed in this step. In that case, oxidation treatment can be performed only on the substrate 502 that needs repair.

有機EL表示装置の構成例を示す断面図である。It is sectional drawing which shows the structural example of an organic electroluminescence display. 有機EL素子の積層構造の一例を示す断面図である。It is sectional drawing which shows an example of the laminated structure of an organic EL element. 有機EL表示装置の駆動回路の構成例を示す図である。It is a figure which shows the structural example of the drive circuit of an organic electroluminescent display apparatus. 画素回路の構成例を示す図である。It is a figure which shows the structural example of a pixel circuit. 本発明の実施の形態に係る有機EL表示装置の製造方法を説明する工程図(その1)である。It is process drawing (the 1) explaining the manufacturing method of the organic electroluminescence display which concerns on embodiment of this invention. 本発明の実施の形態に係る有機EL表示装置の製造方法を説明する工程図(その2)である。It is process drawing (the 2) explaining the manufacturing method of the organic electroluminescence display which concerns on embodiment of this invention. 本発明の実施の形態に係る有機EL表示装置の製造方法を説明する工程図(その3)である。It is process drawing (the 3) explaining the manufacturing method of the organic electroluminescence display which concerns on embodiment of this invention. 本発明の実施の形態に係る有機EL表示装置の製造方法を説明する工程図(その4)である。It is process drawing (the 4) explaining the manufacturing method of the organic electroluminescence display which concerns on embodiment of this invention. アクティブマトリックス型の有機EL表示装置に適用されるTFT素子と有機EL素子の構造を示す断面図である。It is sectional drawing which shows the structure of the TFT element and organic EL element which are applied to an active matrix type organic EL display device. 課題を説明する図である。It is a figure explaining a subject.

符号の説明Explanation of symbols

1…有機EL表示装置、2…有機EL素子、4…下部電極、6…有機層、7…上部電極、501…TFT素子、502…基板、510…平坦化膜、511…有機EL素子   DESCRIPTION OF SYMBOLS 1 ... Organic EL display device, 2 ... Organic EL element, 4 ... Lower electrode, 6 ... Organic layer, 7 ... Upper electrode, 501 ... TFT element, 502 ... Substrate, 510 ... Planarizing film, 511 ... Organic EL element

Claims (3)

基板上にトランジスタ素子を形成する工程と、
前記基板上に前記トランジスタ素子を覆う状態で平坦化膜を形成する工程と、
前記平坦化膜の上面を被処理面として酸化処理を施す工程と、
前記平坦化膜の上に発光素子を形成する工程と
を有することを特徴とする表示装置の製造方法。
Forming a transistor element on the substrate;
Forming a planarization film on the substrate so as to cover the transistor element;
Performing an oxidation treatment using the upper surface of the planarizing film as a surface to be treated;
And a step of forming a light emitting element on the planarizing film.
前記平坦化膜の上面に導電性の異物が存在するかどうかを確認する工程を含み、
前記導電性の異物の存在が確認された前記基板を対象に前記酸化処理を施す
ことを特徴とする請求項1記載の表示装置の製造方法。
Including the step of confirming whether or not conductive foreign matter is present on the upper surface of the planarization film,
The method for manufacturing a display device according to claim 1, wherein the oxidation treatment is performed on the substrate in which the presence of the conductive foreign matter is confirmed.
前記酸化処理を、オゾン酸化処理又は酸素プラズマ処理によって行なう
ことを特徴とする請求項1記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 1, wherein the oxidation treatment is performed by ozone oxidation treatment or oxygen plasma treatment.
JP2008052812A 2008-03-04 2008-03-04 Manufacturing method of display device Pending JP2009211896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008052812A JP2009211896A (en) 2008-03-04 2008-03-04 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008052812A JP2009211896A (en) 2008-03-04 2008-03-04 Manufacturing method of display device

Publications (1)

Publication Number Publication Date
JP2009211896A true JP2009211896A (en) 2009-09-17

Family

ID=41184855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008052812A Pending JP2009211896A (en) 2008-03-04 2008-03-04 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP2009211896A (en)

Similar Documents

Publication Publication Date Title
JP6691190B2 (en) Light emitting device
TWI501690B (en) Display device and method for manufacturing the same
JP5593676B2 (en) Display device and manufacturing method of display device
JP2008072078A (en) Organic light emitting display unit, and manufacturing method thereof
JP2010108693A (en) Organic el display and its manufacturing method
TW201239855A (en) Light-emitting display and method of manufacturing the same
JP2005038833A (en) Light emitting device and manufacturing method thereof
JPWO2017195560A1 (en) Display device and electronic device
JP6248288B2 (en) Display device and manufacturing method of display device
JP4626649B2 (en) Manufacturing method of organic light emitting device
KR20140081662A (en) Organic electro luminescent device and method of fabricating the same
KR20200032594A (en) Organic light emitting display device
JP4692581B2 (en) Display device manufacturing method and display device
JP2007258189A (en) Manufacturing method of light-emitting device
JP4884452B2 (en) Method for manufacturing organic electroluminescent panel
JP2010153171A (en) Organic el device
JP7312697B2 (en) Displays and electronics
JP2009211896A (en) Manufacturing method of display device
JP2012038544A (en) Organic el display device
JP2009224118A (en) Manufacturing method of organic light-emitting element, organic light-emitting display device, manufacturing method of self light-emitting element, and self light-emitting display device
JP2009070621A (en) Display device
JP2009054371A (en) Display unit
JP4883206B2 (en) Display device
US20230422579A1 (en) Light emitting display device
JP2005116330A (en) Method of manufacturing organic light emitting element, organic light emitting element and display device