JP2009210311A - Performance board discrimination device - Google Patents

Performance board discrimination device Download PDF

Info

Publication number
JP2009210311A
JP2009210311A JP2008051648A JP2008051648A JP2009210311A JP 2009210311 A JP2009210311 A JP 2009210311A JP 2008051648 A JP2008051648 A JP 2008051648A JP 2008051648 A JP2008051648 A JP 2008051648A JP 2009210311 A JP2009210311 A JP 2009210311A
Authority
JP
Japan
Prior art keywords
performance board
head
mounting
performance
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008051648A
Other languages
Japanese (ja)
Inventor
Keiju Kataoka
桂樹 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008051648A priority Critical patent/JP2009210311A/en
Publication of JP2009210311A publication Critical patent/JP2009210311A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a performance board discrimination device can prevent wrong mounting of a performance board having a different specification. <P>SOLUTION: This performance board discrimination device equipped with a test head having a plurality of built-in head mounting cards, and the performance board connected to the test head, is also equipped with a controller for controlling so that the performance board is not locked with the test head, when the connected performance board does not agree with a specification based on a combination of the plurality of head mounting cards built in the test head. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体試験装置のパフォーマンスボードの識別装置に関し、特に、仕様と異なるパフォーマンスボードの誤装着を防止できるパフォーマンスボード識別装置に関する。   The present invention relates to a performance board identification device for a semiconductor test apparatus, and more particularly to a performance board identification device capable of preventing erroneous mounting of a performance board having a different specification.

一般に、半導体試験装置は、被試験対象(以下DUTともいう)であるIC、LSI等に試験信号を与えることにより得られるDUTの出力に基づき、DUTの良否の判定を行なうものである。このような半導体試験装置に関連する先行技術文献には次のようなものがある。   Generally, a semiconductor test apparatus determines whether a DUT is good or bad based on the output of the DUT obtained by giving a test signal to an IC, LSI, or the like to be tested (hereinafter also referred to as a DUT). Prior art documents related to such a semiconductor test apparatus include the following.

特開2005−321238号公報JP-A-2005-321238

ところで、このような半導体試験装置を用いてDUTの良否判定を行なう際には、パフォーマンスボードと呼ばれる接続具を介し、半導体試験装置のテストヘッドをDUTに接続することが行われている。 By the way, when the quality of the DUT is judged using such a semiconductor test apparatus, the test head of the semiconductor test apparatus is connected to the DUT via a connection tool called a performance board.

また、このパフォーマンスボードは、DUTの性質により、例えばDUTに対してパワーを出力するものや、テストパタンを出力するものの他、レベル出力に用いられるもの等が存在する。しかし、このように要求される機能が複数存在するものの、同一種類のパフォーマンスボードでは、これらの機能のすべてを実現することはできないため、複数の種類の中から適切なものが選ばれて実装される。 Further, this performance board includes, for example, one that outputs power to the DUT, one that outputs a test pattern, and one that is used for level output depending on the nature of the DUT. However, although there are multiple functions required in this way, the same type of performance board cannot achieve all of these functions, so the appropriate one is selected and implemented from multiple types. The

以下、図面を参照して従来のパフォーマンスボード識別装置を説明する。図8は、従来のパフォーマンスボード識別装置の構成図である。パフォーマンスボード1は、図示しない電気部品が実装され、DUTの性質に基づいた種々の機能が搭載されたものであり、複数の種類の中から適切なものが実装されて使用される。また、パフォーマンスボードの下面(テストヘッド2側)には、ヘッド側コネクタ12が、そして図示しないピンエレクトロニクスカード側にはカード側コネクタ11が設けられている。   A conventional performance board identification apparatus will be described below with reference to the drawings. FIG. 8 is a configuration diagram of a conventional performance board identification apparatus. The performance board 1 is mounted with electrical components (not shown) and mounted with various functions based on the nature of the DUT. An appropriate one of a plurality of types is mounted and used. A head-side connector 12 is provided on the lower surface (test head 2 side) of the performance board, and a card-side connector 11 is provided on the pin electronics card (not shown).

テストヘッド2には、図9に示すとおり多数のテストヘッド実装カード22が設けられている他、パフォーマンスボードロックスイッチ5、パフォーマンスボード昇降機構(リフタ)6、パフォーマンスボードロック機構7、パフォーマンスボード実装検出回路31、パフォーマンスボード昇降検出回路61、パフォーマンスボードロック検出回路71が設けられている。なお、パフォーマンスボード昇降機構6はエアシリンダ等で構成されている。   The test head 2 is provided with a large number of test head mounting cards 22 as shown in FIG. 9, a performance board lock switch 5, a performance board lifting mechanism (lifter) 6, a performance board locking mechanism 7, and a performance board mounting detection. A circuit 31, a performance board up / down detection circuit 61, and a performance board lock detection circuit 71 are provided. The performance board elevating mechanism 6 is composed of an air cylinder or the like.

また、図9のヘッド実装カード22は、ユーザー毎に構成が異なる場合があり、また納入後もDUTが変更された場合には構成が変更される場合がある。また、テストヘッドの上面(パフォーマンスボード1側)には、パフォーマンスボード1と接続するためのヘッド側コネクタ21が設けられている。 Further, the configuration of the head mounting card 22 in FIG. 9 may be different for each user, and the configuration may be changed when the DUT is changed after delivery. A head-side connector 21 for connecting to the performance board 1 is provided on the upper surface (performance board 1 side) of the test head.

再び図8に戻り説明する。シーケンスコントロール回路4は、テストヘッド2に実装されたパフォーマンスボード実装検出回路31等から出力された信号に基づいて、パフォーマンスボード1とテストヘッド2を接続するための制御を行なう。制御の具体的な内容については次の動作説明で行う。   Returning again to FIG. The sequence control circuit 4 performs control for connecting the performance board 1 and the test head 2 based on a signal output from the performance board mounting detection circuit 31 mounted on the test head 2. The specific contents of the control will be described in the following operation description.

図8の動作を説明する。図10は、図8の動作を説明するためのフローチャートである。パフォーマンスボード1がテストヘッド2に実装されると、パフォーマンスボード実装検出回路31が実装を検知し、制御線33を介して実装が検出された旨の信号がシーケンスコントロール回路4に入力される(ステップA1、ステップA2)。   The operation of FIG. 8 will be described. FIG. 10 is a flowchart for explaining the operation of FIG. When the performance board 1 is mounted on the test head 2, the performance board mounting detection circuit 31 detects the mounting, and a signal indicating that the mounting is detected is input to the sequence control circuit 4 via the control line 33 (step). A1, step A2).

作業者は、パフォーマンスボード1をテストヘッド2に実装後、パフォーマンスボードロックスイッチ5をオンさせる(ステップA3)。パフォーマンスボードロックスイッチ5がオンされると制御線51を介してロックされた旨の信号がシーケンスコントロール回路4に入力される。 After mounting the performance board 1 on the test head 2, the operator turns on the performance board lock switch 5 (step A3). When the performance board lock switch 5 is turned on, a signal indicating that the performance board lock switch 5 is locked is input to the sequence control circuit 4 via the control line 51.

シーケンスコントロール回路4は、制御線41を介してパフォーマンスボード1を降下させる旨の信号をパフォーマンスボード昇降機構6へ出力する(ステップA4)。パフォーマンスボード昇降機構6は、制御線41を介してパフォーマンスボードを降下させる旨の信号を受けると、昇降機構を動作させる。この動作により、パフォーマンスボード1は所定の位置まで下降する。 The sequence control circuit 4 outputs a signal for lowering the performance board 1 to the performance board lifting mechanism 6 via the control line 41 (step A4). When the performance board lifting mechanism 6 receives a signal to lower the performance board via the control line 41, the performance board lifting mechanism 6 operates the lifting mechanism. By this operation, the performance board 1 is lowered to a predetermined position.

リフタの下降が完了すると、パフォーマンスボード昇降検出回路61がメカニカルな昇降状態を検知し、制御線62を介してパフォーマンスボード1の下降が完了した旨の信号をシーケンスコントロール回路4に出力する(ステップA5)。ただし、リフタの下降が確認できない場合にはパフォーマンスボードロックスイッチ5が押されているかの判断となる(ステップA8)。 When the lowering of the lifter is completed, the performance board raising / lowering detection circuit 61 detects a mechanical raising / lowering state and outputs a signal indicating that the lowering of the performance board 1 is completed to the sequence control circuit 4 via the control line 62 (step A5). ). However, if the lowering of the lifter cannot be confirmed, it is determined whether the performance board lock switch 5 has been pressed (step A8).

シーケンスコントロール回路4は、制御線42を介してパフォーマンスボード1をロックする旨の信号をパフォーマンスボードロック機構7に出力する。パフォーマンスボードロック機構7は、この信号を受けて図示しないコネクタロック機構を動作させる(ステップA6)。 The sequence control circuit 4 outputs a signal for locking the performance board 1 to the performance board lock mechanism 7 via the control line 42. In response to this signal, the performance board lock mechanism 7 operates a connector lock mechanism (not shown) (step A6).

コネクタロック機構が動作すると、ヘッド側コネクタ12とヘッド側コネクタ21がロックする。ロック動作が完了すると、パフォーマンスボードロック検出回路71がロック状態を検知し、制御線72を介してロックを検知した旨の信号をシーケンスコントロール回路4に対して出力し接続動作が完了する(ステップA7)。 When the connector locking mechanism operates, the head side connector 12 and the head side connector 21 are locked. When the lock operation is completed, the performance board lock detection circuit 71 detects the lock state and outputs a signal indicating that the lock is detected via the control line 72 to the sequence control circuit 4 to complete the connection operation (step A7). ).

このように、パフォーマンスボード1は、シーケンスコントロール回路4の制御に基づいてテストヘッド2と接続される。 As described above, the performance board 1 is connected to the test head 2 based on the control of the sequence control circuit 4.

ところで、作業者は、ヘッド実装カード22が仕様に基づいて実装されているかを確認した後にテストヘッ2にパフォーマンスボード1を接続している。 By the way, the operator connects the performance board 1 to the test head 2 after confirming whether the head mounting card 22 is mounted based on the specification.

しかし、従来はヘッド実装カード22が仕様どおり実装されていることを作業者が目視により確認していたため、作業者による見間違えが発生し、その結果、パフォーマンスボードを実装する際にコネクタの形状が合わず破損したり、たとえコネクタは嵌合できても仕様と一致していないためにDUTの測定ができなかったりする場合がある。 However, in the past, since the operator visually confirmed that the head mounting card 22 was mounted according to the specification, an error was made by the operator, and as a result, the shape of the connector when mounting the performance board was changed. There is a case where the DUT cannot be measured because the specification does not match even if the connector can be fitted, even though the connector can be fitted.

本発明は、これらの問題点に鑑みてなされたものであり、仕様と異なるパフォーマンスボードの誤装着を防止できるパフォーマンスボード識別装置を提供することを目的とする。   The present invention has been made in view of these problems, and an object of the present invention is to provide a performance board identification device capable of preventing erroneous mounting of a performance board different from the specification.

このような課題を達成するために請求項1記載の発明は、
複数のヘッド実装カードが内蔵されるテストヘッドと、このテストヘッドと接続されるパフォーマンスボートとを備えたパフォーマンスボード識別装置において、
接続される前記パフォーマンスボードが、前記テストヘッドに内蔵された複数の前記ヘッド実装カードの組み合わせに基づく仕様と一致しないときは、エラー表示を行なうコントローラを備えたことを特徴とするパフォーマンスボード識別装置。
In order to achieve such a problem, the invention described in claim 1
In a performance board identification device comprising a test head containing a plurality of head mounting cards and a performance boat connected to the test head,
A performance board identification device comprising: a controller for displaying an error when the connected performance board does not match a specification based on a combination of the plurality of head mounting cards built in the test head.

請求項2記載の発明は、請求項1記載のパフォーマンスボード識別装置において、複数の前記ヘッド実装カードのコネクタの取り付け位置を統一する。   According to a second aspect of the present invention, in the performance board identifying apparatus according to the first aspect, the mounting positions of the connectors of the plurality of head mounted cards are unified.

請求項3記載の発明は、請求項1又は2に記載のパフォーマンスボード識別装置において、
前記パフォーマンスボードはパフォーマンスボードの種別を判別するためのパフォーマンスボード種別設定回路を備え、
前記テストヘッドはこのパフォーマンスボード種別設定回路が実装された位置に基づいて接続されたパフォーマンスボードの種別を判別するパフォーマンスボード実装・種別検出回路を備える。
The invention according to claim 3 is the performance board identification device according to claim 1 or 2,
The performance board includes a performance board type setting circuit for determining the type of the performance board,
The test head includes a performance board mounting / type detection circuit that determines the type of the connected performance board based on the position where the performance board type setting circuit is mounted.

請求項4記載の発明は、請求項1〜3のいずれかに記載のパフォーマンスボード識別装置において、
前記コントローラは、前記パフォーマンスボード実装・種別検出回路から出力されるパフォーマンスボードの種別に関する情報と、前記ヘッド実装カードから出力されるヘッド実装カードを識別するための信号とを比較することによって両者が一致するか否かを判断する。
Invention of Claim 4 is the performance board identification device in any one of Claims 1-3,
The controller compares the information about the type of the performance board output from the performance board mounting / type detection circuit with the signal for identifying the head mounting card output from the head mounting card, so that the two match. Judge whether or not to do.

本発明では、次のような効果がある。作業者が搭載したパフォーマンスボードとテストヘッドの組み合わせが仕様と一致しなければ、両者がロックされず、また、その後の測定作業に移行できないようにしたので、パフォーマンスボードの誤装着を防止できる。   The present invention has the following effects. If the combination of the performance board and test head installed by the operator does not match the specifications, the two will not be locked, and it will not be possible to shift to the subsequent measurement work, thus preventing erroneous mounting of the performance board.

また、ヘッド実装カードの形状を全て統一したので、コネクタ破損が生じない。   Moreover, since all the shapes of the head mounting card are unified, the connector is not damaged.

以下、本発明のパフォーマンスボード識別装置の構成例について図1を参照して説明するが、図8と同一の構成については同一の符号を付して説明を省略する。パフォーマンスボード1には、パフォーマンスボード種別設定回路13が新たに設けられている。 Hereinafter, a configuration example of the performance board identification device of the present invention will be described with reference to FIG. 1, but the same components as those in FIG. The performance board 1 is newly provided with a performance board type setting circuit 13.

また、テストヘッド2には、パフォーマンスボード実装検出回路31の代わりにパフォーマンスボード実装・種別検出回路36が設けられている。制御部8は、比較部82とメモリ83を備える。メモリ83には、テストヘッド2から出力される識別情報が記憶され、この識別情報とパフォーマンスボード実装・種別検出回路36から出力された情報が比較部82で比較される。また、制御部8とシーケンスコントロール回路4でコントローラ85を構成する。 The test head 2 is provided with a performance board mounting / type detection circuit 36 instead of the performance board mounting detection circuit 31. The control unit 8 includes a comparison unit 82 and a memory 83. Identification information output from the test head 2 is stored in the memory 83, and this identification information is compared with information output from the performance board mounting / type detection circuit 36 by the comparison unit 82. The controller 85 and the sequence control circuit 4 constitute a controller 85.

図2の構成を説明する。ヘッド実装カード22には、ヘッド側コネクタ12と嵌合するコネクタ21と、ヘッド実装カード識別信号出力回路23が設けられており、この実装されたカードを識別するための信号が制御線24を介して出力される。また、ヘッド側コネクタ21が実装される位置は、各ヘッド実装カード22で総て同じとする。 The configuration of FIG. 2 will be described. The head mounting card 22 is provided with a connector 21 fitted to the head side connector 12 and a head mounting card identification signal output circuit 23, and a signal for identifying the mounted card is transmitted via the control line 24. Is output. The positions where the head side connectors 21 are mounted are the same for each head mounting card 22.

つづいて、図3の構成を説明する。パフォーマンスボード種別設定回路13は、パフォーマンスボード1のテストヘッド2側に設けられるが、パフォーマンスボード1の種類によって設けられている位置がそれぞれ異なる。また、パフォーマンスボード種別設定回路13は機構部品等で構成される。パフォーマンスボード実装・種別検出回路36は、複数のフォトスイッチ34とエンコーダで構成される。 Next, the configuration of FIG. 3 will be described. The performance board type setting circuit 13 is provided on the test head 2 side of the performance board 1, but the position where the performance board type setting circuit 13 is provided differs depending on the type of the performance board 1. Further, the performance board type setting circuit 13 is composed of mechanical parts and the like. The performance board mounting / type detection circuit 36 includes a plurality of photoswitches 34 and encoders.

そして、どのフォトスイッチ34にパフォーマンスボード種別設定回路13が挿入されたかにより、パフォーマンスボード1の種別を検出し、エンコーダ35が制御線33を介してパフォーマンスボードの種類に関する情報を出力する。 The type of the performance board 1 is detected according to which photo switch 34 the performance board type setting circuit 13 is inserted, and the encoder 35 outputs information on the type of the performance board via the control line 33.

次に、図1の動作について図4を参照して説明する。ここで、図4は図1のフローチャートである。まず、制御部8は、図2のヘッド実装カード識別信号出力回路23から制御線24を介して出力される識別情報を読み込んでメモリ83に記憶する(ステップB1)。 Next, the operation of FIG. 1 will be described with reference to FIG. Here, FIG. 4 is a flowchart of FIG. First, the control unit 8 reads the identification information output from the head mounting card identification signal output circuit 23 of FIG. 2 via the control line 24 and stores it in the memory 83 (step B1).

パフォーマンスボード1が搭載されると、図3のパフォーマンスボード実装・種別検出回路36内のいずれかのフォトスイッチ34が反応する。この情報を、エンコーダ回路35が制御線33を介してとして制御部8へ出力する(ステップB2)。 When the performance board 1 is mounted, any one of the photo switches 34 in the performance board mounting / type detection circuit 36 of FIG. 3 reacts. The encoder circuit 35 outputs this information to the control unit 8 through the control line 33 (step B2).

制御部8は、比較部82で制御線33を介して入力された情報と、総てのヘッド実装カード22から制御線24を介して出力される識別情報との比較判定を行う(ステップB3)。そして、比較判定を行った結果、情報が一致しなかった場合は、図示しない表示装置にエラー表示を行い、パフォーマンスボード1をテストヘッド2に接続する作業は行わない。なお、表示装置にエラー表示を行なう代わりにエラーを知らせる旨のブザーを鳴らしても良い。 The control unit 8 compares and determines the information input from the comparison unit 82 via the control line 33 and the identification information output from all the head mounting cards 22 via the control line 24 (step B3). . If the information does not match as a result of the comparison determination, an error is displayed on a display device (not shown), and the operation of connecting the performance board 1 to the test head 2 is not performed. Instead of displaying an error on the display device, a buzzer for notifying an error may be sounded.

一方、一致した場合には、制御部8は制御線81を介してその旨の信号をシーケンスコントロール回路4に出力する。 On the other hand, if they match, the control unit 8 outputs a signal to that effect to the sequence control circuit 4 via the control line 81.

シーケンスコントロール回路4は、制御線81を介して両者が一致した旨の信号が入力されると、リフタの位置を調整しパフォーマンスボード1をテストヘッド2に接続させる動作を行う(ステップB4)。なお、接続させるシーケンスは従来方式と同様である。 When a signal indicating that the two match is input via the control line 81, the sequence control circuit 4 adjusts the position of the lifter and connects the performance board 1 to the test head 2 (step B4). Note that the connection sequence is the same as in the conventional method.

作業者は、パフォーマンスボード1がテストヘッド2に実装されたのを確認した後に、パフォーマンスボードロックスイッチ5をオンさせる。パフォーマンススイッチ5がオンされると制御線51を介してロックされた旨の信号がシーケンスコントロール回路4に入力される。シーケンスコントロール回路4は、制御線41を介してリフタを下降させる旨の信号をパフォーマンスボード昇降機構6へ出力する。 After confirming that the performance board 1 is mounted on the test head 2, the operator turns on the performance board lock switch 5. When the performance switch 5 is turned on, a signal indicating that the performance switch 5 is locked is input to the sequence control circuit 4 via the control line 51. The sequence control circuit 4 outputs a signal for lowering the lifter to the performance board lifting mechanism 6 via the control line 41.

パフォーマンスボード昇降機構6は、制御線41を介してその旨の信号を受信し、昇降機構を動作させる。パフォーマンスボード1はパフォーマンスボード昇降機構6により指定位置まで下降する(ステップB6)。 The performance board lifting mechanism 6 receives a signal to that effect via the control line 41 and operates the lifting mechanism. The performance board 1 is lowered to the designated position by the performance board lifting mechanism 6 (step B6).

また、下降が完了すると、パフォーマンスボード昇降検出回路61がメカニカルな昇降状態を検知し(ステップB61)、制御線62を介してパフォーマンスボード1の下降が完了した旨の信号をシーケンスコントロール回路4に出力する。一方、下降が検出されない場合にはパフォーマンスボードロックスイッチ5が押されたか否かの判断を行なう(ステップB9)。 When the descent is completed, the performance board elevating detection circuit 61 detects a mechanical elevating state (step B61), and outputs a signal to the sequence control circuit 4 that the descent of the performance board 1 is completed via the control line 62. To do. On the other hand, if no lowering is detected, it is determined whether or not the performance board lock switch 5 has been pressed (step B9).

シーケンスコントロール回路4は、制御線42を介してパフォーマンスボードをロックする旨の信号をパフォーマンスボードロック機構7へ出力する。パフォーマンスボードロック機構7は、制御線42を介してこの信号を受信し、図示しないコネクタロック機構を動作させる(ステップB7)。 The sequence control circuit 4 outputs a signal for locking the performance board to the performance board lock mechanism 7 via the control line 42. The performance board lock mechanism 7 receives this signal via the control line 42 and operates a connector lock mechanism (not shown) (step B7).

コネクタロック機構が動作すると、パフォーマンスボード1上のヘッド側コネクタ12とテストヘッド2側のヘッド側コネクタ21がロックする。パフォーマンスボードロック検出回路71は、ロック状態を検知すると、制御線72を介してロックを検知した旨の信号をシーケンスコントロール回路4に出力し、接続動作が完了する(ステップB8)。 When the connector lock mechanism operates, the head side connector 12 on the performance board 1 and the head side connector 21 on the test head 2 side are locked. When the performance board lock detection circuit 71 detects the lock state, the performance board lock detection circuit 71 outputs a signal indicating that the lock has been detected to the sequence control circuit 4 via the control line 72, and the connection operation is completed (step B8).

このように、パフォーマンスボード1の種類毎に異なった位置に種別設定回路13を設けると共に、識別情報が記憶されたヘッド実装カード識別信号出力回路23を設けたので、仕様と異なるパフォーマンスボードをテストヘッドに装着しようとしてもエラーが表示される。 As described above, the type setting circuit 13 is provided at a different position for each type of the performance board 1 and the head mounting card identification signal output circuit 23 in which the identification information is stored is provided. An error is displayed even if you try to attach it.

また、ヘッド側コネクタ21を実装する位置を各ヘッド実装カード22で共通としたので、仮に仕様と異なるパフォーマンスボードをテストヘッドに装着した場合であっても、コネクタ同士は勘合するので、コネクタが破損することはない。 In addition, since the position where the head side connector 21 is mounted is common to each head mounting card 22, even if a performance board different from the specification is mounted on the test head, the connectors are fitted together, so the connector is damaged. Never do.

次に、図5を参照して本発明の応用例を説明する。また、図5の構成で使用されているテストヘッド2に内蔵された図示しないヘッド実装カード22(図2で説明)と、パフォーマンスボード実装・種別検出回路36(図3で説明)の構成については、それぞれ図2、図3と同様なので説明を省略する。   Next, an application example of the present invention will be described with reference to FIG. The configuration of a head mounting card 22 (not shown) built in the test head 2 used in the configuration of FIG. 5 (described in FIG. 2) and the performance board mounting / type detection circuit 36 (described in FIG. 3) are as follows. These are the same as FIG. 2 and FIG.

また、図5の構成としては、パフォーマンスボード1に、カードロック機構14、カードロック検出回路15、パフォーマンスボード種別信号出力回路16を新たに設けているが、これらの構成の説明は後述する動作説明において併せて行なう。 In the configuration of FIG. 5, a card lock mechanism 14, a card lock detection circuit 15, and a performance board type signal output circuit 16 are newly provided in the performance board 1. The description of these configurations will be described later. In addition to this.

図5の動作を説明する。まず、テストヘッド2とパフォーマンスボード1を接続する。接続完了後に、ヘッド実装カード22から制御線24を介して出力された識別情報とパフォーマンスボード種別信号出力回路9から制御線91を介して出力される情報を比較する。 The operation of FIG. 5 will be described. First, the test head 2 and the performance board 1 are connected. After the connection is completed, the identification information output from the head mounting card 22 via the control line 24 and the information output from the performance board type signal output circuit 9 via the control line 91 are compared.

そして、比較の結果が一致しない場合には、シーケンスコントロール回路4は、接続外部機器110に対してカードロックEN信号46を出力しない。また、接続外部機器110は、カードロックEN信号46が認識できない場合、シーケンスコントロール回路4に対してカード100とパフォーマンスボード1を接続させる要求信号(カードロック要求信号111)を出力しない。 If the comparison results do not match, the sequence control circuit 4 does not output the card lock EN signal 46 to the connected external device 110. If the card lock EN signal 46 cannot be recognized, the connected external device 110 does not output a request signal (card lock request signal 111) for connecting the card 100 and the performance board 1 to the sequence control circuit 4.

一方、比較結果が一致した場合、次の動作に以降する。接続外部機器110よりカード100の認識信号(カード識別信号112)が、シーケンスコントロール回路4に入力される。なお、カード識別信号112は、カード100に予め種別設定をしたメモリ等を設けこのメモリの内容を読み取って認識したり、カード10を接続外部機器11に取付ける際に機構部品位置を変えることで認識したりしてもよい。 On the other hand, if the comparison results match, the next operation is performed. A recognition signal (card identification signal 112) of the card 100 is input to the sequence control circuit 4 from the connected external device 110. The card identification signal 112 is recognized by providing a memory or the like pre-set to the card 100 to read and recognize the contents of the memory, or changing the mechanical component position when the card 10 is attached to the connected external device 11. You may do it.

シーケンスコントロール回路4は、カード識別信号112が入力されるとその情報を、制御線44を介して制御部8に送信する。制御部8に設けられた比較部8は、この制御線44を介して入力された情報と、ヘッド実装カード22から制御線24を介して入力される情報と、パフォーマンスボード種別信号出力回路16から制御線91を介して出力される情報を比較する。 When the card identification signal 112 is input, the sequence control circuit 4 transmits the information to the control unit 8 via the control line 44. The comparison unit 8 provided in the control unit 8 includes information input via the control line 44, information input from the head mounting card 22 via the control line 24, and the performance board type signal output circuit 16. The information output via the control line 91 is compared.

そして、これらの情報が不一致の場合、上述したようにカードロックEN信号46は送信されない。一方、これらの情報が一致した場合には、制御部8よりシーケンスコントロール回路4に制御線81を介して情報が一致した旨の信号が送られる。 If these pieces of information do not match, the card lock EN signal 46 is not transmitted as described above. On the other hand, when these pieces of information match, a signal indicating that the information matches is sent from the control unit 8 to the sequence control circuit 4 via the control line 81.

総ての情報が一致した状態で、接続外部機器110からカードロック要求信号111がシーケンスコントロール回路4に出力されると、シーケンスコントロール回路4はカードロック機構14に制御線45を介してカード100をロックする旨の信号を出力する。 When the card lock request signal 111 is output from the connected external device 110 to the sequence control circuit 4 with all the information matched, the sequence control circuit 4 connects the card 100 to the card lock mechanism 14 via the control line 45. Outputs a lock signal.

カードロック機構14は、カード側コネクタ11とカード側コネクタ101の接続をロックし、カードロック検出回路15は、このロックの状態を検出してその旨を、制御線122を介してシーケンスコントロール回路4に出力する。 The card lock mechanism 14 locks the connection between the card-side connector 11 and the card-side connector 101, and the card lock detection circuit 15 detects this lock state and notifies that via the control line 122. Output to.

シーケンスコントロール回路4は、制御線122を介してこの旨の信号を受けて、接続外部機器110にカードロック完了信号47を出力し、パフォーマンスボード1とカード100の接続が完了する。 The sequence control circuit 4 receives this signal via the control line 122, outputs a card lock completion signal 47 to the connected external device 110, and the connection between the performance board 1 and the card 100 is completed.

このように、パフォーマンスボード種別信号出力回路16をパフォーマンスボード内に実装することで、テストヘッド2の内部に図3で説明したフォトスイッチ34等の検出回路を必要としない。また、フォトカプラ34を必要としないので、テストヘッド2の構成の多様化によりヘッド実装カード22の種類が増加しても、改造が容易である。 As described above, by mounting the performance board type signal output circuit 16 in the performance board, the detection circuit such as the photo switch 34 described with reference to FIG. Further, since the photocoupler 34 is not required, even if the type of the head mounting card 22 is increased due to diversification of the configuration of the test head 2, the remodeling is easy.

本発明によるパフォーマンスボード識別装置の構成図である。It is a block diagram of the performance board identification device by this invention. 本発明のヘッド実装カードの構成図である。It is a block diagram of the head mounting card | curd of this invention. パフォーマンスボードとパフォーマンスボード実装・種別検出回路の接続状態を説明するための図面である。It is a figure for demonstrating the connection state of a performance board and a performance board mounting and classification detection circuit. 図1のフローチャートである。It is a flowchart of FIG. 本発明の応用例の構成図である。It is a block diagram of the application example of this invention. 図5のフローチャートである。It is a flowchart of FIG. 図5のフローチャートである。It is a flowchart of FIG. 従来のパフォーマンスボード識別装置の構成図である。It is a block diagram of the conventional performance board identification device. テストヘッド2の構成図である。2 is a configuration diagram of a test head 2. FIG. 図8のフローチャートである。It is a flowchart of FIG.

符号の説明Explanation of symbols

1 パフォーマンスボード
2 テストヘッド
4 シーケンスコントロール回路
5 パフォーマンスボードロックスイッチ
6 パフォーマンスボード昇降機構
7 パフォーマンスボードロック機構
8 制御部
12 ヘッド側コネクタ
13 パフォーマンスボード種別設定回路
14 カードロック機構
15 カードロック検出回路
16 パフォーマンスボード種別信号出力回路
21 ヘッド側コネクタ
36 パフォーマンスボード実装検出回路
61 パフォーマンスボード昇降検出回路
71 パフォーマンスボードロック検出回路
82 比較部
83 メモリ
110 接続外部機器


DESCRIPTION OF SYMBOLS 1 Performance board 2 Test head 4 Sequence control circuit 5 Performance board lock switch 6 Performance board raising / lowering mechanism 7 Performance board lock mechanism 8 Control part 12 Head side connector 13 Performance board classification setting circuit 14 Card lock mechanism 15 Card lock detection circuit 16 Performance board Type signal output circuit 21 Head side connector 36 Performance board mounting detection circuit 61 Performance board lift detection circuit 71 Performance board lock detection circuit 82 Comparison unit 83 Memory 110 External device connected


Claims (4)

複数のヘッド実装カードが内蔵されるテストヘッドと、このテストヘッドと接続されるパフォーマンスボートとを備えたパフォーマンスボード識別装置において、
接続される前記パフォーマンスボードが、前記テストヘッドに内蔵された複数の前記ヘッド実装カードの組み合わせに基づく仕様と一致しないときは、エラー表示を行なうコントローラを備えたことを特徴とするパフォーマンスボード識別装置。
In a performance board identification device comprising a test head containing a plurality of head mounting cards and a performance boat connected to the test head,
A performance board identification device comprising: a controller for displaying an error when the connected performance board does not match a specification based on a combination of the plurality of head mounting cards built in the test head.
複数の前記ヘッド実装カードのコネクタの取り付け位置を統一したことを特徴とする請求項1記載のパフォーマンスボード識別装置。   2. The performance board identification apparatus according to claim 1, wherein the mounting positions of the connectors of the plurality of head mounting cards are unified. 前記パフォーマンスボードはパフォーマンスボードの種別を判別するためのパフォーマンスボード種別設定回路を備え、
前記テストヘッドはこのパフォーマンスボード種別設定回路が実装された位置に基づいて接続されたパフォーマンスボードの種別を判別するパフォーマンスボード実装・種別検出回路を備えたことを特徴とする請求項1又は2に記載のパフォーマンスボード識別装置。
The performance board includes a performance board type setting circuit for determining the type of the performance board,
3. The test head includes a performance board mounting / type detecting circuit that determines a type of a connected performance board based on a position where the performance board type setting circuit is mounted. Performance board identification device.
前記コントローラは、前記パフォーマンスボード実装・種別検出回路から出力されるパフォーマンスボードの種別に関する情報と、前記ヘッド実装カードから出力されるヘッド実装カードを識別するための信号とを比較することによって両者が一致するか否かを判断することを特徴とする請求項1〜3のいずれかに記載のパフォーマンスボード識別装置。



The controller compares the information about the type of the performance board output from the performance board mounting / type detection circuit with the signal for identifying the head mounting card output from the head mounting card, so that the two match. The performance board identification device according to claim 1, wherein it is determined whether or not to perform.



JP2008051648A 2008-03-03 2008-03-03 Performance board discrimination device Pending JP2009210311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008051648A JP2009210311A (en) 2008-03-03 2008-03-03 Performance board discrimination device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051648A JP2009210311A (en) 2008-03-03 2008-03-03 Performance board discrimination device

Publications (1)

Publication Number Publication Date
JP2009210311A true JP2009210311A (en) 2009-09-17

Family

ID=41183631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051648A Pending JP2009210311A (en) 2008-03-03 2008-03-03 Performance board discrimination device

Country Status (1)

Country Link
JP (1) JP2009210311A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168870U (en) * 1987-04-23 1988-11-02
JP2006317256A (en) * 2005-05-12 2006-11-24 Advantest Corp Testing device, diagnosis program and diagnosis method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168870U (en) * 1987-04-23 1988-11-02
JP2006317256A (en) * 2005-05-12 2006-11-24 Advantest Corp Testing device, diagnosis program and diagnosis method

Similar Documents

Publication Publication Date Title
US11062548B2 (en) Card reader tampering detector
TW201418735A (en) Circuit board automated testing apparatus and method using the same
US9582037B2 (en) Docking station, control method and commodity sales data processing apparatus
CN107589920B (en) Reset method for chip, electronic device, storage medium and device
JP4571076B2 (en) Inspection equipment for semiconductor devices
US20140239937A1 (en) Multilevel Connector System For Medical Use
JP2009210311A (en) Performance board discrimination device
JP3805888B2 (en) IC test equipment
JP2004200296A (en) System for preventing erroneous mounting of electronic component
US20140055160A1 (en) Apparatus and method for inspection of marking
CN105652114B (en) Method of supplying power to, device and measurement jig during a kind of test display screen
CN108663611A (en) A kind of substrate testing system
KR100585145B1 (en) Reject frame discrimination system by a z-level and method of a wire bonding using the same
KR100745081B1 (en) apparatus and method for simulating control card of BCS
TWI453645B (en) Test device and test method applicable thereto
JP2006209338A (en) Automatic testing apparatus
JP2010107296A (en) Apparatus for testing semiconductor, prober, and device for rotating head
KR200318664Y1 (en) Pin testing apparatus for a probe card
US6480907B1 (en) Apparatus and method for testing the wait signal line of a communication interface socket
TWI673506B (en) Relay test device
JP2009229251A (en) Semiconductor testing apparatus
US20200048083A1 (en) Microelectromechanical systems sensor testing device, system and method
JP2005249494A (en) Electronic device
KR100462648B1 (en) Automatic Shape Cognition Apparatus And Method For System Board
CN103722596B (en) Detecting system and method and corresponding electric tool for electric tool

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121206