JP2009200110A - Diamond electronic element, and manufacturing method of diamond electronic element - Google Patents

Diamond electronic element, and manufacturing method of diamond electronic element Download PDF

Info

Publication number
JP2009200110A
JP2009200110A JP2008037676A JP2008037676A JP2009200110A JP 2009200110 A JP2009200110 A JP 2009200110A JP 2008037676 A JP2008037676 A JP 2008037676A JP 2008037676 A JP2008037676 A JP 2008037676A JP 2009200110 A JP2009200110 A JP 2009200110A
Authority
JP
Japan
Prior art keywords
layer
oxide insulating
insulating layer
diamond
schottky electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008037676A
Other languages
Japanese (ja)
Inventor
Natsuo Tatsumi
夏生 辰巳
Yoshiki Nishibayashi
良樹 西林
Takahiro Imai
貴浩 今井
Kazuhiro Ikeda
和寛 池田
Hitoshi Umezawa
仁 梅澤
Shinichi Shikada
真一 鹿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Electric Industries Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sumitomo Electric Industries Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2008037676A priority Critical patent/JP2009200110A/en
Publication of JP2009200110A publication Critical patent/JP2009200110A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a diamond electronic element capable of reducing loss and preventing a Schottky electrode layer from peeling, and a manufacturing method of such a diamond electronic element. <P>SOLUTION: The diamond electronic element 1 has an oxide insulating layer 12 disposed on one surface side of a drift layer 23 so as to enclose a circumference of the Schottky electrode layer 15. Consequently, graphiting of a surface of the drift layer 23 is suppressed even during use in a high-temperature environment, and the loss is reduced. Further, in the diamond electronic element 1, the adhesiveness between the drift layer 23 and Schottky electrode layer 15 is reinforced by compensated for by being covered with the oxide insulating layer 12 tightly bonded to the surface of the drift layer 23 through the intervention of an intermediate layer 13 made of Ti with excellent reactivity and an electrode pad layer 16 tightly bonded to a surface of the oxide insulating layer 12. Consequently, the Schottky electrode layer 15 is excellently prevented from peeling. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ショットキー接合を用いたダイヤモンド電子素子及びダイヤモンド電子素子の製造方法に関する。   The present invention relates to a diamond electronic device using a Schottky junction and a method for manufacturing the diamond electronic device.

ショットキー接合を用いたダイオードやトランジスタなどの電子素子は、大電力用の電子素子として応用が期待されている。近年では、従来のシリコンに比べてバンドギャップが大きく、高熱伝導率及び耐熱性に優れるダイヤモンドによる電子素子の開発が進められている(例えば非特許文献1参照)。ダイヤモンド電子素子は、気相合成技術とドーピング技術との進歩により、更なる進展を遂げてきている。
H. Shiomi et al. Diamond Films andTechnology. Vol. 6, No.2 (1996),p95-120
Electronic devices such as diodes and transistors using Schottky junctions are expected to be applied as high-power electronic devices. In recent years, development of an electronic device using diamond that has a larger band gap than conventional silicon and has high thermal conductivity and heat resistance has been promoted (see, for example, Non-Patent Document 1). Diamond electronic devices have made further progress due to advances in vapor phase synthesis technology and doping technology.
H. Shiomi et al. Diamond Films and Technology. Vol. 6, No. 2 (1996), p95-120

ダイヤモンドは化学的に極めて安定であり、金属及び非金属との間で容易に反応が進行しないという性質を有している。しかしながら、ダイヤモンド電子素子の製造の観点からすると、この性質は、ダイヤモンドとショットキー電極層との密着性を低下させる要因となっている。例えば酸化物絶縁層とシリコンとの接合の場合には、酸化工程で反応が内部に進行し、強固な酸化珪素の結合が形成される。しかしながら、ダイヤモンドの場合には、最表面の酸化は生じるが、酸素と炭素との結合が優先されて酸化珪素の結合が進行せず、頻繁に剥離が生じてしまう。   Diamond is chemically very stable and has the property that the reaction does not proceed easily between metals and non-metals. However, from the viewpoint of manufacturing a diamond electronic device, this property is a factor that decreases the adhesion between diamond and the Schottky electrode layer. For example, in the case of bonding between an oxide insulating layer and silicon, the reaction proceeds in the oxidation process, and a strong bond of silicon oxide is formed. However, in the case of diamond, oxidation of the outermost surface occurs, but the bond between oxygen and carbon is prioritized and the bond of silicon oxide does not proceed, and peeling frequently occurs.

一方、オーミック接合に適する材料として、チタンが知られている。しかしながら、チタンは、例えば白金のように、良好なショットキー特性を有する金属に対して密着性が十分でないという性質を有している。これらのことから、従来のダイヤモンド電子素子においては、ワイヤボンディングでショットキー電極層とのコンタクトを取る際にショットキー電極層が剥離し易く、パッケージングなどの実装が困難になることがあった。   On the other hand, titanium is known as a material suitable for ohmic bonding. However, titanium has a property that adhesion is not sufficient with respect to a metal having good Schottky characteristics such as platinum. For these reasons, in the conventional diamond electronic device, when making contact with the Schottky electrode layer by wire bonding, the Schottky electrode layer is easily peeled off, which makes it difficult to mount packaging.

また、ダイヤモンドは、高温環境下において最表面がグラファイト層に変質することがある。例えばダイヤモンド電子素子を真空中で500℃以上に加熱した後にショットキー特性を測定すると、逆方向電流が最表面のグラファイト層を通して増加する現象が確認される。そのため、ダイヤモンド電子素子の低損失化が課題となっていた。   Further, the outermost surface of diamond may be transformed into a graphite layer under a high temperature environment. For example, when Schottky characteristics are measured after heating a diamond electronic device to 500 ° C. or higher in a vacuum, it is confirmed that the reverse current increases through the outermost graphite layer. Therefore, the reduction of the loss of the diamond electronic element has been a problem.

本発明は、上記課題の解決のためになされたものであり、低損失化を図ることができ、かつショットキー電極層の剥離を防止できるダイヤモンド電子素子、及びこのようなダイヤモンド電子素子の製造方法を提供することを目的とする。   The present invention has been made in order to solve the above-mentioned problems, and a diamond electronic device capable of reducing loss and preventing peeling of a Schottky electrode layer, and a method for manufacturing such a diamond electronic device. The purpose is to provide.

上記課題の解決のため、本発明に係るダイヤモンド電子素子は、ダイヤモンド基板の一面側に形成された酸化物絶縁層と、酸化物絶縁層に設けられたコンタクトホール内に形成されたショットキー電極層と、ショットキー電極層の表面から酸化物絶縁層の表面にかけて形成された電極パッド層とを備え、ダイヤモンド基板と酸化物絶縁層との間の少なくとも一部に、チタンからなる中間層が形成されていることを特徴としている。   In order to solve the above problems, a diamond electronic device according to the present invention includes an oxide insulating layer formed on one side of a diamond substrate, and a Schottky electrode layer formed in a contact hole provided in the oxide insulating layer. And an electrode pad layer formed from the surface of the Schottky electrode layer to the surface of the oxide insulating layer, and an intermediate layer made of titanium is formed at least partially between the diamond substrate and the oxide insulating layer. It is characterized by having.

このダイヤモンド電子素子では、ダイヤモンド基板の一面側において、ショットキー電極層の周囲に酸化物絶縁層が配置されているので、高温環境下で使用してもダイヤモンド基板の表面のグラファイト化が抑制される。したがって、逆方向電流が最表面のグラファイト層を通して増加する現象が抑えられ、低損失化を図ることが可能となる。また、このダイヤモンド電子素子では、ダイヤモンド基板と酸化物絶縁層との間に中間層が介在し、酸化物絶縁層のコンタクトホール内に形成されたショットキー電極層は、酸化物絶縁層の表面まで延びる電極パッド層によって覆われている。つまり、このダイヤモンド電子素子では、反応性の良好な中間層の介在によってダイヤモンド基板に強固に接合された酸化物絶縁層と、この酸化物絶縁層の表面に接合された電極パッド層とに覆われることで、ダイヤモンド基板とショットキー電極層との密着性が補われることとなり、ショットキー電極層の剥離を好適に防止できる。   In this diamond electronic device, since an oxide insulating layer is disposed around the Schottky electrode layer on one side of the diamond substrate, graphitization of the surface of the diamond substrate is suppressed even when used in a high temperature environment. . Therefore, the phenomenon in which the reverse current increases through the outermost graphite layer can be suppressed, and the loss can be reduced. In this diamond electronic device, an intermediate layer is interposed between the diamond substrate and the oxide insulating layer, and the Schottky electrode layer formed in the contact hole of the oxide insulating layer extends to the surface of the oxide insulating layer. Covered by an extending electrode pad layer. That is, in this diamond electronic device, it is covered with an oxide insulating layer that is firmly bonded to the diamond substrate through the presence of a reactive intermediate layer, and an electrode pad layer that is bonded to the surface of the oxide insulating layer. As a result, adhesion between the diamond substrate and the Schottky electrode layer is supplemented, and peeling of the Schottky electrode layer can be suitably prevented.

また、ダイヤモンド基板と酸化物絶縁層との間において、中間層が形成されていない領域の距離が200μm以下であることが好ましい。こうすると、中間層に固定されていない部分での酸化物絶縁層の内部応力や熱応力が緩和され、酸化物絶縁層がダイヤモンド基板から剥離することを抑制できる。   Moreover, it is preferable that the distance of the area | region in which the intermediate | middle layer is not formed between a diamond substrate and an oxide insulating layer is 200 micrometers or less. In this way, the internal stress and thermal stress of the oxide insulating layer in the portion that is not fixed to the intermediate layer are alleviated, and the oxide insulating layer can be prevented from peeling from the diamond substrate.

また、ダイヤモンド基板の側面から中間層の縁までの距離が100μm以下であることが好ましい。酸化物絶縁層の剥離は、ダイヤモンド基板の側面から発生することが多い。したがって、中間層の縁をダイヤモンド基板の側面付近まで延在させることにより、酸化物絶縁層がダイヤモンド基板から剥離することを効果的に抑制できる。   Further, the distance from the side surface of the diamond substrate to the edge of the intermediate layer is preferably 100 μm or less. Separation of the oxide insulating layer often occurs from the side surface of the diamond substrate. Therefore, the oxide insulating layer can be effectively prevented from peeling from the diamond substrate by extending the edge of the intermediate layer to the vicinity of the side surface of the diamond substrate.

また、酸化物絶縁層の厚さが1μm以上であることが好ましい。酸化物絶縁層の厚さが十分でない場合、ショットキー電圧の耐電圧を向上させても、酸化物絶縁層の破壊が生じてしまう。そこで、酸化物絶縁層の厚さを1μm以上にすることで、ショットキー特性の耐電圧を十分に得ることが可能となる。   In addition, the thickness of the oxide insulating layer is preferably 1 μm or more. When the thickness of the oxide insulating layer is not sufficient, the oxide insulating layer is destroyed even if the withstand voltage of the Schottky voltage is improved. Therefore, by setting the thickness of the oxide insulating layer to 1 μm or more, it is possible to obtain a sufficient withstand voltage with Schottky characteristics.

また、電極パッド層は、酸化物絶縁層の表面においてフィールドプレート部を有し、中間層は、フィールドプレート部の形成領域に対応して酸化物絶縁層の内側に延在していることが好ましい。電極パッド層にフィールドプレート部が形成されている場合、ショットキー電極層側の端に発生する電界が弱まる一方で、フィールドプレート部の端に電界集中が生じ易い。したがって、フィールドプレート部の形成領域に対応して中間層を形成することにより、上記の電界集中を抑制でき、酸化物絶縁層における絶縁破壊を防止できる。   Further, the electrode pad layer preferably has a field plate portion on the surface of the oxide insulating layer, and the intermediate layer preferably extends inside the oxide insulating layer corresponding to the formation region of the field plate portion. . When the field plate portion is formed in the electrode pad layer, the electric field generated at the end on the Schottky electrode layer side is weakened, while the electric field concentration is likely to occur at the end of the field plate portion. Therefore, by forming the intermediate layer corresponding to the formation region of the field plate portion, the electric field concentration can be suppressed, and the dielectric breakdown in the oxide insulating layer can be prevented.

また、中間層の表面に、Hf、Ta、W、Re、Ir、Pt、及びAuのいずれか一の重金属からなるマーキング部が形成されていることが好ましい。ダイヤモンド電子素子の製造において、例えば電子ビーム露光機によるパターニングを行う場合、酸化物絶縁層のチャージアップ(絶縁層が帯電して測定ができなくなる現象)が生じることがある。したがって、中間層の表面にマーキング部を形成することにより、チャージアップがあっても高いコントラストが維持され、パターニング精度を保つことができる。   Moreover, it is preferable that a marking portion made of any one heavy metal of Hf, Ta, W, Re, Ir, Pt, and Au is formed on the surface of the intermediate layer. In the production of diamond electronic elements, for example, when patterning is performed with an electron beam exposure machine, the oxide insulating layer may be charged up (a phenomenon in which the insulating layer becomes charged and cannot be measured). Therefore, by forming the marking portion on the surface of the intermediate layer, high contrast is maintained even when there is a charge-up, and the patterning accuracy can be maintained.

本発明に係るダイヤモンド電子素子の製造方法は、ダイヤモンド基板の一面側にチタンからなる中間層を形成する工程と、中間層を覆うようにダイヤモンド基板の一面側に酸化物絶縁層を形成する工程と、所定のマスクを用いたウエットエッチングによって酸化物絶縁層にコンタクトホールを形成する工程と、コンタクトホール内にショットキー電極層を形成する工程と、ショットキー電極層の表面から酸化物絶縁層の表面にかけて電極パッド層を形成する工程とを備えたことを特徴としている。   The method for manufacturing a diamond electronic device according to the present invention includes a step of forming an intermediate layer made of titanium on one surface side of the diamond substrate, and a step of forming an oxide insulating layer on the one surface side of the diamond substrate so as to cover the intermediate layer. A step of forming a contact hole in the oxide insulating layer by wet etching using a predetermined mask, a step of forming a Schottky electrode layer in the contact hole, and a surface of the oxide insulating layer from the surface of the Schottky electrode layer. And a step of forming an electrode pad layer.

このダイヤモンド電子素子の製造方法では、ダイヤモンド基板の一面側に中間層及び酸化物絶縁層を形成した後、所望の位置にコンタクトホールを形成し、ショットキー電極層を形成している。したがって、ダイヤモンド基板から剥離しやすいショットキー電極層のパターニングを容易におこなうことができる。また、コンタクトホールの形成にあたってはウエットエッチングを用いるので、ダイヤモンド基板の表面への損傷を防止でき、良好なショットキー特性が得られる。   In this method for manufacturing a diamond electronic device, an intermediate layer and an oxide insulating layer are formed on one side of a diamond substrate, and then a contact hole is formed at a desired position to form a Schottky electrode layer. Therefore, it is possible to easily pattern the Schottky electrode layer that easily peels from the diamond substrate. In addition, since wet etching is used in forming the contact hole, damage to the surface of the diamond substrate can be prevented and good Schottky characteristics can be obtained.

本発明によれば、低損失化を図ることができ、かつショットキー電極層の剥離を防止できる。   According to the present invention, it is possible to reduce the loss and prevent the Schottky electrode layer from peeling off.

以下、図面を参照しながら、本発明に係るダイヤモンド電子素子及びダイヤモンド電子素子の製造方法の好適な実施形態について詳細に説明する。   Hereinafter, preferred embodiments of a diamond electronic device and a method for manufacturing the diamond electronic device according to the present invention will be described in detail with reference to the drawings.

図1は、本発明に係るダイヤモンド電子素子の一実施形態を示す断面図である。同図に示すダイヤモンド電子素子1は、いわゆるショットキー型ダイオードであり、ダイヤモンド基板10と、オーミック電極層11と、酸化物絶縁層12と、中間層13と、マーキング部14と、ショットキー電極層15と、電極パッド層16とを備えて構成されている。   FIG. 1 is a cross-sectional view showing an embodiment of a diamond electronic device according to the present invention. The diamond electronic device 1 shown in the figure is a so-called Schottky diode, and includes a diamond substrate 10, an ohmic electrode layer 11, an oxide insulating layer 12, an intermediate layer 13, a marking portion 14, and a Schottky electrode layer. 15 and an electrode pad layer 16.

ダイヤモンド基板10は、基層21と、バルク層22と、ドリフト層23とを備えている。基層21は、例えばダイヤモンド単結晶からなる高圧合成基板である。基層21の厚さは、厚さ10μmとなっている。バルク層22及びドリフト層23は、例えばマイクロ波プラズマCVD装置を用いた気相合成法によって、基層21の一面側に順次形成されている。   The diamond substrate 10 includes a base layer 21, a bulk layer 22, and a drift layer 23. The base layer 21 is a high-pressure synthetic substrate made of, for example, a diamond single crystal. The thickness of the base layer 21 is 10 μm. The bulk layer 22 and the drift layer 23 are sequentially formed on one surface side of the base layer 21 by, for example, a vapor phase synthesis method using a microwave plasma CVD apparatus.

バルク層22は、例えば導電型がP型のダイヤモンド半導体からなり、基層21と同形状に形成されている。バルク層22の厚さは、例えば1μmとなっている。ドリフト層23は、例えば導電型がP−型のダイヤモンド半導体からなり、バルク層22の一面側の中央部分に形成されている。ドリフト層23の厚さは、例えば10μmとなっている。ドリフト層23の所定の位置には、オーミック接合用のコンタクトホール(図示しない)が形成されている。 The bulk layer 22 is made of, for example, a diamond semiconductor whose conductivity type is P + type, and is formed in the same shape as the base layer 21. The thickness of the bulk layer 22 is 1 μm, for example. The drift layer 23 is made of, for example, a diamond semiconductor having a conductivity type of P −, and is formed in a central portion on one surface side of the bulk layer 22. The thickness of the drift layer 23 is, for example, 10 μm. A contact hole (not shown) for ohmic junction is formed at a predetermined position of the drift layer 23.

オーミック電極層11は、例えばTi/Pt/Auの3層構造となっている。オーミック電極層11は、ドリフト層23のコンタクトホール内に形成されていると共に、ドリフト層23に覆われていないバルク層22の表面に延在している。   The ohmic electrode layer 11 has, for example, a three-layer structure of Ti / Pt / Au. The ohmic electrode layer 11 is formed in the contact hole of the drift layer 23 and extends to the surface of the bulk layer 22 that is not covered by the drift layer 23.

酸化物絶縁層12は、例えばSiOからなり、例えばマイクロ波プラズマCVD装置を用いた気相合成法によって、基層21の一面側に順次形成されている。また、酸化物絶縁層12の中央には、ショットキー接合用のコンタクトホール24が形成されている。酸化物絶縁層12の厚さは、例えば1μmとなっており、ショットキー特性の耐電圧性の向上が図られている。 The oxide insulating layer 12 is made of, for example, SiO 2 and is sequentially formed on one surface side of the base layer 21 by, for example, a vapor phase synthesis method using a microwave plasma CVD apparatus. A contact hole 24 for Schottky junction is formed in the center of the oxide insulating layer 12. The thickness of the oxide insulating layer 12 is, for example, 1 μm, and the withstand voltage of Schottky characteristics is improved.

中間層13は、例えばチタンからなり、ドリフト層23と酸化物絶縁層12との間に形成されている。中間層13の厚さは、例えば200Åとなっている。この中間層13は、電極パッド層16のフィールドプレート部32(後述)の形成領域に対応して酸化物絶縁層12の内側に配置されている。中間層13の縁は、酸化物絶縁層12の側面12a及びドリフト層23の側面23aには露出していない状態となっている。   The intermediate layer 13 is made of titanium, for example, and is formed between the drift layer 23 and the oxide insulating layer 12. The thickness of the intermediate layer 13 is, for example, 200 mm. The intermediate layer 13 is disposed inside the oxide insulating layer 12 so as to correspond to a formation region of a field plate portion 32 (described later) of the electrode pad layer 16. The edge of the intermediate layer 13 is not exposed on the side surface 12 a of the oxide insulating layer 12 and the side surface 23 a of the drift layer 23.

ドリフト層23と酸化物絶縁層12との間において、中間層13が形成されていない領域の距離L1は、例えば200μm以下となっている。また、ドリフト層23の側面23aから中間層13の縁までの距離L2は、100μm以下となっている。   A distance L1 between the drift layer 23 and the oxide insulating layer 12 where the intermediate layer 13 is not formed is, for example, 200 μm or less. The distance L2 from the side surface 23a of the drift layer 23 to the edge of the intermediate layer 13 is 100 μm or less.

マーキング部14は、Hf、Ta、W、Re、Ir、Pt、及びAuのいずれか一の重金属からなる。本実施形態のマーキング部14では、例えばAuが選択される。マーキング部14は、中間層13の表面において、酸化物絶縁層12の側面12a寄りの位置に配置されている。   The marking portion 14 is made of any one heavy metal of Hf, Ta, W, Re, Ir, Pt, and Au. In the marking unit 14 of the present embodiment, for example, Au is selected. The marking portion 14 is arranged at a position near the side surface 12 a of the oxide insulating layer 12 on the surface of the intermediate layer 13.

ショットキー電極層15は、例えばPtからなり、酸化物絶縁層12のコンタクトホール24の底部において、ドリフト層23の表面に接するように形成されている。ショットキー電極層15の厚さは、例えば1000Åとなっている。   The Schottky electrode layer 15 is made of, for example, Pt, and is formed in contact with the surface of the drift layer 23 at the bottom of the contact hole 24 of the oxide insulating layer 12. The thickness of the Schottky electrode layer 15 is 1000 mm, for example.

電極パッド層16は、オーミック電極層11と同様に、例えばTi/Pt/Auの3層構造となっている。電極パッド層16は、ショットキー電極層15の表面から酸化物絶縁層12の表面にかけて形成されている。すなわち、電極パッド層16は、ショットキー電極層15の表面を覆う被覆部31と、酸化物絶縁層12の表面に延在するフィールドプレート部32と、被覆部31及びフィールドプレート部32との間に配置された配線部33とを有している。   The electrode pad layer 16 has, for example, a three-layer structure of Ti / Pt / Au, like the ohmic electrode layer 11. The electrode pad layer 16 is formed from the surface of the Schottky electrode layer 15 to the surface of the oxide insulating layer 12. That is, the electrode pad layer 16 is formed between the covering portion 31 covering the surface of the Schottky electrode layer 15, the field plate portion 32 extending on the surface of the oxide insulating layer 12, and the covering portion 31 and the field plate portion 32. And a wiring portion 33 disposed in the middle.

被覆部31は、コンタクトホール24内において、ショットキー電極層15の表面全体を覆っている。フィールドプレート部32は、コンタクトホール24の開口縁部から酸化物絶縁層12の略中央部分に張り出している。フィールドプレート部32には、ダイヤモンド電子素子1のパッケージングの際に、ワイヤボンド(図示せず)が接続される。配線部33は、コンタクトホール24の内壁を覆うように形成され、被覆部31の縁とフィールドプレート部32におけるコンタクトホール24側の縁とを連結している。   The covering portion 31 covers the entire surface of the Schottky electrode layer 15 in the contact hole 24. The field plate portion 32 extends from the opening edge portion of the contact hole 24 to the substantially central portion of the oxide insulating layer 12. A wire bond (not shown) is connected to the field plate portion 32 when the diamond electronic element 1 is packaged. The wiring part 33 is formed so as to cover the inner wall of the contact hole 24, and connects the edge of the covering part 31 and the edge of the field plate part 32 on the contact hole 24 side.

続いて、上述した構成を有するダイヤモンド電子素子1の製造方法について説明する。   Then, the manufacturing method of the diamond electronic element 1 which has the structure mentioned above is demonstrated.

まず、図2に示すように、基層21として、ダイヤモンド単結晶からなる高圧合成基板を用意する。次に、例えばスカイフ盤を用いることにより、基層21の両面を研磨する。研磨の後、アセトンやイソプロピルアルコールなどの有機溶剤で基層21を超音波洗浄する。また、熱濃硫酸及びフッ酸に浸した後、純水を用いてリンスする。   First, as shown in FIG. 2, a high-pressure synthetic substrate made of a diamond single crystal is prepared as the base layer 21. Next, both surfaces of the base layer 21 are polished by using, for example, a Skyf board. After polishing, the base layer 21 is ultrasonically cleaned with an organic solvent such as acetone or isopropyl alcohol. Further, after immersing in hot concentrated sulfuric acid and hydrofluoric acid, rinsing is performed using pure water.

次に、基層21の一面をドライエッチングによってエッチングする。これにより、基層21の一面から結晶欠陥や研磨によって発生した傷が除去される。ドライエッチングは、水素ガス又は酸素を含むガスによるマイクロ波プラズマCVDを用いてもよく、酸素ガスによる平行平板型プラズマエッチング又は誘導接合プラズマエッチングを用いてもよい。   Next, one surface of the base layer 21 is etched by dry etching. As a result, crystal defects and scratches caused by polishing are removed from one surface of the base layer 21. For dry etching, microwave plasma CVD using a gas containing hydrogen gas or oxygen may be used, or parallel plate plasma etching or inductive junction plasma etching using oxygen gas may be used.

ドライエッチングを行った後、モリブデンコーティングが施された基板ホルダ上に基層21を載置し、図3に示すように、基層21の一面に、マイクロ波プラズマCVD装置を用いてバルク層22を合成する。バルク層22の合成にあたり、まず、水素ガスのみを50Torr、合計流量400sccmで導入し、マイクロ波パワー1200W、基板温度900℃にて15分間の処理を行う。   After dry etching, the base layer 21 is placed on a substrate holder on which molybdenum coating is applied, and as shown in FIG. 3, a bulk layer 22 is synthesized on one surface of the base layer 21 using a microwave plasma CVD apparatus. To do. In synthesizing the bulk layer 22, first, only hydrogen gas is introduced at 50 Torr and a total flow rate of 400 sccm, and processing is performed for 15 minutes at a microwave power of 1200 W and a substrate temperature of 900 ° C.

次に、水素ガス中のメタン濃度を0.6%とし、また、炭素に対するホウ素の元素組成率が10%となるようにBを添加し、1時間の処理によって第1層を合成する。続いて、水素ガス中のメタン濃度を0.6%とし、また、炭素に対するホウ素の元素組成率が1.6%となるようにBを添加し、5時間の処理によって第2層を合成する。これにより、図4に示すように、導電型がP型のダイヤモンド半導体からなるバルク層22が形成される。 Next, the methane concentration in hydrogen gas is set to 0.6%, and B 2 H 6 is added so that the elemental composition ratio of boron to carbon is 10%, and the first layer is synthesized by treatment for 1 hour. To do. Subsequently, the methane concentration in the hydrogen gas is set to 0.6%, and B 2 H 6 is added so that the elemental composition ratio of boron to carbon is 1.6%, and the second layer is obtained by treatment for 5 hours. Is synthesized. As a result, as shown in FIG. 4, a bulk layer 22 made of a diamond semiconductor having a P + conductivity type is formed.

次に、ダイヤモンドコーティングが施された基板ホルダに基層21を載置し、マイクロ波プラズマCVD装置を用いてバルク層22の表面にドリフト層23を合成する。このドリフト層23の合成にあたっては、まず、水素ガスのみを120Torr、合計流量400sccmで導入し、マイクロ波パワー1200W、基板温度900℃にて15分間の処理を行う。続いて、水素ガス中のメタン濃度を0.5%とし、16時間の処理を行う。これにより、厚さ約10μmのドリフト層23がバルク層22の表面に形成される。   Next, the base layer 21 is placed on the substrate holder on which the diamond coating is applied, and the drift layer 23 is synthesized on the surface of the bulk layer 22 using a microwave plasma CVD apparatus. In synthesizing the drift layer 23, first, only hydrogen gas is introduced at 120 Torr and a total flow rate of 400 sccm, and a treatment is performed at a microwave power of 1200 W and a substrate temperature of 900 ° C. for 15 minutes. Subsequently, the methane concentration in the hydrogen gas is set to 0.5%, and the treatment is performed for 16 hours. As a result, a drift layer 23 having a thickness of about 10 μm is formed on the surface of the bulk layer 22.

ドリフト層23を形成した後、硫酸と硝酸の混酸中にてダイヤモンド基板10を煮沸洗浄する。次に、ドリフト層23の表面に例えばAlからなるマスク層を成膜する。また、フォトリソグラフィーによってこのマスク層をパターニングした後、ICPプラズマ装置に例えばClガス及びBClガスを供給することにより、マスク層をドライエッチングする。そして、ICPプラズマ装置に例えばOガス及びCFガスを供給することにより、ドリフト層23にオーミック接合用のコンタクトホールを形成する。その後、所定の酸を用いてマスク層を除去する。 After forming the drift layer 23, the diamond substrate 10 is boiled and washed in a mixed acid of sulfuric acid and nitric acid. Next, a mask layer made of, for example, Al is formed on the surface of the drift layer 23. Further, after patterning the mask layer by photolithography, the mask layer is dry-etched by supplying, for example, Cl 2 gas and BCl 3 gas to the ICP plasma apparatus. Then, for example, by supplying O 2 gas and CF 4 gas to the ICP plasma apparatus, a contact hole for ohmic junction is formed in the drift layer 23. Thereafter, the mask layer is removed using a predetermined acid.

次に、フォトリソグラフィーによるパターニングの後、Ti/Pt/Auをそれぞれ1000Åずつ蒸着し、リフトオフする。そして、これをArガスの雰囲気下で、1Torr、400℃の条件でアニールすることにより、図5に示すように、ドリフト層23のコンタクトホール内、及びバルク層22の表面に延在するオーミック電極層11を形成する。   Next, after patterning by photolithography, Ti / Pt / Au is deposited in a thickness of 1000% each and lifted off. Then, this is annealed under the conditions of 1 Torr and 400 ° C. in an atmosphere of Ar gas, so that an ohmic electrode extending in the contact hole of the drift layer 23 and the surface of the bulk layer 22 is formed as shown in FIG. Layer 11 is formed.

オーミック電極層11の形成の後、フォトリソグラフィーによるパターニングを行い、図6に示すように、ドリフト層23の表面にTiからなる中間層を約200Åの厚さで形成する。このとき、ドリフト層23の表面において、中間層13が形成されていない領域の距離L1は、例えば200μm以下となるようにし、ドリフト層23の側面23aから中間層13の縁までの距離L2は、100μm以下とする。さらに、フォトリソグラフィーを用いてAuを蒸着し、中間層13の表面にマーキング部14を形成する。   After the formation of the ohmic electrode layer 11, patterning by photolithography is performed, and an intermediate layer made of Ti is formed on the surface of the drift layer 23 with a thickness of about 200 mm as shown in FIG. At this time, the distance L1 of the region where the intermediate layer 13 is not formed on the surface of the drift layer 23 is, for example, 200 μm or less, and the distance L2 from the side surface 23a of the drift layer 23 to the edge of the intermediate layer 13 is 100 μm or less. Furthermore, Au is vapor-deposited using photolithography, and the marking part 14 is formed on the surface of the intermediate layer 13.

次に、例えばマイクロ波プラズマCVD装置を用いることにより、図7に示すように、中間層13及びマーキング部14を覆うように、ドリフト層23の表面にSiOからなる酸化物絶縁層12を厚さ約1μmで形成する。そして、例えば電子ビーム露光機により、酸化物絶縁層12にショットキー電極層15用のパターニングを行う。 Next, by using, for example, a microwave plasma CVD apparatus, the oxide insulating layer 12 made of SiO 2 is formed on the surface of the drift layer 23 so as to cover the intermediate layer 13 and the marking portion 14 as shown in FIG. The thickness is about 1 μm. Then, patterning for the Schottky electrode layer 15 is performed on the oxide insulating layer 12 by, for example, an electron beam exposure machine.

このパターニングの際、酸化物絶縁層12には、全体的にチャージアップが生じる場合がある。しかしながら、酸化物絶縁層12の内部に配置したマーキング部14が電子を十分に散乱させる作用を有するため、電子顕微鏡による位置合わせを精度良く行うことが可能となっている。パターニングの後、例えばバッファド弗酸を用いたウエットエッチングにより、酸化物絶縁層12の中央にコンタクトホール24を形成する。そして、コンタクトホール24の底部にPtを約1000Å蒸着し、図8に示すように、ドリフト層23の表面に接するようにショットキー電極層15を形成する。   During the patterning, the oxide insulating layer 12 may be entirely charged up. However, since the marking portion 14 disposed inside the oxide insulating layer 12 has a function of sufficiently scattering electrons, it is possible to perform alignment with an electron microscope with high accuracy. After the patterning, a contact hole 24 is formed in the center of the oxide insulating layer 12 by, for example, wet etching using buffered hydrofluoric acid. Then, about 1000 liters of Pt is deposited on the bottom of the contact hole 24, and the Schottky electrode layer 15 is formed so as to be in contact with the surface of the drift layer 23 as shown in FIG.

最後に、フォトリソグラフィーによるパターニングを行い、図9に示すように、ショットキー電極層15の表面を覆う被覆部31を形成する。そして、Ti/Pt/Auを蒸着してリフトオフし、フィールドプレート部32及び配線部33を被覆部と連結して電極パッド層16を形成すると、図1に示したダイヤモンド電子素子1が完成する。   Finally, patterning by photolithography is performed to form a covering portion 31 that covers the surface of the Schottky electrode layer 15 as shown in FIG. Then, Ti / Pt / Au is evaporated and lifted off, and the field plate portion 32 and the wiring portion 33 are connected to the covering portion to form the electrode pad layer 16, thereby completing the diamond electronic device 1 shown in FIG. 1.

上述したダイヤモンド電子素子1では、ドリフト層23の一面側において、ショットキー電極層15の周囲を囲むように酸化物絶縁層12が配置されている。このため、高温環境下で使用してもドリフト層23の表面のグラファイト化が抑制される。したがって、逆方向電流が最表面のグラファイト層を通して増加する現象が抑えられ、低損失化を図ることが可能となる。   In the diamond electronic device 1 described above, the oxide insulating layer 12 is disposed on one side of the drift layer 23 so as to surround the Schottky electrode layer 15. For this reason, graphitization of the surface of the drift layer 23 is suppressed even when used in a high temperature environment. Therefore, the phenomenon in which the reverse current increases through the outermost graphite layer can be suppressed, and the loss can be reduced.

また、ダイヤモンド電子素子1では、ドリフト層23と酸化物絶縁層12との間に中間層13が介在し、酸化物絶縁層12のコンタクトホール24内に形成されたショットキー電極層15は、酸化物絶縁層12の表面まで延びる電極パッド層16によって覆われている。つまり、このダイヤモンド電子素子1では、反応性の良好なTiからなる中間層13の介在によってドリフト層23の表面に強固に接合された酸化物絶縁層12と、この酸化物絶縁層12の表面に強固に接合された電極パッド層16とに覆われることで、ドリフト層23とショットキー電極層15との密着性が補われることとなる。これにより、ワイヤボンディングを行う際などのショットキー電極層15の剥離を好適に防止できる。   In the diamond electronic device 1, the intermediate layer 13 is interposed between the drift layer 23 and the oxide insulating layer 12, and the Schottky electrode layer 15 formed in the contact hole 24 of the oxide insulating layer 12 is oxidized. The electrode pad layer 16 extending to the surface of the material insulating layer 12 is covered. In other words, in this diamond electronic device 1, the oxide insulating layer 12 firmly bonded to the surface of the drift layer 23 through the intermediate layer 13 made of Ti having good reactivity, and the surface of the oxide insulating layer 12. By being covered with the strongly bonded electrode pad layer 16, adhesion between the drift layer 23 and the Schottky electrode layer 15 is supplemented. Thereby, peeling of the Schottky electrode layer 15 at the time of wire bonding can be suitably prevented.

ここで、中間層13の配置構成に関し、ドリフト層23と酸化物絶縁層12との間において、中間層13が形成されていない領域の距離L1は、200μm以下となっている。このため、中間層13に固定されていない部分での酸化物絶縁層12の内部応力や熱応力が緩和され、酸化物絶縁層12がドリフト層23から剥離することを抑制できる。また、ドリフト層23の側面から中間層13の縁までの距離L2は、100μm以下となっている。酸化物絶縁層12の剥離は、ドリフト層23の側面23a側から発生することが多いので、中間層13の縁をドリフト層23の側面23a付近まで延在させることにより、酸化物絶縁層12がドリフト層23から剥離することを効果的に抑制できる。   Here, regarding the arrangement configuration of the intermediate layer 13, the distance L1 between the drift layer 23 and the oxide insulating layer 12 where the intermediate layer 13 is not formed is 200 μm or less. For this reason, internal stress and thermal stress of the oxide insulating layer 12 in a portion that is not fixed to the intermediate layer 13 are relieved, and the oxide insulating layer 12 can be prevented from peeling from the drift layer 23. The distance L2 from the side surface of the drift layer 23 to the edge of the intermediate layer 13 is 100 μm or less. Since peeling of the oxide insulating layer 12 often occurs from the side surface 23a side of the drift layer 23, by extending the edge of the intermediate layer 13 to the vicinity of the side surface 23a of the drift layer 23, the oxide insulating layer 12 is Separation from the drift layer 23 can be effectively suppressed.

さらに、中間層13は、電極パッド層16におけるフィールドプレート部32の形成領域に対応して酸化物絶縁層12の内側に延在している。電極パッド層16にフィールドプレート部32が形成されている場合、ショットキー電極層15側の端に発生する電界が弱まる一方で、フィールドプレート部32の端に電界集中が生じ易い。したがって、フィールドプレート部32の形成領域に対応して中間層13を形成することにより、上記の電界集中を抑制でき、酸化物絶縁層12における絶縁破壊を防止できる。   Further, the intermediate layer 13 extends inside the oxide insulating layer 12 corresponding to the formation region of the field plate portion 32 in the electrode pad layer 16. When the field plate portion 32 is formed on the electrode pad layer 16, the electric field generated at the end on the Schottky electrode layer 15 side is weakened, while the electric field concentration tends to occur at the end of the field plate portion 32. Therefore, by forming the intermediate layer 13 corresponding to the formation region of the field plate portion 32, the electric field concentration can be suppressed, and the dielectric breakdown in the oxide insulating layer 12 can be prevented.

また、ダイヤモンド電子素子1の製造方法においては、ドリフト層23の一面側に中間層13及び酸化物絶縁層12を形成した後、所望の位置にコンタクトホール24を形成し、ショットキー電極層15を形成している。このような手順により、ドリフト層23から剥離しやすいショットキー電極層15のパターニングを容易におこなうことができる。また、コンタクトホール24の形成にあたっては、バッファド弗酸を用いたウエットエッチングを行っているので、ドライエッチングを行う場合とな異なり、ドリフト層23の表面への損傷を防止でき、良好なショットキー特性が得られる。   Further, in the method of manufacturing the diamond electronic device 1, after forming the intermediate layer 13 and the oxide insulating layer 12 on one surface side of the drift layer 23, the contact hole 24 is formed at a desired position, and the Schottky electrode layer 15 is formed. Forming. By such a procedure, the Schottky electrode layer 15 that is easily peeled off from the drift layer 23 can be easily patterned. In addition, since wet etching using buffered hydrofluoric acid is performed in forming the contact hole 24, unlike the case of performing dry etching, damage to the surface of the drift layer 23 can be prevented, and good Schottky characteristics can be obtained. Is obtained.

また、中間層13の表面には、Hf、Ta、W、Re、Ir、Pt、及びAuのいずれか一の重金属からなるマーキング部14を形成している。このため、酸化物絶縁層12の表面にショットキー電極層15のパターニングを行う際に酸化物絶縁層12のチャージアップが生じても、マーキング部14で電子が十分に散乱されるので、電子顕微鏡での高いコントラストが維持され、パターニング精度を保つことができる。   A marking portion 14 made of any one heavy metal of Hf, Ta, W, Re, Ir, Pt, and Au is formed on the surface of the intermediate layer 13. For this reason, even if the oxide insulating layer 12 is charged up when patterning the Schottky electrode layer 15 on the surface of the oxide insulating layer 12, electrons are sufficiently scattered by the marking portion 14. High contrast can be maintained and patterning accuracy can be maintained.

続いて、本発明に係るダイヤモンド電子素子の効果を確認するための実験結果について説明する。   Next, experimental results for confirming the effect of the diamond electronic device according to the present invention will be described.

この実験では、ダイヤモンド電子素子1と同様の構成を有するサンプル(実施例)と、ダイヤモンド電子素子1の構成のうち、中間層13及びマーキング部14を形成せずに酸化物絶縁層12を設けたサンプル(比較例)とについて、ショットキー電極層15の剥離の有無及びショットキー特性を検証した。   In this experiment, a sample (Example) having the same configuration as that of the diamond electronic element 1 and the oxide insulating layer 12 of the configuration of the diamond electronic element 1 were provided without forming the intermediate layer 13 and the marking portion 14. About the sample (comparative example), the presence or absence of the Schottky electrode layer 15 and the Schottky characteristics were verified.

比較例では、逆方向特性において、2MV/cmの電圧を印加した状態でのリーク電流は、13〜3600μA/cmであった。また、製造工程においては、酸化物絶縁層12の表面にショットキー電極層15用のパターニングを行う際、バッファド弗酸によるコンタクトホール24のエッチングの際に、酸化物絶縁層12及びショットキー電極層15の剥離が生じ、全工程での歩留まりは5%以下であった。また、ショットキー特性の測定を行うために電極パッド層16にプローブを当てた際に、動揺の剥離が生じる場合も合った。剥離が生じなかった基板を用いて電子ビーム露光を行う際には、酸化物絶縁層12のチャージアップにより、基板との位置合わせは殆ど不可能な状態であった。 In the comparative example, in the reverse direction characteristic, the leakage current in a state where a voltage of 2 MV / cm was applied was 13 to 3600 μA / cm 2 . In the manufacturing process, when the surface of the oxide insulating layer 12 is patterned for the Schottky electrode layer 15, the oxide insulating layer 12 and the Schottky electrode layer are etched when the contact hole 24 is etched with buffered hydrofluoric acid. 15 peeling occurred, and the yield in all steps was 5% or less. In addition, when a probe was applied to the electrode pad layer 16 in order to measure the Schottky characteristics, there was a case where the flaking was generated. When electron beam exposure was performed using a substrate that did not peel off, alignment with the substrate was almost impossible due to charge-up of the oxide insulating layer 12.

これに対し、実施例では、逆方向特性において、2MV/cmの電圧を印加した状態でのリーク電流は、0.28〜2.3μA/cmであった。また、サンプルを真空中で500℃で100時間加熱してから室温に戻し、再びショットキー特性を測定したところ、上記の値から殆ど変化が見られなかった。このことから、実施例では、高温環境下で使用してもダイヤモンド基板の表面のグラファイト化が抑制され、低損失化を実現できることが確認された。また、熱応力による酸化物絶縁層12の剥離も生じなかった。 On the other hand, in the example, in the reverse characteristics, the leakage current in a state where a voltage of 2 MV / cm was applied was 0.28 to 2.3 μA / cm 2 . Further, when the sample was heated in vacuum at 500 ° C. for 100 hours and then returned to room temperature, and the Schottky characteristics were measured again, almost no change was observed from the above values. From this, it was confirmed in the Examples that even when used in a high temperature environment, graphitization of the surface of the diamond substrate is suppressed and a reduction in loss can be realized. Further, peeling of the oxide insulating layer 12 due to thermal stress did not occur.

製造工程では、酸化物絶縁層12の表面にショットキー電極層15用のパターニングを行う際、バッファド弗酸によるコンタクトホール24のエッチングの際にも、酸化物絶縁層12及びショットキー電極層15の剥離は生じず、全工程での歩留まりは約76%であった。電極パッド層16において、Auのワイヤボンディングを行った際にも酸化物絶縁層12及びショットキー電極層15の剥離は生じなかった。これらのことから、本発明に係るダイヤモンド電子素子1及びその製造方法が、低損失化を図ることができ、かつショットキー電極層の剥離を防止できることが確認された。   In the manufacturing process, when patterning for the Schottky electrode layer 15 is performed on the surface of the oxide insulating layer 12, the oxide insulating layer 12 and the Schottky electrode layer 15 are also etched when the contact hole 24 is etched with buffered hydrofluoric acid. Peeling did not occur and the yield in all steps was about 76%. In the electrode pad layer 16, even when Au wire bonding was performed, the oxide insulating layer 12 and the Schottky electrode layer 15 did not peel off. From these facts, it was confirmed that the diamond electronic device 1 and the manufacturing method thereof according to the present invention can reduce the loss and prevent the Schottky electrode layer from peeling off.

本発明は、上記実施形態に限られるものではない。例えば上述した実施形態で例示した電極材料や合成条件等は、素子の仕様などに応じて適宜変更してもよい。また、本発明は、ショットキー接合を用いるものであればダイオードだけでなく、各種のパワー素子やトランジスタなどにも適用できる。   The present invention is not limited to the above embodiment. For example, the electrode materials, synthesis conditions, and the like exemplified in the above-described embodiments may be appropriately changed according to the element specifications and the like. Further, the present invention can be applied not only to a diode but also to various power elements and transistors as long as it uses a Schottky junction.

本発明に係るダイヤモンド電子素子の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the diamond electronic device which concerns on this invention. 図1に示したダイヤモンド電子素子の製造方法を示す図である。It is a figure which shows the manufacturing method of the diamond electronic element shown in FIG. 図2の後続の工程を示す図である。FIG. 3 is a diagram showing a step subsequent to FIG. 2. 図3の後続の工程を示す図である。FIG. 4 is a diagram showing a step subsequent to FIG. 3. 図4の後続の工程を示す図である。FIG. 5 is a diagram showing a step subsequent to FIG. 4. 図5の後続の工程を示す図である。FIG. 6 is a diagram showing a step subsequent to FIG. 5. 図6の後続の工程を示す図である。FIG. 7 is a diagram showing a step subsequent to FIG. 6. 図7の後続の工程を示す図である。FIG. 8 is a diagram showing a step subsequent to FIG. 7. 図8の後続の工程を示す図である。FIG. 9 is a diagram showing a step subsequent to that in FIG. 8.

符号の説明Explanation of symbols

1…ダイヤモンド電子素子、10…ダイヤモンド基板、12…酸化物絶縁層、13…中間層、14…マーキング部、15…ショットキー電極層、16…電極パッド層、24…コンタクトホール、32…フィールドプレート部。
DESCRIPTION OF SYMBOLS 1 ... Diamond electronic element, 10 ... Diamond substrate, 12 ... Oxide insulating layer, 13 ... Intermediate layer, 14 ... Marking part, 15 ... Schottky electrode layer, 16 ... Electrode pad layer, 24 ... Contact hole, 32 ... Field plate Department.

Claims (7)

ダイヤモンド基板の一面側に形成された酸化物絶縁層と、
前記酸化物絶縁層に設けられたコンタクトホール内に形成されたショットキー電極層と、
前記ショットキー電極層の表面から前記酸化物絶縁層の表面にかけて形成された電極パッド層とを備え、
前記ダイヤモンド基板と前記酸化物絶縁層との間の少なくとも一部に、チタンからなる中間層が形成されていることを特徴とするダイヤモンド電子素子。
An oxide insulating layer formed on one side of the diamond substrate;
A Schottky electrode layer formed in a contact hole provided in the oxide insulating layer;
An electrode pad layer formed from the surface of the Schottky electrode layer to the surface of the oxide insulating layer,
A diamond electronic device, wherein an intermediate layer made of titanium is formed at least partly between the diamond substrate and the oxide insulating layer.
前記ダイヤモンド基板と前記酸化物絶縁層との間において、前記中間層が形成されていない領域の距離が200μm以下であることを特徴とする請求項1記載のダイヤモンド電子素子。   The diamond electronic device according to claim 1, wherein a distance between the diamond substrate and the oxide insulating layer in a region where the intermediate layer is not formed is 200 µm or less. 前記ダイヤモンド基板の側面から前記中間層の縁までの距離が100μm以下であることを特徴とする請求項1又は2記載のダイヤモンド電子素子。   3. The diamond electronic device according to claim 1, wherein a distance from a side surface of the diamond substrate to an edge of the intermediate layer is 100 μm or less. 前記酸化物絶縁層の厚さが1μm以上であることを特徴とする請求項1〜3のいずれか一項記載のダイヤモンド電子素子。   The diamond electronic device according to claim 1, wherein the oxide insulating layer has a thickness of 1 μm or more. 前記電極パッド層は、前記酸化物絶縁層の表面においてフィールドプレート部を有し、
前記中間層は、前記フィールドプレート部の形成領域に対応して前記酸化物絶縁層の内側に延在していることを特徴とする請求項1〜4のいずれか一項記載のダイヤモンド電子素子。
The electrode pad layer has a field plate portion on the surface of the oxide insulating layer,
5. The diamond electronic device according to claim 1, wherein the intermediate layer extends inward of the oxide insulating layer corresponding to a region where the field plate portion is formed.
前記中間層の表面に、Hf、Ta、W、Re、Ir、Pt、及びAuのいずれか一の重金属からなるマーキング部が形成されていることを特徴とする請求項1〜5のいずれか一項記載のダイヤモンド電子素子。   6. A marking portion made of any one heavy metal of Hf, Ta, W, Re, Ir, Pt, and Au is formed on the surface of the intermediate layer. The diamond electronic device according to Item. ダイヤモンド基板の一面側にチタンからなる中間層を形成する工程と、
前記中間層を覆うように前記ダイヤモンド基板の前記一面側に酸化物絶縁層を形成する工程と、
所定のマスクを用いたウエットエッチングによって前記酸化物絶縁層にコンタクトホールを形成する工程と、
前記コンタクトホール内にショットキー電極層を形成する工程と、
前記ショットキー電極層の表面から前記酸化物絶縁層の表面にかけて電極パッド層を形成する工程とを備えたことを特徴とするダイヤモンド電子素子の製造方法。
Forming an intermediate layer made of titanium on one side of the diamond substrate;
Forming an oxide insulating layer on the one surface side of the diamond substrate so as to cover the intermediate layer;
Forming a contact hole in the oxide insulating layer by wet etching using a predetermined mask;
Forming a Schottky electrode layer in the contact hole;
And a step of forming an electrode pad layer from the surface of the Schottky electrode layer to the surface of the oxide insulating layer.
JP2008037676A 2008-02-19 2008-02-19 Diamond electronic element, and manufacturing method of diamond electronic element Pending JP2009200110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008037676A JP2009200110A (en) 2008-02-19 2008-02-19 Diamond electronic element, and manufacturing method of diamond electronic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008037676A JP2009200110A (en) 2008-02-19 2008-02-19 Diamond electronic element, and manufacturing method of diamond electronic element

Publications (1)

Publication Number Publication Date
JP2009200110A true JP2009200110A (en) 2009-09-03

Family

ID=41143339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008037676A Pending JP2009200110A (en) 2008-02-19 2008-02-19 Diamond electronic element, and manufacturing method of diamond electronic element

Country Status (1)

Country Link
JP (1) JP2009200110A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299635A (en) * 1992-04-23 1993-11-12 Kobe Steel Ltd Diamond thin-film with heat-resistant ohmic electrode and manufacture thereof
JP2006108676A (en) * 2004-09-30 2006-04-20 Internatl Rectifier Corp Group iii nitride multichannel hetero-junction interdigital rectifier
WO2006087937A1 (en) * 2005-02-16 2006-08-24 National Institute For Materials Science Diamond semiconductor rectifier element
JP2007059711A (en) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd Method for forming field plate structure and semiconductor device
JP2007242797A (en) * 2006-03-07 2007-09-20 Sumitomo Electric Ind Ltd Semiconductor device and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299635A (en) * 1992-04-23 1993-11-12 Kobe Steel Ltd Diamond thin-film with heat-resistant ohmic electrode and manufacture thereof
JP2006108676A (en) * 2004-09-30 2006-04-20 Internatl Rectifier Corp Group iii nitride multichannel hetero-junction interdigital rectifier
WO2006087937A1 (en) * 2005-02-16 2006-08-24 National Institute For Materials Science Diamond semiconductor rectifier element
JP2007059711A (en) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd Method for forming field plate structure and semiconductor device
JP2007242797A (en) * 2006-03-07 2007-09-20 Sumitomo Electric Ind Ltd Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
JP5835309B2 (en) Method for manufacturing silicon carbide semiconductor device
TWI527231B (en) Electronic device, laminated structure and manufacturing method thereof
TWI269404B (en) Interconnect structure for semiconductor devices
JP5415650B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
KR102107538B1 (en) Method of transferring graphene, method of manufacturing device using the same and substrate structure including graphene
TW201010026A (en) Through substrate via including variable sidewall profile
JP2004047935A (en) Method for forming silicon dioxide film on surface of silicon base material, method for forming oxide film on surface of semiconductor base material and method for manufacturing semiconductor device
JP6112698B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
CN103109372A (en) Method for manufacturing semiconductor device and method for growing graphene
JP5369581B2 (en) Back electrode for semiconductor device, semiconductor device, and method for manufacturing back electrode for semiconductor device
US20170358494A1 (en) Plasma dicing of silicon carbide
WO2015060419A1 (en) Method for producing graphene film
Padmanabhan et al. High-performance metal–insulator–metal capacitors using europium oxide as dielectric
JP6156814B2 (en) Method for manufacturing silicon carbide semiconductor element
JP2009200110A (en) Diamond electronic element, and manufacturing method of diamond electronic element
JPS5830147A (en) Semiconductor device
WO2013146327A1 (en) Manufacturing method for silicon carbide semiconductor element
CN112259455B (en) Method for improving metal residue of Ag surface product with passivation layer structure
JP4308277B2 (en) Method for manufacturing field effect transistor
JP2000299479A (en) Schottky diode and manufacture thereof
JPH0757904A (en) Diamond semiconductor device
Stegemann et al. Hydrogen passivation of interfacial gap state defects at UHV-prepared ultrathin SiO2 layers on Si (1 1 1), Si (1 1 0), and Si (1 0 0)
JP6701810B2 (en) Structure and manufacturing method thereof
CN106298767B (en) Semiconductor devices and its manufacturing method with electrostatic discharge protection diode
JP5655642B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702