JP2009198247A - タイマーを内蔵した多機能半導体集積回路 - Google Patents

Abstract

【課題】専用のテスト用端子を設ける必要がないとともに、テストモードへ入るため所定の端子に電圧を印加してしたことにより並行して他のテストができなくなってテスト時間が長くなったりするのを回避できる半導体集積回路のテスト技術を提供する。
【解決手段】複数の機能ブロック（１１〜１５）が搭載され、前記複数の機能ブロックのいずれかにタイマー回路（２０）が内蔵されている多機能半導体集積回路において、前記タイマー回路を内蔵した機能ブロック（１３）以外の機能ブロックに対応して設けられている外部端子であって、通常動作状態では電源電圧よりも小さい範囲の電圧が印加される外部端子（ＯＶ，ＦＢ）に、通常動作状態では印加されないレベルの電圧が印加されると前記タイマー回路を検査するためのテストモードが設定されるように構成した。
【選択図】図２

Description

本発明は、タイマー回路を内蔵したＩＣ（半導体集積回路）のテスト技術に関し、特に二次電池の充電制御回路を搭載した例えばパワーマネージメントＩＣのようなタイマー回路を有する多機能ＩＣに利用して有効な技術に関する。

近年、二次電池の充電制御回路、ＤＣ−ＤＣコンバータやＬＤＯ（低飽和型シリーズレギュレータ）のような直流電源回路、ＷＬＥＤ（ホワイト発光ダイオード）ドライバ回路等複数の電源系回路を搭載したパワーマネージメントＩＣのような多機能ＩＣが提供されている。また、リチウムイオン電池の充電制御回路を搭載したパワーマネージメントＩＣにおいては、３０分程度に設定される予備充電時間や１０時間程度に設定される急速充電時間を管理するため、タイマーが搭載されている。

ところで、ＩＣに内蔵されるタイマー回路としては、ＣＲ時定数回路を利用したものやクロック信号を計数するカウンタを使用するもの等があるが、充電制御回路に用いられるような比較的長い時間を計時するタイマーには、複数のフリップフロップ（２値素子）を直列に接続してなるタイマーカウンタが一般に使用されている。本発明者らは、パワーマネージメントＩＣの開発に当たり、内蔵タイマーカウンタのテスト方法について検討した。

充電制御回路のタイマーカウンタは計時時間が長いので、通常の使用状態でテストすると膨大なテスト時間が必要となり、実用的でない。また、タイマーカウンタのテスト時間を短縮する方法としては、通常状態でのクロック信号よりも周波数の高いクロック信号を使用することもひとつの方法である。しかし、テストのためにそのようなクロック信号を生成する回路を別途設けなくてはならないという煩わしさや、通常状態のクロック信号では動作上何ら問題がないのに周波数の高いクロック信号を使用することでタイマーカウンタが不良と判定されるおそれもある。

なお、タイマーカウンタを内蔵したＩＣにおけるテスト時間を短縮するための技術として、タイマーカウンタを前段と後段の２つに分け、テストモードではクロック信号を後段部分に直接入力できるような切替え回路を設けるようにした発明が提案されている（特許文献１）。
特開平１１−２６５６００号公報 特開２００５−１２８５２号公報

特許文献１に開示されているような方法を適用することで一応テスト時間を短縮することは可能であるが、かかる方法ではタイマーカウンタの前段部分の故障を検出できないという不具合がある。また、クロック信号の伝達経路を切り替える切替え回路を制御するため、テスト用端子を設ける必要がり、ＩＣの外部端子数が増加してコストアップを招くという不具合がある。

そこで、本発明者らは、テスト用端子と通常動作時に使用される端子とを共用させることについて検討した。なお、通常端子をテスト端子と兼用させる技術は、例えば特許文献２などにも開示されている。

しかしながら、充電制御回路のブロックに対応して設けられている通常端子をテスト端子と兼用させるようにした場合、タイマーカウンタの時短テストモードへ入るため、テスト兼用端子に通常使用状態では印加されないような電圧を印加すると、その間、その兼用端子を使用してタイマーカウンタ以外の回路の本来の機能をテストすることができなくなる。そのため、テスト時間の短縮が充分に図れないという課題があることが明らかとなった。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、専用のテスト用端子を設ける必要がなくチップのコストアップを回避できるとともに、テストモードへ入るため所定の端子に電圧を印加したことにより並行して他のテストができなくなってブロック全体のテスト時間が長くなったりするのを回避できる半導体集積回路のテスト技術を提供することにある。

この発明の他の目的は、内蔵タイマーカウンタの時短テストを行ってもテストされない部分が残らないようにテストの信頼性を向上させることができる半導体集積回路のテスト技術を提供することにある。

上記目的を達成するため、この発明は、複数の機能ブロックが搭載され、前記複数の機能ブロックのいずれかにタイマー回路が内蔵されている多機能半導体集積回路において、前記タイマー回路を内蔵した機能ブロック以外の機能ブロックに対応して設けられている外部端子であって、通常動作状態では電源電圧よりも小さい範囲の電圧が印加される外部端子に、通常動作状態では印加されないレベルの電圧が印加されると前記タイマー回路を検査するためのテストモードが設定されるように構成したものである。

このような構成によれば、通常動作で使用される端子をテストモードへ入るための指令を与える端子として兼用するため、専用のテスト用端子を設ける必要がないとともに、テストモードへ入るため所定の端子に電圧を印加したことにより並行して他のテストができなくなってテスト時間が長くなったりするのを回避できる。

ここで、望ましくは、前記タイマー回路は、複数の２値素子が直列に接続され入力クロック信号を計数するカウンタ回路からなり、前記複数の２値素子のうち幾つかの２値素子を経由しないでクロック信号を伝達する短縮パスおよび該短縮パスに設けられた伝達制御手段を備え、前記伝達制御手段が前記外部端子の印加電圧に応じて制御され、前記タイマー回路の部分的なテストが可能に構成する。これにより、タイマー回路のテスト時間を短縮することができるようになる。

また、通常動作状態では印加されないレベルの電圧が印加される前記外部端子を複数備えるとともに、前記短縮パスおよび伝達制御手段が複数設けられ、前記タイマー回路は前記伝達制御手段が選択的に信号伝達状態にされることで、同一の段数の局所カウンタとして動作可能であって、前記伝達制御手段をそれぞれ選択的に信号伝達状態にして動作させる複数のテストモードを有し、前記複数のテストモードを実行することにより前記複数の２値素子にはそれぞれ少なくとも一回はクロック信号が通過するように構成する。これにより、タイマー回路の時短テストを行ってもテストされない部分が残らないようにすることができる。

さらに、望ましくは、前記タイマー回路は、第１の時間が経過したことを示す信号を出力する第１出力端子と、前記第１の時間よりも長い第２の時間が経過したことを示す信号を出力する第２出力端子とを備え、前記伝達制御手段が選択的に信号伝達状態にされることで、前記第１出力端子または前記第２出力端子に、それぞれのテストモードで同一の段数の局所カウンタとして動作した計時結果が出力可能に構成する。これにより、複数のテストモードを同一時間で実行することができ、テスタの負担を減らすことができる。

ここで、前記タイマー回路を有する機能ブロックは二次電池の充電制御回路ブロックであり、それ以外の機能ブロックの一つは入力された直流電圧を変換して出力する直流電源回路ブロックであり、通常動作状態では印加されないレベルの電圧が印加される前記外部端子は前記直流電源回路ブロックに対応して設けられている端子とすることができる。これにより、充電制御回路と直流電源回路が搭載されたパワーマネージメントＩＣにおいて、充電制御回路内のタイマー回路の時短テストが可能となる。

具体的には、通常動作状態では印加されないレベルの電圧が印加される前記外部端子として、前記直流電源回路ブロックに対応して設けられているフィードバック電圧入力端子および過電圧保護用端子が考えられる。これにより、新たな端子を追加することなくテストモードを設定できるとともに、タイマー回路の時短テストと並行して充電制御回路内の他の機能のテストが可能となる。

本発明によると、専用のテスト用端子を設ける必要がなくチップのコストアップを回避できるとともに、テストモードへ入るため所定の端子に電圧を印加したことにより並行して他のテストができなくなってブロック全体のテスト時間が長くなったりするのを回避できる。また、内蔵タイマーカウンタの時短テストを行なってもテストされない部分が残らないようにしてテストの信頼性を向上させることができるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用して好適なタイマー内蔵ＩＣの一例としてのパワーマネージメントＩＣの一実施形態の概略構成を示す。

図１に示されているように、この実施形態のパワーマネージメントＩＣ１０には、外部からの直流電圧を受けて異なる電位の直流電圧に変換して出力する第１のＬＤＯ（低飽和型シリーズレギュレータ）回路１１Ａ、電源電圧を監視して所定レベル以下になった場合にリセット信号を生成して出力するリセット回路１２、外部の二次電池に対する充電制御を行なうバッテリ充電制御回路１３が搭載されている。

さらに、このＩＣ１０には、外部からの直流電圧を受けてスイッチングレギュレータ方式で異なる電位の直流電圧に降圧した電圧を生成するＤＣ−ＤＣコンバータ１４、外付けされるインダクタなどとともにホワイト発光ダイオードの駆動電源装置を構成するＷＬＥＤドライバ回路１５、所望のレベルの直流電圧を出力する第２〜第４のＬＤＯ回路１１Ｂ〜１１Ｄが搭載されている。

Ｐ１〜Ｐ３２は、パワーマネージメントＩＣ１０に設けられた外部端子であり、このうちＰ２３〜Ｐ２５はＬＤＯ回路１１Ａに対応して設けられた外部端子、Ｐ１１およびＰ１８〜Ｐ１９はリセット回路１２に対応して設けられた外部端子、Ｐ２０〜Ｐ２２およびＰ２６〜Ｐ３０はバッテリ充電制御回路１３に対応して設けられた外部端子、Ｐ１３〜Ｐ１７はＤＣ−ＤＣコンバータ１４に対応して設けられた外部端子、Ｐ４〜Ｐ６およびＰ１０，Ｐ１２はＷＬＥＤドライバ回路１５に対応して設けられた外部端子、Ｐ３１，Ｐ３２，Ｐ１，Ｐ２およびＰ７〜Ｐ９はＬＤＯ回路１１Ｂ〜１１Ｄに対応して設けられた外部端子、Ｐ３はＬＤＯ回路１１Ａ〜１１ＤおよびＷＬＥＤドライバ回路１５に共通のグランド端子である。

なお、ＶＤＤが付されている端子Ｐ１７，Ｐ１９，Ｐ２５，Ｐ２６，Ｐ３２は外部から電源電圧が印加される端子、ＧＮＤが付されている端子Ｐ３，Ｐ１５，Ｐ３０は接地電位が印加される端子、ＶＯＵＴが付されている端子Ｐ１，Ｐ２，Ｐ２４，Ｐ３１はＬＤＯ回路１１Ａ〜１１Ｄで変換された電圧の出力端子である。また、ＣＥが付されている端子Ｐ７〜Ｐ９，Ｐ１２，Ｐ１３，Ｐ２３，Ｐ２８はチップ内の各回路ブロックを外部から動作状態にするか否か制御するコントロール端子、Ｐ１４はＤＣ-ＤＣコンバータ１４への出力電圧のフィードバック端子である。

上記主たる回路ブロック１１〜１５のうちバッテリ充電制御回路１３に、予備充電時間や急速充電時間等を管理するために使用されるタイマーカウンタ２０が内蔵されている。この実施形態のパワーマネージメントＩＣ１０においては、ＷＬＥＤドライバ回路１５に対応して設けられた外部端子Ｐ６とＰ１０を利用して、バッテリ充電制御回路１３内のタイマーカウンタ２０のテストモードを外部から設定可能に構成されている。

ここで、外部端子Ｐ６は、ＷＬＥＤドライバ回路１５と外付けのスイッチング素子やインダクタ、整流ダイオードなどからなるＷＬＥＤ駆動用電源回路の出力電圧を抵抗で分圧した電圧が印加されることで過電圧保護機能を有効に働かせるためのオーバーボルテージ監視用入力端子ＯＶである。また、外部端子Ｐ１０は、ＷＬＥＤ駆動用電源回路のセンス抵抗で電流−電圧変換された電圧がフィードバックされることで電圧制御機能を有効に働かせるためのフィードバック用入力端子ＦＢである。

この実施例のパワーマネージメントＩＣ１０は、ＯＶ端子Ｐ６およびＦＢ端子Ｐ１０に、通常動作時に２．５Ｖ以上の電圧が入力されないように、システムが構成されることを前提として設計されている。そこで、この実施例では、これらの端子Ｐ６およびＰ１０に５Ｖのような通常動作時には入力されないような高い電圧が印加されると、パワーマネージメントＩＣ１０はタイマーカウンタ２０のテストモードが設定されたと判定して、後述のようなテスト動作が可能になるように構成されている。これにより、テストモードへ入るためのテスト専用端子が不要となり、ＩＣのピン数を減らしコストアップを抑えることができるようになる。

図１において、外部端子Ｐ２７はバッテリ充電制御回路１３内の保護回路（図示省略）に、図示しない充電ユニット内の電池温度検出用抵抗の一端が接続されることで、電池が異常な温度に上昇しないよう制御する保護機能を有効に働かせるための入力端子ＴＤＥＴである。ＩＣ１０は、例えばこの端子を利用して、その端子に通常状態では印加されないような電圧を印加することでタイマーカウンタ２０のテストモードに入ることも可能であるが、そのようにするとタイマーカウンタ２０のテスト中にこの端子の入力を使用した当該ブロックでの他のテストを並行して行なうことができなくなる。

そこで、本実施形態のパワーマネージメントＩＣ１０では、ＷＬＥＤドライバ回路１５に対応して設けられている外部端子Ｐ６とＰ１０を利用して、バッテリ充電制御回路１３内のタイマーカウンタ２０のテストモードに入るように構成されている。これにより、タイマーカウンタ２０のテストとＴＤＥＴ端子Ｐ２７の入力を使用したテストを並行して実行することができ、ブロック全体のテスト時間の短縮が可能となる。なお、パワーマネージメントＩＣのような多機能ＩＣでは、一般にブロック単位でテストが行なわれる。従って、バッテリ充電制御回路１３以外の機能ブロックに対応して設けられている外部端子をタイマーのテスト端子と兼用させてもなんら支障はない。

図２には、バッテリ充電制御回路１３内のタイマーカウンタ２０の具体的な回路構成例が示されている。

図２に示されているように、タイマーカウンタ２０は、例えば「０」と「１」の２つの状態をとり得る２値素子としてのトリガ型フリップフロップＦＦ１〜ＦＦ２０を直列、すなわち前段のＦＦiの出力が後段のＦＦi+1の入力端子に入力されるように接続して構成されている。そして、１段目のフリップフロップＦＦ１にクロックＣＫ０が入力され、１６段目のフリップフロップＦＦ１６の出力が、予備充電時間の経過を知らせる信号Ｑ１として出力され、２０段目のフリップフロップＦＦ２０の出力が、急速充電時間の経過を知らせる信号Ｑ２として出力されるように構成されている。

このタイマーカウンタ２０は、周期が例えば５５ｍｓのような適当な値に設定されたクロックＣＫ０が入力されると、およそ３０分後に出力Ｑ１がハイレベルに変化し、およそ１０時間後に出力Ｑ２がハイレベルに変化するように動作する。なお、ここでは、一例としてトリガ型フリップフロップを使用したカウンタを示したが、遅延型フリップフロップを使用した同期式カウンタであっても良いことはいうまでもない。

特に限定されるものではないが、この実施例のタイマーカウンタ２０には、ＦＦ１〜ＦＦ５を飛ばしてＦＦ１の入力クロックＣＫ０をＦＦ６へ入力可能にするための短縮パス（信号線）２１およびその途中に挿入された伝達制御手段としてのオン／オフ・スイッチＳＷ１と、ＦＦ７〜ＦＦ１５を飛ばしてＦＦ６の出力をＦＦ１６へ入力可能にするための短縮パス２２およびその途中に挿入されたオン／オフ・スイッチＳＷ２とが設けられている。スイッチＳＷ１，ＳＷ２はＭＯＳＦＥＴ（電界効果トランジスタ）などで構成される。

そして、上記オン／オフ・スイッチＳＷ１とＳＷ２が、前記ＯＶ端子Ｐ６およびＦＢ端子Ｐ１０の入力電圧状態に応じて、オン状態またはオフ状態に設定される。図３に、ＯＶ端子Ｐ６およびＦＢ端子Ｐ１０の入力電圧状態とオン／オフ・スイッチＳＷ１，ＳＷ２の状態との関係を示す。図３において、“Ｈ”は対応する端子にハイレベル（例えば３．５Ｖ以上の電圧）が印加されていることを、“Ｌ”は対応する端子にロウレベルが印加されていることを意味している。この実施例の場合、ＯＶ端子Ｐ６への入力でオン／オフ・スイッチＳＷ１を、またＦＢ端子Ｐ１０への入力でオン／オフ・スイッチＳＷ２を、制御するように構成することができる。

図２のタイマーカウンタ２０は、ＦＢとＯＶが共に“Ｌ”の場合は、ＳＷ１，ＳＷ２が共にオフ状態に設定される。これにより、図２のタイマーカウンタ２０に入力されたクロックＣＫ０は、全フリップフロップＦＦ１〜ＦＦ２０を通過する本来の１０時間タイマーとして動作する。つまり、パワーマネージメントＩＣ１０は、ＯＶ端子Ｐ６およびＦＢ端子Ｐ１０の入力電圧が通常動作時には入力されることがない３．５Ｖ以下の電圧の場合、タイマーカウンタが通常動作モードであると認識して動作する。

一方、ＯＶが“Ｌ”、ＦＢが“Ｈ”の場合は、ＳＷ１がオフ状態，ＳＷ２がオン状態に設定される（第１テストモード）。これにより、図２のタイマーカウンタ２０に入力されたクロックＣＫ０は、ＦＦ１〜ＦＦ６およびＦＦ１６〜ＦＦ２０を通過する１１段のカウンタとして動作する。また、ＯＶが“Ｈ”、ＦＢが“Ｌ”の場合は、ＳＷ１がオン状態，ＳＷ２がオフ状態に設定される（第２テストモード）。これにより、図２のタイマーカウンタ２０に入力されたクロックＣＫ０は、ＦＦ６〜ＦＦ２０を通過する１５段のカウンタとして動作可能となる。

ここで、テスタが、第１テストモードではＦＦ２０の出力Ｑ２を監視し、第２テストモードではＦＦ１６の出力Ｑ１を監視するものとすると、第１テストモードのＦＦ２０の出力Ｑ２はクロックＣＫ０がＦＦ１〜ＦＦ６およびＦＦ１６〜ＦＦ２０を通過した１１段のカウンタの出力、第２テストモードのＦＦ１６の出力Ｑ１はクロックＣＫ０がＦＦ６〜ＦＦ１６を通過した１１段のカウンタの出力となる。

従って、テスタは、第１テストモードではＦＦ２０の出力Ｑ２を監視することでＦＦ１〜ＦＦ６およびＦＦ１６〜ＦＦ２０が正常に動作したか否か、また、第２テストモードではＦＦ１６の出力Ｑ１を監視することで、ＦＦ６〜ＦＦ１６が正常に動作したか否かを、同一の所要時間で判定することができる。しかも、第１テストモードによるテストと第２テストモードによるテストの２回ですべてのフリップフロップが正常に動作するか否か知ることができる（一部のＦＦは重複している）。

そのため、それぞれ異なる時間で監視する場合に比べてテスタの負担を減らすことができる。さらに、タイマーカウンタ２０がもともと備えている予備充電と急速充電のタイマー出力Ｑ１，Ｑ２を利用してテスト信号の監視をできるので、テストのための信号を取り出す新たな信号線を設ける必要がないという利点がある。
（変形例）
図４に、上記実施形態のタイマーカウンタ２０の変形例を示す。この変形例のタイマーカウンタ２０は、ＦＦ１〜ＦＦ９を飛ばしてＦＦ１の入力クロックＣＫ０をＦＦ１０へ入力可能にするための短縮パス２１およびその途中に挿入されたオン／オフ・スイッチＳＷ１と、ＦＦ７〜ＦＦ１５を飛ばしてＦＦ６の出力をＦＦ１６へ入力可能にするための短縮パス２２およびその途中に挿入されたオン／オフ・スイッチＳＷ２と、ＦＦ１〜ＦＦ６を飛ばしてＦＦ１の入力クロックＣＫ０をＦＦ７へ入力可能にするための短縮パス２３およびその途中に挿入されたオン／オフ・スイッチＳＷ３と、ＦＦ１０〜ＦＦ１６を飛ばしてＦＦ９の出力をＦＦ１７へ入力可能にするための短縮パス２４およびその途中に挿入されたオン／オフ・スイッチＳＷ４と、を設けたものである。

上記オン／オフ・スイッチＳＷ１とＳＷ２とＳＷ３，ＳＷ４は、前記ＯＶ端子Ｐ６およびＦＢ端子Ｐ１０の入力電圧状態に応じて、オン状態またはオフ状態に設定される。ＯＶ端子Ｐ６およびＦＢ端子Ｐ１０の入力電圧状態とオン／オフ・スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の状態との関係は、図５に示すように設定する。従って、この変形例では、ＯＶとＦＢの２つの端子への入力の論理積をとってスイッチＳＷ３，ＳＷ４の制御信号を生成するＡＮＤゲートが必要である。スイッチＳＷ１とＳＷ２は、前記実施例と同様に、ＯＶ端子Ｐ６とＦＢ端子Ｐ１０への入力で直接制御するように構成することができる。

図４のような構成を採用した場合には、第１テストモードではＦＦ１６の出力Ｑ１を監視することでＦＦ１〜ＦＦ６およびＦＦ１６が正常に動作したか否か、また、第２テストモードではＦＦ１６の出力Ｑ１を監視することでＦＦ１０〜ＦＦ１６が正常に動作したか否か、さらに、第３テストモードではＦＦ２０の出力Ｑ２を監視することで、ＦＦ７〜ＦＦ９およびＦＦ１７〜ＦＦ２０が正常に動作したか否か判定する。これにより、３回のテストで全部のフリップフロップを検査することができる。しかも、第１と第２と第３テストモードでそれぞれ７段ずつフリップフロップを動作させるため、同一の所要時間でテストを行なうことができる。

フリップフロップの分け方は、上記実施例や変形例のものに限定されず、ＦＦ１〜ＦＦ７，ＦＦ７〜ＦＦ１３，ＦＦ１４〜ＦＦ２０のように７段ずつに分けて（ＦＦ７だけ重複する）、３回のテストで全部のフリップフロップを検査できるように構成することも可能である。ただし、この場合、出力を監視するフリップフロップは、ＦＦ７とＦＦ１３とＦＦ２０であり、フリップフロップＦＦ７とＦＦ１３の出力を取り出す信号線が別途必要になる。よって、図４のような分け方のほうが有利である。
本発明の一実施形態について述べたが、本発明は上記実施形態に限定されることなく、本発明の技術的思想に基づいて各種の変更が可能である。例えば、前記実施形態においては、ＷＬＥＤドライバ回路１５に対応して設けられているオーバーボルテージ監視用入力端子ＯＶと、フィードバック用入力端子ＦＢとを利用して、充電制御回路１３内のタイマーカウンタ２０のテストモードを設定するようにしたものを説明したが、タイマーカウンタを有する機能ブロック以外の機能ブロックであって通常動作状態では比較的限られた範囲の電圧しか印加されない端子を備えるものがあれば、その端子を使用してタイマーカウンタのテストモードを設定するように構成しても良い。

また、前記実施形態では、タイマーカウンタに設ける短縮パス上の伝達制御手段としてオン／オフ・スイッチを使用したが、ＡＮＤゲートなどの論理回路を用いるようにしてもよい。

以上の説明では、本発明をパワーマネージメントＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、タイマーカウンタを内蔵するとともに複数の機能ブロックが搭載されている半導体集積回路に広く利用することができる。

本発明を適用して好適なＩＣの一例としてのパワーマネージメントＩＣの概略構成を示す説明図である。 バッテリ充電制御回路内のタイマーカウンタの具体例を示す回路構成図である。 実施例のタイマーカウンタにおけるＯＶ端子およびＦＢ端子の入力電圧状態とオン／オフ・スイッチＳＷ１，ＳＷ２の状態との関係を示す説明図である。 タイマーカウンタの変形例を示す回路構成図である。 図４の変形例のタイマーカウンタにおけるＯＶ端子およびＦＢ端子の入力電圧状態とオン／オフ・スイッチＳＷ１〜ＳＷ４の状態との関係を示す説明図である。

符号の説明

１０ パワーマネージメントＩＣ
１１ ＬＤＯ（低飽和型シリーズレギュレータ）
１２ リセット回路
１３ バッテリ充電制御回路
１４ ＤＣ−ＤＣコンバータ
１５ ＷＬＥＤドライバ回路
２０ タイマーカウンタ
Ｐ１〜Ｐ３２ 外部端子
Ｐ６ ＯＶ端子（オーバーボルテージ監視用入力端子）
Ｐ１０ ＦＢ端子（フィードバック用入力端子）

Claims (6)

1. 複数の機能ブロックが搭載され、前記複数の機能ブロックのいずれかにタイマー回路が内蔵されている多機能半導体集積回路であって、
   前記タイマー回路を内蔵した機能ブロック以外の機能ブロックに対応して設けられている外部端子であって、通常動作状態では電源電圧よりも小さい範囲の電圧が印加される外部端子に、通常動作状態では印加されないレベルの電圧が印加されると前記タイマー回路を検査するためのテストモードが設定されるように構成されていることを特徴とする多機能半導体集積回路。
2. 前記タイマー回路は、複数の２値素子が直列に接続されて入力クロック信号を計数するカウンタ回路からなり、
   前記複数の２値素子のうち幾つかの２値素子を経由しないでクロック信号を伝達する短縮パスおよび該短縮パスに設けられた伝達制御手段を備え、
   前記伝達制御手段が前記外部端子の印加電圧に応じて制御され、前記タイマー回路の部分的なテストが可能に構成されていることを特徴とする請求項１に記載の多機能半導体集積回路。
3. 通常動作状態では印加されないレベルの電圧が印加される前記外部端子を複数備えるとともに、
   前記短縮パスおよび伝達制御手段が複数設けられ、前記タイマー回路は前記伝達制御手段が選択的に信号伝達状態にされることで、同一の段数の局所カウンタとして動作可能であって、
   前記伝達制御手段をそれぞれ選択的に信号伝達状態にして動作させる複数のテストモードを有し、前記複数のテストモードを実行することにより前記複数の２値素子にはそれぞれ少なくとも一回はクロック信号が通過するように構成されていることを特徴とする請求項２に記載の多機能半導体集積回路。
4. 前記タイマー回路は、第１の時間が経過したことを示す信号を出力する第１出力端子と、前記第１の時間よりも長い第２の時間が経過したことを示す信号を出力する第２出力端子とを備え、
   前記伝達制御手段が選択的に信号伝達状態にされることで、前記第１出力端子または前記第２出力端子に、それぞれのテストモードで同一の段数の局所カウンタとして動作した計時結果が出力可能に構成されていることを特徴とする請求項３に記載の多機能半導体集積回路。
5. 前記タイマー回路を有する機能ブロックは二次電池の充電制御回路ブロックであり、それ以外の機能ブロックの一つは入力された直流電圧を変換して出力する直流電源回路ブロックであり、通常動作状態では印加されないレベルの電圧が印加される前記外部端子は前記直流電源回路ブロックに対応して設けられている端子であることを特徴とする請求項４に記載の多機能半導体集積回路。
6. 通常動作状態では印加されないレベルの電圧が印加される前記外部端子は、前記直流電源回路ブロックに対応して設けられているフィードバック電圧入力端子および過電圧保護用端子であることを特徴とする請求項５に記載の多機能半導体集積回路。

Images