JP2009194307A - Junction-up type optical semiconductor element - Google Patents
Junction-up type optical semiconductor element Download PDFInfo
- Publication number
- JP2009194307A JP2009194307A JP2008036096A JP2008036096A JP2009194307A JP 2009194307 A JP2009194307 A JP 2009194307A JP 2008036096 A JP2008036096 A JP 2008036096A JP 2008036096 A JP2008036096 A JP 2008036096A JP 2009194307 A JP2009194307 A JP 2009194307A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bonding
- semiconductor
- type
- side electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ストライプ部側がワイヤーボンディングされるジャンクションアップ型の光半導体素子に関する。 The present invention relates to a junction-up type optical semiconductor element in which a stripe portion side is wire-bonded.
従来、ストライプ部が形成された半導体積層部を有する半導体レーザ素子等の光半導体素子が知られている。このような光半導体素子の一つとして、ストライプ部側をワイヤーボンディングするジャンクションアップ型がある(特許文献1参照)。 2. Description of the Related Art Conventionally, an optical semiconductor device such as a semiconductor laser device having a semiconductor laminated portion in which a stripe portion is formed is known. As one of such optical semiconductor elements, there is a junction-up type in which the stripe portion side is wire-bonded (see Patent Document 1).
図14及び図15に示すジャンクションアップ型の光半導体素子100は、基板101と、半導体積層部102と、絶縁膜103と、サブマウントとダイボンディングされるn側電極104と、ワイヤー110がボンディングされるボンディングパッド105とを備えている。半導体積層部102は、基板101上に形成され、電流を狭窄させるためのストライプ部106を有する。絶縁膜103は、半導体積層部102の上面に形成されるとともに、ストライプ部106が露出するように開口部103aが形成されている。n側電極104は、基板101の裏面を覆うように形成されている。ボンディングパッド105は、ストライプ部106と電気的に接続されたp側電極部105aと、ワイヤー110がボンディングされるボンディング部105bとを有する。p側電極部105aは、ストライプ部106の全長にわたって形成されている。ボンディング部105bは、絶縁膜103の一部を覆うように形成されている。
14 and 15 includes a
上述した光半導体素子100では、n側電極104とボンディングパッド105との間に電圧が印加されると、ボンディングパッド105の下方のストライプ部106及びその近傍の積層方向にのみ電流が流れる。これにより、半導体積層部102が、反転分布状態となり誘導放出が生じて光が出射される。
しかしながら、図14及び図15に示すジャンクションアップ型の光半導体素子100では、ボンディングパッド105の全面と半導体積層部102とがコンデンサ構造となり、不要な静電容量が生じるといった課題がある。特に、ワイヤー110がボンディングされていない領域のボンディングパッド105は、何の機能も有していないにも関わらず、静電容量を生じさせている。そこで、図16に示すように、ワイヤー110の底面に合わせて、ボンディング部105bの平面積を小さくすることが考えられる。しかしながら、このようにボンディング部105bを小さくすると、ワイヤー110が所望の位置からずれた場合に、絶縁膜103が破損するといった課題がある。更に、絶縁膜103と接しているワイヤー110の領域には静電容量が生じるので、ボンディング部105bを小さくした効果がなくなる。
However, the junction-up type
本発明は、上述した課題を解決するために創案されたものであり、絶縁膜の破損を抑制しつつ、静電容量を低減できるジャンクションアップ型の光半導体素子を提供することを目的としている。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a junction-up type optical semiconductor element capable of reducing capacitance while suppressing breakage of an insulating film.
上記目的を達成するために、請求項1に記載の発明は、基板と、前記基板上に形成され、ストライプ部が形成された半導体積層部と、前記ストライプ部が露出するように前記半導体積層部上に形成された絶縁膜と、前記絶縁膜から露出した前記ストライプ部と電気的に接続された電極部、及び、前記絶縁膜上に互いに間隔を開けて形成された複数のボンディング部とを有するボンディングパッドとを備えていることを特徴とするジャンクションアップ型の光半導体素子である。
In order to achieve the above object, the invention according to
また、請求項2に記載の発明は、前記ボンディング部は、前記電極部と間隔を開けて配置され、前記電極部と電気的に絶縁されていることを特徴とする請求項1に記載のジャンクションアップ型の光半導体素子である。 According to a second aspect of the present invention, in the junction according to the first aspect, the bonding portion is disposed at a distance from the electrode portion and is electrically insulated from the electrode portion. This is an up-type optical semiconductor element.
また、請求項3に記載の発明は、前記複数のボンディング部が、間隔を開けてマトリックス状に配置されていることを特徴とする請求項1または請求項2のいずれか1項に記載のジャンクションアップ型の光半導体素子である。
In the invention according to claim 3, the junctions according to
また、請求項4に記載の発明は、前記電極部と前記ボンディング部は、同じ材料からなることを特徴とする請求項1〜請求項3のいずれか1項に記載のジャンクションアップ型の光半導体素子である。
The invention according to claim 4 is the junction-up type optical semiconductor according to any one of
また、請求項5に記載の発明は、前記複数のボンディング部は、前記電極部の両側に配置されていることを特徴とする請求項1〜請求項4のいずれか1項に記載のジャンクションアップ型の光半導体素子である。
The invention according to
本発明によれば、複数のボンディング部の間に間隔を形成しているので、ボンディング部の間では、ボンディングされたワイヤーが絶縁膜から浮いた状態となる。従って、ワイヤーに電圧が印加されても、当該間隔が形成されている領域では静電容量がほとんど生じない。これにより、ボンディングパッドが形成されている領域を小さくすることなく、静電容量を低減できる。また、ボンディングパッドが形成されている領域を小さくする必要がないので、ワイヤーがボンディングパッドから外れて、絶縁膜上にボンディングされることを抑制できる。これにより、絶縁膜の破損を抑制できる。この結果、絶縁膜の破損を抑制しつつ、静電容量を低減できる。 According to the present invention, since the gap is formed between the plurality of bonding portions, the bonded wires are floated from the insulating film between the bonding portions. Therefore, even when a voltage is applied to the wire, there is almost no capacitance in the region where the interval is formed. As a result, the capacitance can be reduced without reducing the area where the bonding pads are formed. In addition, since it is not necessary to reduce the region where the bonding pad is formed, it is possible to suppress the wire from being removed from the bonding pad and bonded onto the insulating film. Thereby, damage to the insulating film can be suppressed. As a result, the capacitance can be reduced while suppressing damage to the insulating film.
(第1実施形態)
以下、図面を参照して本発明を半導体レーザ素子に適用した第1実施形態について説明する。尚、第1実施形態による半導体レーザ素子は、光ディスク装置、レーザプリンタ、光通信機器等に適用可能である。
(First embodiment)
Hereinafter, a first embodiment in which the present invention is applied to a semiconductor laser device will be described with reference to the drawings. The semiconductor laser device according to the first embodiment can be applied to an optical disk device, a laser printer, an optical communication device, and the like.
図1は、第1実施形態による半導体レーザ素子の全体斜視図である。図2は、半導体レーザ素子の平面図である。図3は、図2のIII−III線に沿った断面図である。図4は、図2のIV−IV線に沿った断面図である。 FIG. 1 is an overall perspective view of the semiconductor laser device according to the first embodiment. FIG. 2 is a plan view of the semiconductor laser element. FIG. 3 is a sectional view taken along line III-III in FIG. 4 is a cross-sectional view taken along line IV-IV in FIG.
図1に示すように、第1実施形態による半導体レーザ素子1は、後述するストライプ部28側にワイヤー31がボンディングされるジャンクションアップ型である。図1〜図4に示すように、半導体レーザ素子1は、基板11と、半導体積層部12と、絶縁膜13と、n側電極14と、p側電極部15及びボンディング部16、17を有するボンディングパッド18とを備えている。尚、p側電極部15が、請求項1に記載の電極部に相当する。
As shown in FIG. 1, the
基板11は、導電性を有するn型GaNからなる。平面視において、基板11は、約200μmのX方向側の幅と、約400μmのY方向側の長さとを有する。
The
図4に示すように、半導体積層部12は、基板11の+Z方向側の面(以下、主面)11aに形成されている。半導体積層部12には、n型クラッド層21と、n型ガイド層22と、活性層23と、p型電子ブロック層24と、p型ガイド層25と、p型クラッド層26と、p型コンタクト層27とが基板11側から順に積層されている。
As shown in FIG. 4, the semiconductor stacked
n型クラッド層21は、活性層23で発光された光を閉じ込めるためのものである。n型クラッド層21は、n型の不純物としてSiがドープされたn型AlGaN層からなる。
The n-
n型ガイド層22は、活性層23で発光された光をガイドするためのものである。n型ガイド層22は、n型の不純物としてSiがドープされたn型GaN層からなる。
The n-
活性層23は、誘導放出により光を発光するためのものである。活性層23は、ノンドープのInGaN層(井戸層)とGaN層(バリア層)とが交互に複数積層されたMQW(多重量子井戸:multiple quantum wells)構造を有する。
The
p型電子ブロック層24は、n側電極14から注入された電子がp型半導体側に達することを抑制するためのものである。p型電子ブロック層24は、p型の不純物としてMgがドープされたp型AlGaN層からなる。
The p-type
p型ガイド層25は、活性層23で発光された光をガイドするためのものである。p型ガイド層25は、p型の不純物としてMgがドープされたp型GaN層からなる。p型ガイド層25のX方向の中央部は、凸状の凸部25aが形成されている。
The p-
p型クラッド層26は、活性層23で発光された光を閉じ込めるためのものである。p型クラッド層26は、p型ガイド層25の凸部25a上に形成されている。p型クラッド層26は、p型の不純物としてMgがドープされたp型AlGaN層からなる。
The p-
p型コンタクト層27は、p側電極部15と半導体積層部12との間の電気的な抵抗を低減するためのものである。p型コンタクト層27は、p型の不純物としてMgがドープされたp型GaN層からなる。
The p-
半導体積層部12の+Z方向側には、リッジ状のストライプ部28が形成されている。ストライプ部28は、電流を狭窄させるためのものである。ストライプ部28は、X方向の中央部に形成されている。ストライプ部28は、5μm以下のX方向の幅と、数μmのZ方向の高さを有する。ストライプ部28は、Y方向の全長にわたって延びるように形成されている。ストライプ部28は、p型ガイド層25の凸部25aと、p型クラッド層26と、p型コンタクト層27とによって構成されている。
A ridge-shaped
半導体積層部12のY方向の両端面には、一対の反射膜(図示略)を有するファブリペロー共振器が設けられている。
A Fabry-Perot resonator having a pair of reflective films (not shown) is provided on both end surfaces in the Y direction of the semiconductor laminated
絶縁膜13は、ストライプ部28以外の領域でボンディングパッド18と半導体積層部12とが電気的に接続されることを防ぐためのものである。絶縁膜13は、ZrO2からなる。尚、絶縁膜13は、Al2O3やSiO2等の絶縁材料により構成してもよい。絶縁膜13は、半導体積層部12の+Z方向側の面の略全域を覆うように形成されている。絶縁膜13のX方向の中央部には、ストライプ部28の上面を露出させるための開口部13aが形成されている。開口部13aは、Y方向の全長にわたって形成されている。
The insulating
n側電極14は、基板11を介して半導体積層部12へと電子を注入するためのものである。n側電極14には、サブマウント(図示略)の電極を介して外部に接続される。n側電極14は、基板11とオーミック接続されたAlからなる。n側電極14は、基板11の−Z方向側の面(以下、裏面)11bを覆うように形成されている。
The n-
ボンディングパッド18には、ワイヤー31がボンディングされる。以下、ボンディングパッド18のp側電極部15及びボンディング部16、17について説明する。
A
p側電極部15は、ストライプ部28から半導体積層部12に正孔を注入するためのものである。p側電極部15は、Au、Pt(またはMo、W等のバリアメタル)、Auの積層構造からなる。p側電極部15は、ストライプ部28及びその近傍に形成されている。p側電極部15は、約5μmのX方向の幅と、約400μmのY方向の長さとを有する。即ち、p側電極部15は、Y方向の全長にわたって形成されている。p側電極部15は、絶縁膜13から露出したストライプ部28の上面とオーミック接続されている。
The p-
ボンディング部16、17は、ワイヤー31による絶縁膜13の破損を抑制するためのものである。ボンディング部16、17は、p側電極部15と同様に、Au、Pt(またはMo、W等のバリアメタル)、Auの積層構造を有する。ボンディング部16、17は、絶縁膜13上に形成されている。ボンディング部16とボンディング部17は、p側電極部15を挟み対称な位置に対称な形状で形成されている。各ボンディング部16(17)は、約62.5μmのX方向の長さと、約18μmのY方向の幅とを有する。隣接する各ボンディング部16(17)の間には、Y方向に約10μmの間隔が形成されている。ここで、隣接する各ボンディング部16(17)の間の間隔は、特に限定されるものではないが、図3に示すように、ボンディングされたワイヤー31が絶縁膜13と接触することがない程度の間隔が好ましい。
The
次に、上述した半導体レーザ素子1の動作について説明する。
Next, the operation of the above-described
まず、ワイヤー31とサブマウントの電極とを介してn側電極14とp側電極部15とに電圧が印加される。これにより、n側電極14から半導体積層部12に電子が注入され、p側電極部15から半導体積層部12に正孔が注入される。半導体積層部12に注入された電子と正孔は、活性層23で再結合して光を発光する。発光した光は、反転分布状態の活性層23を導波する。そして、Y方向に導波する光は、端面間を往復して誘導放出を生じさせた後、一方の端面からレーザ光として出射される。
First, a voltage is applied to the n-
次に、上述した半導体レーザ素子1の製造方法について説明する。図5〜図10は、第1実施形態の半導体レーザ素子の製造工程を説明する図である。
Next, a method for manufacturing the
まず、図5に示すように、基板11をMOCVD(有機金属化学気相蒸着)装置(図示略)のチャンバーに導入して、基板11の主面11aに半導体積層部12を順次積層する。具体的には、シランガス、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、アンモニアガスのいずれかを所望の流量でMOCVD装置のチャンバーに供給して、n型半導体層21、22を成長させる。次に、TMI(トリメチルインジウム)、TMG、アンモニアガスのいずれかを所望の流量でチャンバーに供給して活性層23を成長させる。その後、Cp2Mg(ビスシクロペンタジエニルマグネシウム)ガス、TMA、TMG、アンモニアガスのいずれかを所望の流量でチャンバーに供給してp型半導体層24〜27を形成する。
First, as shown in FIG. 5, the
次に、図6に示すように、ゾルゲル法によりSiO2からなる第1マスク層45を形成する。その後、スパッタリング法により、SiN層からなる第2マスク層46を形成する。ここで、ゾルゲル法により形成された第1マスク層45は、スパッタリング法により形成された第2マスク層46よりもエッチングレートが高い。その後、フォトリソグラフィー法によりパターニングされたレジスト膜47を形成する。
Next, as shown in FIG. 6, a
次に、図7に示すように、レジスト膜47から露出している領域の第2マスク層46及び第1マスク層45をエッチングする。その後、レジスト膜47を除去する。
Next, as shown in FIG. 7, the
次に、図8に示すように、マスク層45、46から露出している領域のp型コンタクト層27、p型クラッド層26、p型ガイド層25の途中部までをドライエッチングする。これにより、ストライプ部28が形成される。
Next, as shown in FIG. 8, dry etching is performed up to the middle of the p-
次に、図9に示すように、1−水素2−フッ化アンモニウム溶液であるバッファドフッ酸により、第1マスク層45の側面を選択的にエッチングして、p型コンタクト層27の上面の一部を露出させる。その後、スパッタリング法により、ZrO2層からなる絶縁膜13を形成する。その後、再度、バッファドフッ酸にストライプ部28を浸すことにより、第2マスク層46及び第1マスク層45を、第2マスク層46上の絶縁膜13bとともに除去する。
Next, as shown in FIG. 9, the side surface of the
次に、フォトリソグラフィー法によりレジスト膜(図示略)を形成する。そして、図10に示すように、スパッタリング法によりAu、Pt、Auの積層構造を有するp側電極部15及びボンディング部16、17を有するボンディングパッド18を形成する。その後、レジスト膜をその上の金属層とともに除去する。
Next, a resist film (not shown) is formed by photolithography. Then, as shown in FIG. 10, a
次に、基板11の裏面11bを研磨した後、基板11の裏面11bの全面にAlからなるn側電極14を形成する。その後、素子単位に分割する。これにより、図1に示す半導体レーザ素子1が完成する。
Next, after the
この後、サブマウントにn側電極14が接合された後、ボンディングパッド18のボンディング部16、17が形成された領域にワイヤー31がボンディングされる。
Thereafter, after the n-
上述したように第1実施形態による半導体レーザ素子1では、隣接する複数のボンディング部16(17)の間に間隔を形成している。従って、ワイヤー31は隣接するボンディング部16(17)の間を跨ぐようにボンディングされる。これにより隣接するボンディング部16(17)の間では、ワイヤー31が絶縁膜13から浮いた状態となる。このため、ワイヤー31に電圧が印加されても、ボンディング部16(17)が形成されていない領域(62.5[μm]×10[μm]×8≒5.0×103[μm2])には、静電容量がほとんど生じない。この結果、不要な静電容量を低減できる。
As described above, in the
また、半導体レーザ素子1では、ボンディングパッド18が形成されている領域を小さくする必要がないので、ワイヤー31をボンディングする際に、高度な位置精度が要求されない。このため、ワイヤー31がボンディングパッド18から外れて、絶縁膜13上にボンディングされることを抑制できるので、絶縁膜13の破損を抑制できる。更に、隣接するボンディング部16(17)の間においても、ワイヤー31が浮いた状態となるので、絶縁膜13が破損することを抑制できる。
Further, in the
これらの結果、半導体レーザ素子1では、絶縁膜13の破損を抑制しつつ、静電容量を低減できる。
As a result, in the
また、半導体レーザ素子1では、p側電極部15を挟み、ボンディング部16とボンディング部17とを線対称に形成しているので、ボンディングのバランスを向上させることができる。
Further, in the
また、半導体レーザ素子1では、p側電極部15とボンディング部16、17とを同じ材料により構成しているので、同じ製造工程で形成することができる。これにより、製造工程の複雑化を抑制できる。
Moreover, in the
(第2実施形態)
次に、上述した第1実施形態の一部を変更した第2実施形態について、図面を参照して説明する。図11は、第2実施形態による半導体レーザ素子の全体斜視図である。図12及び図13は、半導体レーザ素子の平面図である。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。
(Second Embodiment)
Next, a second embodiment in which a part of the first embodiment described above is changed will be described with reference to the drawings. FIG. 11 is an overall perspective view of the semiconductor laser device according to the second embodiment. 12 and 13 are plan views of the semiconductor laser element. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted.
図11及び図12に示すように、第2実施形態による半導体レーザ素子1Aのボンディングパッド18Aでは、各ボンディング部16A、17Aが、平面視にて、一辺が約20μmの正方形状に形成されている。また、ボンディング部16A(17A)は、X方向及びY方向にそれぞれ3個×10個のマトリックス状に配置されている。ここで隣接するボンディング部16A(17A)の間には、約5μmの間隔が形成されている。また、p側電極部15とボンディング部16A(17A)との間にも、約5μmの間隔が形成されている。これにより、p側電極部15とボンディング部16A(17A)は、電気的に絶縁される。
As shown in FIGS. 11 and 12, in the
ここで、図12に示すように、ワイヤー31の先端のワイヤーボールの中心が、p側電極部15上になるように、ワイヤー31がボンディングされた場合、ワイヤー31と接触しているボンディング部16A、17A(図12のハッチング参照)及びp側電極部15と半導体積層部12との間には、静電容量が生じる。しかしながら、ワイヤー31と接触していないボンディング部16A、17Aと半導体積層部12との間には、静電容量が生じない。即ち、18個のボンディング部16A、17Aとp側電極部15が形成されている領域(20[μm]×20[μm]×18+400[μm]×5[μm]=9.2×103[μm2])にのみ静電容量が生じる。
Here, as shown in FIG. 12, when the
また、図13に示すように、ワイヤー31の中心が、p側電極部15からずれた場合でも、静電容量はほとんど変わらない。更に、ボンディング部16A、17Aが形成されている領域を小さくする必要はないので、ワイヤー31の位置がずれても、ワイヤー31が絶縁膜13上にボンディングされることを抑制できる。
Further, as shown in FIG. 13, even when the center of the
これらの結果、第2実施形態による半導体レーザ素子1Aでは、絶縁膜13の破損を抑制しつつ、静電容量の低減を実現できる。
As a result, in the
また、ワイヤー31と接触しない、ボンディング部16A、17Aは、静電容量を生じさせないので、絶縁膜13上の全域にボンディング部16A、17Aを形成することもできる。この結果、ワイヤー31のボンディングする際の位置精度に余裕ができる。
Further, since the
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。 As mentioned above, although this invention was demonstrated in detail using embodiment, this invention is not limited to embodiment described in this specification. The scope of the present invention is determined by the description of the claims and the scope equivalent to the description of the claims. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.
例えば、上述した実施形態の形状、材料、数値等は、一例であって、適宜変更可能である。 For example, the shape, material, numerical value, and the like of the above-described embodiment are examples and can be changed as appropriate.
また、上述した実施形態では、半導体レーザ素子に本発明を適用した例について説明したが、本発明を他の光半導体装置に適用してもよい。例えば、端面に反射膜の代わりに一対の反射防止膜が形成された半導体光増幅器(SOA)等に本発明を適用してもよい。 In the above-described embodiments, examples in which the present invention is applied to semiconductor laser elements have been described. However, the present invention may be applied to other optical semiconductor devices. For example, the present invention may be applied to a semiconductor optical amplifier (SOA) in which a pair of antireflection films are formed on the end face instead of the reflection film.
また、上述した実施形態では、GaN系半導体を例として挙げたが、その他のGaAs系半導体、Si系半導体、InGaP系半導体等を適用してもよい。 In the above-described embodiment, the GaN-based semiconductor is taken as an example, but other GaAs-based semiconductors, Si-based semiconductors, InGaP-based semiconductors, and the like may be applied.
また、上述した実施形態では、リッジ状のストライプ部を有する光半導体素子について説明したが、埋め込み型のストライプ部を有する光半導体素子に本発明を適用してもよい。 In the above-described embodiments, the optical semiconductor element having a ridge-shaped stripe portion has been described. However, the present invention may be applied to an optical semiconductor element having a buried stripe portion.
1、1A 半導体レーザ素子
11 基板
11a 主面
11b 裏面
12 半導体積層部
13 絶縁膜
13a 開口部
13b 絶縁膜
14 n側電極
15 p側電極部
16、16A、17、17A ボンディング部
18、18A ボンディングパッド
21 n型クラッド層
22 n型ガイド層
23 活性層
24 p型半導体層
24 p型電子ブロック層
25a 凸部
25 p型ガイド層
26 p型クラッド層
27 p型コンタクト層
28 ストライプ部
31 ワイヤー
DESCRIPTION OF
Claims (5)
前記基板上に形成され、ストライプ部が形成された半導体積層部と、
前記ストライプ部が露出するように前記半導体積層部上に形成された絶縁膜と、
前記絶縁膜から露出した前記ストライプ部と電気的に接続された電極部、及び、前記絶縁膜上に互いに間隔を開けて形成された複数のボンディング部とを有するボンディングパッドとを備えていることを特徴とするジャンクションアップ型の光半導体素子。 A substrate,
A semiconductor laminated portion formed on the substrate and having a stripe portion formed thereon;
An insulating film formed on the semiconductor stacked portion so that the stripe portion is exposed;
A bonding pad having an electrode portion electrically connected to the stripe portion exposed from the insulating film and a plurality of bonding portions formed on the insulating film at intervals from each other; A junction-up type optical semiconductor device characterized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036096A JP2009194307A (en) | 2008-02-18 | 2008-02-18 | Junction-up type optical semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036096A JP2009194307A (en) | 2008-02-18 | 2008-02-18 | Junction-up type optical semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009194307A true JP2009194307A (en) | 2009-08-27 |
Family
ID=41076027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036096A Pending JP2009194307A (en) | 2008-02-18 | 2008-02-18 | Junction-up type optical semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009194307A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8358675B2 (en) | 2009-06-29 | 2013-01-22 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and wafer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181987A (en) * | 1989-01-06 | 1990-07-16 | Nec Corp | Semiconductor laser |
JPH07131117A (en) * | 1993-09-07 | 1995-05-19 | Mitsubishi Electric Corp | Semiconductor laser element and its manufacture |
JP2007266575A (en) * | 2006-02-28 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor laser element and semiconductor laser device |
-
2008
- 2008-02-18 JP JP2008036096A patent/JP2009194307A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181987A (en) * | 1989-01-06 | 1990-07-16 | Nec Corp | Semiconductor laser |
JPH07131117A (en) * | 1993-09-07 | 1995-05-19 | Mitsubishi Electric Corp | Semiconductor laser element and its manufacture |
JP2007266575A (en) * | 2006-02-28 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor laser element and semiconductor laser device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8358675B2 (en) | 2009-06-29 | 2013-01-22 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and wafer |
US8737443B2 (en) | 2009-06-29 | 2014-05-27 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100599362B1 (en) | Ridge waveguide semiconductor laser diode | |
JP5235878B2 (en) | Semiconductor light emitting device | |
US6185238B1 (en) | Nitride compound semiconductor laser and its manufacturing method | |
JP4169821B2 (en) | Light emitting diode | |
JP4272239B2 (en) | Semiconductor optical device manufacturing method | |
JP2010074131A (en) | Semiconductor light emitting device and method for manufacturing same | |
US7023891B2 (en) | Semiconductor optical device | |
JP2010147321A (en) | Light-emitting device | |
JP4126878B2 (en) | Gallium nitride compound semiconductor laser | |
JP2009188273A (en) | Junction-down type optical semiconductor element, and optical semiconductor device | |
JP4337520B2 (en) | Ridge waveguide semiconductor laser | |
JP5150581B2 (en) | LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD | |
JP2009231820A (en) | Semiconductor laser element and method for manufacturing same | |
JP2008282880A (en) | Method of manufacturing semiconductor optical device | |
JP2009088490A (en) | Semiconductor light emitting element and semiconductor light emitting device | |
JP2009200341A (en) | Nitride-based semiconductor wafer, and nitride-based semiconductor laser element, and method of manufacturing nitride-based semiconductor laser element | |
JP6140101B2 (en) | Semiconductor optical device | |
JP2009194307A (en) | Junction-up type optical semiconductor element | |
US10892597B2 (en) | Nitride semiconductor laser and nitride semiconductor laser device | |
JP5079613B2 (en) | Nitride-based semiconductor laser device and manufacturing method thereof | |
JP2007281527A (en) | Semiconductor laser and method for manufacturing same | |
JP4983398B2 (en) | Semiconductor laser element | |
WO2020195282A1 (en) | Semiconductor laser element | |
JP2010098001A (en) | Semiconductor laser device and method of manufacturing the same | |
JPWO2018158934A1 (en) | Semiconductor laser and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110210 |
|
A977 | Report on retrieval |
Effective date: 20120307 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120724 |