JP2009088490A - Semiconductor light emitting element and semiconductor light emitting device - Google Patents

Semiconductor light emitting element and semiconductor light emitting device Download PDF

Info

Publication number
JP2009088490A
JP2009088490A JP2008225988A JP2008225988A JP2009088490A JP 2009088490 A JP2009088490 A JP 2009088490A JP 2008225988 A JP2008225988 A JP 2008225988A JP 2008225988 A JP2008225988 A JP 2008225988A JP 2009088490 A JP2009088490 A JP 2009088490A
Authority
JP
Japan
Prior art keywords
ridge
light emitting
semiconductor light
emitting device
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008225988A
Other languages
Japanese (ja)
Inventor
Yuji Ishida
祐士 石田
Masahiro Murayama
雅洋 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008225988A priority Critical patent/JP2009088490A/en
Priority to PCT/JP2008/066087 priority patent/WO2009034928A1/en
Priority to US12/320,841 priority patent/US8193552B2/en
Publication of JP2009088490A publication Critical patent/JP2009088490A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element, in which damage to a ridge can be suppressed. <P>SOLUTION: A semiconductor laser element 1 includes a substrate 2, a semiconductor laminated part 3, an insulating film 4, a p-side electrode 5, a pair of ridge protection part 6 and 7, and an n-side electrode 8. The ridge protruding from the other area is formed on the upper part of the central part in the X direction of the semiconductor laser element 1. The ridge includes part of a p-type guide layer 26, a p-type clad layer 27, a p-type contact layer 28, part of the insulating film 4 and part of the p-side electrode 5. The pair of ridge protection part 6 and 7 sandwich the ridge 9 and are formed at positions facing to each other. The upper surfaces of the ridge protection parts 6 and 7 are constituted to be higher, by at least 100 nm, than the upper surface of the ridge 9. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、リッジ部を有する半導体レーザ素子等の半導体発光素子及び半導体発光装置に関する。   The present invention relates to a semiconductor light emitting element such as a semiconductor laser element having a ridge portion and a semiconductor light emitting device.

従来、リッジ部を有する半導体レーザ素子等の半導体発光素子が知られている。特許文献１には、半導体からなる光ガイド層及びクラッド層を含むキャリア注入用のリッジ部を有する半導体レーザ素子が開示されている。リッジ部の最上層には、ｐ側電極が設けられている。このｐ側電極は、取り出し電極を介してボンディングワイヤと電気的に接続されている。
特開２００１−３５８４０４号公報 Conventionally, a semiconductor light emitting device such as a semiconductor laser device having a ridge portion is known. Patent Document 1 discloses a semiconductor laser device having a carrier injection ridge portion including a light guide layer and a cladding layer made of a semiconductor. A p-side electrode is provided on the uppermost layer of the ridge portion. The p-side electrode is electrically connected to the bonding wire through the extraction electrode.
JP 2001-358404 A

しかしながら、特許文献１の半導体レーザ素子では、リッジ部が最も高く形成されている。このため、例えば、組立工程において、半導体レーザ素子を真空吸入によりピックアップする際にコレットに当たり、リッジ部を破損させやすいといった課題がある。   However, in the semiconductor laser element of Patent Document 1, the ridge portion is formed highest. For this reason, for example, in the assembly process, when the semiconductor laser element is picked up by vacuum suction, there is a problem that the ridge portion is easily damaged by hitting the collet.

本発明は、上述した課題を解決するために創案されたものであり、リッジ部の破損を抑制できる半導体発光素子及び半導体発光装置を提供することを目的としている。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor light-emitting element and a semiconductor light-emitting device that can suppress damage to the ridge portion.

上記目的を達成するために、請求項１に記載の発明は、半導体層が積層された半導体積層部を備え、前記半導体積層部の上部に凸状のリッジ部を有する半導体発光素子において、前記リッジ部の上面以上に高い上面を有するリッジ保護部を備えたことを特徴とする半導体発光素子である。   In order to achieve the above object, the invention according to claim 1 is a semiconductor light emitting device including a semiconductor stacked portion in which semiconductor layers are stacked, and having a convex ridge portion above the semiconductor stacked portion. A semiconductor light emitting device comprising a ridge protection portion having a higher upper surface than the upper surface of the portion.

また、請求項２に記載の発明は、リッジ保護部は、前記リッジ部を挟み対向する位置に一対形成されていることを特徴とする請求項１に記載の半導体発光素子である。   The invention according to claim 2 is the semiconductor light emitting element according to claim 1, wherein a pair of ridge protection portions are formed at positions facing each other across the ridge portion.

また、請求項３に記載の発明は、前記リッジ保護部の少なくとも上部は、導電性の材料からなり、前記リッジ保護部の上部は、前記半導体積層部と電気的に接続されていることを特徴とする請求項１または請求項２のいずれか１項に記載の半導体発光素子である。   The invention according to claim 3 is characterized in that at least an upper part of the ridge protection part is made of a conductive material, and an upper part of the ridge protection part is electrically connected to the semiconductor stacked part. The semiconductor light-emitting device according to claim 1.

また、請求項４に記載の発明は、前記リッジ保護部の下部は、絶縁性の材料からなることを特徴とする請求項３に記載の半導体発光素子である。   The invention according to claim 4 is the semiconductor light emitting element according to claim 3, wherein the lower portion of the ridge protection portion is made of an insulating material.

また、請求項５に記載の発明は、前記一対のリッジ保護部の間隔は、ボンディングされるワイヤの端部の底面の幅よりも小さいことを特徴とする請求項２に記載の半導体発光素子である。   According to a fifth aspect of the present invention, in the semiconductor light emitting device according to the second aspect, the distance between the pair of ridge protection portions is smaller than the width of the bottom surface of the end of the wire to be bonded. is there.

また、請求項６に記載の発明は、前記リッジ保護部は、複数のブロックに分割されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体発光素子である。   The invention according to claim 6 is the semiconductor light-emitting element according to any one of claims 1 to 5, wherein the ridge protector is divided into a plurality of blocks. .

また、請求項７に記載の発明は、電極パターンが形成されたサブマウントと、前記電極パターンの少なくとも一部の上に形成された半田材層と半導体層が積層され、上部に凸状のリッジ部が形成された半導体積層部と、前記リッジ部の上面以上に高い上面を有するリッジ保護部であって、前記半田材層と接続されたリッジ部保護部とを有する半導体発光素子とを備えたことを特徴とするジャンクションダウン型の半導体発光装置である。   According to a seventh aspect of the present invention, a submount on which an electrode pattern is formed, a solder material layer formed on at least a part of the electrode pattern, and a semiconductor layer are laminated, and a convex ridge is formed on the upper portion. And a semiconductor light emitting element having a ridge protection part having a top surface higher than the top surface of the ridge part, the ridge part protection part being connected to the solder material layer. This is a junction down type semiconductor light emitting device.

また、請求項８に記載の発明は、前記半田材層は、前記リッジ部上には直接形成されていないことを特徴とする請求項７に記載のジャンクションダウン型の半導体発光装置である。   The invention according to claim 8 is the junction down type semiconductor light emitting device according to claim 7, wherein the solder material layer is not directly formed on the ridge portion.

また、請求項９に記載の発明は、前記リッジ部上には、応力緩衝膜が形成されていることを特徴とする請求項７または請求項８に記載のジャンクションダウン型の半導体発光装置である。   The invention according to claim 9 is the junction down type semiconductor light emitting device according to claim 7, wherein a stress buffer film is formed on the ridge portion. .

また、請求項１０に記載の発明は、前記応力緩衝膜は、前記半田材層を弾く材料からなることを特徴とする請求項９に記載のジャンクションダウン型の半導体発光装置である。   The invention according to claim 10 is the junction down type semiconductor light emitting device according to claim 9, wherein the stress buffer film is made of a material that repels the solder material layer.

また、請求項１１に記載の発明は、前記応力緩衝膜は、弾性部材からなることを特徴とする請求項９に記載のジャンクションダウン型の半導体発光装置である。   The invention according to claim 11 is the junction down type semiconductor light emitting device according to claim 9, wherein the stress buffer film is made of an elastic member.

また、請求項１２に記載の発明は、前記電極パターンは、前記リッジ保護部と対向する位置に形成されていることを特徴とする請求項９〜請求項１１のいずれか１項に記載のジャンクションダウン型の半導体発光装置である。   The invention according to claim 12 is the junction according to any one of claims 9 to 11, wherein the electrode pattern is formed at a position facing the ridge protection portion. It is a down type semiconductor light emitting device.

また、請求項１３に記載の発明は、前記電極パターンは、前記サブマウント上の一部に形成された外部と接続されるパッド部を含む請求項９〜請求項１１のいずれか１項に記載のジャンクションダウン型の半導体発光装置である。   The invention according to claim 13 is the electrode according to any one of claims 9 to 11, wherein the electrode pattern includes a pad portion connected to the outside formed in a part on the submount. This is a junction down type semiconductor light emitting device.

本発明によれば、コレット等により搬送する際でも、リッジ部の上面よりも高い位置に形成されたリッジ保護部の上面を保持することによりリッジ部の破損を抑制することができる。   According to the present invention, even when transported by a collet or the like, breakage of the ridge portion can be suppressed by holding the upper surface of the ridge protection portion formed at a position higher than the upper surface of the ridge portion.

（第１実施形態）
以下、図面を参照して本発明を半導体レーザ素子に適用した第１実施形態を説明する。図１は、第１実施形態による半導体レーザ素子の断面図である。図２は、第１実施形態による半導体レーザ素子の平面図である。図１及び図２の矢印で示すＸＹＺをそれぞれＸＹＺ方向とする。また、＋Ｚ方向を上方向とする。 (First embodiment)
A first embodiment in which the present invention is applied to a semiconductor laser device will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of the semiconductor laser device according to the first embodiment. FIG. 2 is a plan view of the semiconductor laser device according to the first embodiment. XYZ indicated by arrows in FIGS. 1 and 2 is defined as an XYZ direction, respectively. The + Z direction is the upward direction.

図１及び図２に示すように、半導体レーザ素子１は、基板２と、半導体積層部３と、絶縁膜４と、ｐ側電極５と、一対のリッジ保護部６、７と、ｎ側電極８とを備えている。平面視にて、半導体レーザ素子１は、Ｘ方向の一辺よりもＹ方向の一辺の方が長い長方形状に形成されている。半導体レーザ素子１のＸ方向の中央部の上部には、他の領域よりも突出したキャリア（正孔）注入用の凸状のリッジ部９が形成されている。   As shown in FIGS. 1 and 2, the semiconductor laser device 1 includes a substrate 2, a semiconductor stacked portion 3, an insulating film 4, a p-side electrode 5, a pair of ridge protection portions 6 and 7, and an n-side electrode. 8 and. In plan view, the semiconductor laser element 1 is formed in a rectangular shape in which one side in the Y direction is longer than one side in the X direction. A convex ridge portion 9 for injecting carriers (holes) that protrudes from other regions is formed at the upper portion of the central portion in the X direction of the semiconductor laser element 1.

基板２は、導電性を有するｎ型ＧａＮからなる。   The substrate 2 is made of conductive n-type GaN.

半導体積層部３は、基板２の一方の主面２ａに積層された半導体層からなる。半導体積層部３のＹ方向の両端面は、ファブリペロー共振器を構成する。半導体積層部３には、ｎ型コンタクト層２１と、ｎ型クラッド層２２と、ｎ型ガイド層２３と、活性層２４と、ｐ型電子ブロック層２５と、ｐ型ガイド層２６と、ｐ型クラッド層２７と、ｐ型コンタクト層２８とが順に基板２側から積層されている。   The semiconductor laminated portion 3 is composed of a semiconductor layer laminated on one main surface 2 a of the substrate 2. Both end surfaces in the Y direction of the semiconductor laminated portion 3 constitute a Fabry-Perot resonator. The semiconductor stacked portion 3 includes an n-type contact layer 21, an n-type cladding layer 22, an n-type guide layer 23, an active layer 24, a p-type electron block layer 25, a p-type guide layer 26, and a p-type. The clad layer 27 and the p-type contact layer 28 are sequentially stacked from the substrate 2 side.

ｎ型コンタクト層２１は、Ｓｉがドープされたｎ型ＧａＮ層からなる。ｎ型クラッド層２２は、Ｓｉがドープされたｎ型ＡｌＧａＮ層からなる。ｎ型ガイド層２３は、Ｓｉがドープされたｎ型ＧａＮ層からなる。   The n-type contact layer 21 is made of an n-type GaN layer doped with Si. The n-type cladding layer 22 is made of an n-type AlGaN layer doped with Si. The n-type guide layer 23 is an n-type GaN layer doped with Si.

活性層２４は、ノンドープのＩｎＧａＮ層（井戸層）とＧａＮ層（バリア層）とが交互に複数積層されたＭＱＷ構造を有する。   The active layer 24 has an MQW structure in which a plurality of non-doped InGaN layers (well layers) and GaN layers (barrier layers) are alternately stacked.

ｐ型電子ブロック層２５は、Ｍｇがドープされたｐ型ＡｌＧａＮ層からなる。ｐ型ガイド層２６は、Ｍｇがドープされたｐ型ＧａＮ層からなる。ｐ型ガイド層２６は、Ｘ方向の中央部が突出した凸状に形成されている。ｐ型クラッド層２７は、Ｍｇがドープされたｐ型ＡｌＧａＮ層からなる。ｐ型コンタクト層２８は、Ｍｇがドープされたｐ型ＧａＮ層からなる。ｐ型クラッド層２７及びｐ型コンタクト層２８は、Ｘ方向の中央部、即ち、ｐ型ガイド層２６の凸部の上面に形成されている。   The p-type electron block layer 25 is made of a p-type AlGaN layer doped with Mg. The p-type guide layer 26 is composed of a p-type GaN layer doped with Mg. The p-type guide layer 26 is formed in a convex shape with a central portion in the X direction protruding. The p-type cladding layer 27 is made of a p-type AlGaN layer doped with Mg. The p-type contact layer 28 is composed of a p-type GaN layer doped with Mg. The p-type cladding layer 27 and the p-type contact layer 28 are formed on the central portion in the X direction, that is, on the upper surface of the convex portion of the p-type guide layer 26.

絶縁膜４は、ｐ側電極５がリッジ部９の上面以外の領域で半導体積層部３とオーミック接続されることを防ぐためのものである。絶縁膜４は、ＺｒＯ２からなる。尚、絶縁膜４を、Ａｌ２Ｏ３やＳｉＯ２等の絶縁材料により構成してもよい。絶縁膜４は、ｐ型ガイド層２６の上面、ｐ型ガイド層２６、ｐ型クラッド層２７、ｐ型コンタクト層２８の側面、及び、ｐ型コンタクト層２８の上面の外周部を覆うように形成されている。 The insulating film 4 is for preventing the p-side electrode 5 from being ohmically connected to the semiconductor multilayer portion 3 in a region other than the upper surface of the ridge portion 9. Insulating film 4 is composed of ZrO 2. Note that the insulating film 4 may be made of an insulating material such as Al 2 O 3 or SiO 2 . The insulating film 4 is formed so as to cover the upper surface of the p-type guide layer 26, the p-type guide layer 26, the p-type cladding layer 27, the side surfaces of the p-type contact layer 28, and the outer peripheral portion of the upper surface of the p-type contact layer 28. Has been.

ｐ側電極５は、リッジ部９から半導体積層部３へと正孔を注入するためのものである。ｐ側電極５は、第１ｐ側電極部３１と第２ｐ側電極部３２とが積層された構造を有する。第１ｐ側電極部３１は、Ｐｄ／Ａｕの金属積層構造を有する。第１ｐ側電極部３１は、リッジ部９及びその周辺を覆うように形成されている。第１ｐ側電極部３１は、リッジ部９の露出されたｐ型コンタクト層２８の上面とオーミック接続されている。第２ｐ側電極部３２は、Ｔｉ／Ａｕの金属積層構造を有する。第２ｐ側電極部３２は、第１ｐ側電極部３１の上面及び絶縁膜４の上面を覆うように形成されている。第２ｐ側電極部３２は、リッジ保護部６、７を介してワイヤ５６と電気的に接続される。そして、ｐ側電極５とワイヤ５６とは直接接続されないように、ｐ側電極５とワイヤ５６との間には、空隙５７が形成されている。   The p-side electrode 5 is for injecting holes from the ridge portion 9 into the semiconductor multilayer portion 3. The p-side electrode 5 has a structure in which a first p-side electrode part 31 and a second p-side electrode part 32 are stacked. The first p-side electrode portion 31 has a metal laminate structure of Pd / Au. The first p-side electrode portion 31 is formed so as to cover the ridge portion 9 and its periphery. The first p-side electrode portion 31 is ohmically connected to the upper surface of the p-type contact layer 28 where the ridge portion 9 is exposed. The second p-side electrode portion 32 has a Ti / Au metal laminated structure. The second p-side electrode portion 32 is formed so as to cover the upper surface of the first p-side electrode portion 31 and the upper surface of the insulating film 4. The second p-side electrode portion 32 is electrically connected to the wire 56 via the ridge protection portions 6 and 7. An air gap 57 is formed between the p-side electrode 5 and the wire 56 so that the p-side electrode 5 and the wire 56 are not directly connected.

リッジ部９は、ｐ型ガイド層２６の一部と、ｐ型クラッド層２７と、ｐ型コンタクト層２８と、絶縁膜４の一部と、ｐ側電極５の一部とを含む。リッジ部９は、約２μｍの幅を有し、Ｘ方向（幅方向）の中央部に形成されている。リッジ部９は、約４００μｍの長さを有し、Ｙ方向（長さ方向）に延びるように形成されている。リッジ部９は、約５００ｎｍの高さを有する。   The ridge portion 9 includes a part of the p-type guide layer 26, a p-type cladding layer 27, a p-type contact layer 28, a part of the insulating film 4, and a part of the p-side electrode 5. The ridge portion 9 has a width of about 2 μm and is formed at the center in the X direction (width direction). The ridge portion 9 has a length of about 400 μm and is formed to extend in the Y direction (length direction). The ridge portion 9 has a height of about 500 nm.

リッジ保護部６、７は、リッジ部９を保護するためのものである。一対のリッジ保護部６、７は、リッジ部９を挟み対向する位置に形成されている。リッジ保護部６とリッジ保護部７及びリッジ部９は、互いに平行になるように形成されている。リッジ保護部６とリッジ保護部７との間の間隔は、約２０μｍ以下に構成されている。リッジ保護部６とリッジ保護部７との間隔は、特に限定されるものではないが、ワイヤ５６の端部（ワイヤボンディングボール）の底面の幅（例えば、約５０μｍ）よりも小さければよい。リッジ保護部６、７の上面は、リッジ部９の上面よりも約１００ｎｍ以上高くなるように構成されている。   The ridge protection parts 6 and 7 are for protecting the ridge part 9. The pair of ridge protection portions 6 and 7 are formed at positions facing each other with the ridge portion 9 interposed therebetween. The ridge protection part 6, the ridge protection part 7 and the ridge part 9 are formed to be parallel to each other. The distance between the ridge protector 6 and the ridge protector 7 is set to about 20 μm or less. The distance between the ridge protector 6 and the ridge protector 7 is not particularly limited, but may be smaller than the width (for example, about 50 μm) of the bottom surface of the end portion (wire bonding ball) of the wire 56. The upper surfaces of the ridge protection portions 6 and 7 are configured to be higher than the upper surface of the ridge portion 9 by about 100 nm or more.

また、リッジ保護部６、７は、ｐ側電極５とワイヤ５６とを電気的に接続するものである。リッジ保護部６、７は、Ａｕからなり、ｐ側電極５と電気的に接続されている。   The ridge protectors 6 and 7 are for electrically connecting the p-side electrode 5 and the wire 56. The ridge protectors 6 and 7 are made of Au and are electrically connected to the p-side electrode 5.

リッジ保護部６（７）は、Ｙ方向において、複数のブロック６１〜６６（７１〜７６）に分割されている。各ブロック６１〜６６（７１〜７６）は、ワイヤ５６の端部の底面の幅よりも十分に小さい一定の間隔（例えば、数μｍ）を開けてＹ方向に沿って配列されている。 The ridge protector 6 (7) is divided into a plurality of blocks 6 1 to 6 6 (7 1 to 7 6 ) in the Y direction. The blocks 6 1 to 6 6 (7 1 to 7 6 ) are arranged along the Y direction with a certain interval (for example, several μm) sufficiently smaller than the width of the bottom surface of the end of the wire 56. Yes.

ｎ側電極８は、基板２を介して半導体積層部３へと電子を注入するためのものである。ｎ側電極８は、基板２とオーミック接続されたＡｌ層からなる。ｎ側電極８は、基板２の裏面２ｂの全面を覆うように形成されている。   The n-side electrode 8 is for injecting electrons into the semiconductor laminated portion 3 through the substrate 2. The n-side electrode 8 is made of an Al layer that is ohmically connected to the substrate 2. The n-side electrode 8 is formed so as to cover the entire back surface 2 b of the substrate 2.

次に、上述した半導体レーザ素子１の動作について説明する。   Next, the operation of the above-described semiconductor laser element 1 will be described.

まず、ワイヤ５６からリッジ保護部６、７に正孔が注入される。この正孔は、ｐ側電極５を介してｐ型コンタクト層２８の上面からｐ型半導体層２５〜２８に注入される。また、ｎ側電極８からは電子が注入される。この電子は、基板２からｎ型半導体層２１〜２３に注入される。次に、正孔及び電子は、活性層２４に注入されて再結合し、光を発光する。活性層２４で発光した光は、Ｙ方向の端面で反射されることにより共振して、一方の端面からレーザ光として出射される。   First, holes are injected from the wire 56 into the ridge protectors 6 and 7. The holes are injected into the p-type semiconductor layers 25 to 28 from the upper surface of the p-type contact layer 28 via the p-side electrode 5. Electrons are injected from the n-side electrode 8. These electrons are injected from the substrate 2 into the n-type semiconductor layers 21 to 23. Next, holes and electrons are injected into the active layer 24 and recombined to emit light. The light emitted from the active layer 24 resonates by being reflected by the end face in the Y direction, and is emitted as laser light from one end face.

次に、上述した半導体レーザ素子１の製造方法について説明する。図３〜図９は、第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。図１０は、第１実施形態による半導体レーザ素子の組立工程の一例を説明するための図である。   Next, a method for manufacturing the semiconductor laser device 1 described above will be described. 3 to 9 are cross-sectional views for explaining each manufacturing process of the semiconductor laser device according to the first embodiment. FIG. 10 is a diagram for explaining an example of the assembly process of the semiconductor laser device according to the first embodiment.

まず、図３に示すように、基板２をＭＯＣＶＤ（有機金属化学気相蒸着）装置（図示略）のチャンバーに導入して半導体積層部３を順次積層する。具体的には、シランガス、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、アンモニアガスのいずれかを所望の流量でＭＯＣＶＤ装置のチャンバーに供給してｎ型半導体層２１〜２３を成長させる。次に、ＴＭＩ（トリメチルインジウム）、ＴＭＧ、アンモニアガスのいずれかを所望の流量でチャンバーに供給して活性層２４を形成する。その後、Ｃｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）ガス、ＴＭＡ、ＴＭＧ、アンモニアガスのいずれかを所望の流量でチャンバーに供給してｐ型半導体層２５〜２８を形成する。 First, as shown in FIG. 3, the substrate 2 is introduced into a chamber of an MOCVD (metal organic chemical vapor deposition) apparatus (not shown), and the semiconductor stacked portions 3 are sequentially stacked. Specifically, n-type semiconductor layers 21 to 23 are grown by supplying any one of silane gas, TMG (trimethylgallium), TMA (trimethylaluminum), and ammonia gas to the chamber of the MOCVD apparatus at a desired flow rate. Next, any of TMI (trimethylindium), TMG, and ammonia gas is supplied to the chamber at a desired flow rate to form the active layer 24. Thereafter, any one of Cp 2 Mg (biscyclopentadienyl magnesium) gas, TMA, TMG, and ammonia gas is supplied to the chamber at a desired flow rate to form p-type semiconductor layers 25 to 28.

次に、ゾルゲル法によりＳｉＯ２層からなる第１マスク層４１を形成する。その後、スパッタリング法により、ＳｉＮ層からなる第２マスク層４２を形成する。ここで、ゾルゲル法により形成された第１マスク層４１は、スパッタリング法により形成された第２マスク層４２よりもエッチングレートが高い。その後、フォトリソグラフィー法によりパターニングされたレジスト膜４３を形成する。 Next, a first mask layer 41 made of a SiO 2 layer is formed by a sol-gel method. Thereafter, a second mask layer 42 made of a SiN layer is formed by sputtering. Here, the first mask layer 41 formed by the sol-gel method has a higher etching rate than the second mask layer 42 formed by the sputtering method. Thereafter, a patterned resist film 43 is formed by photolithography.

次に、図４に示すように、レジスト膜４３から露出している領域の第２マスク層４２及び第１マスク層４１をエッチングする。   Next, as shown in FIG. 4, the second mask layer 42 and the first mask layer 41 in the region exposed from the resist film 43 are etched.

次に、図５に示すように、レジスト膜４３を除去した後、マスク層４１、４２から露出している領域のｐ型コンタクト層２８、ｐ型クラッド層２７及びｐ型ガイド層２６の途中部までをドライエッチングする。これによりリッジ部９の一部が形成される。   Next, as shown in FIG. 5, after removing the resist film 43, intermediate portions of the p-type contact layer 28, the p-type cladding layer 27 and the p-type guide layer 26 in the regions exposed from the mask layers 41 and 42. Up to dry etching. Thereby, a part of the ridge portion 9 is formed.

次に、図６に示すように、１−水素２−フッ化アンモニウム溶液であるバッファドフッ酸により、第１マスク層４１の側面を選択的にエッチングして、ｐ型コンタクト層２８の上面の一部を露出させる。その後、スパッタリング法により、露出している面にＺｒＯ２層からなる絶縁膜４を形成する。 Next, as shown in FIG. 6, the side surface of the first mask layer 41 is selectively etched with buffered hydrofluoric acid that is a 1-hydrogen 2-ammonium fluoride solution, so that a part of the upper surface of the p-type contact layer 28 is formed. To expose. Thereafter, an insulating film 4 made of a ZrO 2 layer is formed on the exposed surface by sputtering.

次に、図７に示すように、バッファドフッ酸にリッジ部９を浸すことにより、第２マスク層４２及び第１マスク層４１を除去する。その後、リッジ部９及びその周辺部が露出するようにレジスト膜（図示略）を形成する。そして、スパッタリング法によりＰｄ／Ａｕを蒸着した後、レジスト膜によりリフトオフすることにより、パターニングされた第１ｐ側電極部３１を形成する。次に、スパッタリング法によりＴｉ／Ａｕを蒸着して第２ｐ側電極部３２を形成する。   Next, as shown in FIG. 7, the second mask layer 42 and the first mask layer 41 are removed by immersing the ridge portion 9 in buffered hydrofluoric acid. Thereafter, a resist film (not shown) is formed so that the ridge portion 9 and its peripheral portion are exposed. Then, after depositing Pd / Au by a sputtering method, the patterned first p-side electrode portion 31 is formed by lifting off with a resist film. Next, Ti / Au is deposited by sputtering to form the second p-side electrode portion 32.

次に、図８に示すように、リッジ保護部６、７を形成する領域が露出するようにパターニングされたレジスト膜４４を形成する。その後、スパッタリング法によりＡｕ膜を蒸着する。次に、レジスト膜４４とともに不要なＡｕ膜を除去することにより、パターニングされたリッジ保護部６、７を形成する。   Next, as shown in FIG. 8, a resist film 44 is formed that is patterned so that the regions for forming the ridge protection portions 6 and 7 are exposed. Thereafter, an Au film is deposited by sputtering. Next, the unnecessary Au film is removed together with the resist film 44 to form the patterned ridge protection parts 6 and 7.

次に、必要に応じて、基板２の裏面２ｂを研磨した後、図９に示すように、基板２の裏面２ｂの全面にＡｌからなるｎ側電極８を形成する。最後に、素子単位に分割する。これにより、図１に示す半導体レーザ素子１が完成する。   Next, if necessary, after the back surface 2b of the substrate 2 is polished, an n-side electrode 8 made of Al is formed on the entire back surface 2b of the substrate 2 as shown in FIG. Finally, it is divided into element units. Thereby, the semiconductor laser device 1 shown in FIG. 1 is completed.

この後、組立工程が行われる。一例として、図１０に示すように、ピックアップ用のコレット５０により真空吸引して搬送した後、ワイヤ５６がボンディングされる。ここで、リッジ部９よりも高いリッジ保護部６、７が形成されているので、コレット５０とリッジ部９とが接触することなく搬送される。そして、サブマウントやヒートシンク等が設置される。   Thereafter, an assembly process is performed. As an example, as shown in FIG. 10, the wire 56 is bonded after being vacuum-sucked and conveyed by a pick-up collet 50. Here, since the ridge protection parts 6 and 7 higher than the ridge part 9 are formed, the collet 50 and the ridge part 9 are conveyed without contact. And a submount, a heat sink, etc. are installed.

上述したように、本実施形態による半導体レーザ素子１では、リッジ部９を挟むようにリッジ部９よりも高い一対のリッジ保護部６、７が設けられている。これにより、リッジ部９が、コレット５０等による組立工程時に、当該装置と接触することを抑制できる。この結果、リッジ部９の破損を抑制することができる。   As described above, in the semiconductor laser device 1 according to the present embodiment, the pair of ridge protection portions 6 and 7 higher than the ridge portion 9 are provided so as to sandwich the ridge portion 9. Thereby, it can suppress that the ridge part 9 contacts the said apparatus at the time of the assembly process by the collet 50 grade | etc.,. As a result, damage to the ridge portion 9 can be suppressed.

また、リッジ保護部６、７は、導電性を有し、ｐ側電極５と電気的に接続されている。これにより、リッジ保護部６、７を介してｐ側電極５とワイヤ５６とを接続できるので、ワイヤ５６と半導体積層部３とを直接接続する必要がない。ここで、リッジ保護部６、７は、リッジ部９よりも高く形成されているので、ワイヤ５６の端部の底面とｐ側電極５の上面との間に空隙５７を形成することができる。これらにより、ワイヤ５６をボンディングする際の衝撃が、リッジ部９に伝達されることを抑制できるので、リッジ部９の破損を抑制できる。   The ridge protectors 6 and 7 have conductivity and are electrically connected to the p-side electrode 5. As a result, the p-side electrode 5 and the wire 56 can be connected via the ridge protection portions 6 and 7, so there is no need to directly connect the wire 56 and the semiconductor laminated portion 3. Here, since the ridge protection portions 6 and 7 are formed higher than the ridge portion 9, a gap 57 can be formed between the bottom surface of the end portion of the wire 56 and the upper surface of the p-side electrode 5. As a result, it is possible to suppress the impact of bonding the wire 56 from being transmitted to the ridge portion 9, so that the damage to the ridge portion 9 can be suppressed.

また、リッジ保護部６（７）は、複数のブロック６１〜６６（７１〜７６）に分割されている。これにより、熱膨張率の高いリッジ保護部６（７）を、熱膨張率の低い半導体積層部３の上層に形成しても、ブロック６１〜６６（７１〜７６）の間の隙間により膨張を吸収することができる。これにより、ワイヤ５６のボンディング等の加熱時において、基板２及び半導体積層部３が、熱膨張率の違いに起因する応力により生じる亀裂等によって破損することを抑制できる。 The ridge protector 6 (7) is divided into a plurality of blocks 6 1 to 6 6 (7 1 to 7 6 ). Thereby, even if the ridge protection part 6 (7) having a high coefficient of thermal expansion is formed on the upper layer of the semiconductor stacked part 3 having a low coefficient of thermal expansion, the area between the blocks 6 1 to 6 6 (7 1 to 7 6 ) Expansion can be absorbed by the gap. Thereby, it can suppress that the board | substrate 2 and the semiconductor laminated part 3 are damaged by the crack etc. which arise by the stress resulting from the difference in a thermal expansion coefficient at the time of heating, such as bonding of the wire 56. FIG.

また、リッジ部９を挟み対向する位置に一対のリッジ保護部６、７を設けることにより、ワイヤ５６を一対のリッジ保護部６、７を跨ぐように接続することができる。これにより、両リッジ保護部６、７から正孔を注入できるので、正孔の注入領域の偏りを抑制できる。   Further, by providing the pair of ridge protection portions 6 and 7 at positions facing each other with the ridge portion 9 interposed therebetween, the wire 56 can be connected across the pair of ridge protection portions 6 and 7. Thereby, since holes can be injected from both ridge protection parts 6 and 7, the bias of the hole injection region can be suppressed.

また、リッジ部９の外側に配置されたリッジ保護部６、７にワイヤ５６をボンディングするので、電流狭窄構造を高めるためにリッジ部９を細く形成しても、容易にボンディングできる。   In addition, since the wire 56 is bonded to the ridge protection portions 6 and 7 disposed outside the ridge portion 9, even if the ridge portion 9 is formed thin in order to enhance the current confinement structure, bonding can be easily performed.

（第２実施形態）
次に、上述した第１実施形態の一部を変更した第２実施形態について説明する。図１１は、第２実施形態による半導体レーザ素子の断面図である。尚、第１実施形態と同じ構成には、同じ符号を付けて説明を省略する。 (Second Embodiment)
Next, a second embodiment in which a part of the first embodiment described above is changed will be described. FIG. 11 is a cross-sectional view of the semiconductor laser device according to the second embodiment. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and description is abbreviate | omitted.

図１１に示すように、半導体レーザ素子１Ａのリッジ保護部６Ａ、７Ａは、絶縁ブロック３５、３６と、Ｘ方向におけるｐ側電極５Ａの両側部５Ａａ、５Ａｂにより構成されている。絶縁ブロック３５、３６は、絶縁膜４上に形成されたＳｉＯ２層からなる。絶縁ブロック３５、３６は、リッジ部９Ａを挟み対向する位置に形成されている。ｐ側電極５Ａの両側部５Ａａ、５Ａｂは、絶縁ブロック３５、３６上に形成されている。 As shown in FIG. 11, the ridge protectors 6A and 7A of the semiconductor laser device 1A are composed of insulating blocks 35 and 36 and both side portions 5Aa and 5Ab of the p-side electrode 5A in the X direction. The insulating blocks 35 and 36 are made of an SiO 2 layer formed on the insulating film 4. The insulating blocks 35 and 36 are formed at positions facing each other across the ridge portion 9A. Both side portions 5Aa and 5Ab of the p-side electrode 5A are formed on the insulating blocks 35 and 36, respectively.

ｐ側電極５Ａは、リッジ保護部６Ａ、７Ａ及びリッジ部９Ａを覆うように形成されている。ｐ側電極５Ａは、Ｐｄ／Ａｕ／Ｔｉ／Ａｕが順に積層された構造を有する。ｐ側電極５ＡのＸ方向の中央部５Ａｃは、リッジ部９Ａの上部を構成する。ｐ側電極５ＡのＸ方向の中央部５Ａｃは、ｐ型コンタクト層２８の上面のうち、絶縁膜４から露出した領域とオーミック接続されている。また、ｐ側電極５Ａの中央部５Ａｃは、ｐ側電極５Ａの両側部５Ａａ、５Ａｂより低くなるように構成されている。即ち、リッジ保護部６Ａ、７Ａの上面が、リッジ部９Ａの上面よりも高くなるように構成されている。   The p-side electrode 5A is formed so as to cover the ridge protection portions 6A and 7A and the ridge portion 9A. The p-side electrode 5A has a structure in which Pd / Au / Ti / Au are sequentially stacked. The central portion 5Ac in the X direction of the p-side electrode 5A constitutes the upper portion of the ridge portion 9A. The central portion 5Ac in the X direction of the p-side electrode 5A is ohmically connected to a region exposed from the insulating film 4 on the upper surface of the p-type contact layer 28. Further, the central portion 5Ac of the p-side electrode 5A is configured to be lower than both side portions 5Aa and 5Ab of the p-side electrode 5A. That is, the top surfaces of the ridge protection portions 6A and 7A are configured to be higher than the top surface of the ridge portion 9A.

第２実施形態による半導体レーザ素子１Ａは、リッジ保護部６Ａ、７Ａの上面が、リッジ部９Ａの上面よりも高くなるように構成されているので、第１実施形態による半導体レーザ素子１と同様の効果を奏することができる。   The semiconductor laser device 1A according to the second embodiment is configured such that the upper surfaces of the ridge protection portions 6A and 7A are higher than the upper surface of the ridge portion 9A, and thus the same as the semiconductor laser device 1 according to the first embodiment. There is an effect.

また、第２実施形態による半導体レーザ素子１Ａでは、リッジ保護部６Ａ、７Ａの下部をＡｕ等に比べて安価なＳｉＯ２により構成することによって、材料コストを削減することができる。 In the semiconductor laser device 1A according to the second embodiment, the material cost can be reduced by forming the lower portions of the ridge protection portions 6A and 7A with SiO 2 which is less expensive than Au or the like.

（第３実施形態）
次に、上述した第１実施形態の半導体レーザ素子を備えた第３実施形態によるジャンクションダウン型の半導体レーザ装置について説明する。図１２は、第３実施形態による半導体レーザ装置の断面図である。図１３は、サブマウントの平面図である。図１４は、半導体レーザ装置の平面図である。尚、上述した実施形態と同じ構成には、同じ符号を付けて説明を省略する。 (Third embodiment)
Next, a junction down type semiconductor laser device according to the third embodiment provided with the semiconductor laser device of the first embodiment described above will be explained. FIG. 12 is a cross-sectional view of the semiconductor laser device according to the third embodiment. FIG. 13 is a plan view of the submount. FIG. 14 is a plan view of the semiconductor laser device. In addition, the same code | symbol is attached | subjected to the structure same as embodiment mentioned above, and description is abbreviate | omitted.

図１２〜図１４に示すように、第３実施形態による半導体レーザ装置６０は、半導体レーザ素子１と、サブマウント基材６１と、半田材層６３とを備えている。   As shown in FIGS. 12 to 14, the semiconductor laser device 60 according to the third embodiment includes a semiconductor laser element 1, a submount substrate 61, and a solder material layer 63.

サブマウント基材６１には、電極パターン６２が形成されている。電極パターン６２は、リッジ保護部６、７と半田材層６３を介して電気的に接続されている。電極パターン６２は、リッジ部９と対向する領域には形成されていない。ここで、半田材層６３の融点は、ＡｕリッチＡｕＳｎで３００℃程度であって、Ｓｎリッチの場合でも２３０℃以上である。尚、リッジ部９とサブマウント基材６１との間には、半田材層６３が形成されていない。   An electrode pattern 62 is formed on the submount substrate 61. The electrode pattern 62 is electrically connected to the ridge protection portions 6 and 7 via the solder material layer 63. The electrode pattern 62 is not formed in a region facing the ridge portion 9. Here, the melting point of the solder material layer 63 is about 300 ° C. for Au-rich AuSn, and is 230 ° C. or more even in the case of Sn-rich. Note that the solder material layer 63 is not formed between the ridge portion 9 and the submount substrate 61.

上述したように、第３実施形態による半導体レーザ装置６０では、リッジ部９上には、直接半田材層６３が形成されていない。これにより、リッジ保護部６、７と半田材層６３とをボンディングする際に、半田材層６３の融点まで加熱しても、リッジ保護部６、７と半田材層６３との線膨張係数の違いに起因する応力によるリッジ部９の破損を抑制することができる。尚、一般に、ＧａＡｓやＧａＮ等の半導体の線膨張係数は、３×１０ー６〜３×１０ー６［Ｋ−１］であり、半田材層６３を構成する金属の線膨張係数は、１×１０ー６［Ｋ−１］を超えるものが多い。特に、応力に弱いＧａＮ系半導体レーザ素子や長共振器半導体レーザ素子において本構成は有効である。 As described above, in the semiconductor laser device 60 according to the third embodiment, the solder material layer 63 is not directly formed on the ridge portion 9. As a result, even when the ridge protection parts 6 and 7 and the solder material layer 63 are bonded to each other, the linear expansion coefficient between the ridge protection parts 6 and 7 and the solder material layer 63 is increased even if the melting point of the solder material layer 63 is heated. Breakage of the ridge portion 9 due to stress resulting from the difference can be suppressed. In general, the linear expansion coefficient of a semiconductor such as GaAs or GaN is 3 × 10 −6 to 3 × 10 −6 [K −1 ], and the linear expansion coefficient of the metal constituting the solder material layer 63 is 1 × frequently 10 -6 to exceed [K -1]. In particular, this configuration is effective for a GaN-based semiconductor laser element or a long cavity semiconductor laser element that is weak against stress.

また、半導体レーザ装置６０では、ジャンクションダウン構造を採用することによって、放熱性及び発光点の安定性を向上させることができる。   Further, in the semiconductor laser device 60, the heat dissipation and the stability of the light emitting point can be improved by adopting the junction down structure.

（第４実施形態）
次に、上述した第３実施形態の一部を変更した第４実施形態によるジャンクションダウン型の半導体レーザ装置について説明する。図１５は、第４実施形態による半導体レーザ装置の断面図である。図１６は、半導体レーザ装置の平面図である。尚、上述した実施形態と同じ構成には、同じ符号を付けて説明を省略する。 (Fourth embodiment)
Next, a junction down type semiconductor laser device according to a fourth embodiment in which a part of the above-described third embodiment is modified will be described. FIG. 15 is a cross-sectional view of the semiconductor laser device according to the fourth embodiment. FIG. 16 is a plan view of the semiconductor laser device. In addition, the same code | symbol is attached | subjected to the structure same as embodiment mentioned above, and description is abbreviate | omitted.

図１５及び図１６に示すように、第４実施形態による半導体レーザ装置６０Ａでは、リッジ部９を覆うように応力緩衝膜６４が形成されている。また、電極パターン６２Ａ及び半田材層６３Ａは、リッジ部９と対向する領域にも形成されている。応力緩衝膜６４は、ＳｉＯ２等の半田材層６３Ａと密着性の低い素材からなる。これにより、応力緩衝膜６４によって半田材層６３が弾かれるので、応力緩衝膜６４と半田材層６３Ａとが剥がれる。この結果、リッジ保護部６、７と半田材層６３Ａとの間に応力が生じても、リッジ部９に応力が伝達されることを抑制できる。 As shown in FIGS. 15 and 16, in the semiconductor laser device 60 </ b> A according to the fourth embodiment, a stress buffer film 64 is formed so as to cover the ridge portion 9. The electrode pattern 62A and the solder material layer 63A are also formed in a region facing the ridge portion 9. The stress buffer film 64 is made of a material having low adhesion to the solder material layer 63A such as SiO 2 . As a result, the solder material layer 63 is repelled by the stress buffer film 64, so that the stress buffer film 64 and the solder material layer 63A are peeled off. As a result, even if a stress is generated between the ridge protection portions 6 and 7 and the solder material layer 63A, the transmission of the stress to the ridge portion 9 can be suppressed.

尚、応力緩衝膜６４をＳｉゲルやポリイミド樹脂等の弾性部材によって形成してもよい。この応力緩衝膜６４によってもリッジ部９に応力が伝達されることを抑制できる。また、第３実施形態のように、リッジ部９と対向する領域に形成されていない電極パターン６２及び半田材層６３を適用してもよい。   The stress buffer film 64 may be formed of an elastic member such as Si gel or polyimide resin. The stress buffer film 64 can also suppress the transmission of stress to the ridge portion 9. Further, as in the third embodiment, an electrode pattern 62 and a solder material layer 63 that are not formed in a region facing the ridge portion 9 may be applied.

（第５実施形態）
次に、上述した第３実施形態の一部を変更した第５実施形態によるジャンクションダウン型の半導体レーザ装置について説明する。図１７は、第５実施形態による半導体レーザ装置の断面図である。図１８は、サブマウントの平面図である。図１９は、半導体レーザ装置の平面図である。尚、上述した実施形態と同じ構成には、同じ符号を付けて説明を省略する。 (Fifth embodiment)
Next, a junction down type semiconductor laser device according to a fifth embodiment in which a part of the third embodiment described above is changed will be described. FIG. 17 is a cross-sectional view of the semiconductor laser device according to the fifth embodiment. FIG. 18 is a plan view of the submount. FIG. 19 is a plan view of the semiconductor laser device. In addition, the same code | symbol is attached | subjected to the structure same as embodiment mentioned above, and description is abbreviate | omitted.

第５実施形態による半導体レーザ装置６０Ｂでは、図１７〜図１９に示すように、サブマウント６１の電極パターン６２Ｂａ、６２Ｂｂを形成している。具体的には、電極パターン６２Ｂａは、電極パターン６２Ｂｂと高さを揃えるためのものであり、外部とは接続されない。従って、電極パターン６２Ｂａは、少なくとも、リッジ保護部７と対向する領域にのみ形成されていればよい。電極パターン６２Ｂｂは、リッジ保護部６と接続されるとともに、外部とも接続される。従って、電極パターン６２Ｂｂは、少なくとも、リッジ保護部６と対向する領域と、外部に接続する領域とに形成されている。   In the semiconductor laser device 60B according to the fifth embodiment, the electrode patterns 62Ba and 62Bb of the submount 61 are formed as shown in FIGS. Specifically, the electrode pattern 62Ba is for aligning the height with the electrode pattern 62Bb, and is not connected to the outside. Accordingly, the electrode pattern 62Ba only needs to be formed at least in a region facing the ridge protection portion 7. The electrode pattern 62Bb is connected to the ridge protector 6 and is also connected to the outside. Accordingly, the electrode pattern 62Bb is formed at least in a region facing the ridge protection unit 6 and a region connected to the outside.

尚、第５実施形態による半導体レーザ装置６０Ｂでも、第４実施形態における応力緩衝膜６４を適用してもよい。   The stress buffer film 64 in the fourth embodiment may also be applied to the semiconductor laser device 60B according to the fifth embodiment.

（第６実施形態）
次に、上述した第３実施形態の一部を変更した第６実施形態によるジャンクションダウン型の半導体レーザ装置について説明する。図２０は、第６実施形態による半導体レーザ装置の断面図である。図２１は、サブマウントの平面図である。図２２は、半導体レーザ装置の平面図である。尚、上述した実施形態と同じ構成には、同じ符号を付けて説明を省略する。 (Sixth embodiment)
Next, a junction down type semiconductor laser device according to a sixth embodiment, in which a part of the third embodiment described above is changed, will be described. FIG. 20 is a cross-sectional view of the semiconductor laser device according to the sixth embodiment. FIG. 21 is a plan view of the submount. FIG. 22 is a plan view of the semiconductor laser device. In addition, the same code | symbol is attached | subjected to the structure same as embodiment mentioned above, and description is abbreviate | omitted.

第６実施形態による半導体レーザ装置６０Ｃでは、図２０〜図２２に示すように、サブマウント６１の電極パターン６２Ｃａ、６２Ｃｂ、６２Ｃｃが形成されている。具体的には、電極パターン６２Ｃａは、電極パターン６２Ｃｂと高さを揃えるためのものであり、外部とは接続されない。従って、電極パターン６２Ｃａは、少なくとも、リッジ保護部７と対向する領域にのみ形成されていればよい。電極パターン６２Ｃｂは、リッジ保護部６と接続される。従って、電極パターン６２Ｃｂは、少なくとも、リッジ保護部６と対向する領域に形成されている。電極パターン６２Ｃｃは、外部と接続されるパッド部である。従って、電極パターン６２Ｃｃは、サブマウント６１上の一部に形成されていればよい。即ち、電極パターン６２Ｃｃは、外部と接続するためのワイヤと接続できれる程度の面積であればよい。   In the semiconductor laser device 60C according to the sixth embodiment, as shown in FIGS. 20 to 22, electrode patterns 62Ca, 62Cb, 62Cc of the submount 61 are formed. Specifically, the electrode pattern 62Ca is for aligning the height with the electrode pattern 62Cb and is not connected to the outside. Therefore, the electrode pattern 62Ca only needs to be formed at least in a region facing the ridge protection portion 7. The electrode pattern 62Cb is connected to the ridge protector 6. Accordingly, the electrode pattern 62Cb is formed at least in a region facing the ridge protection part 6. The electrode pattern 62Cc is a pad portion connected to the outside. Therefore, the electrode pattern 62Cc may be formed on a part of the submount 61. That is, the electrode pattern 62Cc may have an area that can be connected to a wire for connecting to the outside.

尚、第６実施形態による半導体レーザ装置６０Ｃでも、第４実施形態における応力緩衝膜６４を適用してもよい。   The stress buffer film 64 in the fourth embodiment may also be applied to the semiconductor laser device 60C according to the sixth embodiment.

以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。   As mentioned above, although this invention was demonstrated in detail using embodiment, this invention is not limited to embodiment described in this specification. The scope of the present invention is determined by the description of the claims and the scope equivalent to the description of the claims. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.

例えば、上述した実施形態では、本発明を半導体レーザ素子に適用した例を示したが、発光ダイオード等の他の半導体発光素子に本発明を適用してもよい。   For example, in the above-described embodiment, an example in which the present invention is applied to a semiconductor laser element has been described. However, the present invention may be applied to another semiconductor light emitting element such as a light emitting diode.

また、上述した実施形態では、リッジ保護部を一対設けた例を示したが、リッジ保護部を１つにしてもよい。例えば、図２３に示す変更形態の半導体レーザ素子１Ｂのように、リッジ部９の一方側にリッジ保護部６を１つ設けてもよい。尚、図１２は、変更形態の半導体レーザ素子の図１相当図である。   In the above-described embodiment, an example in which a pair of ridge protection portions are provided has been described, but a single ridge protection portion may be provided. For example, one ridge protection portion 6 may be provided on one side of the ridge portion 9 as in the modified semiconductor laser device 1B shown in FIG. FIG. 12 is a view corresponding to FIG. 1 of the modified semiconductor laser device.

また、上述した実施形態における各部材を構成する材料、寸法、形状等の数値は適宜変更可能である。例えば、上述した実施形態では、平面視にて、リッジ部を一方に延びた長方形状に形成したが、リッジ部を正方形状や他の形状に形成してもよい。   Moreover, numerical values, such as the material which comprises each member in embodiment mentioned above, a dimension, a shape, can be changed suitably. For example, in the embodiment described above, the ridge portion is formed in a rectangular shape extending in one direction in plan view, but the ridge portion may be formed in a square shape or other shapes.

また、上述した実施形態では、各リッジ保護部がＹ方向に分割された構成について説明したが、各リッジ保護部をマトリックス状に分割してもよい。尚、各リッジ保護部を分割しなくてもよい。   In the above-described embodiment, the configuration in which each ridge protection part is divided in the Y direction has been described. However, each ridge protection part may be divided in a matrix. Note that each ridge protector need not be divided.

また、上述した実施形態では、リッジ保護部の上面がリッジ部の上面よりも高くなるように構成したが、リッジ保護部の上面をリッジ部の上面と同じ高さになるように構成してもよい。   In the above-described embodiment, the upper surface of the ridge protection portion is configured to be higher than the upper surface of the ridge portion. However, the upper surface of the ridge protection portion may be configured to be the same height as the upper surface of the ridge portion. Good.

第１実施形態による半導体レーザ素子の断面図である。1 is a cross-sectional view of a semiconductor laser device according to a first embodiment. 第１実施形態による半導体レーザ素子の平面図である。1 is a plan view of a semiconductor laser device according to a first embodiment. 第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。It is sectional drawing for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。It is sectional drawing for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。It is sectional drawing for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。It is sectional drawing for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。It is sectional drawing for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。It is sectional drawing for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 第１実施形態による半導体レーザ素子の各製造工程を説明するための断面図である。It is sectional drawing for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 第１実施形態による半導体レーザ素子の組立工程の一例を説明するための図である。It is a figure for demonstrating an example of the assembly process of the semiconductor laser element by 1st Embodiment. 第２実施形態による半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element by 2nd Embodiment. 第３実施形態による半導体レーザ装置の断面図である。It is sectional drawing of the semiconductor laser apparatus by 3rd Embodiment. サブマウントの平面図である。It is a top view of a submount. 半導体レーザ装置の平面図である。It is a top view of a semiconductor laser device. 第４実施形態による半導体レーザ装置の断面図である。It is sectional drawing of the semiconductor laser apparatus by 4th Embodiment. 半導体レーザ装置の平面図である。It is a top view of a semiconductor laser device. 第５実施形態による半導体レーザ装置の断面図である。It is sectional drawing of the semiconductor laser apparatus by 5th Embodiment. サブマウントの平面図である。It is a top view of a submount. 半導体レーザ装置の平面図である。It is a top view of a semiconductor laser device. 第６実施形態による半導体レーザ装置の断面図である。It is sectional drawing of the semiconductor laser apparatus by 6th Embodiment. サブマウントの平面図である。It is a top view of a submount. 半導体レーザ装置の平面図である。It is a top view of a semiconductor laser device. 変更形態による半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element by a modification.

符号の説明Explanation of symbols

１、１Ａ、１Ｂ 半導体レーザ素子
２ 基板
３ 半導体積層部
５、５Ａ ｐ側電極
５Ａａ、５Ａｂ 両側部
５Ａｃ 中央部
６、７、６Ａ、７Ａ リッジ保護部
６１〜６６、７１〜７６ ブロック
９、９Ａ リッジ部
３５、３６ 絶縁ブロック
５６ ワイヤ
５７ 空隙
６０ 半導体レーザ装置
６１ サブマウント
６３ 半田材
６２、６２Ａ、６２Ｂ、６２Ｂ 電極パターン
６４ 応力緩衝膜 1, 1A, 1B semiconductor laser element 2 substrate 3 semiconductor lamination portion 5, 5A p-side electrode 5Aa, 5Ab sides 5Ac central 6,7,6A, 7A ridge protection unit 61 through 6, 7 1-7 6 blocks 9, 9A Ridge portion 35, 36 Insulating block 56 Wire 57 Air gap 60 Semiconductor laser device 61 Submount 63 Solder material 62, 62A, 62B, 62B Electrode pattern 64 Stress buffer film

Claims (13)

半導体層が積層された半導体積層部を備え、前記半導体積層部の上部に凸状のリッジ部を有する半導体発光素子において、
前記リッジ部の上面以上に高い上面を有するリッジ保護部を備えたことを特徴とする半導体発光素子。 In a semiconductor light emitting device comprising a semiconductor laminated portion in which semiconductor layers are laminated, and having a convex ridge portion on the semiconductor laminated portion,
A semiconductor light emitting device comprising a ridge protection portion having a higher upper surface than the upper surface of the ridge portion. リッジ保護部は、前記リッジ部を挟み対向する位置に一対形成されていることを特徴とする請求項１に記載の半導体発光素子。   2. The semiconductor light emitting device according to claim 1, wherein a pair of ridge protection portions are formed at positions facing each other across the ridge portion. 前記リッジ保護部の少なくとも上部は、導電性の材料からなり、
前記リッジ保護部の上部は、前記半導体積層部と電気的に接続されていることを特徴とする請求項１または請求項２のいずれか１項に記載の半導体発光素子。 At least the upper part of the ridge protection part is made of a conductive material,
3. The semiconductor light emitting device according to claim 1, wherein an upper portion of the ridge protection portion is electrically connected to the semiconductor stacked portion. 前記リッジ保護部の下部は、絶縁性の材料からなることを特徴とする請求項３に記載の半導体発光素子。   The semiconductor light emitting device according to claim 3, wherein a lower portion of the ridge protection portion is made of an insulating material. 前記一対のリッジ保護部の間隔は、ボンディングされるワイヤの端部の底面の幅よりも小さいことを特徴とする請求項２に記載の半導体発光素子。   3. The semiconductor light emitting device according to claim 2, wherein a distance between the pair of ridge protection portions is smaller than a width of a bottom surface of an end portion of the wire to be bonded. 前記リッジ保護部は、複数のブロックに分割されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体発光素子。   6. The semiconductor light emitting device according to claim 1, wherein the ridge protector is divided into a plurality of blocks. 電極パターンが形成されたサブマウントと、
前記電極パターンの少なくとも一部の上に形成された半田材層と
半導体層が積層され、上部に凸状のリッジ部が形成された半導体積層部と、前記リッジ部の上面以上に高い上面を有するリッジ保護部であって、前記半田材層と接続されたリッジ部保護部とを有する半導体発光素子とを備えたことを特徴とするジャンクションダウン型の半導体発光装置。 A submount on which an electrode pattern is formed;
A solder layer formed on at least a portion of the electrode pattern and a semiconductor layer, a semiconductor stacked portion having a convex ridge portion formed thereon, and a top surface higher than the top surface of the ridge portion A junction-down type semiconductor light emitting device comprising: a semiconductor light emitting element having a ridge protection portion and a ridge portion protection portion connected to the solder material layer. 前記半田材層は、前記リッジ部上には直接形成されていないことを特徴とする請求項７に記載のジャンクションダウン型の半導体発光装置。   8. The junction down type semiconductor light emitting device according to claim 7, wherein the solder material layer is not directly formed on the ridge portion. 前記リッジ部上には、応力緩衝膜が形成されていることを特徴とする請求項７または請求項８に記載のジャンクションダウン型の半導体発光装置。   9. The junction down type semiconductor light emitting device according to claim 7, wherein a stress buffer film is formed on the ridge portion. 前記応力緩衝膜は、前記半田材層を弾く材料からなることを特徴とする請求項９に記載のジャンクションダウン型の半導体発光装置。   The junction down type semiconductor light emitting device according to claim 9, wherein the stress buffer film is made of a material that repels the solder material layer. 前記応力緩衝膜は、弾性部材からなることを特徴とする請求項９に記載のジャンクションダウン型の半導体発光装置。   The junction down type semiconductor light emitting device according to claim 9, wherein the stress buffer film is made of an elastic member. 前記電極パターンは、前記リッジ保護部と対向する位置に形成されていることを特徴とする請求項９〜請求項１１のいずれか１項に記載のジャンクションダウン型の半導体発光装置。   The junction down type semiconductor light emitting device according to any one of claims 9 to 11, wherein the electrode pattern is formed at a position facing the ridge protection part. 前記電極パターンは、前記サブマウント上の一部に形成された外部と接続されるパッド部を含む請求項９〜請求項１１のいずれか１項に記載のジャンクションダウン型の半導体発光装置。   12. The junction-down type semiconductor light emitting device according to claim 9, wherein the electrode pattern includes a pad portion connected to the outside formed in a part on the submount. 13.
JP2008225988A 2007-09-10 2008-09-03 Semiconductor light emitting element and semiconductor light emitting device Pending JP2009088490A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008225988A JP2009088490A (en) 2007-09-10 2008-09-03 Semiconductor light emitting element and semiconductor light emitting device
PCT/JP2008/066087 WO2009034928A1 (en) 2007-09-10 2008-09-05 Semiconductor light emitting element and semiconductor light emitting device
US12/320,841 US8193552B2 (en) 2008-02-07 2009-02-05 Semiconductor light emitting device of junction-down type and semiconductor light emitting element of junction-down type

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007234290 2007-09-10
JP2008225988A JP2009088490A (en) 2007-09-10 2008-09-03 Semiconductor light emitting element and semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2009088490A true JP2009088490A (en) 2009-04-23

Family

ID=40661449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008225988A Pending JP2009088490A (en) 2007-09-10 2008-09-03 Semiconductor light emitting element and semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2009088490A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062315A (en) * 2011-09-12 2013-04-04 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laser, laser device and group iii nitride semiconductor laser manufacturing method
JP2015041730A (en) * 2013-08-23 2015-03-02 ウシオオプトセミコンダクター株式会社 Semiconductor laser element and semiconductor laser device
CN105490161A (en) * 2011-07-05 2016-04-13 日亚化学工业株式会社 Semiconductor laser element
JP2020145391A (en) * 2019-03-08 2020-09-10 日本ルメンタム株式会社 Semiconductor optical element, optical module, and manufacturing method of semiconductor optical element

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0543565U (en) * 1991-11-13 1993-06-11 三洋電機株式会社 Multi-beam semiconductor laser device
JPH0964479A (en) * 1995-08-28 1997-03-07 Mitsubishi Electric Corp Semiconductor laser device and its manufacture
JPH1187849A (en) * 1997-09-02 1999-03-30 Nec Corp Mounting structure of optical element
JP2002314184A (en) * 2001-04-11 2002-10-25 Nec Corp Optical semiconductor module
JP2003115632A (en) * 2001-10-04 2003-04-18 Nec Corp Method for manufacturing optical semiconductor element
JP2003163402A (en) * 2001-11-26 2003-06-06 Denso Corp Semiconductor laser element and sub-mount for loading semiconductor laser element
JP2003298190A (en) * 2002-04-02 2003-10-17 Opnext Japan Inc Semiconductor laser element and its fabricating method
JP2004087866A (en) * 2002-08-28 2004-03-18 Hitachi Ltd Semiconductor optical element and package therewith, and optical module
JP2005167196A (en) * 2003-11-11 2005-06-23 Sharp Corp Semiconductor laser device, its manufacturing method, optical disc, and photo transfer system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0543565U (en) * 1991-11-13 1993-06-11 三洋電機株式会社 Multi-beam semiconductor laser device
JPH0964479A (en) * 1995-08-28 1997-03-07 Mitsubishi Electric Corp Semiconductor laser device and its manufacture
JPH1187849A (en) * 1997-09-02 1999-03-30 Nec Corp Mounting structure of optical element
JP2002314184A (en) * 2001-04-11 2002-10-25 Nec Corp Optical semiconductor module
JP2003115632A (en) * 2001-10-04 2003-04-18 Nec Corp Method for manufacturing optical semiconductor element
JP2003163402A (en) * 2001-11-26 2003-06-06 Denso Corp Semiconductor laser element and sub-mount for loading semiconductor laser element
JP2003298190A (en) * 2002-04-02 2003-10-17 Opnext Japan Inc Semiconductor laser element and its fabricating method
JP2004087866A (en) * 2002-08-28 2004-03-18 Hitachi Ltd Semiconductor optical element and package therewith, and optical module
JP2005167196A (en) * 2003-11-11 2005-06-23 Sharp Corp Semiconductor laser device, its manufacturing method, optical disc, and photo transfer system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105490161A (en) * 2011-07-05 2016-04-13 日亚化学工业株式会社 Semiconductor laser element
CN105490161B (en) * 2011-07-05 2022-12-30 日亚化学工业株式会社 Semiconductor laser element
JP2013062315A (en) * 2011-09-12 2013-04-04 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laser, laser device and group iii nitride semiconductor laser manufacturing method
JP2015041730A (en) * 2013-08-23 2015-03-02 ウシオオプトセミコンダクター株式会社 Semiconductor laser element and semiconductor laser device
JP2020145391A (en) * 2019-03-08 2020-09-10 日本ルメンタム株式会社 Semiconductor optical element, optical module, and manufacturing method of semiconductor optical element
JP7241572B2 (en) 2019-03-08 2023-03-17 日本ルメンタム株式会社 Semiconductor optical device, optical module, and method for manufacturing semiconductor optical device

Similar Documents

Publication Publication Date Title
US7868349B2 (en) Light source apparatus and fabrication method thereof
JP5235878B2 (en) Semiconductor light emitting device
KR100946523B1 (en) Semiconductor light emitting device and fabrication method thereof
US20030210721A1 (en) Semiconductor optical device
JP4966283B2 (en) Semiconductor laser device and manufacturing method thereof
WO2007097411A1 (en) Double wavelength semiconductor light emitting device and method for manufacturing same
JP2012094564A (en) Semiconductor laser element and manufacturing method thereof
JP2009088490A (en) Semiconductor light emitting element and semiconductor light emitting device
JP4799041B2 (en) Nitride semiconductor device manufacturing method
JP5541260B2 (en) Group III nitride semiconductor light emitting device
JP2009004524A (en) Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element
US8193552B2 (en) Semiconductor light emitting device of junction-down type and semiconductor light emitting element of junction-down type
JP2009231820A (en) Semiconductor laser element and method for manufacturing same
JP5277066B2 (en) Semiconductor light emitting device and manufacturing method thereof
JPH10308560A (en) Semiconductor light emitting element and light emitting device
JP2017054902A (en) Semiconductor light emitting device
JPWO2019163276A1 (en) Semiconductor light emitting device
JP5103818B2 (en) Semiconductor laser element
JP6140101B2 (en) Semiconductor optical device
US10892597B2 (en) Nitride semiconductor laser and nitride semiconductor laser device
WO2015033633A1 (en) Vertical cavity surface emitting laser element, semiconductor wafer and light emitting module provided with vertical cavity surface emitting laser element, and method for manufacturing vertical cavity surface emitting laser element
JP2010021206A (en) Semiconductor light-emitting element
WO2020195282A1 (en) Semiconductor laser element
JP2009194307A (en) Junction-up type optical semiconductor element
JP2010098001A (en) Semiconductor laser device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402