JP2009193466A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009193466A JP2009193466A JP2008035169A JP2008035169A JP2009193466A JP 2009193466 A JP2009193466 A JP 2009193466A JP 2008035169 A JP2008035169 A JP 2008035169A JP 2008035169 A JP2008035169 A JP 2008035169A JP 2009193466 A JP2009193466 A JP 2009193466A
- Authority
- JP
- Japan
- Prior art keywords
- setting
- bit
- information
- arithmetic unit
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30156—Special purpose encoding of instructions, e.g. Gray coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】 第1設定ビットよりもビット長が短い第1符号情報を記憶しており、各符号情報に対応する各設定ビットを表す辞書情報を受信し、前記第1符号情報に対応する設定ビットを前記辞書情報から読み出すことにより前記第1設定ビットを求め、該第1設定ビットに従い設定を変更することにより複数の演算のいずれかを行って演算結果を得る第1の演算ユニットと、第2設定ビットよりもビット長が短い第2符号情報を記憶しており、前記辞書情報を前記第1の演算ユニットから受信し、前記第2符号情報に対応する設定ビットを前記辞書情報から読み出すことにより前記第2設定ビットを求め、該第2設定ビットに従い設定を変更することにより前記演算結果に対して前記複数の演算のいずれかを行う第2の演算ユニットとを具備する。
【選択図】図1
Description
「リコンフィギュラブルシステム」、オーム社、ページ189−208 "PipeRench:a reconfigurable architecture and compiler",IEEE Computer Volume 33,Issue 4,April 2000 Page(s):70−77
10A〜10D…演算ユニット;
100…演算器;
101…設定ビットメモリ;
102…デコーダ;
1020A〜1020D,1021A〜1021H,1022A〜1022D,1023A〜1023D,1024A〜1024C,1026A〜1026D…マルチプレクサ;
1025A〜1025C…プライオリティエンコーダ;
103…データパイプラインレジスタ;
104A〜104B…制御パイプラインレジスタ;
11…コントローラ;
11A…制御部;
11B…実行制御メモリ;
11C…ラッチ;
110,111,112,113…辞書メモリ;
12…入出力バッファ;
13…コードバッファ;
14…コード転送制御部;
140…ユニットタグ生成部;
141…コードタグカウンタ;
142…コードアドレスカウンタ
Claims (8)
- 第1設定ビットよりもビット長が短い第1符号情報を記憶しており、各符号情報に対応する各設定ビットを表す辞書情報を受信し、前記第1符号情報に対応する設定ビットを前記辞書情報から読み出すことにより前記第1設定ビットを求め、該第1設定ビットに従い設定を変更することにより複数の演算のいずれかを行って演算結果を得る第1の演算ユニットと、
第2設定ビットよりもビット長が短い第2符号情報を記憶しており、前記辞書情報を前記第1の演算ユニットから受信し、前記第2符号情報に対応する設定ビットを前記辞書情報から読み出すことにより前記第2設定ビットを求め、該第2設定ビットに従い設定を変更することにより前記演算結果に対して前記複数の演算のいずれかを行う第2の演算ユニットとを具備する半導体装置。 - 複数の設定IDに対応する前記辞書情報を複数記憶し、該複数の設定IDのいずれかと、該設定IDに対応する辞書情報とを前記第1の演算ユニットに送信するコントローラをさらに具備する請求項1記載の半導体装置。
- 前記第1の演算ユニットは、複数の設定IDに対応する複数の第1符号情報を記憶する第1記憶部を具備し、前記複数の設定IDのいずれかを前記コントローラから受信し、対応する第1符号情報を前記第1記憶部から読み出して前記第1設定ビットを求め、
前記第2の演算ユニットは、前記複数の設定IDに対応する複数の第2符号情報を記憶する第2記憶部を具備し、前記複数の設定IDのいずれかを前記コントローラから受信し、対応する第2符号情報を前記第2記憶部から読み出して前記第2設定ビットを求める請求項2記載の半導体装置。 - 前記辞書情報は、前記コントローラが送信する設定IDの指定により前記第1の演算ユニットが行う複数の演算と、前記設定IDの指定により前記第2の演算ユニットが行う複数の演算とに含まれる演算を定める全ての種類の設定ビットを含む請求項2記載の半導体装置。
- 前記第1符号情報は、前記コントローラが送信する設定IDの指定により前記第1の演算ユニットが行う複数の演算を定める設定ビットが前記辞書情報において格納されている位置を指定するポインタを前記複数の演算ごとに含み、
前記第1の演算ユニットは、前記コントローラから受信した辞書情報から前記ポインタに従って設定ビットを読み出すことにより前記第1設定ビットを求め、該第1設定ビットが定める演算を行うとともに、前記辞書情報を前記第2の演算ユニットに送信し、
前記第2符号情報は、前記コントローラが送信する設定IDの指定により前記第2の演算ユニットが行う複数の演算を定める設定ビットが前記第1の演算ユニットから受信した辞書情報において格納されている位置を指定するポインタを前記複数の演算ごとに含み、
前記第2の演算ユニットは、前記第1の演算ユニットから受信した辞書情報から前記第2符号情報に含まれるポインタに従って設定ビットを読み出すことにより前記第2設定ビットを求め、該第2設定ビットが定める演算を行う請求項4記載の半導体装置。 - 前記辞書情報は、前記コントローラが送信する設定IDの指定により前記第1の演算ユニットが行う複数の演算と、前記設定IDの指定により前記第2の演算ユニットが行う複数の演算とに含まれる演算を定める全ての種類の設定ビットのうちの一部を含む請求項2記載の半導体装置。
- 前記第1符号情報は、前記コントローラが送信する設定IDの指定により前記第1の演算ユニットが行う複数の演算を定める設定ビットのうち、前記辞書情報に含まれない設定ビットを含み、かつ前記複数の演算を定める設定ビットが前記辞書情報および該第1符号情報において格納されている位置を指定するポインタを前記複数の演算ごとに含み、
前記第1の演算ユニットは、前記第1符号情報および前記コントローラから受信した辞書情報から、該第1符号情報に含まれるポインタに従って設定ビットを読み出すことにより前記第1設定ビットを求め、該第1設定ビットが定める演算を行うとともに前記辞書情報を前記第2の演算ユニットに送信し、
前記第2符号情報は、前記コントローラが送信する設定IDの指定により前記第2の演算ユニットが行う複数の演算を定める設定ビットのうち前記第1の演算ユニットから受信した辞書情報に含まれない設定ビットを含み、かつ前記複数の演算を定める設定ビットが前記辞書情報および前記第2符号情報において格納されている位置を指定するポインタを前記複数の演算ごとに含み、
前記第2の演算ユニットは、前記第2符号情報および前記第1の演算ユニットから受信した辞書情報から、該第2符号情報に含まれるポインタに従って設定ビットを読み出すことにより前記第2設定ビットを求め、該第2設定ビットが定める演算を行う請求項6記載の半導体装置。 - 前記第1符号情報は、
前記コントローラが送信する設定IDの指定により前記第1の演算ユニットが行う複数の演算を定める設定ビットが前記辞書情報において格納されている位置を指定するポインタと、
前記コントローラが送信する設定IDの指定により前記第2の演算ユニットが行う複数の演算を定める設定ビットのうち前記辞書情報に含まれない設定ビットと、
前記第2の演算ユニットが行う複数の演算を定める設定ビットに含まれない設定ビットが前記辞書情報において格納されている位置を指定するビットベクタとを含み、
前記第1の演算ユニットは、
前記コントローラから受信した辞書情報から、前記第1符号情報に含まれるポインタに従って設定ビットを読み出すことにより前記第1設定ビットを求め、該第1設定ビットが定める演算を行い、
前記第2の演算ユニットが行う複数の演算を定める設定ビットに含まれない設定ビットを、前記第1符号情報が含む設定ビットに置き換えたものを辞書情報として前記第2の演算ユニットに送信し、
前記第2の記憶部上の符号情報は、
前記コントローラが送信する設定IDの指定により前記第2の演算ユニットが行う複数の演算を定める設定ビットが前記辞書情報において格納されている位置を指定するポインタを含み、
前記第2の演算ユニットは、前記第1の演算ユニットから受信した辞書情報から、前記第2の記憶部に含まれるポインタに従って設定ビットを読み出すことにより前記第2設定ビットを求め、該第2設定ビットが定める演算を行う請求項4記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035169A JP5025521B2 (ja) | 2008-02-15 | 2008-02-15 | 半導体装置 |
US12/369,522 US7733122B2 (en) | 2008-02-15 | 2009-02-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035169A JP5025521B2 (ja) | 2008-02-15 | 2008-02-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009193466A true JP2009193466A (ja) | 2009-08-27 |
JP5025521B2 JP5025521B2 (ja) | 2012-09-12 |
Family
ID=40954540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008035169A Expired - Fee Related JP5025521B2 (ja) | 2008-02-15 | 2008-02-15 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7733122B2 (ja) |
JP (1) | JP5025521B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587458B2 (en) * | 2011-12-07 | 2013-11-19 | International Business Machines Corporation | Unpacking a variable number of data bits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007241694A (ja) * | 2006-03-09 | 2007-09-20 | Sanyo Electric Co Ltd | リコンフィギュラブル回路への演算マッピング方法、リコンフィギュラブル回路、及びデータフローグラフ |
JP2007257549A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 半導体装置 |
JP2008085864A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745734A (en) | 1995-09-29 | 1998-04-28 | International Business Machines Corporation | Method and system for programming a gate array using a compressed configuration bit stream |
US7253657B2 (en) * | 2003-12-15 | 2007-08-07 | Altera Corporation | Apparatus and methods for configuration of programmable logic devices |
US7382293B1 (en) * | 2005-02-10 | 2008-06-03 | Lattice Semiconductor Corporation | Data decompression |
-
2008
- 2008-02-15 JP JP2008035169A patent/JP5025521B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-11 US US12/369,522 patent/US7733122B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007241694A (ja) * | 2006-03-09 | 2007-09-20 | Sanyo Electric Co Ltd | リコンフィギュラブル回路への演算マッピング方法、リコンフィギュラブル回路、及びデータフローグラフ |
JP2007257549A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 半導体装置 |
JP2008085864A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5025521B2 (ja) | 2012-09-12 |
US20090206874A1 (en) | 2009-08-20 |
US7733122B2 (en) | 2010-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101854520B1 (ko) | 타이트하게 커플링된 이종 컴퓨팅을 위한 하드웨어 프로세서스들 및 방법들 | |
KR101814356B1 (ko) | 적분 이미지 계산 명령어를 위한 방법 및 장치 | |
JP6373425B2 (ja) | 複数のビットを左にシフトし、複数の1を複数の下位ビットにプルインするための命令 | |
JP4861030B2 (ja) | 半導体装置 | |
US20180081689A1 (en) | Apparatus and method of improved extract instructions | |
KR101851439B1 (ko) | 충돌 검출을 수행하고, 레지스터의 콘텐츠를 다른 레지스터의 데이터 구성요소 위치들로 브로드캐스트하기 위한 시스템들, 장치들 및 방법들 | |
KR20100122493A (ko) | 프로세서 | |
US10459728B2 (en) | Apparatus and method of improved insert instructions | |
TW201344561A (zh) | 用以執行遮罩位元壓縮之系統、設備、及方法 | |
TW201335843A (zh) | 執行緊縮資料運算遮罩之序連的處理器、方法、系統及指令 | |
JP5947879B2 (ja) | マスクレジスタを用いてジャンプを行うシステム、装置、および方法 | |
CN107851013B (zh) | 数据处理装置和方法 | |
CN110909883A (zh) | 用于执行指定三元片逻辑操作的指令的系统和方法 | |
TW201723805A (zh) | 資料元件比較處理器、方法、系統及指令 | |
KR20170065585A (ko) | 사차원 모턴 좌표 변환 프로세서, 방법, 시스템 및 명령어 | |
CN110909882A (zh) | 用于执行水平铺块操作的系统和方法 | |
TW201633114A (zh) | 三維摩頓座標轉換處理器,方法,系統,及指令 | |
CN113885942A (zh) | 用于将片寄存器对归零的系统和方法 | |
TW201741868A (zh) | 將來源緊縮資料劃分為巷道的處理器、方法、系統及指令 | |
CN107257955B (zh) | 快速向量动态存储器冲突检测 | |
JP2010009247A (ja) | 半導体装置、および、半導体装置によるデータ処理方法 | |
TW201732568A (zh) | 用於巷道為主的跨類收集的系統、設備與方法 | |
CN108139886B (zh) | 用于图像处理器的多功能执行通道 | |
TWI490781B (zh) | 用於選擇向量運算之元素的裝置及方法 | |
TWI818894B (zh) | 毗連資料元素成對調換處理器、方法、系統、及指令 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120619 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |