JP2009188687A - Frequency conversion circuit, gain control circuit of fet amplifier used therefor, and gain control method of fet amplifier - Google Patents
Frequency conversion circuit, gain control circuit of fet amplifier used therefor, and gain control method of fet amplifier Download PDFInfo
- Publication number
- JP2009188687A JP2009188687A JP2008025817A JP2008025817A JP2009188687A JP 2009188687 A JP2009188687 A JP 2009188687A JP 2008025817 A JP2008025817 A JP 2008025817A JP 2008025817 A JP2008025817 A JP 2008025817A JP 2009188687 A JP2009188687 A JP 2009188687A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- fet
- temperature
- information
- frequency conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は周波数変換回路及びそれに用いるＦＥＴ増幅器の利得制御回路及びＦＥＴ増幅器の利得制御方法に関し、特に周波数変換回路において周波数変換出力を必要なレベルに増幅する多段ＦＥＴ増幅器の利得制御方式に関するものである。 The present invention relates to a frequency conversion circuit, a gain control circuit for an FET amplifier used therefor, and a gain control method for the FET amplifier, and more particularly to a gain control system for a multi-stage FET amplifier that amplifies a frequency conversion output to a required level in the frequency conversion circuit. .
図１３は、本発明に関連する周波数変換回路の一例を示す図である。図１３を参照すると、ＩＦ（Intermediate Frequency：中間周波数）信号は、ミキサ４へ入力されて、ＰＬＬ（Phase Locked Loop ：フェイズロックドループ）シンセサイザ発振器２０による局部発振信号と混合されることにより、周波数変換される。このミキサ４による周波数変換出力は、ＢＰＦ（Band Pass Filter：帯域通過フィルタ）５へ入力されて所望とするＲＦ（Radio Freqency：高周波数）信号のみが選択的に導出される。このＲＦ信号は、ＦＥＴ（Field Effect Transistor ：電界効果トランジスタ）増幅器６，７，９，１０からなる多段ＦＥＴ増幅器により増幅されて所望のレベルを有するＲＦ出力となる。
FIG. 13 is a diagram showing an example of a frequency conversion circuit related to the present invention. Referring to FIG. 13, an IF (Intermediate Frequency) signal is input to the mixer 4 and mixed with a local oscillation signal from a PLL (Phase Locked Loop)
この多段ＦＥＴ増幅器の途中には、可変減衰器８が設けられている。この可変減衰器８は出力レベルを可変することにより、多段ＦＥＴ増幅器を構成する各ＦＥＴ増幅器のばらつきや、更には周波数変化や温度変動による各ＦＥＴ増幅器の利得の変動などを補正するものである。そのために、制御回路１１Ａが設けられており、この制御回路１１Ａは、温度モニター１２のモニター値（現在の温度に応じた電圧）及びＰＬＬシンセサイザ発振器２０の現在の発振周波数に応じて、可変減衰器８の減衰量を制御するようになっている。
A
なお、ＰＬＬシンセサイザ発振器２０は、基準発振器３と、ＰＬＬ回路２と、このＰＬＬ回路２の出力電圧であるＡＰＣ−Ｖ（Automatic Phase Control-Voltage ：自動位相制御電圧）により制御されるＶＣＯ（Voltage Controlled Oscillator ：電圧制御発振器）１とを有し、このＶＣＯ１の出力が局部発振信号となる。なお、制御回路１１ＡによりＰＬＬ回路２が制御されて、局部発振信号の周波数が決定される。
The
ここで、特許文献１を参照すると、周波数変換回路において、その周波数特性を等化するためにイコライザ回路を配置し、更にＡＰＣ−Ｖ及び温度モニターの値を用いて、その周波数特性の温度特性も補正する技術が開示されている。
Here, referring to
図１３に示した周波数変換回路では、上述したように、ＲＦ信号の出力レベルを可変することにより、各ＦＥＴ増幅器のばらつきや、周波数や温度による利得の変動を補正する必要がある。そのために、可変減衰器８を設けて、制御回路１１Ａにより、この可変減衰器８の減衰量を制御することで、ＦＥＴ増幅器の利得変動を補正するようになっている。
In the frequency conversion circuit shown in FIG. 13, as described above, it is necessary to correct variations in each FET amplifier and fluctuations in gain due to frequency and temperature by varying the output level of the RF signal. For this purpose, the
図１４は、図１１に示した周波数変換回路のレベルダイヤの一例を示す図である。図１４では、１段のＦＥＴ増幅器において、利得が１０ｄＢであるとし、周波数変化に対する利得変動が、例えば最大±１ｄＢであり、温度変化に対する利得変動が、例えばこれまた最大±１ｄＢであるものとする。また、ミキサ（ＭＩＸ）４およびＢＰＦ５の各々も、同様に、周波数および温度変化によって、出力レベル変化が、それぞれ最大±１ｄＢであるものとする。そして、−１５ｄＢｍのＩＦ入力に対して、０ｄＢｍのＲＦ出力を得るものとしている。
FIG. 14 is a diagram showing an example of a level diagram of the frequency conversion circuit shown in FIG. In FIG. 14, in a single-stage FET amplifier, the gain is 10 dB, the gain fluctuation with respect to the frequency change is, for example, ± 1 dB at maximum, and the gain fluctuation with respect to the temperature change is, for example, also ± 1 dB at maximum. . Similarly, each of the mixer (MIX) 4 and the
なお、図１４では、可変減衰器８は、可変抵抗減衰器（Ｖ−ＡＴＴ：Variable-Attenuator ）と固定抵抗減衰器（ＡＴＴ）とからなるものとして示している。また、図１４では、各段のＦＥＴ増幅器は、簡単化のために、単にＦＥＴとして示している。
In FIG. 14, the
図１４において、黒の菱形を結ぶレベルダイヤは、各ＦＥＴ増幅器の利得、ミキサおよびＢＰＦの各出力レベルが、周波数変化及び温度変化で、共にプラス側へ最大（＋１ｄＢ）変動した場合のものである。また、黒の正方形を結ぶレベルダイヤは、周波数変化及び温度変化なしで、各ＦＥＴ増幅器の利得、ミキサおよびＢＰＦの各出力レベルが変動しなかった場合のもの（標準のレベルダイヤ）である。更に、三角形を結ぶレベルダイヤは、各ＦＥＴ増幅器の利得、ミキサおよびＢＰＦの各出力レベルが、周波数変化及び温度変化で、共にマイナス側へ最大（−１ｄＢ）変動した場合のものである。 In FIG. 14, the level diamond connecting the black diamonds is the case where the gain of each FET amplifier, the output level of the mixer and the BPF both fluctuate up to the plus side (+1 dB) due to frequency change and temperature change. . The level diagram connecting the black squares is a case where the gain of each FET amplifier, the output level of each mixer and the BPF does not change without changing the frequency and temperature (standard level diagram). Further, the level diagram connecting the triangles is a case where the gain of each FET amplifier, the output level of the mixer, and the BPF both fluctuate maximum (−1 dB) to the negative side due to frequency change and temperature change.
上述したように、１段のＦＥＴ増幅器の利得が、周波数変化に対して最大±１ｄＢ変化し、また温度変化に対して最大±１ｄＢ変化するので、可変抵抗減衰器（Ｖ−ＡＴＴ）では、ミキサ４におけるレベル変化±１ｄＢと、ＢＰＦ５におけるレベル変化±１ｄＢの他に、多段ＦＥＴ増幅器の各利得偏差分をも補正することが必要になる。
As described above, the gain of the single stage FET amplifier changes by a maximum of ± 1 dB with respect to a change in frequency and changes by a maximum of ± 1 dB with respect to a change in temperature. Therefore, in a variable resistance attenuator (V-ATT), a mixer In addition to the level change ± 1 dB in 4 and the level change ± 1 dB in the
ここで、図１４における黒の菱形を結ぶレベルダイヤである、各ＦＥＴ増幅器等の利得が共に最大の＋１ｄＢ変動した場合を考慮すると、必要なＲＦ信号レベルを得るためには、ＦＥＴ増幅器を４段使用することが必要になる。つまり、図１３のような回路構成において、−１５ｄＢｍのＩＦ入力に対して＋０ｄＢｍのＲＦ出力を得るには、ＦＥＴ増幅器が４段必要であり、その利得変動を補正するためには、可変減衰器８のレベル可変範囲として、最大２０ｄＢが必要になる。 Here, considering the case where the gain of each FET amplifier or the like, which is a level diagram connecting the black diamonds in FIG. 14, fluctuates at the maximum of +1 dB, four stages of FET amplifiers are used in order to obtain a necessary RF signal level. It is necessary to use it. That is, in the circuit configuration as shown in FIG. 13, four stages of FET amplifiers are required to obtain an RF output of +0 dBm with respect to an IF input of −15 dBm, and a variable attenuator is required to correct the gain variation. As a level variable range of 8, a maximum of 20 dB is required.
換言すれば、図１３の構成の周波数変換回路（−１５ｄＢｍのＩＦ入力に対し、０ｄＢｍのＲＦ出力を得るもの）では、可変減衰器に要求されるダイナミックレンジが大となり、またＦＥＴ増幅器の段数も増大するという欠点がある。 In other words, the frequency conversion circuit having the configuration shown in FIG. 13 (which obtains an RF output of 0 dBm with respect to an IF input of −15 dBm) has a large dynamic range required for the variable attenuator, and the number of stages of the FET amplifier is also large. There is a drawback of increasing.
上記の特許文献１の技術では、周波数変換回路において、その周波数特性をイコライザ回路により補正するものであり、このイコライザ回路は、周波数特性の傾きを制御することしかできないものである。故に、所望レベルのＩＦ入力に対して所望レベルのＲＦ出力を得るために、図１３の様に多段ＦＥＴ増幅器及び可変減衰器を用いた構成に、イコライザ回路を適用したとしても、ＦＥＴ増幅器の段数の削減、可変減衰器のダイナミックレンジの削減はできないという課題がある。
In the technique of the above-mentioned
本発明の目的は、可変減衰器に要求されるダイナミックレンジ及び増幅器段数の増大を抑制することが可能な周波数変換回路及びそれに用いるＦＥＴ増幅器の利得制御回路及びＦＥＴ増幅器の利得制御方法を提供することである。 An object of the present invention is to provide a frequency conversion circuit capable of suppressing an increase in dynamic range and amplifier stage number required for a variable attenuator, a gain control circuit for an FET amplifier used therefor, and a gain control method for the FET amplifier. It is.
本発明による周波数変換回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅手段と、前記周波数変換手段から前記多段増幅手段の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路であって、前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅手段の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする。 The frequency conversion circuit according to the present invention includes a frequency conversion means for performing frequency conversion of an input signal, a multistage FET amplification means for amplifying the frequency conversion output, and a signal path from the frequency conversion means to the output of the multistage amplification means. And a variable attenuating means for varying the signal level, wherein the multi-stage FET amplifying means is based on the frequency information corresponding to the frequency of the frequency conversion output and the temperature information corresponding to the temperature. Gate voltage control means for controlling the gate voltage of each FET is included.
本発明による他の周波数変換回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅手段と、前記周波数変換手段から前記多段増幅手段の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路であって、前記可変減衰手段の減衰量を、前記周波数変換出力の周波数情報と、温度に応じた温度情報とに応じて制御する制御手段を含み、前記制御手段は、周波数情報と温度情報とにより定まる前記ＦＥＴ増幅手段の各ＦＥＴのゲート電圧情報を予め格納したテーブルを有し、現在の前記周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする。 Another frequency conversion circuit according to the present invention includes frequency conversion means for performing frequency conversion of an input signal, multistage FET amplification means for amplifying the frequency conversion output, and a signal path from the frequency conversion means to the output of the multistage amplification means. And a variable attenuating unit inserted in the variable attenuating unit for varying the signal level, wherein the attenuation amount of the variable attenuating unit is determined according to the frequency information of the frequency converting output and the temperature information corresponding to the temperature. Control means for controlling, the control means has a table pre-stored gate voltage information of each FET of the FET amplification means determined by the frequency information and temperature information, the frequency information according to the current frequency The table is searched based on temperature information corresponding to the current temperature, and a corresponding gate voltage is read out.
本発明による利得制御回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御回路であって、前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅器の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする。 The gain control circuit according to the present invention is inserted into a frequency conversion means for performing frequency conversion of an input signal, a multistage FET amplifier for amplifying the frequency conversion output, and a signal path from the frequency conversion means to the output of the multistage amplifier. A gain control circuit of an FET amplifier in a frequency conversion circuit including a variable attenuation means that varies a signal level, based on frequency information corresponding to the frequency of the frequency conversion output and temperature information corresponding to temperature, Gate voltage control means for controlling the gate voltage of each FET of the multistage FET amplifier is included.
本発明による他の利得制御回路は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段と、前記可変減衰手段の減衰量を、前記周波数変換出力の周波数情報と、温度に応じた温度情報とに応じて制御する制御手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御回路であって、前記制御手段に、前記周波数情報と温度情報とにより定まる前記ＦＥＴ増幅器の各ＦＥＴのゲート電圧情報を予め格納したテーブルを設け、現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする。 Another gain control circuit according to the present invention includes frequency conversion means for frequency conversion of an input signal, a multistage FET amplifier for amplifying the frequency conversion output, and a signal path from the frequency conversion means to the output of the multistage amplifier. The frequency conversion circuit includes: a variable attenuation unit that varies the signal level; and a control unit that controls the attenuation amount of the variable attenuation unit according to the frequency information of the frequency conversion output and the temperature information corresponding to the temperature. A gain control circuit of the FET amplifier in the above, wherein the control means is provided with a table that stores in advance gate voltage information of each FET of the FET amplifier determined by the frequency information and temperature information, and a frequency corresponding to the current frequency The table is searched based on the information and the temperature information corresponding to the current temperature, and the corresponding gate voltage is read out.
本発明による利得制御方法は、入力信号の周波数変換をなす周波数変換手段と、この周波数変換出力を増幅する多段ＦＥＴ増幅器と、前記周波数変換手段から前記多段増幅器の出力までの信号経路に挿入されて信号レベルを可変する可変減衰手段とを含む周波数変換回路におけるＦＥＴ増幅器の利得制御方法であって、前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅器の各ＦＥＴのゲート電圧を制御する制御ステップを含むことを特徴とする。 The gain control method according to the present invention includes a frequency conversion means for performing frequency conversion of an input signal, a multistage FET amplifier for amplifying the frequency conversion output, and a signal path from the frequency conversion means to the output of the multistage amplifier. A gain control method of an FET amplifier in a frequency conversion circuit including a variable attenuation means that varies a signal level, wherein the frequency information according to the frequency of the frequency conversion output and the temperature information according to the temperature, It is characterized by including a control step for controlling the gate voltage of each FET of the multi-stage FET amplifier.
本発明によれば、周波数変換回路から得られる周波数に対応した周波数情報と、温度モニターから得られる温度情報とに応じて、ＦＥＴ増幅器のＦＥＴゲート電圧を制御してその利得が一定になるようにしたので、可変減衰器のダイナミックレンジ及びＦＥＴ増幅器の段数の増大を抑制することができるという効果がある。 According to the present invention, the FET gate voltage of the FET amplifier is controlled according to the frequency information corresponding to the frequency obtained from the frequency conversion circuit and the temperature information obtained from the temperature monitor so that the gain becomes constant. Therefore, there is an effect that an increase in the dynamic range of the variable attenuator and the number of stages of the FET amplifier can be suppressed.
以下に、本発明の実施の形態について詳述するが、それに先立って、本発明の理解を容易にするために、本発明の原理を、図１の概略機能ブロック図を用いて説明する。 In the following, embodiments of the present invention will be described in detail. Prior to that, the principle of the present invention will be described with reference to the schematic functional block diagram of FIG. 1 in order to facilitate understanding of the present invention.
図１を参照すると、ＩＦ信号は、周波数変換部１０１へ入力されて、ＲＦ信号に変換される。このＲＦ信号は、可変減衰器（Ｖ−ＡＴＴ）を含む多段のＦＥＴ増幅部１０２へ入力されて必要なレベルを有するＲＦ信号として導出されることになる。
Referring to FIG. 1, the IF signal is input to the
多段ＦＥＴ増幅部１０２の利得変動を補正するために、ゲート電圧制御部１０３が設けられている。このゲート電圧制御部１０３は、温度に応じた電圧である温度情報と、周波数変換部１０１の内部に得られる周波数情報とを用いて、ＦＥＴ増幅部１０２の増幅素子であるＦＥＴのゲート電圧ＶＧ１〜ＶＧｎ（ｎは多段ＦＥＴ増幅部１０２の段数を示す）を生成する。
In order to correct the gain fluctuation of the
先述した如く、ＦＥＴ増幅器の利得特性は、周波数及び温度に依存して変化する。そこで、ゲート電圧制御部１０３において、増幅すべき周波数情報と温度情報とを用いて、常に利得が一定になるようにゲートバイアス電圧を生成するようになっている。こうすることにより、多段ＦＥＴ増幅部１０２の各利得は、増幅すべき周波数（ＲＦ）や周囲温度が変化しても、常に一定に制御される。
As described above, the gain characteristic of the FET amplifier changes depending on the frequency and temperature. Therefore, the gate
よって、多段ＦＥＴ増幅部１０２の途中に挿入される可変減衰器のレベル補正は、多段ＦＥＴ増幅部１０２の前段の周波数変換部１０１によるレベル変動のみを補正するだけで良くなる。その結果、多段ＦＥＴ増幅部１０２の利得制御を行わない図１３の場合と本発明の場合とでは、入出力レベルが同じ条件では本発明の方が、可変減衰器のダイナミックレンジの増大もなく、また、多段ＦＥＴ増幅部１０２の段数も少なくて済むことになる。
Therefore, the level correction of the variable attenuator inserted in the middle of the multi-stage
なお、図１においては、多段増幅器１０２に可変減衰器を含む構成として示しているが、一般的には、可変減衰器は、ＲＦ信号のレベル制御を行うこができればよいものであるから、周波数変換部１０１から多段ＦＥＴ増幅部１０２の出力までの間のＲＦ信号経路に挿入することができる。
In FIG. 1, the
次に、本発明の実施の形態について図２を参照しつつ詳述する。図２は本発明の実施の形態による周波数変換回路を示す図であり、図２において、図１３と同等部分は同一符号により示されている。図２を参照すると、ＩＦ入力信号は、ミキサ４へ入力されて、ＰＬＬシンセサイザ発振器２０による局部発振信号ＬＯと混合されることにより、周波数変換される。このミキサ４による周波数変換出力は、ＬＯリーク成分を除去するためのＢＰＦ５へ入力されて所望とするＲＦ信号成分が選択的に導出される。このＲＦ信号は、ＦＥＴ６，９，１０からなる多段構成のＦＥＴ増幅器により増幅されて所望のレベルを有するＲＦ出力となる。
Next, an embodiment of the present invention will be described in detail with reference to FIG. FIG. 2 is a diagram showing a frequency conversion circuit according to an embodiment of the present invention. In FIG. 2, parts equivalent to those in FIG. 13 are denoted by the same reference numerals. Referring to FIG. 2, the IF input signal is input to the mixer 4 and mixed with the local oscillation signal LO by the
この多段ＦＥＴ増幅器の途中には、可変減衰器８が設けられている。具体的には、初段ＦＥＴ６と２段目ＦＥＴ９との間に、可変減衰器８が設けられているものとする。この可変減衰器８は、ＲＦ出力レベルを可変とすると共に、ミキサ４やＢＰＦ５における、周波数や温度の変化に起因するレベル変動を、その減衰量の制御によって補正するものである。そのために、制御回路１１Ｂが設けられており、この制御回路１１Ｂは、温度モニター１２のモニター値及びＰＬＬシンセサイザ発振器２０の現在の発振周波数に応じて、可変減衰器８の減衰量を制御するようになっている。
A
なお、ＰＬＬシンセサイザ発振器２０は、基準発振器３と、ＰＬＬ回路２と、ＶＣＯ１とを有し、このＶＣＯ１の出力が局部発振信号ＬＯとなる。なお、制御回路１１ＢによりＰＬＬ回路２が制御されて、局部発振信号ＬＯの周波数、ひいては、ＲＦ信号周波数が決定されることになる。
The
かかる構成の他に、本実施の形態では、ＦＥＴ増幅器６，９，１０の各ゲート電圧ＶＧを制御して、周波数変化や温度変動に起因する各ＦＥＴ増幅器の利得変動を抑圧して一定に制御するためのゲート電圧制御回路１３が設けられている。このゲート電圧制御回路１３には、温度モニター１２からのモニター値（温度情報）とＰＬＬ回路２の出力であるＶＣＯ１の制御電圧（ＡＰＣ−Ｖ）とが供給されている。
In addition to such a configuration, in this embodiment, the gate voltages VG of the
ここで、ＶＣＯ１の制御電圧（ＡＰＣ−Ｖ）は、ＬＯ周波数に比例した電圧であり、またＬＯ周波数とＲＦ周波数とは対応しているので、当該制御電圧（ＡＰＣ−Ｖ）は、ＲＦ周波数、すなわちＦＥＴ増幅器が増幅すべき周波数に対応した周波数情報ということができる。従って、ゲート電圧制御回路１３は、ＦＥＴ増幅器が増幅すべき周波数に応じた周波数情報と、現在の周囲温度に応じた温度情報とを基に、各ＦＥＴ増幅器のゲート電圧ＶＧを生成するのである。
Here, since the control voltage (APC-V) of the
図３は、図２の回路のレベルダイヤを示しており、図１４の場合と入力及び出力レベルは同一条件であるものとし、また各菱形、正方形、三角形の各々を結ぶ線も、図１４の例と同一である。そして、ここで使用されるＦＥＴ増幅器６，９，１０の特性は図４〜６に示すような特性であるものとする。
FIG. 3 shows a level diagram of the circuit of FIG. 2. The input and output levels are the same as in FIG. 14, and the lines connecting each diamond, square, and triangle are also shown in FIG. Same as example. The characteristics of the
なお、図４は、ＦＥＴ増幅器の増幅素子であるＦＥＴの周波数対利得特性の温度に対する変化特性であり、４１は常温、４２は低温、４３は高温の各場合を示す。図５はＦＥＴのゲート電圧ＶＧ対ドレイン電流Ｉｄ特性である。図６はＦＥＴのドレイン電流Ｉｄ対利得特性の周波数に対する変化特性であり、ｆＣは増幅すべき周波数帯域の中心周波数であり、ｆＬは当該周波数帯域の低域周波数であり、ｆＨは当該周波数帯域の高域周波数である。 FIG. 4 shows a change characteristic with respect to temperature of the frequency vs. gain characteristic of the FET, which is an amplifying element of the FET amplifier, in which 41 indicates a normal temperature, 42 indicates a low temperature, and 43 indicates a high temperature. FIG. 5 shows the gate voltage VG vs. drain current Id characteristics of the FET. FIG. 6 shows change characteristics of FET drain current Id versus gain characteristics with respect to frequency, fC is a center frequency of a frequency band to be amplified, fL is a low frequency of the frequency band, and fH is a frequency of the frequency band. High frequency.
ここで、常温で周波数が中心周波数ｆＣとすると、各ＦＥＴ増幅器の利得は、図４により、１０ｄＢとなる。そうすると、図６から、このときのドレイン電流Ｉｄは１０ｍＡとなることが分かる。そして、図５を参照すると、ドレイン電流Ｉｄ＝１０ｍＡに対するゲート電圧ＶＧは−０．３Ｖとなる。この状態で、周波数のみが中心周波数ｆＣからより低い周波数ｆＬに変化したとする。この場合にも、ＦＥＴ増幅器の利得を１０ｄＢに維持する必要がある。そこで、図６において、利得１０ｄＢとし、また周波数ｆＬとすると、ドレイン電流Ｉｄは７ｍＡとなる。すると、図５から、Ｉｄ＝７ｍＡに対するゲート電圧ＶＧは−０．３５Ｖとなる。 Here, assuming that the frequency is the center frequency fC at normal temperature, the gain of each FET amplifier is 10 dB as shown in FIG. Then, it can be seen from FIG. 6 that the drain current Id at this time is 10 mA. Then, referring to FIG. 5, the gate voltage VG for the drain current Id = 10 mA is −0.3V. In this state, it is assumed that only the frequency changes from the center frequency fC to a lower frequency fL. In this case as well, it is necessary to maintain the gain of the FET amplifier at 10 dB. Therefore, in FIG. 6, when the gain is 10 dB and the frequency is fL, the drain current Id is 7 mA. Then, from FIG. 5, the gate voltage VG with respect to Id = 7 mA is −0.35V.
よって、常温において、周波数がｆＣからｆＬに変化した場合には、ＶＧを−０．３Ｖから−０．３５Ｖに制御することにより、利得を１０ｄＢの一定値に維持することができるのである。このときのＶＧ＝−０．３５Ｖを、ＰＬＬシンセサイザ発振器２０のｆＬ時のＡＰＣ−Ｖを用いて、ゲート電圧制御回路１３から出力するようにする。
Therefore, when the frequency changes from fC to fL at room temperature, the gain can be maintained at a constant value of 10 dB by controlling VG from -0.3V to -0.35V. At this time, VG = −0.35 V is output from the gate
上記においては、周波数変動に対するＦＥＴ増幅器のゲート電圧の制御方法について説明したが、次に、温度変動に対するゲート電圧の制御方法について、図７〜図８を参照して説明する。図７は、ＦＥＴ増幅器の増幅素子であるＦＥＴのゲート電圧ＶＧに対するドレイン電流Ｉｄの温度に対する変化特性であり、７１は常温、７２は低温、７３は高温の各場合を示す。図８は、中心周波数ｆＣでの、ＦＥＴのドレイン電流Ｉｄに対する利得の温度に対する変化特性であり、８１は常温、８２は低温、８３は高温の各場合を示す。 In the above description, the method for controlling the gate voltage of the FET amplifier with respect to the frequency variation has been described. Next, the method for controlling the gate voltage with respect to the temperature variation will be described with reference to FIGS. FIG. 7 shows change characteristics with respect to the temperature of the drain current Id with respect to the gate voltage VG of the FET, which is an amplifying element of the FET amplifier. FIG. 8 shows a change characteristic of the gain with respect to the drain current Id of the FET with respect to the temperature at the center frequency fC, in which 81 is a normal temperature, 82 is a low temperature, and 83 is a high temperature.
図８に示すように、ａの状態、すなわち、常温で利得１０ｄＢで使用している状態では、ドレイン電流Ｉｄ＝１０ｍＡに対するゲート電圧ＶＧは−０．３Ｖである。これが、例えば、低温になったとすると、ゲート電圧ＶＧは−０．３Ｖのままでは、ドレイン電流Ｉｄ＝１５ｍＡになるために、図８のｂに示す状態、すなわち、利得１２ｄＢとなる。これを、ａの状態と同一の利得１０ｄＢに維持するには、ゲート電圧ＶＧ＝−０．３８Ｖとして、ドレイン電流Ｉｄを７ｍＡとする必要がある（図８の状態ｃ）。よって、このゲート電圧ＶＧ＝−０．３８Ｖを、温度モニター１２からの温度情報を用いて、ゲート電圧制御回路１３から出力するようにするのである。
As shown in FIG. 8, in the state a, that is, in a state where the gain is 10 dB at room temperature, the gate voltage VG with respect to the drain current Id = 10 mA is −0.3V. For example, if the temperature becomes low, the drain current Id = 15 mA when the gate voltage VG remains −0.3 V, so that the state shown in FIG. 8B, that is, the gain is 12 dB. In order to maintain this at the same gain of 10 dB as in the state a, it is necessary to set the gate voltage VG = −0.38 V and the drain current Id to 7 mA (state c in FIG. 8). Therefore, the gate voltage VG = −0.38 V is output from the gate
同様に、ａの状態から高温になった場合には、ゲート電圧が−０．３Ｖのままでは、ドレイン電流Ｉｄ＝７ｍＡになるために、図８のｄの状態になり、利得は８ｄＢとなる。これをａの状態と同一の利得１０ｄＢに維持するには、ゲート電圧ＶＧ＝−０．１５Ｖとして、ドレイン電流Ｉｄを１６ｍＡとする必要がある（図８の状態ｅ）。よって、このゲート電圧ＶＧ＝−０．１５Ｖを、温度モニター１２からの温度情報を用いて、ゲート電圧制御回路１３から出力するようにするのである。
Similarly, when the temperature is increased from the state “a”, if the gate voltage remains −0.3 V, the drain current Id becomes 7 mA, so that the state d in FIG. 8 is obtained, and the gain becomes 8 dB. . In order to maintain this at the same gain of 10 dB as in the state a, it is necessary to set the gate voltage VG = −0.15 V and the drain current Id to 16 mA (state e in FIG. 8). Therefore, the gate voltage VG = −0.15 V is output from the gate
図９に、このゲート電圧制御回路１３の一例を示す。図９を参照すると、ＡＰＣ−Ｖは、抵抗Ｒ１を介して差動アンプＤ１の逆相入力となり、差動アンプＤ１の正相入力には、抵抗Ｒ２を介して基準電圧が供給されている。また、温度モニター電圧は、抵抗Ｒ５を介して差動アンプＤ２の逆相入力となり、差動アンプＤ２の正相入力には、抵抗Ｒ６を介して基準電圧が供給されている。
FIG. 9 shows an example of the gate
これら各差動アンプＤ１，Ｄ２の出力は、抵抗Ｒ３，Ｒ７をそれぞれ介して、また抵抗Ｒ９を介して差動アンプＤ３の逆相入力となっている。この差動アンプＤ３の正相入力には、抵抗Ｒ１０を介して基準電圧ＶＧ０が供給されている。なお、抵抗Ｒ４は差動アンプＤ１の帰還抵抗であり、抵抗Ｒ８は差動アンプＤ２の帰還抵抗であり、抵抗Ｒ１１は差動アンプＤ３の帰還抵抗である。そして、差動アンプＤ３の出力からＦＥＴ増幅器のゲート電圧が導出されるのである。 The outputs of the differential amplifiers D1 and D2 are input to the differential amplifier D3 through the resistors R3 and R7 and the resistor R9, respectively. The reference voltage VG0 is supplied to the positive phase input of the differential amplifier D3 via the resistor R10. The resistor R4 is a feedback resistor of the differential amplifier D1, the resistor R8 is a feedback resistor of the differential amplifier D2, and the resistor R11 is a feedback resistor of the differential amplifier D3. Then, the gate voltage of the FET amplifier is derived from the output of the differential amplifier D3.
図９における差動アンプＤ１の基準電圧は、ｆＣのときのＡＰＣ−Ｖであるものとし、差動アンプＤ２の基準電圧は、常温時のモニター電圧であるものとする。また、ＰＬＬシンセサイザ発振器２０のＶＣＯ１のＡＰＣ−Ｖと発振周波数との関係（ＶＣＯ特性と称す）は、図１０に示すようなリニアな特性であるものとし、また、温度モニター１２の温度とモニター電圧との関係は、図１１に示すようなリニアな特性であるものとする。ｆＣ、常温のときのＦＥＴ増幅器のゲート電圧は、差動アンプＤ３の基準電圧ＶＧ０であるものとする。このｆＣからの周波数のずれと常温からの温度のずれに応じた各電圧が、それぞれＶＧ０に足し合わされることにより、ゲート電圧が生成される。
The reference voltage of the differential amplifier D1 in FIG. 9 is APC-V at fC, and the reference voltage of the differential amplifier D2 is a monitor voltage at room temperature. Further, the relationship between the APC-V of the
これにより、ＦＥＴ増幅器の利得を周波数や温度によらずに一定に保つことができ、図３に示したように、回路全体の利得偏差を抑えることができ、よって可変減衰器８に必要なダイナミックレンジを著しく減少させることができる。具体的には、図１４の例では、可変減衰器のダイナミックレンジとして２０ｄＢ必要であったが、本実施の形態では、ミキサ４とＢＰＦ５の両レベル変動に相当する４ｄＢのダイナミックレンジとなる。また、図１４の例と同一の入出力レベル条件では、図１４の場合には、図１３のように４段のＦＥＴ増幅器が必要であったが、本実施の形態では、３段のＦＥＴ増幅器で済むことになる。
As a result, the gain of the FET amplifier can be kept constant regardless of the frequency and temperature, and the gain deviation of the entire circuit can be suppressed as shown in FIG. The range can be significantly reduced. Specifically, in the example of FIG. 14, 20 dB is required as the dynamic range of the variable attenuator. However, in this embodiment, the dynamic range is 4 dB corresponding to both level fluctuations of the mixer 4 and the
次に、本発明の他の実施の形態について説明する。図１０は本発明の他の実施の形態を示す回路図であり、図２と同等部分には同一符号をもって示している。先の実施の形態では、図２に示すように、制御回路１１Ｂの他に、ゲート電圧制御回路１３を設けているが、本実施の形態では、ゲート電圧制御回路１３を設ける代わりに、図１２に示すように、図１３に示した制御回路１１Ａにその機能を持たせて回路の簡素化を図るようにしたものである。なお、図１２の制御回路には、１１Ｃなる符号を付している。
Next, another embodiment of the present invention will be described. FIG. 10 is a circuit diagram showing another embodiment of the present invention, and the same parts as those in FIG. In the previous embodiment, as shown in FIG. 2, the gate
制御回路１１Ｃは、ＰＬＬシンセサイザ発振器２０をどの周波数に設定しているかを当然に知っているので、周波数情報を有しており、また、元々温度モニター１２による温度情報の供給も受けている。従って、これら２つの情報の各組合わせにそれぞれ対応して、ＦＥＴ増幅器の最適ゲート電圧ＶＧをＲＯＭ（Read Only Memory：読出専用メモリ）などの記録媒体にテーブルとして、予め格納しておく。そして、そのときの実際の２つの情報を用いてこのテーブルを検索して、そのときの最適ゲート電圧ＶＧを読出すように構成することができる。これにより、回路構成が簡素化される。
Since the
上記実施の形態においては、可変減衰器８をＦＥＴ増幅器６と９と間に設けているが、前述したように、この可変減衰器は、ＲＦ信号のレベル制御を行うものであるから、周波数変換器を構成するミキサ４の出力部からＦＥＴ増幅器１０の出力部までの間に挿入することができるものである。
In the above embodiment, the
１ ＶＣＯ
２ ＰＬＬ回路
３ 基準発振器
４ ミキサ
５ ＢＰＦ
６，９，１０ ＦＥＴ増幅器
８ 可変減衰器
１１Ｂ，１１Ｃ 制御回路
１２ 温度モニター
１３ ゲート電圧制御回路
２０ ＰＬＬシンセサイザ発振器
１０１ 周波数変換部
１０２ 多段ＦＥＴ増幅部
１０３ ゲート電圧制御部
1 VCO
2 PLL circuit
3 Reference oscillator
4 Mixer
5 BPF
6,9,10 FET amplifier
8
12 Temperature monitor
13 Gate voltage control circuit
20 PLL synthesizer oscillator
101 Frequency converter
102 Multi-stage FET amplifier
103 Gate voltage controller
Claims (12)
前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅手段の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする周波数変換回路。 Frequency converting means for converting the frequency of the input signal, multistage FET amplifying means for amplifying the frequency converted output, and a variable that is inserted into a signal path from the frequency converting means to the output of the multistage amplifying means to change the signal level. A frequency conversion circuit including attenuation means,
A frequency comprising gate voltage control means for controlling the gate voltage of each FET of the multi-stage FET amplifying means based on frequency information corresponding to the frequency of the frequency conversion output and temperature information corresponding to temperature. Conversion circuit.
前記可変減衰手段の減衰量を、前記周波数変換出力の周波数情報と、温度に応じた温度情報とに応じて制御する制御手段を含み、
前記制御手段は、前記周波数情報と温度情報とにより定まる前記ＦＥＴ増幅手段の各ＦＥＴのゲート電圧情報を予め格納したテーブルを有し、現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする周波数変換回路。 Frequency converting means for converting the frequency of the input signal, multistage FET amplifying means for amplifying the frequency converted output, and a variable that is inserted into a signal path from the frequency converting means to the output of the multistage amplifying means to change the signal level. A frequency conversion circuit including attenuation means,
Control means for controlling the attenuation amount of the variable attenuation means according to frequency information of the frequency conversion output and temperature information corresponding to temperature;
The control means has a table that stores in advance gate voltage information of each FET of the FET amplification means determined by the frequency information and temperature information, and the frequency information according to the current frequency and the temperature according to the current temperature. A frequency conversion circuit which searches the table based on information and reads a corresponding gate voltage.
前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅手段の各ＦＥＴのゲート電圧を制御するゲート電圧制御手段を含むことを特徴とする利得制御回路。 Frequency converting means for converting the frequency of the input signal, a multistage FET amplifier for amplifying the frequency converted output, and a variable attenuating means for varying the signal level inserted in the signal path from the frequency converting means to the output of the multistage amplifier A gain control circuit for an FET amplifier in a frequency conversion circuit including:
Gain comprising: gate voltage control means for controlling the gate voltage of each FET of the multi-stage FET amplifying means based on frequency information corresponding to the frequency of the frequency conversion output and temperature information corresponding to temperature. Control circuit.
前記制御手段に、前記周波数情報と温度情報とにより定まる前記ＦＥＴ増幅器の各ＦＥＴのゲート電圧情報を予め格納したテーブルを設け、現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すことを特徴とする利得制御回路。 Frequency converting means for converting the frequency of the input signal, a multistage FET amplifier for amplifying the frequency converted output, and a variable attenuating means for varying the signal level inserted in the signal path from the frequency converting means to the output of the multistage amplifier And a gain control circuit for an FET amplifier in a frequency conversion circuit including control means for controlling the attenuation amount of the variable attenuation means according to frequency information of the frequency conversion output and temperature information corresponding to temperature. ,
The control means is provided with a table that stores in advance gate voltage information of each FET of the FET amplifier determined by the frequency information and temperature information, and includes frequency information according to the current frequency and temperature information according to the current temperature. A gain control circuit which searches the table based on the above and reads a corresponding gate voltage.
前記周波数変換出力の周波数に応じた周波数情報と、温度に応じた温度情報とに基づいて、前記多段ＦＥＴ増幅器の各ＦＥＴのゲート電圧を制御する制御ステップを含むことを特徴とする利得制御方法。 Frequency converting means for converting the frequency of the input signal, a multistage FET amplifier for amplifying the frequency converted output, and a variable attenuating means for varying the signal level inserted in the signal path from the frequency converting means to the output of the multistage amplifier A gain control method for an FET amplifier in a frequency conversion circuit including:
A gain control method comprising a control step of controlling the gate voltage of each FET of the multistage FET amplifier based on frequency information corresponding to the frequency of the frequency conversion output and temperature information corresponding to temperature.
現在の周波数に応じた周波数情報と現在の温度に応じた温度情報とを基に前記テーブルを検索して対応するゲート電圧を読出すステップを含むことを特徴とする請求項９記載の利得制御方法。 Prepare in advance a table storing the gate voltage information of each FET of the FET amplifier determined by the frequency information and temperature information,
10. The gain control method according to claim 9, further comprising a step of retrieving the corresponding gate voltage by searching the table based on frequency information corresponding to a current frequency and temperature information corresponding to a current temperature. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008025817A JP2009188687A (en) | 2008-02-06 | 2008-02-06 | Frequency conversion circuit, gain control circuit of fet amplifier used therefor, and gain control method of fet amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008025817A JP2009188687A (en) | 2008-02-06 | 2008-02-06 | Frequency conversion circuit, gain control circuit of fet amplifier used therefor, and gain control method of fet amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009188687A true JP2009188687A (en) | 2009-08-20 |
Family
ID=41071507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008025817A Pending JP2009188687A (en) | 2008-02-06 | 2008-02-06 | Frequency conversion circuit, gain control circuit of fet amplifier used therefor, and gain control method of fet amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009188687A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023003810A (en) * | 2021-06-24 | 2023-01-17 | 東芝電波プロダクツ株式会社 | Transmitter, wireless device, radar device, and gate control method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027625A (en) * | 1988-06-24 | 1990-01-11 | Nec Corp | Microwave communication equipment |
| JPH02246523A (en) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | Transmission power controller for radio equipment |
| JPH04317205A (en) * | 1991-04-17 | 1992-11-09 | Mitsubishi Electric Corp | Fet amplifier |
| JPH11251935A (en) * | 1998-03-05 | 1999-09-17 | Fujitsu Ltd | Transmitter |
| JP2003243994A (en) * | 2001-12-12 | 2003-08-29 | Hitachi Ltd | High frequency power amplifier and wireless communication module |
| JP2004328710A (en) * | 2003-04-07 | 2004-11-18 | Hitachi Kokusai Electric Inc | Transmitting amplifier |
| JP2005080081A (en) * | 2003-09-02 | 2005-03-24 | Mitsubishi Electric Corp | High-frequency power amplifier and portable wireless device |
| JP2007104018A (en) * | 2005-09-30 | 2007-04-19 | Nippon Hoso Kyokai <Nhk> | Transmitter and program |
-
2008
- 2008-02-06 JP JP2008025817A patent/JP2009188687A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027625A (en) * | 1988-06-24 | 1990-01-11 | Nec Corp | Microwave communication equipment |
| JPH02246523A (en) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | Transmission power controller for radio equipment |
| JPH04317205A (en) * | 1991-04-17 | 1992-11-09 | Mitsubishi Electric Corp | Fet amplifier |
| JPH11251935A (en) * | 1998-03-05 | 1999-09-17 | Fujitsu Ltd | Transmitter |
| JP2003243994A (en) * | 2001-12-12 | 2003-08-29 | Hitachi Ltd | High frequency power amplifier and wireless communication module |
| JP2004328710A (en) * | 2003-04-07 | 2004-11-18 | Hitachi Kokusai Electric Inc | Transmitting amplifier |
| JP2005080081A (en) * | 2003-09-02 | 2005-03-24 | Mitsubishi Electric Corp | High-frequency power amplifier and portable wireless device |
| JP2007104018A (en) * | 2005-09-30 | 2007-04-19 | Nippon Hoso Kyokai <Nhk> | Transmitter and program |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023003810A (en) * | 2021-06-24 | 2023-01-17 | 東芝電波プロダクツ株式会社 | Transmitter, wireless device, radar device, and gate control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101232407B1 (en) | Amplifier with gain expansion stage | |
| JP5045151B2 (en) | Transmission power control circuit | |
| JP2004120306A (en) | Variable gain amplifier | |
| JP2006303744A (en) | High frequency power amplifier apparatus | |
| JP4583967B2 (en) | High frequency power amplifier and output power adjustment method thereof | |
| JP2010074407A (en) | Bias controlling apparatus | |
| US7501892B2 (en) | Amplifier circuit and communication device | |
| US7825730B2 (en) | Bias circuit for the wireless transceiver | |
| US7605652B2 (en) | Loop gain equalizer for RF power amplifier | |
| US8063703B2 (en) | Output circuit of radio-frequency transmitter | |
| JP4444174B2 (en) | Frequency converter and radio | |
| JP2005217887A (en) | Variable gain circuit | |
| JP2009188687A (en) | Frequency conversion circuit, gain control circuit of fet amplifier used therefor, and gain control method of fet amplifier | |
| US10027283B2 (en) | Universal RF amplifier controller | |
| JP2007036621A (en) | Automatic gain control circuit and receiver | |
| JP4304296B2 (en) | Transmission power control circuit and wireless communication apparatus provided with transmission power control circuit | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| US6727771B2 (en) | Semiconductor integrated circuit device with variable gain amplifier | |
| JP2009534957A (en) | Temperature compensated CMOS transmitter circuit with merged mixer and variable gain amplifier | |
| JP4569165B2 (en) | Bias circuit, amplifier circuit having the same, and communication device | |
| JP2005217732A (en) | Frequency converter circuit and frequency characteristics correcting method | |
| JP2007096958A (en) | Agc circuit and high frequency receiving apparatus equipped with it | |
| US7907013B2 (en) | Class AB output stage with programmable bias point control | |
| JP2008066865A (en) | Differential signal compensation circuit and radio receiver | |
| US20060091873A1 (en) | Generating a bias voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |