JP2009188351A - Electrical substrate having lsi, image formation control panel, and image forming device - Google Patents
Electrical substrate having lsi, image formation control panel, and image forming device Download PDFInfo
- Publication number
- JP2009188351A JP2009188351A JP2008029493A JP2008029493A JP2009188351A JP 2009188351 A JP2009188351 A JP 2009188351A JP 2008029493 A JP2008029493 A JP 2008029493A JP 2008029493 A JP2008029493 A JP 2008029493A JP 2009188351 A JP2009188351 A JP 2009188351A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- lsi
- wiring
- connection ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、LSIを装備するプリント回路基板を主体とする電装基板、それを用いる画像形成制御板および画像形成装置に関し、特に、LSI底面に多数を高密度に配列した端子接続ボールによってプリント配線にLSI端子を電気接続する、集積度が高いLSIを装備するプリント回路基板に関する。この電装基板は、各種電気機器の電子制御や電子情報処理,蓄積を比較的に大規模に行う回路基板に用いることができる。例えば、プリンタ,原稿スキャナ,複写機,パソコン等を含むコンピュータあるいはサーバに用いることができる。 The present invention relates to an electrical board mainly composed of a printed circuit board equipped with an LSI, an image formation control board using the same, and an image forming apparatus, and more particularly, to printed wiring by terminal connection balls arranged in high density on the bottom surface of the LSI. The present invention relates to a printed circuit board equipped with a highly integrated LSI that electrically connects LSI terminals. This electrical board can be used as a circuit board that performs electronic control, electronic information processing, and storage of various electrical devices on a relatively large scale. For example, the present invention can be used in computers or servers including printers, document scanners, copiers, personal computers, and the like.
近年、大規模集積回路(LSI)が技術革新により集積度が上がってきている。そのようなLSIでは、複数の機能要素が1つのLSIに集積されるため、LSIパッケージの信号線ピン数は増大してきている。一方、増大するピン数に対し、パッケージは小型化してきているため、基板に実装するときに、高密度実装技術が必要となっている。 In recent years, the degree of integration of large scale integrated circuits (LSIs) has increased due to technological innovation. In such an LSI, since a plurality of functional elements are integrated in one LSI, the number of signal line pins of the LSI package is increasing. On the other hand, as the number of pins increases, packages are becoming smaller, so high-density mounting technology is required when mounting on a substrate.
特許文献1は、図13に示すように、プリント基板MBの両面に対向する形でIC1,IC2を装着し両IC間は、基板を厚み方向に貫通する貫通ビアにより接続するモジュール基板を提示している。特許文献2は、内層にグランド配線および電源配線をサンドイッチ状に多層構造とした補助基板を開示している。該補助基板は、一方の面にノイズ対策用グランドベタパターンを形成したもので、他方の面の端子接続ボールによって、LSIを装備したメイン基板の、LSI端子に接続した貫通ビアに接続される。
As shown in FIG. 13,
図13に示す方式では、プリント基板MBの両面に実装された、LSIであるIC1,IC2を、各ICの底面にある接続ボール31とそれらが接続した、プリント基板MBの貫通ビア35により接続している。IC1,IC2間が貫通ビア35で最短配線で接続されるが、該配線は、IC1,IC2で挟まれた形になり、かつプリント基板MBを貫通しているため、外部から目視することはできず、かつプローブなどを接続すること(プロービング)も不可能となっている。このような構成の場合、IC1又はIC2の実装が不具合であった場合や、IC1又はIC2の動作に不具合が発生した場合、目視点検もプロービングもできないので、発生原因の特定が非常に困難となる。発生原因を特定するために、IC1,IC2を取り外したり等の作業が発生し、原因解析効率が悪いのと同時に、IC1,IC2を取り外すことにより通常動作ができなくなるので、不具合の解析が難しい。また、IC1,IC2を取り外すことにより発生原因が消滅してしまうとか、拡大するとかの可能性もある。不具合発生時に後加工(修理)しようとしても配線を引き出すこともできないので、プリント基板MBの再作成を行う必要があり、時間も費用もかかっていた。
In the method shown in FIG. 13, IC1 and IC2 which are LSIs mounted on both sides of the printed circuit board MB are connected to the
本発明は、底面の接続ボールでプリント基板に接続したLSIの動作確認あるいは不具合解析を容易にすることを第1の目的とし、これに加えて、プリント基板に接続したLSIの動作を正確にすることを第2の目的とする。 The first object of the present invention is to facilitate operation confirmation or failure analysis of an LSI connected to a printed circuit board with a connection ball on the bottom surface. In addition, the operation of the LSI connected to the printed circuit board is made accurate. This is the second purpose.
(1)表面である第1面(10s1)にLSI(16)を装備し、第1の定電位が印加される第1配線(33)および第2の定電位が印加される第2配線(34)をサンドイッチ状に内層配線した主プリント基板(10b);
該主プリント基板(10b)にあって、前記LSI(16)の底面の端子接続ボール(31)が一端に接合し前記主プリント基板(10b)の裏面である第2面(10s2)側に他端があるLSI用貫通ビア群(35)、および、前記第1又は第2配線(33/34)に一端が接続し前記第2面(10s2)側に他端がある制御用貫通ビア(37);および、
前記LSI用貫通ビア群(35)の中の、前記LSI(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)の、前記第2面(10s2)側の端に接合する第1接続ボール(42)、および、前記制御用貫通ビア(37)に接合する第2接続ボール(43)、を表面に備え、さらに、該第1接続ボール(42)が接合した第1貫通ビア(46),該第2接続ボール(43)が接続した第2貫通ビア(47)、および、該第1貫通ビア(46)と該第2貫通ビア(47)を接続した配線(48)、を装備した、第1補助プリント基板(20);
を備える、LSIを装備する電装基板(図1〜図6)。
(1) The first surface (10s1), which is the surface, is equipped with an LSI (16), and the first wiring (33) to which the first constant potential is applied and the second wiring to which the second constant potential is applied ( 34) Main printed circuit board (10b) with inner layer wiring in a sandwich shape;
In the main printed circuit board (10b), the terminal connection ball (31) on the bottom surface of the LSI (16) is joined to one end, and the other side on the second surface (10s2) side which is the back surface of the main printed circuit board (10b). Through-via group for LSI (35) having an end, and control through-via (37) having one end connected to the first or second wiring (33/34) and the other end on the second surface (10s2) side );and,
In the through via group for LSI (35), through vias joined to the connection balls (32) of the signal terminals to which a control signal for instructing the LSI (16) to operate in the normal operation mode or the trial mode is applied ( 36) having a first connection ball (42) joined to the end of the second surface (10s2) side and a second connection ball (43) joined to the control through via (37) on the surface. Furthermore, a first through via (46) to which the first connection ball (42) is joined, a second through via (47) to which the second connection ball (43) is connected, and the first through via (46 ) And a wiring (48) connecting the second through via (47), a first auxiliary printed circuit board (20);
An electrical board equipped with an LSI (FIGS. 1 to 6).
なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素の符号又は対応事項を、例示として参考までに付記した。以下も同様である。 In addition, in order to make an understanding easy, the code | symbol or corresponding matter of the corresponding | compatible element of the Example shown in drawing and mentioned later in parentheses was added as reference for reference. The same applies to the following.
上記(1)によれば、第1補助プリント基板(20)を、非実装としたときすなわち主プリント基板(10b)から分離すると、LSI(16)は試行モードに移行でき、第1面のLSIを取り外すことなく、主プリント基板(10b)の第2面側からLSI(16)にプルービングすることができる。不具合発生時の解析を容易にすることが可能となる。 According to the above (1), when the first auxiliary printed circuit board (20) is not mounted, that is, separated from the main printed circuit board (10b), the LSI (16) can shift to the trial mode, and the LSI on the first surface Probing can be performed on the LSI (16) from the second surface side of the main printed circuit board (10b) without removing. It is possible to facilitate analysis when a failure occurs.
(2)前記LSI(16)は、前記制御信号が印加される信号端子に、前記第1配線(33)のグランド電位(L)が印加されていると通常動作モードで動作し、前記第2配線(34)の電源電位(H)が印加されているか前記信号端子が解放(外部電位の印加なし)であると試行モードで動作するものであり;
前記主プリント基板(10b)にある前記制御用貫通ビア(37)は、前記第1配線(33)に一端が接続している;
請求項1に記載の、LSIを装備する電装基板。
(2) The LSI (16) operates in a normal operation mode when the ground potential (L) of the first wiring (33) is applied to a signal terminal to which the control signal is applied, and the second operation is performed. It operates in a trial mode when the power supply potential (H) of the wiring (34) is applied or the signal terminal is released (no external potential is applied);
One end of the control through via (37) in the main printed circuit board (10b) is connected to the first wiring (33);
The electrical board | substrate equipped with LSI of
これによれば、第1補助プリント基板(20)を実装しているときすなわち主プリント基板(10b)に接続しているときには、LSI(16)の前記制御信号が印加される信号端子に第1配線のグランド電位(L)が印加され、LSI(16)が通常動作モードで動作する。非実装としたときすなわち主プリント基板(10b)から分離すると、LSI(16)の前記制御信号が印加される信号端子が解放となるので、LSI(16)は試行モードで動作し、第1面のLSIを取り外すことなく、主プリント基板(10b)の第2面側からLSI(16)にプルービングすることができる。不具合発生時の解析が容易である。 According to this, when the first auxiliary printed circuit board (20) is mounted, that is, when connected to the main printed circuit board (10b), the first signal terminal to which the control signal of the LSI (16) is applied is first. The ground potential (L) of the wiring is applied, and the LSI (16) operates in the normal operation mode. When not mounted, that is, when separated from the main printed circuit board (10b), the signal terminal to which the control signal of the LSI (16) is applied is released. Therefore, the LSI (16) operates in the trial mode, and the first side Probing from the second surface side of the main printed circuit board (10b) to the LSI (16) can be performed without removing the LSI. Easy analysis when a problem occurs.
(3)表面である第1面(10s1)にLSI(16)を装備し、第1の定電位が印加される第1配線(33)および第2の定電位が印加される第2配線(34)をサンドイッチ状に内層配線した主プリント基板(10b);
前記主プリント基板(10b)にあって、前記LSI(16)の底面の端子接続ボール(31)が一端に接合し前記主プリント基板(10b)の裏面である第2面(10s2)側に他端があるLSI用貫通ビア群(35),前記第1配線(33)に一端が接続し前記第2面(10s2)側に他端がある制御用第1貫通ビア(37)、および、前記第2配線(34)に一端が接続し前記第2面(10s2)側に他端がある制御用第2貫通ビア(38);
前記LSI用貫通ビア群(35)の中の、前記LSI(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)の、前記第2面(10s2)側の端に接合する第1接続ボール(42)、および、前記制御用第1貫通ビア(37)に接合する第2接続ボール(43)、を表面に備え、さらに、該第1接続ボール(42)が接合した第1貫通ビア(46),該第2接続ボール(43)が接続した第2貫通ビア(47)、および、該第1貫通ビア(46)と該第2貫通ビア(47)を接続した配線(48)、を装備した、第1補助プリント基板(20);および、
前記LSI用貫通ビア群(35)の中の、前記LSI(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)の、前記第2面(10s2)側の端に接合する第1接続ボール(52)、および、前記制御用第2貫通ビア(38)に接合する第2接続ボール(57)、を表面に備え、さらに、該第1接続ボール(52)が接合した第1貫通ビア(56),該第2接続ボール(57)が接続した第2貫通ビア(59)、および、該第1貫通ビア(56)と該第2貫通ビア(59)を接続した配線(58)、を装備した、第2補助プリント基板(50);
を備える、LSIを装備する電装基板(図7)。
(3) LSI (16) is equipped on the first surface (10s1) which is the surface, and the first wiring (33) to which the first constant potential is applied and the second wiring to which the second constant potential is applied ( 34) Main printed circuit board (10b) with inner layer wiring in a sandwich shape;
In the main printed circuit board (10b), the terminal connection ball (31) on the bottom surface of the LSI (16) is joined to one end, and the other side on the second surface (10s2) side which is the back surface of the main printed circuit board (10b). A through via group (35) for LSI having an end, a first through via (37) for control having one end connected to the first wiring (33) and the other end on the second surface (10s2) side, and A second through via for control (38) having one end connected to the second wiring (34) and the other end on the second surface (10s2) side;
In the through via group for LSI (35), through vias joined to the connection balls (32) of the signal terminals to which a control signal for instructing the LSI (16) to operate in the normal operation mode or the trial mode is applied ( 36), the first connection ball (42) joined to the end of the second surface (10s2) side, and the second connection ball (43) joined to the control first through via (37) In addition, a first through via (46) to which the first connection ball (42) is joined, a second through via (47) to which the second connection ball (43) is connected, and the first through via A first auxiliary printed circuit board (20) equipped with (46) and wiring (48) connecting the second through via (47); and
In the through via group for LSI (35), through vias joined to the connection balls (32) of the signal terminals to which a control signal for instructing the LSI (16) to operate in the normal operation mode or the trial mode is applied ( 36), the first connection ball (52) joined to the end on the second surface (10s2) side, and the second connection ball (57) joined to the second through-via for control (38) And a first through via (56) to which the first connection ball (52) is joined, a second through via (59) to which the second connection ball (57) is connected, and the first through via. A second auxiliary printed circuit board (50) equipped with (56) and a wiring (58) connecting the second through via (59);
An electrical board equipped with an LSI (FIG. 7).
これによれば、異なる種類の補助プリント基板(20/50)を選択的に実装することで、LSI(16)の複数の機能を切り替えることが可能となる。また補助プリント基板(20/50)を非実装とすることで、試行モードへの移行も可能となる。補助プリント基板(20/50)のみで集積回路部品の機能切り替えを実現しつつ、試行モードへの移行も実現可能となり、不具合発生時などに機能を切り替えて解析することが可能となるので、解析の容易性につながる。 According to this, a plurality of functions of the LSI (16) can be switched by selectively mounting different types of auxiliary printed circuit boards (20/50). In addition, by not mounting the auxiliary printed circuit board (20/50), it is possible to shift to the trial mode. It is possible to switch to trial mode while switching the function of integrated circuit components using only the auxiliary printed circuit board (20/50), and it is possible to switch and analyze the function when a problem occurs. Leading to ease.
(4)前記LSI(16)は、前記制御信号が印加される信号端子に、前記第1配線(33)のグランド電位(L)が印加されていると通常動作モードで動作し、前記第2配線(34)の電源電位(H)が印加されているか前記信号端子が解放(外部電位の印加なし)であると試行モードで動作する;上記(3)に記載の、LSIを装備する電装基板。 (4) When the ground potential (L) of the first wiring (33) is applied to the signal terminal to which the control signal is applied, the LSI (16) operates in the normal operation mode, and the second It operates in a trial mode when the power supply potential (H) of the wiring (34) is applied or the signal terminal is released (no external potential applied); the electrical board equipped with LSI as described in (3) above .
(5)前記補助プリント基板(20,50)は、前記主プリント基板(10b)の前記LSI用貫通ビア群(35)が接合する補助プリント基板上の接続ボールに一端が接続し他端が補助プリント基板の裏面側にある追加のLSI接続用の貫通ビア(60,62,63,64)を含む配線、を備える;請求項1乃至4のいずれか1つに記載の、LSIを装備する電装基板(図8)。
(5) The auxiliary printed circuit board (20, 50) has one end connected to the connection ball on the auxiliary printed circuit board to which the LSI through via group (35) of the main printed circuit board (10b) is joined, and the other end is auxiliary. 5. A wiring including an additional LSI connection through via (60, 62, 63, 64) on the back side of the printed circuit board; and the electrical equipment equipped with the LSI according to
従来の技術では不可能であった追加工,修正(回路の追加など)が、補助プリント基板(20,50)上で実現可能となるので、不具合の対策の日数や費用を削減でき、効率の良く対策をおこなうことが、可能となる。 Since additional processing and correction (addition of circuits, etc.) that were impossible with conventional technology can be realized on the auxiliary printed circuit board (20, 50), it is possible to reduce the number of days and costs for countermeasures against defects and improve efficiency. It is possible to take good measures.
(6)前記追加のLSIは、FPGAである;上記(5)に記載の、LSIを装備する電装基板。 (6) The additional LSI is an FPGA; The electrical board equipped with the LSI according to (5) above.
(7)前記補助プリント基板(20,50)は、前記主プリント基板(10b)の前記LSI用貫通ビア群(35)が接合する補助プリント基板上の接続ボールに一端が接続し他端が補助プリント基板の裏面側にある、追加の周波数可変のクロック発生パッケージ(90)を接続用の貫通ビア(60,62,63,64)を含む配線を備え、かつ、補助プリント基板(20,50)の、該クロック発生パッケージ(90)を装着する裏面には、該クロック発生パッケージ(90)の周波数を制御するための制御配線(91)および該配線に接続したコネクタ(92)又はディップスイッチを備える;上記(1)乃至(4)のいずれか1つに記載の、LSIを装備する電装基板(図9)。 (7) The auxiliary printed circuit board (20, 50) has one end connected to the connection ball on the auxiliary printed circuit board to which the LSI through via group (35) of the main printed circuit board (10b) is joined, and the other end is auxiliary. Auxiliary printed circuit board (20, 50) with wiring including through vias (60, 62, 63, 64) for connecting an additional frequency variable clock generation package (90) on the back side of the printed circuit board The back surface of the clock generation package (90) is provided with a control wiring (91) for controlling the frequency of the clock generation package (90) and a connector (92) or a dip switch connected to the wiring. An electrical board equipped with an LSI according to any one of (1) to (4) (FIG. 9);
周波数を変更することにより、エラー発生条件を変更することでき、不具合解析の効率を向上させることが可能となる。 By changing the frequency, the error occurrence condition can be changed, and the efficiency of failure analysis can be improved.
(8)前記主プリント基板(10b)には、グランド電位が印加される前記第1配線(33)に一端が接続し前記第2面(10s2)側に他端があるグランド貫通ビア(39)、および、電源電位が印加される前記第2配線(34)に一端が接続し前記第2面(10s2)側に他端がある電源貫通ビア(40)があり;前記補助プリント基板(20,50)は、前記グランド貫通ビアに接合するグランド接続ボール(67),前記電源貫通ビア(40)に接合する電源接続ボール(68),該グランド接続ボール(67)に一端が接続し他端が補助プリント基板の裏面側にあるグランド接続ビア(65)および該電源接続ボール(68)に一端が接続し他端が補助プリント基板の裏面側にある電源接続ビア(66)、を備える;上記(1)乃至(7)のいずれか1つに記載の、LSIを装備する電装基板(図11)。 (8) A ground through via (39) having one end connected to the first wiring (33) to which a ground potential is applied and the other end on the second surface (10s2) side is connected to the main printed circuit board (10b). And a power supply via (40) having one end connected to the second wiring (34) to which a power supply potential is applied and the other end on the second surface (10s2) side; and the auxiliary printed circuit board (20, 50) includes a ground connection ball (67) to be joined to the ground through via, a power connection ball (68) to be joined to the power through via (40), and one end connected to the ground connection ball (67) and the other end A ground connection via (65) on the back side of the auxiliary printed circuit board and a power connection via (66) on one end connected to the power connection ball (68) and the other end on the back side of the auxiliary printed circuit board; An electrical board equipped with an LSI according to any one of 1) to (7) (FIG. 11).
(9)前記補助プリント基板(20,50)の前記グランド接続ビア(65)および電源接続ビア(66)は、バイパスコンデンサ(72)接続端子である;上記(8)に記載の、LSIを装備する電装基板。 (9) The ground connection via (65) and the power supply connection via (66) of the auxiliary printed circuit board (20, 50) are bypass capacitor (72) connection terminals; equipped with the LSI according to (8) above Electrical board to be used.
従来の技術では、不可能であった電源用バイパスコンデンサ(72)の追加が、補助プリント基板(20,50)上で実現可能となるので、ノイズ対策の日数や費用を削減でき、効率良くノイズ対策をおこなうことが、可能となる。 The addition of the power supply bypass capacitor (72), which was impossible with the conventional technology, can be realized on the auxiliary printed circuit board (20, 50). It is possible to take measures.
(10)前記補助プリント基板(20,50)は、該補助プリント基板(20,50)の前記グランド接続ビア(65)の前記他端に接続した外部グランド端子(79)および該補助プリント基板(20,50)の前記電源接続ビア(66)の前記他端に接続した外部電源端子(80)を備える;上記(8)に記載の、LSIを装備する電装基板(図12)。 (10) The auxiliary printed circuit board (20, 50) includes an external ground terminal (79) connected to the other end of the ground connection via (65) of the auxiliary printed circuit board (20, 50) and the auxiliary printed circuit board ( 20. An external power supply terminal (80) connected to the other end of the power supply connection via (66) of 20, 50); an electrical board equipped with an LSI according to (8) above (FIG. 12).
主プリント基板(10b)の第1配線,第2配線(33,34)を主プリント基板電源から遮断し、補助プリント基板(20)の外部グランド端子(79),外部電源端子(80)に外部電源を接続して印加電圧を調整するなど、電源を変更することにより、不具合発生条件を変更することが出来き、不具合解析の効率を向上させることができる。 The first and second wirings (33, 34) of the main printed circuit board (10b) are disconnected from the main printed circuit board power supply and externally connected to the external ground terminal (79) and external power supply terminal (80) of the auxiliary printed circuit board (20). By changing the power supply, such as adjusting the applied voltage by connecting the power supply, the failure occurrence condition can be changed, and the efficiency of failure analysis can be improved.
(11)入力画像データを用紙上に画像を印刷するプリンタ(9)の画像表現特性に適合する記録用画像データに処理する画像処理LSI(16),該記録用画像データをプリンタ(9)に出力する画像I/F(15),画像データの入力,前記画像処理LSI(16)による画像データ処理およびプリンタ(9)への出力を制御するLSIであるCPU(12),該CPUがデータを読み書きするRAM(13)および該CPUの動作プログラムを格納したROM(14)を、表面である第1面(10s1)に装備し、第1の定電位が印加される第1配線(33)および第2の定電位が印加される第2配線(34)をサンドイッチ状に内層配線した主プリント基板(10b);
該主プリント基板(10b)にあって、前記画像処理LSI(16)の底面の端子接続ボール(31)が一端に接合し前記主プリント基板(10b)の裏面である第2面(10s2)側に他端があるLSI用貫通ビア群(35)、および、前記第1又は第2配線(33/34)に一端が接続し前記第2面(10s2)側に他端がある制御用貫通ビア(37);および、
前記LSI用貫通ビア群(35)の中の、前記LSI(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)の、前記第2面(10s2)側端に接合する第1接続ボール(42)、および、前記制御用貫通ビア(37)に接合する第2接続ボール(43)、を表面に備え、さらに、該第1接続ボール(42)が接合した第1貫通ビア(46),該第2接続ボール(43)が接続した第2貫通ビア(47)、および、該第1貫通ビア(46)と該第2貫通ビア(47)を接続した配線(48)、を装備した、第1補助プリント基板(20);
を備える、画像形成制御板(図2)。
(11) An image processing LSI (16) for processing the input image data into recording image data that conforms to the image expression characteristics of the printer (9) that prints an image on paper, and the recording image data to the printer (9). CPU (12), which is an LSI that controls image I / F (15) to be output, input of image data, image data processing by the image processing LSI (16) and output to the printer (9), and the CPU A RAM (13) for reading and writing and a ROM (14) storing an operation program for the CPU are provided on the first surface (10s1), which is a surface, and a first wiring (33) to which a first constant potential is applied and A main printed circuit board (10b) in which a second wiring (34) to which a second constant potential is applied is sandwiched in an inner layer;
In the main printed circuit board (10b), the terminal connection ball (31) on the bottom surface of the image processing LSI (16) is joined to one end and the second surface (10s2) side which is the back surface of the main printed circuit board (10b). LSI through-via group (35) having the other end, and control through-via having one end connected to the first or second wiring (33/34) and the other end on the second surface (10s2) side (37); and
In the through via group for LSI (35), through vias joined to the connection balls (32) of the signal terminals to which a control signal for instructing the LSI (16) to operate in the normal operation mode or the trial mode is applied ( 36), the first connection ball (42) joined to the end of the second surface (10s2) side, and the second connection ball (43) joined to the control through via (37) on the surface, Further, a first through via (46) to which the first connection ball (42) is joined, a second through via (47) to which the second connection ball (43) is connected, and the first through via (46) And a first auxiliary printed circuit board (20) equipped with a wiring (48) connecting the second through via (47);
An image formation control board (FIG. 2).
(12)入力画像データを用紙上に画像を印刷するプリンタ(9)の画像表現特性に適合する記録用画像データに処理する画像処理LSI(16),該記録用画像データをプリンタ(9)に出力する画像I/F(15),画像データの入力,前記画像処理LSI(16)による画像データ処理およびプリンタ(9)への出力を制御するLSIであるCPU(12),該CPUがデータを読み書きするRAM(13)および該CPUの動作プログラムを格納したROM(14)を、表面である第1面(10s1)に装備し、第1の定電位が印加される第1配線(33)および第2の定電位が印加される第2配線(34)をサンドイッチ状に内層配線した主プリント基板(10b);
該主プリント基板(10b)にあって、前記CPU(12)の底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるCPU用貫通ビア群、および、前記第1又は第2配線(33/34)に一端が接続し前記第2面側に他端がある制御用貫通ビア;および、
前記CPU用貫通ビア群の中の、前記CPU(12)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面(10s2)側の端に接合する第1接続ボール、および、前記制御用貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、第1補助プリント基板(100);
を備える、画像形成制御板(図3)。
(12) An image processing LSI (16) that processes the input image data into recording image data that conforms to the image representation characteristics of the printer (9) that prints an image on paper, and the recording image data is sent to the printer (9). CPU (12), which is an LSI that controls image I / F (15) to be output, input of image data, image data processing by the image processing LSI (16) and output to the printer (9), and the CPU A RAM (13) for reading and writing and a ROM (14) storing an operation program for the CPU are provided on the first surface (10s1), which is a surface, and a first wiring (33) to which a first constant potential is applied and A main printed circuit board (10b) in which a second wiring (34) to which a second constant potential is applied is sandwiched in an inner layer;
In the main printed circuit board (10b), a through via group for CPU having a terminal connection ball on the bottom surface of the CPU (12) joined to one end and the other end on the second surface side which is the back surface of the main printed circuit board, And a control through via having one end connected to the first or second wiring (33/34) and the other end on the second surface side; and
Of the through via group for CPU, the second surface of the through via joined to the connection ball of the signal terminal to which the control signal for instructing the CPU (12) to operate in the normal operation mode or the trial mode is applied ( A first connection ball bonded to the end on the side of 10s2) and a second connection ball bonded to the control through via; and a first through via bonded to the first connection ball; A first auxiliary printed circuit board (100) equipped with a second through via to which two connection balls are connected, and a wiring connecting the first through via and the second through via;
An image formation control board (FIG. 3).
(13)入力画像データを用紙上に画像を印刷するプリンタ(9)の画像表現特性に適合する記録用画像データに処理する画像処理LSI(16),該記録用画像データをプリンタ(9)に出力する画像I/F(15),画像データの入力,前記画像処理LSI(16)による画像データ処理およびプリンタ(9)への出力を制御するLSIであるCPU(12),該CPUがデータを読み書きするRAM(13)および該CPUの動作プログラムを格納したROM(14)を、表面である第1面(10s1)に装備し、第1の定電位が印加される第1配線(33)および第2の定電位が印加される第2配線(34)をサンドイッチ状に内層配線した主プリント基板(10b);
該主プリント基板(10b)にあって、前記画像処理LSI(16)の底面の端子接続ボール(31)が一端に接合し前記主プリント基板(10b)の裏面である第2面(10s2)側に他端があるLSI用貫通ビア群(35)、および、前記第1又は第2配線(33/34)に一端が接続し前記第2面(10s2)側に他端がある制御用貫通ビア(37);
前記LSI用貫通ビア群(35)の中の、前記LSI(16)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボール(32)に接合する貫通ビア(36)の、前記第2面(10s2)側端に接合する第1接続ボール(42)、および、前記制御用貫通ビア(37)に接合する第2接続ボール(43)、を表面に備え、さらに、該第1接続ボール(42)が接合した第1貫通ビア(46),該第2接続ボール(43)が接続した第2貫通ビア(47)、および、該第1貫通ビア(46)と該第2貫通ビア(47)を接続した配線(48)、を装備した、LSI補助プリント基板(20);
前記主プリント基板(10b)にあって、前記CPU(12)の底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるCPU用貫通ビア群、および、前記第1又は第2配線(33/34)に一端が接続し前記第2面側に他端がある制御用貫通ビア;および、
前記CPU用貫通ビア群の中の、前記CPU(12)に通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面(10s2)側の端に接合する第1接続ボール、および、前記制御用貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、CPU補助プリント基板(100);
を備える、画像形成制御板(図2,図3)。
(13) An image processing LSI (16) for processing the input image data into recording image data that conforms to the image representation characteristics of the printer (9) that prints an image on paper, and the recording image data to the printer (9). CPU (12), which is an LSI that controls image I / F (15) to be output, input of image data, image data processing by the image processing LSI (16) and output to the printer (9), and the CPU A RAM (13) for reading and writing and a ROM (14) storing an operation program for the CPU are provided on the first surface (10s1), which is a surface, and a first wiring (33) to which a first constant potential is applied and A main printed circuit board (10b) in which a second wiring (34) to which a second constant potential is applied is sandwiched in an inner layer;
In the main printed circuit board (10b), the terminal connection ball (31) on the bottom surface of the image processing LSI (16) is joined to one end and the second surface (10s2) side which is the back surface of the main printed circuit board (10b). LSI through-via group (35) having the other end, and control through-via having one end connected to the first or second wiring (33/34) and the other end on the second surface (10s2) side (37);
In the through via group for LSI (35), through vias joined to the connection balls (32) of the signal terminals to which a control signal for instructing the LSI (16) to operate in the normal operation mode or the trial mode is applied ( 36), the first connection ball (42) joined to the end of the second surface (10s2) side, and the second connection ball (43) joined to the control through via (37) on the surface, Further, a first through via (46) to which the first connection ball (42) is joined, a second through via (47) to which the second connection ball (43) is connected, and the first through via (46) And an LSI auxiliary printed circuit board (20) equipped with a wiring (48) connecting the second through via (47);
In the main printed circuit board (10b), a through-via group for CPU having a terminal connection ball on the bottom surface of the CPU (12) bonded to one end and having the other end on the second surface side which is the back surface of the main printed circuit board, And a control through via having one end connected to the first or second wiring (33/34) and the other end on the second surface side; and
Of the through via group for CPU, the second surface of the through via joined to the connection ball of the signal terminal to which the control signal for instructing the CPU (12) to operate in the normal operation mode or the trial mode is applied ( A first connection ball bonded to the end on the side of 10s2) and a second connection ball bonded to the control through via; and a first through via bonded to the first connection ball; A CPU auxiliary printed circuit board (100) equipped with a second through via to which two connection balls are connected, and a wiring connecting the first through via and the second through via;
An image forming control board (FIGS. 2 and 3).
(14)前記主プリント基板(10b)は更に、外部のコンピュータ又はファクシミリが与える書画情報を入力する拡張機能I/F(18)を、表面である第1面(10s1)に装備する;上記(11)乃至(13)のいずれか1つに記載の画像形成制御板(図2)。 (14) The main printed circuit board (10b) is further equipped with an extended function I / F (18) for inputting document information provided by an external computer or facsimile on the first surface (10s1) as the surface; The image formation control board as described in any one of 11) thru | or (13) (FIG. 2).
(15)前記画像I/F(15)は原稿スキャナ(8)が出力する画像データを入力する機能があり;前記画像処理LSI(16)は、原稿スキャナ(8)が出力する画像データの画像読取りの歪を補正し予め定められた特性の形式の画像データに変換する機能がある;上記(11)乃至(14)のいずれか1つに記載の画像形成制御板(図2)。 (15) The image I / F (15) has a function of inputting image data output from the document scanner (8); the image processing LSI (16) is an image of image data output from the document scanner (8). The image formation control board according to any one of the above (11) to (14) (FIG. 2), which has a function of correcting reading distortion and converting it into image data having a predetermined characteristic format.
(16)前記主プリント基板(10b)は更に、操作表示ボードの操作入力,表示出力を入出力する操作部I/F(17)を、表面である第1面(10s1)に装備する;上記(11)乃至(15)のいずれか1つに記載の画像形成制御板(図2)。 (16) The main printed circuit board (10b) is further equipped with an operation unit I / F (17) for inputting / outputting operation inputs and display outputs of the operation display board on the first surface (10s1) as a surface; (11) The image formation control board as described in any one of (15) (FIG. 2).
(17)記録画像データが表す画像を用紙上に形成するプリンタ(9);および、上記(11)乃至(16)のいずれか1つに記載の画像形成制御板;を備え、該画像形成制御板の前記画像I/F(15)が前記記録用画像データを前記プリンタ(9)に出力する;画像形成装置(図1)。 (17) A printer (9) that forms an image represented by the recorded image data on a sheet; and the image formation control board according to any one of (11) to (16), and the image formation control. The image I / F (15) on the plate outputs the recording image data to the printer (9); an image forming apparatus (FIG. 1).
(18)記録画像データが表す画像を用紙上に形成するプリンタ(9);原稿上の画像を読み取り該画像を表す画像データを出力する原稿スキャナ(8);および、上記(15)に記載の画像形成制御板;を備え、該画像形成制御板の、前記画像I/F(15)が原稿スキャナ(8)が出力する画像データを入力し、前記記録用画像データを前記プリンタ(9)に出力する;画像形成装置。 (18) A printer (9) that forms an image represented by recorded image data on a sheet; a document scanner (8) that reads an image on a document and outputs image data representing the image; and the above (15) An image forming control board; the image I / F (15) of the image forming control board inputs image data output from the document scanner (8); and the recording image data is input to the printer (9). Output; image forming apparatus.
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。 Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.
<第1実施例>
図1に、本発明の第1実施例の画像形成装置の概要を示す。この第1実施例は複合機能がある複写機であって、メインコントローラ10に、プリンタ9,原稿スキャナ8,操作表示ボード7,プリンタコントローラ6およびファックスコントローラ4が接続されている。原稿スキャナ8は、自動原稿送給装置およびコンタクトガラスならびに原稿走査機構を備え、自動原稿送給装置の原稿トレイに積載された原稿の画像を読み取る態様では、原稿走査機構は停止のまま自動原稿送給装置が移送する原稿の画像を、原稿走査機構のミラーで光学レンズを通して位置が固定のCCDに投影する。いわゆるシートスルー読取りを行う。コンタクトガラス上に手置きされた原稿の読取では、原稿走査機構でミラーをコンタクトガラス面に沿って走査(副走査)して原稿各部の画像を連続的にCCDに投影する。CCDが発生するビデオ信号は、原稿スキャナ8内部の画像処理回路でデジタルデータすなわち画像データに変換されて、メインコントローラ10に出力される。
<First embodiment>
FIG. 1 shows an outline of an image forming apparatus according to a first embodiment of the present invention. The first embodiment is a copying machine having a composite function, and a
プリンタ9はタンデム方式のカラーレーザプリンタであり、メインコントローラ10が与える記録画像データを用いて、電子写真方式の作像方式で用紙上に画像を形成する。走査表示ボード7は、スキャナ(スキャナ配信),印刷,コピーおよびファクシミリ送信などの画像ハンドリングを指定し、実行を指示するものである。プリンタコントローラ6は、パソコン,サーバなど外部の情報機器と通信してそれらから与えられる印刷コマンドの書画情報をイメージデータすなわち画像データに変換してメインコントローラ10に与える。外部I/F(インターフェース)5は、外部機器とプリンタコントローラ6との間の通信を行う。ファックスコントローラ4は外部のファクシミリあるいは外部パソコンのファクシミリ機能との間でファクシミリ送受信するものであり、送信の場合は、メインコントローラ10を介して、原稿スキャナ8が出力する画像データを、ファクシミリ送信データに変換して通信回線に送り出す。通信I/F3は、ファックスコントローラ4と相手側ファクシミリとの間のファクシミリ通信を制御する。
The
図2に、メインコントローラ10の構成の概要を示す。画像処理LSI16は、原稿スキャナ8からの画像データに対し、画像読取りの歪を補正し予め定めた特性の形式の画像データに変換する処理を施す。画像データ形式の変換は、画像データを出力先の画像データ受け入れに適する形式である。出力先の画像データ形式には、モノクロ2値,グレースケール(モノクロ多値),sRGB,JPEG,Adobe−RGBデータおよびその他がある。
FIG. 2 shows an outline of the configuration of the
画像処理LSI16はまた、原稿スキャナが出力する画像データ、及び、プリンタコントローラ6やファクシミリコントローラ4が入力する画像データに対し、画像の調整,加工や、ユーザから指定される出力先に適した画像処理を施す。その中の代表的な画像処理の1つは、プリンタ9の描画特性に適合する記録画像データへの変換である。
The
LSIパッケージであるCPU12は、メインコントローラ10の制御全体を司るマイクロプロセッサであり、画像処理システムの主体である。RAM13は、画像データ転送の際の送出側と受取側との速度差や、接続された部品の処理タイミングの遅速を吸収するために、一時的にやりとりするデータの記憶や、CPU12が本画像形成装置の制御を行う際に、プログラムや中間処理データを一時的に記憶する揮発性メモリである。CPU12は、高速処理を求められるため、通常起動時にROM14に記憶されたブートプログラムにてシステムを起動し、その後はROM14から読み出されて高速にアクセス可能なメモリ13に展開されたプログラムに基づいて各部制御を行う。
The
画像I/F15は、バス制御装置を含み、内部システムバス11に対する、原稿スキャナ8の画像データの入力,内部システムバス11からプリンタ9への記録画像データの出力に加えて、内部システムバス11を介するメインコントローラ10内の要素間のデータ転送を制御する。操作部I/F17は、操作表示ボード7の操作入力,表示出力をCPU12に対して入出力する。拡張機能I/F18は、プリンタコントローラ6が入力する画像データを内部システムバス11を介して画像処理LSI16に入力し、また、ファクスコントローラ4と画像処理LSI16との間の画像データの転送を、内部システムバス11を介して行う。
The image I /
図3に、メインコントローラ10を装備したメインコントローラボードである主プリント基板10bの、表面である第1面10s1上の、主要LSIである、画像処理LSI16およびCPU12の、配置の概要を示す。主プリント基板10bは、絶縁材の両面および内層に回路配線を備えたプリント配線基板である。第1補助プリント基板である配線用補助プリント基板20,100は、主プリント基板10bと同様の配線構造をもつプリント配線基板である。集積回路部品である、画像処理LSI16およびCPU12は、半導体チップを含み、多ピン構造をもつパッケージからなる電子デバイスである。画像処理LSI16には、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および又は本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子(32)に対するグランド電位(−)、又は、電源電位(+)の印加により、もしくはオープンにより、機能を切り替えることが可能となっている。試行モードへは、機能設定端子(32,36:図5)の電位設定により、移行することができるようになっている。
FIG. 3 shows an outline of the arrangement of the main LSI, the
CPU12は、本来意図された、作像制御を含む画像処理制御機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された画像処理制御機能を変更した代替の画像処理制御機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子に対するグランド電位(−)、又は、電源電位(+)の印加により、もしくはオープンにより、切り替えることが可能となっている。CPU12も、試行モードへは、機能設定端子の電位設定により、移行することができるようになっている。本実施例では、LSI16およびCPU12のいずれも、機能設定端子(32)の設定を、電源電位である「H」レベル、またはオープン(解放:回路との接続なし)とすることで試行モードに移行する。一方、この機能設定端子(32)をグランド(機器アース)電位である「L」レベルにすることで、通常動作モードに移行することができる。
The
なお、主プリント基板10bには、図2に示すメインコントローラ10の要素および回路配線があるが、大部分は図示を省略した。本実施例では、主プリント基板10bの裏面である第2面10s2に、画像処理LSI16およびCPU12にそれぞれが接続した、第1補助プリント基板であってLSI補助プリント基板である配線用補助プリント基板20、および、第1補助プリント基板であってCPU補助プリント基板である配線用補助プリント基板100がある。LSIであるCPU12に対する配線用補助プリント基板100の接続態様は、後述する、画像処理LSI16に対する配線用補助プリント基板20の接続態様と同様であり、また、配線用補助プリント基板100の構造は、後述する、配線用補助プリント基板20の構造と同様である。
The main printed
図4の(a)に、図3上の画像処理LSI16周りを拡大して示し、図3に示し、また図4の(a)に示す、4B−4B線断面を拡大して図4の(b)に示す。画像処理LSI16の外部接続端子(31)には、貫通ビア35により、配線用補助プリント基板20が接続されている。
4 (a) is an enlarged view of the periphery of the
図5には、図4の(b)に示す配線用補助プリント基板20を主プリント基板20から分離した断面を示し、図6には、図4の(b)において丸囲いをした部分6Aを拡大して示す。主プリント基板10bの、第1内層配線33は、図示を省略した電源回路の機器アース(−)が接続されるグランド層、第2内層配線34は該電源回路の電力供給電圧(+)が接続される電源層である。主プリント基板10bの第1面10s1に実装されたLSI16の機能設定端子(接続ボール32)が、主プリント基板10bの貫通ビア36により、第2面10s2に引き出されている。また、主プリント基板10bの第1内層配線33に接続した貫通ビア37が、第2面10s2に延びている。この貫通ビア37は、通常動作モードを指示する信号線である。
FIG. 5 shows a cross section of the wiring auxiliary printed
一方、第2面10s2に実装された配線用補助プリント基板20は、複数の配線層からなるプリント基板であり、LSI16の外部端子である接続ボール群31と同様な、ボール状の端子すなわち接続ボール群41が設けられている。接続ボール群41の一部は、配線用補助プリント基板20の内部配線に接続されている。配線用補助プリント基板20を、主プリント基板10bに実装した場合、第2面10s2に引き出された、LSI16の外部接続端子(ビア35)は、配線用補助プリント基板20に接続され、一方、主プリント基板10bの第1内層配線33(グランド層)から引き出された貫通ビア37(通常動作モード指示信号線)は、同様に配線用補助プリント基板20に接続され、同時に、主プリント基板10bの機能設定端子である接続ボール32に接合した貫通ビア36と該貫通ビア37(通常動作モード指示信号線)は、配線用補助プリント基板20の接続ボール42,43,貫通ビア46,47および内部配線48で接続され、結果として機能設定端子(接続ボール32)は、グランド(33)に接続されている。
On the other hand, the wiring auxiliary printed
本実施例では、主プリント基板10bに、LSI16および配線用補助プリント基板20を、図4の(b)(図6)に示すように実装した場合には、LSI16の機能設定端子(32)はグランド(33)に接続されるので、LSI16は、通常動作モードで動作する。一方、配線用補助プリント基板20を図5に示すように非実装としたときは、機能設定端子(32)には、何も接続されないので端子はオープン(解放)となり、LSI16は試行モードで動作する。
In this embodiment, when the
以上に説明したLSI16,主プリント基板10bおよび配線用補助プリント基板20の接続構造と同様に、図3に示すCPU12が主プリント基板10bに接続され、かつ、配線用補助プリント基板100が主プリント基板10bおよびCPU12に接続されている。
3 is connected to the main printed
この第1実施例によれば、配線用補助プリント基板20又は100を、主プリント基板10bに非実装としたときには、LSI16又はCPU12は試行モードに移行し、第1面10s2からLSI16又はCPU12を取り外すことなく、不具合発生時の解析あるいは代替機能の実行を容易にすることが可能となる。
According to the first embodiment, when the auxiliary printed
<第2実施例>
図7の(a)に、第2実施例のメインコントローラボード10bの、図4に示す部分6Aに対応する部分を拡大して示す。LSI16は、汎用性を持たせるために、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子(32)に対するグランド電位(−)、又は、電源電位(+)の印加により、もしくはオープンにより、切り替えることが可能となっている。機能設定端子(32)を「H」レベル、またはオープンとすることで試行モードに移行する。一方、この機能設定端子を「L」レベルにすることで、通常動作モードに移行する。主プリント基板10bの内層配線33には、電源回路のグランド(機器アース)電位が印加され、内層配線34には、電源回路の給電電位(+)が印加される。
<Second embodiment>
FIG. 7A shows an enlarged portion corresponding to the
主プリント基板10bの第1面10s1に実装された、LSI16の機能設定端子(32)は主プリント基板10bの貫通ビア36により、第2面10s2に引き出されている。また、主プリント基板10bの第1内層配線33からは、図7の(a)に示すように貫通ビア37により、第2面10s2に信号線が引き出されている。同様に、第2内層配線34の配線部分から、貫通ビア38により、第2面10s2に信号線が引き出されている。本実施例でも、第1内層配線33はグランド電位、第2内層配線34は電源電位である。本実施例では、貫通ビア38により、主プリント基板10bの第2面10s2に電源電位が引き出されていることになる。
The function setting terminal (32) of the
第2面10s2に実装された第1配線用補助プリント基板20は、複数の配線層からなるプリント基板であり、LSI16の外部接続端子群である接続ボール群31と同様に、ボール状の端子である接続ボール群41が設けられている。接続ボール群41の一部は、第1配線用補助プリント基板20内で接続されている。この接続は、配線用補助プリント基板(20,50)ごとに接続先を変えておくことが出来る。
The first printed auxiliary printed
図7の(a)に示すように、第1配線用補助プリント基板20を、主プリント基板10bに実装した場合、第2面10s2に引き出された、LSI16の外部接続端子(ビア35)は、配線用補助プリント基板20に接続され、一方、主プリント基板10bの第1内層配線33(グランド層)から引き出された貫通ビア37(通常動作モード指示信号線)は、同様に配線用補助プリント基板20に接続され、同時に、主プリント基板10bの機能設定端子である接続ボール32に接合した貫通ビア36と該貫通ビア37(通常動作モード指示信号線)は、配線用補助プリント基板20の接続ボール42,43,貫通ビア46,47および内部配線48で接続され、結果として機能設定端子(接続ボール32)は、グランド(33)に接続されている。
As shown in FIG. 7A, when the first printed auxiliary printed
図7の(b)に示す、第2面10s2に実装予定の第2配線用補助プリント基板50も、複数の配線層からなるプリント基板であり、LSI16の外部端子群である接続ボール群31と同様に、ボール状の端子である接続ボール群51が設けられている。接続ボール群51の一部は、第2配線用補助プリント基板50内で接続されている。この接続は、通常動作モードの機能の一部を変更した代替の画像処理機能を発揮する試行モードを行う回路構成に、LSI16の外部端子群31接続回路を変更するものである。また、第2配線用補助プリント基板50には、主プリント基板10bの第2内層配線34に接続し第2面10s2に引き出されている貫通ビア38に接続する貫通ビア59がある。
A second auxiliary printed
第2配線用補助プリント基板50を主プリント基板10bに実装したとき、前述した第2面10s2に引き出された、LSI16の外部接続端子(31,35)は、第2配線用補助プリント基板50に接続され、一方、主プリント基板10bの内層配線34から引き出された電源信号線(38)は、同様に第2配線用補助プリント基板50に接続され、同時に機能設定端子(32,36)は、第2配線用補助プリント基板50の接続ボール52,57,貫通ビア56,59および内部配線58で、主プリント基板10bの貫通ビア38に接続されて、試行モードを指定する電源電位になる。LSI16は、本来意図された機能を変更した代替の画像処理機能で動作する。
When the second printed auxiliary printed
このように、LSI16の機能設定端子(32)は、配線用補助プリント基板を取り替えることにより、電位レベルを変更することが可能となり、LSI16の機能を切り換えることが可能となる。また配線用補助プリント基板20および50を非実装とすることで、LSI16は、前述の代替の画像処理機能とは別のテストモードに移行する。第2実施例の、主プリント基板10bに、第1配線用補助プリント基板20又は第2配線用補助プリント基板50を接続する構成では、配線用補助プリント基板20/50のみでLSI16の機能切り替えを実現しつつ、配線用補助プリント基板の分離によりテストモードへ移行するので、不具合発生時などに機能を切り替えて解析することが可能となるので、解析の容易性につながる。なお、第2実施例で用いられているCPU12も、上記LSI16と同様に主プリント基板10bに接続されており、上述の第1および第2配線用補助プリント基板20,50に相応し同様な構成の、CPU12用の第1および第2配線用補助プリント基板がある。第2実施例のその他のハードウエア構成および機能構成は、図1〜6に示した第1実施例のものと同様である。
As described above, the function setting terminal (32) of the
<第3実施例>
図8に、第3実施例のメインコントローラボード10bの、図4に示す部分6Aに対応する部分を拡大して示す。LSI16は、汎用性を持たせるために、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能があらかじめ備えられており、機能設定端子(32)に対するグランド電位(−)、又は、電源電位(+)の印加により、もしくはオープンにより、切り替えることが可能となっている。機能設定端子(32)を「H」レベル、またはオープンとすることで試行モードに移行する。一方、この機能設定端子を「L」レベルにすることで、通常動作モードに移行する。主プリント基板10bの内層配線33には、電源回路のグランド(機器アース)電位が印加され、内層配線34には、電源回路の給電電位(+)が印加される。
<Third embodiment>
FIG. 8 shows an enlarged portion corresponding to the
主プリント基板10bの第1面10s1に実装された、LSI16の機能設定端子(32)は、主プリント基板10bの貫通ビア36により、第2面10s2に引き出されている。また、主プリント基板10bの第1内層配線33からは、図8に示すように貫通ビア37により、第2面10s2に信号線が引き出されている。同様に、第2内層配線34の配線部分から、貫通ビア38により、第2面10s2に信号線が引き出されている。本実施例でも、第1内層配線33はグランド電位、第2内層配線34は電源電位である。本実施例では、貫通ビア38により、主プリント基板10bの第2面10s2に電源電位が引き出されていることになる。この電源電位により配線用補助プリント基板20が給電される。
The function setting terminal (32) of the
第2面10s2に実装された配線用補助プリント基板20は、複数の配線層からなるプリント基板であり、LSI16の外部接続端子群である接続ボール群31と同様に、ボール状の端子である接続ボール群41が設けられている。接続ボール群41の一部は、第1配線用補助プリント基板20内で接続されている。図8に示すように、配線用補助プリント基板20を、主プリント基板10bに実装しているとき、第2面10s2に引き出された、LSI16の外部接続端子(ビア35)は、配線用補助プリント基板20に接続され、一方、主プリント基板10bの第1内層配線33(グランド層)から引き出された貫通ビア37(通常動作モード指示信号線)は、同様に配線用補助プリント基板20に接続され、同時に、主プリント基板10bの機能設定端子である接続ボール32に接合した貫通ビア36と該貫通ビア37(通常動作モード指示信号線)は、配線用補助プリント基板20の接続ボール42,43,貫通ビア46,47および内部配線48で接続され、結果として機能設定端子(接続ボール32)は、グランド(33)に接続されている。
The auxiliary printed
配線用補助プリント基板20には更に、LSI16に、別のLSI70(例えば、FPGA(Field Programmable Gate Array):プログラム可能なLSI)等の部品を接続するための配線パターンが備わっており、該配線パターンの貫通ビア62〜64は、配線用補助プリント基板20の裏面に達し、これらの貫通ビア62〜64に、LSI70の接続端子である接続ボール71が接合できる。
The auxiliary printed
このように第3実施例は、配線用補助プリント基板20に、追加のLSI70を接続するための配線パターンが設けてある。LSI16の動作に不具合が発生した場合、配線用補助プリント基板20を主プリント基板10bから分離すると、LSI16はテストモードとなる。配線用補助プリント基板20を主プリント基板10bに接続したまま、配線用補助プリント基板20にLSI70を接続すると、LSI16は、LSI70に設定された修正機能に従い、本来意図された機能を変更した代替の画像処理機能で動作する。すなわち、追加回路が組み込まれたLSI70を配線用補助プリント基板に実装することで、LSI16の動作を簡単に修正することが可能となる。従来の技術では、不可能であった追加工(回路の追加など)が、配線用補助プリント基板20上で実現可能となるので、不具合の対策の日数や費用を削減でき、効率の良く対策をおこなうことが、可能となる。なお、第3実施例で用いられているCPU12も、上記LSI16と同様に主プリント基板10bに接続されており、上述の配線用補助プリント基板20に相応し同様な構成の、CPU12用の配線用補助プリント基板がある。第3実施例のその他のハードウエア構成および機能構成は、図1〜6に示した第1実施例のものと同様である。
Thus, in the third embodiment, the wiring pattern for connecting the
<第4実施例>
図9に、第4実施例のメインコントローラボード10bの、図4に示す部分6Aに対応する部分を拡大して示す。第4実施例では、第3実施例のものと構成が類似の配線用補助プリント基板20に、LSIであるクロック発生パッケージ90が接続されている。LSI16には、第3実施例のものと同様に、本来意図された画像処理機能を発揮する通常動作モードと、部品内部のテスト機能および本来意図された機能を変更した代替の画像処理機能を発揮する試行モード、の各機能が備わっている。配線用補助プリント基板20の配線パターンには、LSI16にクロック発生パッケージ90を接続する回路配線60〜64に加えて、クロック発生パッケージ90とコネクタ92を結ぶ裏面プリント配線91がある。該裏面プリント配線91は、クロック発生パッケージ90にコネクタ92を電気接続したものである。このクロック発生パッケージ90は、発振周波数が可変であり、コネクタ92から周波数指示データを与えることにより、複数の周波数の1つ(1セット)のクロックを出力することができる。すなわち、万が一、LSI16の動作に不具合が発生した場合に、コネクタ92から与えている周波数指示データを変更して出力クロックの周波数を変えることができる。これにより、不具合発生時の条件を変更することが可能となるので、不具合の解析を容易にすることが可能となる。
<Fourth embodiment>
FIG. 9 is an enlarged view of a portion corresponding to the
図10に、クロック発生パッケージ90の構成の概要を示す。発振回路93は、外付けの水晶振動子の振動信号又は外部から与えられる所定周波数の原クロックに共振して発振し、所定周波数のクロック信号を発生して、PLL(Phase Locked Loop)回路95およびゲート機能(出力オン/オフ機能)がある出力バッファ96に与える。PLL回路95は、発振回路93が出力するクロック信号を分周(周波数低減)又は逓倍(周波数増大)したクロックおよびそれを更に分周したクロック、合わせて複数種の周波数の1クロック群(1組のクロック)を、周波数指定データの1つの値に対して生成して出力バッファに与える。1クロック群には例えば1以上のCPU用クロック,1以上の周辺回路用クロックおよび1以上のASIC用クロックが含まれる。ASIC用クロックの一部又は全部はLCI16に与えられ、CPU用クロックの一部又は全部が主プリント基板10bの配線パターンを通してCPU12に与えられ、周辺回路用クロックも主プリント基板10bの配線パターンを通して主プリント基板10b上のI/F等に与えられる。クロック群は本実施例では例えば、群内の少なくとも1つの周波数が異なる8組であり、3ビット構成の周波数指示データで、一組が指定され、指定された組のクロック群がPLL95から出力バッファ96に出力され、出力バッファ96が、周波数コントローラ94からの出力制御信号によるオン/オフ指示に応答して、PLL95が与える1群のクロックおよび発振回路93が与えるクロックを、オン(出力)/オフ(出力停止)する。なお、これらのクロックは、クロック毎にオン(出力)/オフ(出力停止)される。つまり出力制御信号は、クロック数と同数である。
FIG. 10 shows an outline of the configuration of the
コネクタ92に接続した、図示しない外部コントローラを用いて周波数指示データおよび制御信号を操作(変更,切換え)することによって、クロック周波数を変更し、あるいは一部のクロックをオン/オフして、メインコントローラ10の動作をテストしあるいは修正することができる。なお、第4実施例の一変形態様では、コネクタ92に代えてディップスイッチを用いる。この場合には、外部コントローラを用いることなく、ディップスイッチのオン/オフパターンを変更してクロック周波数を変更し、あるいは一部のクロックをオン/オフして、メインコントローラ10の動作をテストしあるいは修正することができる。
By operating (changing, switching) the frequency instruction data and control signal using an external controller (not shown) connected to the
第4実施例によれば、配線用補助プリント基板20を主プリント基板10bから分離するとLSI16はテストモードで動作する。配線用補助プリント基板20を主プリント基板10bに装着したまま、クロック発生パッケージ90の出力クロックの周波数を変更し、必要に応じて1群の出力クロックの一部をオン/オフすることにより、LSI16(およびメインコントローラ10)は、本来意図された機能を変更した代替の画像処理機能又はテストモードで動作する。これにより不具合解析の効率を向上させることが可能となる。なお、第4実施例で用いられているCPU12も、上記LSI16と同様に主プリント基板10bに接続されており、上述の配線用補助プリント基板20に相応し同様な構成の、CPU12用の配線用補助プリント基板がある。第3実施例のその他のハードウエア構成および機能構成は、図1〜6に示した第1実施例のものと同様である。
According to the fourth embodiment, when the wiring auxiliary printed
<第5実施例>
図11に、第5実施例のメインコントローラボード10bの、図4に示す部分6Aに対応する部分を拡大して示す。第5実施例では、配線用補助プリント基板20は、第2実施例のものと構成が類似の配線用補助プリント基板20に、裏面から表面に貫通する、コンデンサ部品接続用の貫通ビア65,66があり、配線用補助プリント基板20の裏面において貫通ビア65,66にコンデンサ72を接続することができる。主プリント基板10bには、配線用補助プリント基板20の貫通ビア65および66(に接続したコンデンサ72)をグランド電位および電源電位に接続するための貫通ビア39および貫通ビア40がある。これらの貫通ビア39および40は、第1内層配線33および第2内層配線34に接続され、第2面10s2に延びている。配線用補助プリント基板20の貫通ビア65,66が、配線用補助プリント基板20の接続ボール67,68によって主プリント基板10bの貫通ビア39および40に接続されている。
<Fifth embodiment>
FIG. 11 is an enlarged view of a portion corresponding to the
従来の技術では、主プリント基板の電源電位配線にノイズ等がのってLSI16に不具合などが発生した場合に、ノイズを削減するためにコンデンサ等を実装する場合、追加部品であるコンデンサを実装する部分がなかったので、主プリント基板のレイアウトを修正する必要があった。本実施例では、主プリント基板10bのグランド電,電源電位となる内層配線33,34を、貫通ビア39,40で配線用補助プリント基板20の裏面にまで引き継いで、コンデンサ72を実装することが可能となるので、電源のノイズを簡単に削減することが可能となる。よってノイズ対策の日数や費用を削減でき、効率の良くノイズ対策をおこなうことが、可能となる。なお、第5実施例で用いられているCPU12も、上記LSI16と同様に主プリント基板10bに接続されており、上述の配線用補助プリント基板20に相応し同様な構成の、CPU12用の配線用補助プリント基板がある。第5実施例のその他のハードウエア構成および機能構成は、図1〜6に示した第1実施例のものと同様である。
In the conventional technique, when a noise or the like is added to the power supply potential wiring of the main printed circuit board and a defect occurs in the
<第6実施例>
図12に、第5実施例のメインコントローラボード10bの、図4に示す部分6Aに対応する部分を拡大して示す。第5実施例では、配線用補助プリント基板20は、第5実施例のものと構成が類似の配線用補助プリント基板20であるが、貫通ビア65,66には、外部電源接続用の補助グランド端子79および補助電源端子80が接続されている。補助端子79,80に試行用外部電源を接続して内層配線33,34に給電し、給電電圧を調整又は変更する場合の、内層配線33,34からの、本来給電する通常電源回路の分離を容易にするために、第6実施例では主プリント基板10bに、内層配線33に接続した貫通ビア73,74および内層配線34に接続した貫通ビア75,76が設けられ、これらが第1面10s1に延びている。第1面10s1において貫通ビア73,74および75,76にグランドジャンパ77および電源ジャンパ78が接続されている。メインコントローラ10に本来給電する通常電源回路の機器アース端(−)と給電電圧端(+)が、グランドジャンパ77および電源ジャンパ78に接続されている。試行用外部電源とは、商用電源からACアダプタを経由してDCに変換された電源、あるいは、蓄電池などである。
<Sixth embodiment>
FIG. 12 shows an enlarged view of a portion corresponding to the
この実施例では、通常電源回路に接続されたグランドジャンパ77および電源ジャンパ78を主プリント基板10bから分離して主プリント基板10bへの電源を遮断し、そして、補助グランド端子79および補助電源端子80に試行用外部電源を接続して、外部から主プリント基板10bすなわちメインコントローラ10に電源を供給することが可能となる。この試行用外部電源に、電圧可変なものを使用すれば、主プリント基板10b上のLSI16に供給する電圧を変更することができる。
In this embodiment, the
万が一、LSI16に不具合などが発生した場合に、グランドジャンパ77および電源ジャンパ78を主プリント基板10bから取り外し、代わりに補助グランド端子79および補助電源端子80から給電することにより、電源系統の不具合の検査が可能となる。また電圧を可変とすることで、LSI16に供給する電圧を高低させることが可能となり、不具合発生条件をかえることが容易にできるようになるので、不具合の解析を容易にすることが可能となる。すなわち、不具合発生条件を変更することが出来き、不具合解析の効率を向上させることができる。なお、第6実施例で用いられているCPU12も、上記LSI16と同様に主プリント基板10bに接続されており、上述の配線用補助プリント基板20に相応し同様な構成の、CPU12用の配線用補助プリント基板がある。第6実施例のその他のハードウエア構成および機能構成は、図1〜6に示した第1実施例のものと同様である。
In the unlikely event that a defect occurs in the
以上に説明した第1〜第6実施例は、それぞれを独立に実施することができるのはもちろん、排他関係にない実施例同士を組み合わせて同時に実施する態様もあり、また、排他関係にない実施例の全てを組合せる態様もある。 The first to sixth embodiments described above can be carried out independently, and there are also embodiments in which embodiments that are not in an exclusive relationship are combined with each other and are not in an exclusive relationship. There is also an aspect in which all of the examples are combined.
10b:主プリント基板
10s1:第1面
10s2:第2面
20:第1配線用補助プリント基板
31:接続ボール
32:外部端子接続ボール
33:第1内層配線
34:第2内装配線
35〜40:貫通ビア
41〜43:接続ボール
44:第1内層
45:第2内層
46,47:貫通ビア
48:内部配線
50:第2配線用補助プリント基板
51〜53:接続ボール
54:第1内層
55:第2内層
56:貫通ビア
57:接続ボール
58:内部配線
59,60:貫通ビア
61:内部配線
62〜66:貫通ビア
67,68:接続ボール
70:FPGA
71:接続ボール
72:コンデンサ
73〜76:貫通ビア
77:グランドジャンパ
78:電源ジャンパ
79:補助グランド端子
80:補助電源端子
90:クロック発生パッケージ
91:プリント配線
92:コネクタ
93:発振回路
MB:主プリント基板
IC1,IC2:集積回路パッケージ
10b: main printed circuit board 10s1: first surface 10s2: second surface 20: first wiring auxiliary printed circuit board 31: connection ball 32: external terminal connection ball 33: first inner layer wiring 34: second
71: Connection ball 72:
Claims (18)
該主プリント基板にあって、前記LSIの底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるLSI用貫通ビア群、および、前記第1又は第2配線に一端が接続し前記第2面側に他端がある制御用貫通ビア;および、
前記LSI用貫通ビア群の中の、前記LSIに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面側の端に接合する第1接続ボール、および、前記制御用貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、第1補助プリント基板;
を備える、LSIを装備する電装基板。 A main printed circuit board which is equipped with an LSI on the first surface which is a surface and in which a first wiring to which a first constant potential is applied and a second wiring to which a second constant potential is applied are sandwiched in an inner layer;
In the main printed circuit board, a terminal connection ball on the bottom surface of the LSI is bonded to one end and the through via group for LSI having the other end on the second surface side which is the back surface of the main printed circuit board, and the first or A control through via having one end connected to the second wiring and the other end on the second surface side; and
In the through via group for LSI, at the end on the second surface side of the through via joined to the connection ball of the signal terminal to which the control signal for instructing the operation of the normal operation mode or the trial mode is applied to the LSI. A first connection ball to be joined and a second connection ball to be joined to the control through via are provided on the surface, and further, the first through via to which the first connection ball is joined and the second connection ball are connected. A first auxiliary printed circuit board equipped with a second through via and a wiring connecting the first through via and the second through via;
An electrical board equipped with an LSI.
前記主プリント基板にあって、前記LSIの底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるLSI用貫通ビア群,前記第1配線に一端が接続し前記第2面側に他端がある制御用第1貫通ビア、および、前記第2配線に一端が接続し前記第2面側に他端がある制御用第2貫通ビア;
前記LSI用貫通ビア群の中の、前記LSIに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面側の端に接合する第1接続ボール、および、前記制御用第1貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、第1補助プリント基板;および、
前記LSI用貫通ビア群の中の、前記LSIに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面側の端に接合する第1接続ボール、および、前記制御用第2貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、第2補助プリント基板;
を備える、LSIを装備する電装基板。 A main printed circuit board which is equipped with an LSI on the first surface which is a surface and in which a first wiring to which a first constant potential is applied and a second wiring to which a second constant potential is applied are sandwiched in an inner layer;
In the main printed circuit board, a terminal connection ball on the bottom surface of the LSI is bonded to one end, and the LSI through via group has the other end on the second surface side which is the back surface of the main printed circuit board. And a control first through via having the other end on the second surface side, and a control second through via having one end connected to the second wiring and the other end on the second surface side;
In the through via group for LSI, at the end on the second surface side of the through via joined to the connection ball of the signal terminal to which the control signal for instructing the operation of the normal operation mode or the trial mode is applied to the LSI. A first connection ball to be joined and a second connection ball to be joined to the control first through via are provided on the surface, and further, the first through via to which the first connection ball is joined and the second connection ball are provided. A first auxiliary printed circuit board comprising: a connected second through via; and a wiring connecting the first through via and the second through via; and
In the through via group for LSI, at the end on the second surface side of the through via joined to the connection ball of the signal terminal to which the control signal for instructing the operation of the normal operation mode or the trial mode is applied to the LSI. A first connection ball to be joined and a second connection ball to be joined to the control second through via are provided on the surface, and further, the first through via to which the first connection ball is joined and the second connection ball are provided. A second auxiliary printed circuit board equipped with a connected second through via and a wiring connecting the first through via and the second through via;
An electrical board equipped with an LSI.
前記補助プリント基板は、前記グランド貫通ビアに接合するグランド接続ボール,前記電源貫通ビアに接合する電源接続ボール,該グランド接続ボールに一端が接続し他端が補助プリント基板の裏面側にあるグランド接続ビアおよび該電源接続ボールに一端が接続し他端が補助プリント基板の裏面側にある電源接続ビア、を備える;請求項1乃至7のいずれか1つに記載の、LSIを装備する電装基板。 The main printed circuit board has one end connected to the first wiring to which a ground potential is applied and the other end on the second surface side, and one end to the second wiring to which a power supply potential is applied. Is connected to the second surface, and there is a power through via having the other end on the second surface side;
The auxiliary printed circuit board has a ground connection ball bonded to the ground through via, a power connection ball bonded to the power through via, and a ground connection in which one end is connected to the ground connection ball and the other end is on the back side of the auxiliary printed board. The electrical board equipped with an LSI according to any one of claims 1 to 7, further comprising: a via and a power connection via having one end connected to the power connection ball and the other end on the back side of the auxiliary printed circuit board.
該主プリント基板にあって、前記画像処理LSIの底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるLSI用貫通ビア群、および、前記第1又は第2配線に一端が接続し前記第2面側に他端がある制御用貫通ビア;および、
前記LSI用貫通ビア群の中の、前記LSIに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面側の端に接合する第1接続ボール、および、前記制御用貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、第1補助プリント基板;
を備える、画像形成制御板。 An image processing LSI that processes input image data into image data for recording that conforms to the image representation characteristics of a printer that prints an image on paper, an image I / F that outputs the image data for recording to a printer, input of image data, A CPU that is an LSI that controls image data processing by the image processing LSI and output to a printer, a RAM that reads and writes data from the CPU, and a ROM that stores an operation program for the CPU are provided on the first surface. A main printed circuit board in which a first wiring to which a first constant potential is applied and a second wiring to which a second constant potential is applied are sandwiched in an inner layer;
In the main printed circuit board, a terminal connection ball on the bottom surface of the image processing LSI is bonded to one end, and the LSI through via group having the other end on the second surface side which is the back surface of the main printed circuit board, and the first A control through via having one end connected to the first or second wiring and the other end on the second surface side; and
In the through via group for LSI, at the end on the second surface side of the through via joined to the connection ball of the signal terminal to which the control signal for instructing the operation of the normal operation mode or the trial mode is applied to the LSI. A first connection ball to be joined and a second connection ball to be joined to the control through via are provided on the surface, and further, the first through via to which the first connection ball is joined and the second connection ball are connected. A first auxiliary printed circuit board equipped with a second through via and a wiring connecting the first through via and the second through via;
An image formation control board.
該主プリント基板にあって、前記CPUの底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるCPU用貫通ビア群、および、前記第1又は第2配線に一端が接続し前記第2面側に他端がある制御用貫通ビア;および、
前記CPU用貫通ビア群の中の、前記CPUに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面側の端に接合する第1接続ボール、および、前記制御用貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、第1補助プリント基板;
を備える、画像形成制御板。 An image processing LSI that processes input image data into image data for recording that conforms to the image representation characteristics of a printer that prints an image on paper, an image I / F that outputs the image data for recording to a printer, input of image data, A CPU that is an LSI that controls image data processing by the image processing LSI and output to a printer, a RAM that reads and writes data from the CPU, and a ROM that stores an operation program for the CPU are provided on the first surface. A main printed circuit board in which a first wiring to which a first constant potential is applied and a second wiring to which a second constant potential is applied are sandwiched in an inner layer;
In the main printed circuit board, a CPU through-via group having a terminal connection ball on the bottom surface of the CPU joined to one end and having the other end on the second surface side which is the back surface of the main printed circuit board, and the first or A control through via having one end connected to the second wiring and the other end on the second surface side; and
At the end on the second surface side of a through via that joins a connection ball of a signal terminal to which a control signal for instructing the CPU to operate in a normal operation mode or a trial mode is applied. A first connection ball to be joined and a second connection ball to be joined to the control through via are provided on the surface, and further, the first through via to which the first connection ball is joined and the second connection ball are connected. A first auxiliary printed circuit board equipped with a second through via and a wiring connecting the first through via and the second through via;
An image formation control board.
該主プリント基板にあって、前記画像処理LSIの底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるLSI用貫通ビア群、および、前記第1又は第2配線に一端が接続し前記第2面側に他端がある制御用貫通ビア;
前記LSI用貫通ビア群の中の、前記LSIに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面側の端に接合する第1接続ボール、および、前記制御用貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、LSI補助プリント基板;
前記主プリント基板にあって、前記CPUの底面の端子接続ボールが一端に接合し前記主プリント基板の裏面である第2面側に他端があるCPU用貫通ビア群、および、前記第1又は第2配線に一端が接続し前記第2面側に他端がある制御用貫通ビア;および、
前記CPU用貫通ビア群の中の、前記CPUに通常動作モード又は試行モードの動作を指示する制御信号が印加される信号端子の接続ボールに接合する貫通ビアの、前記第2面側の端に接合する第1接続ボール、および、前記制御用貫通ビアに接合する第2接続ボール、を表面に備え、さらに、該第1接続ボールが接合した第1貫通ビア,該第2接続ボールが接続した第2貫通ビア、および、該第1貫通ビアと該第2貫通ビアを接続した配線、を装備した、CPU補助プリント基板;
を備える、画像形成制御板。 An image processing LSI that processes input image data into image data for recording that conforms to the image representation characteristics of a printer that prints an image on paper, an image I / F that outputs the image data for recording to a printer, input of image data, A CPU that is an LSI that controls image data processing by the image processing LSI and output to a printer, a RAM that reads and writes data from the CPU, and a ROM that stores an operation program for the CPU are provided on the first surface. A main printed circuit board in which a first wiring to which a first constant potential is applied and a second wiring to which a second constant potential is applied are sandwiched in an inner layer;
In the main printed circuit board, a terminal connection ball on the bottom surface of the image processing LSI is bonded to one end, and the LSI through via group having the other end on the second surface side which is the back surface of the main printed circuit board, and the first A control through via having one end connected to the first or second wiring and the other end on the second surface side;
In the through via group for LSI, at the end on the second surface side of the through via joined to the connection ball of the signal terminal to which the control signal for instructing the operation of the normal operation mode or the trial mode is applied to the LSI. A first connection ball to be joined and a second connection ball to be joined to the control through via are provided on the surface, and further, the first through via to which the first connection ball is joined and the second connection ball are connected. An LSI auxiliary printed circuit board equipped with a second through via and a wiring connecting the first through via and the second through via;
In the main printed circuit board, a terminal connection ball on the bottom surface of the CPU is joined to one end and the CPU through via group having the other end on the second surface side which is the back surface of the main printed circuit board, and the first or A control through via having one end connected to the second wiring and the other end on the second surface side; and
At the end on the second surface side of a through via that joins a connection ball of a signal terminal to which a control signal for instructing the CPU to operate in a normal operation mode or a trial mode is applied. A first connection ball to be joined and a second connection ball to be joined to the control through via are provided on the surface, and further, the first through via to which the first connection ball is joined and the second connection ball are connected. A CPU auxiliary printed circuit board equipped with a second through via and a wiring connecting the first through via and the second through via;
An image formation control board.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008029493A JP5070077B2 (en) | 2008-02-08 | 2008-02-08 | Electrical board equipped with LSI, image forming control board, and image forming apparatus |
CN 200910003854 CN101504936B (en) | 2008-02-08 | 2009-02-06 | Electric apparatus substrate, image forming control panel and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008029493A JP5070077B2 (en) | 2008-02-08 | 2008-02-08 | Electrical board equipped with LSI, image forming control board, and image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188351A true JP2009188351A (en) | 2009-08-20 |
JP5070077B2 JP5070077B2 (en) | 2012-11-07 |
Family
ID=40977111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008029493A Expired - Fee Related JP5070077B2 (en) | 2008-02-08 | 2008-02-08 | Electrical board equipped with LSI, image forming control board, and image forming apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5070077B2 (en) |
CN (1) | CN101504936B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110242163A1 (en) * | 2010-03-31 | 2011-10-06 | Brother Kogyo Kabushiki Kaisha | Wiring substrate unit and printer including the same |
US10687414B2 (en) | 2017-06-26 | 2020-06-16 | Ricoh Company, Ltd. | Circuit board |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015046154A (en) * | 2013-08-02 | 2015-03-12 | 株式会社リコー | Communication device, communication system, and program |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61241676A (en) * | 1985-04-19 | 1986-10-27 | Matsushita Electric Ind Co Ltd | Electronic circuit |
JP2004193300A (en) * | 2002-12-11 | 2004-07-08 | Ricoh Co Ltd | Auxiliary package for wiring |
JP2007258220A (en) * | 2006-03-20 | 2007-10-04 | Nec Corp | Mounting structure and electronic equipment |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121897A (en) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | Structure and production of printed wiring board mounting a plurality of circuit elements |
-
2008
- 2008-02-08 JP JP2008029493A patent/JP5070077B2/en not_active Expired - Fee Related
-
2009
- 2009-02-06 CN CN 200910003854 patent/CN101504936B/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61241676A (en) * | 1985-04-19 | 1986-10-27 | Matsushita Electric Ind Co Ltd | Electronic circuit |
JP2004193300A (en) * | 2002-12-11 | 2004-07-08 | Ricoh Co Ltd | Auxiliary package for wiring |
JP2007258220A (en) * | 2006-03-20 | 2007-10-04 | Nec Corp | Mounting structure and electronic equipment |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110242163A1 (en) * | 2010-03-31 | 2011-10-06 | Brother Kogyo Kabushiki Kaisha | Wiring substrate unit and printer including the same |
US8690278B2 (en) | 2010-03-31 | 2014-04-08 | Brother Kogyo Kabushiki Kaisha | Wiring substrate unit and printer including the same |
US10687414B2 (en) | 2017-06-26 | 2020-06-16 | Ricoh Company, Ltd. | Circuit board |
Also Published As
Publication number | Publication date |
---|---|
CN101504936B (en) | 2011-04-20 |
JP5070077B2 (en) | 2012-11-07 |
CN101504936A (en) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8717605B2 (en) | Image forming apparatus and circuit board of image forming apparatus | |
JP5070077B2 (en) | Electrical board equipped with LSI, image forming control board, and image forming apparatus | |
JP2006190873A (en) | Printed circuit board and electronic device comprising the same | |
JP2008094079A (en) | Method and system of pixel data processing in printer | |
JP4907464B2 (en) | Electronic circuit device for electronic equipment | |
JP2009129979A (en) | Printed board | |
JP5257860B2 (en) | Electronics | |
JP4650358B2 (en) | Image processing device | |
JP2005202643A (en) | Serial data communication device and image forming device | |
WO2022102677A1 (en) | Control board, electronic equipment, and image forming apparatus | |
US20210288596A1 (en) | Board and electronic apparatus including board | |
US11343903B2 (en) | Printed circuit board and printing apparatus | |
JP2001249741A (en) | Bus system and image processor | |
JP2013145559A (en) | Electronic apparatus | |
KR20060135986A (en) | image forming apparatus having integrated controller chip | |
JP2006031222A (en) | Electric appliance | |
KR20070000016A (en) | Image forming apparatus having integrated controller chip | |
JP2024032123A (en) | Circuit board, and image forming apparatus | |
JP2004098315A (en) | Fault diagnostic equipment | |
JP4999667B2 (en) | Image forming apparatus | |
JP2023012133A (en) | Circuit module and electronic device | |
JP2006019457A (en) | Circuit board and electronic equipment | |
JP5297760B2 (en) | Integrated circuit, circuit board including the integrated circuit, and image forming apparatus | |
JP2006065571A (en) | Electric apparatus | |
JP2005268957A (en) | Connection detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5070077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |