JP2009187418A - 電源停止型コンピュータシステム - Google Patents

電源停止型コンピュータシステム Download PDF

Info

Publication number
JP2009187418A
JP2009187418A JP2008028414A JP2008028414A JP2009187418A JP 2009187418 A JP2009187418 A JP 2009187418A JP 2008028414 A JP2008028414 A JP 2008028414A JP 2008028414 A JP2008028414 A JP 2008028414A JP 2009187418 A JP2009187418 A JP 2009187418A
Authority
JP
Japan
Prior art keywords
data
computer system
power
memory
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008028414A
Other languages
English (en)
Other versions
JP4166268B1 (ja
Inventor
Yoshihisa Ishiguro
義久 石黒
Hiroshi Mizuguchi
浩 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2008028414A priority Critical patent/JP4166268B1/ja
Application granted granted Critical
Publication of JP4166268B1 publication Critical patent/JP4166268B1/ja
Priority to PCT/JP2009/000404 priority patent/WO2009098861A1/ja
Publication of JP2009187418A publication Critical patent/JP2009187418A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209Monitoring remote activity, e.g. over telephone lines or network connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

【課題】 必要な時だけ電源が投入され、既定時間アイドリング状態が続くとCPUを停止させることによりシステムを省電力化するコンピュータシステムを提供する。
【解決手段】 ネットワークで店舗端末から暗号化されたデータを受信して暗号解読する通信手段と、受信したデータを既定のブロック化された固定アドレスに格納するメモリ手段と、前記店舗端末から受信したデータを計算処理するデータ処理手段と、前記メモリ手段の接続相手を選択制御する外部制御可能型ラッチ回路とで構成されるユニットを複数組み合わせたコンピュータシステムであって、前記ラッチ回路は電源が切断されても電源切断直前の状態を保持するようにした。
【選択図】 図2

Description

本発明は、必要な時だけ電源が投入され、既定時間アイドリング状態が続くと、次にアクセスがあるまで電源を切断してCPUを停止させることによりシステムを省電力化するコンピュータシステムに関する。
従来の汎用パーソナルコンピュータの構成は、図4に示されるように、ペンティアム(登録商標)などのCPU101を搭載したマザーボード102に、BIOSを搭載したプログラム格納可能な不揮発性メモリ103、Windows(登録商標)などのOSをインストールしたハードディスク104、CPU101の作業領域としてのメモリ105、更にヒューマンインターフェースとしてのキーボード106、マウス107が接続され、CPU101の処理結果などを表示するディスプレイ108が備えられている。
前記汎用のコンピュータに電源を入れるとマンマシンインターフェースを持つ汎用ノイマンコンピュータの常として、起動するまでに時間がかかる。これは、通常において下記のようなプロセスを順番に実行しないと機能しないからである。
(1)コンピュータの電源が入ると、ビデオカードのBIOS(Basic Input Output System)が起動し、続く初期化のプロセスを画面に表示する。
(2)ロゴマークやシステムチェック状態の画面表示。
(3)表示が可能となった後、マザーボードにあるBIOSを起動し、メモリ異常チェックや、その他のデバイス(ハードディスク、DVDドライブや、フレキシブルディスク、ディスプレイ、キーボード、マウス、外部インターフェースカード等)にあるBIOSの起動を実行する。
(4)すべてのBIOSが無事に起動したことを確認して起動プロセスを終了する。
(5)所定のOS(Operation System)を起動し、予め設定された順序で起動ドライブを検索する。
(6)ハードディスクが起動すると、前記BIOSはMBR(Master Boot Record)を読み込み、ハードディスクに書き込まれたOSを起動させる。
(7)ハードディスクから前記MBRが読み込まれると、ハードディスク上に書き込まれている起動プログラムやWindows(登録商標)などのOSに保存された設定に従って、所定のOSが起動する。
例として、Pentium(登録商標)1.8GHzのCPUと1GBのメモリと120GBのハードディスクにWindows(登録商標)XpProfessionalをインストールしたコンピュータで起動時間を測定すると、(1)〜(2)までに約1秒、(3)から(6)までに2秒、(7)から初期画面が出るまでに数秒(デフォルトでスタートアッププログラムに登録されているプログラムの数等に依存して早くて1分前後、遅いと数分の場合もある)かかり全ての動作を完了して、操作が可能になるまでに1分以上かかっているのが現状である。
上記の起動時間問題の要因のひとつはハードディスクの機械的な動作時間であり、必要なデータを読み出す際に、ディスクの回転やヘッドの移動など機械的な動作をともなうため、どうしても読み出しまでに時間がかかってしまう。
この問題を改善する目的でフラッシュメモリだけで構成したシリコンディスクやハードディスクとフラッシュメモリを組み合わせたハイブリッドHDDも開発されている。フラッシュメモリは電源を切っても内容が保持されるので、コンピュータの電源を切る(シャットダウンや休止状態への移行をする)際に、再開に必要なデータをフラッシュメモリに蓄えることで、次回のOSの起動が高速化されると言われている。
例えば、米国シーゲート社の製品Mometas5400PSDは、256MBのフラッシュメモリとハードディスクを組み合わせたもので、フラッシュメモリを利用することで休止状態からの復帰時間が従来モデルに比べて最大20%高速になり、ディスクの回転時間も短縮することにより、Windows(登録商標)の立ち上げ時間を約半分に短縮したと言われているが、それでもコンピュータの起動には1分以上はかかってしまうのが現状である。
しかも、何かのプログラムを実行している最中に電源を切ってしまうとディスク内部のデータが部分的に破壊され、次に電源を入れるとスキャンディスクなどでディスクに保存されたデータの確認が必要となり、この確認が終わらないと前記OSのブート作業が始まらない。
この問題は、磁気記録方式のハードディスクだけの問題ではなく、例えばハードディスクと不揮発性の半導体メモリであるフラッシュメモリを組み合わせたハイブリッドHDDや、フラッシュメモリによるハードディスクの場合でも同じ問題が発生する。
上記のような突然の停電でも異常を起こさずにシステムを早期に復旧させるために、最初にマスタ記憶装置への書き込みを行い、マスタ記憶装置への書き込みが完了してから、スレーブ記憶装置への書き込みを行ってデータを順次書き込んで2重化を行いシステムの信頼性向上を目指したシステムであって、データの書き込み中のある瞬間に異常電源断が発生したとしても、その瞬間には一方の記憶装置に対して書き込みを行っているだけであり、他方の記憶装置に対しては書き込み中ではないので、書き込み中ではない他方の記憶装置には、信頼性の高いデータが保持されていることが保証され、次回の電源ON時には、他方の記憶装置に保持されているデータを用いて正常に復旧処理を行うことができるデータ2重化システムが知られている(特許文献1)。
また、データを保持するメインメモリないしはディスクとCPUとの間に、障害検出と訂正を行う機能部を具備するキャッシュメモリ制御部を介在させ、CPUからデータへのアクセスはキャッシュメモリ制御部を中継し、CPUからデータへのアクセスを制御するキャッシュアクセス制御方式に適用するキャッシュメモリにおけるデータの訂正不可能障害の救出方法において、アクセス要求のあるデータが、キャッシュメモリに登録されており、予め定めたキャッシュヒット回数よりも多くヒットした場合には、定められたエントリが空きエントリであればそこに当該データの複製データを作成し、定められたエントリが空きエントリでなく複製データがあれば複製データを消去したそのエントリに当該データの複製データを作成し、定められたエントリが空きエントリでなく複製データでもない場合は、当該データの複製データを作成しないキャッシュメモリにおけるデータの訂正不可能障害の救出方法が知られている(引用文献2)。
更に、コンピュータを、記録媒体に記録された画像データと該画像データに基づいて生成された縮小画像データや家電機器用データなどの互いに関連付けられた複数種類のデータの読み取りが可能であるかをチェックする読み取りチェック手段25、複数種類のデータの内の所定の種類のデータの読み取りができない場合に、該記録媒体に記録された他の種類のデータを用いて所定の種類のデータを修復するデータ修復手段26、読み取り可能な種類のデータと修復された所定の種類のデータとを他の記録媒体にバックアップするバックアップ手段27として機能させることにより、記録媒体に記録された複数種類のデータを確実に他の記録媒体にバックアップすることができるデータ修復プログラム及びデータ修復方法が知られている(引用文献3)。
また読み書き可能な不揮発メモリデバイスにおいて、該不揮発メモリの領域を細分化することによりメモリマッピング時間を短縮し、実データ書き込み前に書き込み領域を退避して、電源断に備え、複数の領域にまたがるデータ書き込みが発生した場合に、2つ以上の領域を同時にバックアップすることによりデータ不整合を防止する内容が知られている(特許文献4)。
更に、不揮発メモリにおいて、一括消去可能な複数のブロックに分割され、ブロックには、ブロックの論理アドレスが格納され、ファイルが複数のブロックに亘る場合には、次のブロックの論理アドレスである連結アドレスが格納され、ファイルがブロックで終了している場合には、最終ブロックであることを示すフラグが格納され、連結アドレスが指し示す論理アドレスが存在しないことが検出されたとき、ブロックの連結アドレスが指し示すブロックとして新規ブロックが割り当てられ、新規ブロックに正しく読めるページまでのデータがコピーされ、新規ブロックに最終ブロックであることを示すフラグを格納する外部記憶装置が知られている(特許文献5)。
特開2006−79522 特開2005−4290 特開2007−18273 特開2008−4011 特開2000−163302
特許文献1においては、マスタ記憶装置とスレーブ記憶装置の2組の記憶装置を備えることで突然の電源断でもデータが失われることのない様にしているが、システムの中の記憶装置だけの対策であり、システム全体の停電対策にはならない。
特許文献2においては、データを第1の記憶手段、第2の記憶手段へ順次書き込むことで2重化を行う構成であり、電源断が発生した時にも必ず一方の記憶手段は正常で信頼性の高いデータが保持されているため、次回の電源起動時には、正常な記憶装置に保持されているデータを用いて正常に復旧処理を行うことができるが、復帰処理は記憶装置のみであり、システム自体はリセットしてから起動する必要があるので起動時間の短縮には寄与しない。
特許文献3においては、画像データと該画像データに基づいて生成された縮小画像データや家電機器用データなどの互いに関連付けられた複数種類のデータが記録された記録媒体に対して、上記複数種類のデータの読み取りが可能であるかをチェックし、その中の所定の種類のデータが読み取れない場合に、該記録媒体に記録された他の種類のデータを用いて所定の種類のデータを修復し、読み取り可能な種類のデータと修復された所定の種類のデータとを他の記録媒体に記録する制御を行い、記録媒体に記録された複数種類のデータを確実に他の記録媒体にバックアップすることはできるが、システム全体は再起動する必要があり、起動時間の短縮には寄与していない。
特許文献4においては、不揮発記憶装置のデータ書き込みの基本パターンにおいて、作業中ビットを走査して作業中ビットが立ったままだった場合は、電源断等によって前回作業が中断したと判断して、バックアップ領域から作業中ビットが立ったままの領域へデータを戻し、作業中ビットを落とし、次に書き換え領域からバックアップ領域へデータを退避し、書き換え領域のデータ終端が領域間を跨いでいるかどうかを判断し、跨いでいれば退避を継続、跨いでいなければ退避を完了し、次に書き換え領域の作業中ビットを立て、データを書き換え、パリティを計算書き換えし、作業中ビットを落としているが、停電のバックアップは不揮発記憶装置のみであり、システム全体のバックアップではない。
特許文献5においては、不揮発性メモリは、一括消去可能な複数のブロックに分割され、ブロックには、ブロックの論理アドレスが格納され、ファイルが複数のブロックに亘る場合には次のブロックの論理アドレスである連結アドレスが格納され、ファイルがブロックで終了している場合には最終ブロックであることを示すフラグが格納され、連結アドレスが指し示す論理アドレスが存在しないことが検出されたとき、ブロックの連結アドレスが指し示すブロックとして新規ブロックが割り当てられ、新規ブロックに正しく読めるページまでのデータがコピーされ、新規ブロックに最終ブロックであることを示すフラグが格納されるが、この仕組みでは停電時において、不揮発メモリのデータが修復されるだけでありシステム全体はバックアップされない。
上記の特許文献では解決されず、本発明によって解決しようとする問題点は、突然の異常電源断が発生しても電源復帰後に短時間で復旧できるコンピュータシステムを提供することである。
本発明は、必要な時だけ電源が投入され、既定時間アイドリング状態が続くと、次にアクセスがあるまで電源を切断してCPUを停止させることによりシステムを省電力化するコンピュータシステムを提供するために、ネットワークで店舗端末からデータを受信する通信手段と、受信したデータを既定のブロック化された固定アドレスに格納するメモリ手段と、前記店舗端末から受信したデータを計算処理するデータ処理手段と、前記メモリ手段の接続相手を選択制御する外部制御可能型ラッチ回路とで構成されるユニットを複数組み合わせたコンピュータシステムであって、前記メモリ手段とデータ処理手段とラッチ回路は電源が切断されても電源切断直前の状態を保持するようにした。これにより複数MPUでマッピングを可能とした。
これにより、稼働時は大電力を消費するコンピュータシステムであっても非稼働時は待機電力のみを消費し、省エネルギーのみならずハードウェアの寿命を延命するのでコンピュータシステム全体の耐久性も向上する。
また、前記ラッチ回路が、不揮発性メモリで構成され、電源が瞬断されても処理状態を維持すること、前記データ処理手段をMPUとプログラム格納可能な不揮発性メモリで構成すること、前記通信手段が店舗端末からデータを受信したことをトリガーとして前記通信手段から前記MPUの電源投入指令を出し、共通クロックの既定倍数時間毎にバケツリレー方式で連鎖的にMPUを順次起動させること、前記通信手段が店舗端末から受信するデータは暗号化されていて、前記通信手段によって復号化されること、複数の前記MPUが固有アドレスを持つ前記メモリ手段のデータを共有し、前記ラッチ回路による切替で使用されることなども考えられる。
本発明の電源停止型コンピュータシステムは、業務毎に小電力MPUをあてコマンドで区切ったバッチ処理によるプログラムを使うことにより、従来は24時間連続稼働しなくてはならなかったオンラインシステムがオンデマンド処理できるようになるので大幅な電力の節約と機器寿命の延命が可能となり、京都議定書において決議されたCO排出量低減に寄与する。
以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、以下の説明において、同一機能を有するものは同一の符号とし、その繰り返しの説明は省略する。
図1は、本発明における電源停止型コンピュータシステムの構成図である。第1の店舗にある3台のPOS端末7a〜7cに一旦蓄積されたPOSデータは、ローカルサーバー5上で動作するデータベースサーバーソフト上に蓄積される。その後、夜間になると、前記ローカルサーバー5で暗号化されたPOSデータが全国の店舗にあるローカルサーバー5から、ネットワーク4を介して送信され、暗号・復号モデムで復号されたPOSデータが電源停止型コンピュータシステム1に送信され、復号やデータ処理の後、統合データベース3に売上データとしてまとめられる。
図2は本発明における電源停止型コンピュータシステムのユニット構成図である。暗号・復号モデム2には、左側の矢印で前記ネットワーク4からPOSデータが入力され、自律型I/Oインターフェース8に送られる。
暗号・復号モデム2は、図1のローカルサーバー5、6にて暗号化されたPOSデータに対して復号する機能を持ち、POS端末7a〜7gで生成したPOSデータを平文化して自律型I/Oインターフェース8に送出する。
自律型I/Oインターフェース8から先のプログラマブル・トグルスイッチ10以降のオフラインCPU14については、タスクが終了してデータ入力が無い場合は、所定の時間を経過すると電源が切断されていて、自律型I/Oインターフェース8からの信号入力がトリガーとなってオフラインCPU14を起動させる仕組みになっている。
自律型I/Oインターフェース8からの信号入力により起動したプログラマブル・トグルスイッチ10は所定のプロトコルに従ってメインメモリ(RAM)11とMPUユニット12a〜12eとメインメモリ(RAM)11を既定のプロトコルに従って接続の切替を行うことにより所定のデータ処理を行う。
上記において、MPUユニット12a〜12eは演算処理をするマイクロプロセッサMPUとプログラム格納可能な不揮発性メモリで構成されている。
MPUユニットは、処理速度によって分けられた業務処理を終了したときは、それぞれ終了フラグを立て、加えて自立型I/Oインターフェース8が受信をしないときは、即座に節電モードに入る。
また、上記複数のMPUユニット12a〜12eがデータを共有するために、メインメモリ(RAM)内に領域設定された共通のメモリ領域を適宜切り替えながら使用することにより従来のマンマシンインターフェースを持つ汎用ノイマンコンピュータのように頻繁なメモリマッピングをすることなくデータ処理ができるようになる。
前記所定のデータを受信すると、プログラマブル・トグルスイッチ10はスイッチc0とスイッチc1を接続して、メインメモリ(SRAM)11の所定アドレスのデータを自律型I/Oインターフェース8に戻し、自律型I/Oインターフェース9を介して統合データベース3に処理済みデータを格納する。
また統合データベース3のデータは、自律型I/Oインターフェース9からメインメモリ(SRAM)11に書き込まれ、自律型I/Oインターフェース9を介してDBアクセス端末13で表示することが出来る。
一連のデータ処理が終了し、所定の時間、例えば5分間何も自律型I/Oインターフェース8からプログラマブル・トグルスイッチ10に信号が送られて来ない場合は、プログラマブル・トグルスイッチ10以降のオフラインCPU14は電源を切断して節電モードに入る。
前記節電モードにおいて、プログラマブル・トグルスイッチ10及びSRAM11は内部の状態を保持し、次に自律型I/Oインターフェース8からプログラマブル・トグルスイッチ10に信号が送られて来た時にすぐ所定のデータ処理ができるレイアウトとなっている。
また、何らかの外的な電源障害によってシステム全体の電源が切断された場合においても、プログラマブル・トグルスイッチ10は動作停止寸前の状態を保持し、次に電源が投入された時に、MPU並びにプログラマブル・トグルスイッチ10自身、メインメモリ(RAM)11のデータを使って停電直前の作業を継続することができる。
なお、統合データベース3については、従来のシステム、例えば統合データベースとしてマイクロソフト社のSQLサーバーや、オラクル・インターナショナル・コーポレーション社のORACLE(登録商標)などのリレーショナルデーターベースRDBが使える。
また、DBアクセス端末13も、既存のサーバーや市販データベースと接続可能なコンピュータシステムを使うことができる。
上記において、例えばPOSの販売データと商品ごとの部門マスタから販売実績を抽出し、部門ごとに集計を実行する場合は、MPUユニットを5個並列に設けることにより5つのコマンドで処理することが出来る。
まず、元データとして販売店コード(1)、商品コード(2)、販売日(3)、売れ数(4)、売上げ(5)、レジでの値引き額(6)の6項目からなる販売データ(URE)をPOSから受信する。
0001000000720071201117 8335 -145
0001000000720071203 221154700
0001000000720071205 85 59500
0001000000720071206 29320527-17
0001000000720071207 445311500
00020000007 2007120215011768-1268
00020000007 20071203 588411600
0002000000720071204444310800
次に、統合データベース3から、商品コード(1)、商品の部門コード(2)、部門名(3)の項目からなる部門マスタ(BUMON)を検索する。
0000007001野菜
0000017001野菜
0000021002果物
0000025002果物
0000027001野菜
0000030001野菜
0000043001野菜
ここで第1番目のMPUを使って、Linuxコマンド“awk”を使って、前記販売データ(URE)から、2007年12月1日の実績を抽出する。
awk'$3==”20071201”ure>file1
(file1)
00010000007 20071201117 8335 -145
0003 0000007 2007120153038118-1018
00040000007 2007120163045200-1100
0006 0000007 20071201586410200
0007 00000072007120179 55300
0009 0000007 20071201552386400
次に第2番目のMPUで“join”コマンドで部門マスタとマッチングして各商品コードに部門コードと部門名を付ける。
joinl key=2bumon filel〉file2
(file2)
00010000007001野菜200712011178335-145
00030000007001野菜2007120153038118-1018
00040000007001野菜2007120163045200-1100
00060000007001野菜20071201586410200
00070000007001野菜200712017955300
00090000007001野菜20071201552386400
更に、第3番目のMPUで“sort”コマンドを使って、部門コードで集計する準備として、部門コードで並び替える。
SOrt十2-3 file2〉 file3
(file3)
00010000007001野菜200712011178335-145
00010000017001野菜200712013152700
00010000030001野菜200712015751725000
00010000043001野菜2007120148206400
00010000048001野菜200712014151992000
00010000053001野菜20071201406216270-1090
次に、“sm2”コマンドを使って部門コードが同じ行の販売データを合計する。
Sm2346 8file3 〉 file4
(fiIe4)
001野菜283429152686222-259292
002果物226580127594914-190124
003魚介類299646174203262-263102
004肉類10223664339689-89249
005調味料19819574318782-166282
006乾物そのほか9776340032336-89066
007米4502334668039-30189
008和風冷蔵6312023714794-63064
010飲料10837863973976-94756
011酒類2037210088493-22153
更に、“sm5”コマンドを使って全ての部門の販売合計を算出する。
Sm51235 f=e4〉 file5
(file5)
1:部門コード2:部門名 3:売れ数合計4:売上げ合計5:レジ値引き額合計)
001野菜283429152686222-259292
002果物226580127594914-190124
003魚介類299646174203262-263102
004肉類10223664339689-89249
005調味料19819574318782-166282
006乾物そのほか9776340032336-89066
007米4502334668039-30189
008和風冷蔵6312023714794-63064
010飲料10837863973976-94756
011酒類2037210088493-22153
@@@@@@@1444742765620507-1267277
上記においては、各コマンド別にMPUを使ったが、コマンドのインタープリターを使ってプログラム上内で分岐させることにより上記5つのコマンドを単一プログラム化することも可能である。
図3は、電源停止型コンピュータシステムのユニットにおけるデータフローの例である。最上段が図2にある機能ブロック位置を表し、その下に信号の入出力タイミングを矢印で記載した。
アクションa1により、各店舗のPOSローカルサーバー5、6からのPOSデータが暗号・復号モデム2に入力され、POSデータはデコードされる。アクションa2によって、受信データは自律型I/Oインターフェース8に転送されて復号化後に、POSデータはデコードされる。
自立型I/Oインターフェース8に送られたデータは、アクションa3によってプログラマブル・トグルスイッチ10に送られ、更にアクションa4でメインメモリ(RAM)11にPOSデータを書き込まれる。
メインメモリ(RAM)11に格納されたデータはアクションa5で指定されたMPUユニット12a〜eのいずれかのMPUユニットに送られてデータ処理される。
データ処理されたデータはアクションa6でメインメモリ(RAM)11に戻される。ここでの処理は、プログラマブル・トグルスイッチ10の設定プログラムによってMPUユニット12a〜12cのいずれかにデータを渡してデータ処理させる。
具体的には、アクションa5で、MPU−1(12a)に演算処理を開始させ、更にMPU−2(12b)、そしてMPU−3(12c)と順次データ処理を連続して実行させる。データ処理はプログラムによっては複数回行われ、その都度MPUユニット12a〜12cとSRAM11の間をデータが行き来する。
プログラム処理が終わったデータはアクションa7で、メインメモリ(RAM)11から自律型I/Oインターフェース9に送られ、アクションa8で統合データベース3に格納される。
統合データベース3のデータは、アクションa9によって自律型I/Oインターフェース9に送られ、更にアクションa10においてメインメモリ(RAM)11にデータ転送される。
更にデータはメインメモリ(RAM)11からアクションa11において自律型I/Oインターフェース9に送られ、更にアクションa12において自律型I/Oインターフェース9からDBアクセス端末13に転送され、該データは画面表示される。
上記において、MPUユニット12a〜12cに電源が投入されると、デフォルト動作として前記プログラム格納可能な不揮発性メモリをアクセスして前記命令コードなどを逐次実行することにより演算機能ブロックとして働く。例えば、前記プログラム格納可能な不揮発性メモリにひとつのコマンドを実行するプログラムを格納しておけば、ひとつのMPUユニットがひとつのコマンドを実行する機能を持たせることができる。
前記プログラム格納可能な不揮発性メモリに格納するプログラム内にインタープリタプログラムを置くことにより、複数のコマンドがひとつのMPUユニットに入力された場合に、入力コマンド別に実行プログラムを選択することができるのでひとつのMPUユニットを単機能ではなく多機能MPUユニットとして構成することができるようになる。
上記の通り、MPUユニット12a〜cによって演算処理されたPOSデータは一連の処理が終了するとアクションa8によってSRAM11に送られて保存されるが、MPUユニット12a〜cは、演算途中で電源が落ちた時にも、内部遷移状態を維持し、再び電源が投入された時には電源遮断直前の状態から自動復帰する機能を持ち、一連の処理が終了した状態ではメモリをクリアし、デフォルト状態で処理データを待つモードとなり、同時に処理フラグを降ろす。
また、各店舗からデータの要求があったときは、統合データベース3にセッションを開き、データを取得することができる(アクションa13)。
メインメモリ11にはあらかじめ計算された固定サイズでパーティションされたメモリブロックが割り当てられている。これによりMPUなどからのアクセスが高速化される。また従来の動的メモリアロケーション方式とは異なりスタティックメモリでメモリアクセスが出来るので、電源切断の後に電源が再投入された場合でも電源切断直前の状態を維持し、作業を継続できる。
多店舗システム、特に全国展開するフランチャイズチェーンなどにおいては業界のサービス競争で生き残るため長時間営業が常態化し、各店舗に設置されたPOSシステムからのデータ受信も24時間体制をとらざるを得ない一方、受信データ量は一定しないので、常に最大の受信キャパシティーを維持する必要があったが、本発明の電源停止型コンピュータシステムにおいては、外部と通信する通信インターフェース以降のいわゆるメインフレームをオフライン化して外部からデータを受信した時だけ動作させるので大幅な省電力が可能となり、電力会社の発電量も減らすことができるので日本国としての京都議定書で設定したCO削減目標を達成する原動力ともなり得る。
電源停止型コンピュータシステムの構成図 電源停止型コンピュータシステムのユニット構成図 電源停止型コンピュータシステムのデータフロー例 従来の汎用パーソナルコンピュータの構成
符号の説明
1…電源停止型コンピュータシステム、 2…暗号・復号モデム、 3…統合データベース、 4…ネットワーク、 5…ローカルサーバー、 6…ローカルサーバー、 7a〜g…POS端末、 8…自律型I/Oインターフェース、 9…自律型I/Oインターフェース、10…プログラマブル・トグルスイッチ、 11…メインメモリ(RAM)、12a〜c…MPUユニット、 13…DBアクセス端末、 14…オフラインCPU、 15…ディスプレイ、 16…書き出し用MPU、 17…入出力ポート、 18…チップイネーブル端子、 101…CPU、 102…マザーボード、 103…プログラム格納可能な不揮発性メモリ, 104…ハードディスク、 105…メモリ、 106…キーボード、 107…マウス、 108…ディスプレイ。
本発明は、必要な時だけ電源が投入され、既定時間アイドリング状態が続くと、次にアクセスがあるまで電源を切断してCPUを停止させることによりシステムを省電力化するコンピュータシステムを提供するために、ネットワーク経由で店舗端末からデータを受信・処理する電源停止型コンピュータシステムであって、
この電源停止型コンピュータシステムは、通信手段と、自律型I/Oインターフェースと、前記店舗端末から送られたデータにより制御されるプログラマブル・トグルスイッチと、前記店舗端末から受信したデータを計算処理するデータ処理手段と、受信したデータをブロック化された固定アドレスに格納する共有メモリと、処理済みデータを格納する統合データベースとで構成されており、
前記共有メモリは、前記プログラマブル・トグルスイッチによって、前記自律型I/Oインターフェース、前記データ処理手段および前記統合データベースのいずれか1つと選択的に接続され、
前記データ処理手段は、MPUユニットとプログラム格納可能な不揮発性メモリからなり、
前記データ処理手段、前記プログラマブル・トグルスイッチおよび前記共有メモリは、電源を切断した状態で電源遮断直前の内部状態を保持し、
前記自律型I/Oインターフェースに店舗端末からネットワーク経由でデータが入力されない時には、前記自律型I/Oインターフェースが、前記プログラマブル・トグルスイッチと前記データ処理手段との電源を切断し、
前記自律型I/Oインターフェースに店舗端末からネットワーク経由でデータが入力された時には、前記自律型I/Oインターフェースが、店舗端末からの信号入力をトリガーとして前記プログラマブル・トグルスイッチと前記データ処理手段とを起動させ、
前記プログラマブル・トグルスイッチが起動することで、前記共有メモリと前記データ処理手段との間の接続を前記プログラムに従って切り替えた上で、所定のデータ処理を行って処理済みデータを作成し、前記共有メモリの所定アドレスに書き込み、
前記データ処理手段が所定の作業を終了した時には、前記プログラマブル・トグルスイッチは、前記共有メモリの所定アドレスに保存した処理済みデータを前記共有メモリから前記プログラマブル・トグルスイッチを介して前記統合データベースに格納するようにした。
また、前記通信手段が店舗端末から受信するデータは暗号化されていて、前記通信手段によって復号化されるようにすることも考えられる。
本発明は、必要な時だけ電源が投入され、既定時間アイドリング状態が続くと、次にアクセスがあるまで電源を切断してCPUを停止させることによりシステムを省電力化するコンピュータシステムを提供するために、ネットワーク経由で店舗端末からのPOSデータを受信・処理するために通信手段と、自律型I/Oインターフェースと、プログラマブル・トグルスイッチと、データ処理手段と、共有メモリと、統合データベースで構成された電源停止型コンピュータシステムにおいて、前記通信手段が前記ネットワーク経由で店舗端末から受信したPOSデータを自律型I/Oインターフェースに送信する機能を持ち、前記自律型I/Oインターフェースが前記通信手段から受信した前記POSデータを前記プログラマブル・トグルスイッチに送信する機能を持ち、前記プログラマブル・トグルスイッチが前記共有メモリのスイッチと前記自律型I/Oインターフェース、前記データ処理手段および前記統合データベースのいずれか1つのスイッチとを選択的に接続することにより、前記自律型I/Oインターフェースと接続される時は前記POSデータを受信して設定プログラムに従った制御を受ける機能を持ち、
前記データ処理手段がMPUユニットとプログラム格納可能な不揮発性メモリによって構成されると共に、前記店舗端末から受信したデータを計算処理する機能を持ち、前記共有メモリが前記プログラマブル・トグルスイッチを介して前記自律型I/Oインターフェースから入力した前記POSデータをブロック化された固定アドレスに格納する機能を持ち、前記統合データベースが前記自律型I/Oインターフェースを介して前記プログラマブル・トグルスイッチと接続され、プログラム処理が済んだデータを格納する機能を持ち、前記自律型I/Oインターフェースにデータが入力されない時には、プログラマブル・トグルスイッチとMPUユニットの電源が切断され、この電源切断状態において、前記データ処理手段、前記プログラマブル・トグルスイッチおよび前記共有メモリは電源遮断直前の内部状態を保持し、前記自律型I/Oインターフェースにデータが入力された時には、プログラマブル・トグルスイッチとMPUが起動され、前記プログラマブル・トグルスイッチが起動することにより該プログラマブル・トグルスイッチが前記共有メモリと前記データ処理手段との間の接続を前記プログラムに従って切り替えた上で、前記データ処理手段が所定のデータ処理を行って処理済みデータを作成し、データ処理手段が前記共有メモリの所定アドレスに前記処理済みデータを書き込み、前記データ処理手段が所定の作業を終了した時には、前記共有メモリの所定アドレスに保存した処理済みデータが自律型I/Oインターフェースを介して統合データベースに格納されるようにした。
本発明は、必要な時だけ電源が投入され、既定時間アイドリング状態が続くと、次にアクセスがあるまで電源を切断してCPUを停止させることによりシステムを省電力化するコンピュータシステムを提供するために、ネットワーク経由で店舗端末からのPOSデータを受信・処理するために通信手段と、第1および第2の自律型I/Oインターフェースと、プログラマブル・トグルスイッチと、データ処理手段と、共有メモリと、統合データベースで構成された電源停止型コンピュータシステムにおいて、
前記通信手段が前記ネットワーク経由で店舗端末から受信したPOSデータを前記第1の自律型I/Oインターフェースに送信する機能を持ち、
前記第1の自律型I/Oインターフェースが前記通信手段から受信した前記POSデータを前記プログラマブル・トグルスイッチに送信する機能を持ち
前記プログラマブル・トグルスイッチが前記共有メモリのスイッチと前記第1および第2の自律型I/Oインターフェース、および前記データ処理手段のいずれか1つのスイッチとを選択的に接続することにより、前記第1の自律型I/Oインターフェースと接続される時は前記POSデータを受信して設定プログラムに従った制御を受ける機能を持ち、
前記データ処理手段がMPUとプログラム格納可能な不揮発性メモリによって構成されると共に、前記店舗端末から受信したデータを計算処理する機能を持ち、
前記共有メモリが前記プログラマブル・トグルスイッチを介して前記第1の自律型I/Oインターフェースから入力した前記POSデータをブロック化された固定アドレスに格納する機能を持ち、
前記統合データベースが前記第2の自律型I/Oインターフェースを介して前記プログラマブル・トグルスイッチと接続され、プログラム処理が済んだデータを格納する機能を持ち、
前記第1の自律型I/Oインターフェースにデータが入力されない時には、プログラマブル・トグルスイッチとMPUの電源が切断され、この電源切断状態において、前記データ処理手段、前記プログラマブル・トグルスイッチおよび前記共有メモリは電源遮断直前の内部状態を保持し、
前記第1の自律型I/Oインターフェースにデータが入力された時には、プログラマブル・トグルスイッチとMPUが起動され、前記プログラマブル・トグルスイッチが起動することにより該プログラマブル・トグルスイッチが前記共有メモリと前記データ処理手段との間の接続を前記設定プログラムに従って切り替えた上で、前記データ処理手段が所定のデータ処理を行って処理済みデータを作成し、前記プログラマブル・トグルスイッチを介して前記共有メモリの所定アドレスに前記処理済みデータを書き込み、
前記データ処理手段が所定の作業を終了した時には、前記共有メモリの所定アドレスに保存した処理済みデータが前記第2の自律型I/Oインターフェースを介して統合データベースに格納されるようにした。

Claims (6)

  1. ネットワークで店舗端末からデータを受信する通信手段と、受信したデータを既定のブロック化された固定アドレスに格納するメモリ手段と、前記店舗端末から受信したデータを計算処理するデータ処理手段と、前記メモリ手段の接続相手を選択制御する外部制御可能型ラッチ回路とで構成されるユニットを複数組み合わせたコンピュータシステムであって、
    前記メモリ手段とデータ処理手段とラッチ回路は電源が切断されても電源切断直前の状態を保持していることを特徴とする電源停止型コンピュータシステム。
  2. 請求項1に記載のコンピュータシステムにおいて、
    前記ラッチ回路は、不揮発性メモリで構成され、電源が瞬断されても処理状態を維持することを特徴とする電源停止型コンピュータシステム。
  3. 請求項1又は請求項2のいずれかに記載のコンピュータシステムにおいて、
    前記データ処理手段はMPUとプログラム格納可能な不揮発性メモリで構成されていることを特徴とする電源停止型コンピュータシステム。
  4. 請求項3に記載のコンピュータシステムにおいて、
    前記通信手段が店舗端末からデータを受信したことをトリガーとして前記通信手段から前記MPUの電源投入指令を出し、共通クロックの既定倍数時間毎にバケツリレー方式で連鎖的にMPUを順次起動させることを特徴とする電源停止型コンピュータシステム。
  5. 請求項1乃至請求項4のいずれかに記載のコンピュータシステムにおいて、
    前記通信手段が店舗端末から受信するデータは暗号化されていて、前記通信手段によって復号化されることを特徴とする電源停止型コンピュータシステム。
  6. 請求項1乃至請求項5のいずれかに記載のコンピュータシステムにおいて、
    複数の前記MPUが固有アドレスを持つ前記メモリ手段のデータを共有し、前記ラッチ回路によりMPUを選択することにより共有メモリとの接続を切り替えて使用されることを特徴とする電源停止型コンピュータシステム。
JP2008028414A 2008-02-08 2008-02-08 電源停止型コンピュータシステム Expired - Fee Related JP4166268B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008028414A JP4166268B1 (ja) 2008-02-08 2008-02-08 電源停止型コンピュータシステム
PCT/JP2009/000404 WO2009098861A1 (ja) 2008-02-08 2009-02-03 電源停止型コンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008028414A JP4166268B1 (ja) 2008-02-08 2008-02-08 電源停止型コンピュータシステム

Publications (2)

Publication Number Publication Date
JP4166268B1 JP4166268B1 (ja) 2008-10-15
JP2009187418A true JP2009187418A (ja) 2009-08-20

Family

ID=39916242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008028414A Expired - Fee Related JP4166268B1 (ja) 2008-02-08 2008-02-08 電源停止型コンピュータシステム

Country Status (2)

Country Link
JP (1) JP4166268B1 (ja)
WO (1) WO2009098861A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525331B2 (en) 2008-12-22 2013-09-03 Ams Ag Chip design having integrated fuse and method for the production thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149403A (ja) * 1992-11-04 1994-05-27 Sharp Corp 情報処理装置
JPH08195759A (ja) * 1995-01-18 1996-07-30 Hitachi Cable Ltd マルチポートブリッジ
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
JP4157347B2 (ja) * 2002-09-13 2008-10-01 富士通株式会社 ゲートウェイカード、ゲートウェイ装置、ゲートウェイ制御方法およびゲートウェイ制御プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525331B2 (en) 2008-12-22 2013-09-03 Ams Ag Chip design having integrated fuse and method for the production thereof

Also Published As

Publication number Publication date
WO2009098861A1 (ja) 2009-08-13
JP4166268B1 (ja) 2008-10-15

Similar Documents

Publication Publication Date Title
JP5705309B2 (ja) バックアップ・プロセスを処理する方法、システム、及びコンピュータ・プログラム
US7480819B1 (en) Method for boot recovery
US9280433B2 (en) Hardware diagnostics and software recovery on headless server appliances
US20070208918A1 (en) Method and apparatus for providing virtual machine backup
US7694169B2 (en) Restoring a client device
CN102779080B (zh) 生成快照的方法、利用快照进行数据恢复的方法及装置
JPH10177498A (ja) フォルトトレラント・コンピュータ・システムのメモリ・マネージメント
JP4888935B2 (ja) ストレージシステム
US9998537B1 (en) Host-side tracking of data block changes for incremental backup
JP4662743B2 (ja) データ2重化システム
US6636984B1 (en) System and method for recovering data from mirror drives following system crash
US20070050577A1 (en) Information processing apparatus, information processing apparatus control program, and information processing apparatus control method
US20070143591A1 (en) Method for non-destructive restoration of a corrupted operating system
JP4166268B1 (ja) 電源停止型コンピュータシステム
JP2010257340A (ja) 情報処理装置、情報処理方法及びプログラム
JP3194900B2 (ja) ハードディスクドライブを有するコンピュータのメモリ管理方法
KR101393034B1 (ko) 시스템 복원 장치 및 방법
JP2004362221A (ja) ハードディスクバックアップリカバリーシステム、およびハードディスクバックアップリカバリー方法、および情報処理装置
TW200417859A (en) Storage system and method with snapshot backup function
CN103955412A (zh) 一种电脑硬盘数据恢复设备及其方法
JP2007034551A (ja) データの二重化管理方法
JP2010004293A (ja) 画像形成装置、画像形成装置の書き込みエラー検知方法
JP7093012B2 (ja) ディスクデバイス装置、情報処理システム、及び復元プログラム
TW409211B (en) Method for protecting computer system data safety
JP2002082821A (ja) ファイル管理装置、その方法及び記録媒体

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees