JP2009182140A - Method of forming thin film, device for plasma deposition and storage medium - Google Patents

Method of forming thin film, device for plasma deposition and storage medium Download PDF

Info

Publication number
JP2009182140A
JP2009182140A JP2008019574A JP2008019574A JP2009182140A JP 2009182140 A JP2009182140 A JP 2009182140A JP 2008019574 A JP2008019574 A JP 2008019574A JP 2008019574 A JP2008019574 A JP 2008019574A JP 2009182140 A JP2009182140 A JP 2009182140A
Authority
JP
Japan
Prior art keywords
thin film
film
plasma
processed
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008019574A
Other languages
Japanese (ja)
Inventor
Takashi Sakuma
隆 佐久間
Tatsuo Hatano
達夫 波多野
Yasushi Mizusawa
寧 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008019574A priority Critical patent/JP2009182140A/en
Priority to PCT/JP2008/072256 priority patent/WO2009096095A1/en
Priority to TW98102601A priority patent/TW200943426A/en
Publication of JP2009182140A publication Critical patent/JP2009182140A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/32—Vacuum evaporation by explosion; by evaporation and subsequent ionisation of the vapours, e.g. ion-plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of forming a thin film that prevents the formation of an overhang portion in the periphery of an opening of the recess of a workpiece, and consequently fills the recess without causing pinch-off and voids. <P>SOLUTION: The method of forming a thin film includes a film forming process in which metal particles generated by sputtering a metal target 96 composed of a metal having a high melting point are ionized and a thin film containing the metal having the high melting point is accumulated on the surface of the workpiece 2 having a recess, which is mounted on a mounting base 60, by introducing in ionized metal particles by a bias electric power. In the process, the workpiece is heated and kept at a flow temperature which causes the flow of the film to be accumulated. Consequently, surface diffusion is caused and the formation of the overhang portion around the opening of the recess on the surface of the workpiece is prevented. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、薄膜の形成方法、プラズマ成膜装置及び記憶媒体に係り、特に半導体ウエハ等の被処理体に形成されている凹部を埋め込む時等に形成するバリヤ層等を形成する薄膜の形成方法、プラズマ成膜装置及び記憶媒体に関する。   The present invention relates to a method for forming a thin film, a plasma film forming apparatus, and a storage medium, and more particularly, a method for forming a thin film for forming a barrier layer or the like that is formed when a recess formed in an object to be processed such as a semiconductor wafer is embedded. The present invention relates to a plasma film forming apparatus and a storage medium.

一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、従来は主としてアルミニウム合金が用いられていたが、最近は線幅やホール径が益々微細化されて、且つ動作速度の高速化が望まれていることからタングステン（Ｗ）や銅（Ｃｕ）等も用いられる傾向にある。   Generally, in order to manufacture a semiconductor device, a semiconductor device is repeatedly subjected to various processes such as a film forming process and a pattern etching process to manufacture a desired device. The line width and hole diameter are becoming increasingly finer than requested. Conventionally, aluminum alloys have been mainly used as wiring materials and embedding materials. Recently, however, the line width and hole diameter are becoming increasingly finer, and the operation speed is desired to be increased. (W), copper (Cu) and the like tend to be used.

そして、上記Ａｌ、Ｗ、Ｃｕ等の金属材料を配線材料やコンタクトのためのホールの埋め込み材料として用いる場合には、例えばシリコン酸化膜（ＳｉＯ２ ）等の絶縁材料と上記金属材料との間で例えばシリコンの拡散が生ずることを防止したり、膜の密着性を向上させる目的で、或いはホールの底部でコンタクトされる下層の電極や配線層等の導電層との間の密着性等を向上する目的で、上記絶縁層や下層の導電層との間の境界部分にバリヤ層を介在させることが行われている。そして、上記バリヤ層としてはＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等が広く知られている（特許文献１及び２）。この点について図８を参照して説明する。 When using a metal material such as Al, W, or Cu as a wiring material or a hole filling material for a contact, for example, between an insulating material such as a silicon oxide film (SiO 2 ) and the metal material. For example, for the purpose of preventing the diffusion of silicon, improving the adhesion of the film, or improving the adhesion between the lower electrode contacted at the bottom of the hole and a conductive layer such as a wiring layer. For the purpose, a barrier layer is interposed at a boundary portion between the insulating layer and the lower conductive layer. As the barrier layer, a Ta film, a TaN film, a Ti film, a TiN film, and the like are widely known (Patent Documents 1 and 2). This point will be described with reference to FIG.

図８は半導体ウエハの表面の凹部の埋め込み状態を示す断面図である。図８に示すように、被処理体として例えばシリコン基板等よりなる半導体ウエハ２の表面には例えば配線層等となる導電層４が形成されており、この導電層４を覆うようにして半導体ウエハ２の表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層６が所定の厚さで形成されている。上記導電層４がトランジスタやコンデンサ等の電極等に対応する場合もある。 FIG. 8 is a cross-sectional view showing a state where the recesses on the surface of the semiconductor wafer are embedded. As shown in FIG. 8, the surface of a semiconductor wafer 2 made of, for example, a silicon substrate or the like as an object to be processed is formed with a conductive layer 4 that becomes, for example, a wiring layer, and the semiconductor wafer covers the conductive layer 4. An insulating layer 6 made of, for example, a SiO 2 film or the like is formed on the entire surface of 2 with a predetermined thickness. The conductive layer 4 may correspond to an electrode such as a transistor or a capacitor.

そして、上記絶縁層６には、上記導電層４に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部８が形成されている。尚、上記凹部８として細長いトレンチ（溝）を形成する場合もある。そして、この凹部８内の底面及び側面を含めた半導体ウエハ２の表面全体に、すなわち絶縁層６の上面全体に上述したような機能を有するバリヤ層１０を所望の厚さで形成し、更に、このバリヤ層１０上に配線材料や埋め込み材料として導電性の金属を堆積させて導電層１２を形成し、上記凹部８内を埋め込むようにしている。   The insulating layer 6 is formed with a concave portion 8 for contact such as a through hole or a via hole for making electrical contact with the conductive layer 4. In some cases, an elongated trench (groove) is formed as the concave portion 8. Then, the barrier layer 10 having the above-described function is formed with a desired thickness on the entire surface of the semiconductor wafer 2 including the bottom and side surfaces in the recess 8, that is, on the entire top surface of the insulating layer 6. A conductive metal is deposited on the barrier layer 10 as a wiring material or an embedding material to form a conductive layer 12 so that the recess 8 is embedded.

ここで上記バリヤ層１０としては種々存在し、例えばＴｉ膜及びＴｉＮ膜を順次積層してなる２層構造のバリヤ層や、ＴａＮ膜及びＴａ膜を順次積層してなる２層構造のバリヤ層や、更には、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜及びＴａＮ膜の内の１層のみを用いたバリヤ層も存在し、いずれにしても、このバリヤ層１０の上層に形成される導電層１２の種類によってバリヤ層１０の材質及び構造が決定される。   Here, various barrier layers 10 exist, for example, a barrier layer having a two-layer structure in which a Ti film and a TiN film are sequentially stacked, a barrier layer having a two-layer structure in which a TaN film and a Ta film are sequentially stacked, Furthermore, there is a barrier layer using only one of the Ti film, TiN film, Ta film, and TaN film, and in any case, the type of the conductive layer 12 formed on the upper layer of the barrier layer 10 Thus, the material and structure of the barrier layer 10 are determined.

そして、最近にあっては、上記したバリヤ層１０の材質の中で、特にＴｉ膜よりなる、或いはＴｉ膜を含むバリヤ層１０が注目されている。その理由は、Ｔｉ膜よりなるバリヤ層やＴｉ膜を含むバリヤ層は金属等の拡散を特に抑制でき、電気抵抗も非常に小さく、更には体積膨張率も小さく、配線材料との密着性も良好である等の利点を有するからである。   Recently, among the materials of the barrier layer 10 described above, a barrier layer 10 made of a Ti film or including a Ti film has attracted attention. The reason is that a barrier layer made of a Ti film or a barrier layer containing a Ti film can particularly suppress the diffusion of metals, etc., has an extremely low electrical resistance, and also has a small volume expansion coefficient and good adhesion to wiring materials. This is because it has advantages such as.

特開２００３−１４２４２５号公報JP 2003-142425 A 特開２００６−１４８０７４号公報JP 2006-148074 A

ところで、上記Ｔｉ膜は一般的にはプラズマ成膜装置を用いたプラズマスパッタ法により成膜される。図９は表面に凹部を有する半導体ウエハの表面にＴｉ膜が形成される時の状態を示す断面図である。周知のように、プラズマスパッタ法は指向性が大きいために、図９に示すように、ウエハの上面やホール等の凹部８内の底面等のようにウエハ表面に対する法線１４に直交する面には比較的厚くＴｉ膜が成膜されるのに対して、凹部８内の側面などのように上記法線１４に平行する面には比較的薄くしかＴｉ膜が成膜されない。   By the way, the Ti film is generally formed by plasma sputtering using a plasma film forming apparatus. FIG. 9 is a cross-sectional view showing a state when a Ti film is formed on the surface of a semiconductor wafer having a recess on the surface. As is well known, since the plasma sputtering method has high directivity, as shown in FIG. 9, the surface is perpendicular to the normal line 14 with respect to the wafer surface, such as the upper surface of the wafer or the bottom surface in the recess 8 such as a hole. The Ti film is formed relatively thick, whereas the Ti film is formed only relatively thin on the surface parallel to the normal line 14 such as the side surface in the recess 8.

そのため、上記凹部８内の側壁のステップカバレジを確保するために、上記Ｔｉ膜１６を成膜した直後には、例えばＡｒガスを用いたスパッタリングを行い（これを「リスパッタリング」と称す）、厚く堆積した部分のＴｉ膜をスパッタリングにより削り取って、これを堆積膜厚の薄い上記凹部８内の側面等に再付着させて全体の膜厚ができるだけ均一になるようにしている。   Therefore, in order to ensure the step coverage of the side wall in the concave portion 8, immediately after the Ti film 16 is formed, for example, sputtering using Ar gas is performed (this is referred to as “resputtering”) to increase the thickness. The deposited portion of the Ti film is scraped off by sputtering and reattached to the side surface or the like in the concave portion 8 where the deposited film thickness is thin so that the entire film thickness becomes as uniform as possible.

しかしながら、上記Ｔｉ膜１６は、スパッタリングにより比較的削り取られ易い物質であり、特に、図９に示すように、凹部８の肩部８Ａ、すなわち凹部８の開口部のコーナ部は非常に削り取られ易い。   However, the Ti film 16 is a material that is relatively easily scraped off by sputtering. In particular, as shown in FIG. 9, the shoulder 8A of the recess 8, that is, the corner portion of the opening of the recess 8 is very easily scraped. .

このため、この肩部８Ａでスパッタリングにより削り取られたＴｉ金属粒子１８Ａは対向する側の面に再付着して堆積する傾向となり、この結果、図９中で一点鎖線で示すように凹部８の開口部近傍に中央部側へ凸状に突出したオーバハング部２０が形成されてしまっていた。このため、この凹部８の開口が閉じてピンチオフが発生したり、この後工程で上記凹部８内を導電層で埋め込む際に、上記オーバハング部２０が障害となって十分に埋め込みができずに、凹部８内にボイド（空洞）が発生する、といった問題があった。   For this reason, the Ti metal particles 18A scraped off by sputtering at the shoulder portion 8A tend to be deposited again on the opposite surface, and as a result, the opening of the concave portion 8 as shown by the one-dot chain line in FIG. An overhang portion 20 protruding in a convex shape toward the central portion side has been formed in the vicinity of the portion. For this reason, the opening of the concave portion 8 is closed and pinch-off occurs, or when the concave portion 8 is filled with a conductive layer in a subsequent process, the overhang portion 20 becomes an obstacle and cannot be sufficiently filled. There was a problem that voids (cavities) were generated in the recesses 8.

上記問題は、線幅やホール径が１００ｎｍよりも大きくて設計基準が緩かった従来の場合には、Ｔｉ膜の膜厚を厚くする等の対応により防ぐことができたが、より微細化傾向が進んで、線幅やホール径として１００ｎｍ以下の設計基準が要求される現在にあっては、上記問題点の早期解決が求められている。   In the case of the conventional case where the line width and hole diameter are larger than 100 nm and the design criteria are loose, the above problem could be prevented by increasing the thickness of the Ti film. In the present situation where a design standard of 100 nm or less is required for the line width and the hole diameter, an early solution of the above problem is required.

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、被処理体の表面の凹部の開口部近傍にオーバハング部が形成されることを防止し、この結果、ピンチオフやボイドを発生させることなく凹部内を埋め込むことが可能な薄膜の形成方法、プラズマ成膜装置及び記憶媒体を提供することにある。   The present invention has been devised to pay attention to the above problems and to effectively solve them. An object of the present invention is to prevent an overhang portion from being formed in the vicinity of the opening of the recess on the surface of the object to be processed, and as a result, a thin film that can be embedded in the recess without causing pinch-off or voids. A forming method, a plasma film forming apparatus, and a storage medium are provided.

本発明者等は、バリヤ層の形成方法について鋭意研究した結果、Ｔｉ膜のプラズマスパッタリングによる成膜に際して、半導体ウエハの温度を堆積しつつあるＴｉ膜が流れ出すフロー温度に維持することによりＴｉ膜の表面拡散を生ぜしめ、これによりオーバハング部の発生を抑制することができる、という知見を得ることにより、本発明に至ったものである。   As a result of diligent research on the method of forming the barrier layer, the inventors of the present invention have found that when the Ti film is formed by plasma sputtering, the temperature of the semiconductor film is maintained at a flow temperature at which the Ti film being deposited flows out. The present invention has been achieved by obtaining the knowledge that surface diffusion can be caused, thereby suppressing the occurrence of an overhang portion.

請求項１に係る発明は、高融点金属よりなる金属ターゲットをスパッタしつつ発生した金属粒子をプラズマでイオン化し、載置台上に載置された表面に凹部を有する被処理体の表面に前記イオン化された金属粒子をバイアス電力により引き込んで高融点金属を含む薄膜を堆積する成膜工程を有する薄膜の形成方法において、前記被処理体を、前記堆積されつつある薄膜がフローを生ずるようなフロー温度に加熱した状態に維持するようにしたことを特徴とする薄膜の形成方法である。   According to the first aspect of the present invention, the metal particles generated while sputtering a metal target made of a refractory metal are ionized by plasma, and the ionization is performed on the surface of the object to be processed having a recess on the surface mounted on the mounting table. A thin film containing a refractory metal by attracting the generated metal particles with a bias power to form a thin film, wherein the object is processed at a flow temperature at which the thin film being deposited causes a flow. A thin film forming method characterized in that the thin film is maintained in a heated state.

このように、表面に凹部を有する被処理体の表面に薄膜を堆積して形成するに際して、被処理体を、堆積されつつある薄膜がフローを生ずるようなフロー温度に加熱した状態に維持するようにしたので、堆積しつつある薄膜が流れ出して表面拡散が生じ、これにより、被処理体の表面の凹部の開口部近傍にオーバハング部が形成されることを防止し、この結果、ピンチオフやボイドを発生させることなく凹部内を埋め込むことができる。   As described above, when a thin film is deposited on the surface of the object to be processed having a recess on the surface, the object to be processed is maintained in a state heated to a flow temperature at which the thin film being deposited generates a flow. As a result, the thin film that is being deposited flows out and surface diffusion occurs, thereby preventing the formation of an overhang portion near the opening of the concave portion on the surface of the object to be processed. The inside of the recess can be embedded without generating it.

この場合、例えば請求項２に記載したように、前記被処理体は、前記成膜工程が行われてる間において加熱されている。
また、例えば請求項３に記載したように、前記フロー温度は、前記被処理体の下層の耐熱温度以下である。
また、例えば請求項４に記載したように、前記バイアス電力は、５０〜１６００ワットの範囲内に設定されている。 In this case, for example, as described in claim 2, the object to be processed is heated while the film forming step is performed.
For example, as described in claim 3, the flow temperature is equal to or lower than a heat resistant temperature of a lower layer of the object to be processed.
For example, as described in claim 4, the bias power is set in a range of 50 to 1600 watts.

また、例えば請求項５に記載したように、前記薄膜はＴｉ膜であり、前記フロー温度は３００℃以上である。   For example, as described in claim 5, the thin film is a Ti film, and the flow temperature is 300 ° C. or higher.

また、例えば請求項６に記載したように、前記被処理体には、前記成膜工程を行う直前に前記被処理体を前記フロー温度に予備加熱する予備加熱工程が施される。
また、例えば請求項７に記載したように、前記予備加熱工程は、プラズマ成膜装置とは異なる予備加熱装置で行われる。 For example, as described in claim 6, the object to be processed is subjected to a preheating process in which the object to be processed is preheated to the flow temperature immediately before the film forming process is performed.
For example, as described in claim 7, the preheating step is performed by a preheating apparatus different from the plasma film forming apparatus.

請求項８に係る発明は、真空引き可能になされた処理容器と、被処理体を載置するための載置台と、前記被処理体を加熱する加熱手段と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、高融点金属よりなる金属ターゲットと、前記金属ターゲットへ前記ガスのイオンを引きつけるための電圧を供給するターゲット用の電源と、前記載置台に対してバイアス電力を供給するバイアス電源と、装置全体の動作を制御して請求項１乃至６のいずれか一項に記載の成膜方法を実行させる装置制御部とを備えたことを特徴とするプラズマ成膜装置である。   According to an eighth aspect of the present invention, there is provided a processing container that can be evacuated, a mounting table for mounting the object to be processed, a heating means for heating the object to be processed, and a predetermined gas into the processing container. A gas introduction means for introducing gas, a plasma generation source for generating plasma into the processing vessel, a metal target made of a refractory metal, and a target for supplying a voltage for attracting ions of the gas to the metal target 7. A power source for power supply, a bias power source for supplying bias power to the mounting table, and an apparatus control unit for controlling the operation of the entire apparatus to execute the film forming method according to claim 1. And a plasma film forming apparatus.

請求項９に係る発明は、真空引き可能になされた処理容器と、被処理体を載置するための載置台と、前記被処理体を加熱する加熱手段と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、高融点金属よりなる金属ターゲットと、前記金属ターゲットへ前記ガスのイオンを引きつけるための電圧を供給するターゲット用の電源と、前記載置台に対してバイアス電力を供給するバイアス電源と、装置全体の動作を制御する装置制御部とを備えたプラズマ成膜装置を用いて前記被処理体に薄膜を堆積するに際して、請求項１乃至６のいずれか一項に記載の成膜方法を実行するように制御するコンピュータに読み取り可能なプログラムを記憶する記憶媒体である。   According to a ninth aspect of the present invention, there is provided a processing container capable of being evacuated, a mounting table for mounting the object to be processed, a heating means for heating the object to be processed, and a predetermined gas into the processing container. A gas introduction means for introducing gas, a plasma generation source for generating plasma into the processing vessel, a metal target made of a refractory metal, and a target for supplying a voltage for attracting ions of the gas to the metal target A thin film is deposited on the object to be processed using a plasma film forming apparatus including a power source for power supply, a bias power source that supplies bias power to the mounting table, and a device control unit that controls the operation of the entire device. At this time, the storage medium stores a computer-readable program that is controlled to execute the film forming method according to any one of claims 1 to 6.

本発明に係る薄膜の形成方法、プラズマ成膜装置及び記憶媒体によれば、次のように優れた作用効果を発揮することができる。
表面に凹部を有する被処理体の表面に薄膜を堆積して形成するに際して、被処理体を、堆積されつつある薄膜がフローを生ずるようなフロー温度に加熱した状態に維持するようにしたので、堆積しつつある薄膜が流れ出して表面拡散が生じ、これにより、被処理体の表面の凹部の開口部近傍にオーバハング部が形成されることを防止し、この結果、ピンチオフやボイドを発生させることなく凹部内を埋め込むことができる。 According to the method for forming a thin film, the plasma film forming apparatus, and the storage medium according to the present invention, the following excellent operational effects can be exhibited.
When the thin film is deposited on the surface of the object to be processed having a recess on the surface, the object to be processed is maintained in a state heated to a flow temperature at which the thin film being deposited generates a flow. The thin film that is being deposited flows out and surface diffusion occurs, thereby preventing the formation of an overhang near the opening of the recess on the surface of the object to be processed, and as a result, without causing pinch-off or voids. The inside of the recess can be embedded.

以下に、本発明に係る薄膜の形成方法、プラズマ成膜装置及び記憶媒体の一実施態様を添付図面に基づいて詳述する。
図１は本発明のプラズマ成膜装置を有する処理システムの一例を示す模式図、図２は本発明に係るプラズマ成膜装置の一例を示す断面図である。ここではプラズマ成膜装置としてＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。 In the following, an embodiment of a thin film forming method, a plasma film forming apparatus and a storage medium according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic view showing an example of a processing system having a plasma film forming apparatus of the present invention, and FIG. 2 is a cross-sectional view showing an example of a plasma film forming apparatus according to the present invention. Here, an ICP (Inductively Coupled Plasma) type plasma sputtering apparatus will be described as an example of the plasma film forming apparatus.

まず、本発明に係るプラズマ成膜装置を有する処理システム２２の一例について説明する。図１に示すように、この処理システム２２は、真空排気可能になされた多角形状、ここでは七角形状になされた共通搬送室２４を有しており、この七角形状の共通搬送室２４の各辺に相当する部分に気密に開閉されるゲートバルブＧが設けられる。そして、この上記各辺の一辺に上記ゲートバルブＧを介して必要に応じて使用される予備加熱装置２６が接続され、また他の一辺には本発明に係るプラズマ成膜装置２８が接続される。上記予備加熱装置２６では、被処理体である半導体ウエハ２を所定の温度に加熱できるようになっている。   First, an example of the processing system 22 having the plasma film forming apparatus according to the present invention will be described. As shown in FIG. 1, this processing system 22 has a common transfer chamber 24 that is formed into a polygonal shape, here a heptagon, that can be evacuated. Gate valves G that are hermetically opened and closed are provided at portions corresponding to the respective sides. A preheating device 26 used as necessary is connected to one side of each side through the gate valve G, and a plasma film forming apparatus 28 according to the present invention is connected to the other side. . In the preheating device 26, the semiconductor wafer 2 as the object to be processed can be heated to a predetermined temperature.

また、この共通搬送室２４内には、屈伸及び旋回可能になされた第１の搬送アーム３０が設置されており、各ゲートバルブＧの方向に対してウエハ２を搬送できるようになっている。また上記各ゲートバルブＧの内の隣り合う２つの辺には、ゲートバルブＧを介して真空引き及び大気圧復帰の繰り返しが可能になされたロードロック室３２がそれぞれ接続されている。   In addition, a first transfer arm 30 that can be bent and stretched is installed in the common transfer chamber 24 so that the wafer 2 can be transferred in the direction of each gate valve G. Further, two adjacent sides of each gate valve G are connected to a load lock chamber 32 through which the evacuation and the return to atmospheric pressure can be repeated.

そして、これらのロードロック室３２には、それぞれゲートバルブＧを介して縦長のローダ室３４が接続されている。そして、このローダ室３４の一側には、Ｉ／Ｏポート３６が設けられ、このＩ／Ｏポート３６に、ウエハ２を複数枚収容したカセット容器等のウエハ収納容器３８を設置できるようになっている。また、上記ローダ室３４の一端側には、ウエハ２の位置決めを行うオリエンタ４０が設けられている。   A vertical loader chamber 34 is connected to each load lock chamber 32 via a gate valve G. An I / O port 36 is provided on one side of the loader chamber 34, and a wafer storage container 38 such as a cassette container that stores a plurality of wafers 2 can be installed in the I / O port 36. ing. An orienter 40 for positioning the wafer 2 is provided on one end side of the loader chamber 34.

更に、このローダ室３４内には、その長手方向へ移動可能になされ、且つ旋回及び屈伸可能になされた第２の搬送アーム４２が設けられており、上記ウエハ２の受け渡しを行うようになっている。   Further, in the loader chamber 34, there is provided a second transfer arm 42 which is movable in the longitudinal direction and is capable of turning and bending, and the wafer 2 is transferred. Yes.

このような処理システム２２では、上記Ｉ／Ｏポート３６に設置したウエハ収納容器３８からは第２の搬送アーム４２を用いてウエハ２を取り出し、このウエハ２をオリエンタ４０にて位置決めした後に、上記いずれか一方のロードロック室３２内へ収容する。そして、このロードロック室３２内を真空引きした後に、このウエハ２を第１の搬送アーム３０で取りに行って共通搬送室２４内に取り込む。そして、取り込んだウエハ２を、予備加熱装置２６やプラズマ成膜装置２８へ収容する。   In such a processing system 22, the wafer 2 is taken out from the wafer storage container 38 installed in the I / O port 36 by using the second transfer arm 42, and the wafer 2 is positioned by the orienter 40. It is accommodated in one of the load lock chambers 32. Then, after the inside of the load lock chamber 32 is evacuated, the wafer 2 is picked up by the first transfer arm 30 and taken into the common transfer chamber 24. The taken wafer 2 is accommodated in the preheating device 26 and the plasma film forming device 28.

また、この第１の搬送アーム３０により上記両装置２６、２８間のウエハ２の搬送も行うことになる。そして、所定の処理が完了したウエハ２は、上記した経路を逆に辿って（オリエンタ４０は通らない）、上記ウエハ収納容器３８内へ戻ることになる。   Further, the wafer 2 is transferred between the devices 26 and 28 by the first transfer arm 30. Then, the wafer 2 for which the predetermined processing has been completed follows the above-described path in the reverse direction (the orienter 40 does not pass) and returns to the wafer storage container 38.

次に、本発明に係るプラズマ成膜装置２８について説明する。図２に示すように、このプラズマ成膜装置２８は、例えばアルミニウム等により筒体状に成形された処理容器５０を有している。この処理容器５０は接地され、この底部５２には排気口５４が設けられて、圧力調整を行うスロットルバルブ５６を介して真空ポンプ５８により真空引き可能になされている。   Next, the plasma film forming apparatus 28 according to the present invention will be described. As shown in FIG. 2, the plasma film forming apparatus 28 includes a processing container 50 that is formed into a cylindrical shape with, for example, aluminum. The processing vessel 50 is grounded, and an exhaust port 54 is provided at the bottom 52 so that it can be evacuated by a vacuum pump 58 via a throttle valve 56 for pressure adjustment.

この処理容器５０内には、円板状の載置台６０が設けられる。この載置台６０は、例えばアルミニウムよりなる載置台本体６０Ａと、この上面に設置される静電チャック６０Ｂとよりなり、この静電チャック６０Ｂ上に被処理体である半導体ウエハ２を吸着して保持できるようになっている。この静電チャック６０Ｂ内には、電極６２が設けられている。   In the processing container 50, a disk-shaped mounting table 60 is provided. The mounting table 60 includes a mounting table main body 60A made of, for example, aluminum and an electrostatic chuck 60B installed on the upper surface, and the semiconductor wafer 2 as an object to be processed is sucked and held on the electrostatic chuck 60B. It can be done. An electrode 62 is provided in the electrostatic chuck 60B.

また上記載置台本体６０Ａ内には、加熱手段として例えば絶縁された抵抗加熱ヒータ６６が全面に亘って設けられており、この載置台６０上に載置したウエハ２を加熱し得るようになっている。尚、この載置台本体６０Ａに、上記加熱手段と共に、ウエハ２を必要に応じて冷却する冷媒を流す冷媒通路を形成するようにしてもよい。この載置台６０は、この下面の中心部より下方へ延びる支柱６８により支持されており、この支柱６８の下部は、上記容器底部５２を貫通している。そして、この支柱６８は、図示しない昇降機構により上下移動可能になされており、上記載置台６０自体を昇降できるようにしている。   Further, in the mounting table main body 60A, for example, an insulated resistance heater 66 is provided over the entire surface as a heating means, and the wafer 2 mounted on the mounting table 60 can be heated. Yes. In addition, you may make it form in this mounting base main body 60A with the said heating means the refrigerant | coolant channel | path which flows the refrigerant | coolant which cools the wafer 2 as needed. The mounting table 60 is supported by a column 68 extending downward from the center of the lower surface, and the lower part of the column 68 penetrates the container bottom 52. The support column 68 can be moved up and down by an elevating mechanism (not shown) so that the mounting table 60 itself can be moved up and down.

上記支柱６８を囲むようにして伸縮可能になされた蛇腹状の金属ベローズ７０が設けられており、この金属ベローズ７０は、その上端が上記載置台６０の下面に気密に接合され、また下端が上記底部５２の上面に気密に接合されており、処理容器５０内の気密性を維持しつつ上記載置台６０の昇降移動を許容できるようになっている。   A bellows-like metal bellows 70 is provided so as to be expandable and contractable so as to surround the support column 68. The metal bellows 70 has an upper end airtightly joined to the lower surface of the mounting table 60, and a lower end at the bottom 52. The table 60 is allowed to move up and down while maintaining the airtightness in the processing container 50.

また容器底部５２には、これより上方に向けて例えば３本（図示例では２本のみ記す）の支持ピン７２が起立させて設けられており、また、この支持ピン７２に対応させて上記載置台６０にピン挿通孔７４が形成されている。従って、上記載置台６０を降下させた際に、上記ピン挿通孔７４を貫通した支持ピン７２の上端部でウエハ２を受けて、このウエハ２を外部より侵入する第１の搬送アーム３０（図１参照）との間で移載ができるようになっている。このため、処理容器５０の下部側壁には、上記第１の搬送アーム３０を侵入させるために開閉可能になされたゲートバルブＧが設けられている。   For example, three support pins 72 (only two are shown in the illustrated example) are erected on the bottom 52 of the container, and described above corresponding to the support pins 72. A pin insertion hole 74 is formed in the mounting table 60. Therefore, when the mounting table 60 is lowered, the first transfer arm 30 (see FIG. 1) receives the wafer 2 at the upper end portion of the support pin 72 penetrating the pin insertion hole 74 and enters the wafer 2 from the outside. 1)). Therefore, a gate valve G that can be opened and closed is provided on the lower side wall of the processing container 50 in order to allow the first transfer arm 30 to enter.

またこの載置台本体６０Ａ上に設けた上記静電チャック６０Ｂの電極６２には、配線７６を介してチャック用電源７８及び例えば１３．５６ＭＨｚの高周波を発生する高周波電源よりなるバイアス電源８０がそれぞれ接続されており、ウエハ２を静電力により吸着保持すると共に、上記載置台６０に対してイオン引き込み用の所定のバイアス電力を印加できるようになっている。またこのバイアス電源８０はその出力されるバイアス電力を必要に応じて可変的に制御できるようになっている。   The electrode 62 of the electrostatic chuck 60B provided on the mounting table main body 60A is connected to a chuck power source 78 and a bias power source 80, for example, a high frequency power source generating a high frequency of 13.56 MHz, via a wiring 76. The wafer 2 is attracted and held by electrostatic force, and a predetermined bias power for ion attraction can be applied to the mounting table 60 described above. The bias power supply 80 can variably control the output bias power as required.

また、載置台本体６０Ａの抵抗加熱ヒータ６６には、支柱６８内に挿通された配線７７の一端が接続され、この配線７７の他端は供給電力が制御可能になされたヒータ電源７９に接続されている。   Further, one end of a wiring 77 inserted into the column 68 is connected to the resistance heater 66 of the mounting table main body 60A, and the other end of the wiring 77 is connected to a heater power source 79 whose supply power can be controlled. ing.

一方、上記処理容器５０の天井部には、例えば酸化アルミニウム等の誘電体よりなる高周波に対して透過性のある透過板８２がＯリング等のシール部材８４を介して気密に設けられている。そして、この透過板８２の上部に、処理容器５０内の処理空間８６に例えばプラズマ励起用ガスとしてのＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源８８が設けられる。   On the other hand, a transmission plate 82 that is permeable to high frequencies made of a dielectric material such as aluminum oxide, for example, is hermetically provided on the ceiling of the processing container 50 via a seal member 84 such as an O-ring. A plasma generation source 88 for generating plasma by, for example, converting Ar gas as plasma excitation gas into plasma in a processing space 86 in the processing vessel 50 is provided on the upper part of the transmission plate 82.

尚、このプラズマ励起用ガスとして、Ａｒに代えて他の不活性ガス、例えばＨｅ、Ｎｅ等の希ガスを用いてもよい。具体的には、上記プラズマ発生源８８は、上記透過板８２に対応させて設けた誘導コイル部９０を有しており、この誘導コイル部９０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源９２が接続されて、上記透過板８２を介して処理空間８６に高周波を導入できるようになっている。   As the plasma excitation gas, another inert gas such as a rare gas such as He or Ne may be used instead of Ar. Specifically, the plasma generation source 88 has an induction coil portion 90 provided corresponding to the transmission plate 82, and the induction coil portion 90 has a high frequency of, for example, 13.56 MHz for generating plasma. A power source 92 is connected so that a high frequency can be introduced into the processing space 86 through the transmission plate 82.

ここで、この高周波電源９２より出力されるプラズマ電力も必要に応じて制御できるようになっている。   Here, the plasma power output from the high frequency power source 92 can be controlled as necessary.

また上記透過板８２の直下には、導入される高周波を拡散させる例えばアルミニウムよりなるバッフルプレート９４が設けられる。そして、このバッフルプレート９４の下部には、上記処理空間８６の上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）になされた金属ターゲット９６が設けられており、この金属ターゲット９６にはＡｒイオンを引きつけるための電圧を供給するターゲット用の可変になされた直流電源９８が接続されている。尚、この直流電源に代えて交流電源を用いてもよい。   In addition, a baffle plate 94 made of, for example, aluminum is provided immediately below the transmission plate 82 to diffuse the introduced high frequency. At the lower part of the baffle plate 94, for example, a metal target 96 having an annular shape (a frustoconical shell shape) is provided so as to surround the upper side of the processing space 86. The metal target 96 is connected to a variable DC power supply 98 for the target that supplies a voltage for attracting Ar ions. An AC power supply may be used instead of this DC power supply.

従って、この可変直流電源９８から出力される直流電力も必要に応じて制御できるようになっている。また、金属ターゲット９６の外周側には、これに磁界を付与するための磁石１００が設けられている。ここでは金属ターゲット９６として高融点金属である例えばＴｉ（チタン）が用いられ、このＴｉはプラズマ中のＡｒイオンにより金属原子、或いは金属原子団としてスパッタされると共に、プラズマ中を通過する際に多くはイオン化される。尚、上記金属ターゲット９６としては、Ｔｉ、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｎｂ（ニオブ）、Ｍｎ（マンガン）、Ｔａ（タンタル）よりなる群より選択される１の材料を用いることができる。   Therefore, the DC power output from the variable DC power source 98 can be controlled as necessary. In addition, a magnet 100 for applying a magnetic field to the metal target 96 is provided on the outer peripheral side of the metal target 96. Here, for example, Ti (titanium), which is a refractory metal, is used as the metal target 96, and this Ti is sputtered as metal atoms or metal atomic groups by Ar ions in the plasma, and is often used when passing through the plasma. Is ionized. As the metal target 96, one material selected from the group consisting of Ti, Zr (zirconium), Hf (hafnium), Nb (niobium), Mn (manganese), and Ta (tantalum) can be used. .

またこの金属ターゲット９６の下部には、上記処理空間８６を囲むようにして例えばアルミニウムよりなる円筒状の保護カバー１０２が設けられており、この保護カバー１０２は接地されると共に、この下部は内側へ屈曲されて上記載置台６０の側部近傍に位置されている。また処理容器５０の底部には、この処理容器５０内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口１０４が設けられる。このガス導入口１０４からは、プラズマ励起用ガスとして例えばＡｒガスや他の必要なガス例えばＮ２ ガス等が、ガス流量制御器、バルブ等よりなるガス制御部１０６を通して供給される。 A cylindrical protective cover 102 made of, for example, aluminum is provided below the metal target 96 so as to surround the processing space 86. The protective cover 102 is grounded and the lower part is bent inward. Is located in the vicinity of the side of the mounting table 60. Further, at the bottom of the processing container 50, for example, a gas inlet 104 is provided as a gas introducing means for introducing a predetermined gas required into the processing container 50. From this gas introduction port 104, for example, Ar gas or other necessary gas such as N 2 gas is supplied as a plasma excitation gas through a gas control unit 106 including a gas flow rate controller, a valve, and the like.

ここでプラズマ成膜装置２８の各構成部は、例えばコンピュータ等よりなる装置制御部１０８に接続されて制御される構成となっている。具体的には装置制御部１０８は、バイアス電源８０、プラズマ発生用の高周波電源９２、可変直流電源９８、ガス制御部１０６、スロットルバルブ５６、真空ポンプ５８等の動作を制御し、本発明方法により薄膜を成膜する時に次のように動作する。   Here, each component of the plasma film forming apparatus 28 is configured to be connected to and controlled by an apparatus control unit 108 such as a computer. Specifically, the device control unit 108 controls the operations of the bias power source 80, the high frequency power source 92 for generating plasma, the variable DC power source 98, the gas control unit 106, the throttle valve 56, the vacuum pump 58, and the like, and according to the method of the present invention. When a thin film is formed, it operates as follows.

まず装置制御部１０８の支配下で、真空ポンプ５８を動作させることにより真空にされた処理容器５０内に、ガス制御部１０６を動作させつつＡｒガスを流し、スロットルバルブ５６を制御して処理容器５０内を所定の真空度に維持する。その後、可変直流電源９８を介して直流電力を金属ターゲット９６に印加し、更に高周波電源９２を介して誘導コイル部９０に高周波電力（プラズマ電力）を印加する。これと同時に、ヒータ電源７９も制御されて加熱手段である抵抗加熱ヒータ６６に電力を印加することによってウエハ２を所定の温度に加熱し、例えばこの温度を維持する。   First, under the control of the apparatus control unit 108, Ar gas is allowed to flow while operating the gas control unit 106 into the processing container 50 that has been evacuated by operating the vacuum pump 58, and the throttle valve 56 is controlled to control the processing container. The inside of 50 is maintained at a predetermined degree of vacuum. Thereafter, direct current power is applied to the metal target 96 via the variable direct current power source 98, and further high frequency power (plasma power) is applied to the induction coil unit 90 via the high frequency power source 92. At the same time, the heater power source 79 is also controlled to apply power to the resistance heater 66 as a heating means, thereby heating the wafer 2 to a predetermined temperature, for example, maintaining this temperature.

一方、装置制御部１０８はバイアス電源８０にも指令を出し、載置台６０に対して所定のバイアス電力を印加する。このように制御された処理容器５０内においては、誘導コイル部９０に印加されたプラズマ電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンは金属ターゲット９６に印加された電圧に引き寄せられて金属ターゲット９６に衝突し、この金属ターゲット９６がスパッタされて金属粒子が放出される。   On the other hand, the apparatus control unit 108 also issues a command to the bias power supply 80 and applies a predetermined bias power to the mounting table 60. In the processing container 50 controlled in this way, argon plasma is formed by the plasma power applied to the induction coil unit 90 to generate argon ions, and these ions are attracted to the voltage applied to the metal target 96. The metal target 96 is sputtered and metal particles are released.

また、スパッタされた金属ターゲット９６からの金属粒子である金属原子、金属原子団はプラズマ中を通る際に多くはイオン化される。ここで金属粒子は、イオン化された金属イオンと電気的に中性な中性金属原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器５０内の圧力は、例えば５ｍＴｏｒｒ程度になされており、これによりプラズマ密度を高めて、金属粒子を高効率でイオン化できるようになっている。   Further, most of the metal atoms and metal atomic groups which are metal particles from the sputtered metal target 96 are ionized when passing through the plasma. Here, the metal particles are scattered downward in a state where ionized metal ions and electrically neutral metal atoms are mixed. In particular, the pressure in the processing vessel 50 is set to, for example, about 5 mTorr, thereby increasing the plasma density so that the metal particles can be ionized with high efficiency.

そして、金属イオンは、載置台６０に印加されたバイアス電力により発生したウエハ面上の厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハ２側に加速するように引き付けられてウエハ２に堆積する。このように、高指向性を持った金属イオンにより堆積された薄膜は、基本的には垂直形状のカバレッジを得ることが可能となる。   The metal ions are attracted so as to accelerate toward the wafer 2 with strong directivity when entering an ion sheath region having a thickness of about several millimeters on the wafer surface generated by the bias power applied to the mounting table 60. To be deposited on the wafer 2. As described above, a thin film deposited by metal ions having high directivity can basically obtain vertical coverage.

ここで装置各構成部の制御は、装置制御部１０８により、所定の条件で金属膜の成膜が行われるように作成されたプログラムに基づいて制御されるようになっている。この際、例えばフレキシブルディスク、コンパクトディスク、フラッシュメモリー、ハードディスク等よりなる記憶媒体１１０に、各構成部の制御を行うための命令を含むプログラムを格納しておき、このプログラムに基づいて所定の条件で処理を行うように各構成部を制御させる。   Here, the control of each component of the apparatus is controlled by the apparatus control unit 108 based on a program created so that a metal film is formed under a predetermined condition. At this time, for example, a program including instructions for controlling each component is stored in the storage medium 110 formed of a flexible disk, a compact disk, a flash memory, a hard disk, and the like, and based on this program under predetermined conditions. Each component is controlled to perform processing.

次に、以上のように構成されたプラズマ成膜装置２８を用いて行われる本発明の薄膜の形成方法について図３及び図４も参照して説明する。
図３は凹部内に形成される薄膜の状態を説明する説明図、図４は本発明に係る薄膜の形成方法の第１の実施形態を示すフローチャートである。尚、図８及び図９に記載された部分と同一構成部分については、同一符号を付してある。 Next, a thin film forming method of the present invention performed using the plasma film forming apparatus 28 configured as described above will be described with reference to FIGS.
FIG. 3 is an explanatory view for explaining the state of the thin film formed in the recess, and FIG. 4 is a flowchart showing the first embodiment of the thin film forming method according to the present invention. In addition, the same code | symbol is attached | subjected about the component same as the part described in FIG.8 and FIG.9.

本発明は、例えば半導体ウエハ２の表面に絶縁層と導電層とを形成する際に、上記絶縁層と導電層との間に介在される薄膜としてバリヤ層を形成する際に用いられる。ここで図８においては上記絶縁層としては絶縁層６が対応し、上記導電層としては埋め込み配線用の導電層１２が対応している。   The present invention is used to form a barrier layer as a thin film interposed between the insulating layer and the conductive layer when forming an insulating layer and a conductive layer on the surface of the semiconductor wafer 2, for example. In FIG. 8, the insulating layer 6 corresponds to the insulating layer, and the conductive layer 12 for embedded wiring corresponds to the conductive layer.

まず、図２において載置台６０を下方へ降下させた状態で処理容器５０のゲートバルブＧを介して予め減圧雰囲気になされている処理容器５０内へウエハ２を搬入し（Ｓ１）、これを支持ピン７２上に支持させる。そして、この状態で載置台６０を上昇させると、この上面にウエハ２が受け渡されて載置され、このウエハ２が静電チャック６０Ｂにより載置台６０の上面に吸着される（Ｓ２）。   First, in FIG. 2, with the mounting table 60 lowered, the wafer 2 is loaded into the processing container 50 which has been previously in a reduced pressure atmosphere via the gate valve G of the processing container 50 (S1), and this is supported. It is supported on the pin 72. When the mounting table 60 is raised in this state, the wafer 2 is transferred and mounted on the upper surface, and the wafer 2 is attracted to the upper surface of the mounting table 60 by the electrostatic chuck 60B (S2).

そして、載置台６０上にウエハ２を載置して吸着固定したならば、成膜処理を開始する。この時、ウエハ２の上面には、図３（Ａ）に示すように、図８及び図９において説明した構造と同じ構造の凹部８が絶縁層６の一部に予めウエハ搬入前に前工程で形成されている。この凹部８は、溝状のトレンチや穴状のホールよりなり、この底部に下層の配線層４が露出している。   When the wafer 2 is placed on the mounting table 60 and fixed by suction, the film forming process is started. At this time, as shown in FIG. 3A, a recess 8 having the same structure as the structure described in FIGS. 8 and 9 is formed in a part of the insulating layer 6 on the upper surface of the wafer 2 in advance before the wafer is loaded. It is formed with. The recess 8 is formed of a groove-like trench or a hole-like hole, and the lower wiring layer 4 is exposed at the bottom.

まず、処理容器５０内を所定のプロセス圧力に維持しつつ加熱手段である抵抗加熱ヒータ６６への供給電力を増大して載置台６０上に載置しているウエハ２の昇温を開始する（Ｓ３）。そして、このウエハ２を所定の温度Ｔ１、すなわちこれから堆積されることになる薄膜がフロー（リフロー）を生ずるようなフロー温度まで加熱昇温して行く（Ｓ４のＮＯ）。この場合、載置台６０を予め予備加熱しておくのが望ましい。   First, while maintaining the inside of the processing vessel 50 at a predetermined process pressure, the power supplied to the resistance heater 66 as heating means is increased to start the temperature rise of the wafer 2 mounted on the mounting table 60 ( S3). The wafer 2 is heated up to a predetermined temperature T1, that is, a flow temperature at which the thin film to be deposited will flow (reflow) (NO in S4). In this case, it is desirable to preheat the mounting table 60 in advance.

この所定の温度Ｔ１は例えば４００℃程度である。尚、載置台６０には、図示しない熱電対等よりなる温度測定センサが設けられている。そして、ウエハ２の温度が所定の温度Ｔ１に到達したならば（Ｓ４のＹＥＳ）、次にプラズマを用いたスパッタ成膜へ移行する（Ｓ５）。   The predetermined temperature T1 is about 400 ° C., for example. Note that the mounting table 60 is provided with a temperature measurement sensor made of a thermocouple (not shown). If the temperature of the wafer 2 reaches the predetermined temperature T1 (YES in S4), the process proceeds to sputtering film formation using plasma (S5).

まず、プラズマ発生源８８の誘導コイル部９０にプラズマ電力を印加し、且つバイアス電源８０より所定のバイアス電力を載置台６０の静電チャック６０Ｂに印加する。更に金属ターゲット９６には可変直流電源９８より所定の直流電圧を印加して成膜を行う。ここでは、Ｔｉ合金膜を形成するためにガス導入口１０４よりプラズマ励起用ガスである例えばＡｒガスを処理容器５０内に供給する。   First, plasma power is applied to the induction coil unit 90 of the plasma generation source 88, and a predetermined bias power is applied from the bias power source 80 to the electrostatic chuck 60 </ b> B of the mounting table 60. Further, a film is formed by applying a predetermined DC voltage from the variable DC power source 98 to the metal target 96. Here, for example, Ar gas, which is a plasma excitation gas, is supplied into the processing vessel 50 from the gas inlet 104 in order to form a Ti alloy film.

これにより、プラズマ電力でもってアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはＴｉよりなる金属ターゲット９６に衝突し、この金属ターゲットがスパッタされて金属粒子が放出される。この金属粒子は、金属原子、金属原子団等よりなり、プラズマによりイオン化され、或いはイオン化されないで中性粒子のままウエハ２の方向へ飛散し、ウエハ表面に堆積して、図３（Ｂ）に示すように凹部８内の底面及び側面を含む絶縁層６の表面全体にＴｉ膜１２２よりなる薄膜としてバリヤ層１０が所定の厚さで形成される。   Thereby, argon plasma is formed with plasma power, and argon ions are generated. These ions collide with the metal target 96 made of Ti, and the metal target is sputtered to release metal particles. These metal particles are made of metal atoms, metal atomic groups, etc., and are ionized by plasma or scattered toward the wafer 2 as neutral particles without being ionized and deposited on the wafer surface, as shown in FIG. As shown, the barrier layer 10 is formed with a predetermined thickness as a thin film made of the Ti film 122 on the entire surface of the insulating layer 6 including the bottom and side surfaces in the recess 8.

この場合、プラズマによる自己バイアスや載置台６０に引加されているバイアス電力によって金属イオンは載置台６０の表面に対して直交する方向（法線）に引き込まれるように指向性を有しているので、法線１４（図９参照）と直交する面、例えば絶縁層６の上面や凹部８の底面には比較的厚くＴｉ膜１２２が堆積するが、法線１４と平行な面、例えば凹部８の側面には、上記底面と比較してＴｉ膜１２２は薄くしか堆積しない。   In this case, the metal ions have directivity so as to be drawn in a direction (normal line) perpendicular to the surface of the mounting table 60 due to self-bias by plasma or bias power applied to the mounting table 60. Therefore, the Ti film 122 is relatively thickly deposited on the surface orthogonal to the normal line 14 (see FIG. 9), for example, the upper surface of the insulating layer 6 or the bottom surface of the concave portion 8, but the surface parallel to the normal line 14, for example, the concave portion 8 The Ti film 122 is only deposited on the side surface of the thin film thinner than the bottom surface.

しかも、凹部８の開口部である肩部８Ａには、多くのＴｉ膜が堆積して中央に膨らんで行ってオーバハング部が形成される傾向にあり、この開口の面積が次第に狭くなっていく傾向にある。ここで、本発明にあっては、このプラズマスパッタリングによる成膜の期間中は、ウエハ２の温度が上記フロー温度を維持するように制御している（Ｓ６）。   Moreover, in the shoulder 8A, which is the opening of the recess 8, a large amount of Ti film is deposited and bulges in the center to form an overhang, and the area of the opening tends to be gradually reduced. It is in. Here, in the present invention, the temperature of the wafer 2 is controlled to maintain the above flow temperature during the film formation period by the plasma sputtering (S6).

このように、成膜中に亘ってウエハ２の温度をフロー温度に維持することにより、堆積しつつあるＴｉ膜１１２にはフロー温度の熱によるエネルギーのみならず、引き込みによるイオンエネルギーが加わってＴｉ膜１１２の表面が流れ出し、矢印１１４に示すように下向き方向へ表面拡散が生じることになる。すなわち、Ｔｉ膜１１２の表面積が少なくなる方向へ金属元素が移動して行く。この結果、上記肩部８Ａに堆積しつつあるＴｉ膜１１２は上記矢印１１４に示す方向へ表面拡散が生じて肩部８ＡにおけるＴｉ膜１１２の膨らみ、すなわちオーバハング部が解消されて図３（Ｃ）に示すように、開口の間口が大きい状態で維持され、且つ凹部８内の側壁にもＴｉ膜１１２を厚く堆積させることができる。   Thus, by maintaining the temperature of the wafer 2 at the flow temperature during the film formation, not only the energy due to the heat of the flow temperature but also the ion energy due to the drawing is added to the Ti film 112 being deposited, and Ti The surface of the film 112 flows out and surface diffusion occurs in the downward direction as indicated by an arrow 114. That is, the metal element moves in the direction in which the surface area of the Ti film 112 decreases. As a result, the Ti film 112 being deposited on the shoulder portion 8A is diffused in the direction indicated by the arrow 114, and the swelling of the Ti film 112 in the shoulder portion 8A, that is, the overhang portion is eliminated, and FIG. As shown in FIG. 8, the opening opening is maintained in a large state, and the Ti film 112 can be deposited thickly on the side wall in the recess 8.

従って、凹部８内の壁面に膜厚の均一性が高い状態でＴｉ膜１１２を形成することができる。そして、所定の時間の成膜処理が完了したならば、成膜処理を終了し、処理容器６０内から処理済みのウエハ２を搬出して（Ｓ７）、処理を終了することになる。   Therefore, the Ti film 112 can be formed on the wall surface in the recess 8 with a highly uniform film thickness. When the film formation process for a predetermined time is completed, the film formation process is terminated, the processed wafer 2 is unloaded from the processing container 60 (S7), and the process is terminated.

このようにして、Ｔｉ膜１１２よりなる薄膜であるバリヤ層１０の形成が完了したならば、他の装置で凹部８内の埋め込み処理を行う。例えば凹部８内にスパッタリングによりＣｕのシード膜を形成した後に、Ｃｕ電気メッキ処理により凹部８内を銅により埋め込んだり、タングステンの成膜処理により凹部８内をタングステンで埋め込んだりすることになる。   In this way, when the formation of the barrier layer 10 which is a thin film made of the Ti film 112 is completed, the embedding process in the recess 8 is performed by another apparatus. For example, after forming a Cu seed film in the recess 8 by sputtering, the recess 8 is filled with copper by Cu electroplating, or the recess 8 is filled with tungsten by a tungsten film formation process.

ここで上記ステップＳ５、Ｓ６における成膜工程では、ウエハ２のフロー温度は、Ｔｉ膜を成膜する場合には３００℃であり、この成膜期間に亘って３００℃以上を維持しておく。この場合、ウエハ温度が３００℃よりも低いと、温度が低過ぎて十分な表面拡散が生じないので好ましくない。また、表面拡散を生ぜしめるためには、ウエハ温度は高い程よいが、この凹部８の下層に形成されたトランジスタ等の素子の耐熱温度以下に設定する。この耐熱温度は、下層に作り込まれた素子の種類にもよるが、例えば４５０℃程度である。   Here, in the film forming process in steps S5 and S6, the flow temperature of the wafer 2 is 300 ° C. when a Ti film is formed, and is maintained at 300 ° C. or higher over the film forming period. In this case, it is not preferable that the wafer temperature is lower than 300 ° C. because the temperature is too low and sufficient surface diffusion does not occur. In order to cause surface diffusion, the higher the wafer temperature, the better. However, the temperature is set to be equal to or lower than the heat resistance temperature of an element such as a transistor formed in the lower layer of the recess 8. This heat-resistant temperature is, for example, about 450 ° C., although it depends on the type of element formed in the lower layer.

ここで、一般的には金属物質は融点以上に加熱すれば上述したような表面拡散が生ずるが、融点が１６００℃程度と非常に高いＴｉ膜が３００℃程度の低温でも表面拡散が生ずる理由は、バイアス電力により引き込まれるプラズマイオンによるイオンエネルギーがアシストして表面拡散が生ずるものと、考えられる。   Here, in general, when a metal substance is heated to a melting point or higher, surface diffusion as described above occurs, but the reason why surface diffusion occurs even at a low temperature of about 300 ° C. for a Ti film having a very high melting point of about 1600 ° C. It is considered that the surface energy is diffused by assisting the ion energy by the plasma ions drawn by the bias power.

この場合、バイアス電力は５０〜１６００ワットの範囲内であり、バイアス電力が５０ワットよりも小さい場合には、イオンエネルギーが十分ではなくて表面拡散が生じ難くなり、逆に、バイアス電力が１６００ワットよりも大きい場合には、スパッタリングによる成膜レートが大きくなり過ぎてしまって肩部８Ａの膨らみは表面拡散で減少する以上の速さで成長してしまい、好ましくない。   In this case, the bias power is in the range of 50 to 1600 watts, and when the bias power is less than 50 watts, the ion energy is not sufficient and surface diffusion hardly occurs, and conversely, the bias power is 1600 watts. If it is larger than the range, the film formation rate by sputtering becomes too high, and the swelling of the shoulder portion 8A grows at a rate faster than the surface diffusion decreases, which is not preferable.

更には、ターゲット金属９６に印加する直流電源９８の電圧は、１ｋＷ〜１０ｋＷの範囲が好ましい。また、プロセス時間は堆積するＴｉ膜１１２の膜厚にもよるが、例えば目標膜厚が１５ｎｍの場合には４５秒程度である。   Furthermore, the voltage of the DC power supply 98 applied to the target metal 96 is preferably in the range of 1 kW to 10 kW. The process time depends on the thickness of the Ti film 112 to be deposited, but is about 45 seconds when the target film thickness is 15 nm, for example.

また、本発明では表面拡散を生ぜしめることが必要であることから、Ｔｉ膜の成膜中、ウエハ温度をフロー温度、例えば３００℃以上に維持していればよいのであって、常に一定温度、例えば４００℃に維持するように制御してもよく、また、一定温度に維持する必要もない。   In addition, since it is necessary to cause surface diffusion in the present invention, the wafer temperature only needs to be maintained at a flow temperature, for example, 300 ° C. or more during the formation of the Ti film. For example, it may be controlled to be maintained at 400 ° C., and it is not necessary to maintain at a constant temperature.

従って、自然放熱による温度低下速度と成膜処理時間とを考慮して成膜処理完了時に３００℃以上を保持しているならば、例えばウエハ温度を一旦４００℃程度まで昇温したならば抵抗加熱ヒータ６６のヒータ電源７９をオフするようにしてもよい。   Accordingly, if the temperature is kept at 300 ° C. or higher when the film forming process is completed in consideration of the temperature decrease rate due to natural heat dissipation and the film forming process time, for example, if the wafer temperature is once raised to about 400 ° C., resistance heating The heater power source 79 of the heater 66 may be turned off.

更には、第２の実施形態として、このプラズマ成膜装置２８とは別に設けた予備加熱装置２６（図１参照）で、このウエハ２を予めフロー温度以上に予備加熱しておき、その後、直ちにこの予備加熱されたウエハ２をプラズマ成膜装置２８内へ搬入して上述したようなプラズマスパッタによるＴｉ膜の成膜処理を行うようにしてもよい。この場合には、予備加熱装置２６でウエハ２は加熱されているので、プラズマ成膜装置２８の載置台６０に加熱手段６６を設ける必要がない。尚、この場合にも、予備加熱温度は、ウエハの搬送時の自然放熱とＴｉ膜成膜時の自然放熱によるウエハ温度の低下を考慮して決定すればよい。   Furthermore, as a second embodiment, the wafer 2 is preheated to a flow temperature or higher in advance by a preheating device 26 (see FIG. 1) provided separately from the plasma film forming device 28, and immediately thereafter. The preheated wafer 2 may be carried into the plasma film forming apparatus 28 and the Ti film forming process by plasma sputtering as described above may be performed. In this case, since the wafer 2 is heated by the preheating device 26, it is not necessary to provide the heating means 66 on the mounting table 60 of the plasma film forming device 28. In this case as well, the preheating temperature may be determined in consideration of the natural heat dissipation during the transfer of the wafer and the decrease in the wafer temperature due to the natural heat dissipation during the Ti film formation.

このように、本発明によれば、表面に凹部８を有する被処理体（半導体ウエハ）２の表面に薄膜（Ｔｉ膜）１１２を堆積して形成するに際して、被処理体２を、堆積されつつある薄膜がフローを生ずるようなフロー温度に加熱した状態に維持するようにしたので、堆積しつつある薄膜１１２が流れ出して表面拡散が生じ、これにより、被処理体２の表面の凹部８の開口部近傍にオーバハング部が形成されることを防止し、この結果、ピンチオフやボイドを発生させることなく凹部内を埋め込むことができる。   As described above, according to the present invention, when the thin film (Ti film) 112 is deposited on the surface of the object to be processed (semiconductor wafer) 2 having the recess 8 on the surface, the object to be processed 2 is being deposited. Since the thin film 112 is heated to a flow temperature at which a certain thin film generates a flow, the deposited thin film 112 flows out to cause surface diffusion, thereby opening the recess 8 on the surface of the workpiece 2. An overhang portion is prevented from being formed in the vicinity of the portion, and as a result, the inside of the recess can be buried without causing pinch-off or voids.

＜本発明方法の評価＞
次に、本発明方法に従って実際に凹部を有する半導体ウエハにＴｉ膜を形成して実験を行ったので、その評価結果について図５及び図６を参照して説明する。ここでは凹部の開口の幅が３５ｎｍと４５ｎｍの溝（ｔｒｅｎｃｈ）を有するウエハに対して成膜を行った。また比較のためのウエハを加熱しないで常温（６０℃）のままで成膜を行う従来の成膜方法についても行った。 <Evaluation of the method of the present invention>
Next, an experiment was performed by forming a Ti film on a semiconductor wafer actually having a recess according to the method of the present invention. The evaluation result will be described with reference to FIGS. Here, a film was formed on a wafer having a trench having a recess opening width of 35 nm and 45 nm. For comparison, a conventional film formation method in which a film was formed at room temperature (60 ° C.) without heating the wafer was also performed.

プロセス条件は以下の通りである。
ウエハ温度：４００℃
プロセス圧力：５ｍＴｏｒｒ
バイアス電力：１００Ｗ／８００Ｗ
プラズマ用高周波電力：５．２５ｋＷ
ターゲット用電圧：９ｋＷ
成膜時間：４５ｓｅｃ（膜厚：１５ｎｍ） The process conditions are as follows.
Wafer temperature: 400 ° C
Process pressure: 5 mTorr
Bias power: 100W / 800W
High frequency power for plasma: 5.25 kW
Target voltage: 9kW
Deposition time: 45 sec (film thickness: 15 nm)

図５は凹部に形成した薄膜のオーバハング率を示すグラフ、図６は凹部に形成された薄膜の断面を示す電子顕微鏡写真である。尚、オーバハング率とは、図５に併記した凹部の断面図に示すように、ウエハ上面上の膜厚ａと凹部の開口部の水平方向における膜厚ｂとの比（ｂ／ａ）で表される。   FIG. 5 is a graph showing the overhang rate of the thin film formed in the recess, and FIG. 6 is an electron micrograph showing a cross section of the thin film formed in the recess. The overhang rate is expressed by the ratio (b / a) between the film thickness a on the upper surface of the wafer and the film thickness b in the horizontal direction of the opening of the recess, as shown in the sectional view of the recess shown in FIG. Is done.

図５に示すように、オーバハング率に関して、トレンチの幅が３５ｎｍの場合は、従来方法では７６．９％、本発明方法では４６．２％であり、またトレンチの幅が４５ｎｍの場合は、従来方法では７３．１％、本発明方法では４６．２％であり、オーバハング率に関しては共に本発明方法が従来方法よりも大幅に改善できることを確認することができた。また、この点は、図６に示す電子顕微鏡写真からも明確であり、従来方法と比較して本発明方法の場合は凹部の開口近傍に形成されるオーバハング部の厚さを大幅に抑制できることを確認することができた。尚、上記結果は載置台６０へのバイアス電力が１００ワットの場合も８００ワットの場合も同じであった。   As shown in FIG. 5, with respect to the overhang ratio, when the trench width is 35 nm, the conventional method is 76.9%, the method according to the present invention is 46.2%, and the trench width is 45 nm. The method was 73.1% and the method of the present invention was 46.2%, and it was confirmed that the method of the present invention can be significantly improved over the conventional method with respect to the overhang rate. In addition, this point is also clear from the electron micrograph shown in FIG. 6, and in the case of the method of the present invention, compared to the conventional method, the thickness of the overhang portion formed near the opening of the recess can be greatly suppressed. I was able to confirm. The above results were the same when the bias power to the mounting table 60 was 100 watts and 800 watts.

また上記実施態様では、Ｔｉ膜１１２の一層だけでバリヤ層１０を構成したが、これに限定されず、複数層でバリヤ層１０を構成してもよい。
また、上記凹部８の変形例として図７に示すような構成の凹部にも本発明を適用することができる。図７は凹部の形状の変形例を示す図である。図７に示すように、ここでは絶縁層６に形成される凹部８は、細長い溝状のトレンチ８ｘと、このトレンチ８ｘの底部の一部に形成された穴状のホール８ｙとにより構成されており、このホール８ｙの底部に下層の配線層等の導電層４が露出して、この導電層４に対して電気的なコンタクトを図ることになる。このような２段構造をＤｕａｌ Ｄａｍａｓｃｅｎｅの構造と称す。 Moreover, in the said embodiment, although the barrier layer 10 was comprised only by one layer of Ti film | membrane 112, it is not limited to this, You may comprise the barrier layer 10 by multiple layers.
The present invention can also be applied to a recess having a configuration as shown in FIG. FIG. 7 is a view showing a modification of the shape of the recess. As shown in FIG. 7, here, the recess 8 formed in the insulating layer 6 is constituted by an elongated trench 8x and a hole 8y formed in a part of the bottom of the trench 8x. Then, the conductive layer 4 such as a lower wiring layer is exposed at the bottom of the hole 8y, and electrical contact is made to the conductive layer 4. Such a two-stage structure is referred to as a dual damascene structure.

このような構造の凹部８の場合にも、前述した本発明を適用することができる。また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。   The present invention described above can also be applied to the concave portion 8 having such a structure. Although the semiconductor wafer is described as an example of the object to be processed here, the present invention is not limited thereto, and the present invention can be applied to a glass substrate, an LCD substrate, a ceramic substrate, and the like.

本発明のプラズマ成膜装置を有する処理システムの一例を示す模式図である。It is a schematic diagram which shows an example of the processing system which has the plasma film-forming apparatus of this invention. 本発明に係るプラズマ成膜装置の一例を示す断面図である。It is sectional drawing which shows an example of the plasma film-forming apparatus which concerns on this invention. 凹部内に形成される薄膜の状態を説明する説明図である。It is explanatory drawing explaining the state of the thin film formed in a recessed part. 本発明に係る薄膜の形成方法の第１の実施形態を示すフローチャートである。It is a flowchart which shows 1st Embodiment of the formation method of the thin film which concerns on this invention. 凹部に形成した薄膜のオーバハング率を示すグラフである。It is a graph which shows the overhang rate of the thin film formed in the recessed part. 凹部に形成された薄膜の断面を示す電子顕微鏡写真である。It is an electron micrograph which shows the cross section of the thin film formed in the recessed part. 凹部の形状の変形例を示す図である。It is a figure which shows the modification of the shape of a recessed part. 半導体ウエハの表面の凹部の埋め込み状態を示す断面図である。It is sectional drawing which shows the embedding state of the recessed part of the surface of a semiconductor wafer. 表面に凹部を有する半導体ウエハの表面にＴｉ膜が形成される時の状態を示す断面図である。It is sectional drawing which shows a state when Ti film | membrane is formed in the surface of the semiconductor wafer which has a recessed part on the surface.

符号の説明Explanation of symbols

２ 半導体ウエハ（被処理体）
４ 導電層
６ 絶縁層
８ 凹部
１０ バリヤ層（薄膜）
１２ 導電層
２２ 処理システム
２４ 共通搬送室
２６ 予備加熱装置
２８ プラズマ成膜装置
３０ 第１の搬送アーム
３２ ロードロック室
５０ 処理容器
６０ 載置台
６０Ａ 載置台本体
６０Ｂ 静電チャック
６２ 電極
６６ 抵抗加熱ヒータ（加熱手段）
７９ ヒータ電源
８０ バイアス電源
８８ プラズマ発生源
９２ 高周波電源
９６ 金属ターゲット
９８ 直流電源
１０４ ガス導入口（ガス導入手段）
１０８ 装置制御部
１１２ Ｔｉ膜（薄膜） 2 Semiconductor wafer (object to be processed)
4 Conductive layer 6 Insulating layer 8 Recess 10 Barrier layer (thin film)
DESCRIPTION OF SYMBOLS 12 Conductive layer 22 Processing system 24 Common transfer chamber 26 Preheating apparatus 28 Plasma film-forming apparatus 30 1st transfer arm 32 Load lock chamber 50 Processing container 60 Mounting stand 60A Mounting stand main body 60B Electrostatic chuck 62 Electrode 66 Resistance heater ( Heating means)
79 Heater power supply 80 Bias power supply 88 Plasma generation source 92 High frequency power supply 96 Metal target 98 DC power supply 104 Gas introduction port (gas introduction means)
108 Device control unit 112 Ti film (thin film)

Claims (9)

高融点金属よりなる金属ターゲットをスパッタしつつ発生した金属粒子をプラズマでイオン化し、載置台上に載置された表面に凹部を有する被処理体の表面に前記イオン化された金属粒子をバイアス電力により引き込んで高融点金属を含む薄膜を堆積する成膜工程を有する薄膜の形成方法において、
前記被処理体を、前記堆積されつつある薄膜がフローを生ずるようなフロー温度に加熱した状態に維持するようにしたことを特徴とする薄膜の形成方法。 Metal particles generated while sputtering a metal target made of a refractory metal are ionized by plasma, and the ionized metal particles are applied to the surface of the object having a recess on the surface placed on the mounting table by bias power. In a method for forming a thin film having a film forming step of pulling and depositing a thin film containing a refractory metal,
A method of forming a thin film, characterized in that the object to be processed is maintained in a state heated to a flow temperature at which the thin film being deposited generates a flow. 前記被処理体は、前記成膜工程が行われてる間において加熱されていることを特徴とする請求項１記載の薄膜の形成方法。 The thin film forming method according to claim 1, wherein the object to be processed is heated while the film forming step is performed. 前記フロー温度は、前記被処理体の下層の耐熱温度以下であることを特徴とする請求項１又は２記載の薄膜の形成方法。 3. The method for forming a thin film according to claim 1, wherein the flow temperature is equal to or lower than a heat resistant temperature of a lower layer of the object to be processed. 前記バイアス電力は、５０〜１６００ワットの範囲内に設定されていることを特徴とする請求項１乃至３のいずれか一項に記載の薄膜の形成方法。 4. The method for forming a thin film according to claim 1, wherein the bias power is set in a range of 50 to 1600 watts. 5. 前記薄膜はＴｉ膜であり、前記フロー温度は３００℃以上であることを特徴とする請求項１乃至４のいずれか一項に記載の薄膜の形成方法。 The method of forming a thin film according to claim 1, wherein the thin film is a Ti film, and the flow temperature is 300 ° C. or higher. 前記被処理体には、前記成膜工程を行う直前に前記被処理体を前記フロー温度に予備加熱する予備加熱工程が施されることを特徴とする請求項１乃至５のいずれか一項に記載の薄膜の形成方法。 6. The pre-heating step for pre-heating the object to be processed to the flow temperature immediately before performing the film forming step is performed on the object to be processed. The thin film formation method as described. 前記予備加熱工程は、プラズマ成膜装置とは異なる予備加熱装置で行われることを特徴とする請求項６記載の薄膜の形成方法。 The thin film forming method according to claim 6, wherein the preheating step is performed by a preheating apparatus different from the plasma film forming apparatus. 真空引き可能になされた処理容器と、
被処理体を載置するための載置台と、
前記被処理体を加熱する加熱手段と、
前記処理容器内へ所定のガスを導入するガス導入手段と、
前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
高融点金属よりなる金属ターゲットと、
前記金属ターゲットへ前記ガスのイオンを引きつけるための電圧を供給するターゲット用の電源と、
前記載置台に対してバイアス電力を供給するバイアス電源と、
装置全体の動作を制御して請求項１乃至６のいずれか一項に記載の成膜方法を実行させる装置制御部とを備えたことを特徴とするプラズマ成膜装置。 A processing vessel that can be evacuated;
A mounting table for mounting the object to be processed;
Heating means for heating the object to be processed;
Gas introduction means for introducing a predetermined gas into the processing container;
A plasma generation source for generating plasma in the processing vessel;
A metal target made of a refractory metal;
A power supply for the target that supplies a voltage for attracting ions of the gas to the metal target;
A bias power supply for supplying bias power to the mounting table;
A plasma film forming apparatus, comprising: an apparatus control unit that controls the operation of the entire apparatus to execute the film forming method according to claim 1. 真空引き可能になされた処理容器と、
被処理体を載置するための載置台と、
前記被処理体を加熱する加熱手段と、
前記処理容器内へ所定のガスを導入するガス導入手段と、
前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
高融点金属よりなる金属ターゲットと、
前記金属ターゲットへ前記ガスのイオンを引きつけるための電圧を供給するターゲット用の電源と、
前記載置台に対してバイアス電力を供給するバイアス電源と、
装置全体の動作を制御する装置制御部とを備えたプラズマ成膜装置を用いて前記被処理体に薄膜を堆積するに際して、
請求項１乃至６のいずれか一項に記載の成膜方法を実行するように制御するコンピュータに読み取り可能なプログラムを記憶する記憶媒体。 A processing vessel that can be evacuated;
A mounting table for mounting the object to be processed;
Heating means for heating the object to be processed;
Gas introduction means for introducing a predetermined gas into the processing container;
A plasma generation source for generating plasma in the processing vessel;
A metal target made of a refractory metal;
A power supply for the target that supplies a voltage for attracting ions of the gas to the metal target;
A bias power supply for supplying bias power to the mounting table;
When depositing a thin film on the object to be processed using a plasma film forming apparatus having an apparatus control unit for controlling the operation of the entire apparatus,
A storage medium storing a computer-readable program for controlling to execute the film forming method according to claim 1.
JP2008019574A 2008-01-30 2008-01-30 Method of forming thin film, device for plasma deposition and storage medium Pending JP2009182140A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008019574A JP2009182140A (en) 2008-01-30 2008-01-30 Method of forming thin film, device for plasma deposition and storage medium
PCT/JP2008/072256 WO2009096095A1 (en) 2008-01-30 2008-12-08 Thin film forming method, plasma film forming apparatus and storage medium
TW98102601A TW200943426A (en) 2008-01-30 2009-01-22 Thin film forming method, plasma film forming apparatus and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008019574A JP2009182140A (en) 2008-01-30 2008-01-30 Method of forming thin film, device for plasma deposition and storage medium

Publications (1)

Publication Number Publication Date
JP2009182140A true JP2009182140A (en) 2009-08-13

Family

ID=40912454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008019574A Pending JP2009182140A (en) 2008-01-30 2008-01-30 Method of forming thin film, device for plasma deposition and storage medium

Country Status (3)

Country Link
JP (1) JP2009182140A (en)
TW (1) TW200943426A (en)
WO (1) WO2009096095A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037107A1 (en) * 2009-09-24 2011-03-31 東京エレクトロン株式会社 Placing table structure and plasma film forming apparatus
JPWO2022097286A1 (en) * 2020-11-06 2022-05-12
US11810770B2 (en) 2016-03-05 2023-11-07 Applied Materials, Inc. Methods and apparatus for controlling ion fraction in physical vapor deposition processes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202040A (en) * 1987-02-17 1988-08-22 Mitsubishi Electric Corp Manufacture of semiconductor device
JP2725944B2 (en) * 1991-04-19 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション Metal layer deposition method
JP2806757B2 (en) * 1993-09-29 1998-09-30 日本電気株式会社 Method for manufacturing semiconductor device
JPH09171976A (en) * 1995-10-27 1997-06-30 Internatl Business Mach Corp <Ibm> Method and device for making coating film capable of thick film control adhere to side face and bottom part of high aspect ratio feature
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
JP2000144405A (en) * 1998-11-16 2000-05-26 Shimadzu Corp Thin film forming device
JP4021601B2 (en) * 1999-10-29 2007-12-12 株式会社東芝 Sputtering apparatus and film forming method
JP2006148074A (en) * 2004-10-19 2006-06-08 Tokyo Electron Ltd Method of depositing film and equipment for plasma-deposing film
JP5023505B2 (en) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 Film forming method, plasma film forming apparatus, and storage medium

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037107A1 (en) * 2009-09-24 2011-03-31 東京エレクトロン株式会社 Placing table structure and plasma film forming apparatus
JP2011068918A (en) * 2009-09-24 2011-04-07 Tokyo Electron Ltd Structure of mounting table, and plasma film-forming apparatus
KR101347596B1 (en) 2009-09-24 2014-01-03 도쿄엘렉트론가부시키가이샤 Placing table structure and plasma film forming apparatus
US9324600B2 (en) 2009-09-24 2016-04-26 Tokyo Electron Limited Mounting table structure and plasma film forming apparatus
US11810770B2 (en) 2016-03-05 2023-11-07 Applied Materials, Inc. Methods and apparatus for controlling ion fraction in physical vapor deposition processes
JPWO2022097286A1 (en) * 2020-11-06 2022-05-12
WO2022097286A1 (en) * 2020-11-06 2022-05-12 貴嗣 飯塚 Film formation apparatus, film formation unit and film formation method
JP7239724B2 (en) 2020-11-06 2023-03-14 貴嗣 飯塚 Film forming apparatus, film forming unit, and film forming method
CN116438326A (en) * 2020-11-06 2023-07-14 饭塚贵嗣 Film forming apparatus, film forming unit, and film forming method
CN116438326B (en) * 2020-11-06 2024-04-12 饭塚贵嗣 Film forming apparatus, film forming unit, and film forming method

Also Published As

Publication number Publication date
TW200943426A (en) 2009-10-16
WO2009096095A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
JP5023505B2 (en) Film forming method, plasma film forming apparatus, and storage medium
JP5392215B2 (en) Film forming method and film forming apparatus
JP4967354B2 (en) Seed film formation method, plasma film formation apparatus, and storage medium
JP4830421B2 (en) Metal film forming method and film forming apparatus
WO2012133400A1 (en) Method for forming copper wire
JP5767570B2 (en) Cu wiring forming method, Cu film forming method, and film forming system
JP2006148074A (en) Method of depositing film and equipment for plasma-deposing film
KR101846049B1 (en) Method of forming copper wiring, and storage medium
KR20160068668A (en) Copper wiring forming method, film forming system, and storage medium
TW201438074A (en) Method for forming copper wiring
WO2016136287A1 (en) Method for forming cu wiring and method for manufacturing semiconductor device
JP5788785B2 (en) Cu wiring forming method and film forming system
TWI651807B (en) Cu wiring manufacturing method
JP2007291439A (en) Film deposition method, plasma film deposition apparatus, and storage medium
WO2009096095A1 (en) Thin film forming method, plasma film forming apparatus and storage medium
WO2014010333A1 (en) METHOD FOR FORMING Cu WIRING, AND COMPUTER-READABLE MEMORY MEDIUM
JP2012204522A (en) DEPOSITION METHOD AND FORMATION METHOD OF Cu WIRE
JP4923933B2 (en) Barrier layer forming method and plasma film forming apparatus
US20220364230A1 (en) Pulsing plasma treatment for film densification
JP2008098378A (en) Thin film formation method and lamination structure of thin film