JP2009177801A

JP2009177801A - 信号変調回路

Info

Publication number: JP2009177801A
Application number: JP2008325654A
Authority: JP
Inventors: Shigeru Kobayashi; 茂小林; Michiaki Matsuo; 道明松尾; Junji Sato; 潤二佐藤
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2007-12-28
Filing date: 2008-12-22
Publication date: 2009-08-06
Anticipated expiration: 2028-12-22
Also published as: US8164395B2; CN101911488B; CN101911488A; JP5269576B2; US20100271148A1

Abstract

【課題】発振回路からの連続信号のレベル調整を行う場合であっても、送信電力を制御することが可能な信号変調回路を提供する。
【解決手段】信号変調回路の一例であるパルス生成回路は、発振回路と、制御信号発生回路と、逓倍回路と、フィルタと、制御部からなる。発振回路、及び逓倍回路は能動素子で構成されるアクティブ回路である。発振回路から連続信号が出力されて逓倍回路に入力され、制御信号発生回路から出力される制御信号によって逓倍回路が間欠的に動作することでパルス信号を生成し、制御部からの信号により電力レベルを簡易に調整する。
【選択図】図１

Description

本発明は、パルス生成回路、及び周波数変調回路などの無線通信における信号変調回路、送信回路に関し、特に、出力電力を調整する機能を有した信号変調回路、送信回路に関するものである。

通信技術の一方式として、パルス通信技術がある。パルス通信技術においては、パルス信号を如何にして生成するかがシステム性能を左右する。パルス信号を所望の周波数帯域の成分のみを持つ信号とするには、パルス信号をフィルタによって周波数帯域制限して特定の周波数成分のみを抜き出す方法、パルス状の制御信号により発振回路を間欠的に動作させる方法、パルス状の制御信号をミキサに入力してキャリア信号を窓掛けすることでパルス信号を生成する方法がある。

これらパルス生成回路は、要求性能として短パルス性、高いオンオフ比がある。短パルス性はパルス信号を用いた通信において通信速度向上に寄与する。高いオンオフ比は、パルス信号を用いた通信において通信品質の向上に寄与する。

図１２にミキサを用いた短パルス生成回路に関する従来技術のブロック構成を示す。また、図１３に図１２における信号波形のタイミングチャートを示す。以下、図１２と図１３を用いて従来技術の説明をする。

発振回路１２０１から出力される信号１３０１はミキサ１２０３に入力される。一方で、制御信号発生回路１２０２から出力される制御信号１３０２もミキサに入力される。信号１３０１は制御信号１３０２により窓掛けされて、パルス信号１３０３としてミキサ１２０３から出力される。この回路構成は非常に簡易であり、特段回路遅延要素もなく短パルス性の観点で優れている。しかし、発振回路１２０１からの信号がオフ時に漏洩するためにオンオフ比が低いという課題がある（非特許文献１参照）。

一方で、図１４に示すように発振回路を間欠的に動作させることで高いオンオフ比を実現する回路が提案されている。図１５は図１４における信号波形のタイミングチャートを示す。以下、図１４と図１５を用いて従来技術の説明をする。

発振回路１４０１は制御信号発生回路１２０２から出力されるパルス状の制御信号１５０１によって間欠的に動作し、電圧レベルの高いオン区間に対応してパルス信号１５０２を生成する。オフ区間では発振回路１４０１は動作しないので、信号が漏洩することもなく高いオンオフ比を実現できる。しかし、発振回路の動作開始時における動作遅延によりパルス信号１５０１の過渡特性が劣化し、良好な短パルス性を確保することが困難である（特許文献１参照）。

以上に示した従来技術では、短パルス性と高いオンオフ比の要求を同時に満たす回路構成ではない。ミキサ（図１２、図１３）を用いた従来技術では高いオンオフ比の実現が困難である。また、間欠発振回路を用いた従来技術（非特許文献１）においては、良好な短パルス性の確保が困難である。この二つの課題を解決する方法として、逓倍回路を間欠的に動作させることでパルス信号を生成する間欠逓倍技術がある。

間欠逓倍技術では、逓倍回路を制御信号によって直接制御して間欠的に動作させることで、高いオンオフ比を実現する。間欠逓倍技術を用いたパルス生成回路は、発振回路と間欠逓倍回路とフィルタで構成される。発振回路で生成された連続信号は間欠逓倍回路に入力される。間欠逓倍回路には、前期連続信号と、電圧レベルの高いオン区間と電圧レベルの低いオフ区間を有したパルス状の制御信号が入力される。間欠逓倍回路は制御信号によって間欠的に動作する。オン区間においては回路が動作することで高調波を生成し、オフ区間では回路が動作しないことで高調波生成を抑止する。オフ区間に漏洩する連続信号は、間欠逓倍回路の後段に設けるフィルタによって除去され、出力信号としてパルス信号を得る。これにより短パルス性と高いオンオフ比の両立が可能となる。このように、間欠逓倍技術においては、発振回路に発振機能を、間欠逓倍回路に変調機能と逓倍機能を備えることで簡易な構成でパルス通信を実現できる。

一方、通信技術の別の一方式として、周波数変調による通信技術がある。パルス通信が振幅の変化にデータを乗せて通信するのに対し、周波数変調による通信は周波数の変化にデータ信号を乗せて通信する技術である。通常、周波数変調による通信を実現するには、直行変調を行う回路を構成するが、回路構成が複雑という欠点がある。この欠点を補う技術としてＶＣＯ（Voltage Controlled Oscillator：電力制御型発振器）変調技術がある。ＶＣＯ変調を行うための回路構成を図１６、ＶＣＯ変調における信号波形を図１７に示す。制御信号発生回路１６０２から出力される制御信号１７０２がＶＣＯ１６０１の制御信号端子（以下、Ｖｔ端子）に入力され、制御信号１７０２によって発振周波数が変化することで周波数変調を行う。周波数変調された信号１７０１は後段の逓倍回路１６０３で周波数が逓倍されて、出力信号１７０３が出力端子１６０４から出力される構成である。このようにＶＣＯ変調技術においては、ＶＣＯに発振機能と変調機能を、逓倍回路に逓倍機能を備えることで簡易な構成で周波数変調による通信を実現できる。

Ｒ．Ｆ．Ｆｏｒｓｙｔｈｅ，"Ａｃｏｈｅｒｅｎｔｓｏｌｉｄｓａｔｅ，２２５ＧＨｚｒｅｃｅｉｖｅｒ，"Ｍｉｃｒｏｗａｖｅｊｏｕｒｎａｌ，ｐｐ．６４−７１１９８２特表２００３−５１３５０１号公報

以上に示した間欠逓倍技術を用いたパルス生成回路では、短パルス性と高いオンオフ比を両立できる。また、以上に示したＶＣＯ変調技術を用いた周波数変調回路では、簡易な構成で周波数変調回路を構成できる。この間欠逓倍回路を用いたパルス生成回路、及びＶＣＯ変調回路を通信装置に備える際に、従来の回路と同様に、送信電力の制御機能を備える必要がある。送信装置の出力端子での送信電力を一定に保つため、また、通信距離によって送信電力を制御するためである。パルス通信においては、従来からあるミキサを用いたパルス生成回路では、発振回路からの連続信号のレベルを調整することで簡易に送信電力を制御できた。また、周波数変調による通信においては、従来からある直行変調の構成では、発振回路からの連続信号のレベルを調整することで簡易に送信電力を制御できた。ともに、従来技術では、発振回路の後段に設けられるミキサに変調機能が備わり、ミキサが線形動作するためである。

しかしながら、間欠逓倍回路を用いたパルス生成回路では、仮に発振回路からの連続信号のレベルを調整すると、そのレベルに従って間欠逓倍回路の変換利得特性が変化するため、送信電力を線形的に制御できない。同様に、ＶＣＯ変調回路では、仮に発振回路からの連続信号のレベルを調整するためにバイアス電圧条件を変更すると、所望の周波数領域で発振させるためのＶｔ値が変化するため、短絡的に送信電力を制御することができない。

本発明は、上記事情に鑑みてなされたものであって、発振回路からの連続信号のレベル調整を行う場合であっても、送信電力を制御することが可能な信号変調回路を提供することを目的とする。

上記目的を達成するために、本発明の信号変調回路は、発振回路から出力される連続信号に基づいてパルス信号を生成する信号変調回路であって、時間軸において、それぞれ電圧値の異なるオン区間およびオフ区間を含む第一の制御信号を出力する制御信号発生回路と、前記第一の制御信号および前記連続信号の入力を受けて、前記第一の制御信号のオン区間に対応する前記連続信号を逓倍して前記パルス信号を出力する間欠逓倍回路と、前記パルス信号のレベルを検出して、前記発振回路から出力される前記連続信号のレベルを制御する第二の制御信号および前記間欠逓倍回路の変換利得を制御する第三の制御信号を生成する制御部とを備え、前記間欠逓倍回路は、前記第一の制御信号のオン区間における変換利得がオフ区間における変換利得よりも高いものである。

この構成により、発振回路からの連続信号のレベル調整を行う場合であっても、良質のパルスを生成することが可能であり、送信電力を制御することができる。具体的には、発振回路からの連続信号のレベル調整と合わせて間欠逓倍回路を制御する制御信号のレベル調整をする、若しくは間欠逓倍回路のバイアス点を調整することで、間欠逓倍回路を用いた短パルス生成回路においても簡易に送信電力レベル調整を行うことが可能である。このように、高いオンオフ比と短パルス性を両立した短パルス生成回路を構成可能であり、出力電力の制御を簡易にすることができる。

また、本発明の信号変調回路は、間欠逓倍回路が、前記能動素子と、前記能動素子の制御端子と接続され、前記第一の制御信号が入力される制御信号入力端を有し、前記制御信号入力端から前記能動素子側を測定したインピーダンスのカットオフ周波数が、前記第一の制御信号のオン区間の時間幅の逆数以上である。

この構成により、出力信号波形の波形なまりを抑止することができる。

また、本発明の信号変調回路は、前記間欠逓倍回路の出力信号を分岐させ、一方を空間に放射して、他方を前記制御部に出力する分岐回路を備えるものである。

この構成により、信号変調回路で生成したパルス信号を別回路に出力することができる。

また、本発明の信号変調回路は、前記間欠逓倍回路の出力信号を分岐させ、一方を空間に放射して、他方を前記制御部に出力するスイッチ回路を備えるものである。

この構成により、当該信号変調回路を送受信機に適用することができる。

また、本発明の信号変調回路は、前記間欠逓倍回路が、前記間欠逓倍回路の出力信号の周波数帯成分を通過させ、他の周波数帯成分を抑圧するフィルタを備えるものである。

この構成により、所望周波数以外の周波数帯のスプリアス成分を抑圧できる。

また、本発明の信号変調回路は、前記第一の制御信号のオフ区間において前記能動素子の制御端子で測定される連続信号の振幅よりも、前記制御信号発生回路から出力される前記第一の制御信号の振幅が大きいものである。

この構成により、非常に高いオンオフ比が確保できる。

また、本発明の信号変調回路は、前記制御信号入力端と前記能動素子の制御端子との間に、前記第一の制御信号を増幅する増幅部を備え、前記第一の制御信号のオフ区間に、前記連続信号の振幅より大きな振幅の前記増幅部によって増幅された第一の制御信号が前記能動素子に入力される。

この構成により、低い電圧レベルの制御信号によっても、非常に高いオンオフ比が確保できる。

また、本発明の信号変調回路は、時間軸においてそれぞれ電圧値の異なるオン区間およびオフ区間を含む第一の制御信号を生成する制御信号発生回路と、前記第一の制御信号に基づいて周波数変調された変調信号を出力する電圧制御発振器と、前記変調信号のレベルを検出して、前記電圧制御発振器から出力される前記変調信号のレベルを制御する第二の制御信号および前記電圧制御発振器の電圧制御端子の電圧レベルを制御する第三の制御信号を生成する制御部と、を備える。

この構成により、発振回路（電圧制御発信器）の電圧制御により変調された連続信号のレベル調整を行う場合であっても、送信電力を制御することが可能である。

本発明によれば、発振回路からの連続信号のレベル調整を行う場合であっても、送信電力を制御することが可能である。
例えば、発振回路から出力される連続信号に基づいてパルス信号を生成するパルス生成回路であって、時間軸において、それぞれ電圧値の異なるオン区間およびオフ区間を含む第一の制御信号を出力する制御信号発生回路、前記第一の制御信号および前記連続信号の入力を受けて、前記第一の制御信号のオン区間に対応する前記連続信号を逓倍して前記パルス信号を出力する間欠逓倍回路と、前記パルス信号のレベルを検出して、前記発振回路から出力される前記連続信号のレベルを制御する第二の制御信号および前記間欠逓倍回路の変換利得を制御する第三の制御信号を生成する制御部を備え、前記間欠逓倍回路が、前記第一の制御信号のオン区間における変換利得がオフ区間における変換利得よりも高いことで、高いオンオフ比のパルス信号を生成し、出力電力が簡易に調整できる短パルス生成回路を実現できる。
また、例えば、時間軸においてそれぞれ電圧値の異なるオン区間およびオフ区間を含む第一の制御信号を生成する制御信号発生回路と、前記第一の制御信号に基づいて周波数変調された変調信号を出力する電圧制御発振器と、前記変調信号のレベルを検出して、前記電圧制御発振器から出力される前記変調信号のレベルを制御する第二の制御信号および前記電圧制御発振器の電圧制御端子の電圧レベルを制御する第三の制御信号を生成する制御部と、を備えることで、電圧制御発振器の電圧制御端子に印加されるバイアス電圧を制御することで、簡易に電力制御機能を具備した周波数変調回路を実現できる。

以下発明の実施形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は本発明の第１の実施形態における通信装置のブロック図である。図１に示す送信回路は、発振回路１０１と、制御信号発生回路１０２と、間欠逓倍回路１０３と、フィルタ１０４と、分岐回路１０５と、制御部１０６と、出力端子１０７からなる。発振回路１０１、及び間欠逓倍回路１０３は能動素子で構成されるアクティブ回路である。

以下、能動素子はＦＥＴ（電界効果トランジスタ）として説明する。間欠逓倍回路の逓倍数はｎ（ｎ：正の整数）であるが、以下、出力信号の所望周波数をｆ０、発振回路の出力信号の周波数をｆ０／２として、間欠逓倍回路は二逓倍回路として説明する。また、制御信号発生回路１０２から出力される制御信号の信号波形は任意だが、以下、パルス波形として説明する。

発振回路１０１から連続信号が出力されて間欠逓倍回路１０３に入力され、制御信号発生回路１０２から出力される制御信号によって間欠逓倍回路１０３が間欠的に動作することでパルス信号を生成する。間欠逓倍回路１０３から出力されるスプリアス成分はフィルタ１０４で除去される。フィルタを介してスプリアス成分を除去されたパルス信号は分岐回路１０５に入力され、一方は出力端子１０７に送出されて送信信号として出力される。一方は制御部１０６に入力されて受けた信号のレベルを検出する。制御部１０６において検出した値を基に、発振回路１０１に入力される制御信号と、間欠逓倍回路１０３に入力される制御信号を生成する。発振回路１０１に入力される制御信号は発振回路の出力レベルを制御する。間欠逓倍回路１０３に入力される制御信号は間欠逓倍回路１０３の変換利得を制御する。これらの制御信号によって、出力端子１０７から出力されるパルス信号の出力レベルを制御する。以上の動作により、オンオフ比（オンのときとオフのときの振幅の比）が高いパルス信号を生成し、電力レベルを調整（制御）可能なパルス生成回路が構成される。なお、パルス生成回路は信号変調を行う信号変調回路の一例である。

図２は図１に示したブロック構成図における信号、及び制御信号のタイミングチャートである。縦軸は全て電圧、横軸は全て時間である。以下、図１と図２を用いて本実施形態における、オンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路について説明する。

発振回路１０１において信号２０１が生成され、間欠逓倍回路１０３へ送出する。発振回路１０１の回路構成は公知技術なので説明は省略する。

制御信号発生回路１０２から出力される制御信号２０２が間欠逓倍回路１０３に入力され、制御信号２０２の電圧値によって間欠逓倍回路１０３の構成要素であるＦＥＴの動作点を制御する。

ＦＥＴの動作点を制御することで、制御信号２０２の電圧値が高い区間（以下、オン区間）における変換利得を高く、電圧値が低い区間（以下、オフ区間）における変換利得を低くできる。

そのため、信号２０３におけるオフ区間での主成分はキャリア周波数ｆ０に対して半分である周波数ｆ０／２の信号となり、間欠逓倍回路１０３から出力される周波数ｆ０の成分はオン区間とオフ区間で振幅値が大きく異なり、その差がオン／オフ比（単位：ｄＢ）となる。制御信号２０２のオン区間とオフ区間の電圧値の設定について、オン区間において変換利得が最大となるように設定することが望ましい。

ここで、オンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路を構成するには、間欠逓倍回路１０３の動作が重要となる。以下、間欠逓倍回路１０３の動作について説明する。

図３は間欠逓倍回路１０３の一実施例である。図３に示す間欠逓倍回路１０３は、能動素子３０１と、整合回路３０２と、整合回路３０３と、結合器３０４と、結合器３０５と、フィルタ３０６と、ＤＣフィード器３０７と、電源３０８と、パスコン３０９と、制御信号入力端３１０からなる。

動作点の制御方法は、制御信号２０２でゲート−ソース間電圧（Ｖｇｓ）を直接制御する。発振回路１０１から出力される連続信号２０１は能動素子３０１のゲート端子側から入力される。結合器３０４と結合器３０５はＤＣカット用であり、キャパシタ素子や平行結合線路によって構成される。

結合器３０４を通過する高周波信号は発振回路１０１から出力される連続信号２０１であり、位相雑音を考慮しなければスペクトラム波形が広がりを持たないため、結合器３０４の通過帯域は広帯域を要求されない。

一方、結合器３０５を通過する高周波信号はバースト状のパルス信号である。パルス信号のスペクトラム波形は広い帯域を有するため結合器３０５の通過帯域は広帯域を要求され、その帯域はパルス信号のパルス幅の逆数の二倍以上であることが望ましい。整合回路３０２は入力側整合回路であり、整合回路３０３は出力側整合回路である。整合回路の設計は公知の技術なので説明は省略する。なお、整合回路３０２は、オン区間ではインピーダンスが整合するよう設計を行い、反射が起きないように反射係数を設定する。また、オフ区間では、インピーダンスが不整合となるよう設計を行う。

フィルタ３０６は、整合回路３０２と結合器３０４を結ぶ伝送線路上からフィルタ３０６側のインピーダンスを観測したとき、周波数ｆ０／２においてオープン、若しくはスミスチャート上でその近傍となるフィルタである。分布定数線路では周波数ｆ０／２において電気長λｇ／４オープンスタブと電気長λｇ／４線路で構成され、集中定数素子では容量素子と誘電素子で構成される。

また、制御信号入力端３１０からフィルタ３０６側（つまり能動素子３０１側）を観測した際の入力インピーダンスの周波数特性は、フィルタ３０６の周波数特性の影響でＤＣから低周波数帯においてはＬＰＦ（ローパスフィルタ）となる。その際のＬＰＦのカットオフ周波数は制御信号２０２のパルス幅の逆数以上が望ましい。

制御信号２０２のパルス幅の逆数よりカットオフ周波数が低い場合に、制御信号２０２の波形が鈍るため、Ｖｇｓ制御の高速性が損なわれる。これにより、出力信号２０４の立ち上がりと立ち下がりの波形は、急峻でなくなる。出力信号２０４の立ち上がりと立ち下がりの波形が急峻でなくなることで、パルス幅が狭くなり、スペクトラム波形が拡がってしまう。それにより、例えば、通信において割り当てられたチャネル帯域の外側の周波数帯にとってスプリアス成分に成り得る。

また、波形なまりにより立ち上がり時間と立ち下がり時間の合計がパルス幅以上になった場合、出力信号２０４の振幅値が下がってしまってＳＮ劣化となる。カットオフ周波数の設定は回路設計において線路長、線路幅、及びスタブによって設定できる。

また、フィルタ３０６は整合回路３０２と結合器３０４を結ぶ伝送線路上からフィルタ３０６側のインピーダンスを観測したとき、周波数ｆ０においてもオープン、若しくはスミスチャート上でその近傍であることが望ましい。これにより、回路上に存在する周波数ｆ０の信号が電源側への回り込みを防止できて回路の安定化に寄与する。

ＤＣフィード器３０７は、整合回路３０３と結合器３０５を結ぶ伝送線路上からＤＣフィード器３０７側のインピーダンスを観測したとき、少なくとも周波数ｆ０と周波数ｆ０／２においてオープンであり、理想的にはＤＣ成分のみを通過させる。

例えば、分布定数線路では電気長λｇ／４オープンスタブと電気長λｇ／４線路で構成され、集中定数素子では容量素子と誘電素子で構成される。パスコン３０９は寄生発振防止用に電源３０８側に設置する。

一方で、制御信号入力端３１０にはパスコンを設けない。制御信号入力端３１０にパスコンを設けると、線路や回路に存在する抵抗成分と容量成分と相まって時定数が大きくなって制御信号２０２の波形がなまってしまう。波形なまりにより上述したように出力波形２０４の立ち上がりと立ち下がりが急峻でなくなってしまう。

図４（ａ）は、図３の回路構成におけるＶｇｓと出力信号レベルの周波数ｆ０成分のレベルの特性曲線を示した図である。特性曲線は、出力信号レベルの最大値で正規化している。また、この際のドレイン−ソース電圧（以下、Ｖｄｓ）をＶｄｓ１とする。

図４（ａ）において領域４０１と領域４０２での出力信号レベル差は７０ｄＢ程度であり、オン区間での制御信号２０２の電圧値を領域４０１におけるＶｇｓ、オフ区間での制御信号２０２の電圧値を領域４０２におけるＶｇｓとすることが望ましく、出力信号のオン／オフ比７０ｄＢのパルス信号を生成できる。図４（ａ）の横軸は０．１Ｖ／ｄｉｖであり、制御信号２０２のオン区間とオフ区間の電圧値設定は現実的である。

図４（ｂ）は、ＶｇｓとＩｄの関係を示した図である。図４（ｂ）における領域４０１と領域４０２は図４（ａ）と対応させている。このように、領域４０１におけるＶｇｓ、つまり変換利得が最大となるＶｇｓはピンチオフ電圧、若しくはその近傍の電圧値であり、回路を流れるドレイン電流（Ｉｄ）は非常に小さい値となる。また、オフ区間での制御信号２０２の電圧値を領域４０２におけるＶｇｓとしているため、オフ区間では電流は流れていない。そのため、低消費電力で動作し、更に回路が寄生発振しにくいという効果も有する。

このとき、オフ区間においてゲート端で観測される連続信号の振幅（電圧値）より、制御信号２０２のオン区間での振幅（電圧値）が大きくなるように設定する。オフ区間での振幅とは、制御信号２０２のオン区間での電位とオフ区間での電位との電位差である。オフ区間での連続信号の振幅が、制御信号２０２のオン区間での振幅より大きいと、オフ区間での連続信号の振幅のピーク値が制御信号２０２のオン区間での電位より高くなる。制御信号２０２のオン区間での電位はピンチオフ電圧で設定しているため、オフ区間での連続信号の振幅のピーク値がピンチオフ電圧以上になる。連続信号の振幅がピンチオフ電圧以上になると高調波が発生するため、高調波をオフ区間において発生させないためには、オフ区間での連続信号の振幅が制御信号２０２のオン区間の振幅より小さくするように設定する必要がある。

制御信号入力端３１０から能動素子３０１のゲート端の間に制御信号２０２の電圧値を増幅する増幅部を挿入した場合は、能動素子３０１のゲート端で観測される連続信号の振幅（電圧値）より、増幅された制御信号２０２の電圧値が大きくなるように設定すればよく、制御信号２０２の電圧値は必ずしも能動素子３０１のゲート端で観測される連続信号の振幅（電圧値）より大きくなくてよい。こうすることで、制御信号２０２を発生させるベースバンド回路の消費電力を低減する効果を有する。

ところで、オフ区間での制御信号２０２の電圧値を領域４０３とすることもできるが、高いオン／オフ比の確保が困難であることは明瞭であり、更にＩｄが大きいため消費電力が高くなり、回路も寄生発振しやすくなる。

間欠動作の立ち上がり部において、オフ区間においても電流が流れるためＦＥＴの端子間容量や回路に存在する浮遊容量を事前にチャージでき、間欠動作の高速性につながるが、高いオン／オフ比、低消費電力動作、及び回路の安定性の観点からオフ区間での制御信号２０２の電圧値は領域４０２に設定することが望ましい。

図５は、図３の回路構成におけるＶｇｓと出力信号レベルにおける周波数ｆ０成分のレベルの特性曲線を入力信号レベル毎に比較して示した図である。夫々の特性曲線の縦軸は夫々の出力信号レベル毎に最大値で正規化している。特性曲線５０１、５０２、５０３の順に入力信号レベルが大きくなる。

図５より、オン区間での制御信号２０２の電圧値を領域４０１におけるＶｇｓ、オフ区間での制御信号２０２の電圧値を領域４０２におけるＶｇｓとする場合、入力信号レベルが大きい方が、Ｖｇｓの変化に対して出力信号レベルの変化開始が早い。

換言すると、制御信号２０２の電圧値（Ｖｇｓ）の変化に対して、入力信号レベルが大きい方が出力信号２０４の立ち上がりと立ち下がりが早く、間欠動作の高速性という観点では入力信号レベルが大きい方が望ましい。しかし、入力信号レベル小さい方がオン／オフ比が高く、間欠逓倍回路１０３への入力信号レベルはシステム仕様に合わせて設計する必要がある。このように、間欠動作の高速性やオン／オフ比は、間欠逓倍回路１０３への入力信号レベル、つまり発振回路１０１からの信号２０１の信号レベルに依存する。

図６は、図３の回路構成における信号２０１の電力レベルに対する変換利得の特性を、Ｖｄを変化させて示した図である。また、実線で示した特性曲線と、破線で示した特性曲線はＶｄの値が異なる。図６より、連続信号の電力量を変化させることで変換利得が変わる。たとえば図６における実線で示したＶｄ特性において、電力６０１を間欠逓倍回路に入力した場合の変換利得に対して、電力６０１より１ｄＢ低い電力６０２を間欠逓倍回路に入力した場合の変換利得は同値でない。そのため、電力６０１を間欠逓倍回路に入力した場合の出力レベルと、電力６０２を間欠逓倍回路に入力した場合の出力レベルの差は１ｄＢ以下となり、入力電力を１ｄＢ制御した場合でも出力電力を１ｄＢ制御することが困難である。

ここで、入力電力レベルを減少させる一方でＶｄを制御すると、入力電力レベルを下げながら変換利得を一定に保つことができ、入力電力レベルの減少分と出力電力レベルの減少分が一致する。たとえばＶｄを実線特性に設定した状態で電力６０１を入力した場合を考える。出力電力を１ｄＢ低下するためには入力電力を電力６０１から電力６０２に制御し、合わせてＶｄを破線特性に設定すればよい。Ｖｄの実線特性における点６０３と、破線特性における点６０４の変換利得は同値であるためである。

以上に示すように、制御信号のオン区間における間欠逓倍回路１０３の変換利得とオフ区間における変換利得を変え、オン区間とオフ区間での主成分の周波数を変えることで、高いオン／オフ比のパルス信号を生成する間欠逓倍回路が低消費電力動作で実現できる。また、間欠逓倍回路は図４乃至図６で説明した特性を有する回路である。以上が間欠逓倍回路に関する詳細な説明である。以下、図１と図２を用いてオンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路の説明をする。

間欠逓倍回路１０３から出力された信号２０３はフィルタ１０４に入力される。フィルタ１０４は周波数ｆ０帯の信号を通過させ、他の周波数帯成分を抑圧するスプリアス抑圧フィルタであり、例えば、ＢＰＦ（バンドパスフィルタ）、ＢＥＦ（バンドエリミネーションフィルタ）であり、集中定数でも分布定数でも構成できる。

また、フィルタ１０４の帯域は信号２０３のオン区間の時間幅の逆数の二倍以上の帯域を確保することが望ましい。フィルタ１０４から信号２０４が出力される際の波形なまりを防止するためである。

信号２０３はフィルタ１０４を通過することで、周波数ｆ０帯の信号が通過し、周波数ｆ０／２帯の信号を抑圧されるため、分岐回路１０５から周波数ｆ０帯の周波数成分を有したオン／オフ比の高いパルス信号２０４が出力される。

パルス信号２０４は分岐回路１０５に入力され、信号２０５と信号２０８に分岐される。ここで信号２０５は電力レベル調整用のため、送信機の出力信号である信号２０８に比べて電力レベルは小さい。分岐回路は公知技術なので詳細な説明は省略する。分岐回路１０５から出力された信号２０８は出力端子１０７へ出力される。一方で信号２０５は制御部１０６に入力されて信号２０５のレベルを検出する。制御部１０６では、周波数ｆ０帯の信号の電力値を検出し、他の帯域の信号の電力値は関与しない構成である。

制御部１０６において、検出した検出値と所望値の比較を行う。所望値は、出力端子１０７における所望の出力レベルと、分岐回路１０５での分配比から算出される。例えば、所望の出力レベルがＰ１であり、分配比が９対１である場合は、制御部１０６での所望値はＰ１／１０となる。制御部１０６では、発振回路１０１の動作を制御する信号２０６と、間欠逓倍回路の動作を制御する信号２０７が生成される。制御部１０６での検出値と所望値に差がある場合は制御信号２０６と制御信号２０７によって、発振回路１０１と間欠逓倍回路１０３の動作を制御する。このように、発振回路１０１からの信号２０１のレベル調整および間欠逓倍回路１０３における変換利得の調整を行う。

具体的には、制御信号２０６は、発振回路１０１を制御することで信号２０１の信号レベルを制御する。制御信号２０６で制御する発振回路１０１の部位は、構成要素であるＦＥＴのバイアスであり、たとえばドレイン電圧やゲート電圧である。また、発振回路１０１の後段にスイッチ回路を設けて、当該スイッチを切り替えることで信号２０１の信号レベルを調整してもよい。これらの手法については、公知技術であるため説明を省略する。

また、制御信号２０７は、間欠逓倍回路１０３を制御することで間欠逓倍回路の変換利得を制御する。制御信号２０７で制御する間欠逓倍回路の部位は、構成要素であるＦＥＴのバイアスであり、たとえばドレイン電圧やゲート電圧である。

ここで例えば、制御部１０６において、出力端子１０７での電力レベルが所望値よりも１ｄＢ少ないと判断された場合を考える。この場合、制御信号２０６によって発振回路１０１から出力される信号２０１の電力レベルを１ｄＢ減少させるように制御するが、図６で説明したように、信号２０１の電力レベルが変化した際には間欠逓倍回路１０３の変換利得が変化する。そのため、信号２０１の電力レベルを１ｄＢ減少させても出力電力レベルが１ｄＢ減少するとは限らない。

これに対し、制御信号２０７は間欠逓倍回路１０３を制御することで変換利得を制御する。例えば、間欠逓倍回路１０３の構成要素であるＶｄの値を制御すれば変換利得が変化する。図６に示すように、間欠逓倍回路１０３の変換利得が、電力レベルを１ｄＢ減少させる前の変換利得と変化しないように制御すれば、入力電力レベルの減少分だけ出力電力レベルを減少させることができ、簡易に送信電力レベルの制御ができる。

以上に示すように、制御信号のオン区間における間欠逓倍回路１０３の変換利得とオフ区間における変換利得を変え、オン区間とオフ区間での主成分の周波数を変えることで、高いオン／オフ比のパルス信号を生成する間欠逓倍回路を構成できる。この間欠逓倍回路と、この間欠逓倍回路の変換利得を制御する信号を生成する制御信号発生回路と、制御部１０６を用いることによりオンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路を構成できる。
また、例えば、オン区間における制御部１０６での検出値とパルス信号として生成すべき所望値とに差がある場合に、この所望値に検出値が近づくように、以下の処理を行う。まず、制御信号２０６を用いて、発振回路１０１から出力される信号２０１の信号電力レベルを調整する。更に、制御信号２０７を用いて、間欠逓倍回路１０３を調整することで、間欠逓倍回路１０３の変換利得を一定に保つことができる。以上より、所望のパルス信号を、より確実に生成することが可能となる。

なお、ここでは間欠逓倍回路１０３の制御方法としてＶｇｓを制御信号２０２で直接制御する方法について説明したが、制御信号によって電流を制御して、その電流が流れることによって抵抗に印加される電圧値を制御する方法でもよい。

図７に間欠逓倍回路１０３の別の一実施例を示す。回路構成として図３に示す回路と異なる点は、電流源７０１と、抵抗素子７０２と、電源７０３、制御信号発生回路７０４を設け、制御信号発生回路７０４から制御信号２０２Ｂが出力される点である。制御信号２０２Ｂは制御信号２０２と同様にオン区間とオフ区間を有している。制御信号２０２Ｂによって電流源７０１を制御することで、制御信号２０２Ｂのオン区間とオフ区間に従って電流が間欠的に抵抗素子７０２を流れて電圧が印加される。

制御信号２０２Ｂのオン区間とオフ区間に従って変化する、抵抗素子７０２に印加される電圧値と電源７０３によって制御信号２０２が生成され、図３で説明したように制御信号２０２によって能動素子３０１のＶｇｓを制御し、オン区間でのＶｇｓを図４の領域４０１に、オフ区間でのＶｇｓを領域４０２とすることで、上述したようにオン／オフ比の高いパルス信号を生成する短パルス生成回路を実現できる。ここで、Ｖｇｓの制御方法以外は図３の回路構成と同様であるため動作説明を省略する。

また、制御信号によってＶｄｓを直接制御する方法でもよい。図８に間欠逓倍回路１０３の別の一実施例を示す。回路構成として図３と異なる点は、フィルタ３０６、ＤＣフィード器３０７、及び電源３０８を設けず、フィルタ８０１と、ＤＣフィード器８０２と、電源８０３、制御信号発生回路８０４を設け、制御信号発生回路８０４から制御信号２０２Ｃが出力される点である。制御信号２０２Ｃは制御信号２０２と同様にオン区間とオフ区間を有しており、パルス幅は等しい。

フィルタ８０１は、図８における整合回路３０３と結合器３０５を結ぶ伝送線路上からフィルタ８０１側のインピーダンスを観測したとき、周波数ｆ０においてオープン、若しくはスミスチャート上でその近傍となるフィルタであり、分布定数線路では周波数ｆ０において電気長λｇ／４オープンスタブと電気長λｇ／４線路で構成され、集中定数素子では容量素子と誘電素子で構成される。

また、制御信号入力端３１０からフィルタ８０１側を観測した際の入力インピーダンスの周波数特性は、フィルタ８０１の周波数特性の影響でＤＣから低周波数帯においてはＬＰＦとなる。その際のＬＰＦのカットオフ周波数は制御信号２０２Ｃのパルス幅の逆数以上が望ましい。理由は上述したので、説明は省略する。

また、フィルタ８０１は整合回路３０３と結合器３０５を結ぶ伝送線路上からフィルタ８０１側のインピーダンスを観測したとき、周波数ｆ０／２においてもオープン、若しくはスミスチャート上でその近傍であることが望ましい。理由は上述したので、説明は省略する。

ＤＣフィード器８０２は、整合回路３０２と結合器３０４を結ぶ伝送線路上からＤＣフィード器８０２側のインピーダンスを観測したとき、少なくとも周波数ｆ０／２においてオープンであり、理想的にはＤＣ成分のみを通過させる。例えば、周波数ｆ０／２において分布定数線路では電気長λｇ／４オープンスタブと電気長λｇ／４線路で構成され、集中定数素子では容量素子と誘電素子で構成される。

また、ＤＣフィード器８０２は、整合回路３０２と結合器３０４を結ぶ伝送線路上からＤＣフィード器８０２側のインピーダンスを観測したとき、周波数ｆ０においてもオープンであることが望ましい。理由は上述したので、説明は省略する。パスコン３０９は寄生発振防止用に電源８０３側に設置する。一方で、制御信号入力端３１０にはパスコンを設けない。理由は上述したので、説明は省略する。

ここで、Ｖｇｓは図４の領域４０１に常時設定して、制御信号２０２Ｃのオン区間におけるＶｄｓをＶｄｓ１とすることで、オン区間における間欠逓倍回路１０３の変換利得を最大とすることができる。

一方、制御信号２０２のオフ区間におけるＶｄｓはＶｄｓ２とする。Ｖｄｓ２はＶｄｓ１よりも小さい値であり、このときＩｄはゼロである。このように動作点を設定することで、制御信号２０２Ｃのオン区間における変換利得を高く、オフ区間における変換利得を低くでき、オン／オフ比の高いパルス信号を生成する短パルス生成回路を低消費電力で実現できる。

また、制御信号によってＩｄを制御する方法でもよい。図９に間欠逓倍回路１０３の別の一実施例を示す。回路構成として図８と異なる点は、電源３０８と電流源９０１と制御信号発生回路９０２を設け、制御信号発生回路９０２から制御信号２０２Ｄが出力される点である。

制御信号２０２Ｄによって電流源９０１を制御することで、制御信号２０２Ｃのオン区間におけるＶｄｓをＶｄｓ１、オフ区間におけるＶｄｓをＶｄｓ２として間欠逓倍回路を間欠的に動作させる。Ｖｄｓの制御方法以外は図８の回路構成と同様であるため動作説明は省略する。

なお、ここでは発振回路１０１の発振周波数を出力信号の周波数の１／２として、間欠逓倍回路１０３を二逓倍回路として説明したが、ｎを正の整数としたとき、発振回路１０１の発振周波数を出力信号の周波数の１／ｎとして、間欠逓倍回路１０３をｎ逓倍回路として良い。

なお、ここでは間欠逓倍回路１０３の実施例を図３、図７〜９を用いて説明するに当り、フィルタ３０６とフィルタ８０１、及びＤＣフィード器３０７とＤＣフィード器８０２を結合器と整合回路の間に挿入する回路構成として説明したが、整合回路と能動素子３０１との間に挿入する回路構成としても良い。

（第２の実施形態）
図１０は本発明の第２の実施形態におけるオンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路の構成を示すブロック図である。前述の第１の実施形態と異なるのは、分岐回路１０５をスイッチ１００１とし、制御部１０６を検波回路１００２と制御部１００３で構成した点である。

図１０に示す構成は、送受信機である。発振回路１０１、制御信号発生回路１０２、間欠逓倍回路１０３、及びフィルタ１０４で構成される送信機と、検波回路１００２と制御部１００３を含む受信機とが、スイッチ１００１で接続されている。制御部１００３は受信機に含まれる検波回路１００２で検波した波形を基に、発振回路１０１と間欠逓倍回路１０３を制御する。この制御方法については第１の実施形態で説明したとおりである。

間欠逓倍回路１０３に発振回路１０１からの信号２０１と、制御信号発生回路１０２から信号２０２が入力されて信号２０３が生成され、フィルタ１０４を介して信号２０４が生成される過程については第１の実施形態で説明したので詳細な説明は省略する。

信号２０４はスイッチ１００１に入力される。スイッチ１００１は、たとえばＳＰｎＴスイッチ（ｎ：自然数）であり、送受信を切替える機能を有する。送信のタイミングにおいてスイッチ１００１は、間欠逓倍回路１０３からフィルタ１０４を介して送出される信号２０４が出力端子１０７から放射されるように、送信側をオンする。この際、信号２０４に対してスイッチ１００１のアイソレーション分だけ減少した信号２０５が受信機に回り込む。受信機に回り込んだ信号２０５は検波回路１００２に入力されて、その信号レベルを検出されて検出値が制御部１００３に出力される。

信号２０６と信号２０７が制御部１００３で生成されてから信号２０８の電力レベルが一定に制御される機構については第１の実施形態で説明したので詳細な説明は省略する。

以上に示すように、制御信号のオン区間における間欠逓倍回路１０３の変換利得とオフ区間における変換利得を変え、オン区間とオフ区間での主成分の周波数を変えることで、高いオン／オフ比のパルス信号を生成する間欠逓倍回路を構成できる。この間欠逓倍回路と、この間欠逓倍回路の変換利得を制御する信号を生成する制御信号発生回路と、検波回路と、制御部を用いることによりオンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路を構成できる。

なお、以上の説明では制御信号２０６と制御信号２０７は制御部１００３で生成されるとして説明したが、当該機能を復調器に設けて、制御部１００３を復調器に置換してもよい。

（第３の実施形態）
図１１は本発明の第３の実施形態におけるオンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路の構成を示すブロック図である。前述の第１の実施形態と異なるのは、分岐回路１０５をスイッチ１００１とし、制御部１０６をミキサ１１０１と制御部１１０２で構成し、ミキサを動作させるために発振回路１０１とミキサ１１０１の間に逓倍回路１１０３を設けた点である。逓倍回路１１０３としては、公知のものを使用する。

図１１に示す構成は、第２の実施形態と同様に送受信機である。発振回路１０１、制御信号発生回路１０２、間欠逓倍回路１０３、及びフィルタ１０４で構成される送信機と、ミキサ１１０１と制御部１１０２を含む受信機とが、スイッチ１００１で接続されている。制御部１１０２は受信機に含まれるミキサ１１０１の出力波形を基に、発振回路１０１と間欠逓倍回路１０３を制御する。この制御方法については第１の実施形態で説明したとおりである。

信号２０４はスイッチ１００１に入力される。スイッチ１００１は、たとえばＳＰｎＴスイッチ（ｎ：自然数）であり、送受信を切替える機能を有する。送信のタイミングにおいてスイッチ１００１は、間欠逓倍回路１０３からフィルタ１０４を介して送出される信号２０４が出力端子１０７から放射されるように、送信側をオンする。この際、信号２０４に対してスイッチ１００１のアイソレーション分だけ減少した信号２０５が受信機に回り込む。受信機に回り込んだ信号２０５はミキサ１１０１に入力されて、その信号レベルを検出されて検出値が制御部１１０２に出力される。この際、逓倍回路１１０３の出力信号もミキサ１１０１に入力されるが、この信号は周波数を逓倍するためのものである。

信号２０６と信号２０７が制御部１１０２で生成されてから信号２０８の電力レベルが一定に制御される機構については第１の実施形態で説明したので詳細な説明は省略する。

以上に示すように、制御信号のオン区間における間欠逓倍回路１０３の変換利得とオフ区間における変換利得を変え、オン区間とオフ区間での主成分の周波数を変えることで、高いオン／オフ比のパルス信号を生成する間欠逓倍回路を構成できる。この間欠逓倍回路と、この間欠逓倍回路の変換利得を制御する信号を生成する制御信号発生回路と、ミキサと、制御部を用いることによりオンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路を構成できる。

なお、以上の説明ではミキサ１１０１の前段に逓倍回路１１０３を設けたが、逓倍回路１１０２を設けずに、ミキサ１１０１をハーモニックミキサとしても同様である。

なお、以上の説明ではミキサ１１０１の前段に逓倍回路１１０３を設けて、発振回路１０１を送受信で共用したが、別途設けてもよい。

なお、以上の説明では制御信号２０６と制御信号２０７は制御部１１０２で生成されるとして説明したが、当該機能を復調器に設けて、制御部１１０２を制御器に置換してもよい。

（第４の実施形態）
図１８は本発明の第４の実施形態における通信装置のブロック図である。図１８に示す送信回路は、電圧制御発振回路１８０１（以下、ＶＣＯ）と、制御信号発生回路１８０２と、逓倍回路１８０３と、分岐回路１８０４と、出力端子１８０５と、制御部１８０６からなる。なお、ＶＣＯ変調ではＰＬＬでロックさせるとフィードバック制御により変調歪を生じるため、変調歪が生じることを防ぐために、ＰＬＬを備えないＶＣＯとして以下説明する。

以下、能動素子はＦＥＴ（電界効果トランジスタ）として説明する。逓倍回路の逓倍数はｎ（ｎ：正の整数）であるが、以下、出力信号の所望周波数をｆ０、発振回路の出力信号の周波数をｆ０／２として、間欠逓倍回路は二逓倍回路として説明する。ただし、これに限られない。

制御信号発生回路１８０２は、制御信号発生回路１０２と同様に、それぞれ電圧値の異なるオン区間およびオフ区間を含む制御信号を生成し、出力する。制御信号発生回路１８０２から出力される制御信号が、ＶＣＯ１８０１の一端子であるＶｔ端子１８０７に入力されることで、ＶＣＯ１８０１から周波数変調された信号が出力される。ＶＣＯ１８０１は、Ｖｔ端子１８０７に印加される電圧によって発信周波数が変化するという原理に基づいて、周波数変調を行っている。ＶＣＯ１８０１から出力される変調信号は、逓倍回路１８０３により周波数が逓倍される。逓倍された信号は分岐回路を介して、一方は出力端１８０５から出力され、一方は制御部１８０６に入力される。制御部１８０６は、受けた信号のレベルを検出する。制御部１８０６は、検出したレベルを基に、ＶＣＯ１８０１のＶｔ端子とは異なる他端子１８０８に入力される制御信号と、ＶＣＯ１８０１のＶｔ端子１８０７に入力される制御信号を生成する。ＶＣＯ１８０１の他端子１８０８に入力される制御信号は発振出力レベルを制御し、ＶＣＯのＶｔ端子１８０７に入力される別の制御信号はＶＣＯ１８０１の発振周波数を制御する。これらの制御信号によって、出力端１８０５から出力される信号の出力レベルおよび出力周波数を制御する。以上の動作により、電力レベルを調整（制御）可能な周波数変調回路が構成される。なお、周波数変調回路は信号変調を行う信号変調回路の一例である。

図１９は図１８に示したブロック構成図における信号、及び制御信号のタイミングチャートである。縦軸は全て電圧、横軸は全て時間である。以下、図１８と図１９を用いて本実施形態における、電力レベルを調整可能な周波数変調回路について説明する。

制御信号発生回路１８０２から出力される信号１９０１が、ＶＣＯ１８０１のＶｔ端子１８０７に入力されることで、ＶＣＯ１８０１が発振する。ＶＣＯ１８０１はＶｔ端子１８０７に印加される電圧によって発振周波数が変化するため、信号１９０１がＶｔ端子１８０７に入力されることで、信号１９０１に基づいてＶＣＯ１８０１は周波数変調された信号１９０２を出力する。ＶＣＯ１８０１の回路構成は公知技術なので説明は省略する。

ＶＣＯ１８０１から出力される信号１９０２は、逓倍回路１８０３に入力され、逓倍回路１８０３により信号１９０２の周波数が逓倍された信号１９０３が生成される。

信号１９０３は分岐回路１８０４に入力され、分岐回路１８０４により信号１９０４と信号１９０５に分岐される。ここで信号１９０５は電力レベル調整用の信号であるため、出力信号１９０４に比べて電力レベルは小さい。分岐回路は公知技術なので詳細な説明は省略する。分岐回路１８０４から出力された信号１９０４は出力端子１８０５へ出力される。一方で信号１９０５は制御部１８０６に入力されて、制御部１８０６により信号１９０５のレベルが検出される。制御部１８０６は、出力信号１９０４のキャリア周波数帯の信号の電力値を検出し、他の帯域の信号の電力値には関与しない。

また、制御部１８０６は、検出した検出値と所望値の比較を行う。所望値は、出力端子１８０５における所望の出力レベルと、分岐回路１８０５での分配比から算出される。例えば、所望の出力レベルがＰ１であり、分配比が９対１である場合は、制御部１８０６での所望値はＰ１／１０となる。また、制御部１８０６は、ＶＣＯ１８０１の発振機能を制御する信号１９０６と、ＶＣＯ１８０１の変調機能を制御する信号１９０７が生成される。制御部１８０６での検出値と所望値に差がある場合には、制御信号１９０６と制御信号１９０７によって、ＶＣＯ１８０１の発振機能と変調機能の動作を制御する。

具体的には、制御信号１９０６は、ＶＣＯ１８０１のバイアス電圧を制御することで、信号１９０１の信号レベルを制御する。制御信号１９０６で制御されるＶＣＯ１８０１の部位は、構成要素であるＦＥＴのバイアスであり、ドレイン電圧やゲート電圧である。また、ＶＣＯ１８０１の後段にスイッチ回路を設けて、スイッチ回路を制御信号１９０６により制御し、当該スイッチを切り替えることで、信号１９０２の信号レベルを調整してもよい。これらの手法については、公知技術であるため説明を省略する。

また、制御信号１９０７は、ＶＣＯ１８０１のＶｔ端子のバイアス電圧を制御することでＶＣＯ１８０１の変調機能を制御する。

ここで例えば、制御部１８０６において、出力端子１８０５での電力レベルが所望値よりも１ｄＢ少ないと判断された場合を考える。この場合、制御信号１９０６によってＶＣＯ１８０１から出力される信号１９０２の電力レベルを１ｄＢ減少させるように制御するが、ＶＣＯ１８０１のバイアス電圧を低下させると、Ｖｔ端子１８０７に印加する電圧と発振周波数の特性が変化する。そのため、信号１９０２の電力レベルを１ｄＢ減少させると発振周波数が変化することになる。周波数変調回路に用いるＶＣＯ１８０１において、変調歪を回避するためにＰＬＬを実装しないために起きることがある。

これに対し、制御信号１９０７は、上述のＶｔ端子１８０７に印加する電圧と発振周波数の特性のずれを修正するために、Ｖｔ端子１８０７のバイアス電圧を制御する。そうすることで、周波数変調信号のキャリア周波数を変化させずに出力電力レベルを減少させることができ、簡易に送信電力レベルの制御ができる。

以上に示すように、ＶＣＯを直接変調することで構成される周波数変調回路において、ＶＣＯのＶｔ端子に印加するバイアス電圧を制御することで簡易に電力制御機能を具備した周波数変調回路を構成できる。

本発明のオンオフ比が高いパルス信号を生成し、電力レベルを調整可能なパルス生成回路は、間欠逓倍回路の動作点を制御信号の電圧値に従って制御することで変換利得を間欠的に制御し、後段にフィルタを設ければスプリアス成分を抑圧することができ、オンオフ比の高いパルス信号を低消費電力動作で得ることができる効果を有するパルス信号を具備することで、高速無線通信におけるパルス生成回路等として用いることができる。

本発明の第１の実施形態における通信装置の回路構成を示す図本発明の第１の実施形態における信号波形の特徴を示す図本発明の第１の実施形態における間欠逓倍回路の回路構成の一実施例を示す図本発明の第１の実施形態における制御信号電圧値と出力信号レベルの関係の特徴を示す図本発明の第１の実施形態における制御信号電圧値と出力信号レベルの関係の特徴を示す図本発明の第１の実施形態における入力電力レベルと変換利得の関係の特徴を示す図本発明の第１の実施形態における間欠逓倍回路の回路構成の一実施例を示す図本発明の第１の実施形態における間欠逓倍回路の回路構成の一実施例を示す図本発明の第１の実施形態における間欠逓倍回路の回路構成の一実施例を示す図本発明の第２の実施形態における通信装置の回路構成を示す図本発明の第３の実施形態における通信装置の回路構成を示す図従来技術の短パルス生成回路の回路構成を示す図従来技術における制御信号波形を示す図従来技術の短パルス生成回路の回路構成を示す図従来技術における制御信号波形を示す図従来技術における変調回路の回路構成図を示す図従来技術における制御信号波形を示す図本発明の第４の実施形態における通信装置の回路構成を示す図本発明の第４の実施形態における信号波形の特徴を示す図

符号の説明

１０１発振回路
１０２制御信号発生回路
１０３間欠逓倍回路
１０４フィルタ
１０５分岐回路
１０６制御部
１０７出力端子
２０１〜２０８信号
３０１能動素子
３０２整合回路
３０３整合回路
３０４結合器
３０５結合器
３０６フィルタ
３０７ＤＣフィード器
３０８電源
３０９パスコン
３１０制御信号入力端
４０１〜４０３制御領域
５０１〜５０３特性曲
６０１、６０２電力値
６０３、６０４特性曲線
７０１電流源
７０２抵抗素子
７０３電源
８０１フィルタ
８０２ＤＣフィード器
８０３電源
９０１電流源
１００１スイッチ
１００２検波回路
１００３制御部
１１０１ミキサ
１１０２制御部
１１０３逓倍回路
１２０１発振回路
１２０２制御信号発生回路
１２０３ミキサ
１２０４出力端子
１３０１〜１３０３信号
１４０１発振回路
１５０１、１５０２信号波形
１６０１ＶＣＯ
１６０２制御信号発生回路
１６０３逓倍回路
１６０４出力端子
１７０１〜１７０３信号
１８０１ＶＣＯ
１８０２制御信号発生回路
１８０３逓倍回路
１８０４分岐回路
１８０５出力端子
１８０６制御部
１８０７ＶＣＯのＶｔ端子
１８０８ＶＣＯの他端子
１９０１〜１９０７信号

Claims

発振回路から出力される連続信号に基づいてパルス信号を生成する信号変調回路であって、
時間軸において、それぞれ電圧値の異なるオン区間およびオフ区間を含む第一の制御信号を出力する制御信号発生回路と、
前記第一の制御信号および前記連続信号の入力を受けて、前記第一の制御信号のオン区間に対応する前記連続信号を逓倍して前記パルス信号を出力する間欠逓倍回路と、
前記パルス信号のレベルを検出して、前記発振回路から出力される前記連続信号のレベルを制御する第二の制御信号および前記間欠逓倍回路の変換利得を制御する第三の制御信号を生成する制御部と、
を備え、
前記間欠逓倍回路は、前記第一の制御信号のオン区間における変換利得がオフ区間における変換利得よりも高い信号変調回路。
前記間欠逓倍回路は、能動素子と、前記能動素子の制御端子と接続され、前記第一の制御信号が入力される制御信号入力端を有し、
前記制御信号入力端から前記能動素子側を測定したインピーダンスのカットオフ周波数が、前記第一の制御信号のオン区間の時間幅の逆数以上となる請求項１記載の信号変調回路。
前記間欠逓倍回路の出力信号を分岐させ、一方を空間に放射して、他方を前記制御部に出力する分岐回路を備える請求項１記載の信号変調回路。
前記間欠逓倍回路の出力信号を分岐させ、一方を空間に放射して、他方を前記制御部に出力するスイッチ回路を備える請求項１記載の信号変調回路。
前記間欠逓倍回路は、前記間欠逓倍回路の出力信号の周波数帯成分を通過させ、他の周波数帯成分を抑圧するフィルタを備える請求項１記載の信号変調回路。
前記第一の制御信号のオフ区間において前記能動素子の制御端子で測定される連続信号の振幅よりも、前記制御信号発生回路から出力される前記第一の制御信号の振幅が大きい請求項１記載の信号変調回路。
前記制御信号入力端と前記能動素子の制御端子との間に、前記第一の制御信号を増幅する増幅部を備え、
前記第一の制御信号のオフ区間に、前記連続信号の振幅より大きな振幅の前記増幅部によって増幅された第一の制御信号が前記能動素子に入力される請求項１記載の信号変調回路。
時間軸においてそれぞれ電圧値の異なるオン区間およびオフ区間を含む第一の制御信号を生成する制御信号発生回路と、
前記第一の制御信号に基づいて周波数変調された変調信号を出力する電圧制御発振器と、
前記変調信号のレベルを検出して、前記電圧制御発振器から出力される前記変調信号のレベルを制御する第二の制御信号および前記電圧制御発振器の電圧制御端子の電圧レベルを制御する第三の制御信号を生成する制御部と、
を備える信号変調回路。