JP2009176908A - Semiconductor optical device and method of manufacturing the same - Google Patents

Semiconductor optical device and method of manufacturing the same Download PDF

Info

Publication number
JP2009176908A
JP2009176908A JP2008013338A JP2008013338A JP2009176908A JP 2009176908 A JP2009176908 A JP 2009176908A JP 2008013338 A JP2008013338 A JP 2008013338A JP 2008013338 A JP2008013338 A JP 2008013338A JP 2009176908 A JP2009176908 A JP 2009176908A
Authority
JP
Japan
Prior art keywords
surface defect
optical device
layer
semiconductor optical
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008013338A
Other languages
Japanese (ja)
Inventor
Mitsuki Matsudate
みつき 松舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008013338A priority Critical patent/JP2009176908A/en
Publication of JP2009176908A publication Critical patent/JP2009176908A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor optical device that surely suppresses the deterioration in device characteristics. <P>SOLUTION: A semiconductor laser device has a semiconductor layer (an active layer 4) formed with a waveguide area (a conduction area A') extending in one direction. There are arranged below the semiconductor layer (the active layer 4) a plurality of planar-defect generation derivatives 10 apart at intervals in order to form each planar defect 15 in areas excluding the waveguide area (the conduction area A') of the semiconductor layer (the active layer 4). Each planar-defect generation derivative 10 and the waveguide area (the conduction area A') are arranged spaced apart at intervals in a plane view from the surface side of the semiconductor layer (the active layer 4). The plurality of planar-defect generation derivatives 10 are scattered along in the extending direction of the waveguide area (the conduction area A'). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体光素子およびその製造方法に関する。   The present invention relates to a semiconductor optical device and a method for manufacturing the same.

窒化ガリウム(GaN)をベースとするIII-V窒化物系半導体発光素子のうち、青紫色で発光する半導体レーザは次世代の高密度光ディスク光源として実用化されており、今後更に市場も拡大していくものと期待されている。一方、この材料系では、インジウムガリウム窒素(InGaN)活性層のインジウム組成を制御することにより、青色〜赤色にかけての可視波長領域での発光も可能であることから、高輝度発光ダイオード等も開発されており、近年では可視光で発振する半導体レーザ実現への要求も高まっている。   Among III-V nitride semiconductor light-emitting devices based on gallium nitride (GaN), semiconductor lasers emitting blue-violet light have been put into practical use as next-generation high-density optical disk light sources, and the market will expand further in the future. It is expected to go. On the other hand, this material system can emit light in the visible wavelength region from blue to red by controlling the indium composition of the indium gallium nitrogen (InGaN) active layer. In recent years, there has been an increasing demand for the realization of semiconductor lasers that oscillate with visible light.

図12は、GaN基板201上に作製された一般的なリッジストライプ型の窒化物系半導体レーザ素子の断面構造である。この素子では、n型GaN基板201上に、n型AlGaNクラッド層(下側AlGaNクラッド層)202、下側光導波路層203、InGaN/GaN量子井戸活性層204、上側光導波路層205、p型AlGaNクラッド層(上側AlGaNクラッド層)206、p型GaNコンタクト層207が順次積層されている。p型AlGaNクラッド層206はリッジストライプ形状に加工され、リッジ上にp型電極208が形成されている。また、GaN基板201裏面にn型電極212が形成されている。   FIG. 12 shows a cross-sectional structure of a general ridge stripe type nitride-based semiconductor laser device fabricated on a GaN substrate 201. In this element, an n-type AlGaN cladding layer (lower AlGaN cladding layer) 202, a lower optical waveguide layer 203, an InGaN / GaN quantum well active layer 204, an upper optical waveguide layer 205, a p-type are formed on an n-type GaN substrate 201. An AlGaN cladding layer (upper AlGaN cladding layer) 206 and a p-type GaN contact layer 207 are sequentially stacked. The p-type AlGaN cladding layer 206 is processed into a ridge stripe shape, and a p-type electrode 208 is formed on the ridge. An n-type electrode 212 is formed on the back surface of the GaN substrate 201.

図12の素子において、波長約450nmの純青色帯での発光を得る為には、量子井戸活性層204のインジウム組成を約0.2程度以上とする必要があり、緑色帯での発光に対しては更に高いインジウム組成が必要となる。
しかしながら、InGaN量子井戸を活性層とするレーザ素子において、インジウム組成を増加させて長波長化することには幾つかの困難があることが知られている。
In the device shown in FIG. 12, in order to obtain light emission in a pure blue band having a wavelength of about 450 nm, the indium composition of the quantum well active layer 204 needs to be about 0.2 or more. Therefore, a higher indium composition is required.
However, it is known that there are some difficulties in increasing the indium composition to increase the wavelength in a laser device having an InGaN quantum well as an active layer.

InNとGaNでは原子間距離の差が大きいことから、InGaN材料系では相分離が起こりやすく、面内にインジウムの組成分布が形成される。これにより、発光スペクトルが広くなったり、電流注入に伴う波長シフトが大きくなるばかりでなく、層全体としては歪臨界以下であっても、局所的な歪が増大して欠陥が導入される危険性があり、これにより発光特性が劣化する。   Since the difference in interatomic distance between InN and GaN is large, phase separation is likely to occur in the InGaN material system, and an indium composition distribution is formed in the plane. This not only widens the emission spectrum and increases the wavelength shift associated with current injection, but also increases the risk of introducing local defects due to increased local strain even if the entire layer is below the strain criticality. As a result, the light emission characteristics deteriorate.

更には、InGaN層の結晶成長においては、成長温度が高温になるとインジウムの再蒸発が顕著である為約800℃程度の低い成長温度で成長しなければならず、良質な結晶を得ることが困難である。さらに、活性層上部のクラッド層をより高温で成長する際に、低温で成長した活性層の結晶が劣化することが知られている。また、これらの影響はいずれも長波長化と共に、即ちインジウム組成の増加と共に顕著になっていくと考えられている。   Furthermore, in the crystal growth of the InGaN layer, since re-evaporation of indium becomes remarkable when the growth temperature becomes high, it must be grown at a low growth temperature of about 800 ° C., and it is difficult to obtain a good quality crystal. It is. Furthermore, it is known that when the cladding layer above the active layer is grown at a higher temperature, the crystals of the active layer grown at a lower temperature deteriorate. In addition, it is considered that all of these effects become conspicuous as the wavelength increases, that is, as the indium composition increases.

本発明者らは、青色帯で発振する半導体レーザ素子を試作して発光特性が劣化する原因について詳細に調べた。
そして、劣化した素子においては活性層の面内に数ミクロン以上の範囲まで広がった転位の集合体である面欠陥が形成されることを見出した。図13に示すように、このような面欠陥221とレーザの通電領域220が重なった場合にレーザ特性が大きく劣化することを見出した。
The inventors of the present invention made a prototype of a semiconductor laser element that oscillates in the blue band and investigated in detail the cause of the deterioration of the light emission characteristics.
And in the element which deteriorated, it discovered that the surface defect which is an aggregate | assembly of the dislocation extended in the range of several microns or more in the surface of an active layer was formed. As shown in FIG. 13, it has been found that the laser characteristics are greatly deteriorated when such a surface defect 221 and the laser energized region 220 overlap.

また、このような面欠陥は、量子井戸活性層204の成長直後には発生せず、結晶成長後に約1000℃以上の高温成長やプロセスを施すことにより発生していることが確認され、従来の素子作製方法では前述のような活性層の結晶劣化が避け難いことが見出された。   Further, it has been confirmed that such a plane defect does not occur immediately after the growth of the quantum well active layer 204 but occurs by performing high-temperature growth or a process of about 1000 ° C. or higher after crystal growth. It has been found that in the device fabrication method, it is difficult to avoid crystal degradation of the active layer as described above.

以上を総合すると、量子井戸活性層204のインジウム組成が高い場合には、結晶成長時に相分離による組成分布が発生し、場合によってはインジウム組成の相対的に高い領域においてミスフィット転位などの微小欠陥が発生する。更に活性層成長後に上部クラッド層成長等の高温プロセスを行うことにより、このような微小欠陥を起点として歪緩和やInNの解離などが発生し、周辺部の結晶を広範囲に渡って劣化させ面欠陥化する、というようなプロセスが起きていることが推測される。
なお、ここでは、InGaN/GaN量子井戸活性層を有する半導体発光素子に関する検討結果を述べたが、他の種類の活性層においても、ミスフィット転位などの微小欠陥が発生し、広範囲において面欠陥化していることがあり、これがレーザ特性に大きく影響を及ぼしていると考えられる。
また、半導体発光素子に限らず、半導体光素子においても、導波長領域に面欠陥が発生し、素子特性に大きく影響を及ぼしていることがある。
In summary, when the indium composition of the quantum well active layer 204 is high, a composition distribution due to phase separation occurs during crystal growth, and in some cases, micro defects such as misfit dislocations in a relatively high region of the indium composition. Will occur. Furthermore, by performing high-temperature processes such as the growth of the upper cladding layer after the active layer growth, strain relaxation and InN dissociation occur from such micro defects as the starting point, and the peripheral crystal is deteriorated over a wide range to cause surface defects. It is speculated that there is a process such as
In addition, although the examination result about the semiconductor light-emitting device which has an InGaN / GaN quantum well active layer was described here, also in other types of active layers, micro defects, such as misfit dislocation, occurred, and it became a plane defect in a wide range. It is thought that this has a great influence on the laser characteristics.
Further, not only the semiconductor light emitting element but also the semiconductor optical element, a surface defect may occur in the waveguide length region, which may greatly affect the element characteristics.

素子特性の劣化を防止する方法、特に半導体発光素子の活性層の劣化を防止する方法としては、上部層の成長温度、成長時間を制限する方法や、より安定性の高いアルミニウムを含む半導体層を活性層上に成長する方法が、特許文献2,3に提案されている。   As a method for preventing the deterioration of device characteristics, particularly a method for preventing the deterioration of the active layer of a semiconductor light emitting device, a method for limiting the growth temperature and growth time of the upper layer, a semiconductor layer containing aluminum with higher stability, and the like. Patent Documents 2 and 3 propose methods for growing on the active layer.

また、活性層の歪を緩和させ、信頼性を向上させる為に、活性層よりも下層に高い転位密度を有する欠陥導入領域を設ける方法が、特許文献1に開示されている。
さらに、本発明の背景技術として特許文献4,5、非特許文献1がある。
In addition, Patent Document 1 discloses a method of providing a defect introduction region having a higher dislocation density in a lower layer than the active layer in order to alleviate distortion of the active layer and improve reliability.
Furthermore, there are Patent Documents 4 and 5 and Non-Patent Document 1 as background art of the present invention.

特開2006−24713号公報JP 2006-24713 A 特開平10−335700号公報JP 10-335700 A 特開平10−144612号公報JP-A-10-144612 特開2001−176809号公報JP 2001-176809 A WO2005/022620号公報WO2005 / 022620 J. W. Matthews and A. E. Blakeslee, Journal of Crystal Growth, 27, 118 〜125 (1974).J. W. Matthews and A. E. Blakeslee, Journal of Crystal Growth, 27, 118-125 (1974).

しかしながら、これらの解決方法により、素子特性の劣化を確実に抑制することは困難であると考えられる。   However, it is considered difficult to reliably suppress the deterioration of device characteristics by these solutions.

本発明の目的は、劣化を確実に抑制することができる半導体光素子を提供することである。   The objective of this invention is providing the semiconductor optical element which can suppress deterioration reliably.

本発明によれば、一方向に延在する導波路領域が形成された半導体層を有する半導体光素子において、前記半導体層の下方には、前記半導体層の前記導波路領域を除く他の領域に面欠陥を形成するための面欠陥発生誘導体が複数離間して配置されており、前記半導体層表面側からの平面視において前記各面欠陥発生誘導体と、前記導波路領域とが離間配置されるとともに、前記導波路領域の延在方向に沿って複数の前記面欠陥発生誘導体が点在している半導体光素子が提供される。
また、本発明によれば、一方向に延在する導波路領域が形成された半導体層を有する半導体光素子の製造方法において、複数の面欠陥発生誘導体を配置する工程と、前記面欠陥発生誘導体上に前記半導体層を形成する工程と、前記面欠陥発生誘導体により、前記半導体層の前記導波路領域を除く他の領域に面欠陥を形成する工程とを備え、前記面欠陥発生誘導体は、前記半導体層表面側からの平面視において前記各面欠陥発生誘導体と、前記導波路領域とが離間するとともに、前記導波路領域の延在方向に沿って点在するように配置される半導体光素子の製造方法も提供できる。
According to the present invention, in a semiconductor optical device having a semiconductor layer in which a waveguide region extending in one direction is formed, the semiconductor layer has a region below the semiconductor layer other than the waveguide region. A plurality of surface defect generation derivatives for forming a surface defect are arranged apart from each other, and each of the surface defect generation derivatives and the waveguide region are arranged apart from each other in plan view from the semiconductor layer surface side. There is provided a semiconductor optical device in which a plurality of the surface defect generating derivatives are scattered along the extending direction of the waveguide region.
According to the present invention, in the method of manufacturing a semiconductor optical device having a semiconductor layer in which a waveguide region extending in one direction is formed, a step of arranging a plurality of surface defect generating derivatives, and the surface defect generating derivative Forming the semiconductor layer thereon, and forming a surface defect in a region other than the waveguide region of the semiconductor layer by the surface defect generation derivative, A semiconductor optical device arranged so that each of the surface defect-generating derivatives and the waveguide region are separated from each other along the extending direction of the waveguide region in plan view from the semiconductor layer surface side. A manufacturing method can also be provided.

本発明によれば、素子の劣化を確実に抑制することができる半導体光素子および半導体光素子の製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor optical element which can suppress deterioration of an element reliably, and a semiconductor optical element is provided.

以下、図面を参照しつつ、半導体光素子及びその製造方法の好適な実施形態について詳細に説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、ここで用いる図面は模式図であり、実際の寸法比に基づくものではなく、実際よりも誇張して表示している場合がある。   Hereinafter, preferred embodiments of a semiconductor optical device and a manufacturing method thereof will be described in detail with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. Further, the drawings used here are schematic views, and are not based on actual dimensional ratios, and may be displayed exaggerated than actual.

(第1の実施の形態)
(半導体発光素子の構造および製造方法)
図1は、半導体レーザ素子(半導体光素子)の第1の実施形態を示す断面図である。また、図2は、図1の半導体レーザ素子の活性層を示す平面図である。図2においては活性層4の下方に配置される面欠陥発生誘導体10は実線で示されている。本実施形態においては、リッジストライプ型の半導体レーザ素子を例示する。
(First embodiment)
(Structure and manufacturing method of semiconductor light emitting device)
FIG. 1 is a cross-sectional view showing a first embodiment of a semiconductor laser device (semiconductor optical device). FIG. 2 is a plan view showing an active layer of the semiconductor laser device of FIG. In FIG. 2, the surface defect generating derivative 10 disposed below the active layer 4 is indicated by a solid line. In the present embodiment, a ridge stripe type semiconductor laser element is exemplified.

はじめに、半導体レーザ素子の概要について説明する。
半導体レーザ素子は、一方向に延在する導波路領域(通電領域A’)が形成された半導体層(活性層4)を有する。
半導体層(活性層4)の下方には、半導体層(活性層4)の導波路領域(通電領域A’)を除く他の領域に面欠陥を形成するための面欠陥発生誘導体10が複数離間して配置されている。
半導体層(活性層4)表面側からの平面視において面欠陥発生誘導体10と、導波路領域(通電領域A’)とが離間配置されるとともに、導波路領域(通電領域A’)の延在方向に沿って複数の面欠陥発生誘導体10が点在している。
First, an outline of the semiconductor laser element will be described.
The semiconductor laser element has a semiconductor layer (active layer 4) in which a waveguide region (energization region A ′) extending in one direction is formed.
Below the semiconductor layer (active layer 4), a plurality of surface defect generating derivatives 10 for forming surface defects in other regions except for the waveguide region (conducting region A ′) of the semiconductor layer (active layer 4) are spaced apart. Are arranged.
In plan view from the surface side of the semiconductor layer (active layer 4), the surface defect generation derivative 10 and the waveguide region (conduction region A ′) are spaced apart and the waveguide region (conduction region A ′) extends. A plurality of surface defect generating derivatives 10 are scattered along the direction.

次に、半導体レーザ素子について詳細に説明する。
半導体レーザ素子は、窒化物半導体レーザであり、n型GaN基板1と、基板1上の領域B内に設けられた面欠陥誘導領域9と、基板1及び面欠陥誘導領域9上に設けられたn型AlGaNクラッド層2(第一クラッド層)と、クラッド層2上に順に設けられたGaN下側光導波路層3と、InGaN/GaN量子井戸活性層4と、GaN上側光導波路層5と、GaN上側光導波路層5上に設けられ、電流狭窄部を構成するp型AlGaNクラッド層6(第二クラッド層)とを備えている。
なお、量子井戸活性層として、InGaN/GaN量子井戸活性層4を使用しているが、これに限らず、バリア層は、InGaN層であってもよく、また、AlInGaN層であってもよい。すなわち、バリア層としては、Aly2Inx2Ga1−x2−y2N層(0<x1<1,0≦y2<1,0≦x2<1,0≦y2+x2<1)が好ましい。
また、半導体レーザ素子の発光波長は、440nm以上490nm以下であることが好ましい。
Next, the semiconductor laser element will be described in detail.
The semiconductor laser element is a nitride semiconductor laser, and is provided on the n-type GaN substrate 1, the surface defect induction region 9 provided in the region B on the substrate 1, and the substrate 1 and the surface defect induction region 9. an n-type AlGaN cladding layer 2 (first cladding layer), a GaN lower optical waveguide layer 3 sequentially provided on the cladding layer 2, an InGaN / GaN quantum well active layer 4, a GaN upper optical waveguide layer 5, A p-type AlGaN cladding layer 6 (second cladding layer) is provided on the GaN upper optical waveguide layer 5 and forms a current confinement portion.
Although the InGaN / GaN quantum well active layer 4 is used as the quantum well active layer, the present invention is not limited thereto, and the barrier layer may be an InGaN layer or an AlInGaN layer. That is, as the barrier layer, an Al y2 In x2 Ga 1-x2-y2 N layer (0 <x1 <1, 0 ≦ y2 <1, 0 ≦ x2 <1, 0 ≦ y2 + x2 <1) is preferable.
The emission wavelength of the semiconductor laser element is preferably 440 nm or more and 490 nm or less.

クラッド層6とその上に設けられたp型GaNコンタクト層7とはリッジストライプ形状に加工されており、このリッジストライプが電流狭窄部として機能する。また、このリッジストライプは、水平方向の屈折率導波機構としても機能する。リッジストライプの幅は、例えば1.5μmである。また、コンタクト層7上にp型電極8が、GaN基板1の下部にn型電極12が設けられている。また、図1の半導体レーザ素子の表面は、リッジストライプおよびp型電極8が設けられた部分を除いて絶縁膜11で覆われている。   The cladding layer 6 and the p-type GaN contact layer 7 provided thereon are processed into a ridge stripe shape, and this ridge stripe functions as a current confinement portion. The ridge stripe also functions as a horizontal refractive index waveguide mechanism. The width of the ridge stripe is 1.5 μm, for example. A p-type electrode 8 is provided on the contact layer 7, and an n-type electrode 12 is provided below the GaN substrate 1. 1 is covered with an insulating film 11 except for the portion where the ridge stripe and the p-type electrode 8 are provided.

活性層4のうち、上記リッジストライプの下部に位置するリッジストライプと同じ幅の領域が通電領域A’となり、発光領域は、リッジストライプと略同じ幅である。通電領域A’は、活性層4表面側からみて平面矩形形状であり、一方向に延在している。なお、本実施形態では、リッジストライプ構造の半導体レーザ素子を使用しているため、通電領域A’は、リッジストライプの直下の領域となったが、たとえば、Alを含む半導体層の一部を酸化して、電流狭窄層を形成しているような場合には、Alを含む半導体層の非酸化領域の直下の領域が通電領域となる。
領域Aは、この通電領域A’を完全に含み、通電領域A’よりも広い幅の領域を指す。この領域A内には、面欠陥発生誘導体10は形成されていない。領域Bは領域Aを除いた他の領域を指す。領域Bの一部には面欠陥誘導領域9が形成されている。
In the active layer 4, a region having the same width as the ridge stripe located below the ridge stripe becomes the energization region A ′, and the light emitting region has substantially the same width as the ridge stripe. The energization region A ′ has a planar rectangular shape when viewed from the surface side of the active layer 4 and extends in one direction. In this embodiment, since the semiconductor laser element having the ridge stripe structure is used, the energized region A ′ is a region immediately below the ridge stripe. For example, a part of the semiconductor layer containing Al is oxidized. In the case where a current confinement layer is formed, a region immediately below the non-oxidized region of the semiconductor layer containing Al becomes a current-carrying region.
The area A completely includes the energization area A ′ and indicates a wider area than the energization area A ′. In this region A, the surface defect generating derivative 10 is not formed. Region B refers to other regions excluding region A. A surface defect induction region 9 is formed in a part of the region B.

ここで、面欠陥誘導領域9内には、図1および図2に示すように複数の互いに離間した面欠陥発生誘導体10が複数形成されている。また、基板面側から半導体レーザ素子を平面視した際に、活性層4において、面欠陥発生誘導体10の上部に面欠陥15が存在している。
面欠陥発生誘導体10の具体例としては、例えば平面形状が5μm角、厚さが0.1μmのAlN薄膜である。活性層4中の面欠陥15とは、圧縮歪に起因して発生する、例えば水平方向に拡がる転位の集合体である。
Here, a plurality of spaced-apart surface defect generating derivatives 10 are formed in the surface defect induction region 9 as shown in FIGS. 1 and 2. Further, when the semiconductor laser device is viewed in plan from the substrate surface side, the surface defect 15 exists above the surface defect generating derivative 10 in the active layer 4.
A specific example of the surface defect generating derivative 10 is an AlN thin film having a planar shape of 5 μm square and a thickness of 0.1 μm, for example. The surface defect 15 in the active layer 4 is an aggregate of dislocations generated due to compressive strain, for example, spreading in the horizontal direction.

この構造により、InGaN/GaN量子井戸活性層4の発光波長の長波化に伴って顕著となる、結晶成長後の高温プロセスによる結晶劣化を抑制することができる。   With this structure, it is possible to suppress crystal deterioration due to a high-temperature process after crystal growth, which becomes noticeable as the emission wavelength of the InGaN / GaN quantum well active layer 4 becomes longer.

図1に示した窒化物系半導体レーザ素子の製造方法につき、図4〜7を用いて説明する。
まず、n型GaN基板1上に、有機金属気相成長法(MOVPE法)等を用いて、400℃程度の低温でAlN薄膜を0.1μmの厚さに堆積する。
次に、通常のフォトリソグラフィー工程を用いて、例えば5μm角程度の正方形のエッチングマスクを形成し、リン酸を用いたウェットエッチングによりマスク以外の部分を除去する。これにより、面欠陥発生誘導体10として機能する5μm角のAlN薄膜が形成される。面欠陥発生誘導体10は、面欠陥誘導領域9内に複数が互いに離間するように点在して配置されている。面欠陥発生誘導体10の平面配置は例えば図2のようになっており、リッジストライプ近傍、すなわち、通電領域A’近傍ではリッジストライプの延在方向に平行な方向に125μmピッチで配置されている。リッジストライプ近傍から離れた位置では約250μmピッチで配置されている(工程1、図4)。
A method for manufacturing the nitride-based semiconductor laser device shown in FIG. 1 will be described with reference to FIGS.
First, an AlN thin film is deposited on the n-type GaN substrate 1 to a thickness of 0.1 μm at a low temperature of about 400 ° C. using a metal organic chemical vapor deposition method (MOVPE method) or the like.
Next, using a normal photolithography process, for example, a square etching mask of about 5 μm square is formed, and portions other than the mask are removed by wet etching using phosphoric acid. Thus, a 5 μm square AlN thin film functioning as the surface defect generating derivative 10 is formed. The surface defect generation derivatives 10 are arranged in a scattered manner in the surface defect induction region 9 so as to be separated from each other. The planar arrangement of the surface defect generating derivative 10 is as shown in FIG. 2, for example, and is arranged at a pitch of 125 μm in the direction parallel to the extending direction of the ridge stripe in the vicinity of the ridge stripe, that is, in the vicinity of the energization region A ′. They are arranged at a pitch of about 250 μm at a position away from the vicinity of the ridge stripe (step 1, FIG. 4).

次に、MOVPE法等を用いて、上記基板1上に、第一クラッド層2、光導波路層3、InGaN/GaN量子井戸活性層4、光導波路層5、第二クラッド層6、コンタクト層7を順次積層する(工程2、図5)。
ここで、InGaN/GaN量子井戸活性層4に用いた井戸層のインジウム組成としては、波長が450nmでの発振が得られるように組成を約0.22としている。この時、例えば結晶成長温度としては800℃程度が望ましい。また活性層4上部の光導波路層5又はクラッド層6の成長時には、より高い成長温度例えば1100℃とするのが望ましい。上側光導波路層5、及びクラッド層6を高温で結晶成長すると、面欠陥発生誘導体10上部ではそれ以外の領域に比べて微小欠陥がある程度集中している為、面欠陥発生誘導体10上部において優先的に面欠陥が発生することとなる。
Next, the first cladding layer 2, the optical waveguide layer 3, the InGaN / GaN quantum well active layer 4, the optical waveguide layer 5, the second cladding layer 6, and the contact layer 7 are formed on the substrate 1 using the MOVPE method or the like. Are sequentially stacked (step 2, FIG. 5).
Here, the indium composition of the well layer used for the InGaN / GaN quantum well active layer 4 is about 0.22 so that oscillation at a wavelength of 450 nm can be obtained. At this time, for example, the crystal growth temperature is preferably about 800 ° C. Further, when the optical waveguide layer 5 or the cladding layer 6 on the active layer 4 is grown, it is desirable to set a higher growth temperature, for example, 1100 ° C. When the upper optical waveguide layer 5 and the cladding layer 6 are crystal-grown at a high temperature, fine defects are concentrated to some extent in the upper portion of the surface defect generating derivative 10 compared to other regions. Surface defects will occur.

次に、通常のフォトリソグラフィー工程を用いて幅1.5μm程度のストライプ状のエッチングマスクを形成し、塩素系ガスを用いたドライエッチングにより、コンタクト層7及びクラッド層6の途中までエッチングを行う。これにより、幅1.5μm程度のリッジストライプが形成される。リッジ幅の値、及びクラッド層6のエッチング深さは、半導体レーザ素子の水平横モード特性を始め、電流-光出力特性、電流-電圧特性に影響するので、要求されるデバイス特性等を考慮して、最適な値を選ぶ。(工程3、図6)。   Next, a stripe-shaped etching mask having a width of about 1.5 μm is formed using a normal photolithography process, and etching is performed halfway through the contact layer 7 and the cladding layer 6 by dry etching using a chlorine-based gas. Thereby, a ridge stripe having a width of about 1.5 μm is formed. The value of the ridge width and the etching depth of the cladding layer 6 affect the current-light output characteristics and current-voltage characteristics, including the horizontal transverse mode characteristics of the semiconductor laser device. Select the optimum value. (Step 3, FIG. 6).

次に、素子全体にCVD法などを用いて、酸化シリコン膜等の絶縁膜11を形成する。その後、通常のフォトリソグラフィー工程を用いて、p型電極8形成部の絶縁膜を除去する。さらに、p型電極8としてチタン及び金を蒸着し、適当な条件で加熱してアロイ処理を行うことにより、p型電極8を形成する。また、基板1の裏面にn型電極12として、チタン及び金を蒸着し、適当な条件で加熱してアロイ処理を行うことにより、n型電極12を形成する。最後に、劈開によりレーザミラー端面を形成する(工程4、図7)。   Next, an insulating film 11 such as a silicon oxide film is formed on the entire element by CVD or the like. Thereafter, the insulating film in the p-type electrode 8 forming portion is removed using a normal photolithography process. Furthermore, titanium and gold are vapor-deposited as the p-type electrode 8, and the p-type electrode 8 is formed by performing an alloy process by heating under appropriate conditions. Further, the n-type electrode 12 is formed by vapor-depositing titanium and gold as the n-type electrode 12 on the back surface of the substrate 1 and performing an alloying process by heating under appropriate conditions. Finally, a laser mirror end face is formed by cleavage (step 4, FIG. 7).

(発光特性の劣化の改善の効果について)
ここで、本実施形態の発光特性の劣化の改善効果について、説明する。まず、図12の例を用いて、従来の構造による青色帯半導体レーザ素子の層構造の作製工程を説明し、これにより発生すると推測される劣化機構について説明する。
(About the effect of improving the deterioration of the luminous characteristics)
Here, the improvement effect of the deterioration of the light emission characteristics of this embodiment will be described. First, with reference to the example of FIG. 12, a manufacturing process of a layered structure of a blue-band semiconductor laser element having a conventional structure will be described, and a degradation mechanism that is supposed to occur due to this will be described.

まず、n型GaN基板201上に、n型の下側AlGaNクラッド層202、下側光導波路層(GaN層)203、InGaN/GaN量子井戸活性層204及び上側光導波路層(GaN層)205を、有機金属気相成長法(MOVPE法)などを用いて順次積層する。   First, an n-type lower AlGaN cladding layer 202, a lower optical waveguide layer (GaN layer) 203, an InGaN / GaN quantum well active layer 204, and an upper optical waveguide layer (GaN layer) 205 are formed on an n-type GaN substrate 201. Then, the layers are sequentially laminated using a metal organic chemical vapor deposition method (MOVPE method) or the like.

ここで、InGaN/GaN量子井戸活性層204については、発振波長を450nmとする為に組成設計がされており、InGaN量子井戸層204の平均的なインジウム組成は0.22となっている。
結晶成長温度は約850℃であり、組成が所望の値となるよう調整されている。InGaN量子井戸層204のインジウム組成は、素子全体に渡って平均的には約0.22となっているが、相分離が起こっている為、局所的に見るとインジウム組成の高い部分と低い部分が存在している。そして、インジウム組成の特に高い領域では、場所によりミスフィット転位による微小欠陥が存在している。但し、量子井戸活性層204の結晶成長直後には面欠陥は発生じていない(工程1’)。
Here, the InGaN / GaN quantum well active layer 204 is designed to have an oscillation wavelength of 450 nm, and the average indium composition of the InGaN quantum well layer 204 is 0.22.
The crystal growth temperature is about 850 ° C., and the composition is adjusted to a desired value. The indium composition of the InGaN quantum well layer 204 is about 0.22 on average over the entire device, but phase separation occurs, so that a portion having a high indium composition and a portion having a low indium composition are locally observed. Is present. In a region with a particularly high indium composition, there are micro defects due to misfit dislocations depending on the location. However, no surface defects are generated immediately after crystal growth of the quantum well active layer 204 (step 1 ′).

更に、上側AlGaNクラッド層206、p型GaNコンタクト層207を、MOVPE法を用いて順次積層する。これらのインジウムを含まない層の結晶成長においては、良好な結晶を得るため成長温度は高い方が望ましく、1100℃としている。この結晶成長工程は、劣化機構説明の為に分けて記述したが、活性層204の結晶成長に引き続き連続して行っても構わない(工程2’)。   Further, the upper AlGaN cladding layer 206 and the p-type GaN contact layer 207 are sequentially stacked using the MOVPE method. In the crystal growth of these indium-free layers, a higher growth temperature is desirable for obtaining good crystals, and the temperature is set to 1100 ° C. Although this crystal growth step is described separately for the purpose of explaining the deterioration mechanism, it may be performed continuously following the crystal growth of the active layer 204 (step 2 ').

その結果高温成長による熱エネルギーによって、工程1’で発生している、相分離によって形成された微小欠陥を起点として、欠陥の増殖や、更にはそれに伴う更なる欠陥の発生を引き起こし、周辺部の結晶を広範囲に渡り劣化させ、図13の様に量子井戸活性層204の面内に面欠陥221が発生することとなる。   As a result, the thermal energy caused by the high temperature growth causes the growth of defects and further generation of the accompanying defects starting from the minute defects formed by the phase separation generated in the step 1 ′. The crystal is deteriorated over a wide range, and surface defects 221 are generated in the plane of the quantum well active layer 204 as shown in FIG.

本発明者は、このような量子井戸活性層面内の面欠陥の形成要因について検討を行った結果、面欠陥の形成条件は、InGaN量子井戸層自身のインジウム組成に最も依存するが、バリア層も含めた活性層全体の構造や、活性層面積にも影響を受けることを見出した。即ち、InGaN量子井戸層の相分離等により微小欠陥が発生した場合でも、活性層全体の平均歪量を低く押さえることによって、レーザ特性を劣化させる面欠陥の発生を抑制することが可能であると考えられる。   As a result of studying the formation factors of the surface defects in the surface of the quantum well active layer, the present inventor has found that the formation conditions of the surface defects are most dependent on the indium composition of the InGaN quantum well layer itself, but the barrier layer is also The present inventors have found that the structure of the entire active layer including the active layer area is also affected. That is, even when a micro defect occurs due to phase separation or the like of the InGaN quantum well layer, it is possible to suppress the occurrence of surface defects that degrade the laser characteristics by keeping the average strain amount of the entire active layer low. Conceivable.

また、劣化形態を更に分析した結果、次のような特徴が見出された。
図8は種々のインジウム組成のInGaN量子井戸層を有する試料(面欠陥発生誘導体10のない構造、バリア層はAlInGaN層(但しバリア層の歪は十分小さい))における、活性層の歪量と面欠陥の発生状況との関係をプロットしたものである。
活性層の歪量の指標としては、組成や層厚が異なる試料を同一基準で比較する為、量子井戸層の層厚とそのインジウム組成に対応する臨界膜厚の計算値との比で表した(図8横軸)。
面欠陥の発生状況については、活性層面内における面欠陥の面積被覆率で示している(図8縦軸)。
ここで用いた各活性層の成長条件は、インジウム組成に対応した最適成長温度を設定している点を除きほぼ同じとしている。このような場合には、量子井戸層のインジウム組成や歪量に依らず個々の面欠陥はほぼ同じ大きさを持ち、インジウム組成や歪量の変化に対しては図8のようにその形成密度が異なっていることが見出された。
このことは、InGaN層の相分離による微小欠陥自体は活性層全体の歪量が小さい場合にも発生し得る為、個々の暗点での劣化形態は似通っているが、面欠陥に拡大するプロセスにおいては活性層全体の歪量が大きく影響することを示している。
Further, as a result of further analysis of the deterioration form, the following features were found.
FIG. 8 shows the strain amount and surface of the active layer in samples having InGaN quantum well layers of various indium compositions (structure without the surface defect generation derivative 10, barrier layer is an AlInGaN layer (where the barrier layer has a sufficiently small strain)). This is a plot of the relationship with the occurrence of defects.
As an index of the amount of strain of the active layer, in order to compare samples with different compositions and layer thicknesses on the same basis, the ratio of the layer thickness of the quantum well layer and the calculated value of the critical film thickness corresponding to the indium composition was expressed. (The horizontal axis in FIG. 8).
The occurrence state of the surface defect is indicated by the area coverage of the surface defect in the active layer surface (vertical axis in FIG. 8).
The growth conditions of each active layer used here are almost the same except that the optimum growth temperature corresponding to the indium composition is set. In such a case, the individual surface defects have almost the same size regardless of the indium composition and the strain amount of the quantum well layer, and the formation density with respect to the change of the indium composition and the strain amount as shown in FIG. Were found to be different.
This is because the microdefects themselves due to phase separation of the InGaN layer can occur even when the amount of strain of the entire active layer is small, so the degradation form at each dark spot is similar, but the process of expanding to surface defects Shows that the strain amount of the entire active layer has a great influence.

即ち、面欠陥化のプロセスでは、活性層の圧縮歪がある臨界値を超えている場合、幾つかの最も破綻しやすい微小欠陥を起点として歪を緩和しながら転位増殖を起こしていくが、ある程度以上の大きさまで面欠陥が拡大すると、その時点で面欠陥のない面内における平均的な歪量は臨界値以下となり、それ以上の増殖が起こらなくなっているものと考えられる。このような増殖停止後は、面欠陥の周辺部は面欠陥により圧縮歪が分断され、歪応力が低減されており、良好な結晶が保持されているものと考えられる。
よって、このような面欠陥が、通電領域と重ならないように位置を制御することにより、通電領域において面欠陥が発生せず、良好に保持することが可能になる。
That is, in the process of surface defect formation, when the compressive strain of the active layer exceeds a certain critical value, dislocation growth occurs while relaxing the strain starting from some of the most fragile micro defects. When the surface defect expands to the above size, the average strain amount in the surface having no surface defect at that time becomes less than the critical value, and it is considered that no further growth occurs. After such growth stop, it is considered that the compressive strain is divided by the surface defect in the peripheral portion of the surface defect, the strain stress is reduced, and a good crystal is retained.
Therefore, by controlling the position so that such a surface defect does not overlap with the energized region, the surface defect does not occur in the energized region and can be held well.

そこで、通電領域を除いた外側の領域における活性層内に、より破綻しやすい微小欠陥の発生を誘導する構造、すなわち、面欠陥発生誘導体10を設け、強制的に面欠陥化させることにより、通電領域における面欠陥発生を抑制する手法を発案した。   Therefore, by providing a structure that induces the generation of microdefects that are more likely to fail in the active layer in the outer region excluding the energized region, that is, the surface defect generation derivative 10, A method to suppress the occurrence of surface defects in the region was devised.

図5の工程においては、MOVPE法等を用いて、第一クラッド層2、光導波路層3、InGaN/GaN量子井戸活性層4を成長する。この段階で面欠陥発生誘導体10である薄膜AlN上に成長する部分では、低温で成長した薄膜AlNの低品質の結晶性や薄膜AlNとの格子不整合が大きいことによって、その上層のクラッド層2、下側光導波路層3にまで貫通する垂直に伝播する転位が多数発生する。
よって、量子井戸活性層4を結晶成長する際には、面欠陥発生誘導体10の上部に相当する部分では、下地の結晶性が、面欠陥発生誘導体10が下部に存在しない部分と比べて劣化している為に、InGaN層の圧縮歪に起因するミスフィット転位等の微小欠陥も容易に形成されやすい状況となっている。
また、下地層に垂直に伝播する転位が存在している場合には、インジウムの組成集中も起こりやすいと考えられており、微小欠陥がある程度集中して発生する可能性が高い。
一方、面欠陥発生誘導体10が下部に存在していない部分においても、インジウム組成が高いことによる組成分布も自然発生しており、そのうちの局所的にインジウム組成集中が起こっている範囲のある部分では微小欠陥が形成されている。
In the process of FIG. 5, the first cladding layer 2, the optical waveguide layer 3, and the InGaN / GaN quantum well active layer 4 are grown using the MOVPE method or the like. At this stage, the portion grown on the thin film AlN, which is the surface defect generating derivative 10, has a low quality crystallinity of the thin film AlN grown at a low temperature and a large lattice mismatch with the thin film AlN. Many dislocations that propagate vertically to the lower optical waveguide layer 3 are generated.
Therefore, when the quantum well active layer 4 is crystal-grown, the crystallinity of the base is deteriorated in the portion corresponding to the upper portion of the surface defect generating derivative 10 as compared with the portion where the surface defect generating derivative 10 is not present in the lower portion. Therefore, minute defects such as misfit dislocations due to the compressive strain of the InGaN layer are easily formed.
Further, in the case where dislocations propagating perpendicularly to the underlayer are present, it is considered that indium composition concentration is likely to occur, and there is a high possibility that minute defects are concentrated to some extent.
On the other hand, even in a portion where the surface defect generating derivative 10 is not present in the lower portion, a composition distribution due to a high indium composition is also spontaneously generated. A micro defect is formed.

このような状況で、更に上側光導波路層5、及びクラッド層6を高温で結晶成長すると、活性層4の歪量が高い場合には面欠陥化が起こることとなる。面欠陥発生誘導体10上部ではそれ以外の領域に比べて微小欠陥がある程度集中している為、面欠陥発生誘導体10上部において優先的に面欠陥が発生することとなる。この時、面欠陥発生誘導体10の形成密度が活性層4の歪量に対して適切に設定されていれば、面欠陥発生誘導体10の一部又は全ての箇所で面欠陥が発生した後は、それ以外の領域(通電領域A’を含む領域)における圧縮歪は低減される為、良好に保持される。以上のプロセスによって、面欠陥の発生位置を通電領域外に制御することが可能となる。   In such a situation, when the upper optical waveguide layer 5 and the cladding layer 6 are further crystal-grown at a high temperature, when the amount of strain of the active layer 4 is high, a surface defect occurs. In the upper part of the surface defect generating derivative 10, minute defects are concentrated to some extent as compared to other regions, and therefore, the surface defect is preferentially generated in the upper part of the surface defect generating derivative 10. At this time, if the formation density of the surface defect generation derivative 10 is appropriately set with respect to the strain amount of the active layer 4, after the surface defect occurs in a part or all of the surface defect generation derivative 10, Since the compressive strain in the other region (the region including the energization region A ′) is reduced, it is maintained well. Through the above process, it is possible to control the occurrence position of the surface defect outside the energized region.

一方、特許文献1には、InGaN量子井戸活性層の歪を緩和させる為に、活性層よりも下層に高い転位密度を有する欠陥導入領域を設ける方法が開示されている。   On the other hand, Patent Document 1 discloses a method of providing a defect introduction region having a higher dislocation density below the active layer in order to relax the strain of the InGaN quantum well active layer.

特許文献1では、GaN基板上のコンタクト層に、幅広であり、かつ、リッジストライプに沿って延びる比較的広面積のV字状の溝を形成している。そして、このV字溝に沿って高貫通転位領域が広範囲で形成されている。
そのため、V字状の溝の影響および高貫通転位領域の影響により、活性層のV字状の溝周辺部にて、歪みが最も緩和された状態となる。よって、結晶成長後に高温プロセスを施す際にこの位置に意図的に面欠陥を発生させることが困難となる。
一方で、V字状の溝の周辺部から離れた領域では、歪みが解消されておらず、結晶成長後に高温プロセスを施す際に面欠陥が発生しやすくなっている。
従って、V字状の溝と、通電領域との間の間隔が広い場合には、活性層の通電領域内で歪みが解消されず、通電領域内にて、面欠陥が発生する。特に、活性層の歪みが大きい場合には、通電領域内にて面欠陥が発生しやすくなる。
ここで、活性層の通電領域内にて、面欠陥の発生を防止するために、通電領域と、V字状の溝の位置とを近づけることも考えられるが、この場合、高貫通転位領域と、通電領域とが重なり、通電領域に貫通転位発生するおそれがある。
In Patent Document 1, a V-shaped groove having a wide area and extending along a ridge stripe is formed in a contact layer on a GaN substrate. A high threading dislocation region is formed in a wide range along the V-shaped groove.
For this reason, the distortion is most relaxed at the periphery of the V-shaped groove of the active layer due to the influence of the V-shaped groove and the high threading dislocation region. Therefore, it is difficult to intentionally generate a surface defect at this position when a high temperature process is performed after crystal growth.
On the other hand, in the region away from the periphery of the V-shaped groove, the distortion is not eliminated, and surface defects are likely to occur when a high temperature process is performed after crystal growth.
Therefore, when the distance between the V-shaped groove and the energization region is wide, distortion is not eliminated in the energization region of the active layer, and a surface defect occurs in the energization region. In particular, when the strain of the active layer is large, surface defects are likely to occur in the energized region.
Here, in order to prevent the occurrence of surface defects in the energized region of the active layer, it is conceivable to bring the energized region close to the position of the V-shaped groove. There is a possibility that threading dislocations may occur in the current-carrying region by overlapping the current-carrying region.

これに対し、本実施形態では、複数の面欠陥発生誘導体10を、通電領域A’の長手方向に沿って点在させている。複数の面欠陥発生誘導体10を点在させることで、活性層4の面欠陥発生誘導体10の上部に該当する部分において、貫通転位が集まるものの、過剰に歪みを緩和させてしまうことを防止できる。そのため、活性層4成長後に、高温プロセスを施す際に、面欠陥発生誘導体10の上部に該当する部分を起点として、面欠陥を発生させることができる。面欠陥発生誘導体10の配置位置を調整することで、活性層4の通電領域A’に面欠陥が達してしまうことを防止でき、半導体レーザ素子の劣化の発生を確実に抑制することができる。   On the other hand, in this embodiment, a plurality of surface defect generating derivatives 10 are scattered along the longitudinal direction of the energization region A ′. By interspersing the plurality of surface defect generating derivatives 10, threading dislocations can be collected at a portion corresponding to the upper portion of the surface defect generating derivative 10 of the active layer 4, but excessive strain relaxation can be prevented. Therefore, when the high temperature process is performed after the active layer 4 is grown, the surface defect can be generated starting from the portion corresponding to the upper portion of the surface defect generating derivative 10. By adjusting the arrangement position of the surface defect generating derivative 10, it is possible to prevent the surface defect from reaching the energized region A 'of the active layer 4 and to reliably suppress the deterioration of the semiconductor laser element.

(面欠陥発生誘導体の配置および大きさについて)
面欠陥の発生位置を制御する為には、面欠陥発生誘導体10は、活性層4の面欠陥発生誘導体10上部に該当する部分の周辺部の歪を過剰に緩和させることなく、活性層4において面欠陥発生の契機となるよう、各構造体のサイズは比較的小さく、また各構造体は互いにある程度の間隔をもって離間するようその構造及び配置を適切に選択する必要がある。
(Regarding the arrangement and size of surface defect-generating derivatives)
In order to control the occurrence position of the surface defect, the surface defect generating derivative 10 is used in the active layer 4 without excessively relaxing the distortion of the peripheral portion of the active layer 4 corresponding to the upper portion of the surface defect generating derivative 10. In order to trigger the occurrence of surface defects, the size of each structure is comparatively small, and it is necessary to appropriately select the structure and arrangement so that the structures are separated from each other with a certain distance.

ここで、面欠陥発生誘導体10の形成密度の設定方針とその適用範囲について説明する。
図9は、図8の試料の面欠陥形成密度から求めた、平均的な面欠陥の間隔を活性層の歪量に対してプロットしたものである。よってある活性層の歪量に対して、この平均間隔程度になるような密度で面欠陥発生誘導体10を形成しておけば、面欠陥発生誘導体10の上部以外の部分での面欠陥化は抑制できると考えられる。なお、この場合の面欠陥のサイズは歪量に大きく依存せず、凡そ直径50μm程度であった。
Here, the setting policy of the formation density of the surface defect generating derivative 10 and its application range will be described.
FIG. 9 is a plot of the average surface defect spacing obtained from the surface defect formation density of the sample of FIG. 8 against the strain amount of the active layer. Therefore, if the surface defect generating derivative 10 is formed at a density that is about this average interval with respect to the strain amount of a certain active layer, surface defect formation at portions other than the upper portion of the surface defect generating derivative 10 is suppressed. It is considered possible. In this case, the size of the surface defect does not greatly depend on the strain amount, and is about 50 μm in diameter.

例えば、本実施形態においては活性層4のインジウム組成は0.22で、井戸層厚の臨界膜厚比は約117%であるから、図9より平均面欠陥間隔は約130μmとなる。面欠陥サイズは凡そ直径50μm程度であるから、単純化して考えると面欠陥の周囲約80μmの幅の面欠陥非形成領域を得ることができる。
よって、図2に示したように、通電領域A’が面欠陥非形成領域となるように面欠陥発生誘導体10を配置すれば、通電領域A’内での面欠陥化の発生を抑制することができる。
For example, in this embodiment, the indium composition of the active layer 4 is 0.22, and the critical thickness ratio of the well layer thickness is about 117%. Therefore, the average plane defect interval is about 130 μm from FIG. Since the surface defect size is about 50 μm in diameter, a simple surface defect non-formation region having a width of about 80 μm can be obtained around the surface defect.
Therefore, as shown in FIG. 2, if the surface defect generating derivative 10 is arranged so that the energized region A ′ becomes a surface defect non-formed region, the occurrence of surface defects in the energized region A ′ can be suppressed. Can do.

ここでは、面欠陥発生誘導体10として、パターニングされたAlN薄膜を用いたが、同様に活性層4における微小欠陥の形成、インジウムの組成集中を促すような構造であればこれに限定されない。MOVPE法によって成長されたAlN薄膜を用いる利点は次の通りである。低温成長によって堆積されたAlN薄膜は、大きい格子不整合によって欠陥を多数含んではいるものの結晶構造を維持している。よって、その上部に再成長される結晶においても、垂直に伝播する転位は多数発生するがそれ以外の部位へ成長の乱れを起こす要因が小さい。よって、活性層成長直後に結晶が大きく破綻して広範囲の結晶を劣化させる可能性が小さいと考えられる。もちろん、ここでAlN薄膜の代わりに更にGaやInを含むAlGaInN膜を用いても構わず、これにより格子不整合度や転位伝播特性をその組成比により調整することも可能となる。   Here, a patterned AlN thin film is used as the surface defect generation derivative 10, but the present invention is not limited to this as long as it similarly promotes the formation of micro defects in the active layer 4 and the concentration of indium composition. The advantages of using an AlN thin film grown by the MOVPE method are as follows. The AlN thin film deposited by low temperature growth maintains a crystal structure although it contains many defects due to a large lattice mismatch. Therefore, even in a crystal regrown on the upper part, many dislocations propagating vertically are generated, but there are few factors that cause growth disturbance to other parts. Therefore, it is considered that there is little possibility that the crystal breaks down immediately after the growth of the active layer and a wide range of crystals are deteriorated. Of course, an AlGaInN film containing Ga or In may be used instead of the AlN thin film, and the degree of lattice mismatch and dislocation propagation characteristics can be adjusted by the composition ratio.

その他の面欠陥発生誘導体の例としては、例えばシリコンの酸化膜、窒化膜、アルミナ膜等でも構わない。これらの場合には、面欠陥発生誘導体部には直接成長される結晶は少なく、構造体端部から横方向に結晶が成長してついには面欠陥発生誘導体上部にも結晶が形成される。しかし、このように横方向から結晶が成長して会合する場合、会合部には垂直に伝播する転位が発生する。よって、前記のAlN薄膜の場合と同様な効果を得ることができる。また、これ以外の材料でも同様な効果が得られるものであれば、どのような材料を用いても構わない。また、面欠陥発生誘導体の形状についても、ここでは有効に微小欠陥が得られる例の一つを示したが、単なる一例に過ぎないものでありどのような形状を用いても構わない。   Examples of other surface defect generating derivatives may be silicon oxide films, nitride films, alumina films, and the like. In these cases, few crystals are directly grown in the surface defect generation derivative portion, and crystals grow laterally from the edge of the structure, and finally a crystal is also formed on the surface defect generation derivative portion. However, when the crystals grow and meet from the lateral direction in this way, dislocations that propagate vertically occur in the meeting portion. Therefore, the same effect as in the case of the AlN thin film can be obtained. Any material other than this may be used as long as the same effect can be obtained. In addition, as for the shape of the surface defect generating derivative, one example in which a minute defect is effectively obtained is shown here, but it is only an example, and any shape may be used.

また、ここでは面欠陥発生誘導体であるAlN薄膜のパターンは5μm角としたが、プロセスが困難とならない程度に小さくても構わない。特殊な技術を用いない一般的なプロセスにおいては、形成サイズを小さくしても自然発生による微小欠陥よりは大きいものとなり、面欠陥発生位置の選択性は十分維持され、かつ周辺部の歪を過剰に緩和しない為、面欠陥を有効に発生できる。具体的には、面欠陥発生誘導体10の基板面方向に沿った長さが、0.1μm以上10μm以下であることが好ましい。0.1μm以上とすることで、面欠陥発生誘導体10を形成しやすいものとすることができる。一方で、10μm以下とすることで、活性層4を成長させた段階で、面欠陥発生誘導体10上部領域において歪みを過剰に緩和してしまうことを防止できるという効果がある。   Here, the pattern of the AlN thin film, which is a surface defect-generating derivative, is 5 μm square, but it may be small enough not to make the process difficult. In a general process that does not use special technology, even if the formation size is reduced, the defect is larger than a naturally occurring micro defect, the selectivity of the surface defect occurrence position is sufficiently maintained, and the distortion in the peripheral part is excessive. Therefore, surface defects can be generated effectively. Specifically, the length along the substrate surface direction of the surface defect generating derivative 10 is preferably 0.1 μm or more and 10 μm or less. By setting the thickness to 0.1 μm or more, the surface defect generating derivative 10 can be easily formed. On the other hand, by setting the thickness to 10 μm or less, there is an effect that it is possible to prevent the strain from being excessively relaxed in the upper region of the surface defect generating derivative 10 when the active layer 4 is grown.

次に、図2及び図3を参照して、面欠陥発生誘導体10の配置について説明する。図3は、図2に示した面欠陥発生誘導体10のうち、リッジストライプ近傍に形成されたもののみを表示している。また、この面欠陥発生誘導体10によって発生した直径凡そ50μmの面欠陥15、及びこの面欠陥発生によって歪が低減し面欠陥非形成領域16となりうる部分を表示している。ここで、これらの面欠陥発生誘導体10は、リッジストライプに平行な方向にたとえば、約125μmピッチで形成されている。図3のように、これらの全ての面欠陥発生誘導体10において面欠陥が発生した場合、図のように通電領域A’は、面欠陥非形成領域16を示す部分で覆われることになり、通電領域A’内において結晶内の圧縮歪の影響が低減し良好に保持される可能性が高くなると考えられる。   Next, the arrangement of the surface defect generating derivative 10 will be described with reference to FIGS. FIG. 3 shows only the surface defect generating derivative 10 shown in FIG. 2 formed near the ridge stripe. Further, a surface defect 15 having a diameter of about 50 μm generated by the surface defect generating derivative 10 and a portion where distortion can be reduced and a surface defect non-formation region 16 can be formed by the surface defect generation are displayed. Here, these surface defect generation derivatives 10 are formed at a pitch of about 125 μm, for example, in a direction parallel to the ridge stripe. As shown in FIG. 3, when a surface defect occurs in all of these surface defect generating derivatives 10, the energized region A ′ is covered with a portion showing the surface defect non-formation region 16 as shown in FIG. In the region A ′, it is considered that the influence of the compressive strain in the crystal is reduced and the possibility of being kept good is increased.

この場合、リッジストライプの両側に位置する面欠陥同士の間隔は約80μmとなるから、面欠陥発生誘導体10はストライプ中心から約40μm離れた位置又はそれよりも内側に形成すれば良い。発光領域となる幅は電流拡がり等の効果があるため、レーザのリッジストライプ(電流狭窄部)の幅よりも片側1〜2μm程度広くなっているから、領域Aとしてはこれに5μm程度のマージンを加味すると、リッジストライプ幅に12〜14μm程度を加えた値以上とすれば良い。この領域Aの幅の所要量と、面欠陥非形成領域幅の値とから、リッジストライプに最も近接する位置の面欠陥発生誘導体10の配置を決定すれば良い。図1の例では、領域A幅を広く取れる配置となっているが、領域Aの幅がより狭い場合には、ストライプに平行な方向におけるピッチをより広くしても構わない。
なお、活性層における面欠陥の直径が50μmであることを考えると、平面視において通電領域A’と、面欠陥発生誘導体10との間の距離は、少なくとも、25μmであることが好ましい。また、面欠陥発生誘導体10の配列ピッチは50μm以上であることが好ましい。
In this case, since the space between the surface defects located on both sides of the ridge stripe is about 80 μm, the surface defect generating derivative 10 may be formed at a position about 40 μm away from the center of the stripe or inward thereof. Since the width of the light emitting region has an effect such as current spreading, the width of the ridge stripe (current constriction portion) of the laser is about 1 to 2 μm wider than one side. Therefore, the region A has a margin of about 5 μm. In consideration of this, the value may be equal to or more than the value obtained by adding about 12 to 14 μm to the ridge stripe width. The arrangement of the surface defect generating derivative 10 at the position closest to the ridge stripe may be determined from the required amount of the width of the region A and the value of the width of the surface defect non-forming region. In the example of FIG. 1, the arrangement is such that the width of the area A can be widened, but if the width of the area A is narrower, the pitch in the direction parallel to the stripe may be wider.
Considering that the diameter of the surface defect in the active layer is 50 μm, it is preferable that the distance between the energized region A ′ and the surface defect generating derivative 10 in a plan view is at least 25 μm. Further, the arrangement pitch of the surface defect generating derivatives 10 is preferably 50 μm or more.

一方、図2において、リッジストライプ近傍から離れた位置では、面欠陥発生誘導体10の配置をリッジストライプ近傍よりも疎になるように設定している。具体的には、基板表面側から平面視した状態において、面欠陥発生誘導体10の通電領域A’沿った複数の配列のうち、通電領域A’に最も近い配列の配列ピッチを小さくし、他の配列の配列ピッチを、通電領域A’に最も近い配列の配列ピッチよりも大きくしている。
これは、通電領域A’内が面欠陥非形成領域となる為には、通電領域A’近傍に面欠陥が多数存在していることが望ましく、その為にはその外側領域では面欠陥密度が小さいことが局所的な歪の影響を考える上で望ましい為である。よって、この領域では通電領域A’近傍における面欠陥発生誘導体と比較して破綻がしにくいような微小欠陥が発生するような面欠陥発生誘導体を形成しても良いし、面欠陥発生誘導体を全く形成しなくても構わない。後者の場合は、自然発生的に形成された微小欠陥を起点とした面欠陥が発生するものと考えられる。
On the other hand, in FIG. 2, the disposition of the surface defect generation derivative 10 is set so as to be sparser than the vicinity of the ridge stripe at a position away from the vicinity of the ridge stripe. Specifically, the arrangement pitch of the array closest to the energization region A ′ among the plurality of arrangements along the energization region A ′ of the surface defect-generating derivative 10 in a state viewed in plan from the substrate surface side is reduced. The arrangement pitch of the arrangement is made larger than the arrangement pitch of the arrangement closest to the energization region A ′.
This is because in order for the current-carrying region A ′ to be a surface defect non-formation region, it is desirable that a large number of surface defects exist in the vicinity of the current-carrying region A ′. This is because a small value is desirable in considering the influence of local distortion. Therefore, in this region, a surface defect generating derivative may be formed in which a micro defect that hardly breaks down compared to the surface defect generating derivative in the vicinity of the energized region A ′ may be formed. It does not have to be formed. In the latter case, it is considered that a surface defect is generated starting from a minute defect formed spontaneously.

このように面欠陥発生誘導体10を多数形成した場合、全ての構造体上に面欠陥が発生するとは限らない。ここでは、平均的な面欠陥密度からその配置を決定したが、実際には相分離等も含め想定した通りの歪量の分布が形成されているとは限らないからである。但し、ある部分において面欠陥化が抑制された場合には、その周辺部において面欠陥以外の領域の歪が臨界値以下となって安定化していることを示すものであり、この場合平面欠陥間隔から求まる値よりも広い幅で面欠陥非形成領域が得られる場合もあり得る。   Thus, when many surface defect generation | occurrence | production derivatives 10 are formed, a surface defect does not necessarily generate | occur | produce on all the structures. Here, the arrangement is determined from the average surface defect density, but in reality, the strain distribution as assumed including phase separation or the like is not always formed. However, when surface defects are suppressed in a certain part, it indicates that the strain in the region other than the surface defects is stabilized at a critical value or less in the peripheral part, and in this case, the plane defect interval is stabilized. In some cases, the surface defect non-formation region may be obtained with a width wider than the value obtained from the above.

面欠陥発生誘導体10の配置は必ずしも規則的である必要はなく、また平均間隔以上に設けても構わないし、ここで示した配置例は一例に過ぎないものである。但し、面欠陥発生誘導体10上部以外の部分(活性層の通電領域近傍以外の部分)の面欠陥の発生を効果的に抑制させる為には、構造体を過剰に配置することによって面欠陥発生前の歪が過剰に緩和されないよう、構造体の配置は後述する条件より見積もられる必要最小限に留めることが好ましい。
また、本発明をレーザ以外の発光素子に適用する場合でも、その通電領域に併せて配置を決定すれば良い。
The arrangement of the surface defect generating derivative 10 is not necessarily regular, and may be provided at an average interval or more, and the arrangement example shown here is only an example. However, in order to effectively suppress the occurrence of surface defects in the portion other than the upper portion of the surface defect generating derivative 10 (portion other than the vicinity of the current-carrying region of the active layer) It is preferable to keep the arrangement of the structures to the minimum necessary that can be estimated from the conditions described later.
Even when the present invention is applied to a light emitting element other than a laser, the arrangement may be determined in accordance with the energization region.

(面欠陥形成密度と、歪量との検討)
次に、より詳細に面欠陥形成密度と、歪量の検討を行う。これにより、InGaN量子井戸層構造の適用可能範囲を明確にすることで、発光特性改善の効果を最大限に得ることができる。
(Examination of surface defect formation density and strain)
Next, the surface defect formation density and the amount of strain will be examined in more detail. Thereby, by clarifying the applicable range of the InGaN quantum well layer structure, it is possible to obtain the maximum effect of improving the light emission characteristics.

本発明者が従来のInGaN量子井戸層構造の半導体発光素子について検討したところ、面欠陥の平均サイズはある一定の値、たとえば、直径50μmの円形又は楕円形状となることがあることがわかった。このことから、面欠陥平均間隔が50μm以下となる歪量以上、即ち井戸層厚の臨界膜厚比が約140%以上では、活性層面内の多くの領域に面欠陥が形成されてしまう可能性があり、面欠陥発生誘導体10を設けた場合であっても、面欠陥発生誘導体10上部に面欠陥の発生を集中させることが難しく、本発明の有効性が小さくなる場合がある。インジウム組成0.22の量子井戸層、GaNのバリア層において、この場合の波長は、490nmに相当する。
一方、図8に見られるように、井戸層厚の臨界膜厚比が105%以下では、面欠陥の発生が起こりにくくなる場合があり、本発明適用の有効性は小さくなる。この場合の波長はインジウム組成0.22の量子井戸層、GaNのバリア層の場合、440nmとなる。
When the present inventor examined a semiconductor light emitting device having a conventional InGaN quantum well layer structure, it was found that the average size of surface defects may be a certain value, for example, a circular or elliptical shape with a diameter of 50 μm. Therefore, when the average amount of surface defect is 50 μm or less and the strain amount is more than the critical thickness ratio of the well layer thickness is about 140% or more, surface defects may be formed in many regions in the active layer surface. Even when the surface defect generating derivative 10 is provided, it is difficult to concentrate the generation of surface defects on the surface defect generating derivative 10 and the effectiveness of the present invention may be reduced. In the quantum well layer and the GaN barrier layer having an indium composition of 0.22, the wavelength in this case corresponds to 490 nm.
On the other hand, as shown in FIG. 8, when the critical thickness ratio of the well layer thickness is 105% or less, the occurrence of surface defects may be difficult to occur, and the effectiveness of the present invention is reduced. In this case, the wavelength is 440 nm in the case of a quantum well layer having an indium composition of 0.22 and a GaN barrier layer.

図10の曲線Aは、MathewsとBlakesleeの理論(非特許文献1参照)に基づいて計算された、GaN基板c面上のInGaN量子井戸層のインジウム組成と臨界膜厚を基に、上記の適用範囲の上限及び下限を示したものである。即ち、図10の曲線Aは臨界膜厚の105%、曲線Bは臨界膜厚の140%を示しており、この曲線に挟まれた範囲において本発明が特に有効と考えられる。   Curve A in FIG. 10 is based on the indium composition and critical film thickness of the InGaN quantum well layer on the GaN substrate c-plane calculated based on Mathews and Blakeslee theory (see Non-Patent Document 1). The upper and lower limits of the range are shown. That is, the curve A in FIG. 10 shows 105% of the critical film thickness, and the curve B shows 140% of the critical film thickness. It is considered that the present invention is particularly effective in the range between the curves.

一方、c面GaN上のInGaN量子井戸層においては、自発分極及びピエゾ分極による内部電界の影響により、量子井戸内の電子とホールの波動関数の空間的重なりが減少して発光確率を低下させることが知られている。この効果はインジウム組成が高くなると更に顕著となり、これを回避する為になるべく量子井戸層厚を比較的薄い値1.0〜3.0nm程度の範囲とするのが望ましい。   On the other hand, in the InGaN quantum well layer on c-plane GaN, the spatial overlap of the wave function of electrons and holes in the quantum well is reduced due to the influence of the internal electric field due to spontaneous polarization and piezo polarization, thereby reducing the light emission probability. It has been known. This effect becomes more prominent when the indium composition becomes higher. To avoid this effect, it is desirable to make the quantum well layer thickness within a relatively thin range of about 1.0 to 3.0 nm.

これらを考慮すると、図10より、量子井戸層厚が1.0〜3.0nmの範囲にあるとき、臨界値を超える、即ち本発明が特に有効となる量子井戸層のインジウム組成は0.17〜0.39となる。よって、本発明による発光特性改善の効果は、図9の歪量と面欠陥平均間隔(面欠陥密度)との関係及び、図10の組成依存性を仮定すると、0.17〜0.39のインジウム組成範囲で特に有効に得られる。   In consideration of these, as shown in FIG. 10, when the quantum well layer thickness is in the range of 1.0 to 3.0 nm, the indium composition of the quantum well layer that exceeds the critical value, that is, the present invention is particularly effective is 0.17. ˜0.39. Therefore, the effect of improving the light emission characteristics according to the present invention is 0.17 to 0.39, assuming the relationship between the strain amount and the surface defect average interval (surface defect density) in FIG. 9 and the composition dependency in FIG. Particularly effective in the indium composition range.

但し、歪量が曲線Aよりも低い範囲であっても、面欠陥化が起こる可能性がない訳ではなく、本発明により半導体レーザ素子の劣化を回避できると考えられる。また、歪量が曲線Bよりも高い範囲であっても、面欠陥発生誘導体の配置、形状等を工夫することによって面欠陥のサイズも変化することがあるため、本発明は有効である。
また、前述のように面欠陥化の条件は、量子井戸層のインジウム組成のみで決まるものではなくバリア層構造や量子井戸数など活性層全体の歪量に影響されることが分かっている。特に、バリア層や活性層に隣接する層にAlを含む材料を用いることで、活性層全体の歪みを低減し、ここで、示した組成・波長の値以上の量子井戸構造においても劣化を抑制できると考えられる。
また、ここで用いた臨界膜厚の計算値もある一定の条件を満たした場合の理論に基づく値であり、実際の劣化が起こる組成条件とは必ずしも一致せず、数値としては条件によって変化しうるものである。
However, even if the amount of strain is lower than the curve A, there is no possibility that surface defects will occur, and it is considered that the present invention can avoid the deterioration of the semiconductor laser device. Even if the amount of strain is higher than the curve B, the present invention is effective because the size of the surface defect may change by devising the arrangement and shape of the surface defect-generating derivative.
Further, as described above, it has been found that the surface defect condition is not determined only by the indium composition of the quantum well layer but is influenced by the strain amount of the entire active layer such as the barrier layer structure and the number of quantum wells. In particular, the use of Al-containing materials for the barrier layer and the layer adjacent to the active layer reduces the strain of the active layer as a whole, and suppresses deterioration even in quantum well structures that exceed the composition and wavelength values shown here. It is considered possible.
Also, the calculated value of the critical film thickness used here is a value based on the theory when a certain condition is satisfied, and does not necessarily match the composition condition where actual deterioration occurs, and the numerical value varies depending on the condition. It can be.

そこで、本発明者らは、図12に示すような背景技術にかかる構造を用いて試料(活性層はInx1Ga1−x1N井戸層/Aly2Inx2Ga1−x2−y2Nバリア層(0<x1<1,0≦y2<1,0≦x2<1,0≦y2+x2<1)、(但しバリアの歪は十分小さい))を作製し、実験的な検討を行った。実際には正確にインジウム組成を同定することは難しい為、量子井戸層のインジウム組成によって変化する発光波長を目安として劣化の起こる組成条件の見積もりを行ったところ、発光波長が440nm以上では、層構造によっては劣化が発生する場合があり、470nm以上では広い範囲で面欠陥の発生が見られた。
一方、本発明の構造を適用した場合には、少なくとも発光波長が490nmまではストライプ領域内部における面欠陥化が抑制される場合が存在することが確認された。
Therefore, the present inventors have used a structure according to the background art as shown in FIG. 12 (the active layer is an In x1 Ga 1-x1 N well layer / Al y2 In x2 Ga 1-x2-y2 N barrier layer). (0 <x1 <1, 0 ≦ y2 <1, 0 ≦ x2 <1, 0 ≦ y2 + x2 <1) (however, the barrier strain is sufficiently small) was experimentally studied. In practice, since it is difficult to accurately identify the indium composition, the composition conditions causing deterioration are estimated using the emission wavelength that varies depending on the indium composition of the quantum well layer as a guide. When the emission wavelength is 440 nm or more, the layer structure In some cases, deterioration may occur, and surface defects were observed in a wide range at 470 nm or more.
On the other hand, when the structure of the present invention is applied, it has been confirmed that surface defects in the stripe region may be suppressed at least until the emission wavelength is 490 nm.

(本実施形態の効果について)
以上、示したように、図1の半導体レーザ素子においては、活性層の面欠陥発生による劣化を通電領域A’において、抑制することができる。すなわち、本実施形態では、活性層4に意図的に面欠陥を発生させるための、複数の面欠陥発生誘導体10を設けている。そして、面欠陥発生誘導体10は、基板面側からの平面視において、活性層4の通電領域A’から離間して配置されており、面欠陥発生誘導体10の配置位置を調整することで、活性層4の通電領域A’に面欠陥が達してしまうことを防止できる。
特に、量子井戸活性層4の発光波長の長波化に伴って顕著となる、結晶成長後の高温プロセスによる面欠陥発生による劣化を、通電領域A’において抑制することが可能となる。具体的には、インジウム組成(x1)としては0.17〜0.39の範囲において、発光波長としては440nm以上から少なくとも490nmまでの範囲に対応するInx1Ga1−x1N(井戸層)/Aly2Inx2Ga1−-x2−y2N(バリア層)(0<x1<1,0≦y2<1,0≦x2<1,0≦y2+x2<1)量子井戸構造において、特に有効的に効果が得られる。
(About the effect of this embodiment)
As described above, in the semiconductor laser device of FIG. 1, deterioration due to generation of surface defects in the active layer can be suppressed in the energization region A ′. That is, in this embodiment, a plurality of surface defect generating derivatives 10 for intentionally generating surface defects in the active layer 4 are provided. And the plane defect generation | occurrence | production derivative | guide_body 10 is spaced apart and arrange | positioned from the electricity supply area | region A 'of the active layer 4 in planar view from the substrate surface side, and it is active by adjusting the arrangement position of the plane defect generation | occurrence | production derivative | guide_body 10. It is possible to prevent the surface defect from reaching the energization region A ′ of the layer 4.
In particular, it is possible to suppress deterioration in the energized region A ′ due to generation of surface defects due to a high-temperature process after crystal growth, which becomes remarkable as the emission wavelength of the quantum well active layer 4 becomes longer. Specifically, the indium composition (x1) is in the range of 0.17 to 0.39, and the emission wavelength is In x1 Ga 1-x1 N (well layer) / corresponding to the range from 440 nm to 490 nm. Al y2 In x2 Ga 1--x2-y2 N (barrier layer) (0 <x1 <1, 0 ≦ y2 <1, 0 ≦ x2 <1, 0 ≦ y2 + x2 <1) Particularly effective in the quantum well structure An effect is obtained.

さらに、本実施形態では、面欠陥発生誘導体10として、AlN薄膜を使用している。このAlN薄膜は、大きい格子不整合によって欠陥を多数含んではいるものの結晶構造を維持している。よって、その上部に再成長される結晶においても、垂直に伝播する転位は多数発生するがそれ以外の部位へ成長の乱れを起こす要因が小さい。よって、活性層成長直後に結晶が大きく破綻して広範囲の結晶を劣化させる可能性が小さいと考えられる。   Furthermore, in this embodiment, an AlN thin film is used as the surface defect generating derivative 10. This AlN thin film maintains a crystal structure although it contains many defects due to a large lattice mismatch. Therefore, even in a crystal regrown on the upper part, many dislocations propagating vertically are generated, but there are few factors that cause growth disturbance to other parts. Therefore, it is considered that there is little possibility that the crystal breaks down immediately after the growth of the active layer and a wide range of crystals are deteriorated.

また、面欠陥発生誘導体10により活性層4で生じる面欠陥15の大きさは本実施形態では、50μmであった。そのため、面欠陥発生誘導体10の配列ピッチを50μm以上とすることで、活性層4で生じる面欠陥15同士が重なりあってしまうことを防止できる。   In addition, the size of the surface defect 15 generated in the active layer 4 by the surface defect generating derivative 10 is 50 μm in this embodiment. Therefore, it is possible to prevent the surface defects 15 generated in the active layer 4 from overlapping each other by setting the arrangement pitch of the surface defect generating derivatives 10 to 50 μm or more.

また、本実施形態では、基板面側からの平面視において、活性層4の通電領域A’近傍における面欠陥発生誘導体10の配置密度は、活性層4の通電領域A’近傍をのぞく他の領域における面欠陥発生誘導体10の配置密度よりも高くなっている。通電領域A’内が面欠陥非形成領域16となるためには、通電領域A’近傍に面欠陥15が多数存在していることが望ましい。その為には通電領域A’近傍の外側領域では面欠陥密度が小さいことが局所的な歪の影響を考える上で望ましい。   Further, in the present embodiment, in the plan view from the substrate surface side, the arrangement density of the surface defect generation derivative 10 in the vicinity of the energization region A ′ of the active layer 4 is the other region excluding the vicinity of the energization region A ′ of the active layer 4. It is higher than the arrangement density of the surface defect generating derivative 10 in FIG. In order for the inside of the energization region A 'to be the surface defect non-formation region 16, it is desirable that many surface defects 15 exist in the vicinity of the energization region A'. For this purpose, it is desirable that the surface defect density is small in the outer region in the vicinity of the energized region A ′ in view of the influence of local strain.

実際に適用する場合には、使用する構造や条件等における面欠陥の形成密度と歪量との関連を調査して適切に条件を選択するのが望ましいと考えられる。また、面欠陥誘導領域における構造体の配置の仕方についても、状況に応じて適切に設定することが可能である。   In actual application, it is desirable to investigate the relation between the formation density of surface defects and the amount of strain in the structure and conditions to be used, and to select conditions appropriately. In addition, the arrangement of the structures in the surface defect induction region can also be set appropriately according to the situation.

以上のようなプロセスでは、面欠陥発生誘導体の存在を除いては、素子構造は従来の構造とほぼ同じであり、面欠陥発生誘導体形成後は従来構造と全く同様のプロセスが適用可能である。   In the process as described above, the element structure is almost the same as the conventional structure except for the presence of the surface defect generating derivative, and the process exactly the same as the conventional structure can be applied after forming the surface defect generating derivative.

(第2の実施の形態)
次に、図11を用いて本発明による半導体レーザ素子の第2の実施の形態を説明する。
図11は、本実施の形態による半導体レーザ素子の断面図を示したものである。本実施の形態では、図1で示された第一の実施形態とほぼ同じ製法を採用するものであるが、工程1における面欠陥発生誘導体の形成位置及び方法が異なっている。
(Second Embodiment)
Next, a second embodiment of the semiconductor laser device according to the present invention will be described with reference to FIG.
FIG. 11 is a sectional view of the semiconductor laser device according to the present embodiment. In this embodiment, substantially the same manufacturing method as that of the first embodiment shown in FIG. 1 is adopted, but the formation position and method of the surface defect generating derivative in step 1 are different.

図11の実施形態においては、面欠陥発生誘導体10’はGaN基板1の表面に形成された凹部である。他の点に関しては前記実施形態と同様である。
面欠陥発生誘導体10’の形成工程では、GaN基板1上に、通常のフォトリソグラフィーを用いて例えば約2μm角のマスク開口を形成し、その後塩素系のドライエッチングやウェットエッチング法を用いて3μm程度の深さの凹部を形成することにより、面欠陥発生誘導体10’を形成する。
その後は、前記実施形態と同様の方法で製造される。
MOVPE法を用いて各層を結晶成長する場合には、面欠陥発生誘導体10’となる凹部上に成長される部分では原料の供給が平坦部と比較して小さくなる。そのため、凹部の段差をある程度維持しながら第一クラッド層2、光導波路層3が形成される。その上部にInGaN/GaN量子井戸活性層4を成長する際には、面欠陥発生誘導体10’上部では下地が凹型となっている為、インジウムの組成集中が起こりやすい状況となる。
よって第一実施形態と同様の効果が得られる。
また、凹部形成時のエッチング条件によっては、凹部にエッチングダメージによる欠陥や不純物が発生し、垂直に伝播する転位の形成による効果も同時に得ることができる。
なお、凹部の配列ピッチ、配列密度等は、前記実施形態の面欠陥発生誘導体10と同じである。
In the embodiment of FIG. 11, the surface defect generating derivative 10 ′ is a recess formed on the surface of the GaN substrate 1. The other points are the same as in the above embodiment.
In the step of forming the surface defect generating derivative 10 ′, for example, a mask opening of about 2 μm square is formed on the GaN substrate 1 using ordinary photolithography, and then about 3 μm using a chlorine-based dry etching or wet etching method. By forming a recess having a depth of 10 mm, the surface defect generating derivative 10 ′ is formed.
After that, it is manufactured by the same method as in the above embodiment.
When each layer is crystal-grown using the MOVPE method, the supply of the raw material is smaller in the portion grown on the concave portion that becomes the surface defect generating derivative 10 'compared to the flat portion. Therefore, the first cladding layer 2 and the optical waveguide layer 3 are formed while maintaining the step of the recess to some extent. When the InGaN / GaN quantum well active layer 4 is grown thereover, the composition of indium is likely to occur because the underlying layer is concave above the surface defect generating derivative 10 '.
Therefore, the same effect as the first embodiment can be obtained.
Further, depending on the etching conditions at the time of forming the recess, defects and impurities due to etching damage are generated in the recess, and the effect of forming dislocations propagating vertically can be obtained at the same time.
The arrangement pitch, the arrangement density, and the like of the recesses are the same as those of the surface defect generating derivative 10 of the above embodiment.

(第3の実施の形態)
更に、本発明による半導体レーザ素子の第3の実施形態を説明する。構造は図11の第2実施形態と同様であり、第一、第二実施形態とほぼ同じ製法を採用するものであるが、工程1における面欠陥発生誘導体の形成方法が異なっている。
(Third embodiment)
Furthermore, a third embodiment of the semiconductor laser device according to the present invention will be described. The structure is the same as that of the second embodiment of FIG. 11 and employs substantially the same manufacturing method as that of the first and second embodiments, but the method for forming the surface defect generating derivative in step 1 is different.

本実施形態においては、面欠陥発生誘導体はGaN基板表面に形成された凹部である。
他の点に関しては第一実施形態と同様である。
面欠陥発生誘導体の形成工程では、GaN基板位置上に、通常のフォトリソグラフィーを用いて、例えば約5μm角のマスク開口を形成する。
その後窒素雰囲気中で例えば800℃に昇温することによって、面欠陥発生誘導体を形成する。このようなプロセスを行うと、マスクで覆われていない部分のGaN基板の結晶からは、窒素が抜け、これにより、GaN基板表面には、空孔欠陥(凹部)が多数発生する。この部分が面欠陥発生誘導体として機能する。
マスクを除去した後は、第一実施形態と同様の方法で製造される。
MOVPE法を用いて各層を結晶成長する場合には、面欠陥発生誘導体となる部分では、空孔欠陥を起点として垂直に伝播する転位が発生し、第一実施形態と同様の効果が得られる。
In the present embodiment, the surface defect generating derivative is a recess formed on the surface of the GaN substrate.
The other points are the same as in the first embodiment.
In the formation process of the surface defect generating derivative, a mask opening of about 5 μm square, for example, is formed on the GaN substrate position by using normal photolithography.
Thereafter, the surface defect generating derivative is formed by raising the temperature to, for example, 800 ° C. in a nitrogen atmosphere. When such a process is performed, nitrogen is released from the portion of the crystal of the GaN substrate that is not covered with the mask, and as a result, many vacancy defects (concave portions) are generated on the surface of the GaN substrate. This part functions as a surface defect generating derivative.
After removing the mask, it is manufactured by the same method as in the first embodiment.
When each layer is crystal-grown using the MOVPE method, dislocations that propagate perpendicularly starting from vacancy defects are generated in the portion to be a surface defect generating derivative, and the same effect as in the first embodiment can be obtained.

更に異なる製法として、上記昇温プロセスの代わりに、イオン注入プロセスを用いることも可能である。上記のように約5μm角のマスク開口を形成した後、例えばアルゴンイオンを約100keVに加速してイオン注入を行う。この場合、マスク被覆領域ではイオンが侵入しないように、マスク材質や厚さは適切に選択する。このプロセスにより、マスクで覆われていない部分では、GaN結晶中にイオンが侵入すると共に、GaN基板表面に窒素空孔欠陥が多数発生する。この部分が同様に面欠陥発生誘導体として機能することとなる。
なお、凹部の配列ピッチ、配列密度等は、前記実施形態の面欠陥発生誘導体10と同じである。
Further, as a different manufacturing method, an ion implantation process can be used instead of the temperature raising process. After forming a mask opening of about 5 μm square as described above, for example, argon ions are accelerated to about 100 keV to perform ion implantation. In this case, the mask material and thickness are appropriately selected so that ions do not enter the mask covering region. By this process, in the part not covered with the mask, ions enter the GaN crystal and a large number of nitrogen vacancy defects are generated on the surface of the GaN substrate. This part similarly functions as a surface defect generating derivative.
The arrangement pitch, the arrangement density, and the like of the recesses are the same as those of the surface defect generating derivative 10 of the above embodiment.

なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。   It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.

前記各実施形態では、活性層は、InGaN/GaN層であるとしたがこれに限らず、
たとえば、基板がGaN基板であり、活性層が少なくともIn、GaおよびNを含む層からなる層であってもよい。
また、前記各実施形態においては、n型GaN基板上の半導体レーザ素子を例に取ったが、サファイア基板、シリコン基板等GaN基板以外の基板上の半導体レーザ素子でも良い。
In each of the above embodiments, the active layer is an InGaN / GaN layer, but is not limited thereto.
For example, the substrate may be a GaN substrate, and the active layer may be a layer composed of a layer containing at least In, Ga, and N.
In each of the embodiments, the semiconductor laser element on the n-type GaN substrate is taken as an example. However, a semiconductor laser element on a substrate other than the GaN substrate such as a sapphire substrate or a silicon substrate may be used.

また、前述の実施形態においては、リッジストライプ型の半導体レーザ構造について説明したが、本発明はこのような構造に特に限定されるものではない。インナーストライプ型の半導体レーザ素子や、メサ型の発光ダイオード素子、面発光レーザ素子等において本発明を適応することができる。
さらには、発光素子に限らず、受光素子、光導波路素子に本発明を適用してもよい。
また、前記実施形態では、半導体発光素子として、III-V窒化物系半導体発光素子を例示したが、これに限られるものではない。
さらに、前記各実施形態による半導体レーザ素子は、次世代のレーザディスプレイなどの映像機器用光源等に使用することができる。
In the above-described embodiment, the ridge stripe type semiconductor laser structure has been described. However, the present invention is not particularly limited to such a structure. The present invention can be applied to an inner stripe type semiconductor laser element, a mesa type light emitting diode element, a surface emitting laser element, and the like.
Furthermore, the present invention may be applied not only to light emitting elements but also to light receiving elements and optical waveguide elements.
Moreover, in the said embodiment, although the III-V nitride type semiconductor light-emitting device was illustrated as a semiconductor light-emitting device, it is not restricted to this.
Furthermore, the semiconductor laser device according to each of the embodiments can be used for a light source for video equipment such as a next-generation laser display.

本発明の第1の実施の形態の半導体レーザ素子を示す断面図である。It is sectional drawing which shows the semiconductor laser element of the 1st Embodiment of this invention. 半導体レーザ素子の活性層の平面図である。It is a top view of the active layer of a semiconductor laser element. 半導体レーザ素子の要部を示す平面図である。It is a top view which shows the principal part of a semiconductor laser element. 半導体レーザ素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of a semiconductor laser element. 半導体レーザ素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of a semiconductor laser element. 半導体レーザ素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of a semiconductor laser element. 半導体レーザ素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of a semiconductor laser element. 活性層の歪量と面欠陥の発生状況との関係を示す図である。It is a figure which shows the relationship between the distortion amount of an active layer, and the generation | occurrence | production state of a surface defect. 図8の試料から求めた、平均的な面欠陥の間隔を活性層の歪量に対してプロットした図である。It is the figure which plotted the space | interval of the average surface defect calculated | required from the sample of FIG. 8 with respect to the distortion amount of the active layer. InGaN量子井戸層のインジウム組成と、膜厚との関係を示した図である。It is the figure which showed the relationship between the indium composition of an InGaN quantum well layer, and a film thickness. 本発明の第2の実施の形態である半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element which is the 2nd Embodiment of this invention. 窒化物系半導体レーザ素子の断面図である。It is sectional drawing of a nitride-type semiconductor laser element. 窒化物系半導体レーザ素子の活性層の平面図である。It is a top view of the active layer of a nitride-type semiconductor laser element.

符号の説明Explanation of symbols

1 基板
2 クラッド層
3 下側光導波路層
4 活性層(量子井戸活性層)
5 上側光導波路層
6 クラッド層
7 コンタクト層
8 p型電極
9 面欠陥誘導領域
10 面欠陥発生誘導体
11 絶縁膜
12 n型電極
15 面欠陥
16 面欠陥非形成領域
201 基板
202 クラッド層
203 下側光導波路層
204 量子井戸活性層
205 上側光導波路層
206 クラッド層
207 コンタクト層
208 p型電極
212 n型電極
220 通電領域
221 面欠陥
A’通電領域
A 領域
B 領域
1 Substrate 2 Clad layer 3 Lower optical waveguide layer 4 Active layer (quantum well active layer)
5 Upper optical waveguide layer 6 Clad layer 7 Contact layer 8 P-type electrode 9 Planar defect induction region 10 Planar defect generation derivative 11 Insulating film 12 N-type electrode 15 Planar defect 16 Surface defect non-formation region 201 Substrate 202 Clad layer 203 Lower optical Waveguide layer 204 Quantum well active layer 205 Upper optical waveguide layer 206 Cladding layer 207 Contact layer 208 p-type electrode 212 n-type electrode 220 conducting region 221 surface defect A ′ conducting region A region B region

Claims (12)

一方向に延在する導波路領域が形成された半導体層を有する半導体光素子において、
前記半導体層の下方には、前記半導体層の前記導波路領域を除く他の領域に面欠陥を形成するための面欠陥発生誘導体が複数離間して配置されており、
前記半導体層表面側からの平面視において前記各面欠陥発生誘導体と、前記導波路領域とが離間配置されるとともに、前記導波路領域の延在方向に沿って複数の前記面欠陥発生誘導体が点在している半導体光素子。
In a semiconductor optical device having a semiconductor layer in which a waveguide region extending in one direction is formed,
Below the semiconductor layer, a plurality of surface defect generating derivatives for forming surface defects in other regions other than the waveguide region of the semiconductor layer are arranged apart from each other,
The planar defect generating derivatives and the waveguide region are spaced apart from each other in plan view from the semiconductor layer surface side, and a plurality of the surface defect generating derivatives are pointed along the extending direction of the waveguide region. Existing semiconductor optical device.
請求項1に記載の半導体光素子において、
前記半導体層表面側からの平面視において、前記他の領域の前記導波路領域近傍における前記面欠陥発生誘導体の配置密度は、前記他の領域の前記導波路領域近傍をのぞいた領域における前記面欠陥発生誘導体の配置密度よりも高い半導体光素子。
The semiconductor optical device according to claim 1,
In a plan view from the surface side of the semiconductor layer, the arrangement density of the surface defect generating derivative in the vicinity of the waveguide region in the other region is the surface defect in a region except the vicinity of the waveguide region in the other region. A semiconductor optical device having a higher arrangement density of the generated derivative.
請求項1または2に記載の半導体光素子において、
前記面欠陥発生誘導体の配列ピッチが50μm以上である半導体光素子。
The semiconductor optical device according to claim 1 or 2,
A semiconductor optical device having an arrangement pitch of the surface defect generating derivatives of 50 μm or more.
請求項1乃至3のいずれかに記載の半導体光素子において、
前記面欠陥発生誘導体は、前記半導体層表面側からの平面視において、前記導波路領域から25μm以上離間して配置される半導体光素子。
The semiconductor optical device according to any one of claims 1 to 3,
The surface defect generating derivative is a semiconductor optical device that is arranged at a distance of 25 μm or more from the waveguide region in a plan view from the semiconductor layer surface side.
請求項1乃至4のいずれかに記載の半導体光素子において、
前記面欠陥発生誘導体の前記半導体層表面に沿った長さが、0.1μm以上10μm以下である半導体光素子。
The semiconductor optical device according to claim 1,
A semiconductor optical device, wherein a length along the surface of the semiconductor layer of the surface defect generating derivative is 0.1 μm or more and 10 μm or less.
請求項1乃至5のいずれかに記載の半導体光素子において、
当該半導体光素子は、半導体発光素子であり、
前記半導体層は、基板上に設けられた活性層であり、前記導波路領域は、通電領域である半導体光素子。
The semiconductor optical device according to claim 1,
The semiconductor optical device is a semiconductor light emitting device,
The semiconductor optical device, wherein the semiconductor layer is an active layer provided on a substrate, and the waveguide region is a current-carrying region.
請求項6に記載の半導体光素子において、
前記面欠陥発生誘導体は、少なくとも、AlおよびNを含む薄膜により形成されている半導体光素子。
The semiconductor optical device according to claim 6,
The semiconductor optical device, wherein the surface defect generating derivative is formed of a thin film containing at least Al and N.
請求項6に記載の半導体光素子において、
前記面欠陥発生誘導体は、前記基板表面に形成された凹部である半導体光素子。
The semiconductor optical device according to claim 6,
The surface defect generating derivative is a semiconductor optical device which is a recess formed in the substrate surface.
請求項6乃至8のいずれかに記載の半導体光素子において、
前記基板がGaN基板であり、
前記活性層が少なくともIn、GaおよびNを含む層からなる半導体光素子。
The semiconductor optical device according to claim 6,
The substrate is a GaN substrate;
A semiconductor optical device, wherein the active layer comprises a layer containing at least In, Ga and N.
請求項9に記載の半導体光素子において、
前記活性層がInx1Ga1−x1N井戸層/Aly2Inx2Ga1−x2−y2Nバリア層(0<x1<1,0≦y2<1,0≦x2<1,0≦y2+x2<1)の量子井戸構造であり、
x1が0.17以上0.39以下である半導体光素子。
The semiconductor optical device according to claim 9, wherein
The active layer is an In x1 Ga 1-x1 N well layer / Al y2 In x2 Ga 1-x2-y2 N barrier layer (0 <x1 <1, 0 ≦ y2 <1, 0 ≦ x2 <1, 0 ≦ y2 + x2 < 1) quantum well structure,
A semiconductor optical device in which x1 is 0.17 or more and 0.39 or less.
請求項6乃至10のいずれかに記載の半導体光素子において、
前記活性層の発光波長が440nm以上490nm以下である半導体光素子。
The semiconductor optical device according to any one of claims 6 to 10,
A semiconductor optical device in which the emission wavelength of the active layer is not less than 440 nm and not more than 490 nm.
一方向に延在する導波路領域が形成された半導体層を有する半導体光素子の製造方法において、
複数の面欠陥発生誘導体を配置する工程と、
前記面欠陥発生誘導体上に前記半導体層を形成する工程と、
前記面欠陥発生誘導体により、前記半導体層の前記導波路領域を除く他の領域に面欠陥を形成する工程とを備え、
前記面欠陥発生誘導体は、前記半導体層表面側からの平面視において前記各面欠陥発生誘導体と、前記導波路領域とが離間するとともに、前記導波路領域の延在方向に沿って点在するように配置される半導体光素子の製造方法。
In a method for manufacturing a semiconductor optical device having a semiconductor layer in which a waveguide region extending in one direction is formed,
Arranging a plurality of surface defect generating derivatives;
Forming the semiconductor layer on the surface defect generating derivative;
Forming a surface defect in a region other than the waveguide region of the semiconductor layer by the surface defect generation derivative,
In the planar view from the semiconductor layer surface side, the surface defect generation derivatives are spaced apart from the waveguide regions and are scattered along the extending direction of the waveguide regions. A method for manufacturing a semiconductor optical device disposed on a substrate.
JP2008013338A 2008-01-24 2008-01-24 Semiconductor optical device and method of manufacturing the same Pending JP2009176908A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008013338A JP2009176908A (en) 2008-01-24 2008-01-24 Semiconductor optical device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008013338A JP2009176908A (en) 2008-01-24 2008-01-24 Semiconductor optical device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009176908A true JP2009176908A (en) 2009-08-06

Family

ID=41031704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013338A Pending JP2009176908A (en) 2008-01-24 2008-01-24 Semiconductor optical device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009176908A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189486A (en) * 2011-06-15 2016-11-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic semiconductor body and method for producing optoelectronic semiconductor body

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189486A (en) * 2011-06-15 2016-11-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic semiconductor body and method for producing optoelectronic semiconductor body

Similar Documents

Publication Publication Date Title
JP6044671B2 (en) Nitride semiconductor laser diode
JP4720834B2 (en) Group III nitride semiconductor laser
JP5627871B2 (en) Semiconductor device and manufacturing method thereof
JP2010177651A (en) Semiconductor laser device
JP2008141187A (en) Nitride semiconductor laser device
JP2008117922A (en) Semiconductor light-emitting element, and its manufacturing method
JP2009094360A (en) Semiconductor laser diode
JP2006216772A (en) Optically integrated semiconductor light emitting element
JPWO2009057254A1 (en) Semiconductor laser device
JPH11238687A (en) Semiconductor substrate and semiconductor light-emitting device
JP4821385B2 (en) Group III nitride semiconductor optical device
JP2007036174A (en) Gallium nitride-based light emitting diode
JP2010272593A (en) Nitride semiconductor light emitting element and manufacturing method of the same
JP2011091251A (en) Nitride semiconductor light-emitting device
JP2009170658A (en) Production process of semiconductor laser device
JP5261313B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor device
JP2008177438A (en) Nitride semiconductor light-emitting element
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2009038408A (en) Semiconductor light emitting element
JP2009239084A (en) Semiconductor laser element
JP2009176908A (en) Semiconductor optical device and method of manufacturing the same
JP5079613B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP4780376B2 (en) Semiconductor light emitting device
JP2008016845A (en) Edge-emitting semiconductor laser chip
JP2009049221A (en) Semiconductor light-emitting device