JP2009176177A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ Download PDF

Info

Publication number
JP2009176177A
JP2009176177A JP2008015801A JP2008015801A JP2009176177A JP 2009176177 A JP2009176177 A JP 2009176177A JP 2008015801 A JP2008015801 A JP 2008015801A JP 2008015801 A JP2008015801 A JP 2008015801A JP 2009176177 A JP2009176177 A JP 2009176177A
Authority
JP
Japan
Prior art keywords
memory
address
stack
pointer
programmable controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008015801A
Other languages
English (en)
Other versions
JP5292831B2 (ja
Inventor
Tetsuya Kobayashi
哲也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2008015801A priority Critical patent/JP5292831B2/ja
Publication of JP2009176177A publication Critical patent/JP2009176177A/ja
Application granted granted Critical
Publication of JP5292831B2 publication Critical patent/JP5292831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

【課題】データメモリのスタック領域への高速アクセスができる。
【解決手段】インストラクションレジスタ１２〜１４とマイクロコード処理機能を有し、アプリケーションデータ格納用メモリ（ＤＭ）２にスタック領域を持たせ、メモリ（ＤＭ）に対するアドレス制御は、そのスタック領域をアクセスするためのスタックポインタ（ＳＰ）２０とアドレスポインタ（ＤＰ）２２をマルチプレクサ２１で選択する。この選択には前記メモリ（ＤＭ）のアドレス選択コマンドと該メモリ（ＤＭ）へのリードコマンドを同時に出力する。
【選択図】図１

Description

本発明は、プログラマブルコントローラに係り、特にアプリケーションデータ格納メモリ（データメモリ）のアクセス制御に関する。
一般に、プログラマブルコントローラの演算回路は、図２のように、アプリケーションプログラムを格納するプログラムメモリ（ＰＭ）１、アプリケーションデータを格納するデータメモリ（ＤＭ）２、演算用ＬＳＩ３、管理用ＣＰＵ４で構成されている。
図３はプログラマブルコントローラのブロック構成を示す。演算用ＬＳＩ３は、ＰＣ（プログラムカウンタ）１１の値をアドレスとして、ＰＭ１に格納されているアプリケーションプログラムをフェッチしてプログラムを順次実行していく。演算速度を向上させるために、演算用ＬＳＩ３はインストラクションレジスタ１２，１３，１４によるアプリケーションプログラムの順次転送でアプリケーションプログラムのプリフェッチ処理、アプリケーションデータのプリリード処理を並列して順次実行するパイプライン方式を採用している（例えば特許文献１参照）。例えば、図３のＴ２はアプリケーションデータのプリリード時のＤＭ２へのアドレスがオペランドになる。
また、演算用ＬＳＩ３は、内部にマイクロコードを搭載して、マイクロコード方式を採用している。マイクロコードとはアプリケーションプログラムを実行する為の演算用ＬＳＩ内部プログラムのことであり、図３ではレジスタ１２に読み出されたオペコードをマッピングＲＡＭ１５，マップレジスタ１６，マイクロコードＲＡＭ１７，マイクロコードレジスタ１８およびデコーダ１９によって複数のマイクロコード命令を逐次発生する。
また、プログラマブルコントローラがマルチタスク機能を有している場合、アプリケーションデータ格納用メモリ（ＤＭ）２にスタック領域を持たせて、そのスタック領域をアクセスするためのスタックポインタ（ＳＰ）２０を演算用ＬＳＩ内部に有している。アプリケーションデータ領域をアクセスする場合は、インストラクションコードのオペランドをアドレスとして、オペランドをマルチプレクサ２１を介してＤＭアドレスポインタ（ＤＰ）２２に格納し、ＤＭ２へのアクセスを行っている。この処理はパイプライン処理（プリリード）の中で行われるため、高速に実行されている。
２３はインストラクションスタック、２４はマルチプレクサ、２５は演算器（ＡＬＵ）、２６は汎用レジスタ、２７はデータスタックである。
特開２００２−２９７３７６号公報
前記のように、アプリケーションデータ格納用メモリ（ＤＭ）２にスタック領域を持たせて、そのスタック領域をアクセスする場合、マイクロコードにてスタックポインタ（ＳＰ）２０をＤＭアドレスポインタ（ＤＰ）２２にロードしてから、スタック領域をアクセスする構造となっている。その後にマイクロコードからＤＭ２へのリードコマンドが発行されてスタック領域へのアクセス処理が行われる。
この場合、スタック領域にアクセスするたびにマイクロコードによりスタックポインタＳＰ２０からＤＰ２２にロードする必要がある為、スタック領域へのアクセスが遅くなる。
本発明の目的は、データメモリのスタック領域への高速アクセスができるプログラマブルコントローラを提供することにある。
本発明は、アプリケーションデータ格納メモリ（ＤＭ）に対するアドレス制御は、アドレスポインタとスタックポインタ（ＳＰ）をマルチプレクサで選択し、メモリ（ＤＭ）のスタック領域に、マイクロコードからＤＭアドレス選択コマンドとＤＭリードコマンドを同時に出力することでスタック領域へのアクセスの高速化を可能とするもので、以下の構成を特徴とする。
（１）マルチタスク機能を有し、アプリケーションデータ格納用メモリ（ＤＭ）にスタック領域を持たせ、このスタック領域をアクセスするためのスタックポインタ（ＳＰ）を演算用ＬＳＩ内部に備えたプログラマブルコントローラにおいて、
前記メモリ（ＤＭ）に対するアドレス制御は、アドレスポインタとスタックポインタ（ＳＰ）をマルチプレクサで選択し、この選択には前記メモリ（ＤＭ）のアドレス選択コマンドと該メモリ（ＤＭ）へのリードコマンドを同時に出力する演算用ＬＳＩを備えたことを特徴とする。
以上のとおり、本発明によれば、アプリケーションデータ格納メモリ（ＤＭ）に対するアドレス制御は、アドレスポインタとスタックポインタ（ＳＰ）をマルチプレクサで選択し、この選択にはメモリ（ＤＭ）のスタック領域に、マイクロコードからＤＭアドレス選択コマンドとＤＭリードコマンドを同時に出力するため、スタック領域へのアクセスの高速化が可能となる。
図１は、本発明の実施形態を示すプログラマブルコントローラのブロック構成である。同図が図３と異なる部分は、データメモリ（ＤＭ）２へのアクセス制御にある。
図１において、データメモリ（ＤＭ）２に対するアドレス制御は、ＤＭアドレスポインタ２２とスタックポインタ２０をマルチプレクサ２１で選択とする。ＤＭアドレスポインタ２２はインストラクションレジスタ１３と１４のいずれか一方のオペランドがセットされる。
マルチプレクサ２１の選択信号は、デコーダ１９によるマイクロコードの解読結果から選択できるようにする。このとき、ＤＭアドレスの選択コマンドとＤＭへのリードコマンドを同時に出力できるようにする。これにより、データメモリ（ＤＭ）２のスタック領域へのアクセスは１マイクロコードサイクルで実行できる。
本発明の実施形態を示すプログラマブルコントローラのブロック構成。 プログラマブルコントローラの全体構成 従来のプログラマブルコントローラのブロック構成。
符号の説明
１ プログラムメモリ
２ データメモリ
３ 演算用ＬＳＩ
４ 管理用ＣＰＵ
２０ スタックポインタ
２１ マルチプレクサ
２２ ＤＭアドレスポインタ

Claims (1)

  1. マルチタスク機能を有し、アプリケーションデータ格納用メモリ（ＤＭ）にスタック領域を持たせ、このスタック領域をアクセスするためのスタックポインタ（ＳＰ）を演算用ＬＳＩ内部に備えたプログラマブルコントローラにおいて、
    前記メモリ（ＤＭ）に対するアドレス制御は、アドレスポインタとスタックポインタ（ＳＰ）をマルチプレクサで選択し、この選択には前記メモリ（ＤＭ）のアドレス選択コマンドと該メモリ（ＤＭ）へのリードコマンドを同時に出力する演算用ＬＳＩを備えたことを特徴とするプログラマブルコントローラ。
JP2008015801A 2008-01-28 2008-01-28 プログラマブルコントローラ Active JP5292831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008015801A JP5292831B2 (ja) 2008-01-28 2008-01-28 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015801A JP5292831B2 (ja) 2008-01-28 2008-01-28 プログラマブルコントローラ

Publications (2)

Publication Number Publication Date
JP2009176177A true JP2009176177A (ja) 2009-08-06
JP5292831B2 JP5292831B2 (ja) 2013-09-18

Family

ID=41031168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015801A Active JP5292831B2 (ja) 2008-01-28 2008-01-28 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JP5292831B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9371187B2 (en) 2013-07-24 2016-06-21 Cnh Industrial America Llc Supercharging feed system and method for a belt in tube conveyor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039246A (ja) * 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> シ−ケンス制御回路
JPS62226234A (ja) * 1986-03-28 1987-10-05 Toshiba Corp スタツクポインタ制御回路
JPH0212800U (ja) * 1988-07-04 1990-01-26
JPH04338825A (ja) * 1991-05-16 1992-11-26 Fuji Electric Co Ltd 演算処理装置
JPH0659888A (ja) * 1992-08-11 1994-03-04 Nec Corp 分岐ヒストリテーブルを有する情報処理装置
JP2001100995A (ja) * 1999-09-30 2001-04-13 Fujitsu Ltd 分岐履歴情報の書き込み制御装置及びその方法
JP2002297376A (ja) * 2001-03-29 2002-10-11 Meidensha Corp プログラマブルコントローラ
JP2004280631A (ja) * 2003-03-18 2004-10-07 Meidensha Corp コンピュータのスタック回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039246A (ja) * 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> シ−ケンス制御回路
JPS62226234A (ja) * 1986-03-28 1987-10-05 Toshiba Corp スタツクポインタ制御回路
JPH0212800U (ja) * 1988-07-04 1990-01-26
JPH04338825A (ja) * 1991-05-16 1992-11-26 Fuji Electric Co Ltd 演算処理装置
JPH0659888A (ja) * 1992-08-11 1994-03-04 Nec Corp 分岐ヒストリテーブルを有する情報処理装置
JP2001100995A (ja) * 1999-09-30 2001-04-13 Fujitsu Ltd 分岐履歴情報の書き込み制御装置及びその方法
JP2002297376A (ja) * 2001-03-29 2002-10-11 Meidensha Corp プログラマブルコントローラ
JP2004280631A (ja) * 2003-03-18 2004-10-07 Meidensha Corp コンピュータのスタック回路

Also Published As

Publication number Publication date
JP5292831B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP6837011B2 (ja) アルゴリズム整合、機能無効化、または性能制限による後方互換性
TWI515652B (zh) 具有在硬體中的分支計數表的指令最佳化處理器
JP2007094813A (ja) プロセッサ
JP2011028540A (ja) 情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラ
KR20130137698A (ko) 메모리 소스를 목적지 레지스터 내로 확장하고 소스 레지스터를 목적지 메모리 위치 내로 압축하기 위한 시스템, 장치, 및 방법
JP5941488B2 (ja) 条件付きショート前方分岐の計算的に等価な述語付き命令への変換
US10303399B2 (en) Data processing apparatus and method for controlling vector memory accesses
WO2013147879A1 (en) Dynamic branch hints using branches-to-nowhere conditional branch
JP2017534981A (ja) ３次元モートン座標変換プロセッサ、方法、システム、及び命令
US9977675B2 (en) Next-instruction-type-field
JP2005182659A (ja) Ｖｌｉｗ型ｄｓｐ，及びその動作方法
JP2009059246A (ja) マイクロプロセッサ
JP2008204357A (ja) 情報処理装置
TWI770079B (zh) 向量產生指令
WO2012061416A1 (en) Methods and apparatus for a read, merge, and write register file
JP3811140B2 (ja) 情報処理装置
JP5292831B2 (ja) プログラマブルコントローラ
JP2008299729A (ja) プロセッサ
JP2008071061A (ja) 情報処理装置
JP2007257349A (ja) プロセッサ及びその処理方法
JP4002288B2 (ja) 情報処理装置
KR101635856B1 (ko) 데이터 요소에 있는 비트들의 제로화를 위한 시스템, 장치, 및 방법
JP2006331415A (ja) データプロセッサ、データ処理方法
US20140344551A1 (en) Dual-mode instruction fetching apparatus and method
JP5679263B2 (ja) 情報処理装置及びマイクロ命令処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5292831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150