JP2009171148A - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP2009171148A JP2009171148A JP2008006088A JP2008006088A JP2009171148A JP 2009171148 A JP2009171148 A JP 2009171148A JP 2008006088 A JP2008006088 A JP 2008006088A JP 2008006088 A JP2008006088 A JP 2008006088A JP 2009171148 A JP2009171148 A JP 2009171148A
- Authority
- JP
- Japan
- Prior art keywords
- dummy data
- unit
- digital
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供する。
【解決手段】CDMA方式の信号を受信する受信装置において、受信レベルを一定にするために、ダミーデータ生成部が、デジタル周波数ダウンコンバータ部のデジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータを生成し、ダミーデータ加算部が、アナログ周波数ダウンコンバータ部が出力するアナログIF信号に、ダミーデータを加算する。
【選択図】図1
【解決手段】CDMA方式の信号を受信する受信装置において、受信レベルを一定にするために、ダミーデータ生成部が、デジタル周波数ダウンコンバータ部のデジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータを生成し、ダミーデータ加算部が、アナログ周波数ダウンコンバータ部が出力するアナログIF信号に、ダミーデータを加算する。
【選択図】図1
Description
本発明は受信装置に関し、特に受信したマルチキャリアを一括復調する受信装置に関する。
従来のCDMA(Code Division Multiple Access)方式におけるマルチキャリアを復調する受信装置は、キャリアごとにアナログ周波数ダウンコンバータ部を具備する構成であった。この場合、装置が大型化になると同時に、消費電力の増大、価格が高価であるといった問題点があった。
そこで、特許文献1のように、1つのアナログ周波数ダウンコンバータ部を備え、一括復調する構成が考えられた。
図9は、特許文献1に記載の従来の受信装置の構成を示すブロック図である。
図9に示すように、この従来技術では、アンテナ10と、アナログ周波数ダウンコンバータ部20と、帯域通過フィルタ91と帯域通過フィルタ92と帯域通過フィルタ93と減衰器94と減衰器95と減衰器96と合成器97とを有するIFアナログ処理部90と、ゲインコントロール部80と、AGC制御部71とDAC72とを有する自動利得制御部70と、減衰器制御部100と、デジタル周波数ダウンコンバータ部40と、チャネル処理部50とを有して構成される。
この構成において、アンテナ10で受信した信号を1つのアナログ周波数ダウンコンバータ部20で処理する。
上述の従来例では以下のような問題があった。
すなわち、図9に示した従来の構成においては、アナログ周波数ダウンコンバータ部20から出力された各キャリアは、アナログ信号のままIFアナログ処理部90で分配されて帯域通過フィルタ91、92および93にて各キャリアを抽出することになり、その後に減衰器94、95および96に入力され、減衰器制御部100で各キャリアの合成器97への入力レベルが同レベルとなるように制御され、合成器97で再び各キャリアが合成される。このため、装置の大型化、価格が高価である、回路の複雑であるといった観点では効果が不十分であった。
本発明は上記の点にかんがみてなされたもので、装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供することを目的とする。
上記課題を解決するにあたり、本発明は、ダミーデータ生成部から生成されたダミーデータをマルチキャリア信号である希望波とダミーデータ加算部で各希望波キャリアをアナログ分配及び合成することなく加算する。この構成により、装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供することが可能である。
本発明は、CDMA方式の信号を受信する受信装置において、受信レベルを一定にするよう、受信信号にダミーデータを加算するダミーデータ加算部を備えたことを特徴とする。
また本発明は、前記ダミーデータを生成するダミーデータ生成部をさらに備えたことを特徴とする。
また本発明は、受信部とダウンコンバータ部とBPFとを有するアナログ周波数ダウンコンバータ部をさらに備え、前記ダミーデータ加算部が、前記アナログ周波数ダウンコンバータ部が出力するアナログIF信号に前記ダミーデータを加算することを特徴とする。
また本発明は、前記ダミーデータ加算部の出力が入力される、ADCとキャリアごとのデジタル処理部とMUXとを有するデジタル周波数ダウンコンバータ部をさらに備え、前記ダミーデータ生成部が、前記デジタル周波数ダウンコンバータ部の前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータを生成することを特徴とする。
また本発明は、前記ダミーデータ生成部がマイクロコントローラとDACとを有し、前記マイクロコントローラが前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータのデジタル信号を生成し、前記DACが該デジタル信号をアナログ信号に変換し、該アナログ信号が前記ダミーデータとして前記ダミーデータ加算部に出力されることを特徴とする。
また本発明は、自動利得制御部をさらに備えたことを特徴とする。
また本発明は、該受信装置の通信相手である送信装置が送信するスクランブリングコードと異なるコードのW−CDMA波をダミーデータとして用いることを特徴とする。
本発明によれば、状況に応じてキャリアにダミーデータを加算し、キャリアごとの受信レベルを一定にすることにより、装置が小型化され、価格が安価であり、回路が安易な構成の受信装置を提供することが可能となる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
本発明は、マルチキャリアを一括復調する受信機において、状況に応じてキャリアごとにダミーデータを加算し、キャリアごとの受信レベルを一定にすることにより、小型化、安価、安易な構成の受信装置を提供する。
図1は、本発明の一実施の形態による受信装置の構成を示すブロック図である。
本実施の形態の受信装置は、図1に示すように、アンテナ10と、アナログ周波数ダウンコンバータ部20と、ダミーデータ加算部30と、デジタル周波数ダウンコンバータ部40と、チャネル処理部50と、ダミーデータ生成部60とを有して構成される。
この構成において、アンテナ10から入力された複数の受信キャリアは、アナログ周波数ダウンコンバータ部20に出力される。
アナログ周波数ダウンコンバータ部20に入力された複数の受信キャリアは、ダウンコンバートされた後にダミーデータ加算部30に出力される。
ダミーデータ加算部30に入力された複数の受信キャリアは、状況に応じて、ダミーデータ生成部60によって生成されたダミーデータが加算された後にデジタル周波数ダウンコンバータ部40に出力される。
デジタル周波数ダウンコンバータ部40に入力された複数の受信キャリアは、デジタル変換された後にキャリアごとに処理され、チャネル処理部50に出力される。また、デジタル周波数ダウンコンバータ部40は、キャリアレベル情報をダミーデータ生成部60に出力する。
ダミーデータ生成部60に入力されたキャリアレベル情報は、ダミーデータ生成の元となり、ダミーデータ生成部60は生成したダミーデータをダミーデータ加算部30に出力する。
次に本実施の形態の受信回路の動作について、図1の受信回路が、W−CDMA方式のQPSK変調でチップレート3.84Mcps、帯域幅5MHzの周波数が隣り合った3本のキャリアが入力される無線基地局装置である場合を例にして、図1を参照して説明する。
アンテナ10から入力された、複数の移動端末機から伝送された3本のF1、F2およびF3のアナログRF信号は、アナログ周波数ダウンコンバータ部20に入力される。
図2は、図1に示したアナログ周波数ダウンコンバータ部20の内部構成を示すブロック図である。
図2に示すように、アナログ周波数ダウンコンバータ部20は、受信部21と、ダウンコンバータ部22と、BPF(バンドパスフィルタ)23とを有して構成される。
受信された3本のアナログRF信号は、受信部21に入力され、図示しないDuplexer(デュプレクサ)により帯域を制限された後、図示しないAMP(アンプ)により増幅される。
次に、3本のアナログRF信号は、ダウンコンバータ部22に入力され、図示しない局部発振器から任意のローカル周波数を発生させ、図示しないミキサにより局部発振器から発生するローカル周波数と受信部21から出力される3本のアナログRF信号とを各々ミキシングして3本のアナログIF信号として出力される。
次に、3本のアナログIF信号は、BPF23に入力され、3本のアナログIF信号の帯域幅に該当する帯域に帯域制限される。たとえば3本のIF信号の中心周波数をそれぞれ、F1=10.36MHz、F2=15.36MHz、F3=20.36MHzであれば、それぞれ5MHzの帯域幅を持つため、7.86MHzから22.86MHzが通過可能なSAWフィルタを用いる。
次に、BPF23から出力された3本のアナログIF信号は、図1に示したダミーデータ加算部30に入力され、3本のアナログIF信号と同一中心周波数の3本のダミーデータ(ダミーデータ生成部60によって生成されたダミーデータ)と加算され、3本の合成アナログIF信号となる。このときのダミーデータの電力レベルは、それぞれの周波数ごとの加算結果が3本共に同電力レベルになり、且つ後段のブロックに最適なレベルとなるようにする(ダミーデータの加算方法の詳細は後述する)。
図3は、図1に示したデジタル周波数ダウンコンバータ部40の内部構成を示すブロック図である。
図3に示すように、デジタル周波数ダウンコンバータ部40は、ADC(Analog to Digital Converter)41と、デジタル処理部42と、デジタル処理部43と、デジタル処理部44と、MUX(multiplexer)45とを有して構成される。
ダミーデータ加算部30から出力された3本の合成アナログIF信号は、デジタル周波数ダウンコンバータ部40のADC41に入力され、合成アナログIF信号から合成デジタルIF信号に変換される。
次に、3本の合成デジタルIF信号は、デジタル処理部42、43および44に入力される。デジタル処理部42、43および44では、まず、それぞれの合成デジタルIF信号を抽出する。たとえばデジタル処理部42ではF1、デジタル処理部43ではF2、デジタル処理部44ではF3の合成デジタルIF信号を抽出できるようにする。具体的な実現方法はデジタルフィルタを用いればよい。
その後、デジタルフィルタでそれぞれ分離された3本の合成デジタルIF信号はQPSK復調され、I、Qチャネル信号に分離される。
次に、それぞれQPSK復調された3本の合成デジタルIF信号は、MUX45に入力され、マルチプレキシングされ、チャネル処理部50に出力される。
一方、デジタル周波数ダウンコンバータ部40のデジタル処理部42、43および44では、デジタルフィルタ後のF1、F2およびF3のキャリアレベル情報をそれぞれダミーデータ生成部60へ出力する。具体的にはADC41でデジタル変換され、デジタルフィルタ通過後のF1、F2およびF3のデータは振幅値であるため、一定期間の振幅の2乗平均値をそれぞれ算出すればよい。
図4は、図1に示したダミーデータ生成部60の内部構成を示すブロック図である。
図4に示すように、ダミーデータ生成部60は、マイクロコントローラ61と、DAC(Digital to Analog Converter)62とを有して構成される。
ダミーデータ生成部60のマイクロコントローラ61では、デジタル周波数ダウンコンバータ部40から出力されたF1、F2およびF3のキャリアレベル情報によりそれぞれの入力レベル情報を随時知ることができる。
次に、ダミーデータ生成方法について説明する。たとえばADC41の有効ビット数から求められるADC41への平均入力レベルを+7.8dBmとし、図5および図6に示すように、ダミーデータ加算前の信号を希望波、ダミーデータを加算した後の信号を合成波とすると、F1、F2およびF3のADC41への希望波の入力レベルがそれぞれ0dBm、+3dBm、−10dBmであった場合は、F1、F2およびF3それぞれの合成波を+3dBmにするためにF1は0dBm、F2は不要、F3は+2.78dBmのダミーデータを加算する。ダミーデータの生成は具体的には、希望波の搬送波を、
希望波の搬送波F1=A1・sin(ω・t)・・・式(1)
希望波の搬送波F2=A2・sin(ω・t)・・・式(2)
希望波の搬送波F3=A3・sin(ω・t)・・・式(3)
とすると、
ダミーデータF1=A4・sin(ω・t+θ)・・・式(4)
ダミーデータF2=A5・sin(ω・t+θ)・・・式(5)
ダミーデータF3=A6・sin(ω・t+θ)・・・式(6)
をマイクロコントローラ61でそれぞれ生成し、DAC62でデジタル信号からアナログ信号に変換し、ダミーデータ加算部30に出力すればよい。尚、ダミーデータは無変調波で生成すればよい。
希望波の搬送波F1=A1・sin(ω・t)・・・式(1)
希望波の搬送波F2=A2・sin(ω・t)・・・式(2)
希望波の搬送波F3=A3・sin(ω・t)・・・式(3)
とすると、
ダミーデータF1=A4・sin(ω・t+θ)・・・式(4)
ダミーデータF2=A5・sin(ω・t+θ)・・・式(5)
ダミーデータF3=A6・sin(ω・t+θ)・・・式(6)
をマイクロコントローラ61でそれぞれ生成し、DAC62でデジタル信号からアナログ信号に変換し、ダミーデータ加算部30に出力すればよい。尚、ダミーデータは無変調波で生成すればよい。
また、具体的な加算方法はハイフリッド素子で実施すればよい。
なお、実際の希望波は変調波のため、加算後の合成波は、
合成波F1=(A1+A4)・sin((ω1・t+ω4・t+θ)/2)・cos((ω1・t−ω4・t−θ)/2)・・・式(7)
合成波F2=(A2+A5)・sin((ω2・t+ω5・t+θ)/2)・cos((ω2・t−ω5・t−θ)/2)・・・式(8)
合成波F3=(A3+A6)・sin((ω3・t+ω6・t+θ)/2)・cos((ω3・t−ω6・t−θ)/2)・・・式(9)
となるため、式(4)〜(6)のθが180度の場合でも加算後に打ち消しあうことがない。
合成波F1=(A1+A4)・sin((ω1・t+ω4・t+θ)/2)・cos((ω1・t−ω4・t−θ)/2)・・・式(7)
合成波F2=(A2+A5)・sin((ω2・t+ω5・t+θ)/2)・cos((ω2・t−ω5・t−θ)/2)・・・式(8)
合成波F3=(A3+A6)・sin((ω3・t+ω6・t+θ)/2)・cos((ω3・t−ω6・t−θ)/2)・・・式(9)
となるため、式(4)〜(6)のθが180度の場合でも加算後に打ち消しあうことがない。
以上より、図5および図7に示すように、希望波とダミーデータとを加算した合成波は、F1、F2およびF3すべて+3dBmとなる。
また、ADC41の入力レベルは3本の+3dBmの和となるため、7.8dBmとなる。このようにADC41の入力レベルのそれぞれの合成波が常に+3dBm一定になるように入力レベルを監視し、不足があればダミーデータを加算すればよい。
なお、ダミーデータ加算によりチャネル処理部50で算出される各移動端末機のSIRが低くなるが、この場合、無線基地局装置より移動端末機に対して、送信電力を上げる指示が通知される。よって、各移動端末機の通話は保持される。
また、基本的にADC41のダイナミックレンジをアンテナ10から入力される希望波の入力レベルを想定して選定しておけば不要な構成であるが、図8に示すように、ダミーデータ生成部60で算出した希望波の入力レベル情報を、自動利得制御部70(AGC(Automatic Gain Control)制御部71とDAC72とからなる。)のAGC制御部71に入力し、希望波の入力レベルが過大の場合のみ電力レベルを減衰させる信号をDAC72に出力し、デジタルからアナログ変換後にゲインコントロール部80に出力して、あらかじめ希望波の全体の電力レベルを減衰させる構成を採用してもよい。
上述のように、本発明は、ダミーデータ生成部から生成されたダミーデータをマルチキャリア信号である希望波とダミーデータ加算部で各希望波キャリアをアナログ分配および合成することなく加算できるため、装置の小型化、価格が安価である、回路が安易な構成の受信装置を提供することができる。
なお、本発明の他の実施の形態として、その基本的構成は上述の実施の形態と同様にし、ダミーデータとして、移動端末機が送信するスクランブリングコードと異なるコードのW−CDMA波を使用することも可能である。この場合のメリットとしては、加算したダミーデータをチャネル処理部50で逆拡散により抽出できるか否かを判断することにより回路の故障検出をすることができる点にある。
10 アンテナ
20 アナログ周波数ダウンコンバータ部
21 受信部
22 ダウンコンバータ部
23 BPF
30 ダミーデータ加算部
40 デジタル周波数ダウンコンバータ部
41 ADC
42 デジタル処理部
43 デジタル処理部
44 デジタル処理部
45 MUX
50 チャネル処理部
60 ダミーデータ生成部
61 マイクロコントローラ
62 DAC
70 自動利得制御部
71 AGC制御部
72 DAC
80 ゲインコントロール部
90 IFアナログ処理部
91 帯域通過フィルタ
92 帯域通過フィルタ
93 帯域通過フィルタ
94 減衰器
95 減衰器
96 減衰器
97 合成器
100 減衰器制御部
20 アナログ周波数ダウンコンバータ部
21 受信部
22 ダウンコンバータ部
23 BPF
30 ダミーデータ加算部
40 デジタル周波数ダウンコンバータ部
41 ADC
42 デジタル処理部
43 デジタル処理部
44 デジタル処理部
45 MUX
50 チャネル処理部
60 ダミーデータ生成部
61 マイクロコントローラ
62 DAC
70 自動利得制御部
71 AGC制御部
72 DAC
80 ゲインコントロール部
90 IFアナログ処理部
91 帯域通過フィルタ
92 帯域通過フィルタ
93 帯域通過フィルタ
94 減衰器
95 減衰器
96 減衰器
97 合成器
100 減衰器制御部
Claims (7)
- CDMA方式の信号を受信する受信装置において、
受信レベルを一定にするよう、受信信号にダミーデータを加算するダミーデータ加算部を備えたことを特徴とする受信装置。 - 前記ダミーデータを生成するダミーデータ生成部をさらに備えたことを特徴とする請求項1に記載の受信装置。
- 受信部とダウンコンバータ部とBPFとを有するアナログ周波数ダウンコンバータ部をさらに備え、
前記ダミーデータ加算部が、前記アナログ周波数ダウンコンバータ部が出力するアナログIF信号に前記ダミーデータを加算することを特徴とする請求項1に記載の受信装置。 - 前記ダミーデータ加算部の出力が入力される、ADCとキャリアごとのデジタル処理部とMUXとを有するデジタル周波数ダウンコンバータ部をさらに備え、
前記ダミーデータ生成部が、前記デジタル周波数ダウンコンバータ部の前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータを生成することを特徴とする請求項2に記載の受信装置。 - 前記ダミーデータ生成部がマイクロコントローラとDACとを有し、
前記マイクロコントローラが前記デジタル処理部の出力であるキャリアごとのデジタル信号に基づいて、キャリアごとのダミーデータのデジタル信号を生成し、前記DACが該デジタル信号をアナログ信号に変換し、該アナログ信号が前記ダミーデータとして前記ダミーデータ加算部に出力されることを特徴とする請求項4に記載の受信装置。 - 自動利得制御部をさらに備えたことを特徴とする請求項1ないし5のうちのいずれか1項に記載の受信装置。
- 該受信装置の通信相手である送信装置が送信するスクランブリングコードと異なるコードのW−CDMA波をダミーデータとして用いることを特徴とする請求項1ないし6のうちのいずれか1項に記載の受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006088A JP2009171148A (ja) | 2008-01-15 | 2008-01-15 | 受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006088A JP2009171148A (ja) | 2008-01-15 | 2008-01-15 | 受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009171148A true JP2009171148A (ja) | 2009-07-30 |
Family
ID=40971853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008006088A Pending JP2009171148A (ja) | 2008-01-15 | 2008-01-15 | 受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009171148A (ja) |
-
2008
- 2008-01-15 JP JP2008006088A patent/JP2009171148A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5027142B2 (ja) | 干渉を軽減する装置及び方法 | |
JP5813726B2 (ja) | 複数の受信アンテナ用の多重化機構 | |
US8509725B2 (en) | Signal processing device and method | |
JP2007258904A (ja) | 無線通信装置 | |
JP2005080272A (ja) | スペクトラム拡散通信方式受信機 | |
US20020118783A1 (en) | Smart antenna based spectrum multiplexing using a pilot signal | |
KR102069870B1 (ko) | 대역확산 혼합신호 수신을 위한 장치 및 방법 | |
US20070218863A1 (en) | Wireless communication system, wireless communication method, and signal processing program therefor | |
WO2002069523A1 (en) | Smart antenna based spectrum multiplexing using a pilot signal | |
JP3742578B2 (ja) | 無線通信方式およびその送信回路ならびに受信回路 | |
US20110182377A1 (en) | Radio communication system | |
CN105703784B (zh) | 谐波杂散抑制的方法和设备接收机 | |
JP2002290367A (ja) | 帯域分割復調方法及びofdm受信機 | |
JP2004328639A (ja) | 信号強度測定装置およびそれを利用した受信装置 | |
JP2001103024A (ja) | デジタル無線装置、デジタル無線通信システム、デジタル無線送信装置、デジタル無線通信方法 | |
JP2011188316A (ja) | 周波数ホッピング無線通信装置およびその周波数ホッピング方法ならびに送信装置および受信装置 | |
KR100349659B1 (ko) | 무선 랜 알에프 프런트엔드 송수신 장치 | |
JP2009171148A (ja) | 受信装置 | |
JP4904409B2 (ja) | Cdma/wcdma基盤の雑音除去中継器において遅延時間を減らすための方法及び装置 | |
JP5086193B2 (ja) | デジタル無線の受信装置 | |
KR101047117B1 (ko) | 송신 스펙트럼 센싱장치 | |
JP5786657B2 (ja) | 受信装置 | |
JP2011082949A (ja) | 移動通信用雑音除去中継器及び雑音除去方法 | |
JP6561541B2 (ja) | 送信装置及び無線通信システム | |
Singh et al. | Concurrent, multi-band, single-chain radio receiver for high data-rate HetNets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100623 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100629 |