JP2009162501A - 高電圧整流器スタックの健全性試験法 - Google Patents

Abstract

【課題】高電圧整流器スタックにおいてその内部に直列に配置された整流器の一部に異常の発生したものに対して、その外部端子から健全性を確認できる手法を提案することにより、加速器等の実システムが壊滅的なダメージを受けるのを未然に防止する。
【解決手段】高電圧整流器スタック１３は高耐圧整流器を直列に複数個接続し、その各々の整流器と並列に分圧用キャパシタが実装されている。１１は低電圧の高周波電源である。高周波電源１１からの電圧を高電圧整流器スタック１３に印加する。１２は電流検出器であり高電圧整流器スタック１３に流れる電流信号を検出する。この電流信号と印加電圧信号の位相差を適当な大きさに増幅して、高電圧整流器スタック１３の健全性を試験する。
【選択図】図６

Description

本発明は、高電圧整流器スタック（以下本願では整流器スタックと呼ぶ）の健全性を簡易に確実に試験する方法に関するものである。

たとえばイオン注入装置、電子線照射装置、Ｘ線発生装置等には直流の高電圧電源が使用される。これらの直流電源の構成方法は各種存在するが、その中には必ず交流電源を直流に変換する整流用の整流器が利用されている。一般的にここで用いられる整流器はその利用領域からも非常に高耐圧が要求されるため、内部に基本素子の高耐圧整流器を数十個直列に接続し環境性能（湿度対策、ほこり対策等）を維持するためにも全体を絶縁物でモールドした形状の整流器スタックが利用されている。

このような整流器スタックは図１に内部回路を示すように基本素子の高耐圧整流器２を数十個直列に接続するとともに交流電圧の分担比率を出来るだけ均一にするため、各々の整流器に並列にキャパシタ１を付加するのが一般的である。

これらの高電圧のシステムにおいては電源内部において時として予期せぬ放電現象が発生しうる。このような場合この高電圧の整流部分に使用している前述の整流器スタックが過大な逆電圧が印加されることにより部分的に損傷するケースが存在する。

ところでこれらの整流器スタックは通常その性能に余裕を持って設計されるためその一部の素子が破壊（通常導通状態）した状態でも装置全体は運用可能である。しかしこのような状況で運転継続し、その裕度を食いつぶした状況になると、次の１素子の破壊がスタック全体の逆電圧不足を起こし、整流器スタック全体の崩壊、ひいてはこれら整流器スタックが多段に構成されている場合は全段崩壊焼損に至ることが考えられる。

このため、定期的な検査および放電発生時の健全性確認においてはこれらの健全性確認試験が望まれることになる。このための方法としては半導体工学の教えるように当該素子の電圧―電流特性（通称Ｖ−Ｉ特性）を専用のカーブトレーサなどの測定器で測定し、評価することになる（例えば、Tektronix社「カーブトレーサ入門」等参照）
Tektronix社「カーブトレーサ入門」１ページ １章電流対電圧特性 １−２）ダイオードの項参照

しかし、上記文献のような直流電圧を印加してその特性の差異を調べようとすると、この種の整流器スタックのように直列に数十段のものをまとめて健全性を試験評価するのに非常に微妙な問題を発生することが判った。即ち、図５に示すように１段程度の不良（導通）では全体を合成ダイオードとしてみたときの直流電圧電流特性の差異を判断するのは非常に難しいことが判明した。

なんとなればこの劣化整流器スタックと正常な整流器スタックを判別できるのはその順方向の立ち上がり電圧（Ｖｔｈ）のみである。たとえば内部の整流器素子の特性としてその順方向電圧（Ｖｆ）が１Ｖ近傍のものを２０個直列にした整流器スタックを考える。このとき正常なものの Ｖｔｈは約２０Ｖ、一方１素子の破壊導通のものは１９Ｖとなるはずである。

ところが一般にこのＶｆにはばらつきがあり、このケースでは通常０．１Ｖ程度のばらつきが存在する。そうすると２０段も存在するとそのばらつきが２Ｖも存在し、判定が難しくなる（図５のＶｔｈ付近参照）のである。もちろん1素子毎チェックができれば明瞭になるのであるが、この種のものは全体がモールドされており端子３が露出しているだけで中間端子が出ていないので１素子毎のチェックができない。

本発明はこのような事情を鑑み、簡単に確実に整流器スタックの健全性を試験する方法及びその方法を用いた機器を提供するものである。

本発明者らは、上記課題を解決するために鋭意検討した結果、当該の整流器スタックに図６に示すように数Ｖ程度の高周波（数１０ｋＨｚ〜１００ｋＨｚ）電圧を両極に印加してその電圧波形と電流波形の位相差を測定した。

そうすると未使用のもの（健全な整流器スタック）はその位相差は必ず９０度近傍（±０．１度内）に張り付くのであるが、高電圧で放電に晒された整流器スタックのあるものは８９度程度またはそれ以下のものが存在し、そのものを解体すると、すべてが一部整流器の破壊導通した故障であった。

この理屈を考えてみるに、数十段つないだ整流器スタックは低電圧（数Ｖ）の印加電源に対してはその内部のダイオードは１素子当たり印加される電圧はそのＶｆ以下の電圧となり、ほとんど無限大のインピーダンスを持った素子として振舞うと考えられる。したがってその等価回路は図２の構成のように考えることができる。即ち、この構成は単純なキャパシタ回路である。したがってその電圧・電流の位相差はほぼ９０度に収束する。

このときたとえば末端の一段部分のダイオードが破壊導通状態になったと想定しよう。この部分は等価的に図３のように破壊導通したダイオードの残留抵抗４が挿入されたものと考えられる。さらにこの回路は残りの直列分圧キャパシタを５（Ｃ_０）のように合成すると、図４のような形態となる。このときの電流位相は電気回路論が教えるとおり、
tanθ＝｛１＋ω^２Ｒ^２（Ｃ_０Ｃ_１＋Ｃ_１ ^２）｝／ωＲＣ_０
通常
Ｃ_１＝１,０００ｐＦ〜１０，０００ｐＦの分圧キャパシタ
が挿入されており、たとえば５Ｖ、１００ｋＨｚベースで１度程度の位相がシフトするところを見ると低電流領域の当該ダイオードの通常ＯＮ抵抗（Ｒ＝数１０〜１００Ω程度）を持った状態で逆方向も導通している状態であったと考えられる。このように考えると、この種の整流器スタックに対してその整流器スタックの順方向電圧より低い電圧を用い試験することにより、非線形素子を含んでいるにもかかわらず、複合した線形素子として扱うこと出来る。

上記知見と考察により、確実に当該整流器スタックの健全性を試験できる本願方法を見出した。上記知見と考察に基づいた本願方法によれば健全な整流器スタックはtanδ（誘電正接）の小さい理想キャパシタと等価で扱え、一部の整流器の破壊導通が発生すると極端にその大きさは増大する。思えば、絶縁物の劣化判定で利用するtanδ（誘電正接）法と奇しくも同じ手法なのである。非線形素子のため、本願発明の方法への発想はなかなか出来なかったのだが、整流器スタック全体の順方向電圧より低い電圧を印加することと、分圧キャパシタの大きさを考慮した比較的高い周波数（例えば１０ｋＨｚ〜１００ｋＨｚ）で測定するところが本願発明のポイントである。したがってこの方法は特別な測定器を準備することなしに、通常のインピーダンスアナライザ等で容易に判定できることにもなる。

以上の知見と考察に基づいて本願発明はなされたもので、第１の発明は高耐圧整流器を
直列に複数個接続し、その各々の整流器と並列に分圧用キャパシタが実装されている整流器スタックにおいて、その整流器スタックの順方向電圧より低い交流電圧を印加し、その電圧電流位相差を求めることで当該整流器スタックの健全性を試験する方法を特徴としている。

第２の発明は第１の発明を実施する１機器の発明で、第１の発明を用い、その電流検出素子としてキャパシタを用い、その出力と印加電圧位相差を求め、その大きさが所定の大きさを超えるときアラーム表示することを特徴としている。

第３の発明は高耐圧整流器を直列に複数個接続し、その各々の整流器と並列に分圧用キャパシタが実装されている整流器スタックの健全性を試験する方法であって、被検する整流器スタックとは別の健全な整流器スタックを前記披検する整流器スタックと並列に接続し、その両端に当該整流器スタックの順方向電圧より低い交流電圧を印加し、前記各々の整流器スタックに流れる電流の位相差を求めることで被検整流器スタックの健全性を試験することを特徴としている。

この方法及び機器を用いれば定期的な試験等でこれら整流器スタックの健全性を簡易に確実に検出でき、健全性が不明のまま利用を続けた場合、もし劣化しているものがあった場合の甚大なトラブルを回避できる。

本発明に係る実施例について図６の原理図を用いて説明する。１１は低電圧の高周波電源である。ここから発生した電圧を今回の被検整流器スタック１３に印加する。さらにこのリターン回路に１２の電流検出器を用意し電流信号を検出する。原理的にはこの電流信号と印加電圧信号の位相差を求めればよいのであるが、通常この電流信号は小さいので適当な大きさに増幅するのが妥当である。

図８はこの原理を簡易的な試験器として構成した例を示す。この例では１５の位相比較器を介し、その出力をレベル比較器１６で検定し、たとえば０．５度以上の位相差を持つ場合異常のＬＥＤ１７を点灯するようにした簡易試験器である。これは非常にシンプルな構成が期待でき電池駆動も可能なため、当該整流器スタックの主要用途である高電圧機器のような大きな構造物に対して高所でハンディに利用できる。ここではその電流信号検出に測定系に影響しない程度の比較的大きなキャパシタ１８を用いることにした。こうすることで電圧信号と基準位相が揃い、位相比較が簡易になる。 ここで比較的大きなキャパシタ１８の容量は先の合成容量Ｃ_０の５倍以上が望ましいがあまり大きいとその信号レベルが低くなるため、実用的にはＣ_０の１０倍程度とするのが妥当である。

図７には別の位相比較方法を示した。この方法は１４の健全な整流器スタックと１３の被検整流器スタックを並列に電圧印加し、その電流を１２−１，１２−２で検出し１５の位相比較器にて判定する方式でその電流レベル等が揃うため高精度な試験も期待できる。

これら各種の検出方法を提案したが、アナログ的な処理で無く、これらの信号をディジタル化し、ディジタル信号処理理論にて位相差抽出する手法で行ってもよいことはもちろんである。

本発明の対象としている高電圧整流器スタックの内部回路図である。 低電圧印加時の高電圧整流器スタックの等価回路図である。 高電圧整流器スタックの一部の整流器が破壊導通したときの低電圧印加時の等価回路図である。 図３の集約した等価回路である。 整流器および高電圧整流器スタックの電圧―電流特性図（Ｖ−Ｉカーブ）である。 本発明の測定原理図である。 本発明の応用測定としてのバランス測定法である。 本発明の１つの実現装置としての高電圧整流器スタックの試験器のブロック図である。

符号の説明

１−１〜１−ｎ 分圧キャパシタ（Ｃ_１）
２−１〜２−ｎ 高耐圧ダイオード素子
３−１，３−２ 端子
４ 破壊導通した整流器の等価抵抗（Ｒ）
５ 合成キャパシタ（Ｃ_０）
１１ 発信器
１２−１，１２−２ 電流検出器
１３ 被験スタック
１４ 健全スタック
１５ 位相比較器
１６ レベル比較器
１７ 表示ＬＥＤ
１８ 電流検出用キャパシタ

Claims (3)

1. 高耐圧整流器を直列に複数個接続し、その各々の整流器と並列に分圧用キャパシタが実装されている高電圧整流器スタックの健全性を試験する方法であって、前記高電圧整流器スタックの順方向電圧より低い交流電圧を印加し、その電圧電流位相差を求めることで前記高電圧整流器スタックの健全性を試験する方法。
2. 請求項１項記載の方法を用い、その電流検出素子としてキャパシタを用い、その出力と印加電圧位相差を求め、その大きさが所定の大きさを超えるときアラーム表示することを特徴とする簡易型の高電圧整流器スタック健全性試験器。
3. 高耐圧整流器を直列に複数個接続し、その各々の整流器と並列に分圧用キャパシタが実装されている高電圧整流器スタックの健全性を試験する方法であって、被検する高電圧整流スタックとは別の健全な高電圧整流スタックを前記被検する高電圧整流器スタックと並列に接続し、その両端に当該高電圧整流器スタックの順方向電圧より低い交流電圧を印加し、各々の前記高電圧整流スタックに流れる電流の位相差を求めることで被検高電圧整流器スタックの健全性を試験する方法。

Images