JP2009158550A - Semiconductor light emitting element and display using the same - Google Patents
Semiconductor light emitting element and display using the same Download PDFInfo
- Publication number
- JP2009158550A JP2009158550A JP2007332051A JP2007332051A JP2009158550A JP 2009158550 A JP2009158550 A JP 2009158550A JP 2007332051 A JP2007332051 A JP 2007332051A JP 2007332051 A JP2007332051 A JP 2007332051A JP 2009158550 A JP2009158550 A JP 2009158550A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- side electrode
- current
- depletion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子に関し、特に、ショットキー接合における空乏層の厚さを制御することによってリーク電流を抑制することができる半導体発光素子及びこれを用いた表示装置に関する。 The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device capable of suppressing leakage current by controlling the thickness of a depletion layer in a Schottky junction and a display device using the same.
化合物半導体からなる活性層を備えた半導体発光素子は、活性層の混晶組成や厚さによってバンドギャップエネルギーを制御することによって、紫外から赤外までの広い範囲での発光波長を実現し得る。種々の色を発光することができる半導体発光素子が開発されており、これらは2次元マトリックス状に配列され、画像表示装置、照明装置等の用途に使用されている。 A semiconductor light emitting device having an active layer made of a compound semiconductor can realize a light emission wavelength in a wide range from ultraviolet to infrared by controlling the band gap energy by the mixed crystal composition and thickness of the active layer. Semiconductor light-emitting elements capable of emitting various colors have been developed, and these are arranged in a two-dimensional matrix and are used for applications such as image display devices and illumination devices.
半導体発光素子におけるリーク電流の抑制するため、或いは、活性層における電流密度を高めるために、種々の素子構造が検討されている。例えば、無効電流を流さないようにするための構造、電流が流れる面積を変化させて発光部を制限するように電流を流す構造等が検討されている。 Various element structures have been studied in order to suppress the leakage current in the semiconductor light emitting element or increase the current density in the active layer. For example, a structure for preventing a reactive current from flowing, a structure for flowing a current so as to limit a light emitting portion by changing an area in which the current flows are being studied.
「半導体発光素子」と題する後記の特許文献1に、以下の記載がある。
特許文献1発明の半導体発光素子は、活性層の下方に第1の導電型の半導体層を形成し、活性層の上方に第2の導電型の半導体層を形成し、この第2の導電型の半導体層の上面若しくは内部に第一の導電型の電流阻止層を形成し、この電流阻止層に電流通路領域を形成した電流狭窄構造の半導体発光素子において、前記電流阻止層に印加する逆バイアス電圧を制御することにより電流阻止層から第2の半導体層内に広がった空乏層の広がりを変化させ、電流通路領域の実効面積を可変にしたことを特徴としている。
In the semiconductor light emitting device of the invention of
特許文献1の発明にあっては、電流阻止層に印加する逆バイアス電圧を制御することにより電流阻止層から第2の半導体層内へ広がる空乏層の広がりを変化させることができ、これによって電流阻止層に形成された電流通路領域の実効面積を変えることができる。
In the invention of
しかして、電流通路領域の実効面積(即ち、電流の流れる面積)を変えることによって単位面積あたりの電流密度を変化させることができ、これによって半導体発光素子の発光出力を変えることができる。また、発光径も変化するので、出射される光ビームのスポット径も制御することができる。 Accordingly, the current density per unit area can be changed by changing the effective area of the current path region (that is, the area through which the current flows), thereby changing the light emission output of the semiconductor light emitting device. Further, since the emission diameter also changes, the spot diameter of the emitted light beam can be controlled.
図10は、発光ダイオードを示す断面図であり、特許文献1に記載の図1である。 FIG. 10 is a cross-sectional view showing a light emitting diode, which is shown in FIG.
p型GaAs基板101の上には、1回目の結晶成長工程によりp型AlGaAs下部クラッド層102、GaAs活性層103、n型AlGaAs内側クラッド層104及びp型GaAs電流阻止層105が順次成長させられている。電流阻止層105には、フォトリソグラフィ等により電流通路領域111となる開口があけられている。
On the p-
また、開口をあけられた電流阻止層105の上には、2回目の結晶成長工程によりn型AlGaAs外側クラッド層106が再成長させられている。ここで、電流阻止層105のキャリア濃度は内側及び外側クラッド層104、106のキャリア濃度よりも十分高くしてあり、電流阻止層105から内側及び外側クラッド層104、106内には空乏層110が広がっている。
In addition, an n-type AlGaAs outer cladding layer 106 is regrown on the
更に、外側クラッド層106の上面及び基板101の下面にはワイヤ107、109が接合されており、この両ワイヤ107、109に駆動電圧を印加すると、電流通路領域111を通して活性層103へ電子が注入され、活性層103の注入領域で発光する。
Furthermore,
また、電流阻止層105の外側クラッド層106から露出した部分にはワイヤ108が接合されている。このワイヤ108にワイヤ7の印加電圧よりも低い逆バイアス電圧を印加すると、逆バイアス電圧の大きさに応じて空乏層110が大きくなるので、逆バイアス電圧の大きさを調整することにより電流阻止層105から内側及び外側クラッド層104、106内に広がる空乏層110の広がりを制御することができる。
A
即ち、空乏層110が広がると活性層103から流出する電流(或いは、活性層103に注入される電子)の通過する面積(電流通路領域111の実効面積)が狭くなるので、活性層103における発光径が小さくなり、同時に、単位面積あたりの電流密度が大きくなって活性層103への電流注入が効率よく行えるので発光出力が増加する。逆に、空乏層110が収縮すると、電流通路領域111の実効面積が広くなって活性層103における発光径が大きくなり、同時に、単位面積あたりの電流密度が小さくなるので発光出力が減少する。従って、特許文献1の発明によれば、ワイヤ108に印加する電位を調整するだけで発光径と発光出力とを同時に制御することができる。
That is, when the
ここで、ワイヤ108に印加する電圧は、数ボルト〜数10ボルトのオーダであるので、制御し易いレベルにあり、発光出力の制御を容易に行うことができる。しかも、発光出力の制御はワイヤ107及び109間の駆動電圧を一定条件にしたまま、ワイヤ108の逆バイアス電圧だけを変化させることによって行うことができるので、発光ダイオードの駆動と独立して発光径及び発光出力を制御できる。
Here, since the voltage applied to the
なお、発光径を空乏層110の大きさに対して敏感にするためには、内側クラッド層104は例えば0.5〜1μm程度に薄くした方がよく、また空乏層110を横方向に効率よく広げるためには、外側クラッド層106のキャリア濃度は内側クラッド層104のキャリア濃度よりも少ないほうが望ましい。
In order to make the emission diameter sensitive to the size of the
「半導体発光素子及びその駆動方法」と題する後記の特許文献2に、以下の記載がある。
図11は、半導体レーザの構成を表す図であり、図11(A)は断面図、図11(B)は平面図であり、特許文献2に記載の図1、図2である。 11A and 11B are diagrams illustrating a configuration of a semiconductor laser. FIG. 11A is a cross-sectional view, FIG. 11B is a plan view, and FIGS.
図12は、図11に示した半導体レーザの作用を説明するための断面図であり、特許文献2に記載の図5である。 FIG. 12 is a cross-sectional view for explaining the operation of the semiconductor laser shown in FIG. 11, and is FIG.
図11(A)は、特許文献2の本発明の第1の実施の形態に係る面発光型の半導体レーザ10Aの積層構造を表わすものであり、図11(B)のA−A線に沿った断面図である。この半導体レーザ210Aでは、基板211の上に、p型コンタクト層212、p型DBR層(Distributed Bragg Reflector;分布反射型反射鏡)213及び活性層(発光層)214がこの順に積層されている。活性層214の上にはAlGaAs層215が形成され、このAlGaAs層215の上に電流狭窄部219が設けられている。この電流狭窄部219は、絶縁膜217(絶縁膜217A、217B)により囲まれた例えば円形の電流注入領域216を有している。本実施の形態では、絶縁膜217内に電流注入領域216を囲むようにリング状の制御電極218が設けられている。図11(B)は、この制御電極218の平面構成を示したものである。制御電極218にはゲート218Aを通じて所定の電位が印加されるようになっている。
FIG. 11A shows a stacked structure of the surface emitting semiconductor laser 10A according to the first embodiment of the present invention disclosed in
電流狭窄部219の上には、n型DBR層220及びn型コンタクト層221がこの順に形成されている。このn型DBR層220及びn型コンタクト層221は、RIE(Reactive Ion Etching;反応性イオンエッチング)法等を用いて円柱状メサ構造に形成されている。更に、n型コンタクト層221の上には、光出力窓222と共にn側電極(主電極)223が形成されている。一方、基板211の裏面にはp側電極(主電極)224が設けられている。
On the
電流注入領域216は、主電極(n側電極223、p側電極224)により注入される駆動電流I1を活性層214に集中させ、光出力分布の乱れ等を抑制するためのものであり、例えば、AlGaAs層215と同一の半導体材料からなり、同様の積層構造を有している。
The
制御電極218は、例えば金(Au)、アルミニウム(Al)等の金属により構成されており、ゲート218Aを通じて、ここではn側電極223と同一極性の電位が印加されることにより電流注入領域216内に空乏領域(空乏層)215Aを発生させて電流注入領域216の径(電流狭窄径)の大きさを所期の大きさからより狭くするように変化させるものである。なお、この制御電極218は、主電極(n側電極223、p側電極224)とは独立して駆動されるようになっている。
The
絶縁膜217は、例えば二酸化ケイ素(SiO2)等の絶縁性を有する材料により構成されている。また、この絶縁膜217は、例えば、1〜2V程度の制御電圧で厚さ500nm程度の空乏領域215Aが発生するように、例えば厚さ5nm程度に成膜されている。
The
次に、この面発光型の半導体レーザ210Aの駆動方法について説明する。
Next, a method for driving the surface emitting
この半導体レーザ210Aでは、n側電極223とp側電極224との間に所定の電圧が印加されると、図11(A)に示したように、電流注入領域216を通じて活性層214に駆動電流I1が注入され、活性層214から発光が生ずると共にp型DBR層213とn型DBR層220との間、即ち、基板211に対して垂直方向にレーザ共振が生じ、このようにして発生した出力光h1が、n側電極223に形成された光出力窓222から取り出される。
In this semiconductor laser 210 </ b> A, when a predetermined voltage is applied between the n-
このとき、制御電極218には、ゲート218Aを通じて主電極(n側電極223及びp側電極224)とは独立して電圧(制御電圧)が印加され、電流狭窄部219の電流注入領域216における幅(電流狭窄径)を制御する。電流狭窄径は、制御電極218への電位の印加状態、即ち、このとき生じた電界によって誘起される空乏領域215Aの大きさに依存し、この電流狭窄径の大きさにより、駆動電流I1の通過量が制御される。
At this time, a voltage (control voltage) is applied to the
具体的には、図12(A)に示したように、制御電極218に対して電位が印加されていない場合には、電流狭窄径は、電流注入領域216の初期の大きさの電流狭窄径D1であり、この電流狭窄径D1を通過する駆動電流I2(=I1)に応じた発光が起こり、出力光h2(=h1)として出射される。この出力光h2は、電流狭窄径D1を通過する駆動電流I2に対応する横モード性及び変調度等の光学特性を有するものとなる。
Specifically, as shown in FIG. 12A, when no potential is applied to the
一方、図12(B)に示したように、制御電極218に対してn側電極223と同一極性の電位(ここでは、負電位)の電圧が印加されると、電流注入領域216の周縁に電界が生じ、この電界に誘発されてAlGaAs層215及び電流注入領域216内に空乏領域215Aが発生する。空乏領域215Aの大きさは制御電極218への印加電圧の大きさに応じて変化するもので、特に、電流注入領域216内に延びる空乏領域215Aによってその分電流注入領域216が狭くなり、電流狭窄径D2が決定される。そして、この電流狭窄径D2を通過する分だけの駆動電流I3(<I2)が活性層214に注入されて発光が起こり、出力光h3(<h2)として出射される。この出力光h3は、電流狭窄径D2を通過した駆動電流I3に依存する横モード性及び変調度等の光学特性を有するものとなる。
On the other hand, as shown in FIG. 12B, when a voltage having the same polarity as the n-side electrode 223 (here, a negative potential) is applied to the
「半導体レーザとその製造方法」と題する後記の特許文献3に、以下の記載がある。
発光領域となる活性層の両側に、第2のクラッド層及びキャップ層の導電型と異なる導電型の電流阻止層に逆バイアスを印加することによって空乏層の幅が、外部電界で変化させることができ、注入幅、換言すれば、注入キャリア密度が制御できる。更に、上記電界によって、通路に流れるキャリアが集束され、活性層への注入効率が増し、発光に寄与しない漏れ電流成分が低減し、半導体レーザダイオードの内部発光効率が改善される。従って、レーザ発振閾値レベルが低減すると同時に、閾値そのものを制御することが可能になる。このことは、半導体レーザダイオードの低電流動作化を更に促進する。 The width of the depletion layer can be changed by an external electric field by applying a reverse bias to a current blocking layer having a conductivity type different from that of the second cladding layer and the cap layer on both sides of the active layer serving as the light emitting region. It is possible to control the injection width, in other words, the injection carrier density. Furthermore, carriers flowing in the passage are focused by the electric field, the injection efficiency into the active layer is increased, the leakage current component that does not contribute to light emission is reduced, and the internal light emission efficiency of the semiconductor laser diode is improved. Therefore, the threshold value itself can be controlled at the same time as the laser oscillation threshold level is reduced. This further promotes the low current operation of the semiconductor laser diode.
「半導体発光素子」と題する後記の特許文献4に、以下の記載がある。
半導体発光素子は、基板結晶と活性層と接合部とを備えている。前記接合部は、前記活性層の近傍に配置されている。更に、前記接合部は、前記活性層へのキャリアの流れを制限する空乏領域を生成する構成となっている。半導体発光素子は、更に、第一導電型半導体で構成された制御領域と、第二導電型半導体で構成されたゲート領域とを備えている。前記接合部は、前記制御領域と前記ゲート領域との接合により構成されている。前記制御領域は、前記活性層へ流れ込む電流の流路上に配置されている。半導体発光素子は、前記ゲート領域に、このゲート領域に電圧を印加するための第三の電極を電気的に接続しているものである。 The semiconductor light emitting device includes a substrate crystal, an active layer, and a junction. The joint portion is disposed in the vicinity of the active layer. Further, the junction is configured to generate a depletion region that restricts the flow of carriers to the active layer. The semiconductor light emitting device further includes a control region made of a first conductivity type semiconductor and a gate region made of a second conductivity type semiconductor. The junction is formed by joining the control region and the gate region. The control region is disposed on a flow path of a current flowing into the active layer. In the semiconductor light emitting device, a third electrode for applying a voltage to the gate region is electrically connected to the gate region.
特許文献4の発明の半導体発光素子によれば、接合部により発生した空乏領域により、駆動電流の流路を規制することができる。これにより、利得導波としての導波路の幅を狭めることができる。更に、接合部を構成するゲート領域に電圧を印加することにより、導波路の幅を動的に制御することも可能となる。つまり、電圧によるレーザ発振の制御が可能となる。
According to the semiconductor light emitting device of the invention of
「化合物半導体発光素子」と題する後記の特許文献5には、以下の記載がある。
発光素子本体が一部領域に立設され、その側面を含めて正負電極間の導電層表面が、絶縁膜で覆われているので、正負電極間付近のダメージや正、負電極間の導電層に付着した汚れを通じて、発光に寄与しないリーク電流が発生することが抑制され、つまり、電流狭窄が実現され、発光層における電流密度を高めることができた。 The light emitting element body is erected in a part of the area, and the surface of the conductive layer between the positive and negative electrodes, including its side surfaces, is covered with an insulating film, so that the damage between the positive and negative electrodes and the conductive layer between the positive and negative electrodes Occurrence of leakage current that does not contribute to light emission through dirt adhered to the film was suppressed, that is, current confinement was realized, and the current density in the light emitting layer could be increased.
「電流狭窄型発光ダイオード及び発光装置」と題する後記の特許文献6には、以下の記載がある。
LEDチップは、第2のn型クラッド層の上に、発光面である第1のn型クラッド層、活性層、搭載面側のp型クラッド層が順次積層して形成され、搭載面側に周縁部に設けられた面取り部は外に向かって傾斜するように凹面状に面取りされ、その深さが第1のn型クラッド層の中程まで達するように形成され、p型クラッド層の表面及び面取り部の表面には、絶縁膜が形成され絶縁膜の上にp側電極がその一部円形に除去され、p側電極とp型クラッド層とが接続されこの部分で電流を狭窄するようになっている。 The LED chip is formed by sequentially laminating a first n-type cladding layer which is a light emitting surface, an active layer, and a p-type cladding layer on the mounting surface side on the second n-type cladding layer, and on the mounting surface side. The chamfered portion provided at the peripheral edge is chamfered in a concave shape so as to incline outward, and is formed so that the depth reaches the middle of the first n-type cladding layer. The surface of the p-type cladding layer In addition, an insulating film is formed on the surface of the chamfered portion, the p-side electrode is partially removed on the insulating film, and the p-side electrode and the p-type cladding layer are connected to confine the current in this portion. It has become.
「面発光レーザ素子」と題する後記の特許文献7には、酸化処理によって形成されたAl酸化層を外周に有する電流狭窄層が設けられ、メサポストの外縁部と露出した量子井戸活性層の表面とを誘電体膜(SiN等)で被覆した面発光レーザ素子が記載されている。
また、先述の特許文献2に、以下の記載がある。
Moreover, the above-mentioned
面発光型の半導体レーザは、微小体積に効率よく電流注入するための狭窄構造(AlAs層)を有しており、n側電極とp側電極との間で流れる駆動電流は、電流注入領域(電流狭窄径)を通過し活性層に注入され、これにより発光が起こりこの発光が出射される。面発光型の半導体レーザの狭窄構造(AlAs層)の形成方法として、AlAs層を外周から中心に向かって一定の深度まで選択酸化して絶縁化させ、AlAs層の中心部分に電流注入領域(電流狭窄径)を形成する方法(選択酸化法)、或いはプロトン(H+)をDBRの周囲から注入し、その注入領域が絶縁化することによる電流狭窄法(プロトン注入法)、更にDBR層にバンドギャップが大きく且つ屈折率の低い半導体を周囲に埋め込むことにより電流狭窄をする方法(埋め込み法)等が用いられている。これらの方法を用いることにより、所期の出力光を発生させる大きさの電流注入領域を形成している。 A surface emitting semiconductor laser has a constriction structure (AlAs layer) for efficiently injecting current into a minute volume, and a drive current flowing between the n-side electrode and the p-side electrode is a current injection region ( It passes through the current confinement diameter and is injected into the active layer, whereby light emission occurs and this light emission is emitted. As a method for forming a confined structure (AlAs layer) of a surface emitting semiconductor laser, the AlAs layer is selectively oxidized from the outer periphery to the center to a certain depth to be insulated, and a current injection region (current) is formed in the central portion of the AlAs layer. A method of forming a constriction diameter (selective oxidation method), or a current confinement method (proton injection method) in which protons (H + ) are implanted from around the DBR and the injection region is insulated, and a band is formed in the DBR layer. A method of confining current by embedding a semiconductor having a large gap and a low refractive index in the periphery (embedding method) is used. By using these methods, a current injection region having a size that generates the desired output light is formed.
電流阻止型構造の例として、「発光ダイオード」と題する後記の特許文献8には、以下の記載がある。 As an example of the current blocking type structure, Japanese Patent Application Laid-Open No. 2004-228620 entitled “Light Emitting Diode” includes the following description.
発光ダイオードは、第一導電型の基板上に、第二導電型又は高抵抗の半導体からなる電流阻止部と、活性層を有する発光部層と、第二導電型の電流分散層とが順に形成され、表面及び裏面に電極が形成された構造を有し、前記電流阻止部は、前記基板にドーパントを拡散させること又はイオンを注入することにより形成された層である。基板の表面のうち表面電極のほぼ直下に相当する位置にドーパントを拡散させるかイオン注入することにより、導電型が反転されたか高抵抗化された電流阻止部を形成すると、電流阻止部と表面電極との間の発光部層では発光が起こらないので、表面電極により阻止される無駄な光がなくなり、発光部全体として輝度が向上する。 A light-emitting diode is formed by sequentially forming a current blocking portion made of a second conductive type or high resistance semiconductor, a light emitting portion layer having an active layer, and a second conductive type current spreading layer on a first conductive type substrate. The current blocking portion is a layer formed by diffusing a dopant or implanting ions into the substrate. When a current blocking portion whose conductivity type is reversed or increased in resistance is formed by diffusing a dopant or ion-implanting into a position corresponding to a position almost immediately below the surface electrode on the surface of the substrate, the current blocking portion and the surface electrode are formed. Since no light emission occurs in the light emitting layer between the two, the useless light blocked by the surface electrode is eliminated, and the luminance of the entire light emitting unit is improved.
単純マトリックス駆動型(パッシブマトリックス駆動型とも言う。)のLEDディスプレイは構造が簡単であり低コストであるという利点があるが、2次元に配列されたLEDを駆動させる場合、LED内部の逆方向リーク電流、及び、短絡したLEDを通る逆電流によってクロストークが発生し、任意にアドレスしたLED以外の箇所で別のLEDが発光してしまうという問題があった。 The LED display of the simple matrix driving type (also referred to as passive matrix driving type) has an advantage of simple structure and low cost. However, when driving two-dimensionally arranged LEDs, reverse leakage inside the LEDs is obtained. There is a problem that crosstalk occurs due to the current and the reverse current passing through the short-circuited LED, and another LED emits light at a place other than the arbitrarily addressed LED.
半導体中で励起されたキャリアは、発光を伴う発光再結合の緩和過程、発光を伴わない非発光再結合の緩和過程によって、エネルギーを放出する。キャリアの非発光再結合は、LEDの発光を低下させ、注入電流に対する発光効率を低下させる原因となる。LEDに電流が流れ始める電圧値から発光閾値を超える電圧値に到達するまでに、非発光再結合によるキャリアの緩和過程で生じるリーク電流は発光に寄与せず、消費電力が高くなるという問題があった。例えば、発光層に注入されるキャリアが素子の端面に拡散し表面準位を介してキャリアが非発光再結合してしまい、注入電流に対する発光効率が低下してしまう。 The carriers excited in the semiconductor emit energy by a relaxation process of luminescence recombination accompanied by light emission and a relaxation process of non-radiative recombination without light emission. The non-radiative recombination of carriers reduces the light emission of the LED and causes the light emission efficiency with respect to the injection current to decrease. From the voltage value at which current begins to flow to the LED to the voltage value exceeding the emission threshold, the leakage current generated in the carrier relaxation process due to non-radiative recombination does not contribute to light emission, resulting in high power consumption. It was. For example, carriers injected into the light emitting layer are diffused to the end face of the device, and carriers are non-radiatively recombined through the surface level, resulting in a decrease in light emission efficiency with respect to the injected current.
従来、LEDの駆動電流の立ち上がりを急峻にするために、非発光再結合を生起する領域の低減を目的とした化学処理や保護膜による処理、非発光再結合を生じやすい活性層の端面を少量ドーピングによってp型にすることによって、活性層の端面付近に電流が流れないようにしてしまう窓構造等がある。面発光レーザ等では、Alが含有されている層を酸化させて、電流が流れる面積を狭めて、非発光再結合を生じやすい活性層の端面付近まで電流が広がらないようにする電流狭窄構造等が設けられることがある。しかし、このような方法は、根本的に立ち上がり時のリーク電流を遮断するわけではなく、様々な処理を行うことでLEDに負荷をかけ特性を損ねている可能性がある。 Conventionally, in order to make the LED drive current rise sharply, a small amount of the end face of the active layer that is likely to cause non-radiative recombination, chemical treatment for the purpose of reducing the region where non-radiative recombination occurs, treatment with a protective film, There is a window structure that prevents current from flowing near the end face of the active layer by making it p-type by doping. In surface-emitting lasers, etc., a current confinement structure that oxidizes the Al-containing layer to narrow the current flow area so that the current does not spread to the vicinity of the end face of the active layer where non-radiative recombination is likely to occur. May be provided. However, such a method does not fundamentally cut off the leakage current at the time of start-up, and there is a possibility that the characteristics are deteriorated by applying a load to the LED by performing various processes.
特許文献1〜特許文献4に記載される空乏層の形成に関する技術では、n側電極、p側電極に加えて、制御用の第3の電極を必要とし、複雑な構成を必要とするという問題がある。
In the technique related to the formation of the depletion layer described in
本発明は、上述したような課題を解決するためになされたものであって、その目的は、ショットキー接合における空乏層の厚さを制御することによってリーク電流を抑制することができる半導体発光素子及びこれを用いた表示装置を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor light-emitting device capable of suppressing leakage current by controlling the thickness of a depletion layer in a Schottky junction. And providing a display device using the same.
即ち、本発明は、基板と、この基板に形成されたp側電極層及びp型クラッド層と、化合物半導体からなる活性層と、n型クラッド層と、n型コンタクト層と、n側電極層とを有し、前記n側電極層が前記n型コンタクト層及び前記n型クラッド層上に接触して積層され、前記n側電極層が、前記n型コンタクト層とオーミック接合を形成し、前記n型クラッド層とショットキー接合を形成するように構成され、前記n側電極層と前記p側電極層の間に逆バイアス電圧が印加された時、前記n型コンタクト層の下方の領域で前記n型クラッド層に空乏層が形成される半導体発光素子に係るものである。 That is, the present invention relates to a substrate, a p-side electrode layer and a p-type cladding layer formed on the substrate, an active layer made of a compound semiconductor, an n-type cladding layer, an n-type contact layer, and an n-side electrode layer. The n-side electrode layer is in contact with and stacked on the n-type contact layer and the n-type cladding layer, and the n-side electrode layer forms an ohmic junction with the n-type contact layer, It is configured to form a Schottky junction with the n-type cladding layer, and when a reverse bias voltage is applied between the n-side electrode layer and the p-side electrode layer, the region below the n-type contact layer The present invention relates to a semiconductor light emitting device in which a depletion layer is formed in an n-type cladding layer.
また、本発明は、半導体発光素子が2次元マトリックス状に配列され、この配列された半導体発光素子が単純マトリックス駆動される、表示装置に係るものである。 The present invention also relates to a display device in which semiconductor light emitting elements are arranged in a two-dimensional matrix and the arranged semiconductor light emitting elements are driven in a simple matrix.
本発明の半導体発光素子によれば、前記n側電極層が前記n型コンタクト層及び前記n型クラッド層上に接触して積層され、前記n側電極層が、前記n型コンタクト層とオーミック接合を形成し、前記n型クラッド層とショットキー接合を形成するように構成され、前記n側電極層と前記p側電極層の間に逆バイアス電圧が印加された時、前記n型コンタクト層の下方の領域で前記n型クラッド層に空乏層が形成されるので、前記n側電極層、前記p側電極層、及び、この間に印加する電圧を印加するための電源の他に、リーク電流を抑制するための制御用の電極及び電源を必要とせず、簡単な構成によって、前記n側電極層と前記p側電極層の間に印加する電圧によって空乏層の形成を制御することができ、リーク電流を抑制することができる。 According to the semiconductor light emitting device of the present invention, the n-side electrode layer is laminated in contact with the n-type contact layer and the n-type cladding layer, and the n-side electrode layer is in ohmic contact with the n-type contact layer. And forming a Schottky junction with the n-type cladding layer, and when a reverse bias voltage is applied between the n-side electrode layer and the p-side electrode layer, Since a depletion layer is formed in the n-type cladding layer in the lower region, in addition to the n-side electrode layer, the p-side electrode layer, and a power source for applying a voltage applied therebetween, a leakage current is generated. It is possible to control the formation of a depletion layer by a voltage applied between the n-side electrode layer and the p-side electrode layer with a simple configuration without requiring a control electrode and a power source for suppression. By suppressing the current That.
本発明の表示装置によれば、上記半導体発光素子が、2次元マトリックス状に配列され、この配列された半導体発光素子が単純マトリックス駆動されるので、簡単な構成によって、前記n側電極層と前記p側電極層の間に印加する電圧によって空乏層の形成を制御することができ、リーク電流、クロストークを抑制することができる。 According to the display device of the present invention, the semiconductor light-emitting elements are arranged in a two-dimensional matrix, and the arranged semiconductor light-emitting elements are driven in a simple matrix. Formation of a depletion layer can be controlled by a voltage applied between the p-side electrode layers, and leakage current and crosstalk can be suppressed.
本発明の半導体発光素子では、前記逆バイアス電圧の増大に従って前記空乏層の領域が拡大され、前記p側電極層から前記n側電極層へ流れる電流が抑制される構成とするのがよい。この構成によれば、前記逆バイアス電圧の増大に従って前記空乏層の領域が拡大され、前記p側電極層から前記n側電極層へ流れる電流が抑制されるので、リーク電流を抑制することができる。 In the semiconductor light emitting device of the present invention, it is preferable that the region of the depletion layer is enlarged as the reverse bias voltage increases, and current flowing from the p-side electrode layer to the n-side electrode layer is suppressed. According to this configuration, the region of the depletion layer is enlarged as the reverse bias voltage increases, and the current flowing from the p-side electrode layer to the n-side electrode layer is suppressed, so that leakage current can be suppressed. .
また、前記n側電極層と前記p側電極層の間に順バイアス電圧を印加することによって、前記空乏層の領域が縮小される構成とするのがよい。前記n側電極層と前記p側電極層の間に順バイアス電圧を印加することによって、前記空乏層の領域が縮小されるので、前記n側電極層から前記活性層に電流を注入させることができる。 The depletion layer region may be reduced by applying a forward bias voltage between the n-side electrode layer and the p-side electrode layer. Since a region of the depletion layer is reduced by applying a forward bias voltage between the n-side electrode layer and the p-side electrode layer, current can be injected from the n-side electrode layer into the active layer. it can.
また、前記順バイアス電圧を増大させ一定の電圧に達した場合に、前記n型コンタクト層から前記n型クラッド層に電流が流れ、前記活性層から光が発光される構成とするのがよい。このような構成によれば、前記n側電極層と前記p側電極層の間に順バイアス電圧を印加することによって、前記空乏層の領域が縮小され前記n型コンタクト層から前記n型クラッド層に電流が流れ前記活性層に電流が注入され、前記順バイアス電圧を増大させ一定の電圧に達した場合に、前記活性層から光が発光される。 In addition, when the forward bias voltage is increased to reach a certain voltage, a current flows from the n-type contact layer to the n-type cladding layer, and light is emitted from the active layer. According to such a configuration, by applying a forward bias voltage between the n-side electrode layer and the p-side electrode layer, the region of the depletion layer is reduced so that the n-type contact layer and the n-type cladding layer are reduced. When a current flows into the active layer and current is injected into the active layer to increase the forward bias voltage and reach a certain voltage, light is emitted from the active layer.
また、前記n型コンタクト層の直径が20μm以下である構成とするのがよい。このような構成によれば、前記n型コンタクト層の直径が20μm以下であり、前記n側電極層と前記n型コンタクト層はオーミック接合を形成しているので、逆バイアス印加時に前記ショットキー接合によって形成される空乏層が十分に広がり、漏洩電流を抑制することができる。 The diameter of the n-type contact layer is preferably 20 μm or less. According to such a configuration, since the diameter of the n-type contact layer is 20 μm or less and the n-side electrode layer and the n-type contact layer form an ohmic junction, the Schottky junction is applied when a reverse bias is applied. As a result, the depletion layer formed sufficiently spreads and the leakage current can be suppressed.
本発明によるLEDでは、n側電極層の一部の領域はn型コンタクト層とオーミック接合すると共に、n側電極層のその他の領域はn型クラッド層と接合し、この接合がショットキー接合を形成するように構成される。ショットキー接合では、n側電極層に負の電圧(順バイアス)を印加すると空乏層は縮小し電流が流れ易くなり、n側電極層に正の電圧(逆方向の電圧、逆バイアス)を印加すると空乏層は拡大し電流は流れ難くなる。逆バイアスを印加する時、空乏領域がn型クラッド層に十分に拡大した場合、微小リーク等の逆電流(逆バイアスリーク)を遮断することができる。順バイアスを印加する時、空乏領域は縮小するためn型コンタクト層からn型クラッド層へ電流が流れ、活性層(発光層)に電流が注入される。 In the LED according to the present invention, a part of the n-side electrode layer is in ohmic contact with the n-type contact layer, and the other region of the n-side electrode layer is joined with the n-type cladding layer. Configured to form. In a Schottky junction, when a negative voltage (forward bias) is applied to the n-side electrode layer, the depletion layer shrinks and current flows easily, and a positive voltage (reverse voltage, reverse bias) is applied to the n-side electrode layer. Then, the depletion layer expands and current does not flow easily. When applying a reverse bias, if the depletion region is sufficiently expanded in the n-type cladding layer, a reverse current such as a minute leak (reverse bias leak) can be cut off. When a forward bias is applied, the depletion region is reduced, so that current flows from the n-type contact layer to the n-type cladding layer, and current is injected into the active layer (light emitting layer).
本発明のLEDにおけるn側電極層の形成の際に、n型クラッド層が露出するようにn型コンタクト層が形成され、n型コンタクト層及び露出したn型クラッド層の両層面にn側電極層となる金属層を形成する(n型コンタクト層の面積<n側電極層の面積≦n型クラッド層の面積である。)。金属層はn型コンタクト層とオーミック接合する。n型クラッド層は金属層とショットキー接合するよう等ピング濃度を有しており、逆バイアスの印加によってn型クラッド層に空乏領域が形成される。 When forming the n-side electrode layer in the LED of the present invention, the n-type contact layer is formed so that the n-type cladding layer is exposed, and the n-side electrode is formed on both layer surfaces of the n-type contact layer and the exposed n-type cladding layer. A metal layer to be a layer is formed (area of n-type contact layer <area of n-side electrode layer ≦ area of n-type cladding layer). The metal layer is in ohmic contact with the n-type contact layer. The n-type cladding layer has an equal ping concentration so as to form a Schottky junction with the metal layer, and a depletion region is formed in the n-type cladding layer by applying a reverse bias.
逆バイアスを増大させると、n型コンタクト層とn型クラッド層とが接触する領域が空乏領域によって覆われ、n型コンタクト層とn型クラッド層との間に流れる電流が遮断される。 When the reverse bias is increased, a region where the n-type contact layer and the n-type cladding layer are in contact with each other is covered by the depletion region, and a current flowing between the n-type contact layer and the n-type cladding layer is cut off.
また空乏層が形成されている場合、ある一定以上の順バイアスを印加すると、空乏層が縮小して残存する空乏領域の面積は、n型コンタクト層とn型クラッド層が接触している領域の面積より小さくなり、n型コンタクト層からn型クラッド層に電流が流れ活性層に注入されLEDが発光する。 In addition, when a depletion layer is formed, when a forward bias of a certain level or more is applied, the area of the depletion region remaining after the depletion layer shrinks is equal to the region where the n-type contact layer and the n-type cladding layer are in contact with each other. The LED becomes smaller than the area, current flows from the n-type contact layer to the n-type cladding layer, and is injected into the active layer, so that the LED emits light.
n型コンタクト層とn型クラッド層とが接触する領域の面積(即ち、n型コンタクト層の面積)をSc、n型コンタクト層とn型クラッド層とが接触する領域(即ち、n型コンタクト層の下方の領域)内で空乏領域が形成されていない面積をSdとする。 The area of the region where the n-type contact layer and the n-type cladding layer are in contact (ie, the area of the n-type contact layer) is S c , and the region where the n-type contact layer and the n-type cladding layer are in contact (ie, the n-type contact) The area where no depletion region is formed in the region below the layer is defined as S d .
Sd=0(即ち、面積Scの領域の全てに空乏領域が形成されている。)を満たすように逆バイアスが印加されている場合には、n型コンタクト層とn型クラッド層との間に流れる電流が空乏領域によって遮断される。 When a reverse bias is applied so as to satisfy S d = 0 (that is, a depletion region is formed in the entire area S c ), the n-type contact layer and the n-type cladding layer Current flowing between them is blocked by the depletion region.
0<Sd≦Seを満たすように順バイアスが印加されている場合には、ある一定以上の順バイアスの印加によって、n型コンタクト層からn型クラッド層に電流が流れ活性層に注入されLEDが発光する。 0 <When the forward bias to satisfy S d ≦ S e is applied, by application of a certain or more forward biased with, it is injected into the active layer current flows from the n-type contact layer to the n-type cladding layer LED emits light.
この結果、n型コンタクト層の下方の領域の全てに空乏領域が形成される逆バイアスの印加では、空乏領域によって電流が遮断されるために、非発光再結合によって流れる電流の割合が比較的高い低電圧領域における発光に寄与しない電流(リーク電流(漏洩電流))を遮断することができる。また、逆方向に流れる逆電流を阻止することによって、単純マトリックス方式によって駆動されるLEDアレイにおけるクロストークを防止することができる。 As a result, when a reverse bias is applied in which a depletion region is formed in the entire region below the n-type contact layer, the current is interrupted by the depletion region, so that the ratio of the current flowing by non-radiative recombination is relatively high. A current that does not contribute to light emission in a low voltage region (leakage current (leakage current)) can be cut off. In addition, by preventing reverse current flowing in the reverse direction, crosstalk in an LED array driven by a simple matrix method can be prevented.
以下、図面を参照しながら本発明による実施の形態について詳細に説明する。 Hereinafter, embodiments according to the present invention will be described in detail with reference to the drawings.
実施の形態
図1は、本発明の実施の形態における、LEDの概略構成と空乏層の形成の制御を説明する断面図であり、図1(A)は逆バイアス印加による空乏層の形成を説明する図、図1(B)は順逆バイアス印加によって空乏層の縮小し、活性層に電流が流れる状態を示す図、図1(C)は逆バイアス印加によって空乏層が拡大し、活性層に電流が流れなくなった状態を示す図である。
Embodiment FIG. 1 is a cross-sectional view illustrating a schematic configuration of an LED and control of formation of a depletion layer in an embodiment of the present invention. FIG. 1A illustrates formation of a depletion layer by applying a reverse bias. FIG. 1B shows a state in which the depletion layer is reduced by forward / reverse bias application and a current flows through the active layer, and FIG. 1C shows a state in which the depletion layer is enlarged by reverse bias application and current flows in the active layer. It is a figure which shows the state which stopped flowing.
図2は、本発明の実施の形態における、LEDの概略構成を説明し、逆バイアス印加により形成される空乏層の面積を説明する図であり、図2は、図1(A)に示す状態を示しており、図2(A)は断面図、図2(B)は平面図である。 FIG. 2 is a diagram for explaining the schematic configuration of the LED in the embodiment of the present invention and for explaining the area of the depletion layer formed by applying a reverse bias. FIG. 2 shows the state shown in FIG. 2A is a cross-sectional view, and FIG. 2B is a plan view.
図1に示すように、LEDは、支持用基板(例えば、サファイア基板(図示せず。))、p側電極層12、p型コンタクト層14、化合物半導体層からなるp型クラッド層16、化合物半導体層からなる活性層(発光層)18、化合物半導体層からなるn型クラッド層20、化合物半導体層からなるn型コンタクト層24、n側電極層26を有している。p側電極層12、n側電極層26は、電源と接続するための層、n型コンタクト層24はn型クラッド層20とn側電極層26を繋ぎ、金属電極層を形成するための層、n型クラッド層20は電子を供給するための層、p型クラッド層16は正孔を供給するための層、活性層(発光層)18は注入されたキャリア(電子・ホール)が再結合して光を発光するための層である。
As shown in FIG. 1, the LED includes a supporting substrate (for example, a sapphire substrate (not shown)), a p-
n側電極層26がn型コンタクト層24及びn型クラッド層20上に接触して積層されており、n側電極層26の一部の領域はn型コンタクト層24とオーミック接合すると共に、n型クラッド層20はn側電極層26のその他の領域とショットキー接合するようなドーピング濃度を有しおり、n側電極層26のその他の領域はn型クラッド層20と接合しショットキー接合を形成している。
An n-
n型クラッド層20が露出するようにn型コンタクト層24が形成され、n型コンタクト層24、及び、露出したn型クラッド層20の両層面にn側電極層26となる金属層が形成されている。n型コンタクト層24の面積<n側電極層26の面積≦n型クラッド層20の面積である。
The n-
図1(A)に示すように、n側電極層26とp側電極層12間に、逆バイアスが印加されると、n型クラッド層20に空乏領域22が形成される。即ち、n側電極層26とn型クラッド層20によるショットキー接合では、n側電極層26に正の電圧(逆バイアス)、即ち、逆方向の電圧を印加すると空乏領域22が形成される。
As shown in FIG. 1A, when a reverse bias is applied between the n-
図2は、図1(A)に示す状態を示しており、2Leは正方形をなすn型コンタクト層24の1辺の寸法を示し、2Lcは空乏領域22が形成されていない領域であり、ある一定以上の順バイアス印加では、n型コンタクト層24からn型クラッド層20へ電流が流れ、更に、活性層18へ電流が流れることのできる正方形をなす領域の1辺の寸法を示している。
Figure 2 shows the state shown in FIG. 1 (A), 2L e represents the one side dimension of the n-
図1(C)に示すように、図1(A)に示す状態に続いて、逆バイアスを増大させていくと、空乏領域22がn型クラッド層20に十分に拡大した場合には、n型コンタクト層とn型クラッド層との間に流れる電流は流れ難くなるので、微小リーク等の逆電流(逆バイアスリーク)を遮断(電流OFF)することができる。
As shown in FIG. 1C, when the reverse bias is increased following the state shown in FIG. 1A, when the
図1(B)に示すように、図1(C)に示す状態に続いて、n側電極層26に負の電圧(順バイアス)、即ち、順方向の電圧を印加すると空乏領域22は縮小していく。順バイアスを増大させていくと、ある一定以上の順バイアス印加では、n型コンタクト層24からn型クラッド層20に電流が流れ(電流ON)、電流が活性層(活性層)18に注入されLEDが発光するようになる。
As shown in FIG. 1B, the
逆バイアスの印加時に生じる空乏層は、図1の上下方向だけではなく、電子の相互作用のために3次元的な広がりをもって生じるので、逆バイアスを増大させていくと、n型コンタクト層24とn型クラッド層20とが接触する領域が空乏領域22によって覆われ、n型コンタクト層24とn型クラッド層20との間に流れる電流が遮断される。
The depletion layer generated when the reverse bias is applied is generated not only in the vertical direction of FIG. 1 but also with a three-dimensional spread due to the interaction of electrons. Therefore, when the reverse bias is increased, the n-
また、空乏領域22が形成されている場合、ある一定以上の順バイアスを印加すると、空乏領域22が縮小して残存する空乏領域22の面積は、n型コンタクト層24とn型クラッド層20が接触している領域の面積より小さくなり、n型コンタクト層24からn型クラッド層20に電流が流れ活性層18に注入されLEDが発光する。
Further, when the
ここで、n型コンタクト層24とn型クラッド層20とが接触する領域の面積、即ち、n型コンタクト層24の面積をSc、n型コンタクト層25とn型クラッド層20とが接触する領域、即ち、n型コンタクト層24の下方の領域内で空乏領域22が形成されていない面積をSdとする。
Here, the area of the region where the n-
Sd=0(即ち、面積Scの領域の全てに空乏領域が形成されている。)を満たすように逆バイアスが印加されている場合には、図1(C)に示すように、n型コンタクト層24とn型クラッド層20との間に流れる電流が空乏領域22によって遮断される。
When a reverse bias is applied so as to satisfy S d = 0 (that is, a depletion region is formed in the entire area S c ), as shown in FIG. The current flowing between the
0<Sd≦Seを満たすように順バイアスが印加されている場合には、ある一定以上の順バイアスの印加によって、図1(B)に示すように、n型コンタクト層からn型クラッド層に電流が流れ活性層に注入されLEDが発光する。 0 <S when a forward bias to satisfy d ≦ S e is applied, by application of the above certain forward bias, as shown in FIG. 1 (B), n-type cladding from the n-type contact layer Current flows through the layer and is injected into the active layer, causing the LED to emit light.
図1(C)に示すように、n型コンタクト層24の下方の領域の全てに空乏領域22が形成される逆バイアスの印加では、空乏領域22によって電流が遮断されるために、非発光再結合によって流れる電流の割合が比較的高い低電圧領域における発光に寄与しない電流(リーク電流(漏洩電流))を遮断することができる。また、逆方向に流れる逆電流を阻止することによって、単純マトリックス方式によって駆動されるLEDアレイにおいてはクロストークを防止することができる。
As shown in FIG. 1C, when a reverse bias is applied in which the
特許文献1〜特許文献4に記載される空乏層の形成に関する技術では、n側電極層、p側電極層に加えて、制御用の第3の電極を必要とし、複雑な構成を必要とするが、本発明によるLEDの構成では、制御用の第3の電極及び電源を必要とせず、簡単な構成によって、n側電極層26とp側電極層12の間に印加する電圧によって、空乏層の形成を制御することができ、リーク電流、クロストークを抑制することができる。
In the technology related to the formation of the depletion layer described in
図1、図2に示す構成は、特に、n型コンタクト層24の一辺又は直径が5μm〜8μmのマイクロサイズを有し、微小サイズの領域から活性層に電流が高密度で注入される電流集中型の電極構造を有する高発光効率のLEDに好適である。例えば、n型コンタクト層24の面積、即ち、オーミックコンタクトの面積を小さく、例えば、直径20μm以下にすること、n側クラッド層20の電子側から見た障壁電位、ドープ濃度、誘電率、並びに、n側電極層26の材質の仕事関数を適切に選ぶことによって、図1の上下方向だけではなく、図1の左右方向及び図1の紙面に垂直方向に広がった空乏層を形成させことが可能であり、n側電極層26とn側クラッド層20によるショットキーコンタクトで形成される空乏領域22、図1(C)に示すように、n型コンタクト層24の下部の領域までに拡大させることができる。この結果、逆バイアス印加時に流れる漏洩電流を遮断することができる。
The configuration shown in FIG. 1 and FIG. 2 has a current concentration in which a side or diameter of the n-
LEDは各種の化合物半導体材料によって形成することができ、図1、図2に示す各層は、例えば、以下の構成とすることができる。 The LED can be formed of various compound semiconductor materials, and each layer shown in FIGS. 1 and 2 can have, for example, the following configuration.
(a)GaN系LED
GaN系LEDは、例えば、支持用基板(例えば、サファイア基板(図示せず。))、p型GaN層(p型クラッド層16)、InGaN系活性層(活性層18)、n型GaN層(n型クラッド層20)、n型GaN層(n型コンタクト層24)、Ag/Au電極(p側電極層12)、Ti/Au(n側電極層26)を有している。
(A) GaN LED
The GaN-based LED includes, for example, a supporting substrate (for example, a sapphire substrate (not shown)), a p-type GaN layer (p-type cladding layer 16), an InGaN-based active layer (active layer 18), and an n-type GaN layer ( An n-type cladding layer 20), an n-type GaN layer (n-type contact layer 24), an Ag / Au electrode (p-side electrode layer 12), and Ti / Au (n-side electrode layer 26) are included.
InGaN系活性層は、InGaNからなるウエル層と、GaNからなるバリア層とが交互に積層され、バリア層によって挟まれた多数のウエル層からなる多重量子井戸(MQW:Multi Quantum Well)構造を有している。ウエル層を構成するInGaN系化合物材料は、GaNを中心としてInNやAlNを加えた三元又は四元混晶としてこれらの比率を変えることによって、青紫色から赤色までの発光を得ることができる。 The InGaN-based active layer has a multiple quantum well (MQW) structure in which a well layer made of InGaN and a barrier layer made of GaN are alternately stacked and is composed of a number of well layers sandwiched between the barrier layers. is doing. The InGaN-based compound material constituting the well layer can obtain light emission from blue violet to red by changing these ratios as a ternary or quaternary mixed crystal with InN or AlN added centering on GaN.
InGaNからなるウエル層が発光する光の波長は、ウエル層におけるInとGaとの組成比の変化によって変化し、Inの割合が小さいほど発光波長は短波長になり、Inの割合が大きいほど発光波長は長波長になる。例えば、ウエル層の組成をIn0.23Ga0.77Nとすれば、波長510nm〜520nmの緑色発光を得ることができ、In0.17Ga0.83Nとすれば波長450nm〜470nmの青色発光を得ることができる。 The wavelength of the light emitted from the well layer made of InGaN changes depending on the change in the composition ratio of In and Ga in the well layer. The smaller the In ratio, the shorter the emission wavelength, and the larger the In ratio, the light emission. The wavelength becomes a long wavelength. For example, if the well layer composition is In 0.23 Ga 0.77 N, green light emission with a wavelength of 510 nm to 520 nm can be obtained, and if In 0.17 Ga 0.83 N is used, blue light emission with a wavelength of 450 nm to 470 nm can be obtained.
(b)AlGaInP系LED
AlGaInP系LEDは、例えば、支持用基板(例えば、サファイア基板(図示せず。))、p型AlGaInPクラッド層(p型クラッド層16)、AlGaInP活性層(活性層18)、n型AlGaInPクラッド層(n型クラッド層20)、n型GaAs層(n型コンタクト層24)、AuZn(p側電極層12)、AuGe(n側電極層26)を有しており、緑色から赤色までの発光を得ることができる。例えば、活性層を(Al0.05Ga0.95)0.5In0.5Pとすれば赤色発光を得ることができ、(Al0.45Ga0.55)0.5In0.5Pとすれば緑色発光を得ることができる。
(B) AlGaInP LED
The AlGaInP-based LED includes, for example, a support substrate (for example, a sapphire substrate (not shown)), a p-type AlGaInP clad layer (p-type clad layer 16), an AlGaInP active layer (active layer 18), and an n-type AlGaInP clad layer. (N-type cladding layer 20), n-type GaAs layer (n-type contact layer 24), AuZn (p-side electrode layer 12), AuGe (n-side electrode layer 26), and emits light from green to red Obtainable. For example, if the active layer is (Al 0.05 Ga 0.95 ) 0.5 In 0.5 P, red light emission can be obtained, and if the active layer is (Al 0.45 Ga 0.55 ) 0.5 In 0.5 P, green light emission can be obtained.
(c)AlGaAs系LED
AlGaAs系LEDは、例えば、支持用基板(例えば、サファイア基板(図示せず。))、p型AlGaAsクラッド層(p型クラッド層16)、GaAs活性層(活性層18)、n型AlGaAsクラッド層(n型クラッド層20)、n型AlGaAsコンタクト層(n型コンタクト層24)、AuZn(p側電極層12)、AuGe(n側電極層26)を有しており、活性層をGa0.65Al0.35Asとすれば赤色発光を得ることができる。
(C) AlGaAs LED
The AlGaAs LED includes, for example, a supporting substrate (for example, a sapphire substrate (not shown)), a p-type AlGaAs cladding layer (p-type cladding layer 16), a GaAs active layer (active layer 18), and an n-type AlGaAs cladding layer. (N-type cladding layer 20), n-type AlGaAs contact layer (n-type contact layer 24), AuZn (p-side electrode layer 12), AuGe (n-side electrode layer 26), and the active layer is Ga 0.65 Al If it is 0.35 As, red light emission can be obtained.
図1、図2に示す構成において、n側電極層26を構成する金属材料は、n型コンタクト層24との間にオーミック接合を構成し、n型クラッド層20との間にショットキー接合を構成するものであればよく、p側及びn側電極層12、26を、単数又は複数の層によって構成することができる。なお、以下の説明では、元素をA、B、C、…として層構造を、A/B、A/B/C、…のように表し、元素A、B、C、…の順に元素が半導体層に積層されることを示す。即ち、最初の記号「/」の前に記載される元素Aは、p型層又はn型層に密着して形成されていることを意味している。
In the configuration shown in FIGS. 1 and 2, the metal material forming the n-
n側電極層26は、例えば、Al、Sc、Ti、Zr、Mo、Ta、W、Ni、Cr、Cu、Ag、Au、Pd、Pt、Hf等を含んでおり、単層の金属層から構成され、或いは、Ti/Au、Ti/Al、Ti/Pt/Au、Ni/AuGe合金/Au等のように、金属(合金を含んでもよい。)が積層された複数層から構成される。
透明なp型電極層12の側から光を取り出す場合には、Ag、Al等の高光反射材料を用いてn側電極層26の光反射を高めてLED内部からの光取り出し効率を向上させることが可能である。
The n-
When light is extracted from the transparent p-
また、p側電極層12は、例えば、Pd、Pt、Ag、Au、Ni、In、Cr、Ti等を含んでおり、単層の金属層から構成され、或いは、Ag/Au、Ag/Ni、Ni/Au、Ag/Pt/Au、Ni/Pt/Au等のように、金属(合金を含んでもよい。)が積層された複数層から構成される。n側電極層26の側から光を取り出す場合には、光反射性を有する金属層によってp側電極層12を構成し、光の出射効率を高める光反射層としても機能するようにすることもでき。
The p-
次に、中心波長635nmを発光するAlGaInP系LEDを例にとって説明する。 Next, an AlGaInP-based LED that emits a central wavelength of 635 nm will be described as an example.
LEDは、発光する活性層にキャリアを閉じ込めるために、活性層は、不純物ドーピングによってそれぞれp極性、n極性をもったクラッド層(p型、n型AlGaInP層)によって挟まれたダブルへテロ構造を一般的に有している。このn型クラッド層材料は、高濃度キャリアを発生させる不純物ドーピングが困難であり、n側電極層となる金属とオーミックコンタクトを得るキャリア濃度に到達しない。また、n型クラッド層は活性層に隣接しているので結晶性を優先させるため高濃度の不純物ドーピングを行い難い。これはほとんどの高効率LED、レーザの構造に共通である。 In order to confine carriers in an active layer that emits light, an active layer has a double heterostructure sandwiched between cladding layers (p-type and n-type AlGaInP layers) having p-polarity and n-polarity, respectively, by impurity doping. Generally have. This n-type cladding layer material is difficult to be doped with impurities to generate high-concentration carriers, and does not reach a carrier concentration that provides an ohmic contact with a metal to be an n-side electrode layer. Further, since the n-type cladding layer is adjacent to the active layer, it is difficult to perform high-concentration impurity doping in order to prioritize crystallinity. This is common to most high-efficiency LED and laser structures.
そのため一般的には、n側電極層の金属材料とオーミックコンタクトさせる目的で電極材料とオーミックコンタクトを得るために、高濃度にドーピングを行ったn型コンタクト層をn型クラッド層上に有する構成とされる。 Therefore, in general, in order to obtain ohmic contact with the electrode material for the purpose of ohmic contact with the metal material of the n-side electrode layer, the n-type contact layer doped at a high concentration is provided on the n-type cladding layer. Is done.
このn型コンタクト層は、高濃度のドーピングに適した材料(GaAs)によって構成されるため、n側電極層の金属材料とオーミックコンタクトが得やすく、n型コンタクト層の膜厚も不純物ドーピングによって結晶欠陥が増大しないようn型クラッド層より比較的薄く構成される。 Since this n-type contact layer is made of a material (GaAs) suitable for high-concentration doping, it is easy to obtain an ohmic contact with the metal material of the n-side electrode layer, and the film thickness of the n-type contact layer is crystallized by impurity doping. The n-type cladding layer is relatively thin so as not to increase defects.
以下、AlGaInP系LEDの具体的な構成について説明する。 Hereinafter, a specific configuration of the AlGaInP-based LED will be described.
第1層:支持用基板(例えば、サファイア基板(図示せず。))の面にp側電極層12としてAuZn(厚さ0.2μm)を有しており、
第2層:p型GaAsウエーハの他方の面に、p型GaAsバッファー層(厚さ0.5μm、Zn又はMgが1×1018/cm3ドープされている。)、
第3層:p型AlGaInPクラッド層((Al0.65Ga0.35)0.5In0.5P、厚さ0.5μm、Zn又はMgが1×1018/cm3ドープされている。)、
第4層:p型GaAs層(厚さ0.05μm、Zn又はMgが5×1019/cm3ドープされている。
First layer: AuZn (thickness 0.2 μm) is provided as a p-
Second layer: A p-type GaAs buffer layer (thickness 0.5 μm, Zn or Mg is doped with 1 × 10 18 / cm 3 ) on the other surface of the p-type GaAs wafer.
Third layer: p-type AlGaInP cladding layer ((Al 0.65 Ga 0.35 ) 0.5 In 0.5 P, thickness 0.5 μm, Zn or Mg is doped with 1 × 10 18 / cm 3 ).
Fourth layer: p-type GaAs layer (thickness 0.05 μm, doped with Zn or Mg at 5 × 10 19 / cm 3 .
第5層:p型AlGaInP層((Al0.65Ga0.35)0.5In0.5P、厚さ1.0μm、Zn又はMgが1×1018/cm3ドープされている。)、
第6層:アンドープAlGaInP層((Al0.6Ga0.4)0.5In0.5P、厚さ0.05μm、不純物濃度7×1015cm3以下)、
第7層:アンドープGaInP層(井戸層、Ga0.5In0.5P、厚さ0.01μm、不純物濃度7×1015cm3以下)及びアンドープAlGaInP層(障壁層、(Al0.6Ga0.4)0.5In0.5P、厚さ0.042μm、不純物濃度7×1015cm3以下)からなる多重量子井戸活性層(井戸層が15層、障壁層が14層、順次、積層されている。)、
第8層:アンドープAlGaInP層((Al0.6Ga0.4)0.5In0.5P、厚さ0.05μm、不純物濃度7×1015cm3以下)、
第9層:n型AlGaInPクラッド層((Al0.65Ga0.35)0.5In0.5P、厚さ1.0μm、Si又はSeが1×1018/cm3ドープされている。)
第10層:n型GaAs層(厚さ0.05μm、Si又はSeが5×1018/cm3ドープされている。)が、この順に積層されている。
Fifth layer: p-type AlGaInP layer ((Al 0.65 Ga 0.35 ) 0.5 In 0.5 P, thickness 1.0 μm, Zn or Mg is doped with 1 × 10 18 / cm 3 ),
Sixth layer: undoped AlGaInP layer ((Al 0.6 Ga 0.4 ) 0.5 In 0.5 P, thickness 0.05 μm,
Seventh layer: undoped GaInP layer (well layer, Ga 0.5 In 0.5 P, thickness 0.01 μm,
Eighth layer: undoped AlGaInP layer ((Al 0.6 Ga 0.4 ) 0.5 In 0.5 P, thickness 0.05 μm,
Ninth layer: n-type AlGaInP cladding layer ((Al 0.65 Ga 0.35 ) 0.5 In 0.5 P, thickness 1.0 μm, doped with Si or Se at 1 × 10 18 / cm 3 )
Tenth layer: An n-type GaAs layer (thickness 0.05 μm, Si or Se doped at 5 × 10 18 / cm 3 ) is laminated in this order.
以上の各層から構成されるLED素子は、例えば、大きさ20μm×20μmであり、n型コンタクト層の面積は、例えば、大きさ8μm×8μmである。 The LED element composed of the above layers is, for example, 20 μm × 20 μm in size, and the area of the n-type contact layer is, for example, 8 μm × 8 μm in size.
n型コンタクト層よりも大きな面積、例えば、12μm×12μmを有し、n型コンタクト層及び露出するn型クラッド層の両方に接触するn側電極層としてAuGe(厚さ0.2μm)を有している。 It has a larger area than the n-type contact layer, for example, 12 μm × 12 μm, and has AuGe (thickness 0.2 μm) as an n-side electrode layer that contacts both the n-type contact layer and the exposed n-type cladding layer ing.
n側電極層を構成する金属材料は、n側電極層が高濃度ドーピングされたn型コンタクト層とオーミックコンタクトを形成し、且つ、n側電極層がn型クラッド層とショットキーコンタクトを形成するものであれば、どのようなものでも使用することができる。n側電極層の形成の際に、n側電極層を構成する金属を合金化させる共晶温度の差を利用することができるため、n側電極層とn型クラッド層(n型AlGaInP)の間で選択的にショットキーコンタクト、n側電極層とn型コンタクト層(n型GaAs)の間で選択的にオーミックコンタクトを形成することができる。 The metal material constituting the n-side electrode layer forms an ohmic contact with the n-type electrode layer in which the n-side electrode layer is highly doped, and the n-side electrode layer forms a Schottky contact with the n-type cladding layer Anything can be used. When forming the n-side electrode layer, a difference in eutectic temperature for alloying the metal constituting the n-side electrode layer can be utilized, so that the n-side electrode layer and the n-type cladding layer (n-type AlGaInP) A Schottky contact can be selectively formed between them, and an ohmic contact can be selectively formed between the n-side electrode layer and the n-type contact layer (n-type GaAs).
n側電極層と接触したn型クラッド層の表面では電気的にショットキーコンタクトになっており、n側電極層に正の電圧が印加された逆バイアス状態で、n側電極層と接触したn型クラッド層の表面を基点にしてn型クラッド層の内部でキャリアの空乏領域が発生する。この空乏領域はn型コンタクト層の下部にも広がり、空乏領域が十分に拡大した場合、n型クラッド層からn型コンタクト層に流れる電流を阻止する。即ち、逆バイアスが印加されたときは空乏領域が増大し、n型コンタクト層の下部の全ての領域に空乏領域が形成されている場合、逆方向に流れる電流、即ち、n型クラッド層からn型コンタクト層に流れるリーク電流が遮断される。 The surface of the n-type cladding layer in contact with the n-side electrode layer is electrically Schottky contact, and the n-type electrode layer is in contact with the n-side electrode layer in a reverse bias state where a positive voltage is applied to the n-side electrode layer. A carrier depletion region is generated inside the n-type cladding layer starting from the surface of the cladding layer. This depletion region also extends under the n-type contact layer, and when the depletion region is sufficiently expanded, current flowing from the n-type cladding layer to the n-type contact layer is blocked. That is, when a reverse bias is applied, the depletion region increases, and when the depletion region is formed in all the regions below the n-type contact layer, the current flowing in the reverse direction, that is, from the n-type cladding layer to n Leakage current flowing in the mold contact layer is cut off.
空乏領域は、n側電極層に負の電圧が印加された順バイアス状態とすることによって、縮小するという性質をもっており、空乏領域が縮小してn型コンタクト層の下部に空乏領域が形成されていない領域が存在する場合には、n型コンタクト層からn型クラッド層に電流が流れる。 The depletion region has a property of being reduced by setting a forward bias state in which a negative voltage is applied to the n-side electrode layer. The depletion region is reduced and a depletion region is formed below the n-type contact layer. When there is no region, current flows from the n-type contact layer to the n-type cladding layer.
空乏領域が縮小して、n型コンタクト層からn型クラッド層に電流が流れはじめる電圧値を、LEDが発光する電圧値(電圧閾値)に近いものにすることによって、LEDが発光するまでに消費される電力をなくすことができる。 When the depletion region shrinks and the voltage value at which current begins to flow from the n-type contact layer to the n-type cladding layer is made close to the voltage value (voltage threshold) at which the LED emits light, it is consumed before the LED emits light. The power that is used can be eliminated.
次に、本発明によるLEDを2次元配列した単純マトリックス駆動型のLEDディスプレイ(LEDを用いた画像表示装置)について説明する。 Next, a simple matrix drive type LED display (image display device using LEDs) in which LEDs according to the present invention are two-dimensionally arranged will be described.
LEDディスプレイは、赤色LED、緑色LED及び青色LEDを有し、RGB三原色光の混色によってフルカラーを表示可能なディスプレイとして構成されている。各LEDは、発光色が同じLEDが一列に並んだ列アレイを形成し、全体では2次元マトリックスを形成するように配置されている。 The LED display has a red LED, a green LED, and a blue LED, and is configured as a display capable of displaying a full color by mixing color of RGB three primary colors. Each LED forms a row array in which LEDs having the same emission color are arranged in a row, and is arranged so as to form a two-dimensional matrix as a whole.
単純マトリックス駆動型のLEDディスプレイでは、各LEDのn電極はn側配線に電気的に接続され、p電極はp側配線に電気的に接続されており、n側配線に行駆動回路が接続され、p側配線に列駆動回路が接続されている。 In the LED display of the simple matrix drive type, the n electrode of each LED is electrically connected to the n side wiring, the p electrode is electrically connected to the p side wiring, and the row driving circuit is connected to the n side wiring. The column drive circuit is connected to the p-side wiring.
LEDディスプレイでは、Y方向で共通の発色をするようにLEDが配置されており、列方向で右方へと、R(赤色光)、G(緑色光)、B(青色光)を出射するLEDが繰り返すように配置されている。例えば、行配線(n、n+3、n+6、〜)に、R(赤色光)を出射するLEDが配置され、行配線(n+1、n+4、n+7、〜)に、G(緑色光)を出射するLEDが配置され、行配線(n+2、n+5、n+8、〜)に、B(青色光)を出射するLEDが配置されている。 In an LED display, LEDs are arranged so as to emit a common color in the Y direction, and LEDs that emit R (red light), G (green light), and B (blue light) to the right in the column direction. Are arranged to repeat. For example, LEDs that emit R (red light) are arranged on the row wirings (n, n + 3, n + 6,...), And LEDs that emit G (green light) on the row wirings (n + 1, n + 4, n + 7,...). Are arranged, and LEDs that emit B (blue light) are arranged on the row wirings (n + 2, n + 5, n + 8,...).
なお、R(赤色光)、G(緑色光)、B(青色光)を出射するLEDの全てを、例えば、GaN系LEDとすることもできるが、G(緑色光)、B(青色光)を出射するLEDをGaN系LEDで構成し、R(赤色光)を出射するLEDをAlGaInP系LEDで構成することもできる。赤色LEDは図1、図2によって説明した構成の赤色LEDを使用する。赤色発光LEDは、例えば、支持用基板(例えば、サファイア基板)上に、p型AlGaInPクラッド層、AlGaInP活性層、n型AlGaInPクラッド層、n型GaAsコンタクト層を有し、活性層を(Al0.05Ga0.95)0.5In0.5P層としている。 Note that all of the LEDs that emit R (red light), G (green light), and B (blue light) can be, for example, GaN LEDs, but G (green light), B (blue light) The LED that emits light can be formed of a GaN-based LED, and the LED that emits R (red light) can be formed of an AlGaInP-based LED. As the red LED, the red LED having the configuration described with reference to FIGS. 1 and 2 is used. Red emitting LED is, for example, the supporting substrate (e.g., sapphire substrate) on having p-type AlGaInP cladding layer, AlGaInP active layer, n-type AlGaInP cladding layer, an n-type GaAs contact layer, an active layer (Al 0.05 Ga 0.95 ) 0.5 In 0.5 P layer.
各行に配列された複数のLEDのp電極が各行の共通配線に接続され、各列に配列された複数のLEDのn電極が各列の共通配線に接続され、各LEDが単純マトリックス駆動される。単純マトリックス駆動方式では、列配線及び行配線が形成され、列配線及び行配線に電圧を印加することによって、列配線と行配線とが交差する場所で列配線と行配線に接続されたLEDが駆動される。単純マトリクス方式では、構造が簡単になることから、低コストで歩留まりもよいという利点がある。多数のLEDを単純マトリックス方式で駆動させる場合、漏洩電流に着目しそれを抑制することが必須である。 The p-electrodes of the plurality of LEDs arranged in each row are connected to the common wiring of each row, the n-electrodes of the plurality of LEDs arranged in each column are connected to the common wiring of each column, and each LED is driven in a simple matrix . In the simple matrix driving method, column wirings and row wirings are formed, and by applying a voltage to the column wirings and the row wirings, LEDs connected to the column wirings and the row wirings at the places where the column wirings and the row wirings cross each other. Driven. The simple matrix system has an advantage that the structure is simple and the yield is low and the yield is good. When driving a large number of LEDs by a simple matrix method, it is essential to pay attention to the leakage current and suppress it.
LEDを単純マトリクス方式で駆動する場合には、駆動されないLEDは逆バイアスの印加によって発光しないように保持されることから、逆バイアスが印加された場合に生じる各LEDにおける漏洩電流が問題となってくる。 When an LED is driven by a simple matrix method, an LED that is not driven is held so as not to emit light by applying a reverse bias, and thus a leakage current in each LED that occurs when a reverse bias is applied becomes a problem. come.
単純マトリックス方式では、2次元マトリックスに配列されるLEDに対して列配線及び行配線を共通配線とするため、LED毎の漏洩電流も、全体では、1つのLEDの漏洩電流を配列されたLEDの総数で乗じたものに近いものとなる。理想的なLEDでは、電圧が0V以下では電流が流れないが、実際のLEDでは、逆方向リーク電流(漏洩電流)が存在するので、例えば、逆方向リーク電流が0.1μAであったとしても、配列されたLEDの総数が104個であれば、全体として約10mAの逆方向リ−ク電流がある1箇所に流れることになり、供給される電力は無駄に消費され、消費電力の増大を招いてしまう。LEDを使用して非常に多数の画素数を有する画像表示装置では、逆方向リーク電流の存在は、消費電力の増大のみならず、クロストーク等による画質低下も問題となる。 In the simple matrix method, since the column wiring and the row wiring are common wiring for the LEDs arranged in a two-dimensional matrix, the leakage current for each LED is also the whole of the LEDs in which the leakage current of one LED is arranged. It is close to the product multiplied by the total number. In an ideal LED, no current flows when the voltage is 0 V or less. However, in an actual LED, there is a reverse leakage current (leakage current). For example, even if the reverse leakage current is 0.1 μA. If the total number of LEDs arranged is 10 4 , the current will flow to one place with a reverse leakage current of about 10 mA as a whole, and the supplied power will be wasted, increasing the power consumption. Will be invited. In an image display device using an LED and having a very large number of pixels, the presence of reverse leakage current causes not only an increase in power consumption but also a decrease in image quality due to crosstalk or the like.
例えば、配列されたLEDの総数を104個とし、駆動電流密度(LEDを駆動する駆動電流を活性層(発光層)の面積で除した値である。)を、10A/cm2〜100A/cm2とする場合、逆バイアスが印加時におけるLEDの1個当りの漏洩電流密度は、約(10〜100)(A/cm2)/20000=(0.5〜5)mA/cm2となり、逆バイアスが印加時におけるLEDの1個当りの漏洩電流密度が約(0.5〜5)mA/cm2よりも大きければ、供給した電流が全て無駄に消費され、所望の発光を行うことができなくなってしまう。従って、漏洩電流密度を駆動電流密度に対して約2×104分の1以下に抑制する必要がある。 For example, the total number of arranged LEDs is 10 4 , and the drive current density (the value obtained by dividing the drive current for driving the LED by the area of the active layer (light emitting layer)) is 10 A / cm 2 to 100 A / In the case of cm 2 , the leakage current density per LED when a reverse bias is applied is about (10 to 100) (A / cm 2 ) / 20000 = (0.5 to 5) mA / cm 2 . If the leakage current density per LED when a reverse bias is applied is greater than about (0.5 to 5) mA / cm 2 , all of the supplied current is wasted and desired light emission is performed. Will not be able to. Therefore, it is necessary to suppress the leakage current density to about 2 × 10 4 or less than the driving current density.
更に、コントラスト比として1:500以上が要求されるものとすると、漏洩電流密度を駆動電流密度に対して約107分の1以下、即ち、(1〜10)μA/cm2に抑制する必要がある。配列されるLEDの総数が増加する程、漏洩電流密度を低下させる必要があることはいうまでもない。 Further, 1 the contrast ratio: Assuming that 500 or more is required, less than one-about 107 minutes the leakage current density with respect to the drive current density, i.e., necessary to suppress the (1~10) μA / cm 2 There is. It goes without saying that the leakage current density needs to be reduced as the total number of LEDs arranged increases.
本実施の形態によるLEDは、逆方向リ−ク電流を防止することができるので、非常に多数のLEDが2次元配列された単純マトリックス駆動型のLEDディスプレイに特に好適に使用することができ、漏洩電流による消費電力の増大のみならず、クロストーク等による画質低下の問題も解決することができる。従って、画質を向上させることができ、低消費電力化も実現することができる。 Since the LED according to the present embodiment can prevent reverse leakage current, it can be particularly suitably used for a simple matrix drive type LED display in which a very large number of LEDs are two-dimensionally arranged. In addition to an increase in power consumption due to leakage current, the problem of image quality degradation due to crosstalk or the like can be solved. Therefore, the image quality can be improved and the power consumption can be reduced.
図3は、本発明の実施の形態における、単純マトリックス駆動型のLEDディスプレイの問題点を説明するための等価回路図である。 FIG. 3 is an equivalent circuit diagram for explaining the problems of the simple matrix drive type LED display in the embodiment of the present invention.
図3に示すLEDディスプレイでは、行駆動回路と列駆動回路によってそれぞれi行目のn側配線44とj列目のp側配線45とを選択すると、その交点の位置にあるLED(i,j)51にのみ順方向電圧が印加され、LED51に正常電流52が流れ、LED51のみが点灯するように構成されている。
In the LED display shown in FIG. 3, when an i-th row n-side wiring 44 and a j-th column p-side wiring 45 are selected by a row driving circuit and a column driving circuit, respectively, the LED (i, j ), A forward voltage is applied only to 51, normal current 52 flows through
しかし、例えば、(i−1)行目のn側配線44と(j−1)列目のp側配線45との交点の位置にあるLED(i−1,j−1)が不良LED53で、逆方向リーク電流が大きすぎたり、p極側とn極側とが短絡していたりすると、図中に矢印1−2−3−4−5で示した経路を異常電流54が流れることになる。同様に、LED(i−2,j+1)が不良LED55であれば、図示した経路6−7−8−9−10に異常電流56が発生する。このようにして、莫大な個数のLEDで構成されている単純マトリックス駆動型のLEDディスプレイの場合、逆方向リーク電流が大きいLEDが多数含まれていると、不特定多数の経路に異常電流が発生する。
However, for example, the LED (i−1, j−1) at the intersection of the (i−1) -th row n-side wiring 44 and the (j−1) -th column p-side wiring 45 is the
上記のように、図3に示した構造をもつ単純マトリックス駆動型のLEDディスプレイでは、LEDの大きな逆方向リーク電流の存在や短絡状態の発生は、きわめて重大な問題となりうる。このため、単純マトリックス駆動型のLEDディスプレイに用いるLEDとしては、大きな逆方向リーク電流の存在や短絡状態の発生を防止したLEDが必要となる。本実施の形態では、例えば、赤色LEDとして、図1、図2において上述したLEDを用いるので、2次元マトリックに配置されたLEDにおいて結晶内部のリーク及びショートパス(短絡)を経由する逆方向に流れる電流を、空乏領域の形成によって阻止することができ、信頼性が高く、寿命の長い単純マトリックス駆動型ディスプレイを実現することができる。 As described above, in the simple matrix drive type LED display having the structure shown in FIG. 3, the presence of a large reverse leakage current of the LED and the occurrence of a short circuit state can be a very serious problem. For this reason, as an LED used for a simple matrix drive type LED display, an LED which prevents the presence of a large reverse leakage current and the occurrence of a short-circuit state is required. In the present embodiment, for example, the LED described above with reference to FIGS. 1 and 2 is used as the red LED. Therefore, in the LED arranged in a two-dimensional matrix, the reverse direction passes through the internal crystal leakage and the short path (short circuit). The flowing current can be blocked by the formation of the depletion region, and a simple matrix driven display with high reliability and long life can be realized.
実施例
先ず、n側電極層とn型クラッド層によるショットキー接合によって生じる空乏層について説明する。
Embodiment First, a depletion layer generated by a Schottky junction consisting of an n-side electrode layer and an n-type cladding layer will be described.
n側電極層とn型クラッド層が積層された1次元モデルに基づいて、積層方向における空乏層の厚さWを、W2=2ε(φbs−V)/(qN)によって求めた。ここで、εはn型クラッド層の誘電率、φbsはn型クラッド層の電子側から見た障壁電位、Vは印加される電圧(逆方向に印加電圧は負とする。)、Nはn型クラッド層のドープ濃度、qは電化素量である。 Based on the one-dimensional model in which the n-side electrode layer and the n-type cladding layer are stacked, the thickness W of the depletion layer in the stacking direction was determined by W 2 = 2ε (φ bs −V) / (qN). Here, ε is the dielectric constant of the n-type cladding layer, φ bs is the barrier potential seen from the electron side of the n-type cladding layer, V is the applied voltage (the applied voltage is negative in the reverse direction), and N is The doping concentration of the n-type cladding layer, q is the amount of element.
図4は、本発明の実施例における、n型クラッド層20(n型AlGaInP)におけるN(窒素)ドープ濃度を2×1018(atom/cm3)とした時の、n側電極層の材料による空乏層厚さのバイアス電圧依存性の変化を説明する図であり、グラフ(a)は電極材料をAu、グラフ(b)は電極材料をPdとした場合の空乏層厚さのバイアス電圧依存性を示す。 FIG. 4 shows the material of the n-side electrode layer when the N (nitrogen) doping concentration in the n-type cladding layer 20 (n-type AlGaInP) is 2 × 10 18 (atoms / cm 3 ) in the embodiment of the present invention. FIG. 9 is a diagram for explaining a change in the bias voltage dependency of the depletion layer thickness due to the graph, where graph (a) shows the electrode material as Au and graph (b) shows the depletion layer thickness as a function of bias voltage when the electrode material is Pd. Showing gender.
なお、n型AlGaInPのεは10、電極材料をAu、Pdとする時、φbs(eV)はそれぞれ、1.32eV(Au)、0.317eV(Pd)とした。 Note that, when ε of n-type AlGaInP is 10 and the electrode materials are Au and Pd, φ bs (eV) is 1.32 eV (Au) and 0.317 eV (Pd), respectively.
図4から明らかなように、一定の逆バイアスでは、Auを電極とする方が空乏層の厚さWは大きく、電極材料の仕事関数が小さな程、Wは大きくなることが分かる。 As can be seen from FIG. 4, at a constant reverse bias, the thickness W of the depletion layer is larger when Au is used as the electrode, and W is larger as the work function of the electrode material is smaller.
図4に示す結果から、n側電極層26を構成するPdとn型クラッド層20(n型AlGaInP)の接合の場合、0.18V以下の電圧で空乏領域を生じ、n型コンタクト層24とn型クラッド層20のオーミック接合の周囲に広がるため、逆バイアスでは空乏領域が拡大し逆電流を抑制することになる。従って、空乏領域22の形成を制御することによって、逆方向に流れるリーク電流を抑制することができる。
From the results shown in FIG. 4, in the case of the junction between Pd constituting the n-
また、順方向バイアスで0.18V以上の電圧を印加しなければ、n型コンタクト層24からn型クラッド層20に電流が流れ更に活性層に注入されることがなく、LEDは発光しない。
If a forward bias of 0.18 V or higher is not applied, no current flows from the n-
図5は、本発明の実施例における、電極材料をAuとした時の、n型クラッド層20(n型AlGaInP)におけるN(窒素)ドープ濃度による空乏層厚さのバイアス電圧依存性の変化を説明する図であり、グラフ(a)はドープ濃度=N(窒素)ドープ5×1018(atom/cm3)、グラフ(b)はドープ濃度=2×1018(atom/cm3)、グラフ(c)はドープ=5×1017(atom/cm3)における空乏層厚さのバイアス電圧依存性を示す。 FIG. 5 shows the change in the bias voltage dependency of the depletion layer thickness depending on the N (nitrogen) doping concentration in the n-type cladding layer 20 (n-type AlGaInP) when the electrode material is Au in the embodiment of the present invention. It is a figure explaining, a graph (a) is doping concentration = N (nitrogen) doping 5 × 10 18 (atoms / cm 3 ), a graph (b) is a doping concentration = 2 × 10 18 (atoms / cm 3 ), a graph (C) shows the bias voltage dependence of the thickness of the depletion layer when doping = 5 × 10 17 (atoms / cm 3 ).
図5から明らかなように、一定の逆バイアスでは、ドープ濃度を小とする方が空乏層厚さは大きい。 As is clear from FIG. 5, with a constant reverse bias, the depletion layer thickness is larger when the doping concentration is smaller.
次に、n側電極層とn型クラッド層によるショットキー接合によって生じる空乏層を、実験によって評価した結果について説明する。 Next, the result of evaluating the depletion layer generated by the Schottky junction by the n-side electrode layer and the n-type cladding layer by experiment will be described.
図6は、本発明の実施例において、ショットキー接合によって生じる空乏層の形成の評価方法について説明する図であり、図6(A)は評価実験の素材を説明する断面図、図6(B)は電極の形成を説明する断面図及び平面図、図6(C)は電流−電圧(I−V)特性を測定するための電極配置を説明する平面図である。 FIG. 6 is a diagram for explaining a method for evaluating the formation of a depletion layer generated by a Schottky junction in the embodiment of the present invention. FIG. 6A is a cross-sectional view for explaining a material for an evaluation experiment, and FIG. ) Is a cross-sectional view and a plan view for explaining the formation of electrodes, and FIG. 6C is a plan view for explaining an electrode arrangement for measuring current-voltage (IV) characteristics.
図6(A)に示すように、評価実験の素材基板として、n型GaAs基板30に、n型AlGaInPがエピタキシャル成長された層31、n型GaAsがエピタキシャル成長された層32が順次形成されたものを使用した。n型GaAs基板30は、厚さ350μmであり、Siが2×1018/cm3ドープされている。n型AlGaInPエピタキシャル成長層31は、厚さ0.5μmであり、Siが0.8×1018/cm3ドープされている。n型GaAsエピタキシャル成長層32は、厚さ0.05μmであり、Siが6×1018/cm3ドープされている。
As shown in FIG. 6A, as a material substrate for the evaluation experiment, an n-
図6(A)に示す素材基板を用いて、図6(B)に示す電極を形成する。先ず、n型GaAsエピタキシャル成長層32に、下層から順次形成されたPd/(Au−Ge合金)/Auからなる多層電極33(厚さ300μm)を蒸着(リフトオフ法)によって所定の大きさで形成する。蒸着後、多層電極33をマスクとして用い、多層電極33の外部のn型GaAsエピタキシャル成長層32をウエットエッチング(希塩酸+過酸化水素水)で除去する。次に、スパッタ法によって、多層電極33、及び、多層電極33の外部の所定の大きさの領域のn型AlGaInPエピタキシャル成長層31を覆うようにAu電極(厚さ200μm)を形成する。次に、多層電極33のPdとn型GaAsエピタキシャル成長層32をアロイ化させて、n型GaAsエピタキシャル成長層32と多層電極33をオーミック接合とする。なお、Au電極の直径は、n型GaAsエピタキシャル成長層32の直径(多層電極33の直径に略等しい。)+2μmの大きさとした。
The electrode shown in FIG. 6B is formed using the material substrate shown in FIG. First, a multilayer electrode 33 (thickness 300 μm) made of Pd / (Au—Ge alloy) / Au sequentially formed from the lower layer is formed on the n-type GaAs
図6(C)に示すように、図6(B)に示す電極を等間隔L1でもって、n型GaAsエピタキシャル成長層32の直径を異ならせて複数個(図6(C)では12個示している。)形成する。各電極には接続用のn側電極用パッド36が形成されており、中心間距離L3で形成されたパッド35a、35と共に、I−V測定時に使用される。なお、パッド35a最近接の電極の中心間距離はL2であり、間隔L1、L2、L3は、約15μm〜20μmである。
As shown in FIG. 6C, the electrodes shown in FIG. 6B have a plurality of the n-type GaAs epitaxial growth layers 32 having different diameters at equal intervals L 1 (12 in FIG. 6C). To form.) Each electrode is formed with the n-
図7、図8、図9は、本発明の実施例において、ショットキー接合によって生じる空乏層の評価結果を示す図であり、I−V特性を示す図である。なお、図9は、図8に示す横軸を対数スケールとした拡大図であり、電流約10-12Aは測定下限である。 7, 8, and 9 are diagrams illustrating evaluation results of a depletion layer generated by a Schottky junction in the example of the present invention, and are diagrams illustrating IV characteristics. FIG. 9 is an enlarged view in which the horizontal axis shown in FIG. 8 is a logarithmic scale, and the current of about 10 −12 A is the lower limit of measurement.
図7において、グラフ(a)は、図6(B)に示す電極(直径5μmφ)に接続されたn側電極用パッド36とPAD(パッド)35a間、グラフ(b)は図6(B)に示す電極(直径8μmφ)に接続されたn側電極用パッド36とPAD(パッド)35a間、グラフ(c)は、図6(B)に示す電極(直径10μmφ)に接続されたn側電極用パッド36とPAD(パッド)35a間、グラフ(d)は、図6(B)に示す電極(直径12μmφ)に接続されたn側電極用パッド36とPAD(パッド)35a間にそれぞれ、電圧を印加して得られたI−V特性を示している。なお、電極(直径8μmφ)とパッド35a間の距離、電極(直径8μmφ)とパッド35a間の距離、電極(直径10μmφ)とパッド35a間の距離、グラフ(d)は、電極(直径12μmφ)とパッド35a間の距離はそれぞれ、パッド35a、35の中心間距離L3とは異なっている。
In FIG. 7, the graph (a) is between the n-
図7に示すグラフ(a)、(b)から明らかなように、図6(B)に示す電極の直径が8μmφ以下では、順バイアス(正電圧)印加時には立ち上がり電圧は0.8Vであり、ショットキバリアの発生が確認され、逆バイアス(負電圧)印加時には、I(電流)=0であり、逆バイアス印加時に形成された空乏層によって逆電流が阻止されていることが確認できた。このことは、先述したように、図1の上下方向だけではなく、空乏層が3次元的な広がりをもって生じ、逆バイアスを増大させていくと、n型コンタクト層24とn型クラッド層20とが接触する領域が空乏領域22によって覆われ、n型コンタクト層24とn型クラッド層20との間に流れる電流が遮断されることを、実験的に示しており、LEDでの逆バイアス印加時における漏洩電流が阻止できることを、明瞭に示している。
As apparent from the graphs (a) and (b) shown in FIG. 7, when the electrode diameter shown in FIG. 6 (B) is 8 μmφ or less, the rising voltage is 0.8 V when forward bias (positive voltage) is applied, Generation of a Schottky barrier was confirmed, and when reverse bias (negative voltage) was applied, I (current) = 0, and it was confirmed that the reverse current was blocked by the depletion layer formed when reverse bias was applied. As described above, this is not limited to the vertical direction of FIG. 1, but the depletion layer has a three-dimensional expansion, and when the reverse bias is increased, the n-
図8において、グラフ(e)は、PAD(パッド)35aとPAD(パッド)35bとの間、グラフ(f)は、図6(B)に示す電極(直径5μmφ)に接続されたn側電極用パッド36とPAD(パッド)35aの間にそれぞれ、電圧を印加して得られたI−V特性を示している。なお、パッド35a、35の中心間距離L3と電極(直径5μmφ)パッド35aの間の距離は、略等しく、約15μm〜20μmである。
In FIG. 8, graph (e) is between PAD (pad) 35a and PAD (pad) 35b, and graph (f) is an n-side electrode connected to the electrode (
図7と図8の比較から、電極(直径5μmφ)の場合に得られたI−V特性は殆ど同一であり、パッド35a、35の中心間距離L3と電極(直径5μmφ)パッド35aの間の距離の相違は、I−V特性に影響を与えていないことが明らかである。また、図8、図9に示すように、パッド35a、35の導通状態は、略完全なオーミックであり、I−V特性に影響を与えていない。
From the comparison between FIG. 7 and FIG. 8, the IV characteristics obtained in the case of the electrode (
以上説明したように、LEDでの逆バイアス印加時における漏洩電流を阻止するためには、図6(B)に示す電極の大きさが重要な要因となっており、本発明は、ミクロンサイズまで発光素子の体積を小さくすることによって、電流拡散の影響を少なくできるため微小電流で駆動が可能であり、電流密度を増大させることによって高効率な発光が得られ、低消費電力化が実現可能なマイクロLEDに好適である。 As described above, the size of the electrode shown in FIG. 6B is an important factor in preventing leakage current when reverse bias is applied to the LED. By reducing the volume of the light-emitting element, the influence of current diffusion can be reduced, so that it can be driven with a very small current, and by increasing the current density, high-efficiency light emission can be obtained and low power consumption can be realized. Suitable for micro LED.
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能であることは言うまでのない。 As mentioned above, although this invention was demonstrated about embodiment, this invention is not limited to the above-mentioned embodiment, It cannot be overemphasized that various deformation | transformation based on the technical idea of this invention is possible. Absent.
以上説明したように、本発明によれば、リーク電流、クロストークを抑制することができる半導体発光素子及びこれを用いた表示装置を提供することができる。 As described above, according to the present invention, it is possible to provide a semiconductor light emitting element capable of suppressing leakage current and crosstalk and a display device using the same.
12…p側電極層、14…p型コンタクト層、16…p型クラッド層、
18…活性層(発光層)、20…n型クラッド層、22…空乏領域、
24…n型コンタクト層、26…n側電極層、30…n型GaAs基板、
31…n型AlGaInPエピタキシャル成長層、
32…n型GaAsエピタキシャル成長層、33…多層電極、34…Au電極、
35a、35b…パッド、36…n側電極用パッド、44…n側配線(行配線)、
45…p側配線(列配線)、54、56…異常電流、
51…選択されたLED(i,j)、52…正常電流、53、55…不良LED
12 ... p-side electrode layer, 14 ... p-type contact layer, 16 ... p-type cladding layer,
18 ... active layer (light emitting layer), 20 ... n-type cladding layer, 22 ... depletion region,
24 ... n-type contact layer, 26 ... n-side electrode layer, 30 ... n-type GaAs substrate,
31 ... n-type AlGaInP epitaxial growth layer,
32 ... n-type GaAs epitaxial growth layer, 33 ... multilayer electrode, 34 ... Au electrode,
35a, 35b ... pads, 36 ... n-side electrode pads, 44 ... n-side wiring (row wiring),
45 ... p-side wiring (column wiring), 54, 56 ... abnormal current,
51 ... Selected LED (i, j), 52 ... Normal current, 53, 55 ... Bad LED
Claims (6)
この基板に形成されたp側電極層及びp型クラッド層と、
化合物半導体からなる活性層と、
n型クラッド層と、
n型コンタクト層と、
n側電極層と
を有し、前記n側電極層が前記n型コンタクト層及び前記n型クラッド層上に接触して積層され、前記n側電極層が、前記n型コンタクト層とオーミック接合を形成し、前記n型クラッド層とショットキー接合を形成するように構成され、前記n側電極層と前記p側電極層の間に逆バイアス電圧が印加された時、前記n型コンタクト層の下方の領域で前記n型クラッド層に空乏層が形成される半導体発光素子。 A substrate,
A p-side electrode layer and a p-type cladding layer formed on the substrate;
An active layer made of a compound semiconductor;
an n-type cladding layer;
an n-type contact layer;
an n-side electrode layer, wherein the n-side electrode layer is laminated in contact with the n-type contact layer and the n-type cladding layer, and the n-side electrode layer forms an ohmic junction with the n-type contact layer. And forming a Schottky junction with the n-type cladding layer, and when a reverse bias voltage is applied between the n-side electrode layer and the p-side electrode layer, below the n-type contact layer A semiconductor light-emitting device in which a depletion layer is formed in the n-type cladding layer in the region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332051A JP2009158550A (en) | 2007-12-25 | 2007-12-25 | Semiconductor light emitting element and display using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332051A JP2009158550A (en) | 2007-12-25 | 2007-12-25 | Semiconductor light emitting element and display using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009158550A true JP2009158550A (en) | 2009-07-16 |
Family
ID=40962286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007332051A Pending JP2009158550A (en) | 2007-12-25 | 2007-12-25 | Semiconductor light emitting element and display using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009158550A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016027637A (en) * | 2014-06-27 | 2016-02-18 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Pn junction optoelectronic device for ionizing dopant by electric field effect |
CN109888075A (en) * | 2019-01-22 | 2019-06-14 | 江西兆驰半导体有限公司 | A kind of micro-led chip |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5753990A (en) * | 1980-07-31 | 1982-03-31 | Buurii Jannkuroodo | |
JPH04111375A (en) * | 1990-08-30 | 1992-04-13 | Furukawa Electric Co Ltd:The | Semiconductor laser element |
JP2001015851A (en) * | 1999-07-01 | 2001-01-19 | Sony Corp | Semiconductor laser device and its manufacture |
JP2007250788A (en) * | 2006-03-15 | 2007-09-27 | Rohm Co Ltd | Side emission semiconductor element and manufacturing method thereof |
-
2007
- 2007-12-25 JP JP2007332051A patent/JP2009158550A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5753990A (en) * | 1980-07-31 | 1982-03-31 | Buurii Jannkuroodo | |
JPH04111375A (en) * | 1990-08-30 | 1992-04-13 | Furukawa Electric Co Ltd:The | Semiconductor laser element |
JP2001015851A (en) * | 1999-07-01 | 2001-01-19 | Sony Corp | Semiconductor laser device and its manufacture |
JP2007250788A (en) * | 2006-03-15 | 2007-09-27 | Rohm Co Ltd | Side emission semiconductor element and manufacturing method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016027637A (en) * | 2014-06-27 | 2016-02-18 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Pn junction optoelectronic device for ionizing dopant by electric field effect |
CN109888075A (en) * | 2019-01-22 | 2019-06-14 | 江西兆驰半导体有限公司 | A kind of micro-led chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE41738E1 (en) | Red light laser | |
US6169296B1 (en) | Light-emitting diode device | |
JP4054631B2 (en) | Semiconductor light emitting device and method for manufacturing the same, LED lamp, and LED display device | |
US20120287958A1 (en) | Laser Diode Assembly and Method for Producing a Laser Diode Assembly | |
JP4636575B2 (en) | Semiconductor device and method having tunnel contact hole source | |
JP5315899B2 (en) | Light emitting element | |
US20050031005A1 (en) | Low voltage multi-junction vertical cavity surface emitting laser | |
JP7068772B2 (en) | Light emitting element | |
JP5272308B2 (en) | Current confinement structure and semiconductor laser | |
JP2007103613A (en) | Vertical-cavity light emitting diode and manufacturing method thereof | |
JP2009260246A (en) | Semiconductor light-emitting device, optical print head, and image forming appparatus | |
US20190158352A1 (en) | Light-emitting device | |
JP5110395B2 (en) | Semiconductor laser device | |
US20220393433A1 (en) | Surface emission laser, surface emission laser array, electronic equipment, and surface emission laser manufacturing method | |
US6546038B1 (en) | Semiconductor surface-emitting element | |
JPH10214996A (en) | Semiconductor light emitting element and fabrication thereof | |
JP2003535454A (en) | Multiple semiconductor laser structure with narrow wavelength distribution | |
JP2009158550A (en) | Semiconductor light emitting element and display using the same | |
JP2006121010A (en) | Element and array of surface light emitting laser | |
JP2010034267A (en) | Broad-area type semiconductor laser device, broad-area type semiconductor laser array, laser display, and laser irradiation apparatus | |
TWI826050B (en) | Surface emitting laser apparatus and method of manufacturing the same | |
JP2004103710A (en) | Semiconductor light emitting element | |
JP2009010304A (en) | Light-emitting element with current confinement structure and method of manufacturing the same | |
JP2003309325A (en) | Surface-emitting semiconductor laser device and its manufacturing method | |
JPH10284756A (en) | Light-emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090609 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090611 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121225 |