JP2009152387A - Method of manufacturing electronic device, electronic device substrate for transfer, and display device - Google Patents
Method of manufacturing electronic device, electronic device substrate for transfer, and display device Download PDFInfo
- Publication number
- JP2009152387A JP2009152387A JP2007328849A JP2007328849A JP2009152387A JP 2009152387 A JP2009152387 A JP 2009152387A JP 2007328849 A JP2007328849 A JP 2007328849A JP 2007328849 A JP2007328849 A JP 2007328849A JP 2009152387 A JP2009152387 A JP 2009152387A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- substrate
- layer
- sacrificial layer
- support layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、転写技術を用いた電子デバイスの製造方法、転写用電子デバイス基板および表示装置に関する。 The present invention relates to an electronic device manufacturing method using a transfer technique, an electronic device substrate for transfer, and a display device.
近年、プリンタブルエレクトロニクスと言われる領域の発展が目覚しい。目的は、これまで半導体製造技術を駆使して生産されてきた高価な電子部品を、印刷やナノインプリント法で製造することによって安価にすること、更には、基板をフィルムに置き換えることによってフレキシブルなデバイスを提供することなどである。そのため、有機半導体やナノ金属インクといった材料、印刷技術の開発が盛んに行われている。低コスト化やプロセスの低温化が図られる反面、信頼性や性能が犠牲になるというトレードオフになることが課題である。 In recent years, the development of the area called printable electronics has been remarkable. The purpose is to make expensive electronic parts that have been produced using semiconductor manufacturing technology cheaper by manufacturing them by printing or nanoimprinting, and by replacing the substrate with a film to make flexible devices. Such as providing. Therefore, development of materials and printing technologies such as organic semiconductors and nano metal inks has been actively conducted. While the cost is reduced and the process temperature is lowered, the trade-off is that reliability and performance are sacrificed.
一方、転写技術を用いたアクティブマトリクス基板の製造は、1990年代後半から取り組みが行われてきた。例えば特許文献1では、ガラス基板上にエッチングストッパー層を形成した上でTFT(Thin Film Transistor)素子を形成し、このTFT素子を中継基板で覆ってガラス基板のエッチング液から保護した状態で、ガラス基板を完全にエッチングして除去する方法が記載されている。最終的な製品は、中継基板から別の基板に選択的に転写することによって作製されている。
On the other hand, the manufacture of an active matrix substrate using a transfer technique has been undertaken since the late 1990s. For example, in
特許文献1に記載された方法では、1mm程度の厚みのガラス基板をエッチングするためにフッ酸、フッ化アンモニウム混合液のような強力なエッチング液を使用する必要があり、エッチングストッパー層を設けていてもTFT素子がエッチング液で損傷されるおそれがある。そのため、強力なエッチング液からTFT素子を保護することが課題であり、例えば特許文献2に記載されたように、エッチングストッパー層の材料や構造などの改善を行う必要がある。また、エッチング時間の増大によるスループットの低下も課題である。
In the method described in
また、特許文献3では、ガラス基板上に水素化アモルファスシリコン層などを形成し、その上にTFT素子を形成する。TFT素子を接着剤により被転写基板に固着させ、背面よりレーザ光を照射して、加熱し、分離した水素の圧力の上昇により、TFT素子をガラス基板から剥離するようにしている。
In
しかしながら、特許文献3に記載された方法では、TFT素子の作製工程において水素化アモルファスシリコン層を最後まで保持する必要があり、プロセス上の制約が大きい。また、TFT素子を分離する際のレーザ光の照射によるTFT素子の特性劣化、レーザを利用することによる設備投資の上昇、スループット、基板サイズの制約などの課題がある。
However, in the method described in
更に、特許文献4および特許文献5には、微細な半導体チップを印刷することを目的として、単結晶半導体基板の表面から微細なチップを取り出す技術が記載されている。これらの技術では、微細なチップはおおよそ半導体そのものである。
Furthermore,
特許文献4では、基板の表面をエッチングストッパー層で覆い、結晶方位を利用した選択エッチングでチップ背面をエッチングすることにより、基板とチップとの接続面積を減らすようにしている。
In
特許文献5では、セミコンダクターエレメント(semiconductor element )とよばれる微細な半導体チップを単結晶ウェハーから取り出すことを旨としている。また、それに類似したGaAs単結晶などを利用した光学素子チップを取り出すことも記載されている。基板とチップとの接続面積をコントロールする方法としては、特許文献4と同じく単結晶の異方性エッチングを利用する方法、等方性エッチングを利用する方法、また、シリコン(Si)に限って言えばSOIウェハーを用い、SiO2 層をエッチングする方法が挙げられている。
しかしながら、特許文献4または特許文献5のいずれの方法でも、微細な半導体チップと単結晶基板との連結部を形成する際にエッチング量をコントロールする必要があるので、小さなウェハーでは問題とならないが、面積が大きくなるとエッチングのムラが発生し歩留まりが低下することが懸念されていた。
However, in either method of
また、単結晶を対象としているので、基板サイズに限りがあった。例えばシリコン(Si)では現行で300mmウェハーが最大である。 Further, since the target is a single crystal, the substrate size is limited. For example, with silicon (Si), a 300 mm wafer is currently the largest.
更に、これらの技術では、半導体チップ中の応力を考慮していなかった。これは、単結晶基板を用いる場合には、チップ化したときに生じる応力はもともと小さく、問題にならないからであると考えられる。また、応力があったとしてもアニールによって軽減できるのであろうと考えられる。 Further, these techniques do not take into account the stress in the semiconductor chip. This is considered to be because when a single crystal substrate is used, the stress generated when the chip is formed is originally small and does not cause a problem. Further, it is considered that even if there is a stress, it can be reduced by annealing.
本発明はかかる問題点に鑑みてなされたもので、その目的は、電子デバイスの高い性能を確保すると共に、低コスト化や生産性の向上を図ることができる電子デバイスの製造方法、転写用電子デバイス基板および表示装置を提供することにある。 The present invention has been made in view of such a problem, and an object of the present invention is to provide an electronic device manufacturing method and a transfer electron capable of ensuring high performance of an electronic device and reducing costs and improving productivity. It is to provide a device substrate and a display device.
本発明による電子デバイスの製造方法は、以下の(A)〜(E)の工程を含むものである。
(A)第1基板の一部に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層を形成する工程
(B)少なくとも犠牲層を覆う支持層を形成する工程
(C)犠牲層の上に支持層を間にして電子デバイスを形成する工程
(D)支持層の一部を除去することにより犠牲層の一部を露出させる工程
(E)犠牲層を除去する工程
An electronic device manufacturing method according to the present invention includes the following steps (A) to (E).
(A) A step of forming a sacrificial layer made of at least one of an alkali metal oxide and an alkaline earth metal oxide on a part of the first substrate (B) a step of forming a support layer covering at least the sacrificial layer ( C) Step of forming an electronic device with a support layer on the sacrificial layer (D) Step of exposing a portion of the sacrificial layer by removing a portion of the support layer (E) Step of removing the sacrificial layer
本発明による転写用電子デバイス基板は、第1基板に電子デバイスを形成したものであって、電子デバイスは支持層の上に形成されており、支持層は、第1基板の表面から離間して形成され、上面に電子デバイスが形成された本体部と、本体部と第1基板の表面との間に形成された支持体とを有するものである。 The electronic device substrate for transfer according to the present invention is obtained by forming an electronic device on a first substrate, the electronic device is formed on a support layer, and the support layer is separated from the surface of the first substrate. The main body is formed and has an electronic device formed on the upper surface, and a support formed between the main body and the surface of the first substrate.
本発明による表示装置は、第2基板に電子デバイスと表示素子とを備えたものであって、電子デバイスの一方の面に支持層、他方の面に保護層が形成されており、支持層または保護層に設けられたコンタクトホールを介して電子デバイスに配線が接続されているものである。 A display device according to the present invention comprises an electronic device and a display element on a second substrate, wherein a support layer is formed on one surface of the electronic device, and a protective layer is formed on the other surface. Wiring is connected to the electronic device through a contact hole provided in the protective layer.
本発明の転写用電子デバイス基板では、本体部上の電子デバイスは、支持体により第1基板の表面から離間した状態で保持されている。よって、必要に応じて犠牲層をエッチング除去することにより、本体部上の電子デバイスは、支持体により中空に浮いた状態に保持される。この支持体と第1基板との接続面積を調整することにより、非常に小さな力で支持体が破断し、本体部および電子デバイスが第1基板から分離され、電子デバイスを容易に転写することが可能となる。よって、電子デバイスに損傷を与えかねない強力なエッチング液や高コストなレーザ照射装置などは不要となり、低コスト化および生産性の向上を図ることができる。 In the electronic device substrate for transfer according to the present invention, the electronic device on the main body is held in a state of being separated from the surface of the first substrate by the support. Therefore, the sacrificial layer is removed by etching as necessary, whereby the electronic device on the main body is held in a state of being floated by the support. By adjusting the connection area between the support and the first substrate, the support is broken with a very small force, the main body and the electronic device are separated from the first substrate, and the electronic device can be easily transferred. It becomes possible. Therefore, a powerful etching solution that can damage the electronic device, a high-cost laser irradiation apparatus, and the like are unnecessary, and cost reduction and productivity improvement can be achieved.
本発明の表示装置では、支持層または保護層に設けられたコンタクトホールを介して電子デバイスに配線が接続されているので、第2基板上に点在する孤立した電子デバイスが、配線により接続される。 In the display device of the present invention, since the wiring is connected to the electronic device through the contact hole provided in the support layer or the protective layer, the isolated electronic devices scattered on the second substrate are connected by the wiring. The
本発明の電子デバイスの製造方法によれば、犠牲層として、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方を用いるようにしたので、高速エッチングが可能であると共に、300℃以上の高温なプロセスも許容できる。よって、真空蒸着,スパッタあるいはCVDなどのさまざまな成膜方法およびフォトリソグラフィを含む一般的な半導体製造技術を利用して、旧来と同様の高い性能や信頼性をもつ電子デバイスを形成することができる。また、電子デバイスは、犠牲層の上に支持層を間にして形成するようにしたので、犠牲層を除去する際のエッチングによってダメージを受けるおそれをなくすことができる。従って、この製造方法により得られた電子デバイスを用いて表示装置を構成すれば、電子デバイスの高い性能や信頼性を犠牲にすることなく、第2基板の材質の制約を小さくすることができ、フレキシブルな第2基板を用いた表示装置の実現も可能となる。 According to the method for manufacturing an electronic device of the present invention, since at least one of an alkali metal oxide and an alkaline earth metal oxide is used as the sacrificial layer, high-speed etching is possible and 300 ° C. or higher is possible. High temperature processes are acceptable. Therefore, it is possible to form an electronic device having the same high performance and reliability as in the past by using various semiconductor deposition techniques such as vacuum deposition, sputtering or CVD and photolithography. . In addition, since the electronic device is formed on the sacrificial layer with the support layer in between, it is possible to eliminate the possibility of being damaged by etching when the sacrificial layer is removed. Therefore, if the display device is configured using the electronic device obtained by this manufacturing method, the restriction on the material of the second substrate can be reduced without sacrificing the high performance and reliability of the electronic device, A display device using a flexible second substrate can also be realized.
本発明の転写用電子デバイス基板によれば、本体部上の電子デバイスを、支持体により第1基板の表面から離間した状態で保持するようにしたので、非常に小さな力で支持体を破断させ、本体部および電子デバイスを第1基板から分離することができる。よって、電子デバイスを容易に転写することが可能となり、低コスト化および生産性の向上を図ることができる。 According to the electronic device substrate for transfer of the present invention, the electronic device on the main body is held in a state of being separated from the surface of the first substrate by the support, so that the support is broken with a very small force. The main body and the electronic device can be separated from the first substrate. Therefore, it is possible to easily transfer the electronic device, and it is possible to reduce costs and improve productivity.
本発明の表示装置によれば、支持層または保護層に設けられたコンタクトホールを介して電子デバイスに配線を接続するようにしたので、本発明の製造方法により転写された電子デバイスを配線により接続してアクティブマトリクス駆動回路を構成することができる。よって、高性能な電子デバイスを用いつつ、第2基板上におけるプロセスを簡便なものにすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。第2基板の材質の制約が小さくなり、フレキシブルな第2基板を使用することも可能となる。また、支持層を残すことにより、複雑に構成された電子デバイスの層内の応力分布を緩和することができ、更に信頼性を高めることができる。 According to the display device of the present invention, since the wiring is connected to the electronic device through the contact hole provided in the support layer or the protective layer, the electronic device transferred by the manufacturing method of the present invention is connected by the wiring. Thus, an active matrix driving circuit can be configured. Therefore, it is possible to simplify the process on the second substrate while using a high-performance electronic device, and it is possible to obtain effects such as an improvement in yield, productivity, and cost reduction. The restriction on the material of the second substrate is reduced, and a flexible second substrate can be used. Further, by leaving the support layer, the stress distribution in the layer of the electronic device configured in a complicated manner can be relaxed, and the reliability can be further improved.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図2ないし図4はこの製造方法を工程順に表したものである。まず、図2(A)に示したように、第1基板11に、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方よりなる犠牲層12を形成する(ステップS101)。
(First embodiment)
FIG. 1 shows a schematic flow of a method for manufacturing an electronic device according to a first embodiment of the present invention, and FIGS. 2 to 4 show this manufacturing method in the order of steps. First, as shown in FIG. 2A, a
第1基板11は、例えば、厚みが0.3mm〜5.0mmであり、ガラス,合成石英,サファイア,シリコン,セラミックスなど、電子デバイスを形成するのに適した材質であることが望ましい。
The
犠牲層12は、例えば、厚みが10nm〜100000nmであり、例えば、アルカリ金属の酸化物,炭酸化物,硫酸化物あるいは水酸化物、または、アルカリ土類金属の酸化物,炭酸化物,硫酸化物あるいは水酸化物により構成されている。
The
具体的には、アルカリ金属の酸化物,炭酸化物,硫酸化物あるいは水酸化物としては、例えば、酸化リチウム(Li2 O),炭酸リチウム(Li2 CO3 ),酸ナトリウム(炭酸ソーダ)(Na2 CO3 ),過炭酸ナトリウム(Na2 CO4 ),亜二チオン酸ナトリウム(亜ジチオン酸ナトリウム)(Na2 S2 O4 ),亜硫酸ナトリウム(Na2 SO3 ),亜硫酸水素ナトリウム(NaHSO3 ),硫酸ナトリウム(芒硝)(Na2 SO4 ),チオ硫酸ナトリウム(ハイポ)(Na2 S2 O3 ),亜硝酸ナトリウム(NaNO2 ),硝酸ナトリウム(NaNO3 ),硝酸カリウム(KNO3 ),亜硝酸カリウム(KNO2 ),亜硫酸カリウム(K2 SO3 ),硫酸カリウム(K2 SO4 ),炭酸カリウム(K2 CO3 ),炭酸水素カリウム(KHCO3 ),過炭酸カリウム(K2 CO4 )が挙げられる。 Specifically, as the alkali metal oxide, carbonate, sulfate or hydroxide, for example, lithium oxide (Li 2 O), lithium carbonate (Li 2 CO 3 ), sodium acid (sodium carbonate) (Na 2 CO 3 ), sodium percarbonate (Na 2 CO 4 ), sodium dithionite (sodium dithionite) (Na 2 S 2 O 4 ), sodium sulfite (Na 2 SO 3 ), sodium bisulfite (NaHSO 3) ), Sodium sulfate (sodium nitrate) (Na 2 SO 4 ), sodium thiosulfate (hypo) (Na 2 S 2 O 3 ), sodium nitrite (NaNO 2 ), sodium nitrate (NaNO 3 ), potassium nitrate (KNO 3 ), potassium nitrite (KNO 2), potassium sulfite (K 2 SO 3), potassium sulfate (K 2 SO 4), potassium carbonate (K 2 CO 3), potassium bicarbonate KHCO 3), include potassium carbonate (K 2 CO 4).
アルカリ土類金属の酸化物,炭酸化物,硫酸化物あるいは水酸化物としては、例えば、酸化ベリリウム(BeO),硫酸マグネシウム(MgSO4 ),酸化マグネシウム(MgO),炭酸マグネシウム(MgCO3 ),硫酸カルシウム(CaSO4 ),炭酸カルシウム(CaCO3 ),酸化カルシウム(CaO),水酸化カルシウム(Ca(OH)2 ),酸化ストロンチウム(SrO),チタン酸ストロンチウム(SrTiO3 ),クロム酸ストロンチウム(SrCrO4 ),ストロンチアン鉱(SrCO3 ,炭酸ストロンチウム),天青石(SrSO4 ,硫酸ストロンチウム),硝酸ストロンチウム(Sr(NO3 )2 ),過酸化バリウム(BaO2 ),酸化バリウム(BaO),水酸化バリウム(Ba(OH)2 ),チタン酸バリウム(BaTiO3 ),硫酸バリウム(BaSO4 ),炭酸バリウム(BaCO3 ),酢酸バリウム(Ba(CH3 COO)2 ),クロム酸バリウム(BaCrO4 )が挙げられる。 Examples of the alkaline earth metal oxide, carbonate, sulfate or hydroxide include beryllium oxide (BeO), magnesium sulfate (MgSO 4 ), magnesium oxide (MgO), magnesium carbonate (MgCO 3 ), and calcium sulfate. (CaSO 4 ), calcium carbonate (CaCO 3 ), calcium oxide (CaO), calcium hydroxide (Ca (OH) 2 ), strontium oxide (SrO), strontium titanate (SrTiO 3 ), strontium chromate (SrCrO 4 ) , Strontium ore (SrCO 3 , strontium carbonate), celestite (SrSO 4 , strontium sulfate), strontium nitrate (Sr (NO 3 ) 2 ), barium peroxide (BaO 2 ), barium oxide (BaO), barium hydroxide (Ba (OH) 2), barium titanate ( ATiO 3), barium sulfate (BaSO 4), barium carbonate (BaCO 3), barium acetate (Ba (CH 3 COO) 2 ), barium chromate (BaCrO 4) is.
次いで、図2(B)に示したように、犠牲層12の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS102)、このレジスト膜をマスクとしたエッチングにより、犠牲層12の一部を除去して所定の形状にパターニングする(ステップS103)。これにより、第1基板11の一部(電子デバイスの形成予定領域)に、犠牲層12が形成される。
Next, as shown in FIG. 2B, a resist film (not shown) is formed on the
続いて、図2(C)に示したように、第1基板11の全面に支持層13を形成する(ステップS104)。支持層13は、犠牲層12の上面に形成される部分については、後述する電子デバイス14の層内の応力分布に対して変形しない程度の剛性および厚みを有する一方、犠牲層12の側面に形成される部分については、後述する転写工程で容易に破断可能であることが望ましい。また、支持層13は、後述する犠牲層12のエッチングの際に電子デバイスが損傷を受けないための保護膜としての機能も有しており、上述した材料よりなる犠牲層12をエッチングする溶液に対して不溶な材料、またはエッチングレートが5分の1(1/5)程度以下の材料により構成されていることが好ましい。なお、支持層13は、必ずしも第1基板11の全面に形成される必要はなく、少なくとも犠牲層12を覆って形成されていればよい。
Subsequently, as shown in FIG. 2C, the
このような支持層13は、例えば、厚みが10nm〜100000nmであり、酸化物,窒化物,金属または樹脂により構成されている。酸化物としては、例えば、SiO2 ,Al2 O3 ,ZnO,NiO,SnO2 ,TiO2 ,VO2 ,In2 O3 が挙げられる。窒化物としては、例えば、SiNx ,GaN,InN,TiN,BN,AlN,ZrNが挙げられる。金属としては、例えば、Au,Ag,Pt,Cu,Cr,Ni,Al,Fe,Taが挙げられる。また、不純物を添加したAl−Nd合金、またはAlSiなどでもよい。樹脂としては、例えば、アクリル樹脂,エポキシ樹脂またはポリイミド樹脂が挙げられる。
Such a
そののち、図2(D)に示したように、犠牲層12の上に支持層13を間にして、電子デバイス14を形成する(ステップS105)。電子デバイス14は、図2ないし図4ではその詳細な構成を省略しているが、TFT,キャパシタ,抵抗,配線,透明電極,EL(Electro Luminescence)素子,カラーフィルタ,光学素子など、所望の機能を有する電子デバイスであればいかなるものでもよい。
After that, as shown in FIG. 2D, the
電子デバイス14を形成したのち、図2(E)に示したように、電子デバイス14の上に保護層15を形成する(ステップS106)。保護層15は、例えば、厚みが10nm〜100000nmであり、酸化物,窒化物または樹脂により構成されている。酸化物としては、例えば、SiO2 ,Al2 O3 ,ZnO,NiO,SnO2 ,TiO2 ,VO2 ,In2 O3 が挙げられる。窒化物としては、例えば、SiNx ,GaN,InN,TiN,BN,AlN,ZrNが挙げられる。樹脂としては、例えば、アクリル樹脂,エポキシ樹脂またはポリイミド樹脂が挙げられる。
After forming the
保護層15を形成したのち、保護層15の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし(ステップS107)、このレジスト膜をマスクとしたドライエッチングまたはウエットエッチングにより、図3に示したように、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS108)。
After forming the
犠牲層12の一部を露出させたのち、図4に示したように、エッチングにより犠牲層12を除去する(ステップS109)。これにより、転写用電子デバイス基板10が形成される。
After exposing a part of the
転写用電子デバイス基板10では、支持層13は、本体部13Aの両側に支持体13Bを有している。本体部13Aの上面には、電子デバイス14が形成されている。本体部13Aと第1基板11の表面との間には、犠牲層12が除去されたことにより間隙が形成されており、本体部13Aおよびその上の電子デバイス14は、支持体13Bにより、中空に浮いた状態で保持されている。
In the transfer
図5は、レジスト膜の下の犠牲層12のエッチングの様子を表す写真である。犠牲層12の厚みは200nm、材料はMgOとし、エッチング液としては2%王水を用いている。図5から分かるように、10secでエッチングが開始され、30secではほぼエッチングが完了しており、MgOよりなる犠牲層12は高速エッチングが可能であり、犠牲層12のエッチング時間を短縮し、生産性向上に有効であることが分かる。
FIG. 5 is a photograph showing how the
図6ないし図8は、犠牲層12のエッチング前から後述する転写工程までを工程順に、実験結果の写真と共に表したものである。なお、この実験では、第1基板11はガラス、犠牲層12はMgO、支持層13は厚み50nmのSiO2 、電子デバイス14は厚み50nmのクロム(Cr)蒸着膜、保護膜15は厚み200nmのSiO2 を用いた。図6(A)〜図6(C)は、保護層15および支持層13のパターニングが完了した状態を表している。図7(B)および図7(C)の写真は、犠牲層12のエッチングが完了した状態を表しており、犠牲層12が除去されたので、厚みの薄い支持層13の支持体13Bに干渉縞が生じている。
6 to 8 show the process from before the etching of the
犠牲層12を除去したのち、図7(A)に示したように、第2基板21を用意し、この第2基板21の表面に粘着層22を形成する(ステップS201)。第2基板21としては、シリコン(Si),合成石英,ガラス,金属,樹脂フィルム,紙など、さまざまなものが選択できる。転写工程が主に機械的なものであり、熱や光の制約を受けないからである。
After removing the
粘着層22は、第2基板21と電子デバイス14との密着を良好にするためのものであり、例えば、第2基板21の表面に紫外線硬化樹脂または熱硬化樹脂を塗布することにより形成する。また、粘着層22は、シリコーンゴム,ブタジエンゴムあるいはABS樹脂などの弾性樹脂を成膜することにより形成してもよい。この場合、いずれの樹脂においても、材料のヤング率が10GPa以下のものが望ましい。
The
続いて、同じく図7(A)に示したように、第2基板21の表面に設けられた粘着層22に第1基板11上の電子デバイス14を密着させる。第1基板11を分離すると、図8(A)に示したように、電子デバイス14が第2基板21に転写される(ステップS301)。図8(B),図8(C)は、転写後の状態を表している。本体部13A上の電子デバイス14は、支持体13Bにより中空に浮いた状態で保持されているので、非常に小さな力で支持体13Bを破断させることができ、本体部13Aおよび電子デバイス14を第1基板11から分離させ、第2基板21に容易に転写することが可能となる。
Subsequently, as shown in FIG. 7A, the
なお、図6ないし図8では、電子デバイス14としてクロム膜を形成した場合の実験結果を示したが、例えば図9ないし図11に示した他の電子デバイス14を形成した場合にも、上述した製造方法を適用可能である。図9は、支持層13上に、ゲート電極111,ゲート絶縁膜112,水素化アモルファスシリコン層113,n+アモルファスシリコン層114およびソース・ドレイン電極115を順に形成したTFTの例を表している。ゲート電極111は、例えば、厚みが200nmであり、クロム(Cr)により構成されている。ゲート絶縁膜112は、例えば、厚みが300nmであり、窒化ケイ素(SiNx )により構成されている。水素化アモルファスシリコン層113は、例えば、厚みが300nmであり、水素化アモルファスシリコン(a−Si:H)により構成されている。n+アモルファスシリコン層114は、例えば、厚みが50nmであり、n+アモルファスシリコン(n+a−Si:H)により構成されている。ソース・ドレイン電極115は、例えば、厚みが200nmであり、クロム(Cr)により構成されている。
6 to 8 show the experimental results when the chromium film is formed as the
図10は、支持層13上に、電極121,絶縁膜122および電極123を順に形成したキャパシタの例を表している。電極121は、例えば、厚みが200nmであり、クロム(Cr)により構成されている。絶縁膜122は、例えば、厚みが200nmであり、二酸化ケイ素(SiO2 )により構成されている。電極123は、例えば、厚みが200nmであり、クロム(Cr)により構成されている。
FIG. 10 shows an example of a capacitor in which an electrode 121, an insulating film 122, and an electrode 123 are formed in this order on the
図11は、支持層13上に、透明電極131,絶縁膜132,EL層133,絶縁膜134および電極135を順に形成したEL素子(無機EL素子)の例を表している。透明電極131は、例えば、厚みが400nmであり、ITOにより構成されている。絶縁膜132は、例えば、厚みが100nmであり、二酸化ケイ素(SiO2 )により構成されている。EL層133は、例えば、厚みが1μmであり、ZnS:Mnにより構成されている。絶縁膜134は、例えば、厚みが5μmであり、SiNx により構成されている。電極135は、例えば、厚みが500nmであり、クロム(Cr)により構成されている。
FIG. 11 shows an example of an EL element (inorganic EL element) in which a transparent electrode 131, an insulating film 132, an
電子デバイス14を第2基板21に転写したのち、電子デバイス14をより強固に第2基板21に固定するために、図12ないし図14に示したような処理を行ってもよい(ステップS302)。なお、図12ないし図14では、電子デバイス14として図9に示したTFTを形成した場合を表している。
After transferring the
(固定方法1)
例えば、図12(A)に示したように、電子デバイス14または保護層15の表面と粘着層22の表面とをシラノール基(SiOH)で修飾し、転写後に120℃程度で過熱、脱水することにより、図12(B)に示したように、Si−O−Si結合を形成して固定する。このとき、電子デバイス14または保護層15の表面に、SiO2 などの酸化物よりなる膜(図示せず)を形成し、O2 プラズマ処理,UV−O3 処理,オゾン水処理により水酸基で修飾してもよい。
(Fixing method 1)
For example, as shown in FIG. 12 (A), the surface of the
(固定方法2)
図13(A)に示したように、電子デバイス14または保護層15の表面と粘着層22の表面とに、それぞれ特性が異なるが、接触することで化学的に結合する官能基を有するシランカップリング剤を成膜する。図13(B)に示したように、それぞれの処理が行われた電子デバイス14または保護層15と粘着層22とを密着させて、過熱することで化学結合を促す。
(Fixing method 2)
As shown in FIG. 13 (A), the surface of the
シランカップリング剤の組み合わせとしては、以下のものが挙げられる。
1.イソシアネート基を有するシランカップリング剤とアミノ基を有するシランカップリング剤
例)イソシアネート基を有するシランカップリング剤の例
3−イソシアネートプロピルトリエトキシシラン
3−イソシアネートプロピルトリクロロシラン
例)アミノ基を有するシランカップリング剤の例
N−2(アミノエチル)3−アミノプロピルメチルジメトキシシラン
N−2(アミノエチル)3−アミノプロピルトリメトキシシラン
3−アミノプロピルトリメトキシシラン
Examples of combinations of silane coupling agents include the following.
1. Silane coupling agent having isocyanate group and silane coupling agent having amino group Example) Example of silane coupling agent having isocyanate group 3-Isocyanatepropyltriethoxysilane 3-Isocyanatepropyltrichlorosilane Example) Silane cup having amino group Examples of ring agents N-2 (aminoethyl) 3-aminopropylmethyldimethoxysilane N-2 (aminoethyl) 3-aminopropyltrimethoxysilane 3-aminopropyltrimethoxysilane
2.エポキシ基を有するシランカップリング剤とアミノ基を有するシランカップリング剤
例)エポキシ基を有するシランカップリング剤の例
2−(3、4エポキシシクロヘキシル)エチルトリメトキシシラン
3−グリシドキシプロピルトリメトキシシラン
3−グリシドキシプロピルトリエトキシシラン
例)アミノ基を有するシランカップリング剤の例
N−2(アミノエチル)3−アミノプロピルメチルジメトキシシラン
N−2(アミノエチル)3−アミノプロピルトリメトキシシラン
3−アミノプロピルトリメトキシシラン
2. Example of Silane Coupling Agent Having Epoxy Group and Silane Coupling Agent Having Amino Group) Example of Silane Coupling Agent Having Epoxy Group 2- (3,4 Epoxycyclohexyl) ethyltrimethoxysilane 3-Glycidoxypropyltrimethoxy Silane 3-glycidoxypropyltriethoxysilane Example) Examples of silane coupling agents having amino groups N-2 (aminoethyl) 3-aminopropylmethyldimethoxysilane N-2 (aminoethyl) 3-aminopropyltrimethoxysilane 3-aminopropyltrimethoxysilane
(固定方法3)
図14(A)に示したように、保護層15の表面に特定の金属、例えばAu,Ag,Cu,Pd,Ptなどの金属膜15Aを形成し、粘着層22の表面に以下の官能基を有するシランカップリング剤を修飾する。図14(B)に示したように、それぞれの処理が行われた電子デバイス14または保護層15と粘着層22とを密着させて、過熱することで化学結合を促す。
(Fixing method 3)
As shown in FIG. 14A, a
1.メルカプト基
例)3−メルカプトプロピルメチルジメトキシシラン
3−メルカプトプロピルトリメトキシシラン
2.アミノ基
例)N−2(アミノエチル)3−アミノプロピルメチルジメトキシシラン
N−2(アミノエチル)3−アミノプロピルトリメトキシシラン
3−アミノプロピルトリメトキシシラン
3.フェニル基
例)フェニルトリエトキシシラン
1. Example of mercapto group) 3-mercaptopropylmethyldimethoxysilane 3-mercaptopropyltrimethoxysilane2. 2. Amino group example) N-2 (aminoethyl) 3-aminopropylmethyldimethoxysilane N-2 (aminoethyl) 3-aminopropyltrimethoxysilane 3-aminopropyltrimethoxysilane Phenyl group example) Phenyltriethoxysilane
このように本実施の形態の電子デバイスの製造方法では、犠牲層12として、アルカリ金属の酸化物およびアルカリ土類金属の酸化物の少なくとも一方を用いるようにしたので、高速エッチングが可能であると共に、300℃以上の高温なプロセスも許容できる。よって、真空蒸着,スパッタあるいはCVDなどのさまざまな成膜方法およびフォトリソグラフィを含む一般的な半導体製造技術を利用して、旧来と同様の高い性能や信頼性をもつ電子デバイス14を形成することができる。また、電子デバイス14は、犠牲層12の上に支持層13を間にして形成するようにしたので、犠牲層12を除去する際のエッチングによってダメージを受けるおそれをなくすことができる。
As described above, in the electronic device manufacturing method of the present embodiment, at least one of an alkali metal oxide and an alkaline earth metal oxide is used as the
また、本実施の形態の転写用電子デバイス基板10では、本体部13A上の電子デバイス14を、支持体13Bにより第1基板11の表面から間隙をあけて保持するようにしたので、非常に小さな力で支持体13Bを破断させ、本体部13Aおよび電子デバイス14を第1基板11から分離することができる。よって、電子デバイス14を容易に転写することが可能となり、低コスト化および生産性の向上を図ることができる。
In addition, in the
(第2の実施の形態)
図15は、本発明の第2の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図16はこの製造方法を工程順に表したものである。本実施の形態は、複数の電子デバイス14の一部を選択的に第2基板21に転写するようにしたものである。
(Second Embodiment)
FIG. 15 shows a schematic flow of the electronic device manufacturing method according to the second embodiment of the present invention, and FIG. 16 shows this manufacturing method in the order of steps. In the present embodiment, a part of the plurality of
まず、図16(A)に示したように、図2(A)ないし図2(E)および図3に示した工程により、第1の実施の形態と同様にして、第1基板11に、犠牲層12,支持層13,電子デバイス14および保護層15を形成し、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS101〜ステップS108)
First, as shown in FIG. 16A, the steps shown in FIGS. 2A to 2E and FIG. 3 are performed on the
犠牲層12の一部を露出させたのち、図示しないレジスト膜を形成し、このレジスト膜を、フォトリソグラフィにより所定の形状にパターニングし(ステップS401)、第2基板21に転写したい電子デバイス14のみを露出させ、それ以外の電子デバイス14をレジスト膜で覆う。そののち、図16(B)に示したように、このレジスト膜をマスクとしたエッチングにより、第2基板21に転写したい電子デバイス14の犠牲層12を除去する(ステップS402)。
After exposing a part of the
転写したい電子デバイス14の犠牲層12を除去したのち、図7(A)に示した工程により、第1の実施の形態と同様にして、第2基板21を用意し、この第2基板21の表面に粘着層22を形成する(ステップS201)。
After removing the
続いて、第2基板21の表面に設けられた粘着層22に第1基板11上の電子デバイス14を密着させる。第1基板11を分離すると、図16(C)に示したように、犠牲層12を除去した電子デバイス14のみが選択的に第2基板21に転写される(ステップS403)。その際、図12ないし図14に示した工程により、第1の実施の形態と同様にして電子デバイス14の固定を行うようにしてもよい(ステップS302)。
Subsequently, the
第1基板11に残った電子デバイス14は、同様にして選択転写を繰り返し行うことができる。また、第1基板11は、すべての電子デバイス14が抜き取られた時点で、不要物をエッチング除去し、第1基板11を再利用することができる。第1基板11は、数1で表される回数、繰り返して利用することができる。
The
(数1)
第1基板11の繰り返し利用回数N=
(第1基板11上の電子デバイス14の個数)/(第2基板21に必要な電子デバイス14の個数)
(Equation 1)
Number of repeated uses N of the
(Number of
このような選択転写は、例えば図17に示したような応用例が可能である。すなわち、まず、図17(A),図17(B)および図17(C)に示したように、3枚の別々の第1基板11A,11B,11Cに、電子デバイス14としてTFT,キャパシタCs,受光素子PDをそれぞれ形成する。次いで、図17(D)に示したように、1回目の選択転写工程で、第1基板11AからTFTを第2基板21に転写する。続いて、図17(E)に示したように、2回目の選択転写工程で、第1基板11BからキャパシタCsを第2基板21に追加して転写する。そののち、図17(F)に示したように、3回目の選択転写工程で、第1基板11Cから受光素子PDを第2基板21に追加して転写する。受光素子PDを選択転写したのち、図17(G)に示したように、転写されたTFT,キャパシタCsおよび受光素子PDの間に配線Wを形成する。なお、配線工程については後述する。
Such selective transfer can be applied, for example, as shown in FIG. That is, first, as shown in FIG. 17A, FIG. 17B, and FIG. 17C, three separate
この応用例では、TFT,キャパシタCsおよび受光素子PDを別々の第1基板11A〜11C上に作製するので、個々の素子の高機能化を図ることができる。通常は、これらを同一の基板上に作製するため、製造工程の観点から一部の層を共通化し、そのために個々の素子としてみた場合に最も望ましい性能から外れた設計をする必要がある場合もあるからである。また、第1基板11A〜11Cとしては、合成石英やシリコン(Si)ウェハーなど多様化できる。第2基板21の選択範囲が広がることは第1の実施の形態と同様である。また、第1基板11上に電子デバイス14を高密度に配置することができるので、エッチングなどで除去される材料を少なくして有効利用することができ、高生産性化が可能となり、多面取りが不要となる。
In this application example, since the TFT, the capacitor Cs, and the light receiving element PD are manufactured on the separate
更に、電子デバイス14の転写を、第1基板11よりも大きな第2基板21に対して繰り返し行うことで、大型基板のデバイス製造が可能となる。転写装置および配線形成工程は、大型基板に適応したものでなければならないが、大型基板用のTFT製造工程は不要であり、初期の設備投資を大幅に抑えられるという利点もある。
Furthermore, by repeatedly transferring the
このように本実施の形態では、第2基板21に転写したい電子デバイス14の犠牲層12を除去して、その電子デバイス14のみを選択的に第2基板21に転写するようにしたので、第1基板11に高密度に配置された複数の電子デバイス14の一部を、容易に選択転写することができる。
As described above, in this embodiment, the
(選択転写の他の方法)
なお、選択転写方法としては、上述したように転写したい電子デバイス14の犠牲層12を除去する(犠牲層12の選択エッチング)ほか、第2基板21上の粘着層22のパターン化を行う方法もある。以下、変形例1〜3としてそれらの方法について説明する。
(Other methods of selective transfer)
As a selective transfer method, as described above, there is also a method of patterning the
(変形例1:紫外線硬化樹脂よりなる粘着層22の選択的硬化)
粘着層22を紫外線硬化樹脂により構成した場合の方法である。紫外線硬化樹脂は、光を照射するとその部分の樹脂が重合して硬度が高まると同時に、接着性を失う。その特徴を利用して、図18(A)に示したように、粘着層22の領域22A(電子デバイス14を転写する領域)には紫外線を照射せず、領域22B(電子デバイス14を転写しない領域)のみに紫外線を選択的に照射して、紫外線硬化樹脂の接着性を失わせる。そののち、第1の実施の形態と同様にして第2基板21上の粘着層22に第1基板11上の電子デバイス14を密着させる。そののち、第1基板11を分離すると、図18(B)および図18(C)に示したように、粘着層22の紫外線を照射しなかった領域22Aのみに電子デバイス14が転写される。この場合、フォトマスクをプロキシミティ露光することで、容易に粘着層22に紫外線を選択的に照射することができる。紫外線硬化樹脂の厚みは0.1μm〜100μm程度が望ましい。
(Modification 1: Selective curing of the
This is a method when the
(変形例2:粘着層22の凹凸の形成)
図19(A)に示したように、第2基板21上に、例えばスピンコートまたはスリットコートにより、紫外線硬化樹脂または熱硬化樹脂を成膜し、粘着層22を形成したのち、エンボス法により凹凸を形成する。凸部22Cが、第1基板11上の転写すべき電子デバイス14と重なるように位置合わせして、第2基板21上の粘着層22の凸部22Cに第1基板11上の電子デバイス14を密着させる。そののち、第1基板11を分離すると、図19(B)および図19(C)に示したように、凸部22Cに電子デバイス14が転写される。この過程で必要に応じて紫外線照射を行ったり、過熱してもよい。樹脂の厚みは0.1μm〜100μm程度が望ましい。凸部22Cの高さは、例えば500nm以上であることが望ましい。
(Modification 2: Formation of irregularities in the adhesive layer 22)
As shown in FIG. 19A, an ultraviolet curable resin or a thermosetting resin is formed on the
なお、粘着層22の凸部22Cは、エンボス法のほか、レプリカ法により形成してもよいし、直接加工により形成してもよい。レプリカ法とは、所望の形状と反転した凹凸を平坦度の高いガラス基板などの上にフォトレジストにより形成し、その上に上述した樹脂を流し込み、加熱硬化させたのち、第2基板21上に写し取る方法である。また、直接加工法とは、第2基板21上に上述した樹脂を所望の厚みで塗布して、加熱硬化したのち、酸素プラズマによって表面を酸化、親水化してフォトレジストを塗布し、所望のパターンを形成し、このレジストをマスクとしたドライエッチングにより、不要な樹脂を除去する方法である。
In addition, the
(変形例3:転写阻害膜)
まず、図20に示したように、例えばPES(polyethersulphone )フィルムよりなる第2基板21上に、例えばシリコーンゴムの一種であるPDMS(ポリジメチルシロキサン)などの弾性樹脂よりなる粘着層22を形成する。樹脂の厚みは1μm〜10000μm程度が望ましい。
(Modification 3: Transcription inhibition film)
First, as shown in FIG. 20, an
次いで、同じく図20に示したように、例えば印刷またはフォトリソグラフィなどの方法により、粘着層22上の、電子デバイス14を転写しない領域に、転写阻害膜23を形成する。
Next, as shown in FIG. 20, a
この転写阻害膜23は、例えば、ヤング率が10PGa以上であり、厚みは1nm〜1mmであり、かつ転写される電子デバイス14の厚みよりも薄いことが望ましい。転写阻害膜23が薄膜であったとしても、粘着層22の表面を転写阻害膜23で覆うことにより、粘着層22が電子デバイス14と密着することが困難となり、転写を阻害することが可能だからである。転写阻害膜23の構成材料としては、SiO2 ,SiNx のほか、Au,Ag,Cu,Ni,Cr,Ti,Alなどの金属、PTFE(ポリテトラフルオロエチレン)などのフッ素樹脂、ポリイミド,フォトレジストなどが挙げられる。
For example, the
続いて、図21に示したように、粘着層22の転写阻害膜23で覆われていない領域22Aが、第1基板11上の転写すべき電子デバイス14と重なるように位置合わせして、第2基板21上の粘着層22の領域22Aに第1基板11上の電子デバイス14を密着させる。必要に応じて、図22(A)に示したようにステージ24上でローラ25により加圧してもよい。加圧力は例えば0.1MPa程度とすることができる。
Subsequently, as shown in FIG. 21, the
そののち、第1基板11を分離すると、図22(B)および図22(C)に示したように、粘着層22の転写阻害膜23で覆われていない領域22Aに電子デバイス14が転写される。
After that, when the
なお、転写阻害膜23は、単層であってもよいが、図23に示したように、第1転写阻害膜23Aと第2転写阻害膜23Bとの積層構造としてもよい。第1転写阻害膜23Aは、粘着層22との密着性を高めるものであり、例えば、Au,Ag,Cu,Ni,Cr,Ti,Alなどの金属により構成する。第2転写阻害膜23Bは、例えばPTFEなどのフッ素樹脂により構成することが好ましい。より転写しにくくすることができ、歩留まりを上げることができるからである。
The
なお、これら変形例1〜3では、第1の実施の形態と同様にすべての電子デバイス14の犠牲層12を除去した場合について説明したが、変形例1〜3と第2の実施の形態とを組み合わせて、転写したい電子デバイス14の犠牲層12のみを除去したのち、変形例1〜3のいずれかの方法で選択転写を行うようにしてもよい。
In the first to third modifications, the case where the
(支持層13の形状の条件)
以上の第1および第2の実施の形態、並びに変形例1〜3で説明した電子デバイスの製造方法において、電子デバイス14を容易に転写するための支持層13の形状の条件は、以下の通りである。
(Conditions for the shape of the support layer 13)
In the electronic device manufacturing method described in the first and second embodiments and the first to third modifications, the conditions of the shape of the
図24に示したように、電子デバイス14は、第1基板11上において、支持体13Bで支えられて中空に浮いた状態となる。このとき、支持体13Bは、電子デバイス14に対して90°〜150°程度の傾きaを持って形成されていることが好ましい。これにより、支持体13Bが水平または水平に近い場合と比べて、電子デバイス14の転写時に、その屈曲部に応力が集中し、優先的に破断させることが可能となるからである。
As shown in FIG. 24, the
また、支持体13Bの幅は、電子デバイス14の幅に比べて1:1以下であることが望ましい。より高密度に電子デバイス14を配置することによって生産性の面で高い効果を得ることができるからである。
In addition, the width of the
更に、転写の条件として、電子デバイス14と第2基板21との密着応力をσ(D2)、密着面積をA(D2)として、支持体13Bの材料の破断応力をσ(sus)、支持体13Bの幅をw(sus)、支持体13Bの厚みをt(sus)、電子デバイス14あたりの支持体13Bの本数をnとすると、数2が成り立つことが望ましい。
Furthermore, as the transfer conditions, the adhesion stress between the
(数2)
σ(D2)×A(D2)>σ(sus)×w(sus)×t(sus)×n
(Equation 2)
σ (D2) × A (D2)> σ (sus) × w (sus) × t (sus) × n
(第3の実施の形態)
図25は、本発明の第3の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図26はこの製造方法を工程順に表したものである。本実施の形態は、電子デバイス14をいったん中継基板31に選択転写したのち、中継基板31から第2基板21に転写するようにしたものである。
(Third embodiment)
FIG. 25 shows a schematic flow of a manufacturing method of an electronic device according to the third embodiment of the present invention, and FIG. 26 shows this manufacturing method in the order of steps. In the present embodiment, the
まず、図26(A)に示したように、図2(A)ないし図2(E)および図3に示した工程により、第1の実施の形態と同様にして、第1基板11に、犠牲層12,支持層13,電子デバイス14および保護層15を形成し、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS101〜ステップS108)
First, as shown in FIG. 26 (A), the
次いで、第2の実施の形態と同様にして、図示しないレジスト膜を形成し、このレジスト膜をフォトリソグラフィにより所定の形状にパターニングし(ステップS401)、第2基板21に転写したい電子デバイス14のみを露出させ、それ以外の電子デバイス14をレジスト膜で覆う。続いて、図26(B)に示したように、このレジスト膜をマスクとしたエッチングにより、第2基板21に転写したい電子デバイス14の犠牲層12を除去する(ステップS402)。
Next, similarly to the second embodiment, a resist film (not shown) is formed, this resist film is patterned into a predetermined shape by photolithography (step S401), and only the
そののち、図26(C)に示したように、ガラスまたは樹脂フィルムよりなる中継基板31を用意し、この中継基板31の表面に粘着層32を形成する。粘着層32は、シリコーンゴム(例えば、PDMS)を成膜することによって形成してもよいし、または、紫外線照射により固着力が低下する粘着剤を成膜することによって形成してもよい。
After that, as shown in FIG. 26C, a
中継基板31に粘着層32を形成したのち、同じく図26(C)に示したように、中継基板31の粘着層32に第1基板11上の電子デバイス14を密着させる。そののち、第1基板11を分離すると、犠牲層12を除去した電子デバイス14のみが選択的に中継基板31に転写される(ステップS501)。
After forming the
電子デバイス14を中継基板31に選択的に転写したのち、図7(A)に示した工程により、第1の実施の形態と同様にして、第2基板21を用意し、この第2基板21の表面に粘着層22を形成する(ステップS201)。
After selectively transferring the
続いて、第2基板21の表面に設けられた粘着層22に、第1基板11上の電子デバイス14を密着させる。そののち、第1基板11を分離すると、図26(D)に示したように、電子デバイス14が中継基板31から第2基板21に転写される(ステップS301)。中継基板31の粘着層32がシリコーンゴムよりなるものであれば、電子デバイス14は中継基板31に仮接着されている状態であるので、容易に第2基板21へと転写される。また、中継基板31の粘着層32が、紫外線で固着力が低下する樹脂よりなるものであれば、紫外線を照射しながら転写する必要がある。なお、その際、図12ないし図14に示した工程により、第1の実施の形態と同様にして電子デバイス14の固定を行うようにしてもよい(ステップS302)。
Subsequently, the
第1基板11に残った電子デバイス14は、第2の実施の形態と同様にして選択転写を繰り返し行うことができる。
The
このように本実施の形態では、電子デバイス14を中継基板31に転写したのちに第2基板21に転写するようにしたので、第2基板21に転写された電子デバイス14の表裏の位置関係を、第1基板11上における転写前の状態と同じにすることができる。よって、後述するように、コンタクトホールの形成を、転写前または犠牲層12のエッチング前に行うことも可能となり、生産性を更に向上させることができる。
As described above, in this embodiment, since the
なお、本実施の形態では、電子デバイス14を中継基板31に選択転写したのちに第2基板21に転写するようにしたが、電子デバイス14をすべて中継基板31に転写したのち、中継基板31から第2基板21に選択転写するようにしてもよい。
In the present embodiment, the
(変形例4)
図27は、本発明の変形例4に係る電子デバイスの製造方法の概略的な流れを表すものであり、図28および図29はこの製造方法を工程順に表したものである。本変形例は、中継基板31上の粘着層32に電子デバイス14を選択転写する際に、粘着層32に、変形例2の粘着層22の凸部22Cと同様の凸部32Cを形成するようにしたものである。このことを除いては、本変形例4は第3の実施の形態と同様であり、本変形例4の効果についても第3の実施の形態と同様である。
(Modification 4)
FIG. 27 shows a schematic flow of a manufacturing method of an electronic device according to the fourth modification of the present invention, and FIGS. 28 and 29 show this manufacturing method in the order of steps. In this modified example, when the
まず、図28(A)に示したように、図2(A)ないし図2(E)および図3に示した工程により、第1の実施の形態と同様にして、第1基板11に、犠牲層12,支持層13,電子デバイス14および保護層15を形成し、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS101〜ステップS108)。
First, as shown in FIG. 28A, the steps shown in FIGS. 2A to 2E and FIG. 3 are performed on the
次いで、図28(B)に示したように、図4に示した工程により、第1の実施の形態と同様にして、エッチングにより犠牲層12を除去する(ステップS109)。
Next, as shown in FIG. 28B, the
続いて、中継基板31に、凸部32Cを有する粘着層32を形成する。凸部32Cは、レプリカ法により形成してもよいし、直接加工により形成してもよい。レプリカ法とは、所望の形状と反転した凹凸を平坦度の高いガラス基板などの上にフォトレジストにより形成し、その上にPDMSなどのシリコーンゴムを流し込み、加熱硬化させたのち、中継基板31上に写し取る方法である。また、直接加工法とは、中継基板31上にPDMSなどのシリコーンゴムを所望の厚みで塗布して、加熱硬化したのち、酸素プラズマによって表面を酸化、親水化してフォトレジストを塗布し、所望のパターンを形成し、このレジストをマスクとしたドライエッチングにより、不要なシリコーンゴムを除去する方法である。
Subsequently, the
そののち、中継基板31の粘着層32の凸部32Cに第1基板11上の電子デバイス14を密着させ、第1基板11を分離すると、図28(C)に示したように、凸部32Cに接触した電子デバイス14のみが選択的に中継基板31に転写される(ステップS501)。
After that, when the
電子デバイス14を中継基板31に選択的に転写したのち、図7(A)に示した工程により、第1の実施の形態と同様にして、第2基板21を用意し、この第2基板21の表面に粘着層22を形成する(ステップS201)。
After selectively transferring the
続いて、図29(A)に示したように、第2基板21の表面に設けられた粘着層22に、中継基板31上の電子デバイス14を密着させる。そののち、中継基板31を分離すると、図29(B)に示したように、電子デバイス14が中継基板31から第2基板21に転写される(ステップS301)。中継基板31の粘着層32は、シリコーンゴムよりなるので、電子デバイス14は容易に第2基板21へと転写される。なお、その際、図12ないし図14に示した工程により、第1の実施の形態と同様にして電子デバイス14の固定を行うようにしてもよい(ステップS302)。
Subsequently, as illustrated in FIG. 29A, the
なお、本変形例では、粘着層32をシリコーンゴムにより構成した場合について説明したが、粘着層32を紫外線で固着力が低下する樹脂により構成してもよい。
In addition, although this modification demonstrated the case where the
(第4の実施の形態)
図30および図31は、本発明の第4の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図32ないし図38はこの製造方法を工程順に表したものである。本実施の形態では、電子デバイス14としてアモルファスシリコン薄膜トランジスタ(a−Si:H/TFT)を形成し、この電子デバイス14を転写したのち配線を行う場合について説明する。
(Fourth embodiment)
30 and 31 show a schematic flow of a manufacturing method of an electronic device according to the fourth embodiment of the present invention, and FIGS. 32 to 38 show this manufacturing method in the order of steps. is there. In the present embodiment, a case where an amorphous silicon thin film transistor (a-Si: H / TFT) is formed as the
まず、図32(A)に示したように、第1の実施の形態と同様にして、第1基板11に犠牲層12を形成する(ステップS101)。第1基板11としては、例えば液晶ディスプレイ用ガラス(例えば、コーニング社製♯1737ガラス、厚み0.7mm)を用いる。犠牲層12としては、例えば蒸着法により、非晶質な酸化マグネシウム(MgO)を200nmの厚みで成膜する。
First, as shown in FIG. 32A, the
次いで、図32(B)に示したように、第1の実施の形態と同様にして、犠牲層12をエッチングにより所定の形状にパターニングし、第1基板11の一部(電子デバイスの形成予定領域)に犠牲層12を形成する(ステップS102,ステップS103)。エッチング液としては、例えば、硝酸:5%、塩化水素:20%、水:75%の混合溶液を用いる。
Next, as shown in FIG. 32B, in the same manner as in the first embodiment, the
続いて、図32(C)に示したように、第1の実施の形態と同様にして、支持層13を形成する(ステップS104)。支持層13としては、例えばプラズマCVD法により、SiO2 を100nmの厚みで成膜する。
Subsequently, as shown in FIG. 32C, the
そののち、犠牲層12の上に支持層13を間にして、電子デバイス14としてa−Si:H/TFTを形成する(ステップS105、ステップS601〜ステップS613)。
After that, an a-Si: H / TFT is formed as the
すなわち、まず、支持層13の上に、例えばスパッタリングにより、例えばクロム(Cr)よりなるゲート電極層(図示せず)を200nmの厚みで形成する(ステップS601)。次いで、このゲート電極層の上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS602)、このレジスト膜をマスクとしたウェットエッチングにより、ゲート電極層を所定の形状に成形する(ステップS603)。これにより、図32(D)に示したように、ゲート電極41を形成する。
That is, first, a gate electrode layer (not shown) made of, for example, chromium (Cr) is formed on the
次いで、図32(E)に示したように、例えばプラズマCVD法により、ゲート絶縁膜として、例えばSiNx よりなる絶縁膜42を300nmの厚みで形成する(ステップS604)。
Next, as shown in FIG. 32E, an insulating
続いて、図33(A)に示したように、例えばプラズマCVD法により、水素化アモルファスシリコン層43を200nmの厚みで形成し(ステップS605)、更に、例えばプラズマCVD法により、SiNx よりなるエッチングストッパー層44を50nmの厚みで形成する(ステップS606)。
Subsequently, as shown in FIG. 33A, a hydrogenated
そののち、図33(B)に示したように、エッチングストッパー層44の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS607)、燐酸を用いたウェットエッチングにより、エッチングストッパー層44を所定の形状に成形する(ステップS608)。同様にして、フォトリソグラフィおよびエッチングにより水素化アモルファスシリコン層43および絶縁膜42を所定の形状にパターニングする。エッチングは例えばドライエッチングによる。
After that, as shown in FIG. 33B, a resist film (not shown) is formed on the
絶縁膜42をパターニングしたのち、図33(C)に示したように、例えばプラズマCVD法により、不純物添加をしたアモルファスシリコン層(n+a−Si:H)45を50nmの厚みで形成する(ステップS609)。
After patterning the insulating
続いて、同じく図33(C)に示したように、例えばスパッタリング法により、クロム(Cr)よりなるソース/ドレイン電極層46Aを200nmの厚みで形成する(ステップS610)。そののち、ソース/ドレイン電極層46Aの上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS611)、このレジスト膜をマスクとしたウェットエッチングにより、ソース/ドレイン電極層46Aを所定の形状に成形する(ステップS612)。これにより、図34(A)に示したように、ソース/ドレイン電極46を形成する。
Subsequently, as shown in FIG. 33C, a source /
続いて、図34(B)に示したように、ソース/ドレイン電極46をマスクとしたドライエッチングにより、n+a−Si層45を所定の形状に成形する(ステップS613)。以上により、電子デバイス14が形成される。
Subsequently, as shown in FIG. 34B, the n +
電子デバイス14を形成したのち、図34(C)に示したように、第1の実施の形態と同様にして、電子デバイス14の上に保護層15を形成する(ステップS106)。
After forming the
保護層15を形成したのち、図35に示したように、第1の実施の形態と同様にして、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS107,ステップS108)。
After forming the
犠牲層12の一部を露出させたのち、図36に示したように、エッチングにより犠牲層12を除去する(ステップS109)。エッチング液としては、例えば、硝酸:10%、塩化水素:20%、水:70%の混合溶液を用いる。
After exposing a part of the
犠牲層12を除去したのち、図20に示した工程により、変形例3と同様にして、第2基板21を用意し、この第2基板21の表面に粘着層22を形成する(ステップS201)。第2基板21としては、例えばPESフィルム(住友ベークライト社製「スミライト(登録商標)」FS−1300)を用いる。粘着層22は、例えばダイコータを用い、PDMS(東レ・ダウコーニング社製「SYLGARD184」)を100μmの厚みで成膜し、65℃で12時間硬化させることにより形成する。
After removing the
次いで、同じく図20に示した工程により、変形例3と同様にして、粘着層22上の、電子デバイス14を転写しない領域に転写阻害膜23を形成する。転写阻害膜23は、例えば蒸着法によりクロム(Cr)を20nmの厚みで成膜し、フォトリソグラフィによりパターニング加工する。
Next, similarly to the third modification, the
続いて、図21に示した工程により、変形例3と同様にして、粘着層22の転写阻害膜23で覆われていない領域22Aが、第1基板11上の転写すべき電子デバイス14と重なるように位置合わせして、密着させる。位置合わせには、例えばコンタクトアライナーを用いる。また、転写阻害膜23その他のクロム(Cr)膜を形成するのと同時に、第1基板11および第2基板21のそれぞれに、位置合わせのためのアライメントマークを形成しておき、このアライメントマークを用いて位置合わせを行う。
Subsequently, in the same manner as in the third modification, the
そののち、重ね合わせられた第1基板11および第2基板21をアライナーから取り外し、図22(A)に示した工程により、変形例3と同様にして、ステージ24上でローラ25により加圧する。加圧力は例えば0.1MPa程度とする。
After that, the superimposed
続いて、第1基板11を分離すると、図22(B)および図22(C)に示した工程により、変形例3と同様に、粘着層22の転写阻害膜23で覆われていない領域に電子デバイス14が選択的に転写される(ステップS403)。その際、図12ないし図14に示した工程により、第1の実施の形態と同様にして電子デバイス14の固定を行うようにしてもよい(ステップS302)。
Subsequently, when the
そののち、図37(A)に示したように、第2基板21に孤立して積載された電子デバイス14の上にレジスト膜51を形成し、フォトリソグラフィによりレジスト膜51を所定の形状にパターニングし(ステップS303)、図37(B)および図38(A)に示したように、レジスト膜51をマスクとして、例えばフッ化アンモニウムを用いたウェットエッチングにより、支持層13にコンタクトホール13Cを設け、レジスト膜51を剥離する(ステップS304)。コンタクトホール13Cは、図38(B)に示したように、ソース/ドレイン電極46およびゲート電極41上に形成される。
After that, as shown in FIG. 37A, a resist film 51 is formed on the
続いて、第2基板21の全面に、例えばスパッタリングまたは蒸着などの成膜法により、配線層として、図示しないクロム(Cr)膜を形成する(ステップS305)。このクロム膜は、転写阻害膜23が形成されている部分にも重ねて形成される。なお、配線層の構成材料は、クロムのほか、Al,Cu,Tiまたはそれらを含む合金でもよい。
Subsequently, a chromium (Cr) film (not shown) is formed as a wiring layer on the entire surface of the
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし(ステップS306)、このレジスト膜をマスクとしたウェットエッチングによりクロム膜および転写阻害膜23をパターニングして、図39に示したように、電子デバイス14のゲート電極41上に形成されたコンタクトホール13Cを介して、ゲート電極41とゲート配線X1とを接続する(ステップS307)。
Thereafter, a resist film (not shown) is formed on the chromium film, the resist film is patterned into a predetermined shape by photolithography (step S306), and the chromium film and the
ゲート配線X1を形成したのち、第2基板21の全面に例えば感光性樹脂を塗布し、露光、焼成することにより、図40(A)に示したように、層間絶縁膜52を形成する。その際、層間絶縁膜52には、ソース/ドレイン電極46へのコンタクトホール13Cを露出させるように貫通孔を設けておく。
After forming the gate wiring X1, for example, a photosensitive resin is applied to the entire surface of the
層間絶縁膜52を形成したのち、同じく図40(A)に示したように、ゲート配線X1と同様にして、電子デバイス14のドレイン電極46上に形成されたコンタクトホール13Cを介して、ドレイン電極46とドレイン配線Y1とを接続し(ステップS305〜S307)、電子デバイス14をゲート配線X1とドレイン配線Y1とのマトリクスによって操作できるようにする。
After the
ドレイン配線Y1を形成したのち、図40(B)に示したように、電子デバイス14のソース電極46上に形成されたコンタクトホール13Cを介して、例えばITOよりなる透明電極53とソース電極46とを接続する。これにより、アクティブマトリクス型液晶表示装置用のTFT基板が完成する。
After forming the drain wiring Y1, as shown in FIG. 40B, the
このように本実施の形態では、電子デバイス14を第2基板21に転写したのち、支持層13にコンタクトホール13Cを設け、このコンタクトホール13Cを介して電子デバイス14にゲート配線X1およびドレイン配線Y1を接続するようにしたので、高性能な電子デバイス14を用いつつ、第2基板21上におけるプロセスを簡便なものとすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。第2基板21の材質の制約が小さくなり、フレキシブルな第2基板21を用いることも可能となる。また、支持層13を残すことにより、複雑に構成された電子デバイス14の層内の応力分布を緩和することができ、更に信頼性を高めることができる。
As described above, in the present embodiment, after the
(第5の実施の形態)
図41ないし図43は、本発明の第5の実施の形態に係る電子デバイスの製造方法を工程順に表したものである。本実施の形態では、電子デバイス14としてアモルファスシリコン薄膜トランジスタ(a−Si:H/TFT)と同時にキャパシタを形成するようにしたものである。
(Fifth embodiment)
41 to 43 show a method of manufacturing an electronic device according to the fifth embodiment of the present invention in the order of steps. In this embodiment, a capacitor is formed simultaneously with the amorphous silicon thin film transistor (a-Si: H / TFT) as the
まず、図41(A)に示したように、図32(A)に示した工程により、第4の実施の形態と同様にして、第1基板11に犠牲層12を形成する(ステップS101)。
First, as shown in FIG. 41A, the
次いで、図41(B)に示したように、図32(B)に示した工程により、第4の実施の形態と同様にして、犠牲層12をエッチングにより所定の形状にパターニングし、第1基板11の一部(電子デバイスの形成予定領域)に犠牲層12を形成する(ステップS102,ステップS103)。
Next, as shown in FIG. 41B, the
続いて、図41(C)に示したように、図32(C)に示した工程により、第4の実施の形態と同様にして、支持層13を形成する(ステップS104)。
Subsequently, as shown in FIG. 41C, the
そののち、犠牲層12の上に支持層13を間にして、電子デバイス14としてa−Si:H/TFT(ステップS105、ステップS601〜ステップS613)およびキャパシタを形成する。
After that, an a-Si: H / TFT (step S105, step S601 to step S613) and a capacitor are formed as the
すなわち、まず、図32(D)に示した工程により、第4の実施の形態と同様にして、支持層13の上に、TFTのゲート電極およびキャパシタのコモン電極を形成するための電極層(図示せず)を形成する(ステップS601)。次いで、この電極層の上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS602)、このレジスト膜をマスクとしたウェットエッチングにより、電極層を所定の形状に成形する(ステップS603)。これにより、図41(D)に示したように、TFTのゲート電極41と、キャパシタのコモン電極61とを形成する。
That is, first, by the process shown in FIG. 32D, the electrode layer (for forming the gate electrode of the TFT and the common electrode of the capacitor) is formed on the
次いで、図41(E)に示したように、図32(E)に示した工程により、第4の実施の形態と同様にして、絶縁膜42を形成する(ステップS604)。
Next, as shown in FIG. 41E, the insulating
続いて、図42(A)に示したように、図33(A)に示した工程により、第4の実施の形態と同様にして、水素化アモルファスシリコン層43を形成し(ステップS605)、更に、エッチングストッパー層44を形成する(ステップS606)。
Subsequently, as shown in FIG. 42A, the hydrogenated
そののち、図42(B)に示したように、図33(B)に示した工程により、第4の実施の形態と同様にして、エッチングストッパー層44の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS607)、ウェットエッチングにより、エッチングストッパー層44を所定の形状に成形する(ステップS608)。同様にして、フォトリソグラフィおよびエッチングにより水素化アモルファスシリコン層43および絶縁膜42を所定の形状にパターニングする。
Thereafter, as shown in FIG. 42B, a resist film (not shown) is formed on the
絶縁膜42をパターニングしたのち、図42(C)に示したように、図33(C)に示した工程により、第4の実施の形態と同様にして、不純物添加をしたアモルファスシリコン層(n+a−Si:H)45を形成する(ステップS609)。
After patterning the insulating
続いて、同じく図42(C)に示したように、図33(C)に示した工程により、第4の実施の形態と同様にして、ソース/ドレイン電極層46Aを形成する(ステップS610)。そののち、ソース/ドレイン電極層46Aの上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS611)、図43(A)に示したように、図34(A)に示した工程により、第4の実施の形態と同様にして、このレジスト膜をマスクとしたウェットエッチングにより、ソース/ドレイン電極層46Aを所定の形状に成形し、ソース/ドレイン電極46を形成する(ステップS612)。その際、ソース電極を変形させてコモン電極61に対向させることにより、キャパシタを構成する。
Subsequently, similarly as shown in FIG. 42C, the source /
続いて、図43(B)に示したように、図34(B)に示した工程により、第4の実施の形態と同様にして、ソースドレイン電極46をマスクとしたドライエッチングにより、n+a−Si層45を所定の形状に成形する(ステップS613)。以上により、電子デバイス14としてTFT部およびキャパシタ部Csが形成される。
Subsequently, as shown in FIG. 43B, n + a− is performed by dry etching using the source /
電子デバイス14を形成したのち、図43(C)に示したように、図34(C)に示した工程により、第4の実施の形態と同様にして、電子デバイス14の上に保護層15を形成する(ステップS106)。
After forming the
この電子デバイス14は、第4の実施の形態と同様にして第2基板21に転写し、ゲート配線X1,キャパシタ配線X2およびドレイン配線Y1の接続を行うことができ、これによりアクティブマトリクスTFT基板を構成することができる。配線の形成工程においては、ゲート配線X1の接続工程と同時にキャパシタ配線X2の接続を行う。
The
このように本実施の形態では、電子デバイス14としてTFT部およびキャパシタ部Csを同時に形成することができる。
As described above, in the present embodiment, the TFT portion and the capacitor portion Cs can be formed simultaneously as the
なお、本実施の形態では、TFT部のゲート絶縁膜と、キャパシタ部Csの絶縁膜とを、共通の絶縁膜42としたが、それぞれに適した厚みに形成するようにしてもよい。
In the present embodiment, the gate insulating film of the TFT portion and the insulating film of the capacitor portion Cs are the common insulating
(第6の実施の形態)
図44ないし図46は、本発明の第6の実施の形態に係る電子デバイスの製造方法を工程順に表したものである。本実施の形態では、電子デバイス14としてアモルファスシリコン薄膜トランジスタ(a−Si:H/TFT)およびキャパシタを形成すると共に、TFTの配線の重なりの部分である交差部ISを電子デバイス14に内蔵させることにより、転写後の配線工程を簡素化することができるようにしたものである。
(Sixth embodiment)
44 to 46 show an electronic device manufacturing method according to the sixth embodiment of the present invention in the order of steps. In the present embodiment, an amorphous silicon thin film transistor (a-Si: H / TFT) and a capacitor are formed as the
まず、図44(A)に示したように、図41(A)に示した工程により、第5の実施の形態と同様にして、第1基板11に犠牲層12を形成する(ステップS101)。
First, as shown in FIG. 44A, the
次いで、図44(B)に示したように、図41(B)に示した工程により、第5の実施の形態と同様にして、犠牲層12をエッチングにより所定の形状にパターニングし、第1基板11の一部(電子デバイスの形成予定領域)に犠牲層12を形成する(ステップS102,ステップS103)。
Next, as shown in FIG. 44B, the
続いて、図44(C)に示したように、図41(C)に示した工程により、第5の実施の形態と同様にして、支持層13を形成する(ステップS104)。
Subsequently, as shown in FIG. 44C, the
そののち、犠牲層12の上に支持層13を間にして、電子デバイス14としてa−Si:H/TFT(ステップS105、ステップS601〜ステップS613)およびキャパシタを形成する。
After that, an a-Si: H / TFT (step S105, step S601 to step S613) and a capacitor are formed as the
すなわち、まず、図41(D)に示した工程により、第5の実施の形態と同様にして、支持層13の上に、TFTのゲート電極およびキャパシタのコモン電極を形成するための電極層(図示せず)を形成する(ステップS601)。
That is, first, an electrode layer (for forming a gate electrode of a TFT and a common electrode of a capacitor) is formed on the
次いで、この電極層の上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS602)、このレジスト膜をマスクとしたウェットエッチングにより、電極層を所定の形状に成形する(ステップS603)。これにより、図45に示したように、TFTのゲート電極41と、キャパシタのコモン電極61とを形成する。その際、ゲート電極41を延長させて、ゲート配線X1の一部を形成すると共に、コモン電極61を延長させてキャパシタ配線X2の一部を形成する。これは、ゲート配線X1およびキャパシタ配線X2の最外部で、少なくとも1箇所ずつ、合計4箇所以上、後述する配線W(図49参照。)とのコンタクトホールTHを設けることができるようにするためである。
Next, a resist film (not shown) is formed on the electrode layer, the resist film is patterned into a predetermined shape by photolithography (step S602), and then the electrode layer is formed by wet etching using the resist film as a mask. Is formed into a predetermined shape (step S603). As a result, as shown in FIG. 45, the
次いで、図46(A)に示したように、図41(E)に示した工程により、第5の実施の形態と同様にして、絶縁膜42を形成する(ステップS604)。
Next, as shown in FIG. 46A, the insulating
続いて、図46(B)に示したように、図42(A)に示した工程により、第5の実施の形態と同様にして、水素化アモルファスシリコン層43を形成し(ステップS605)、更に、エッチングストッパー層44を形成する(ステップS606)。
Subsequently, as shown in FIG. 46B, the hydrogenated
そののち、図46(C)に示したように、図42(B)に示した工程により、第5の実施の形態と同様にして、エッチングストッパー層44の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS607)、ウェットエッチングにより、エッチングストッパー層44を所定の形状に成形する(ステップS608)。同様にして、フォトリソグラフィおよびエッチングにより水素化アモルファスシリコン層43および絶縁膜42を所定の形状にパターニングする。
Thereafter, as shown in FIG. 46C, a resist film (not shown) is formed on the
絶縁膜42をパターニングしたのち、図46(D)に示したように、図43(C)に示した工程により、第5の実施の形態と同様にして、不純物添加をしたアモルファスシリコン層(n+a−Si:H)45を形成する(ステップS609)。
After patterning the insulating
続いて、同じく図46(D)に示したように、図43(C)に示した工程により、第5の実施の形態と同様にして、ソース/ドレイン電極層46Aを形成する(ステップS610)。
Subsequently, as shown in FIG. 46D, the source /
そののち、ソース/ドレイン電極層46Aの上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングしたのち(ステップS611)、図47(A)に示したように、図43(A)に示した工程により、第5の実施の形態と同様にして、このレジスト膜をマスクとしたウェットエッチングにより、ソース/ドレイン電極層46Aを所定の形状に成形し(ステップS612)、ソース/ドレイン電極46を形成する。その際、ソース電極を延長させてコモン電極61に対向させることによりキャパシタを構成すると共に、ドレイン電極を延長させてドレイン配線Y2の一部を形成する(図47(A)には図示せず、図48参照。)。ドレイン配線Y2は、ゲート配線X1およびキャパシタ配線X2と交差し、更にそれらを超えて伸びている。これは、ドレイン配線Y2に、ゲート配線X1およびキャパシタ配線X2の外側で、少なくとも1箇所ずつ、合計2箇所以上、後述する配線W(図49参照。)とのコンタクトホールTHを設けることができるようにするためである。また、ゲート配線X1およびキャパシタ配線X2にも、それぞれの両端に少なくとも一箇所ずつ、合計4箇所以上、配線WとのコンタクトホールTHが設けられる。
After that, a resist film (not shown) is formed on the source /
続いて、図47(B)に示したように、図43(B)に示した工程により、第5の実施の形態と同様にして、ソース/ドレイン電極46をマスクとしたドライエッチングにより、n+a−Si層45を所定の形状に成形する(ステップS613)。以上により、電子デバイス14として、TFT部およびキャパシタ部Csと共に、ゲート配線X1,ドレイン配線Y1およびキャパシタ配線X2の交差部ISが形成される。
Subsequently, as shown in FIG. 47B, n + a is performed by dry etching using the source /
電子デバイス14を形成したのち、図47(C)に示したように、図43(C)に示した工程により、第5の実施の形態と同様にして、電子デバイス14の上に保護層15を形成する(ステップS106)。
After forming the
保護層15を形成したのち、図48に示したように、図35に示した工程により、第4の実施の形態と同様にして、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS107,ステップS108)。
After forming the
犠牲層12の一部を露出させたのち、図36に示した工程により、第4の実施の形態と同様にして、エッチングにより犠牲層12を除去する(ステップS109)。
After exposing a part of the
犠牲層12を除去したのち、第4の実施の形態および変形例3と同様にして、電子デバイス14を第2基板21に転写する(ステップS201,S403,S302)。そののち、図37および図38に示した工程により、第4の実施の形態と同様にして、支持層13にコンタクトホールTHを形成する(ステップS303,S304)。コンタクトホールTHは、図48に示したように、ゲート配線X1,キャパシタ配線X2およびドレイン配線Y1のそれぞれの両端に、合計6箇所設けられる。
After removing the
支持層13にコンタクトホールTHを形成したのち、第4の実施の形態と同様にして、第2基板21の全面に、配線層として、図示しないクロム(Cr)膜を形成する(ステップS305)。
After forming the contact hole TH in the
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし(ステップS306)、このレジスト膜をマスクとしたウェットエッチングによりクロム膜および転写阻害膜23をパターニングして(ステップS307)、図49に示したように、ゲート配線X1およびドレイン配線Y1、キャパシタ配線X2を配線Wにより一工程で接続し、アクティブマトリクスTFT基板を構成することができる。
Thereafter, a resist film (not shown) is formed on the chromium film, the resist film is patterned into a predetermined shape by photolithography (step S306), and the chromium film and the
このように本実施の形態では、電子デバイス14に、TFT部およびキャパシタ部Csと共に、ゲート配線X1,ドレイン配線Y1およびキャパシタ配線X2の交差部ISを内蔵させるようにしたので、転写したのちにゲート配線X1,ドレイン配線Y1およびキャパシタ配線X2を配線Wにより一工程で接続することができる。よって、第2基板21における配線工程を低減し、コストおよび信頼性を改善することができる。
As described above, in this embodiment, the
なお、本実施の形態では、TFT部のゲート絶縁膜,キャパシタ部Csの絶縁膜,交差部ISのゲート配線X1およびキャパシタ配線X2とドレイン配線Y1との間の絶縁膜を、共通の絶縁膜42としたが、それぞれに適した厚みに形成するようにしてもよい。
In this embodiment, the gate insulating film in the TFT portion, the insulating film in the capacitor portion Cs, the gate wiring X1 in the intersection IS, and the insulating film between the capacitor wiring X2 and the drain wiring Y1 are used as the common insulating
(第7の実施の形態)
図50は、本発明の第7の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図51および図52はこの製造方法を工程順に表したものである。本実施の形態は、第3の実施の形態または変形例4と同様に、電子デバイス14をいったん中継基板31に選択転写したのち、中継基板31から第2基板21に転写する場合に関するものであり、電子デバイス14を第2基板21に転写したのち、保護層15にコンタクトホール15Cを設け、このコンタクトホール15Cを介して電子デバイス14に配線Wを接続するようにしている。なお、以下の説明では、電子デバイス14の中継基板31および第2基板21への転写を、変形例4と同様にして行った場合について説明する。
(Seventh embodiment)
FIG. 50 shows a schematic flow of the electronic device manufacturing method according to the seventh embodiment of the present invention, and FIGS. 51 and 52 show this manufacturing method in the order of steps. The present embodiment relates to a case where the
まず、図51(A)に示したように、変形例4と同様にして、第1基板11に、犠牲層12,支持層13,電子デバイス14および保護層15を形成し、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS101〜ステップS108)
First, as shown in FIG. 51 (A), the
次いで、図51(B)に示したように、変形例4と同様にして、エッチングにより犠牲層12を除去する(ステップS109)。
Next, as shown in FIG. 51B, the
続いて、図51(C)に示したように、変形例4と同様にして、中継基板31に、凸部32Cを有する粘着層32を形成し、凸部32Cに第1基板11上の電子デバイス14を密着させ、第1基板11を分離する。これにより、凸部32Cに接触した電子デバイス14のみが選択的に中継基板31に転写される(ステップS501)。
Subsequently, as shown in FIG. 51C, in the same manner as in the fourth modification, the
そののち、図7(A)に示した工程により、第1の実施の形態と同様にして、第2基板21を用意し、この第2基板21の表面に粘着層22を形成する(ステップS201)。
After that, the
第2基板21に粘着層22を形成したのち、図52(A)に示したように、変形例4と同様にして、この粘着層22に、中継基板31上の電子デバイス14を密着させる。そののち、中継基板31を分離すると、図52(B)に示したように、電子デバイス14が中継基板31から第2基板21に転写される(ステップS301)。なお、その際、図12ないし図14に示した工程により、第1の実施の形態と同様にして電子デバイス14の固定を行うようにしてもよい(ステップS302)。
After the
このようにして中継基板31を経て転写された電子デバイス14は、第2基板21上において、その表裏の位置関係が、第1基板11上における転写前の状態と同じになっている。よって、図52(C)に示したように、保護層15にコンタクトホール15Cを設けることができる。
The
具体的には、電子デバイス14が転写された第2基板21の上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし(ステップS303)、このレジスト膜51をマスクとして保護層15をドライエッチングまたはウェットエッチングすることにより、保護層15にコンタクトホール15Cを設ける(ステップS304)。
Specifically, a resist film (not shown) is formed on the
続いて、第2基板21の全面に、例えばスパッタリングまたは蒸着などの成膜法により、配線層として、図示しないクロム(Cr)膜を形成する(ステップS305)。なお、配線層の構成材料は、クロムのほか、Al,Cu,Tiまたはそれらを含む合金でもよい。
Subsequently, a chromium (Cr) film (not shown) is formed as a wiring layer on the entire surface of the
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし(ステップS306)、このレジスト膜をマスクとしたドライエッチングまたはウェットエッチングによりクロム膜をパターニングして、図52(D)に示したように、配線Wを形成する(ステップS307)。 After that, a resist film (not shown) is formed on the chromium film, the resist film is patterned into a predetermined shape by photolithography (step S306), and the chromium film is patterned by dry etching or wet etching using the resist film as a mask. Then, as shown in FIG. 52D, the wiring W is formed (step S307).
このように本実施の形態では、電子デバイス14を中継基板31を経て第2基板21に転写したのち、保護層15にコンタクトホール15Cを設け、このコンタクトホール15Cを介して電子デバイス14に配線Wを接続するようにしたので、第3の実施の形態または変形例4と同様に、第2基板21に転写された電子デバイス14の表裏の位置関係を、第1基板11上における転写前の状態と同じにしつつ、第4の実施の形態と同様に、第2基板21上におけるプロセスを簡便なものとすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。
As described above, in the present embodiment, after the
なお、上記説明では電子デバイス14の具体的な構成については省略したが、電子デバイス14の構成または種類は特に限定されず、例えば、第4の実施の形態のようにTFTを形成してもよいし、第5の実施の形態のようにTFTおよびキャパシタCsを形成してもよいし、第6の実施の形態のようにTFTおよびキャパシタCsと共に交差部ISを形成してもよい。
In the above description, the specific configuration of the
(第8の実施の形態)
図53は、本発明の第8の実施の形態に係る電子デバイスの製造方法の概略的な流れを表すものであり、図54および図55はこの製造方法を工程順に表したものである。本実施の形態は、第3の実施の形態または変形例4と同様に、電子デバイス14をいったん中継基板31に選択転写したのち、中継基板31から第2基板21に転写する場合に関するものであり、保護層15にコンタクトホール15Cを設けたのち、電子デバイス14を第2基板21に転写し、コンタクトホール15Cを介して電子デバイス14に配線Wを接続するようにしている。なお、以下の説明では、電子デバイス14の中継基板31および第2基板21への転写を、変形例4と同様にして行った場合について説明する。
(Eighth embodiment)
FIG. 53 shows a schematic flow of a manufacturing method of an electronic device according to the eighth embodiment of the present invention, and FIGS. 54 and 55 show this manufacturing method in the order of steps. The present embodiment relates to a case where the
まず、図54(A)に示したように、変形例4と同様にして、第1基板11に、犠牲層12,支持層13,電子デバイス14および保護層15を形成し、保護層15および支持層13の一部を除去して犠牲層12の一部を露出させる(ステップS101〜ステップS108)
First, as shown in FIG. 54 (A), the
次いで、図54(B)に示したように、変形例4と同様にして、エッチングにより犠牲層12を除去する(ステップS109)。
Next, as shown in FIG. 54B, the
続いて、図54(C)に示したように、保護層15の上にレジスト膜(図示せず)を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし(ステップS303)、このレジスト膜をマスクとして保護層15をドライエッチングまたはウェットエッチングすることにより、保護層15にコンタクトホール15Cを設ける(ステップS304)。
Subsequently, as shown in FIG. 54C, a resist film (not shown) is formed on the
続いて、図54(D)に示したように、変形例4と同様にして、中継基板31に、凸部32Cを有する粘着層32を形成し、凸部32Cに第1基板11上の電子デバイス14を密着させ、第1基板11を分離する。これにより、凸部32Cに接触した電子デバイス14のみが選択的に中継基板31に転写される(ステップS501)。
Subsequently, as shown in FIG. 54D, the
そののち、図7(A)に示した工程により、第1の実施の形態と同様にして、第2基板21を用意し、この第2基板21の表面に粘着層22を形成する(ステップS201)。
After that, the
第2基板21に粘着層22を形成したのち、図55(A)に示したように、変形例4と同様にして、この粘着層22に、中継基板31上の電子デバイス14を密着させる。そののち、中継基板31を分離すると、図55(B)に示したように、電子デバイス14が中継基板31から第2基板21に転写される(ステップS301)。なお、その際、図12ないし図14に示した工程により、第1の実施の形態と同様にして電子デバイス14の固定を行うようにしてもよい(ステップS302)。
After the
このようにして中継基板31を経て転写された電子デバイス14は、第2基板21上において、その表裏の位置関係が、第1基板11上における転写前の状態と同じになっていると共に、保護層15にコンタクトホール15Cが設けられている。
The
続いて、第2基板21の全面に、例えばスパッタリングまたは蒸着などの成膜法により、配線層として、図示しないクロム(Cr)膜を形成する(ステップS305)。なお、配線層の構成材料は、クロムのほか、Al,Cu,Tiまたはそれらを含む合金でもよい。
Subsequently, a chromium (Cr) film (not shown) is formed as a wiring layer on the entire surface of the
そののち、クロム膜の上に図示しないレジスト膜を形成し、フォトリソグラフィによりレジスト膜を所定の形状にパターニングし(ステップS306)、このレジスト膜をマスクとしたドライエッチングまたはウェットエッチングによりクロム膜をパターニングして、図55(C)に示したように、配線Wを形成する(ステップS307)。 After that, a resist film (not shown) is formed on the chromium film, the resist film is patterned into a predetermined shape by photolithography (step S306), and the chromium film is patterned by dry etching or wet etching using the resist film as a mask. Then, as shown in FIG. 55C, the wiring W is formed (step S307).
このように本実施の形態では、保護層15にコンタクトホール15Cを設けたのち、電子デバイス14を中継基板31を経て第2基板21に転写し、コンタクトホール15Cを介して電子デバイス14に配線Wを接続するようにしたので、第3の実施の形態または変形例4と同様に、第2基板21に転写された電子デバイス14の表裏の位置関係を、第1基板11上における転写前の状態と同じにしつつ、第2基板21上におけるプロセスを更に簡便なものとすることができ、歩留まりや生産性の向上、コスト低減などの効果を得ることができる。
As described above, in this embodiment, after the contact hole 15C is provided in the
なお、コンタクトホール15Cは、犠牲層12のエッチング除去以前に形成してもよい。その場合、犠牲層12のエッチング液に耐性のある金属電極材料を用いることが必要である。
The contact hole 15C may be formed before the
(液晶表示装置)
図56は、第6の実施の形態の電子デバイス14を備えたアクティブマトリクスTFT基板を用いて構成された液晶表示装置の断面構成を表したものである。この液晶表示装置は、例えば液晶テレビとして用いられるものであり、アクティブマトリクスTFT基板である第2基板21と、ガラスよりなる対向基板71が対向配置された構成を有している。第2基板21および対向基板71の周囲は、シール剤81で封止され、内部に液晶よりなる液晶層82が設けられている。第2基板21および対向基板71の外側には、それぞれ偏光板83が設けられている。
(Liquid crystal display device)
FIG. 56 illustrates a cross-sectional configuration of a liquid crystal display device configured using an active matrix TFT substrate including the
第2基板21の表面の粘着層22に、第6の実施の形態による電子デバイス14が、第7または第8の実施の形態で説明した方法により転写されている。電子デバイス14は配線Wが接続され、その上には、第4の実施の形態と同様の層間絶縁膜52を間にして透明電極53が形成されている。透明電極53の表面には配向膜54が形成されている。
The
対向基板71には、ブラックマトリクスとしての光遮蔽膜72,赤色,緑色および青色のカラーフィルタ73、オーバーコート層74,ITOよりなる透明電極75、並びに配向膜76が順に形成されている。透明電極53,液晶層82および透明電極75により液晶表示素子が構成されている。
On the counter substrate 71, a
(第9の実施の形態)
図57は、本発明の第9の実施の形態に係る転写用電子デバイス基板10の構成を表している。この転写用電子デバイス基板10は、支持層13が第1の支持層13Dおよび第2の支持層13Eを有することを除いては、第1の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
(Ninth embodiment)
FIG. 57 shows a configuration of the transfer
第1基板11,犠牲層12,電子デバイス14および保護層15については、第1の実施の形態と同様である。
The
第1の支持層13Dは、第1の実施の形態の支持層13と同様に、本体部13Aの両側に支持体13Bを有している。本体部13Aの上面には、第2の支持層13Eおよび電子デバイス14が形成されている。本体部13Aと第1基板11の表面との間には、犠牲層12が除去されたことにより間隙が形成されており、本体部13A,第2の支持層13Eおよびその上の電子デバイス14は、支持体13Bにより、中空に浮いた状態で保持されている。
Similar to the
第1の支持層13Dは、支持体13Bが転写工程で容易に破断可能となる厚みを有することが望ましい。また、第2の支持層13Eは、第1の支持層13Dの本体部13Aの厚みと、第2の支持層13Eの厚みとの合計厚みが、電子デバイス14の層内の応力分布に対して変形しない程度の剛性および厚みとなるように設定されていることが望ましい。第1の支持層13Dおよび第2の支持層13Eの構成材料は、第1の実施の形態の支持層13の構成材料と同様である。
The
このような転写用電子デバイス基板10は、例えば、次のようにして製造することができる。
Such a transfer
まず、第1の実施の形態と同様にして、第1基板11に、犠牲層12,第1の支持層13D,第2の支持層13E,電子デバイス14および保護層15を形成する(ステップS101〜ステップS106)。
First, similarly to the first embodiment, the
次いで、第1の実施の形態と同様にして、保護層15,第2の支持層13Eおよび第1の支持層13Dの一部を除去して犠牲層12の一部を露出させる(ステップS107,S108)。その際、第2の支持層13Eを犠牲層12の上面のみに残し、第1の支持層13Dを、第2の支持層13E上の電子デバイス14と第1基板11の表面とに対して連続的な形状に形成する。
Next, in the same manner as in the first embodiment, a part of the
続いて、第1の実施の形態と同様にして、エッチングにより犠牲層12を除去する(ステップS109)。以上により、図57に示した転写用デバイス基板10が完成する。
Subsequently, the
本実施の形態では、支持層13が第1の支持層13Dおよび第2の支持層13Eを有するようにしたので、第1の支持層13Dおよび第2の支持層13Eの厚みを調整することにより、支持体13Bを転写工程で容易に破断可能とすることができると共に、第1の支持層13Dの本体部13Aおよび第2の支持層13Eが、電子デバイス14の層内の応力分布に対して変形しない程度の剛性および厚みを有するようにすることができる。
In the present embodiment, since the
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。 While the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment, and various modifications can be made. For example, the material and thickness of each layer, the film formation method, and the film formation conditions described in the above embodiment are not limited, and other materials and thicknesses may be used. It is good also as conditions.
また、上記実施の形態では、電子デバイス14としてTFT、キャパシタ等の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
In the above-described embodiment, the configuration of the
更に、本発明は、液晶表示素子のほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。 Furthermore, the present invention can be applied to a display device using other display elements such as an inorganic electroluminescence element or an electrodeposition type or electrochromic type display element in addition to a liquid crystal display element.
加えて、転写する対象である電子デバイス14としては、上記実施の形態で挙げたもののほか、ダイオード、太陽光発電素子、撮像デバイス、更に大規模な回路を有するRFIDタグなどのIC、光学デバイス、マイクなどの音波デバイスが挙げられるが、この限りではない。
In addition, as the
更にまた、上記実施の形態では、転写用デバイス基板10として、犠牲層12が除去され、本体部13Aの下面と第1基板11の表面との間に間隙が設けられており、すぐに転写可能となっている場合について説明したが、流通または輸送段階では犠牲層12が設けられた状態とし、転写する前に犠牲層12を除去するようにしてもよい。
Furthermore, in the above embodiment, the
加えてまた、転写用デバイス基板10における電子デバイス14は、第1の実施の形態で作製した電子デバイス14だけでなく、第2ないし第6の実施の形態で作製した電子デバイス14でもよい。
In addition, the
10…転写用電子デバイス基板、11…第1基板、12…犠牲層、13…支持層、13A…本体部、13B…支持体、13C…コンタクトホール、14…電子デバイス、15…保護層、21…第2基板、22,32…粘着層、23…転写阻害膜、31…中継基板、41…ゲート電極、42…絶縁膜(ゲート絶縁膜)、52…層間絶縁膜、53…透明電極、61…コモン電極
DESCRIPTION OF
Claims (22)
少なくとも前記犠牲層を覆う支持層を形成する工程と、
前記犠牲層の上に前記支持層を間にして電子デバイスを形成する工程と、
前記支持層の一部を除去することにより前記犠牲層の一部を露出させる工程と、
前記犠牲層を除去する工程と
を含むことを特徴とする電子デバイスの製造方法。 Forming a sacrificial layer made of at least one of an alkali metal oxide and an alkaline earth metal oxide on a part of the first substrate;
Forming a support layer covering at least the sacrificial layer;
Forming an electronic device on the sacrificial layer with the support layer in between;
Exposing a portion of the sacrificial layer by removing a portion of the support layer;
And a step of removing the sacrificial layer.
ことを特徴とする請求項1記載の電子デバイスの製造方法。 After the step of removing the sacrificial layer, the method includes the step of transferring the electronic device to the second substrate by bringing the electronic device into close contact with an adhesive layer provided on the surface of the second substrate. The manufacturing method of the electronic device of Claim 1.
ことを特徴とする請求項2記載の電子デバイスの製造方法。 The method of manufacturing an electronic device according to claim 2, wherein a plurality of the electronic devices are formed, and a part of the plurality of electronic devices is selectively transferred to the second substrate.
ことを特徴とする請求項3記載の電子デバイスの製造方法。 The method for manufacturing an electronic device according to claim 3, wherein in the step of removing the sacrificial layer, a sacrificial layer of a device to be transferred to the second substrate is removed.
ことを特徴とする請求項3記載の電子デバイスの製造方法。 4. The electronic device according to claim 3, wherein the adhesive layer is made of an ultraviolet curable resin, and the adhesiveness of the adhesive layer is lost by irradiating ultraviolet light to a region other than the region to which the electronic device is transferred. Production method.
ことを特徴とする請求項3記載の電子デバイスの製造方法。 The method for manufacturing an electronic device according to claim 3, wherein unevenness is formed on the adhesive layer, and the electronic device is transferred to a convex portion of the adhesive layer.
ことを特徴とする請求項3記載の電子デバイスの製造方法。 The method for manufacturing an electronic device according to claim 3, wherein a transfer inhibition film is formed in a region on the adhesive layer where the electronic device is not transferred.
表面に粘着層を有する中継基板に前記電子デバイスを密着させることにより、前記電子デバイスを前記第1基板から前記中継基板に転写する工程と、
表面に粘着層を有する第2基板に前記電子デバイスを密着させることにより、前記電子デバイスを前記中継基板から前記第2基板に転写する工程と
を含むことを特徴とする請求項2または3記載の電子デバイスの製造方法。 Transferring the electronic device to the second substrate;
Transferring the electronic device from the first substrate to the relay substrate by bringing the electronic device into close contact with the relay substrate having an adhesive layer on the surface;
4. The method according to claim 2, further comprising: transferring the electronic device from the relay substrate to the second substrate by bringing the electronic device into close contact with a second substrate having an adhesive layer on a surface thereof. Electronic device manufacturing method.
ことを特徴とする請求項8記載の電子デバイスの製造方法。 The method of manufacturing an electronic device according to claim 8, wherein a plurality of the electronic devices are formed, and a part of the plurality of electronic devices is selectively transferred to the relay substrate.
ことを特徴とする請求項9記載の電子デバイスの製造方法。 The method for manufacturing an electronic device according to claim 9, wherein in the step of removing the sacrificial layer, a sacrificial layer of a device to be transferred to the relay substrate is removed.
ことを特徴とする請求項9記載の電子デバイスの製造方法。 The method for manufacturing an electronic device according to claim 9, wherein unevenness is formed on the adhesive layer of the relay substrate, and the electronic device is transferred to a convex portion of the adhesive layer.
ことを特徴とする請求項2ないし11のいずれか1項に記載の電子デバイスの製造方法。 12. The method according to claim 2, further comprising: providing a contact hole in the support layer after transferring the electronic device to the second substrate, and connecting a wiring to the electronic device through the contact hole. The manufacturing method of the electronic device of any one of Claims 1.
前記電子デバイスを前記第2基板に転写したのち、前記保護層にコンタクトホールを設け、前記コンタクトホールを介して前記電子デバイスに配線を接続する工程を含む
ことを特徴とする請求項8ないし11のいずれか1項に記載の電子デバイスの製造方法。 In the step of forming an electronic device on the support layer, a protective layer is formed on the electronic device,
12. The method according to claim 8, further comprising: a step of providing a contact hole in the protective layer after transferring the electronic device to the second substrate, and connecting a wiring to the electronic device through the contact hole. The manufacturing method of the electronic device of any one of Claims 1.
前記電子デバイスを前記第2基板に転写したのち、前記コンタクトホールを介して前記電子デバイスに配線を接続する工程を含む
ことを特徴とする請求項8ないし11のいずれか1項に記載の電子デバイスの製造方法。 In the step of forming an electronic device on the support layer, a protective layer is formed on the electronic device, a contact hole is provided in the protective layer,
The electronic device according to any one of claims 8 to 11, further comprising a step of connecting a wiring to the electronic device through the contact hole after the electronic device is transferred to the second substrate. Manufacturing method.
ことを特徴とする請求項12ないし14のいずれか1項に記載の電子デバイスの製造方法。 The method of manufacturing an electronic device according to claim 12, wherein an intersection of the wiring is formed in the step of forming the electronic device.
前記支持層の一部を除去して前記犠牲層の一部を露出させる工程において、前記第2の支持層を前記犠牲層の上面のみに残し、前記第1の支持層を、前記第2の支持層上の電子デバイスと前記第1基板の表面とに対して連続的な形状に形成する
ことを特徴とする請求項1ないし15のいずれか1項に記載の電子デバイスの製造方法。 Forming a first support layer and a second support layer covering at least the sacrificial layer in the step of forming the support layer;
In the step of removing a part of the support layer to expose a part of the sacrificial layer, the second support layer is left only on the upper surface of the sacrificial layer, and the first support layer is The method of manufacturing an electronic device according to claim 1, wherein the electronic device is formed in a continuous shape with respect to the electronic device on the support layer and the surface of the first substrate.
前記電子デバイスは支持層の上に形成されており、
前記支持層は、
前記第1基板の表面から離間して形成され、上面に前記電子デバイスが形成された本体部と、
前記本体部と前記第1基板の表面との間に形成された支持体と
を有することを特徴とする転写用電子デバイス基板。 An electronic device substrate for transfer in which an electronic device is formed on a first substrate,
The electronic device is formed on a support layer;
The support layer is
A main body formed away from the surface of the first substrate and having the electronic device formed on the upper surface;
An electronic device substrate for transfer, comprising: a support body formed between the main body and the surface of the first substrate.
前記複数の電子デバイスの少なくとも一つについて、前記本体部の下面と前記第1基板の表面との間に、エッチングにより除去可能な犠牲層が設けられている
ことを特徴とする請求項17記載の転写用電子デバイス基板。 A plurality of the electronic devices;
The sacrificial layer that can be removed by etching is provided between the lower surface of the main body and the surface of the first substrate for at least one of the plurality of electronic devices. Electronic device substrate for transfer.
ことを特徴とする請求項18記載の転写用電子デバイス基板。 The electronic device substrate for transfer according to claim 18, wherein a gap is provided between a lower surface of the main body portion and a surface of the first substrate except for the sacrificial layer among the plurality of electronic devices. .
ことを特徴とする請求項17ないし20のいずれか1項に記載の転写用電子デバイス基板。 The electronic device substrate for transfer according to any one of claims 17 to 20, wherein the electronic device includes an intersection of wirings.
前記電子デバイスの一方の面に支持層、他方の面に保護層が形成されており、
前記支持層または前記保護層に設けられたコンタクトホールを介して前記電子デバイスに配線が接続されている
ことを特徴とする表示装置。 A display device comprising an electronic device and a display element on a second substrate,
A support layer is formed on one surface of the electronic device, and a protective layer is formed on the other surface;
A display device, wherein a wiring is connected to the electronic device through a contact hole provided in the support layer or the protective layer.
ことを特徴とする請求項21記載の表示装置。 In the electronic device, a sacrificial layer made of at least one of an alkali metal oxide and an alkaline earth metal oxide is formed on a part of the first substrate, and a support layer covering at least the sacrificial layer is formed. An electronic device is formed on the sacrificial layer with the support layer in between, a part of the support layer is removed to expose a part of the sacrificial layer, and after the sacrificial layer is removed, the second The display device according to claim 21, wherein the display device is formed by transferring to a substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328849A JP2009152387A (en) | 2007-12-20 | 2007-12-20 | Method of manufacturing electronic device, electronic device substrate for transfer, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328849A JP2009152387A (en) | 2007-12-20 | 2007-12-20 | Method of manufacturing electronic device, electronic device substrate for transfer, and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152387A true JP2009152387A (en) | 2009-07-09 |
Family
ID=40921194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328849A Pending JP2009152387A (en) | 2007-12-20 | 2007-12-20 | Method of manufacturing electronic device, electronic device substrate for transfer, and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009152387A (en) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141287A (en) * | 2008-12-11 | 2010-06-24 | Samsung Electro-Mechanics Co Ltd | Method for producing thin-film element |
KR20140071284A (en) * | 2011-05-27 | 2014-06-11 | 엠씨10, 인크 | Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same |
KR101411837B1 (en) * | 2013-01-30 | 2014-06-27 | 한국과학기술원 | Transfer methods of a functional element |
WO2015012513A1 (en) * | 2013-07-25 | 2015-01-29 | Seoul Viosys Co., Ltd. | Method of fabricating light emitting device |
KR20180088632A (en) | 2016-03-25 | 2018-08-06 | 가부시키가이샤 샤신카가쿠 | METHOD AND APPARATUS FOR MANUFACTURING ELECTRONIC DEVICE USING DEVICE CHIP |
JP6431631B1 (en) * | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | Manufacturing method of semiconductor device |
KR20190076690A (en) * | 2017-12-22 | 2019-07-02 | (재)한국나노기술원 | Transfer Method using Deformable Film |
TWI670755B (en) * | 2018-02-28 | 2019-09-01 | 日商菲爾尼克斯股份有限公司 | Semiconductor component manufacturing method |
JP2019153773A (en) * | 2018-11-02 | 2019-09-12 | 株式会社フィルネックス | Semiconductor device manufacturing method and semiconductor device |
KR102060966B1 (en) * | 2017-12-28 | 2019-12-31 | (재)한국나노기술원 | Method of fabrication for flexible semiconductor devices using temporary substrate structure |
KR20200024368A (en) * | 2014-07-20 | 2020-03-06 | 엑스-셀레프린트 리미티드 | Apparatus and methods for micro-transfer printing |
CN112366247A (en) * | 2020-10-22 | 2021-02-12 | 中国电子科技集团公司第五十五研究所 | Preparation method of transfer printing integrated top-incidence InGaAs detector |
WO2021096099A1 (en) * | 2019-11-14 | 2021-05-20 | (주)라이타이저 | Display device manufacturing method and display device manufactured thereby |
CN113690380A (en) * | 2020-05-19 | 2021-11-23 | 咸阳彩虹光电科技有限公司 | OLED packaging method, device and display device |
CN114520080A (en) * | 2022-02-11 | 2022-05-20 | 清华大学 | Method for manufacturing flexible electronic device |
WO2023178637A1 (en) * | 2022-03-25 | 2023-09-28 | 重庆康佳光电技术研究院有限公司 | Led chip assembly and manufacturing method therefor, chip transfer method, and display backplane |
WO2024063127A1 (en) * | 2022-09-22 | 2024-03-28 | リンテック株式会社 | Pressure-sensitive adhesive sheet and method for producing electronic component or semiconductor device |
EP4362648A1 (en) | 2022-10-26 | 2024-05-01 | Oki Electric Industry Co., Ltd. | Manufacturing method of electronic device |
-
2007
- 2007-12-20 JP JP2007328849A patent/JP2009152387A/en active Pending
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141287A (en) * | 2008-12-11 | 2010-06-24 | Samsung Electro-Mechanics Co Ltd | Method for producing thin-film element |
KR102000302B1 (en) * | 2011-05-27 | 2019-07-15 | 엠씨10, 인크 | Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same |
KR20140071284A (en) * | 2011-05-27 | 2014-06-11 | 엠씨10, 인크 | Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same |
JP2016165013A (en) * | 2011-05-27 | 2016-09-08 | エムシー10 インコーポレイテッドMc10,Inc. | Electronic, optical, and/or mechanical device and system, and method of manufacturing such device and system |
JP2017108160A (en) * | 2011-05-27 | 2017-06-15 | エムシー10 インコーポレイテッドMc10,Inc. | Electronic, optical, and/or mechanical device and system and method of manufacturing these device and system |
KR101411837B1 (en) * | 2013-01-30 | 2014-06-27 | 한국과학기술원 | Transfer methods of a functional element |
WO2015012513A1 (en) * | 2013-07-25 | 2015-01-29 | Seoul Viosys Co., Ltd. | Method of fabricating light emitting device |
KR102181010B1 (en) * | 2014-07-20 | 2020-11-20 | 엑스-셀레프린트 리미티드 | Apparatus and methods for micro-transfer printing |
KR20200024368A (en) * | 2014-07-20 | 2020-03-06 | 엑스-셀레프린트 리미티드 | Apparatus and methods for micro-transfer printing |
US11749636B2 (en) | 2016-03-25 | 2023-09-05 | Shashin Kagaku Co., Ltd. | Apparatus for manufacturing electronic device using device chip |
US10461058B2 (en) | 2016-03-25 | 2019-10-29 | Shashin Kagaku Co., Ltd. | Method and apparatus for manufacturing electronic device using device chip |
US20200006279A1 (en) * | 2016-03-25 | 2020-01-02 | Shashin Kagaku Co., Ltd. | Method and apparatus for manufacturing electronic device using device chip |
KR20180088632A (en) | 2016-03-25 | 2018-08-06 | 가부시키가이샤 샤신카가쿠 | METHOD AND APPARATUS FOR MANUFACTURING ELECTRONIC DEVICE USING DEVICE CHIP |
KR20190076690A (en) * | 2017-12-22 | 2019-07-02 | (재)한국나노기술원 | Transfer Method using Deformable Film |
CN111819660B (en) * | 2017-12-22 | 2024-06-07 | 艾尔芯思科技股份有限公司 | Transfer printing method using deformation film |
US11276603B2 (en) | 2017-12-22 | 2022-03-15 | Lc Square Co., Ltd. | Transfer method using deformable film |
CN111819660A (en) * | 2017-12-22 | 2020-10-23 | 艾尔芯思科技股份有限公司 | Transfer method using deformable film |
KR102113200B1 (en) * | 2017-12-22 | 2020-06-03 | 엘씨스퀘어(주) | Transfer Method using Deformable Film |
KR102060966B1 (en) * | 2017-12-28 | 2019-12-31 | (재)한국나노기술원 | Method of fabrication for flexible semiconductor devices using temporary substrate structure |
CN111771256A (en) * | 2018-02-28 | 2020-10-13 | 株式会社菲尔尼克斯 | Method for manufacturing semiconductor element and semiconductor element |
TWI670755B (en) * | 2018-02-28 | 2019-09-01 | 日商菲爾尼克斯股份有限公司 | Semiconductor component manufacturing method |
US12068166B2 (en) | 2018-02-28 | 2024-08-20 | Filnex Inc. | Semiconductor substrate |
JP6431631B1 (en) * | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | Manufacturing method of semiconductor device |
CN111771256B (en) * | 2018-02-28 | 2021-09-17 | 株式会社菲尔尼克斯 | Method for manufacturing semiconductor element |
US11670514B2 (en) | 2018-02-28 | 2023-06-06 | Filnex Inc. | Method for manufacturing semiconductor device and semiconductor substrate |
US11152216B2 (en) | 2018-02-28 | 2021-10-19 | Filnex Inc. | Method for manufacturing semiconductor device |
CN113690184A (en) * | 2018-02-28 | 2021-11-23 | 株式会社菲尔尼克斯 | Method for manufacturing semiconductor element and semiconductor element |
JP2019149528A (en) * | 2018-02-28 | 2019-09-05 | 株式会社フィルネックス | Method for manufacturing semiconductor element |
JP7193840B2 (en) | 2018-11-02 | 2022-12-21 | 株式会社フィルネックス | Semiconductor device manufacturing method and semiconductor substrate |
JP2019153773A (en) * | 2018-11-02 | 2019-09-12 | 株式会社フィルネックス | Semiconductor device manufacturing method and semiconductor device |
WO2021096099A1 (en) * | 2019-11-14 | 2021-05-20 | (주)라이타이저 | Display device manufacturing method and display device manufactured thereby |
CN113690380A (en) * | 2020-05-19 | 2021-11-23 | 咸阳彩虹光电科技有限公司 | OLED packaging method, device and display device |
CN112366247B (en) * | 2020-10-22 | 2021-10-08 | 中国电子科技集团公司第五十五研究所 | Preparation method of transfer printing integrated top-incidence InGaAs detector |
CN112366247A (en) * | 2020-10-22 | 2021-02-12 | 中国电子科技集团公司第五十五研究所 | Preparation method of transfer printing integrated top-incidence InGaAs detector |
CN114520080A (en) * | 2022-02-11 | 2022-05-20 | 清华大学 | Method for manufacturing flexible electronic device |
WO2023178637A1 (en) * | 2022-03-25 | 2023-09-28 | 重庆康佳光电技术研究院有限公司 | Led chip assembly and manufacturing method therefor, chip transfer method, and display backplane |
WO2024063127A1 (en) * | 2022-09-22 | 2024-03-28 | リンテック株式会社 | Pressure-sensitive adhesive sheet and method for producing electronic component or semiconductor device |
EP4362648A1 (en) | 2022-10-26 | 2024-05-01 | Oki Electric Industry Co., Ltd. | Manufacturing method of electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009152387A (en) | Method of manufacturing electronic device, electronic device substrate for transfer, and display device | |
JP4821871B2 (en) | Method for manufacturing electronic device and method for manufacturing display device | |
KR101207441B1 (en) | Manufacturing method of semiconductor device | |
JP4863388B2 (en) | Resist pattern forming method and array substrate manufacturing method | |
JP5344360B2 (en) | Thin film circuit device, electronic device and manufacturing method | |
TWI234268B (en) | Manufacturing method of thin film device, optoelectronic device, and electronic machine | |
WO2004040649A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR20050092423A (en) | Separating method and method for manufacturing display device using the separating method | |
JP4468922B2 (en) | Liquid crystal display element and manufacturing method thereof | |
JP2004046144A (en) | Method of fabricating liquid crystal display element | |
WO2004110117A1 (en) | Substrate and process for producing the same | |
JP4229107B2 (en) | Active matrix substrate manufacturing method, active matrix substrate, and liquid crystal display device | |
KR102418375B1 (en) | Display apparatus and method of manufacturing the same | |
EP2426551A1 (en) | Method for manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel provided with same | |
JP2004140381A (en) | Method of transferring thin film element, thin film element, thin film integrated circuit device, active matrix substrate, and liquid crystal display device | |
JP2007311590A (en) | Method for transcribing object to be transcribed, method for manufacturing semiconductor device, and transcribing device | |
KR101085131B1 (en) | Patterning Method and Method of manufacturing a substrate for Liquid Crystal Display Device using the same | |
KR20100058046A (en) | Method of forming patterns, display substrate and display device manufactured by using the same | |
JP2006108421A (en) | Transfer method for thin film element and thin film circuit device | |
JP2004140383A (en) | Method of transferring thin film element, thin film element, thin film integrated circuit device, active matrix substrate, and liquid crystal display device | |
KR102646659B1 (en) | Flexible display device and method of fabricating thereof | |
KR101642446B1 (en) | Methode of fabricating electrophoretic display device | |
JP3738850B2 (en) | Active matrix substrate and liquid crystal display device | |
JP4658721B2 (en) | Manufacturing method of display device | |
KR101148112B1 (en) | A cliche for printing ink and a method of fabricatingthereof |