JP2009147219A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009147219A
JP2009147219A JP2007324928A JP2007324928A JP2009147219A JP 2009147219 A JP2009147219 A JP 2009147219A JP 2007324928 A JP2007324928 A JP 2007324928A JP 2007324928 A JP2007324928 A JP 2007324928A JP 2009147219 A JP2009147219 A JP 2009147219A
Authority
JP
Japan
Prior art keywords
metal layer
thin film
wiring
insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007324928A
Other languages
Japanese (ja)
Other versions
JP5251107B2 (en
Inventor
Takahiro Nakamoto
隆博 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007324928A priority Critical patent/JP5251107B2/en
Publication of JP2009147219A publication Critical patent/JP2009147219A/en
Application granted granted Critical
Publication of JP5251107B2 publication Critical patent/JP5251107B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having an interconnect contact structure capable of protecting a thin film resistor from moisture. <P>SOLUTION: An intermediate metal layer 12 is provided so as to cover the thin film resistor 10 on a semiconductor substrate 2. Insulating films 14 and 16 are laminated so as to cover the intermediate metal layer 12, and the insulating films 14 and 16 are provided with the contact hole of a diameter L1 so as to expose a part of the intermediate metal layer 12. An interconnect 18 and the intermediate metal layer 12 are connected through the contact hole, and the interconnect 18 is covered with a passivation film 40 finally. The insulating film 14 in contact with the intermediate metal layer 12 is turned to the film whose humidity resistance is higher than that of the insulating film 16 positioned in the upper layer. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

従来、例えば、下記の特許文献1に開示されているように、薄膜抵抗体を備える半導体装置が知られている。薄膜抵抗体が水分の影響により腐食すると、薄膜抵抗体の電気的特性が変化したり、薄膜抵抗体の破断を招いたりするなど、種々の弊害を招く。このため、薄膜抵抗体およびその周囲の構造は、水分の影響から薄膜抵抗体を保護可能な、高い信頼性を有する構造であることが好ましい。特許文献1の技術によれば、薄膜抵抗体にスリットを設けるなどの構造的な工夫により、対策を施している。   Conventionally, for example, as disclosed in Patent Document 1 below, a semiconductor device including a thin film resistor is known. When the thin film resistor is corroded by the influence of moisture, various adverse effects such as changes in the electrical characteristics of the thin film resistor and breakage of the thin film resistor are caused. For this reason, it is preferable that the thin film resistor and the surrounding structure are highly reliable structures that can protect the thin film resistor from the influence of moisture. According to the technique of Patent Document 1, countermeasures are taken by structural contrivances such as providing a slit in a thin film resistor.

特開2004−39919号公報JP 2004-39919 A 特開平5−291505号公報JP-A-5-291505 特開昭58−135661号公報JP 58-135661 A 特開平9−69523号公報Japanese Patent Laid-Open No. 9-69523

上記従来の技術では、薄膜抵抗体と配線との接続を行う部位の構造(以下、「配線コンタクト構造」とも称す)を、次のようなものとしている。先ず、薄膜抵抗体のうち配線とのコンタクトに用いる部分(以下、「コンタクト部」とも称す)をバリアメタルで覆い、この上に更に絶縁層等を積層している。そして、絶縁層に開口を設けて下層の構造を部分的に露出させ、この開口をコンタクトホールとして用いて薄膜抵抗体と配線とを電気的に接続している。   In the above conventional technique, the structure of the portion for connecting the thin film resistor and the wiring (hereinafter also referred to as “wiring contact structure”) is as follows. First, a portion of the thin film resistor used for contact with the wiring (hereinafter also referred to as “contact portion”) is covered with a barrier metal, and an insulating layer or the like is further laminated thereon. An opening is provided in the insulating layer to partially expose the lower layer structure, and the thin film resistor and the wiring are electrically connected using the opening as a contact hole.

配線コンタクト構造周辺が多数の層の積層構造である場合、薄膜抵抗体の端部および積み重ねられた各々層の端部並びに開口の縁の部分といった、種々の部位に、段差が存在している。段差がある部分では、積層構造におけるカバレッジ(段差被覆性)が低下しやすい。被覆性の低さに起因して膜質の低い部分が生ずると、このような箇所から水分の浸入を招くおそれがある。例えば、段差部分において層と層の間に隙間が生じた場合には、この隙間を縫って水分が進行することが懸念される。   When the periphery of the wiring contact structure is a multi-layered structure, there are steps at various parts such as the end of the thin film resistor, the end of each stacked layer, and the edge of the opening. In a portion having a step, the coverage (step coverage) in the laminated structure tends to decrease. If a portion having a low film quality is generated due to the low covering property, moisture may enter from such a portion. For example, in the case where a gap is generated between layers in a stepped portion, there is a concern that moisture proceeds by sewing the gap.

この発明は、上記のような課題を解決するためになされたもので、薄膜抵抗体を水分から保護することができる配線コンタクト構造を備えた半導体装置を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor device having a wiring contact structure capable of protecting a thin film resistor from moisture.

本願の第1の発明は、上記の目的を達成するため、半導体装置であって、
下地層と、
前記下地層に設けられ、配線とのコンタクトに用いられる部位であるコンタクト部を有する薄膜抵抗体と、
前記コンタクト部における前記薄膜抵抗体の上面および側面を覆うように設けられた金属層と、
前記金属層の上面および側面を覆うとともに、該金属層を部分的に露出させる開口が設けられた絶縁層と、
前記金属層の前記開口から露出する部位に重ねて設けられて、該金属層と電気的に接続する配線と、を備え、
前記絶縁層のうち前記金属層と接する部位が、該絶縁層のうち該金属層と接しない部位よりも耐湿性が高い構成とされていることを特徴とする。
In order to achieve the above object, a first invention of the present application is a semiconductor device,
An underlayer,
A thin film resistor having a contact portion provided in the base layer and used for contact with the wiring;
A metal layer provided so as to cover an upper surface and a side surface of the thin film resistor in the contact portion;
An insulating layer that covers an upper surface and side surfaces of the metal layer and is provided with an opening that partially exposes the metal layer;
A wiring that is provided to overlap with a portion exposed from the opening of the metal layer and electrically connected to the metal layer, and
A portion of the insulating layer that contacts the metal layer is configured to have higher moisture resistance than a portion of the insulating layer that does not contact the metal layer.

本願の第2の発明は、上記の目的を達成するため、半導体装置であって、
下地層と、
前記下地層に設けられ、配線とのコンタクトに用いられる部位であるコンタクト部を有する薄膜抵抗体と、
前記下地層に重ねて設けられ、前記コンタクト部を露出させるように該コンタクト部よりも大きく形成された開口を有する絶縁層と、
前記開口を介して前記コンタクト部に重ねて設けられ、前記薄膜抵抗体と電気的に接続する配線と、
前記配線を覆うように設けられたパッシベーション膜と、
を備えることを特徴とする。
In order to achieve the above object, a second invention of the present application is a semiconductor device,
An underlayer,
A thin film resistor having a contact portion provided in the base layer and used for contact with the wiring;
An insulating layer provided over the base layer and having an opening formed larger than the contact portion so as to expose the contact portion;
A wiring provided on the contact portion through the opening and electrically connected to the thin film resistor;
A passivation film provided to cover the wiring;
It is characterized by providing.

第1の発明によれば、金属層によって、開口の段差に起因した配線のカバレッジ悪化による水分の侵入を阻止でき、さらに、絶縁層のうち金属層と接する部位を高い耐湿性を備える構造としたことにより、金属層に対する絶縁層のカバレッジの悪化などに起因して絶縁層を透過してくる水分の進行を阻止することができる。   According to the first invention, the metal layer can prevent moisture from entering due to the deterioration of the wiring coverage due to the step of the opening, and further, the insulating layer has a structure having high moisture resistance at the portion in contact with the metal layer. Accordingly, it is possible to prevent the progress of moisture that permeates the insulating layer due to deterioration of the coverage of the insulating layer with respect to the metal layer.

第2の発明によれば、コンタクトホールとしての開口が薄膜抵抗体のコンタクト部よりも大きく形成される。これにより、開口の縁、すなわち絶縁層の段差が、薄膜抵抗体の上面には位置しなくなる。その結果、開口の段差部分のカバレッジの悪化に起因して配線コンタクト構造内に水分が浸入したとしても、このような水分から薄膜抵抗体を確実に守ることができる。   According to the second invention, the opening as the contact hole is formed larger than the contact portion of the thin film resistor. Thereby, the edge of the opening, that is, the step of the insulating layer is not positioned on the upper surface of the thin film resistor. As a result, even if moisture enters the wiring contact structure due to the deterioration of the coverage of the stepped portion of the opening, the thin film resistor can be reliably protected from such moisture.

実施の形態1.
[実施の形態1の構成]
図1は、実施の形態1の半導体装置における、薄膜抵抗体と配線との接続を行う部位の構造(以下、「配線コンタクト構造」とも称す)を説明するための図である。実施の形態1では、半導体基板2の上に薄膜抵抗体10が形成されている。半導体基板2は、実施の形態1ではGaAs基板である。実施の形態1では、薄膜抵抗体10の材料は、タングステン窒化シリサイド(WSiN)である。なお、本実施形態では特に言及しないが、半導体基板2の他の位置には、他の半導体素子(トランジスタ、容量素子等)が形成されている。半導体基板2は、薄膜抵抗体10の下地層としても機能している。
Embodiment 1 FIG.
[Configuration of Embodiment 1]
FIG. 1 is a diagram for explaining a structure (hereinafter also referred to as “wiring contact structure”) of a portion for connecting a thin film resistor and wiring in the semiconductor device of the first embodiment. In the first embodiment, the thin film resistor 10 is formed on the semiconductor substrate 2. The semiconductor substrate 2 is a GaAs substrate in the first embodiment. In the first embodiment, the material of the thin film resistor 10 is tungsten nitride silicide (WSiN). Although not specifically mentioned in the present embodiment, other semiconductor elements (transistors, capacitors, etc.) are formed at other positions of the semiconductor substrate 2. The semiconductor substrate 2 also functions as an underlayer for the thin film resistor 10.

図2は、図1の紙面上方から見下ろした場合の、半導体基板2上の薄膜抵抗体10の形状(パターン)を示している。図1は、図2におけるX−X線に沿う断面を示している。なお、図2では、便宜上、薄膜抵抗体10以外の層を透視して図示している。図2に示すように、薄膜抵抗体10は、その両端に、矩形に幅広く形成された部位を備えている(図中、符号8が付された点線により囲まれた部位)。これらの部位は、薄膜抵抗体10の上層において配線と接続するために用いられる部位であり、本実施形態にかかる配線コンタクト構造が形成される部位である。以下、この部位を、コンタクト部8とも称す。   FIG. 2 shows the shape (pattern) of the thin film resistor 10 on the semiconductor substrate 2 when looking down from the upper side of the drawing of FIG. FIG. 1 shows a cross section taken along line XX in FIG. In FIG. 2, for convenience, the layers other than the thin film resistor 10 are shown through. As shown in FIG. 2, the thin film resistor 10 includes, at both ends thereof, portions that are widely formed in a rectangular shape (portions surrounded by a dotted line denoted by reference numeral 8 in the drawing). These parts are parts used to connect to the wiring in the upper layer of the thin film resistor 10, and are parts where the wiring contact structure according to the present embodiment is formed. Hereinafter, this portion is also referred to as a contact portion 8.

再び図1に戻り、実施の形態1にかかる配線コンタクト構造について説明する。半導体基板2上の薄膜抵抗体10は、上面10aおよび側面10bを備えている。なお、「上面」とは、便宜上、薄膜抵抗体10表面のうち積層面と平行な面(すなわち図1中の面10a)を指しており、半導体装置内における絶対的な意味での位置関係を意味するものではない。側面10bは、すなわち薄膜抵抗体10の周縁部の端面である。   Returning to FIG. 1 again, the wiring contact structure according to the first embodiment will be described. The thin film resistor 10 on the semiconductor substrate 2 includes an upper surface 10a and a side surface 10b. For convenience, the “upper surface” refers to a surface parallel to the laminated surface (that is, the surface 10a in FIG. 1) of the surface of the thin film resistor 10, and the absolute positional relationship in the semiconductor device. It doesn't mean. The side surface 10 b is an end surface of the peripheral edge portion of the thin film resistor 10.

実施の形態1の装置は、薄膜抵抗体10を覆うように設けられた中間金属層12を備えている。中間金属層12は、薄膜抵抗体10の上面10aおよび側面10bの両方を覆っている。実施の形態1では、中間金属層12を形成するための金属材料として、Ti/Au(ここで、Ti/Auとは、下層としてTiを蒸着し、このTiにAuを蒸着した2層構造の金属層を意味する)を用いる。中間金属層12により、薄膜抵抗体10を水分から保護することができる。   The device of the first embodiment includes an intermediate metal layer 12 provided so as to cover the thin film resistor 10. The intermediate metal layer 12 covers both the upper surface 10 a and the side surface 10 b of the thin film resistor 10. In the first embodiment, the metal material for forming the intermediate metal layer 12 is Ti / Au (where Ti / Au is Ti / Au having a two-layer structure in which Ti is vapor-deposited and Au is vapor-deposited on the Ti). Meaning metal layer). The intermediate metal layer 12 can protect the thin film resistor 10 from moisture.

実施の形態1の装置では、中間金属層12に重ねて、絶縁膜14が設けられている。絶縁膜14には、さらに絶縁膜16が積層されている。そして、絶縁膜14、16を貫通して、Lの径を有する開口がコンタクトホールとして設けられている。絶縁膜14、16は、図示しない他の位置にある半導体素子の保護膜としてや、より上層に設けられる図示しない配線構造等に対する層間絶縁膜として機能する。 In the apparatus of the first embodiment, an insulating film 14 is provided so as to overlap the intermediate metal layer 12. An insulating film 16 is further laminated on the insulating film 14. Then, through the insulating films 14 and 16, an opening having a diameter L 1 is provided as a contact hole. The insulating films 14 and 16 function as a protective film for a semiconductor element in another position (not shown) or as an interlayer insulating film for a wiring structure (not shown) provided in a higher layer.

実施の形態1では、配線コンタクト構造に、複数の絶縁膜を積み重ねた多層膜構造の絶縁層を用いる。そして、実施の形態1では、絶縁膜14を、絶縁膜16よりも、高い耐湿性を有する膜とする。実施の形態1では、絶縁膜14は屈折率nが1.9以上の窒化シリコン(SiN)膜とし、絶縁膜16は絶縁膜14よりも屈折率が低くされた窒化シリコン(SiN)膜とする。実施の形態1では、絶縁膜16は、屈折率nが1.8〜1.9程度(1.8以上1.9未満)の範囲にある膜とする。   In the first embodiment, an insulating layer having a multilayer structure in which a plurality of insulating films are stacked is used for the wiring contact structure. In the first embodiment, the insulating film 14 is a film having higher moisture resistance than the insulating film 16. In the first embodiment, the insulating film 14 is a silicon nitride (SiN) film having a refractive index n of 1.9 or more, and the insulating film 16 is a silicon nitride (SiN) film having a refractive index lower than that of the insulating film 14. . In the first embodiment, the insulating film 16 is a film having a refractive index n in the range of about 1.8 to 1.9 (1.8 or more and less than 1.9).

絶縁膜が不純物や欠陥等を含まずに理想的に形成されれば、その絶縁膜の組成は、より化学量論比に近づくことになる。現実に得られた膜の光学特性(ここでは屈折率)が、化学量論比どおりの理想的な膜の光学特性に近いほど、欠陥の少ない良質な膜が得られていると考えることができる。良質な膜は、すなわち水分を通さない耐湿性の高い膜と考えることができる。   If the insulating film is ideally formed without impurities or defects, the composition of the insulating film is closer to the stoichiometric ratio. It can be considered that a better quality film with fewer defects is obtained as the optical properties (in this case, the refractive index) of the actually obtained film are closer to the ideal optical properties of the stoichiometric ratio. . A high-quality film can be considered as a highly moisture-resistant film that does not allow moisture to pass through.

実施の形態1では、理想的に形成された(すなわち化学量論比どおりに形成された)Siの屈折率が2.04であることから、屈折率n=1.9を境界値として、絶縁膜14、16の屈折率をそれぞれ決定することとした。このような構成によれば、高い耐湿性を備える絶縁膜16により中間金属層12の側面側の領域を被覆することができ、薄膜抵抗体10を水分から厳重に保護することができる。なお、上記説明したように、ここでいう「耐湿性」の高低については、「水が透過し難いほど耐湿性が高い」と考えるものとする。 In Embodiment 1, since the refractive index of Si 3 N 4 formed ideally (that is, formed according to the stoichiometric ratio) is 2.04, the refractive index n = 1.9 is set as the boundary value. As described above, the refractive indexes of the insulating films 14 and 16 are determined. According to such a configuration, the region on the side surface of the intermediate metal layer 12 can be covered with the insulating film 16 having high moisture resistance, and the thin film resistor 10 can be strictly protected from moisture. Note that, as described above, the level of “moisture resistance” referred to here is considered to be “the moisture resistance is so high that water hardly penetrates”.

実施の形態1の装置では、中間金属層12に重ねて、コンタクトホールを埋めるように配線18が設けられる。配線18は、コンタクトホールの縁から出張って、絶縁膜16に覆い被さっている。実施の形態1では、配線18の材料として、Ti/Auを用いることとする(つまり、配線18を、下層としてTiを蒸着しこのTiにAuを蒸着した2層構造の配線とする)。実施の形態1では、図1に示すように、コンタクトホールの縁の段差部分においてカバレッジが悪化したことを仮定して、隙間Sを示している。   In the device of the first embodiment, wiring 18 is provided so as to fill the contact hole so as to overlap with intermediate metal layer 12. The wiring 18 travels from the edge of the contact hole and covers the insulating film 16. In the first embodiment, Ti / Au is used as the material of the wiring 18 (that is, the wiring 18 is a wiring having a two-layer structure in which Ti is evaporated as a lower layer and Au is evaporated on this Ti). In the first embodiment, as shown in FIG. 1, the gap S is shown on the assumption that the coverage has deteriorated at the step portion of the edge of the contact hole.

実施の形態1では、配線18および絶縁膜16を覆うように、パッシベーション膜20が設けられる。実施の形態1では、このパッシベーション膜20を、絶縁膜16と同じく、屈折率1.9以上のSiN膜とする。パッシベーション膜20によって、最終的な耐湿性の確保を行うことができる。   In the first embodiment, a passivation film 20 is provided so as to cover the wiring 18 and the insulating film 16. In the first embodiment, the passivation film 20 is a SiN film having a refractive index of 1.9 or more, like the insulating film 16. The passivation film 20 can ensure the final moisture resistance.

[実施の形態1の効果]
以下、比較例を用いながら、実施の形態1の半導体装置の作用効果について説明する。図5は、実施の形態1に対する比較例を説明するための図である。図5の比較例は、中間金属層12および絶縁膜14を取り除いた他は、図1の実施の形態1の構造と共通の構造を備えている。
[Effect of Embodiment 1]
Hereinafter, the function and effect of the semiconductor device of the first embodiment will be described using a comparative example. FIG. 5 is a diagram for explaining a comparative example with respect to the first embodiment. The comparative example of FIG. 5 has the same structure as that of the first embodiment of FIG. 1 except that the intermediate metal layer 12 and the insulating film 14 are removed.

配線18と絶縁膜16との段差が生じている部分(図5中のA部)におけるパッシベーション膜20のカバレッジが悪ければ、A部からの水分の浸入を完全には防ぎきれない恐れがある。また、配線18とのコンタクトをとるべく薄膜抵抗体10上面の内側にコンタクトホールを設けた場合、コンタクトホールの縁の段差部分でカバレッジが悪化し、隙間Sが生ずる可能性がある。   If the coverage of the passivation film 20 at the portion where the step between the wiring 18 and the insulating film 16 is generated (A portion in FIG. 5) is poor, there is a possibility that moisture intrusion from the A portion cannot be completely prevented. Further, when a contact hole is provided inside the upper surface of the thin film resistor 10 so as to make contact with the wiring 18, coverage may be deteriorated at a step portion at the edge of the contact hole, and a gap S may be generated.

A部からの水分の浸入を許すと、その後、図5中にA1の符号を付した矢印の経路を伝って、水分が薄膜抵抗体10へと到達してしまうおそれがある。また、絶縁膜16の耐湿性が低ければ、A2の符号を付した矢印のように、絶縁膜16を透過して薄膜抵抗体10に水分が到達することも懸念される。   If the intrusion of moisture from the part A is allowed, then the moisture may reach the thin film resistor 10 through the path indicated by the arrow A1 in FIG. Moreover, if the moisture resistance of the insulating film 16 is low, there is a concern that moisture may reach the thin film resistor 10 through the insulating film 16 as indicated by an arrow labeled A2.

この点に鑑み、中間金属層12を用いて薄膜抵抗体10を覆うことも考えられる。中間金属層12によれば、水分の浸入から薄膜抵抗体10を保護することができる。しかしながら、絶縁膜16のカバレッジの悪化などに起因して、経路A2を伝って絶縁膜16内を水分が透過してきた場合、この水分が悪影響を及ぼすことが考えられる。例えば、中間金属層12に成膜性の劣る部位があれば、このような部位に上記の水分が到達して、薄膜抵抗体10側への水分の侵入を許すことも懸念される。   In view of this point, it is conceivable to cover the thin film resistor 10 using the intermediate metal layer 12. According to the intermediate metal layer 12, the thin film resistor 10 can be protected from moisture intrusion. However, when moisture permeates through the insulating film 16 through the path A2 due to deterioration of the coverage of the insulating film 16, the moisture may have an adverse effect. For example, if the intermediate metal layer 12 has inferior film formability, there is a concern that the above-mentioned moisture will reach such a site and allow moisture to enter the thin film resistor 10 side.

そこで、実施の形態1によれば、絶縁膜16の下層に高耐湿性の絶縁膜14を設けておくことにより、経路A2の水分の侵入(すなわち、絶縁膜16を透過してきた水分が中間金属層12に到達する事態)を阻止できる。このように、第1の発明によれば、経路A1および経路A2の両方に対して水分の進行を阻止することができ、配線コンタクト構造における水分の浸入防止に関して漏れのない対策を施すことができる。   Therefore, according to the first embodiment, by providing the highly moisture-resistant insulating film 14 in the lower layer of the insulating film 16, the intrusion of moisture in the path A2 (that is, the moisture that has permeated the insulating film 16 is an intermediate metal). The situation of reaching the layer 12). Thus, according to the first invention, it is possible to prevent the progress of moisture with respect to both the path A1 and the path A2, and it is possible to take a leak-free measure for preventing the ingress of moisture in the wiring contact structure. .

尚、上述した実施の形態1では、半導体基板2が、前記第1の発明における「下地層」に、薄膜抵抗体10が、前記第1の発明における「薄膜抵抗体」に、薄膜抵抗体10のコンタクト部8が、前記第1の発明における「コンタクト部」に、中間金属層12が、前記第1の発明における「金属層」に、それぞれ相当している。   In the first embodiment described above, the semiconductor substrate 2 is used as the “underlayer” in the first invention, the thin film resistor 10 is used as the “thin film resistor” in the first invention, and the thin film resistor 10 is used as the “thin film resistor” in the first invention. The contact portion 8 corresponds to the “contact portion” in the first invention, and the intermediate metal layer 12 corresponds to the “metal layer” in the first invention.

また、実施の形態1では、絶縁膜14、16が前記第1の発明における「絶縁層」を形成している。また、実施の形態1では、絶縁膜14、16を貫通して穿たれたLの径を有するコンタクトホールが、前記第1の発明における「開口」に、配線18が、前記第1の発明における「配線」に、それぞれ相当している。 In the first embodiment, the insulating films 14 and 16 form the “insulating layer” in the first invention. In the first embodiment, the contact hole having a diameter of L 1 which drilled through the insulating film 14 and 16, the "opening" of the invention, the wiring 18, the first aspect of the present invention Corresponds to “wiring” in FIG.

[実施の形態1の変形例]
実施の形態1では、絶縁膜16を屈折率nが1.8〜1.9程度(1.8以上1.9未満)の範囲にある膜としたが、絶縁膜16の屈折率の値の範囲はこれに限られず、例えば、絶縁膜16を屈折率が1.8よりも更に低い膜にしてもよい。また、実施の形態1では、窒化シリコン膜に関して屈折率n=1.9を境界値とし、この境界値に基づいて耐湿性の高低を判断することにした。しかしながら、本発明は必ずしもこれに限定されるものではなく、境界値は、想定使用環境等に応じて適宜定めればよい。
[Modification of Embodiment 1]
In the first embodiment, the insulating film 16 is a film having a refractive index n in the range of about 1.8 to 1.9 (1.8 or more and less than 1.9). The range is not limited to this, and for example, the insulating film 16 may be a film having a refractive index lower than 1.8. In the first embodiment, the refractive index n = 1.9 is set as the boundary value for the silicon nitride film, and the level of moisture resistance is determined based on this boundary value. However, the present invention is not necessarily limited to this, and the boundary value may be appropriately determined according to the assumed use environment and the like.

また、実施の形態1では、絶縁膜14、16を、ともに窒化シリコンからなる膜とした。しかしながら、本発明はこれに限られるものではない。絶縁膜14と絶縁膜16を異なる材料で形成してもよく、用いる絶縁膜材料も窒化シリコンに限られるものではない。具体的には、例えば、絶縁膜14を実施の形態1と同じく屈折率1.9以上のSiN膜とし、絶縁膜16を比較的低耐湿に形成した酸化シリコン膜(SiO膜)としてもよい。耐湿性の高い、すなわち水透過性の低い(水遮断性の高い)絶縁膜を、絶縁膜14に採用すればよい。なお、実施の形態1の絶縁膜14、16の構造のように、屈折率の異なる同系列材料の膜の積層構造を用いることとすれば、製造工程の複雑化を抑えつつ、高耐湿膜と低耐湿膜の積層構造を得ることができる。   In the first embodiment, the insulating films 14 and 16 are both made of silicon nitride. However, the present invention is not limited to this. The insulating film 14 and the insulating film 16 may be formed of different materials, and the insulating film material used is not limited to silicon nitride. Specifically, for example, the insulating film 14 may be a SiN film having a refractive index of 1.9 or more as in the first embodiment, and the insulating film 16 may be a silicon oxide film (SiO film) formed with a relatively low moisture resistance. An insulating film having high moisture resistance, that is, low water permeability (high water blocking property) may be employed for the insulating film 14. If a laminated structure of films of the same series materials having different refractive indexes is used as in the structure of the insulating films 14 and 16 of the first embodiment, the high moisture resistance film and A laminated structure of a low moisture resistant film can be obtained.

また、実施の形態1では、半導体基板2に薄膜抵抗体が直接形成されているが、本発明はこれに限られない。基板上に形成された絶縁層(例えば基板上に平坦化処理用に設けられた絶縁膜など)や、基板上に形成された他の半導体層を、薄膜抵抗体を形成するための下地層としても良い。   In the first embodiment, the thin film resistor is directly formed on the semiconductor substrate 2, but the present invention is not limited to this. An insulating layer formed on the substrate (for example, an insulating film provided for planarization on the substrate) or another semiconductor layer formed on the substrate as an underlayer for forming a thin film resistor Also good.

実施の形態2.
図3は、実施の形態2の半導体装置の配線コンタクト構造を説明するための図である。図3は、実施の形態1における図1の断面図に相当する図である。実施の形態2の装置も、実施の形態1と同じく半導体基板2および薄膜抵抗体10を備えている。実施の形態2でも、半導体基板2上における薄膜抵抗体10の平面視のパターンは、実施の形態1と同様の形状(図2に示す形状)とする。
Embodiment 2. FIG.
FIG. 3 is a diagram for explaining a wiring contact structure of the semiconductor device of the second embodiment. FIG. 3 is a diagram corresponding to the cross-sectional view of FIG. 1 in the first embodiment. The device of the second embodiment also includes the semiconductor substrate 2 and the thin film resistor 10 as in the first embodiment. Also in the second embodiment, the planar view pattern of the thin film resistor 10 on the semiconductor substrate 2 has the same shape as the first embodiment (the shape shown in FIG. 2).

実施の形態2では、半導体基板2上に絶縁膜36が設けられ、この絶縁膜36にはLの径を有する開口がコンタクトホールとして形成されている。コンタクトホールは薄膜抵抗体10よりも大きく形成されている。つまり、コンタクトホールの端面(内周面)が、薄膜抵抗体10の周縁部分から距離Lだけ離間して位置し、コンタクトホールの端面が薄膜抵抗体10を囲うように位置している。 In the second embodiment, the insulating film 36 is provided on the semiconductor substrate 2, an opening having a diameter L 2 is formed as a contact hole in the insulating film 36. The contact hole is formed larger than the thin film resistor 10. That is, the end surface (inner peripheral surface) of the contact hole is located at a distance L 3 from the peripheral portion of the thin film resistor 10, and the end surface of the contact hole is located so as to surround the thin film resistor 10.

なお、図3の紙面上方から見た場合のコンタクトホールの外形形状はここでは言及しないが、例えば、図2における符号8を付した破線に沿ってコンタクトホールの端面(すなわち絶縁膜36の端面)が位置するように、コンタクトホールを形成することができる。   Note that the outer shape of the contact hole when viewed from above in FIG. 3 is not mentioned here. For example, the end face of the contact hole (that is, the end face of the insulating film 36) along the broken line 8 in FIG. The contact hole can be formed so that is located.

実施の形態2では、コンタクトホールの内側において、配線38が薄膜抵抗体10の上面10a及び側面10bを覆うように形成される。配線38は、実施の形態1の配線18と同様、Ti/Auを用いて形成される。実施の形態2では、配線38の側面のうち図3中の紙面左右側の側面については、絶縁膜36の端面から離間して位置している。   In the second embodiment, the wiring 38 is formed so as to cover the upper surface 10a and the side surface 10b of the thin film resistor 10 inside the contact hole. The wiring 38 is formed using Ti / Au, similarly to the wiring 18 of the first embodiment. In the second embodiment, among the side surfaces of the wiring 38, the left and right side surfaces in FIG. 3 are located apart from the end surface of the insulating film 36.

実施の形態2では、配線38を覆うように、配線38および絶縁膜36に重ねて、パッシベーション膜40が設けられる。パッシベーション膜40は、実施の形態1のパッシベーション膜と同様に、屈折率1.9以上のSiN膜とする。実施の形態2では、パッシベーション膜40が、配線38の表面、配線38と絶縁膜36の隙間、および絶縁膜36表面を連続的に被覆している。   In the second embodiment, a passivation film 40 is provided on the wiring 38 and the insulating film 36 so as to cover the wiring 38. The passivation film 40 is a SiN film having a refractive index of 1.9 or more, like the passivation film of the first embodiment. In the second embodiment, the passivation film 40 continuously covers the surface of the wiring 38, the gap between the wiring 38 and the insulating film 36, and the surface of the insulating film 36.

以上説明した実施の形態2の構成によれば、絶縁膜36に穿たれたコンタクトホールが薄膜抵抗体10よりも大きな径を有しているので、薄膜抵抗体10の上面10aにコンタクトホールの段差による隙間Sが位置することを避けられる。従って、上述の経路A1を伝って水分が侵入してくるような事態を、確実に回避できる。   According to the configuration of the second embodiment described above, the contact hole formed in the insulating film 36 has a larger diameter than the thin film resistor 10, so that the step of the contact hole is formed on the upper surface 10 a of the thin film resistor 10. It is possible to avoid the gap S due to the positioning. Therefore, it is possible to reliably avoid a situation in which moisture enters through the above-described path A1.

尚、上述した実施の形態2では、半導体基板2が、前記第2の発明における「下地層」に、薄膜抵抗体10が、前記第2の発明における「薄膜抵抗体」に、薄膜抵抗体10のコンタクト部8が、前記第2の発明における「コンタクト部」に、絶縁膜36が、前記第2の発明における「絶縁層」に、それぞれ相当している。また、実施の形態2では、絶縁膜36を貫通して穿たれたLの径を有するコンタクトホールが、前記第2の発明における「開口」に、配線38が、前記第2の発明における「配線」に、パッシベーション膜40が、前記第2の発明における「パッシベーション膜」に、それぞれ相当している。 In the second embodiment described above, the semiconductor substrate 2 is used as the “underlayer” in the second invention, the thin film resistor 10 is used as the “thin film resistor” in the second invention, and the thin film resistor 10 is used as the “thin film resistor” in the second invention. The contact portion 8 corresponds to the “contact portion” in the second invention, and the insulating film 36 corresponds to the “insulating layer” in the second invention. In the second embodiment, the contact hole having a diameter L 2 of bored through the insulating film 36, the "opening" according to the second invention, the wiring 38, in the second invention " The passivation film 40 corresponds to the “wiring” and corresponds to the “passivation film” in the second invention.

[実施の形態2の変形例]
(第1変形例)
図4は、実施の形態2の第1変形例にかかる配線コンタクト構造を示す図である。この第1変形例は、実施の形態2と同様の構造において、配線38と薄膜抵抗体10との間に、中間金属層42を挿入する。中間金属層42は、実施の形態1の中間金属層12と同様に、薄膜抵抗体10の上面10aおよび側面10bをともに覆う。中間金属層42の材料は、中間金属層12と同じく、Ti/Auとする。
[Modification of Embodiment 2]
(First modification)
FIG. 4 is a diagram illustrating a wiring contact structure according to a first modification of the second embodiment. In the first modification, an intermediate metal layer 42 is inserted between the wiring 38 and the thin film resistor 10 in the same structure as in the second embodiment. The intermediate metal layer 42 covers both the upper surface 10a and the side surface 10b of the thin film resistor 10 in the same manner as the intermediate metal layer 12 of the first embodiment. The material of the intermediate metal layer 42 is Ti / Au like the intermediate metal layer 12.

第1変形例では、配線38が、中間金属層42の上面と側面とを覆うように設けられる。配線38は、更にパッシベーション膜40によって被覆され、水分から保護される。このように、第1変形例によれば、薄膜抵抗体10、中間金属層42、配線38、パッシベーション膜40の積層構造において、前段の層の上面と側面を次段の層が被覆していく構造となっているので、薄膜抵抗体10の上面10a側と側面10b側の両方について、水分の浸入を多重に阻止することができる。   In the first modification, the wiring 38 is provided so as to cover the upper surface and the side surface of the intermediate metal layer 42. The wiring 38 is further covered with a passivation film 40 and protected from moisture. Thus, according to the first modification, in the laminated structure of the thin film resistor 10, the intermediate metal layer 42, the wiring 38, and the passivation film 40, the upper layer and the side surface of the previous layer are covered by the next layer. Since it has a structure, it is possible to prevent moisture from entering multiple times on both the upper surface 10a side and the side surface 10b side of the thin film resistor 10.

(第2変形例)
実施の形態2では絶縁膜36をSiN膜としたが、酸化シリコン膜(SiO膜)などの他の材料の絶縁膜にしてもよい。また、実施の形態2では、配線38の一部の側面をコンタクトホールの内側に納めるようにしたが、本発明はこれに限られず、配線38の側面が絶縁膜36の表面に載るように設けられても良い。つまり、コンタクトホール内を配線38によって埋めてしまってもよい。
(Second modification)
Although the insulating film 36 is a SiN film in the second embodiment, it may be an insulating film made of another material such as a silicon oxide film (SiO film). In the second embodiment, a part of the side surface of the wiring 38 is accommodated inside the contact hole. However, the present invention is not limited to this, and the side surface of the wiring 38 is provided on the surface of the insulating film 36. May be. That is, the contact hole may be filled with the wiring 38.

また、実施の形態2においても、実施の形態1と同様に、基板上に形成された絶縁層(例えば平坦化処理用の絶縁膜など)や他の半導体層を、薄膜抵抗体を形成する下地層として用いるという変形が可能である。   Also in the second embodiment, as in the first embodiment, an insulating layer (for example, an insulating film for planarization treatment) formed on the substrate and other semiconductor layers are formed by forming a thin film resistor. It can be modified as a stratum.

本発明の実施の形態1の半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device of Embodiment 1 of this invention. 実施の形態1の半導体装置にかかる、薄膜抵抗体のパターンを示す図である。FIG. 4 is a diagram showing a pattern of a thin film resistor according to the semiconductor device of the first embodiment. 本発明の実施の形態2の半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device of Embodiment 2 of this invention. 実施の形態2の変形例の構成を示す図である。FIG. 10 is a diagram showing a configuration of a modified example of the second embodiment. 実施の形態1に対する比較例の構成を示す図である。3 is a diagram showing a configuration of a comparative example with respect to Embodiment 1. FIG.

符号の説明Explanation of symbols

2 半導体基板
8 コンタクト部
10 薄膜抵抗体
10a 上面
10b 側面
12 中間金属層
14 絶縁膜
16 絶縁膜
18 配線
20 パッシベーション膜
36 絶縁膜
38 配線
40 パッシベーション膜
42 中間金属層
2 Semiconductor substrate 8 Contact portion 10 Thin film resistor 10a Upper surface 10b Side surface 12 Intermediate metal layer 14 Insulating film 16 Insulating film 18 Wiring 20 Passivation film 36 Insulating film 38 Wiring 40 Passivation film 42 Intermediate metal layer

Claims (5)

下地層と、
前記下地層に設けられ、配線とのコンタクトに用いられる部位であるコンタクト部を有する薄膜抵抗体と、
前記コンタクト部における前記薄膜抵抗体の上面および側面を覆うように設けられた金属層と、
前記金属層の上面および側面を覆うとともに、該金属層を部分的に露出させる開口が設けられた絶縁層と、
前記金属層の前記開口から露出する部位に重ねて設けられて、該金属層と電気的に接続する配線と、を備え、
前記絶縁層のうち前記金属層と接する部位が、該絶縁層のうち該金属層と接しない部位よりも耐湿性が高い構成とされていることを特徴とする半導体装置。
An underlayer,
A thin film resistor having a contact portion provided in the base layer and used for contact with the wiring;
A metal layer provided so as to cover an upper surface and a side surface of the thin film resistor in the contact portion;
An insulating layer that covers an upper surface and side surfaces of the metal layer and is provided with an opening that partially exposes the metal layer;
A wiring that is provided to overlap with a portion exposed from the opening of the metal layer and electrically connected to the metal layer, and
2. A semiconductor device according to claim 1, wherein a portion of the insulating layer that is in contact with the metal layer has a higher moisture resistance than a portion of the insulating layer that is not in contact with the metal layer.
前記絶縁層は、複数の絶縁膜が積み重ねられて形成された層であり、
前記複数の絶縁膜は、前記金属層に接して設けられる第1絶縁膜と、該第1絶縁膜に重ねて設けられる第2絶縁膜とを含み、
前記第1絶縁膜は、前記第2絶縁膜に比して、耐湿性が高い膜であることを特徴とする請求項1に記載の半導体装置。
The insulating layer is a layer formed by stacking a plurality of insulating films,
The plurality of insulating films include a first insulating film provided in contact with the metal layer, and a second insulating film provided so as to overlap the first insulating film,
The semiconductor device according to claim 1, wherein the first insulating film is a film having higher moisture resistance than the second insulating film.
前記第1絶縁膜および前記第2絶縁膜がともに窒化シリコンで形成された膜であり、
前記第1絶縁膜は前記第2絶縁膜よりも屈折率が高く形成されていることを特徴とする請求項2に記載の半導体装置。
Both the first insulating film and the second insulating film are formed of silicon nitride;
The semiconductor device according to claim 2, wherein the first insulating film is formed to have a refractive index higher than that of the second insulating film.
下地層と、
前記下地層に設けられ、配線とのコンタクトに用いられる部位であるコンタクト部を有する薄膜抵抗体と、
前記下地層に重ねて設けられ、前記コンタクト部を露出させるように該コンタクト部よりも大きく形成された開口を有する絶縁層と、
前記開口を介して前記コンタクト部に重ねて設けられ、前記薄膜抵抗体と電気的に接続する配線と、
前記配線を覆うように設けられたパッシベーション膜と、
を備えることを特徴とする半導体装置。
An underlayer,
A thin film resistor having a contact portion provided in the base layer and used for contact with the wiring;
An insulating layer provided over the base layer and having an opening formed larger than the contact portion so as to expose the contact portion;
A wiring provided on the contact portion through the opening and electrically connected to the thin film resistor;
A passivation film provided to cover the wiring;
A semiconductor device comprising:
前記薄膜抵抗体の前記コンタクト部と前記配線との間に、該コンタクト部を覆う金属層が挿入されていることを特徴とする請求項4に記載の半導体装置。   The semiconductor device according to claim 4, wherein a metal layer covering the contact portion is inserted between the contact portion and the wiring of the thin film resistor.
JP2007324928A 2007-12-17 2007-12-17 Semiconductor device Active JP5251107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007324928A JP5251107B2 (en) 2007-12-17 2007-12-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007324928A JP5251107B2 (en) 2007-12-17 2007-12-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2009147219A true JP2009147219A (en) 2009-07-02
JP5251107B2 JP5251107B2 (en) 2013-07-31

Family

ID=40917467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324928A Active JP5251107B2 (en) 2007-12-17 2007-12-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5251107B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136216B2 (en) 2013-02-27 2015-09-15 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190547A (en) * 1992-01-17 1993-07-30 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH06275781A (en) * 1993-03-19 1994-09-30 Toko Inc Thin film resistor
JP2000114464A (en) * 1998-09-29 2000-04-21 Denso Corp Manufacture of thin-film resistor
JP2001352056A (en) * 2000-06-08 2001-12-21 Fuji Electric Co Ltd Semiconductor device
JP2002261237A (en) * 2001-02-27 2002-09-13 Sony Corp Semiconductor device and its manufacturing method
JP2007521661A (en) * 2003-09-30 2007-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Metal, insulator, metal capacitor and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190547A (en) * 1992-01-17 1993-07-30 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH06275781A (en) * 1993-03-19 1994-09-30 Toko Inc Thin film resistor
JP2000114464A (en) * 1998-09-29 2000-04-21 Denso Corp Manufacture of thin-film resistor
JP2001352056A (en) * 2000-06-08 2001-12-21 Fuji Electric Co Ltd Semiconductor device
JP2002261237A (en) * 2001-02-27 2002-09-13 Sony Corp Semiconductor device and its manufacturing method
JP2007521661A (en) * 2003-09-30 2007-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Metal, insulator, metal capacitor and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136216B2 (en) 2013-02-27 2015-09-15 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US9257387B2 (en) 2013-02-27 2016-02-09 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US9673144B2 (en) 2013-02-27 2017-06-06 Rohm Co., Ltd. Semiconductor device with metal think film and via

Also Published As

Publication number Publication date
JP5251107B2 (en) 2013-07-31

Similar Documents

Publication Publication Date Title
JP4088120B2 (en) Semiconductor device
US7692265B2 (en) Fuse and seal ring
JP5055768B2 (en) Semiconductor device and manufacturing method thereof
JP3778445B2 (en) Semiconductor device
JP4434606B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9443912B2 (en) Solid-state image pickup device and manufacturing method thereof
KR102156820B1 (en) Semiconductor device
JP2007123328A (en) Semiconductor device and its manufacturing method
KR20080077287A (en) Semiconductor device
JP4984549B2 (en) Semiconductor device and manufacturing method thereof
JP2019012738A (en) Semiconductor device and manufacturing method thereof
US8217491B2 (en) Semiconductor device
JP2007019128A (en) Semiconductor device
US8013442B2 (en) Semiconductor device and manufacturing method thereof
JP4926918B2 (en) Manufacturing method of semiconductor device
JP5521422B2 (en) Semiconductor device
JP2008198885A (en) Semiconductor device and its manufacturing method
JP3572738B2 (en) Semiconductor device and manufacturing method thereof
JP2011023516A (en) Semiconductor device
JP5251107B2 (en) Semiconductor device
JP4725092B2 (en) Solid-state imaging device and manufacturing method thereof
JP2006147626A (en) Semiconductor device
JP4932944B2 (en) Semiconductor device and manufacturing method thereof
JP2007335429A (en) Semiconductor device
JP2008066450A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Ref document number: 5251107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250