JP2000114464A - Manufacture of thin-film resistor - Google Patents

Manufacture of thin-film resistor

Info

Publication number
JP2000114464A
JP2000114464A JP10276083A JP27608398A JP2000114464A JP 2000114464 A JP2000114464 A JP 2000114464A JP 10276083 A JP10276083 A JP 10276083A JP 27608398 A JP27608398 A JP 27608398A JP 2000114464 A JP2000114464 A JP 2000114464A
Authority
JP
Japan
Prior art keywords
film
tiw
barrier metal
electrode material
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10276083A
Other languages
Japanese (ja)
Inventor
Ichiro Ito
一郎 伊藤
Satoshi Shiraki
白木  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP10276083A priority Critical patent/JP2000114464A/en
Priority to US09/361,980 priority patent/US6770564B1/en
Publication of JP2000114464A publication Critical patent/JP2000114464A/en
Priority to US10/131,683 priority patent/US6809034B2/en
Priority to US10/944,665 priority patent/US7223668B2/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress a reversely-tapered cross section of an electrode and a barrier-metal without increasing a manufacturing process. SOLUTION: A thickness of an Al film 5 is set to 300 nm or less and an area ratio of an upper face of the Al film 5 to an upper face of a CrSi resistor 3 is set to 0.02 or more. As an etchant for a TiW film 4, a solution having an ionization tendency Al>TiW>CrSi is used. Setting the film thickness of the Al film 5 to 300 nm or less enables decreasing unevenness of etching depth caused by a battery-effect between the Al film 5, and the TiW film 4 and suppress an overhang of the Al film 5. Setting the above area ratio to 0.02 or more and using the above etchant enable decreasing the etching degree of the TiW film 4 caused by the battery-effect between a CrSi resistor 3 and the TiW film 4 and suppress the undercut of the TiW film 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に備え
られる薄膜抵抗体の製造方法に関する。
The present invention relates to a method for manufacturing a thin film resistor provided in a semiconductor device.

【0002】[0002]

【従来の技術】Alを電極、TiWをバリアメタルとし
たCrSi抵抗デバイスの製造フローを図9に示す。こ
の図に基づいて従来におけるCrSi抵抗デバイスの製
造方法について説明する。まず、図9(a)に示すよう
に、半導体素子が形成されたシリコン基板101上にシ
リコン酸化膜102を介してCrSi103を成膜した
のち、CrSi103をパターニングする。そして、図
9(b)に示すように、CrSi103を覆うようにバ
リアメタルとしてのTiW104と電極材料としてのA
l105を成膜する。
2. Description of the Related Art FIG. 9 shows a manufacturing flow of a CrSi resistance device using Al as an electrode and TiW as a barrier metal. A conventional method for manufacturing a CrSi resistance device will be described with reference to FIG. First, as shown in FIG. 9A, a CrSi 103 is formed on a silicon substrate 101 on which a semiconductor element is formed via a silicon oxide film 102, and then the CrSi 103 is patterned. Then, as shown in FIG. 9B, TiW 104 as a barrier metal and A as an electrode material cover CrSi 103.
1105 is formed.

【0003】その後、図9(c)に示すように、フォト
レジスト106をマスクとしてAl105をパターニン
グするためのエッチングを行い、引き続き、図9(d)
に示すように、フォトレジスト106をマスクとしてT
iW104をウェットエッチングし、TiWの不要部を
除去する。
After that, as shown in FIG. 9C, etching for patterning the Al 105 is performed using the photoresist 106 as a mask, and subsequently, FIG.
As shown in FIG.
The iW 104 is wet etched to remove unnecessary portions of TiW.

【0004】[0004]

【発明が解決しようとする課題】図10に上記従来方法
によって製造したCrSi抵抗デバイスの拡大図を示
す。この図に示されるように、従来方法でCrSi抵抗
デバイスを製造すると、TiW104のウェットエッチ
ング時にAl105が逆テーパー状になるAlオーバー
ハングや、TiW104のエッチングがAl105の下
まで進行してしまうTiWアンダーカットが生じてしま
い、Al105とTiW104の断面形状が全体的に逆
テーパ形状になってしまう。
FIG. 10 is an enlarged view of a CrSi resistance device manufactured by the above-mentioned conventional method. As shown in this figure, when a CrSi resistance device is manufactured by a conventional method, an Al overhang in which Al 105 is inversely tapered during wet etching of TiW 104 or a TiW undercut in which etching of TiW 104 proceeds to below Al 105 Occurs, and the cross-sectional shape of Al105 and TiW104 becomes an inversely tapered shape as a whole.

【0005】この様な逆テーパ型の断面形状になると、
特にトランジスタ等の他デバイスとの集積を行う際に
は、CrSi抵抗デバイス形成後このデバイス上を覆う
絶縁分離用の層間絶縁膜に逆テーパ形状が引き継がれ、
さらに、層間絶縁膜上に形成される配線や、この配線を
保護するための保護膜にも逆テーパ形状が引き継がれて
しまう。その結果、CrSi抵抗デバイス上部に形成さ
れる配線の断線や保護膜のクラッキング等の問題を引き
起こす。
With such an inverted tapered cross section,
In particular, when performing integration with other devices such as transistors, a reverse tapered shape is inherited by an interlayer insulating film for insulation separation covering the CrSi resistance device after forming the device,
Further, the wiring formed on the interlayer insulating film and the protective film for protecting the wiring also take over the inverted tapered shape. As a result, problems such as disconnection of the wiring formed above the CrSi resistance device and cracking of the protective film are caused.

【0006】このAlオーバーハングTiWアンダーカ
ットによるCrSi電極断面形状の悪化を防止する方法
として、図9(c)の工程を経た後、図11(a)に示
すようにフォトレジストを剥離し、引き続き、図11
(b)に示すように新たなフォトレジスト107を成膜
してAl105の開口端を覆ったのち、図11(c)に
示すように、TiWをウェットエッチングするという方
法が考えられる。
As a method of preventing the deterioration of the cross section of the CrSi electrode due to the Al overhang TiW undercut, as shown in FIG. 9C, the photoresist is peeled off as shown in FIG. 11
As shown in FIG. 11B, a new photoresist 107 is formed to cover the opening end of the Al 105, and then TiW is wet-etched as shown in FIG. 11C.

【0007】しかしながら、この方法では、新たにレジ
ストマスクを形成しなければならず、製造工程が増加に
よるコストアップというデメリットがある。本発明は上
記問題に鑑みて成され、製造工程の増加なく、電極とバ
リアメタルの断面形状が逆テーパ型になることを抑制
し、薄膜抵抗体の上部に形成される配線の断線や保護膜
のクラッキングを防止することを目的とする。
However, in this method, a new resist mask must be formed, and there is a demerit that the number of manufacturing steps increases and the cost increases. The present invention has been made in view of the above problems, and suppresses the cross-sectional shape of an electrode and a barrier metal from becoming an inversely tapered shape without increasing the number of manufacturing steps. The purpose is to prevent cracking.

【0008】[0008]

【課題を解決するための手段】上記問題に鑑みて、本発
明者らは、AlオーバーハングやTiWアンダーカット
の発生要因について検討を行った。Alオーバーハング
については、AlとTiWとの間で発生する電池効果が
寄与して発生していると考えられる。
In view of the above problems, the present inventors have studied the factors that cause Al overhang and TiW undercut. It is considered that the Al overhang is caused by the battery effect generated between Al and TiW.

【0009】また、TiWアンダーカットについては、
ウェットエッチングによってTiWの横方向エッチン
グ、TiWとCrSiとの間で発生する電池効果が寄与
して発生していると考えられる。そして、TiWのアン
ダーカット量が大きくなって、AlとTiWとの界面が
露出するとAlオーバーハングが加速され、よりAlオ
ーバーハングが大きくなる。
Regarding the TiW undercut,
It is considered that the wet etching contributes to the lateral etching of TiW and the battery effect generated between TiW and CrSi to contribute. When the undercut amount of TiW increases and the interface between Al and TiW is exposed, the Al overhang is accelerated, and the Al overhang increases.

【0010】このため、AlとTiWとの間の電池効果
を抑制することによりAlオーバーハングが抑制でき、
ウェットエッチングによるTiWの横方向エッチングや
TiWとCrSiとの間における電池効果を抑制するこ
とによりTiWアンダーカットを抑制することができる
と言える。そこで、上記目的を達成するため、以下の技
術的手段を採用する。
Therefore, by suppressing the battery effect between Al and TiW, Al overhang can be suppressed,
It can be said that TiW undercut can be suppressed by suppressing the lateral etching of TiW by wet etching or the battery effect between TiW and CrSi. Therefore, the following technical means are employed to achieve the above object.

【0011】請求項1に記載の発明においては、電極材
料(5)の膜厚が300nm以下となるように設定する
と共に、薄膜抵抗材料(3)の上面の面積に対して、電
極材料(5)の上面の面積の比が0.02以上になるよ
うに設定することを特徴としている。このように、電極
材料(5)の膜厚が300nm以下とすることにより、
電極材料(5)とバリアメタル材料(4)との間で発生
する電池効果による電極材料(5)のエッチング量のバ
ラツキを少なくでき、電極材料(5)のオーバーハング
を抑制できる。そして、バリアメタル材料(4)がエッ
チング液に接する面積は電極材料(5)の上面の面積に
見立てることができるため、薄膜抵抗材料(3)の上面
の面積に対して、電極材料(5)の上面の面積の比が
0.02以上になるようにすることで、薄膜抵抗材料
(3)とバリアメタル材料(4)との間における電池効
果によるバリアメタル材料(4)のエッチング量を少な
くすることができ、バリアメタル材料(4)のアンダー
カットを抑制することができる。
According to the first aspect of the present invention, the thickness of the electrode material (5) is set so as to be 300 nm or less, and the area of the upper surface of the thin-film resistance material (3) is reduced with respect to the area of the electrode material (5). ) Is set so that the ratio of the area of the upper surface is 0.02 or more. Thus, by setting the film thickness of the electrode material (5) to 300 nm or less,
Variations in the etching amount of the electrode material (5) due to a battery effect generated between the electrode material (5) and the barrier metal material (4) can be reduced, and overhang of the electrode material (5) can be suppressed. The area of the barrier metal material (4) in contact with the etching solution can be considered as the area of the upper surface of the electrode material (5). By setting the ratio of the area of the upper surface to 0.02 or more, the etching amount of the barrier metal material (4) due to the battery effect between the thin film resistance material (3) and the barrier metal material (4) is reduced. The undercut of the barrier metal material (4) can be suppressed.

【0012】これにより、電極とバリアメタルの断面形
状が逆テーパ型になることを抑制でき、薄膜抵抗体の上
部に形成される配線の断線や保護膜のクラッチングを防
止することができる。具体的には、請求項4に示すよう
に、エッチング液として、該エッチングに対する薄膜抵
抗材料(3)、バリアメタル材料(4)及び電極材料
(5)のイオン化傾向が、薄膜抵抗材料(3)よりもバ
リアメタル材料(4)の方が大きく、かつバリアメタル
材料(4)よりも電極材料(5)の方が大きくなる溶液
を用いれば、電池効果によるエッチングにおいて、イオ
ン化傾向の大きい金属がエッチング液に接する面積より
もイオン化傾向の小さい金属がエッチング液に接する面
積の方を大きくしておくことにより、バリアメタル材料
(4)のエッチング量を少なくできる。
Thus, it is possible to prevent the cross-sectional shape of the electrode and the barrier metal from becoming reversely tapered, thereby preventing disconnection of wiring formed on the thin film resistor and clutching of the protective film. More specifically, the ionization tendency of the thin film resistance material (3), the barrier metal material (4) and the electrode material (5) to the etching as an etching solution is determined by the thin film resistance material (3). If a solution in which the barrier metal material (4) is larger than the barrier metal material (4) and the electrode material (5) is larger than the barrier metal material (4) is used, the metal having a high ionization tendency is etched in the etching by the battery effect. By increasing the area of the metal having a low ionization tendency in contact with the etchant more than the area in contact with the liquid, the amount of etching of the barrier metal material (4) can be reduced.

【0013】例えば、請求項5に示すように、バリアメ
タル材料(4)のエッチング液として、NH4 OHとH
2 2 とH2 Oとが、5:100:400の組成比で構
成された溶液を用いることができる。請求項2に記載の
発明においては、薄膜抵抗材料(3)の上面の面積に対
して、電極材料(5)の上面の面積の比が2.0を超え
ないように設定することを特徴としている。
For example, as an etchant for the barrier metal material (4), NH 4 OH and H
A solution in which 2 O 2 and H 2 O are composed at a composition ratio of 5: 100: 400 can be used. According to a second aspect of the present invention, the ratio of the area of the upper surface of the electrode material (5) to the area of the upper surface of the thin film resistance material (3) does not exceed 2.0. I have.

【0014】これにより、薄膜抵抗材料の上面の面積に
対して、電極材料(5)の上面の面積の比を大きくしす
ぎることにより発生する電極材料(5)のオーバーハン
グを抑制することができる。請求項3に記載の発明にお
いては、バリアメタル材料(4)のエッチング工程は、
電極材料(5)のパターニング時に用いたレジスト(1
0)を残した状態で行うことを特徴としている。
Thus, overhang of the electrode material (5) caused by making the ratio of the area of the upper surface of the electrode material (5) to the area of the upper surface of the thin film resistance material too large can be suppressed. . In the invention according to claim 3, the step of etching the barrier metal material (4) includes
The resist (1) used for patterning the electrode material (5)
0) is performed.

【0015】このように、電極材料(5)のパターニン
グ時に用いたレジスト(10)で電極材料(5)の上面
を覆っておくことにより、電極材料(5)の上面はエッ
チング液に接しないようにできるため、電極材料(5)
がエッチング液に接する面積を少なくすることができ
る。請求項7に記載の発明においては、薄膜抵抗材料
(3)により薄膜抵抗体をパターニングしたのち、基板
(1)の上面全面にバリアメタル材料(4)を配置し、
さらにこのバリアメタル材料(4)の上に電極材料
(5)を配置することを特徴としている。
As described above, by covering the upper surface of the electrode material (5) with the resist (10) used for patterning the electrode material (5), the upper surface of the electrode material (5) is not in contact with the etching solution. Electrode material (5)
Can be reduced in area in contact with the etching solution. In the invention according to claim 7, after the thin film resistor is patterned by the thin film resistor material (3), a barrier metal material (4) is arranged on the entire upper surface of the substrate (1).
Further, it is characterized in that an electrode material (5) is arranged on the barrier metal material (4).

【0016】このように、基板(1)の上面全面に形成
されたバリアメタル材料(4)の上に電極材料(5)を
形成することにより、電極材料(5)が基板(1)に接
しないようにできるため、バリアメタル材料(4)と電
極材料(5)との間における電池効果にて発生した電極
材料(5)の中の電子が基板(1)に逃げないようにで
きる。これにより、基板(1)と電極材料(5)とが接
することにより発生する電極材料(5)のオーバーハン
グを防止することができる。なお、基板(1)と接する
場合以外にも、例えば回路配線等と電極材料(5)とが
接しないようにすることで、電極材料(5)の中の電子
が回路配線等を通じて逃げないようにできる。
Thus, by forming the electrode material (5) on the barrier metal material (4) formed on the entire upper surface of the substrate (1), the electrode material (5) comes into contact with the substrate (1). As a result, electrons in the electrode material (5) generated by the battery effect between the barrier metal material (4) and the electrode material (5) can be prevented from escaping to the substrate (1). Accordingly, it is possible to prevent the electrode material (5) from overhanging due to the contact between the substrate (1) and the electrode material (5). In addition to the case of contact with the substrate (1), for example, by preventing the circuit wiring and the like from being in contact with the electrode material (5), electrons in the electrode material (5) do not escape through the circuit wiring and the like. Can be.

【0017】なお、請求項7に示すように、薄膜抵抗材
料(3)としてCrSiを用い、バリアメタル材料
(4)としてTiWを用い、電極材料としてAlを用い
ることができる。
[0017] As described in claim 7, CrSi can be used as the thin film resistance material (3), TiW can be used as the barrier metal material (4), and Al can be used as the electrode material.

【0018】[0018]

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。本発明の一実施形態を適用した薄膜
低抗体を備えた半導体装置を図1に示す。図1に示すよ
うに、半導体素子(図示せず)が形成されたシリコン基
板1の上に、シリコン酸化膜2を介して薄膜抵抗体とし
てのCrSi抵抗3が形成されており、このCrSi抵
抗3の両端に、バリアメタルとしてのTiW膜4を介し
て電極材料としてのAl膜5が配設されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 1 shows a semiconductor device provided with a thin film antibody according to an embodiment of the present invention. As shown in FIG. 1, a CrSi resistor 3 as a thin film resistor is formed on a silicon substrate 1 on which a semiconductor element (not shown) is formed via a silicon oxide film 2. , An Al film 5 as an electrode material is disposed via a TiW film 4 as a barrier metal.

【0019】これらTiW膜4とAl膜5の端部は、C
rSi抵抗3の表面に対してほぼ垂直を成しており、全
体的に逆テーパ形状になっていない。また、CrSi膜
を覆うようにシリコン基板1の上面全面に層間絶縁膜6
が形成されている。層間絶縁膜6には、ビアホール6a
が形成されており、このビアホール6aを通じて、Al
配線層7がAl膜5と電気的に接続されている。そし
て、Al配線層7等を覆うようにシリコン基板1の上面
全面に配線保護用の保護膜8が形成されいる。
The ends of the TiW film 4 and the Al film 5 are C
It is substantially perpendicular to the surface of the rSi resistor 3 and does not have an inversely tapered shape as a whole. An interlayer insulating film 6 is formed on the entire upper surface of the silicon substrate 1 so as to cover the CrSi film.
Are formed. The interlayer insulating film 6 has a via hole 6a
Is formed through the via hole 6a.
The wiring layer 7 is electrically connected to the Al film 5. Then, a protective film 8 for wiring protection is formed on the entire upper surface of the silicon substrate 1 so as to cover the Al wiring layer 7 and the like.

【0020】Al配線層7及び保護膜8には、TiW膜
4やAl膜5の形状が受け継がれているため、Al配線
層7や保護膜8は逆テーパ形状となっていない。このよ
うな構成でCrSi抵抗デバイスが形成されている。次
に、上記構成における半導体装置の製造工程を図2に示
す。以下、図2に基づいて図1に示した半導体装置の製
造方法を説明する。
Since the shapes of the TiW film 4 and the Al film 5 are inherited by the Al wiring layer 7 and the protection film 8, the Al wiring layer 7 and the protection film 8 do not have a reverse tapered shape. With such a configuration, a CrSi resistance device is formed. Next, a manufacturing process of the semiconductor device having the above configuration is shown in FIG. Hereinafter, a method of manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIG.

【0021】〔図2(a)に示す工程〕まず、シリコン
基板1に半導体素子を形成したのち、シリコン基板1の
上にシリコン酸化膜2を形成する。そして、厚さ10〜
20nm程度で薄膜抵抗材料としてのCrSiを成膜し
たのち、パターニングしてCrSi抵抗3を形成する。 〔図2(b)に示す工程〕次に、CrSi抵抗3を覆う
ように、バリアメタル材料としてのTiW膜4を成膜す
る。さらに、TiW膜4の上に電極材料としてのAl膜
5を成膜する。このとき、Al膜5の膜厚を300nm
以下としている。なお、この膜厚とした理由については
後述する。
[Step shown in FIG. 2A] First, after a semiconductor element is formed on a silicon substrate 1, a silicon oxide film 2 is formed on the silicon substrate 1. And a thickness of 10
After forming CrSi as a thin-film resistance material at a thickness of about 20 nm, a CrSi resistor 3 is formed by patterning. [Step shown in FIG. 2B] Next, a TiW film 4 as a barrier metal material is formed so as to cover the CrSi resistor 3. Further, an Al film 5 as an electrode material is formed on the TiW film 4. At this time, the thickness of the Al film 5 is set to 300 nm.
It is as follows. The reason for this film thickness will be described later.

【0022】〔図2(c)に示す工程〕Al膜5の上に
フォトレジスト10を堆積すると共に、Al膜5のうち
残したい領域のみにフォトレジスト10を残す。そし
て、フォトレジスト10をマスクとしてエッチングを行
い、Al膜5をパターニングする。このとき、先にパタ
ーニングしたCrSi抵抗3の上面の面積と、Al膜5
の上面の面積の比(Al膜5/CrSi抵抗3)が0.
02以上であり、かつ2.0を超えない範囲となるよう
にする。
[Step shown in FIG. 2 (c)] A photoresist 10 is deposited on the Al film 5 and the photoresist 10 is left only in a desired region of the Al film 5. Then, etching is performed using the photoresist 10 as a mask, and the Al film 5 is patterned. At this time, the area of the upper surface of the previously patterned CrSi resistor 3 and the Al film 5
Of the upper surface area (Al film 5 / CrSi resistance 3) is 0.
02 or more and not more than 2.0.

【0023】〔図2(d)に示す工程〕そして、フォト
レジスト10をマスクとして、TiW膜4をウェットエ
ッチングによりパターニングする。このとき、ウェット
エッチングのエッチング液としてNH4 OH:H
2 2 :H2 O=5:100:400の組成比を成す溶
液を用いる。
[Step shown in FIG. 2D] The TiW film 4 is patterned by wet etching using the photoresist 10 as a mask. At this time, NH 4 OH: H is used as an etchant for wet etching.
A solution having a composition ratio of 2 O 2 : H 2 O = 5: 100: 400 is used.

【0024】各金属に対するイオン化傾向は、溶液の種
類によって変化し、上記組成を成す溶液では、イオン化
傾向がAl>TiW>CrSiとなる。このため、上記
エッチング液を用いることにより、TiWに比してAl
の方がイオン化傾向が高くなる状態でTiW膜4のエッ
チングが成されるようにできる。また、上述したよう
に、CrSi抵抗3とAl膜5の面積比が0.02以上
の範囲となるようにしているが、これは以下に示す理由
による。
The ionization tendency of each metal changes depending on the type of the solution. In the solution having the above composition, the ionization tendency becomes Al>TiW> CrSi. For this reason, by using the above-mentioned etching solution, Al is compared with TiW.
The etching of the TiW film 4 can be performed in a state in which the ionization tendency is higher. Further, as described above, the area ratio between the CrSi resistor 3 and the Al film 5 is set to be in a range of 0.02 or more, for the following reason.

【0025】図3に、CrSi抵抗3とAl膜5との面
積比を説明するための模式図を示す。なお、図3(a)
はCrSi抵抗3及びAl膜5の上面を示す図であり、
図3(b)は図3(a)に対応するCrSi抵抗3及び
Al膜5の断面構成を示す図である。一般的に、電池効
果によるエッチング(腐食)では、エッチングが起こる
イオン化傾向の大きい金属のエッチング溶に接する面積
(以下、接液面積という)をイオン化傾向の小さい金属
の接液面積より大きくしておくと、電池効果によるエッ
チング量が低減していくことが知られている。
FIG. 3 is a schematic diagram for explaining the area ratio between the CrSi resistor 3 and the Al film 5. FIG. 3 (a)
Is a diagram showing the upper surfaces of the CrSi resistor 3 and the Al film 5,
FIG. 3B is a diagram showing a cross-sectional configuration of the CrSi resistor 3 and the Al film 5 corresponding to FIG. In general, in the etching (corrosion) by the battery effect, the area in contact with the etching solution of a metal having a high ionization tendency (hereinafter, referred to as a liquid contact area) is larger than the liquid contact area of a metal having a low ionization tendency. It is known that the etching amount due to the battery effect decreases.

【0026】このため、CrSi抵抗3の接液面積に対
するTiW膜4の接液面積、つまりこれらの接液面積比
を大きく取ることによりTiW膜4とCrSi抵抗3と
の間に発生する電池効果によるTiW膜4のアンダーカ
ットを低減することができる。そこで、CrSi抵抗3
とTiW膜4における接液面積を検討してみる。まず、
CrSi抵抗3の接液面積については、CrSi抵抗3
の膜厚が10〜20nm程度と非常に薄いことから、ほ
ぼCrSi抵抗3の上面の面積のみと考えることができ
る。
For this reason, the liquid contact area of the TiW film 4 with respect to the liquid contact area of the CrSi resistor 3, that is, the ratio of these liquid contact areas is made large, so that the battery effect generated between the TiW film 4 and the CrSi resistor 3 is caused. The undercut of the TiW film 4 can be reduced. Then, CrSi resistance 3
And the liquid contact area in the TiW film 4 will be examined. First,
Regarding the liquid contact area of the CrSi resistor 3,
Can be considered to be almost only the area of the upper surface of the CrSi resistor 3.

【0027】一方、TiW膜4の接液面積については、
TiW膜4の上面がAl膜5で覆われていることから、
TiW膜4の周囲の面積が該当し、このTiW膜4の周
囲の面積は、TiW膜4の周囲長とTiW膜4の膜厚と
の積で表される。また、このTiW膜4の周囲長とTi
W膜4の膜厚との積は、TiW膜4の上面の面積と相関
関係があるため、TiW膜4の周囲の面積をTiW膜4
の上面の面積に見立てることができる。
On the other hand, regarding the liquid contact area of the TiW film 4,
Since the upper surface of the TiW film 4 is covered with the Al film 5,
The area around the TiW film 4 corresponds to the area around the TiW film 4. The area around the TiW film 4 is represented by the product of the peripheral length of the TiW film 4 and the thickness of the TiW film 4. The peripheral length of the TiW film 4 and Ti
Since the product of the thickness of the W film 4 and the area of the upper surface of the TiW film 4 are correlated, the area around the TiW film 4 is
Can be considered as the area of the upper surface of

【0028】そして、TiW膜4の上面の面積は、Ti
W膜4をパターニングする際のマスクとなるAl膜5の
上面の面積とほぼ等しくなるため、TiW膜4の周囲の
面積∝TiW膜4の上面の面積≒AL膜5の上面の面積
の関係が得られる。従って、CrSi抵抗3の上面の面
積に対するAl膜5の上面の面積の比に応じて電池効果
によるアンダーカット量が決定される。
The area of the upper surface of the TiW film 4 is Ti
Since the area of the upper surface of the Al film 5 serving as a mask when patterning the W film 4 is substantially equal to the area of the TiW film 4 ≒ the area of the upper surface of the TiW film 4 面積 the area of the upper surface of the AL film 5. can get. Therefore, the amount of undercut due to the battery effect is determined according to the ratio of the area of the upper surface of the Al film 5 to the area of the upper surface of the CrSi resistor 3.

【0029】図4に、CrSi抵抗3の上面の面積とA
l膜5の上面の面積の比を変化させたときにおけるTi
W膜4のアンダーカット量の変化を示す。なお、この図
において、アンダーカット量が零以上の場合がAl膜5
よりもTiW膜4が内側に入り込んでアンダーカットさ
れたことを示しており、アンダーカット量が零以下の場
合がAl膜5よりもTiW膜4が外側に突き出た状態と
なってアンダーカットされなかったことを示している。
FIG. 4 shows the area of the upper surface of the CrSi resistor 3 and A
Ti when the ratio of the area of the upper surface of the l film 5 is changed
5 shows a change in the amount of undercut of the W film 4. In this figure, the case where the undercut amount is equal to or more than zero indicates that the Al film 5
This indicates that the TiW film 4 penetrated the inside and was undercut, and when the amount of undercut was less than zero, the TiW film 4 protruded outside the Al film 5 and was not undercut. It shows that.

【0030】この図に示されるように、CrSi抵抗3
の上面の面積に対するAl膜5の上面の面積の比(Al
膜5/CrSi抵抗3)が0.02以上となるときに、
TiW膜4のアンダーカット量が零以下となる。このた
め、CrSi抵抗3の上面の面積に対するAl膜5の上
面の面積の比を0.02以上の範囲とすることにより、
CrSi抵抗3とTiW膜4との間における電池効果に
よるTiW膜4のアンダーカットを抑制することができ
る。
As shown in FIG.
Ratio of the area of the upper surface of the Al film 5 to the area of the upper surface of the
When the film 5 / CrSi resistance 3) becomes 0.02 or more,
The undercut amount of the TiW film 4 becomes zero or less. Therefore, by setting the ratio of the area of the upper surface of the Al film 5 to the area of the upper surface of the CrSi resistor 3 to be in a range of 0.02 or more,
The undercut of the TiW film 4 between the CrSi resistor 3 and the TiW film 4 due to the battery effect can be suppressed.

【0031】また、TiW膜4のアンダーカット量が大
きくなると、TiW膜4とAl膜5との界面の露出量が
多くなり、Al膜のオーバーハングを大きくしてしまう
が、TiW膜4のアンダーカットを抑制することによ
り、TiW膜4とAl膜5との界面の露出が少なくな
り、TiW膜4とAl膜5との間における電池効果によ
るAl膜5のオーバーハングも抑制することができる。
When the amount of undercut of the TiW film 4 increases, the amount of exposure at the interface between the TiW film 4 and the Al film 5 increases, and the overhang of the Al film increases. By suppressing the cut, exposure of the interface between the TiW film 4 and the Al film 5 is reduced, and the overhang of the Al film 5 between the TiW film 4 and the Al film 5 due to the battery effect can be suppressed.

【0032】なお、図5に示すように、CrSi抵抗3
の両端に配置されるAl膜5それぞれの上面の面積が異
なる場合には、それぞれのAl膜5の上面の面積がCr
Si抵抗3の上面の面積に対して、上記範囲内に入るよ
うにすればよい。続いて、Al膜5の膜厚を300nm
以下に設定している理由を説明する。上述したように、
Al膜5のオーバーハングは、Al膜5とTiW膜4と
の間の電池効果によるAlの溶融が起因している。従来
方法によって形成した図10に示すCrSi抵抗デバイ
スにおいて電池効果によるAl105のエッチング量の
変化を見てみると、Al105とTiW104との界面
近傍においてエッチング量が大きく、Al105の表面
ではエッチング量が小さくなっている。このAl105
のエッチング量の相違からAlのオーバーハングが大き
くなっていると考えられる。このエッチング量の相違
は、Al105とTiW104との界面からの距離によ
って異なっており、界面からAl105の上面までの距
離、つまりAl105の膜厚が大きいほど、オーバーハ
ングが大きくなると考えられる。
Note that, as shown in FIG.
When the area of the upper surface of each of the Al films 5 disposed at both ends of the Al film 5 is different, the area of the upper surface of each
The area of the upper surface of the Si resistor 3 should be within the above range. Subsequently, the thickness of the Al film 5 is set to 300 nm.
The reason for setting is described below. As mentioned above,
The overhang of the Al film 5 is caused by the melting of Al due to the battery effect between the Al film 5 and the TiW film 4. Looking at the change in the etching amount of Al105 due to the battery effect in the CrSi resistance device shown in FIG. 10 formed by the conventional method, the etching amount is large near the interface between Al105 and TiW104, and the etching amount is small on the surface of Al105. ing. This Al105
It is considered that the overhang of Al has increased from the difference in the etching amount of Al. This difference in the etching amount differs depending on the distance from the interface between Al105 and TiW104. It is considered that the overhang increases as the distance from the interface to the upper surface of Al105, that is, as the film thickness of Al105 increases.

【0033】そこで、Al膜5について膜厚を変化させ
てオーバーハングについての実験を試みたところ、図6
に示す結果が得られ、Al膜5のエッチング量はAl膜
5の膜厚と関係しており、Al膜5の膜厚が300nm
の所を変曲点として、Al膜5のエッチング量の変化の
傾きが変わっていることが分かった。このため、Al膜
5の膜厚を300nm以下という薄にすることで、電池
効果によるAl膜5のエッチング量の相違を少なくで
き、Al膜5のオーバーハングを低減することができ
る。
Therefore, an experiment on overhang was attempted by changing the thickness of the Al film 5, and FIG.
Are obtained, and the etching amount of the Al film 5 is related to the thickness of the Al film 5, and the thickness of the Al film 5 is 300 nm.
With the point of inflection as the inflection point, it was found that the slope of the change in the etching amount of the Al film 5 changed. Therefore, by making the thickness of the Al film 5 as thin as 300 nm or less, the difference in the etching amount of the Al film 5 due to the battery effect can be reduced, and the overhang of the Al film 5 can be reduced.

【0034】さらに、上述したCrSi抵抗3の上面の
面積に対するAl膜5の上面の面積の比を変化させて、
それぞれに対するAl膜5のオーバーハング量の変化を
調べたところ、CrSi抵抗3の上面の面積に対するA
l膜5の上面の面積の比が2.0を超えると、オーバー
ハングが大きくなっていくことが分かった。このため、
本実施形態では、CrSi抵抗3の上面の面積に対する
Al膜5の上面の面積の比が2.0を超えないようにし
ている。
Further, by changing the ratio of the area of the upper surface of the Al film 5 to the area of the upper surface of the CrSi resistor 3 described above,
When the change in the amount of overhang of the Al film 5 with respect to each was examined, A
It was found that when the ratio of the area of the upper surface of the 1 film 5 exceeded 2.0, the overhang increased. For this reason,
In the present embodiment, the ratio of the area of the upper surface of the Al film 5 to the area of the upper surface of the CrSi resistor 3 does not exceed 2.0.

【0035】このようにすることで、TiW膜4のパタ
ーニングの際に、CrSi抵抗3とTiW膜4との間の
電池効果によるTiW膜4のアンダーカットを低減する
と共に、Al膜5とTiW膜4との間の電池効果による
Al膜5のオーバーハングをさらに低減することができ
る。なお、本実施形態では、TiW膜4のパターニング
の際に、フォトレジスト10を残したままにしている
が、これはAl膜5の接液面積を小さくするためであ
る。つまり、AlとTiWの電池効果によるエッチング
がアンダーカットしようとするTiW膜4のエッチング
より大きくなる方向に働き、TiW膜4のアンダーカッ
ト防止に対して効果を有する。
By doing so, when patterning the TiW film 4, the undercut of the TiW film 4 due to the battery effect between the CrSi resistor 3 and the TiW film 4 is reduced, and the Al film 5 and the TiW film 4, the overhang of the Al film 5 due to the battery effect can be further reduced. In the present embodiment, the photoresist 10 is left as it is during the patterning of the TiW film 4, in order to reduce the liquid contact area of the Al film 5. That is, the etching by the battery effect of Al and TiW acts in a direction in which the etching of the TiW film 4 to be undercut becomes larger than that of the TiW film 4, and has an effect of preventing the TiW film 4 from being undercut.

【0036】そしてこの後、Al膜5及びCrSi抵抗
3を覆うように、シリコン基板1の上面全面に層間絶縁
膜6を形成したのち、層間絶縁膜6にビアホール6aを
形成し、さらに層間絶縁膜6の上にビアホール6aを通
じて接続されるAl配線層7や保護膜8を順に形成する
ことにより、図1に示すCrSi抵抗デバイスが完成す
る。
After that, an interlayer insulating film 6 is formed on the entire upper surface of the silicon substrate 1 so as to cover the Al film 5 and the CrSi resistor 3, and then a via hole 6a is formed in the interlayer insulating film 6, and further an interlayer insulating film is formed. By forming an Al wiring layer 7 and a protective film 8 which are connected to each other through the via hole 6a in this order, the CrSi resistance device shown in FIG. 1 is completed.

【0037】このように、CrSi抵抗3の上面の面積
に対するAl膜5の上面の面積の比を0.02以上とす
ることにより、CrSi抵抗3とTiW膜4の間の電池
効果によるTiW膜4のアンダーカットを抑制すること
ができ、Al膜5の膜厚を300nm以下とすることに
より、TiW膜4とAl膜5との間の電池効果によるA
l膜5のオーバーハングを抑制することができる。
As described above, by setting the ratio of the area of the upper surface of the Al film 5 to the area of the upper surface of the CrSi resistor 3 to be 0.02 or more, the TiW film 4 due to the battery effect between the CrSi resistor 3 and the TiW film 4 is formed. Can be suppressed, and by setting the thickness of the Al film 5 to 300 nm or less, A due to the battery effect between the TiW film 4 and the Al film 5 can be reduced.
Overhang of the 1 film 5 can be suppressed.

【0038】さらに、CrSi抵抗3の上面の面積に対
するAl膜5の上面の面積の比を2.0を超えないよう
にすることにより、Al膜5のオーバーハングをさらに
低減することができる。そして、本実施気形態によるC
rSi抵抗デバイスの製造方法によれば、従来の製造方
法に対して製造工程の増加なしで、Al膜5のオーバー
ハングやTiW膜4のアンダーカットの発生を防止する
ことができる。
Furthermore, the overhang of the Al film 5 can be further reduced by preventing the ratio of the area of the upper surface of the Al film 5 to the area of the upper surface of the CrSi resistor 3 from exceeding 2.0. And C according to the present embodiment is
According to the method for manufacturing an rSi resistance device, overhang of the Al film 5 and undercut of the TiW film 4 can be prevented without increasing the number of manufacturing steps as compared with the conventional manufacturing method.

【0039】(他の実施形態)上記実施形態では、Cr
Si抵抗3をパターニングしたのち、バリアメタルとし
てのTiW膜4や電極材料としてのAl膜5をCrSi
抵抗3を覆うように成膜しているが、図8に示すよう
に、他の製造手順を採用することも考えられる。具体的
には、図8(a)に示すように、シリコン基板11の上
にシリコン酸化膜2を介してCrSi抵抗13、TiW
膜14を成膜したのち、図8(b)に示すように同一マ
スクを用いてCrSi抵抗13とTiW膜14をパター
ニングする。
(Other Embodiments) In the above embodiment, Cr
After patterning the Si resistor 3, a TiW film 4 as a barrier metal and an Al film 5 as an electrode material are
Although the film is formed so as to cover the resistor 3, as shown in FIG. 8, another manufacturing procedure may be adopted. Specifically, as shown in FIG. 8A, a CrSi resistor 13, a TiW
After forming the film 14, the CrSi resistor 13 and the TiW film 14 are patterned using the same mask as shown in FIG. 8B.

【0040】次に、図8(c)に示すように、CrSi
抵抗13及びTiW膜14を覆うようにAl膜15を成
膜したのち、図8(d)に示すように、フォトレジスト
20をマスクとしてAl膜15をパターニングする。そ
の後、図8(e)に示すようにTiW膜14をパターニ
ングする。このように、CrSi抵抗13とTiW膜1
4をパターニングしたのちにAl膜15を成膜する方法
もあり、このような製造手順を採用した場合にも上記実
施形態と同様の製造方法を採用することにより、上記実
施形態と同様の効果を得ることができる。
Next, as shown in FIG.
After forming an Al film 15 so as to cover the resistor 13 and the TiW film 14, as shown in FIG. 8D, the Al film 15 is patterned using the photoresist 20 as a mask. Thereafter, the TiW film 14 is patterned as shown in FIG. Thus, the CrSi resistor 13 and the TiW film 1
There is also a method of forming an Al film 15 after patterning of the Al.4. Even when such a manufacturing procedure is adopted, by adopting the same manufacturing method as in the above embodiment, the same effect as in the above embodiment can be obtained. Obtainable.

【0041】また、図8に示す製造手順によると、Al
膜15が直接シリコン酸化膜12の上に形成されるた
め、Al膜15を他のデバイスの構成要素として、ある
いは他のデバイスとCrSi抵抗13とを接続する配線
として利用できるという効果が得られる。しかしなが
ら、このような手順でCrSi抵抗デバイスを製造した
場合、図2に示した製造手順でCrSi抵抗デバイスを
製造した場合に比して、Al膜15のオーバーハングが
大きくなることが分かった。
According to the manufacturing procedure shown in FIG.
Since the film 15 is formed directly on the silicon oxide film 12, an effect is obtained that the Al film 15 can be used as a component of another device or as a wiring for connecting the CrSi resistor 13 to another device. However, it was found that when the CrSi resistance device was manufactured by such a procedure, the overhang of the Al film 15 was larger than when the CrSi resistance device was manufactured by the manufacturing procedure shown in FIG.

【0042】この結果に基づいて検討を行ったところ、
シリコン酸化膜12の上に形成されたAl膜15がシリ
コン酸化膜12に形成されているコンタクトホール等を
通じて下地のシリコン基板11と接してしまうために、
Al膜15とTiW膜14との間の電池効果によるエッ
チングが行われたときに、Al膜15に残った電子がシ
リコン基板1に向けて流れ込み、Al膜15のエッチン
グが加速されたためにこのような結果になったと考えら
れる。
When an examination was conducted based on this result,
Since the Al film 15 formed on the silicon oxide film 12 comes into contact with the underlying silicon substrate 11 through a contact hole or the like formed in the silicon oxide film 12,
When etching by the battery effect between the Al film 15 and the TiW film 14 is performed, electrons remaining in the Al film 15 flow toward the silicon substrate 1 and the etching of the Al film 15 is accelerated. It is thought that the result was great.

【0043】このため、TiW膜14をパターニングす
る際に、Al膜15に残る電子が流れ込んでしまわない
ように、Al膜15がシリコン基板11や他の配線等に
接しないようにすることが有効であるといえる。
For this reason, when patterning the TiW film 14, it is effective to prevent the Al film 15 from coming into contact with the silicon substrate 11 and other wirings so that electrons remaining in the Al film 15 do not flow. You can say that.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を適用して製造したCrS
i抵抗デバイスの断面構成を示す図である。
FIG. 1 shows CrS manufactured by applying one embodiment of the present invention.
It is a figure showing the section composition of an i-resistance device.

【図2】図1に示すCrSi抵抗デバイスの製造工程を
示す図である。
FIG. 2 is a diagram showing a manufacturing process of the CrSi resistance device shown in FIG.

【図3】CrSi抵抗3とAl膜5との面積の関係を説
明するための図である。
FIG. 3 is a diagram for explaining the relationship between the area of a CrSi resistor 3 and the area of an Al film 5;

【図4】CrSi抵抗3の上面の面積とAl膜5の上面
の面積の比に対するTiW膜4のアンダーカット量を示
す図である。
FIG. 4 is a diagram showing the amount of undercut of the TiW film 4 with respect to the ratio of the area of the upper surface of the CrSi resistor 3 to the area of the upper surface of the Al film 5;

【図5】CrSi抵抗3の両側に配置されるAl膜5の
上面の面積が異なる場合を説明するための図である。
FIG. 5 is a diagram for explaining a case where the areas of the upper surfaces of Al films 5 arranged on both sides of a CrSi resistor 3 are different.

【図6】Al膜5の膜厚とAl膜5のエッチング量との
相関関係を示す図である。
FIG. 6 is a diagram showing a correlation between the thickness of the Al film 5 and the etching amount of the Al film 5;

【図7】CrSi抵抗3の上面の面積とAl膜5の上面
の面積の比に対するAl膜5のオーバーハング量を示す
図である。
FIG. 7 is a diagram showing the amount of overhang of the Al film 5 with respect to the ratio of the area of the upper surface of the CrSi resistor 3 to the area of the upper surface of the Al film 5;

【図8】他の実施形態におけるCrSi抵抗デバイスの
製造工程を示す図である。
FIG. 8 is a diagram showing a manufacturing process of a CrSi resistance device according to another embodiment.

【図9】従来のCrSi抵抗デバイスの製造方法を説明
するための図である。
FIG. 9 is a view for explaining a conventional method for manufacturing a CrSi resistance device.

【図10】従来の製造方法によって発生するAl105
のオーバーハングとTiW104のアンダーカットを説
明するための図である。
FIG. 10 shows Al105 generated by a conventional manufacturing method.
FIG. 3 is a diagram for explaining an overhang and an undercut of TiW104.

【図11】本発明者らの検討によるAl105のオーバ
ーハングとTiW104のアンダーカットを防止できる
CrSi抵抗デバイスの製造方法を示す図である。
FIG. 11 is a diagram showing a method of manufacturing a CrSi resistance device capable of preventing overhang of Al105 and undercut of TiW104 as studied by the present inventors.

【符号の説明】[Explanation of symbols]

1…シリコン基板、2…シリコン酸化膜、3…CrSi
抵抗、4…TiW膜、5…Al膜、6…層間絶縁膜、6
a…ビアホール、7…Al配線層、8…保護膜、10…
フォトレジスト。
1. Silicon substrate, 2. Silicon oxide film, 3. CrSi
Resistance: 4 ... TiW film, 5 ... Al film, 6 ... Interlayer insulating film, 6
a ... via hole, 7 ... Al wiring layer, 8 ... protective film, 10 ...
Photoresist.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB02 BB19 DD09 DD64 FF04 FF09 FF18 GG19 5F038 AR07 AR16 EZ14 EZ15 EZ20 5F043 AA24 AA26 AA27 BB18 DD30 GG04 GG10  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 AA01 BB02 BB19 DD09 DD64 FF04 FF09 FF18 GG19 5F038 AR07 AR16 EZ14 EZ15 EZ20 5F043 AA24 AA26 AA27 BB18 DD30 GG04 GG10

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基板(1)の上面側に薄膜抵抗材料
(3)を配置する工程と、 前記薄膜抵抗材料(3)の上面にバリアメタル材料
(4)を配置する工程と、 前記バリアメタル材料の上面に電極材料(5)を配置す
る工程と、 前記電極材料(5)をパターニングする工程と、 前記パターニングを行った前記電極材料(5)に基づい
て前記バリアメタル材料(4)をエッチングして、前記
薄膜抵抗材料(3)による薄膜抵抗体を確定すると共
に、該薄膜抵抗体の電極取り出し位置にバリアメタルが
配置されるようにする工程と、を含む薄膜抵抗体の製造
方法において、 前記電極材料(5)を配置する工程では、該電極材料
(5)の膜厚が300nm以下となるように設定し、 前記電極材料(5)のパターニング工程では、前記薄膜
抵抗材料の上面の面積に対して、前記電極材料(5)の
上面の面積の比が0.02以上になるように設定するこ
とを特徴とする薄膜抵抗体の製造方法。
A step of disposing a thin-film resistance material on an upper surface side of a substrate; a step of disposing a barrier metal material on an upper surface of the thin-film resistance material; Disposing an electrode material (5) on the upper surface of the material; patterning the electrode material (5); and etching the barrier metal material (4) based on the patterned electrode material (5). And determining a thin-film resistor made of the thin-film resistor material (3) and arranging a barrier metal at an electrode extraction position of the thin-film resistor. In the step of disposing the electrode material (5), the thickness of the electrode material (5) is set to be 300 nm or less, and in the step of patterning the electrode material (5), A method for manufacturing a thin film resistor, wherein the ratio of the area of the upper surface of the electrode material (5) to the area of the surface is set to be 0.02 or more.
【請求項2】 前記電極材料(5)のパターニング工程
では、前記薄膜抵抗材料(3)の上面の面積に対して、
前記電極材料(5)の上面の面積の比が2.0を超えな
いように設定することを特徴とする請求項1に記載の薄
膜抵抗体の製造方法。
2. In the step of patterning the electrode material (5), the area of the upper surface of the thin film resistance material (3) is
2. The method according to claim 1, wherein the ratio of the area of the upper surface of the electrode material (5) does not exceed 2.0.
【請求項3】 前記電極材料(5)のパターニング工程
は、 前記電極材料(5)の不要部分上が開口したレジスト
(10)を配置する工程と、 前記レジスト(10)をマスクとしたエッチングによて
前記不要部分を除去する工程とを有しており、 前記バリアメタル材料(4)のエッチング工程は、前記
レジスト(10)を残した状態で行うことを特徴とする
請求項1又は2に記載の薄膜抵抗体の製造方法。
3. The patterning step of the electrode material (5) includes a step of arranging a resist (10) having an opening on an unnecessary portion of the electrode material (5), and an etching step using the resist (10) as a mask. And removing the unnecessary portion. The step of etching the barrier metal material (4) is performed with the resist (10) left. The manufacturing method of the thin film resistor according to the above.
【請求項4】 前記バリアメタル材料(4)をエッチン
グする工程では、前記エッチング液として、該エッチン
グに対する前記薄膜抵抗材料(3)、バリアメタル材料
(4)及び前記電極材料(5)のイオン化傾向が、前記
薄膜抵抗材料(3)よりも前記バリアメタル材料(4)
の方が大きく、かつ前記バリアメタル材料(4)よりも
前記前記電極材料(5)の方が大きくなる溶液を用いる
ことを特徴とする請求項1乃至3のいずれか1つに記載
の薄膜抵抗体の製造方法。
4. In the step of etching the barrier metal material (4), the ionization tendency of the thin film resistance material (3), the barrier metal material (4) and the electrode material (5) with respect to the etching is used as the etchant. However, the barrier metal material (4) is more preferable than the thin film resistance material (3).
4. A thin film resistor according to claim 1, wherein a solution is used in which the electrode material (5) is larger than the barrier metal material (4). How to make the body.
【請求項5】 前記バリアメタル材料(4)のエッチン
グ液として、NH4OHとH2 2 とH2 Oとが、5:
100:400の組成比で構成された溶液を用いること
を特徴とする請求項1乃至4のいずれか1つに記載の薄
膜抵抗体の製造方法。
5. An etching solution for the barrier metal material (4), wherein NH 4 OH, H 2 O 2 and H 2 O are 5:
5. The method according to claim 1, wherein a solution having a composition ratio of 100: 400 is used.
【請求項6】 前記薄膜抵抗材料(3)を配置する工程
は、薄膜抵抗材料(3)により前記薄膜抵抗体をパター
ニングする工程を有し、 前記バリアメタル材料(4)を配置する工程では、前記
薄膜抵抗体を含む前記基板(1)の上面全面に前記バリ
アメタル材料(4)を配置し、 前記電極材料(5)を配置する工程では、前記基板
(1)の上面全面に形成された前記バリアメタル材料
(4)上に前記電極材料(5)を配置することを特徴と
する請求項1乃至5のいずれか1つに記載の薄膜抵抗体
の製造方法。
6. The step of arranging the thin film resistance material (3) includes a step of patterning the thin film resistor with the thin film resistance material (3). In the step of arranging the barrier metal material (4), In the step of disposing the barrier metal material (4) on the entire upper surface of the substrate (1) including the thin film resistor and disposing the electrode material (5), the barrier metal material (4) was formed on the entire upper surface of the substrate (1). The method for manufacturing a thin film resistor according to claim 1, wherein the electrode material is disposed on the barrier metal material.
【請求項7】 前記薄膜抵抗材料(3)としてCrSi
を用い、前記バリアメタル材料(4)としてTiWを用
い、前記電極材料としてAlを用いることを特徴とする
請求項1乃至6のいずれか1つに記載の薄膜抵抗体の製
造方法。
7. CrSi as the thin film resistance material (3)
7. The method of manufacturing a thin film resistor according to claim 1, wherein TiW is used as the barrier metal material, and Al is used as the electrode material. 8.
JP10276083A 1998-07-29 1998-09-29 Manufacture of thin-film resistor Pending JP2000114464A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10276083A JP2000114464A (en) 1998-09-29 1998-09-29 Manufacture of thin-film resistor
US09/361,980 US6770564B1 (en) 1998-07-29 1999-07-28 Method of etching metallic thin film on thin film resistor
US10/131,683 US6809034B2 (en) 1998-07-29 2002-04-24 Method of etching metallic thin film on thin film resistor
US10/944,665 US7223668B2 (en) 1998-07-29 2004-09-17 Method of etching metallic thin film on thin film resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10276083A JP2000114464A (en) 1998-09-29 1998-09-29 Manufacture of thin-film resistor

Publications (1)

Publication Number Publication Date
JP2000114464A true JP2000114464A (en) 2000-04-21

Family

ID=17564576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10276083A Pending JP2000114464A (en) 1998-07-29 1998-09-29 Manufacture of thin-film resistor

Country Status (1)

Country Link
JP (1) JP2000114464A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645875B2 (en) 2000-04-06 2003-11-11 Denso Corporation Method of processing metal and method of manufacturing semiconductor device using the metal
JP2009147219A (en) * 2007-12-17 2009-07-02 Mitsubishi Electric Corp Semiconductor device
CN109860043A (en) * 2018-12-13 2019-06-07 深圳市华星光电半导体显示技术有限公司 A kind of array substrate preparation method
CN113410382A (en) * 2021-06-15 2021-09-17 西安微电子技术研究所 Chromium-silicon film resistor and preparation method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645875B2 (en) 2000-04-06 2003-11-11 Denso Corporation Method of processing metal and method of manufacturing semiconductor device using the metal
JP2009147219A (en) * 2007-12-17 2009-07-02 Mitsubishi Electric Corp Semiconductor device
CN109860043A (en) * 2018-12-13 2019-06-07 深圳市华星光电半导体显示技术有限公司 A kind of array substrate preparation method
CN113410382A (en) * 2021-06-15 2021-09-17 西安微电子技术研究所 Chromium-silicon film resistor and preparation method thereof
CN113410382B (en) * 2021-06-15 2022-11-29 西安微电子技术研究所 Chromium-silicon film resistor and preparation method thereof

Similar Documents

Publication Publication Date Title
US6272736B1 (en) Method for forming a thin-film resistor
KR100359795B1 (en) Liquid crystal display and method for fabricating the same
US5420063A (en) Method of producing a resistor in an integrated circuit
JPS63155671A (en) Manufacture of semiconductor device
KR100365173B1 (en) Method for forming silicon carbide chrome thin-film resistor
US5128745A (en) Semiconductor device with thin film resistor
JPH02164026A (en) Method of forming self-aligned
EP1531651A2 (en) Heating device
JPH03138934A (en) Etching of window having different depth
US5403768A (en) Manufacturing method of a thin film resistor
US20020115299A1 (en) Method of etching metallic thin film on thin film resistor
JP2000114464A (en) Manufacture of thin-film resistor
US8338914B2 (en) Integrated process for thin film resistors with silicides
JPH05234937A (en) Manufacture of polysilicon embedded contact
US6329720B1 (en) Tungsten local interconnect for silicon integrated circuit structures, and method of making same
US6117789A (en) Method of manufacturing thin film resistor layer
KR100847365B1 (en) Isotropic resistor protect etch to aid in residue removal
JP2001085683A (en) Semiconductor device and its manufacturing method
JPS6222536B2 (en)
JP3236479B2 (en) Semiconductor device
US6844254B2 (en) Semiconductor device having bonding pad electrode of multi-layer structure
US6548413B1 (en) Method to reduce microloading in metal etching
KR100190381B1 (en) Method for forming a contact hole of a semiconductor device
JPH05343613A (en) Integrated circuit device
EP0120918A1 (en) An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof.