JP2009142001A - Synchronous rectification driving circuit - Google Patents

Synchronous rectification driving circuit Download PDF

Info

Publication number
JP2009142001A
JP2009142001A JP2007313253A JP2007313253A JP2009142001A JP 2009142001 A JP2009142001 A JP 2009142001A JP 2007313253 A JP2007313253 A JP 2007313253A JP 2007313253 A JP2007313253 A JP 2007313253A JP 2009142001 A JP2009142001 A JP 2009142001A
Authority
JP
Japan
Prior art keywords
gate
voltage
effect transistor
field effect
synchronous rectification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007313253A
Other languages
Japanese (ja)
Inventor
Tomohide Takatsuka
知秀 高塚
Masahiko Suzuki
雅彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007313253A priority Critical patent/JP2009142001A/en
Publication of JP2009142001A publication Critical patent/JP2009142001A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a synchronous rectification driving circuit that prevents a field effect transistor on the rectification side and a field effect transistor on the return side from being turned on at the same by driving their gates with gate withstand voltages and besides, quickening their turn off, by making use of the secondary winding voltage higher in voltage, and can quicken their turn off even if there are gate resistors for prevention of oscillation. <P>SOLUTION: A synchronous rectifier circuit, which has the field effect transistor on the rectification side and the field effect transistor on the return side connected to the secondary coil of a transformer, has a first gate voltage driving circuit and a second gate voltage driving circuit, and the first gate voltage driving circuit and the second gate voltage driving circuit lower the gate voltages through diodes without gate resistors at turn off of the field effect transistor on the rectification side and the field effect transistor on the return side by alternately conducting the field effect transistor on the rectifier side and the field effect transistor on the return side, thus it is so constituted as to quicken the turn off. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、同期整流駆動回路に関し、詳しくはスイッチング電源等において用いられる同期整流駆動回路に関する。   The present invention relates to a synchronous rectification drive circuit, and more particularly to a synchronous rectification drive circuit used in a switching power supply or the like.

図7は、従来の同期整流回路の一例を示す構成図である。図において、MOSFETのゲート電圧に、トランスの巻線電圧をトリガとして利用する構成になっている。 FIG. 7 is a configuration diagram illustrating an example of a conventional synchronous rectifier circuit. In the figure, the transformer winding voltage is used as a trigger for the MOSFET gate voltage.

図7は、同期整流回路において、直流電圧1が印加されるトランス4と、トランス4の一次巻線に流れる電流をオン・オフするスイッチング素子3と、スイッチング素子3にオン・オフ制御信号を印加する1次制御部と、二次巻線に誘起されるスイッチング信号を整流平滑化する二次側回路とを備えた構成になっている。 7 shows a synchronous rectifier circuit in which a transformer 4 to which a DC voltage 1 is applied, a switching element 3 for turning on / off a current flowing through the primary winding of the transformer 4, and an on / off control signal applied to the switching element 3 are illustrated. And a secondary side circuit for rectifying and smoothing a switching signal induced in the secondary winding.

動作としては、フォワード動作19とフライホイール動作20の2種類である。 There are two types of operations: forward operation 19 and flywheel operation 20.

このような構成からなる同期整流回路において、先ず、フォワード動作19は次の通りである。
1次側のスイッチング素子3がONすることにより、トランス4のA−Bピンに電圧がかかるため、電流が流れる。そして、トランス4のA−Bピンのエネルギーが、トランス4の2次側の巻線に誘起される。トランス4のA−Bピンのエネルギーがトランス4の2次巻線に誘起されることにより、2次側コイルの正極端子Cにトランス4の巻線比に相当する電圧が発生する。2次側コイルの正極端子Cにトランス4の巻線比に相当する電圧が発生した瞬間、正極端子Cの電圧がHiになることにより、整流側電界効果トランジスタ(以下、同期整流(フォワード)MOSFET5という)のゲート電圧がしきい値以上になる。同期整流(フォワード)MOSFET5のゲート電圧がしきい値以上に達することにより、同期整流(フォワード)MOSFET5のソース-ドレイン間が導通し、2次側インダクタ8に向かって電流が流れる。
In the synchronous rectifier circuit configured as described above, first, the forward operation 19 is as follows.
When the switching element 3 on the primary side is turned on, a voltage is applied to the AB pin of the transformer 4 and thus a current flows. The energy of the AB pin of the transformer 4 is induced in the secondary winding of the transformer 4. When the energy of the AB pin of the transformer 4 is induced in the secondary winding of the transformer 4, a voltage corresponding to the winding ratio of the transformer 4 is generated at the positive terminal C of the secondary coil. At the moment when a voltage corresponding to the winding ratio of the transformer 4 is generated at the positive terminal C of the secondary coil, the voltage at the positive terminal C becomes Hi, whereby a rectification side field effect transistor (hereinafter referred to as synchronous rectification (forward) MOSFET 5). The gate voltage becomes equal to or higher than the threshold value. When the gate voltage of the synchronous rectification (forward) MOSFET 5 reaches a threshold value or more, the source and drain of the synchronous rectification (forward) MOSFET 5 are conducted, and a current flows toward the secondary inductor 8.

次に、フライホイール動作20は、次の通りである。
1次側のスイッチング素子3がOFFすることにより、トランス4の電圧が反転する。そして、トランス4の電圧が反転することにより、トランス4の正極端子Cの電圧は降下する。トランス4の正極端子Cの電圧が降下することにより、同期整流(フォワード)MOSFET5のゲート電圧はしきい値以下になる。同期整流(フォワード)MOSFET5のゲート電圧がしきい値以下になることにより、同期整流(フォワード)MOSFET5はOFFする。同期整流(フォワード)MOSFET5がOFFすることにより、トランス4の負極端子Dが逆にHiに反転する。トランス4の負極端子DがHiに反転することにより、還流側電界効果トランジスタ(以下、同期整流(フライホイール)MOSFET7という)のゲートの電圧がしきい値以上になる。同期整流(フライホイール)MOSFET7のゲートの電圧がしきい値以上に達することにより、同期整流(フライホイール)MOSFET7のソース-ドレイン間が導通し、2次側インダクタ8に向かって電流が流れる。
Next, the flywheel operation 20 is as follows.
When the switching element 3 on the primary side is turned off, the voltage of the transformer 4 is inverted. Then, when the voltage of the transformer 4 is inverted, the voltage of the positive terminal C of the transformer 4 drops. As the voltage at the positive terminal C of the transformer 4 drops, the gate voltage of the synchronous rectification (forward) MOSFET 5 becomes lower than the threshold value. When the gate voltage of the synchronous rectification (forward) MOSFET 5 falls below the threshold value, the synchronous rectification (forward) MOSFET 5 is turned OFF. When the synchronous rectification (forward) MOSFET 5 is turned OFF, the negative terminal D of the transformer 4 is inverted to Hi. When the negative terminal D of the transformer 4 is inverted to Hi, the voltage of the gate of the reflux-side field effect transistor (hereinafter referred to as synchronous rectification (flywheel) MOSFET 7) becomes equal to or higher than the threshold value. When the voltage of the gate of the synchronous rectification (flywheel) MOSFET 7 reaches a threshold value or more, the source and drain of the synchronous rectification (flywheel) MOSFET 7 conducts, and a current flows toward the secondary inductor 8.

したがって、このフォワード動作19とフライホイール動作20を繰り返すことで、出力電圧10を供給する。また、フォワード動作19とフライホイール動作20をすることで、通常のダイオード整流と同等の動作をし、整流素子の損失を低減することができるようになった。 Therefore, the output voltage 10 is supplied by repeating the forward operation 19 and the flywheel operation 20. Further, by performing the forward operation 19 and the flywheel operation 20, the operation equivalent to the normal diode rectification can be performed, and the loss of the rectifying element can be reduced.

図8は、従来の同期整流回路の一例を示す構成図である。
図8に示すように、同期整流回路において、トランス807の1次側コイルに接続されている1次側のスイッチング回路としてのアクティブクランプ回路と、トランス807の2次側コイルに接続されている整流回路とを備えた構成になっている。
FIG. 8 is a configuration diagram illustrating an example of a conventional synchronous rectifier circuit.
As shown in FIG. 8, in the synchronous rectifier circuit, the active clamp circuit as the primary side switching circuit connected to the primary side coil of the transformer 807 and the rectifier connected to the secondary side coil of the transformer 807. And a circuit.

1次側のアクティブクランプ回路は、主スイッチ803と、補助スイッチ805と、クランプコンデンサ806とを備えた構成になっている。トランス807の1次側コイルには、直流電圧801が接続されている。トランス807の1次側コイルの負極端子と直流電圧801との間に主スイッチ803が接続されている。補助スイッチ805とクランプコンデンサ28との直列接続体が、トランス807の1次側コイルに並列に接続されている。主スイッチ803のゲート電極には、ゲート信号発生回路802が接続されている。また、補助スイッチ805のゲート電極には、ゲート信号発生回路804が接続されている。主スイッチ803のゲート電極および補助スイッチ805のゲート電極には、ゲート信号発生回路802およびゲート信号発生回路804により交互にゲート信号が与えられて交互にオンされる。   The primary side active clamp circuit includes a main switch 803, an auxiliary switch 805, and a clamp capacitor 806. A DC voltage 801 is connected to the primary side coil of the transformer 807. A main switch 803 is connected between the negative terminal of the primary coil of the transformer 807 and the DC voltage 801. A series connection body of the auxiliary switch 805 and the clamp capacitor 28 is connected in parallel to the primary side coil of the transformer 807. A gate signal generation circuit 802 is connected to the gate electrode of the main switch 803. A gate signal generation circuit 804 is connected to the gate electrode of the auxiliary switch 805. A gate signal is alternately applied to the gate electrode of the main switch 803 and the gate electrode of the auxiliary switch 805 by the gate signal generation circuit 802 and the gate signal generation circuit 804 and turned on alternately.

2次側の整流回路は、整流側FET808と、還流側FET809と、平滑用コイル810と、平滑用コンデンサ811と、負荷812と、直流バイアスカットコンデンサ813と、ゲート電圧クランプ用FET814と、ゲート電圧クランプ用電源815と、直流バイアスカットコンデンサ818と、ゲート電圧クランプ用FET817とを備えた構成になっている。   The rectification circuit on the secondary side includes a rectification side FET 808, a return side FET 809, a smoothing coil 810, a smoothing capacitor 811, a load 812, a DC bias cut capacitor 813, a gate voltage clamping FET 814, and a gate voltage. A clamp power supply 815, a DC bias cut capacitor 818, and a gate voltage clamp FET 817 are provided.

整流側FET808は、ドレイン電極がトランス807の2次側コイルの負極端子に接続されている。還流側FET809のドレイン電極は、トランス807の2次側コイルの正極端子と直流バイアスカットコンデンサ818に接続されている。還流側FET809のゲート電極は、トランス807の2次側コイルの負極端子に直流バイアスカットコンデンサ813とゲート電圧クランプ用FET814とを介して接続されている。ゲート電圧クランプ用FET814のドレイン電極には直流バイアスカットコンデンサ813が接続されている。ゲート電圧クランプ用FET814のソース電極には還流側FET809のゲート電極が接続されている。ゲート電圧クランプ用FET817のゲート電極にはゲート電圧クランプ用電源815が接続されている。ゲート電圧クランプ用FET817のドレイン電極とトランス807の正極端子の間に直流バイアスカットコンデンサ818が接続されている。平滑用コイル810は、還流側FET809のドレイン電極と負荷812との間に接続されている。平滑用コンデンサ811は、負荷812と並列に接続されている。平滑用コイル810と平滑用コンデンサ811とは、平滑回路を構成している。ゲート電圧クランプ用FET814とゲート電圧クランプ用電源815とは、ゲート電圧クランプ回路を構成している。 The drain electrode of the rectifying side FET 808 is connected to the negative terminal of the secondary side coil of the transformer 807. The drain electrode of the return side FET 809 is connected to the positive terminal of the secondary side coil of the transformer 807 and the DC bias cut capacitor 818. The gate electrode of the reflux side FET 809 is connected to the negative terminal of the secondary side coil of the transformer 807 via a DC bias cut capacitor 813 and a gate voltage clamping FET 814. A DC bias cut capacitor 813 is connected to the drain electrode of the gate voltage clamping FET 814. The gate electrode of the reflux side FET 809 is connected to the source electrode of the gate voltage clamping FET 814. A gate voltage clamp power source 815 is connected to the gate electrode of the gate voltage clamp FET 817. A DC bias cut capacitor 818 is connected between the drain electrode of the gate voltage clamping FET 817 and the positive terminal of the transformer 807. The smoothing coil 810 is connected between the drain electrode of the reflux side FET 809 and the load 812. The smoothing capacitor 811 is connected in parallel with the load 812. The smoothing coil 810 and the smoothing capacitor 811 constitute a smoothing circuit. The gate voltage clamping FET 814 and the gate voltage clamping power source 815 constitute a gate voltage clamping circuit.

これにより、還流側FET809と同様に整流側FET808のターンオフを速くすることができる。 Thereby, the turn-off of the rectifying side FET 808 can be accelerated as in the case of the reflux side FET 809.

このような構成からなる同期整流回路において、1次側のアクティブクランプ回路の主スイッチ803と補助スイッチ805とが交互にオンされると、トランス807の2次側コイルには、トランス巻数比に比例した矩形波電圧が発生する。発生した矩形波電圧を整流側FET808と還流側FET809とで整流する。発生した矩形波電圧を整流後、さらに平滑回路を構成する平滑用コイル810と平滑用コンデンサ811で平滑して出力する。 In the synchronous rectifier circuit having such a configuration, when the main switch 803 and the auxiliary switch 805 of the primary active clamp circuit are alternately turned on, the secondary coil of the transformer 807 is proportional to the transformer turns ratio. Generated rectangular wave voltage. The generated rectangular wave voltage is rectified by the rectification side FET 808 and the return side FET 809. After the generated rectangular wave voltage is rectified, it is further smoothed and output by a smoothing coil 810 and a smoothing capacitor 811 constituting a smoothing circuit.

還流側FET809は、トランス807の負極の端子電圧をゲート電圧に利用する。このトランス807の負極の端子電圧に直流バイアスカットコンデンサ813を接続すると、直流バイアスカットコンデンサ813の一方の端子電圧は正負に振れる電圧波形となる。負側に振れることで、還流側FET809のターンオフを速くすることができる。 The reflux side FET 809 uses the negative terminal voltage of the transformer 807 as the gate voltage. When a DC bias cut capacitor 813 is connected to the negative terminal voltage of the transformer 807, one terminal voltage of the DC bias cut capacitor 813 has a voltage waveform that swings between positive and negative. By swinging to the negative side, the turn-off of the reflux side FET 809 can be accelerated.

さらに、直流バイアスカットコンデンサ813と還流側FET809のゲート電極との間にゲート電圧クランプ回路を挿入することにより、端子電圧の正電圧を低く抑えることができる。これにより、端子電圧が負へ振れる時間を短くし、還流側FET809のターンオフを速くすることができる。 Furthermore, by inserting a gate voltage clamp circuit between the DC bias cut capacitor 813 and the gate electrode of the return side FET 809, the positive terminal voltage can be kept low. As a result, the time during which the terminal voltage swings negative can be shortened, and the turn-off of the reflux side FET 809 can be accelerated.

上記構成により、整流側FET808及び還流側FET809のターンオフを早くすることで、整流側FET808及び還流側FET809のサージ電圧および電圧の損失を防止することができる。 With the above configuration, the surge voltage and voltage loss of the rectifying side FET 808 and the reflux side FET 809 can be prevented by speeding up the turn-off of the rectifying side FET 808 and the reflux side FET 809.

特許第3022535号公報Japanese Patent No. 3022535

しかしながら、図7のような同期整流回路においては、下記のような問題点がある。
DC/DCコンバータは、9V/17A 150Wと高電圧、大電流であるため、トランスの2次側コイル電圧が高く、直接整流側電界効果トランジスタ及び還流側電界効果トランジスタのゲートを駆動すると、ゲート耐圧をオーバーしてしまうという問題がある。
However, the synchronous rectifier circuit as shown in FIG. 7 has the following problems.
Since the DC / DC converter has a high voltage and a large current of 9V / 17A 150W, the secondary coil voltage of the transformer is high, and when the gates of the rectification side field effect transistor and the reflux side field effect transistor are driven directly, There is a problem of over.

また、上記図7の従来例に示される同期整流回路においては、整流側電界効果トランジスタのゲート容量Cissをゲート抵抗経由で放電させるため整流側電界効果トランジスタのOFFが遅くなるという問題がある。
同様に、還流側電界効果トランジスタのゲート容量Cissをゲート抵抗経由で放電させるため還流側電界効果トランジスタのOFFが遅くなるという問題がある。
Further, the synchronous rectification circuit shown in the conventional example of FIG. 7 has a problem that the rectification side field effect transistor is turned off late because the gate capacitance Ciss of the rectification side field effect transistor is discharged via the gate resistance.
Similarly, since the gate capacitance Ciss of the return-side field effect transistor is discharged via the gate resistance, there is a problem that the return-side field effect transistor is slowly turned off.

そして、現在、所望されている製品が低背(高さ9mm以下)であるため、トランスに別巻線を追加するには狭小であるという問題がある。   And since the product currently desired is low-profile (height 9 mm or less), there is a problem that it is too small to add another winding to the transformer.

次に、図8のような同期整流回路においては、下記のような問題点がある。
整流側FET及び還流側FETとトランス巻線間に接続されるのが直流バイアスカットコンデンサのみで、ゲートに直列に接続するゲート抵抗がないため、整流側FET及び還流側FETの寄生共振(発振)が発生する可能性がある。
整流側FET及び還流側FETの発振が発生した場合、整流側FET及び還流側FETにゲート抵抗を挿入して対策するが、ゲート抵抗を介して整流側FET及び還流側FETのゲート電圧を放電させるため、ターンオフが遅くなってしまうという問題がある。
Next, the synchronous rectifier circuit as shown in FIG. 8 has the following problems.
Since only the DC bias cut capacitor is connected between the rectifying side FET and the return side FET and the transformer winding, and there is no gate resistance connected in series with the gate, parasitic resonance (oscillation) of the rectifying side FET and the free side FET May occur.
When oscillation of the rectifying side FET and the return side FET occurs, a countermeasure is taken by inserting a gate resistance into the rectifying side FET and the return side FET, but the gate voltage of the rectifying side FET and the return side FET is discharged through the gate resistance. Therefore, there is a problem that the turn-off is delayed.

また、ゲートクランプ用電源用に別途電源を設けなければならない。 Also, a separate power source must be provided for the gate clamp power source.

本発明は、上記のような従来装置の欠点をなくし、電圧の高い2次巻線電圧を利用して、整流側電界効果トランジスタ及び還流側電界効果トランジスタのゲート耐圧以下でゲートを駆動すること、かつ整流側電界効果トランジスタ及び還流側電界効果トランジスタのターンオフを早くすることにより、整流側電界効果トランジスタ及び還流側電界効果トランジスタが同時にオンすることを防止すること、かつ発振防止のゲート抵抗がある場合においても、ターンオフを早くすることができる同期整流駆動回路を実現することを目的としたものである。   The present invention eliminates the disadvantages of the conventional device as described above, and drives the gate below the gate breakdown voltage of the rectifying field effect transistor and the reflux side field effect transistor using a high secondary winding voltage. In addition, when the turn-off of the rectification side field effect transistor and the return side field effect transistor is accelerated, the rectification side field effect transistor and the return side field effect transistor are prevented from being turned on at the same time, and there is a gate resistance for preventing oscillation. Is intended to realize a synchronous rectification drive circuit capable of speeding up turn-off.

上記のような目的を達成するために、本発明の請求項1では、トランスの2次側コイルに接続されている整流側電界効果トランジスタと還流側電界効果トランジスタとを有し、前記整流側電界効果トランジスタは、ゲート電極が前記トランスの2次側コイルの正極端子に接続され、ドレイン電極が前記トランスの2次側コイルの負極端子に接続され、前記還流側電界効果トランジスタは、ドレイン電極が前記トランスの2次側コイルの正極端子に接続され、ゲート電極が前記トランスの2次側コイルの負極端子に接続されている同期整流回路において、前記還流側電界効果トランジスタのゲート電極と前記トランスの2次側コイルの負極端子との間に接続されている第1のゲート電圧駆動回路と、前記整流側電界効果トランジスタのゲート電極と前記トランスの2次側コイルの正極端子との間に接続されている第2のゲート電圧駆動回路とを有すると共に、前記第1および第2のゲート電圧駆動回路は、駆動対象の電界効果トランジスタのゲート電極を設定するツェナーダイオードと、駆動対象の電界効果トランジスタのゲート電圧を下げるための第1のダイオードと、この第1のダイオードと前記ツェナーダイオードの間に接続されているゲート電圧クランプ回路とを有し、このゲート電圧クランプ回路は、駆動対象の電界効果トランジスタのオフ時に前記ゲート電圧クランプ回路内のレギュレータのゲート電荷を下げる第2のダイオードと、駆動対象の電解対象トランジスタのオン時に前記ゲート電圧クランプ回路内の前記レギュレータをオンさせるコンデンサを有することを特徴とし、前記第1のゲート電圧駆動回路および前記第2のゲート電圧駆動回路は、前記整流側電界効果トランジスタ及び前記還流側電界効果トランジスタを交互に導通させることを特徴とする。 In order to achieve the above object, according to claim 1 of the present invention, a rectifying side field effect transistor and a reflux side field effect transistor connected to a secondary coil of a transformer are provided, and the rectifying side electric field is provided. The effect transistor has a gate electrode connected to a positive terminal of the secondary coil of the transformer, a drain electrode connected to a negative terminal of the secondary coil of the transformer, and the drain side field effect transistor has a drain electrode of the In a synchronous rectification circuit in which a gate electrode is connected to a positive electrode terminal of a secondary coil of a transformer and a gate electrode is connected to a negative electrode terminal of the secondary coil of the transformer, A first gate voltage driving circuit connected between the negative terminal of the secondary coil and the gate voltage of the rectifying field effect transistor; And a second gate voltage driving circuit connected between the positive terminal of the secondary coil of the transformer, and the first and second gate voltage driving circuits are field effect transistors to be driven A Zener diode for setting the gate electrode of the first gate electrode, a first diode for lowering the gate voltage of the field-effect transistor to be driven, and a gate voltage clamp circuit connected between the first diode and the Zener diode The gate voltage clamp circuit includes a second diode that lowers the gate charge of the regulator in the gate voltage clamp circuit when the field effect transistor to be driven is turned off, and the gate when the transistor to be driven is turned on. Having a capacitor to turn on the regulator in the voltage clamp circuit And symptoms, the first gate voltage drive circuit and the second gate voltage drive circuit is characterized in that to conduct the rectification side field effect transistor and the reflux side field effect transistors alternately.

請求項2では、請求項1の同期整流駆動回路において、前記ゲート電圧クランプ回路は、前記2次側コイルに誘起されるスイッチング信号の電圧を常に一定に制御するレギュレータと、駆動対象の電界効果トランジスタのゲートを駆動するためのゲート抵抗と、前記レギュレータのゲート電極と前記2次側コイルの負極端子あるいは正極端子との間に接続されている第2のダイオードと、この第2のダイオードと並列に接続させるコンデンサとを有することを特徴とする。 3. The synchronous rectification drive circuit according to claim 1, wherein the gate voltage clamp circuit includes a regulator for constantly controlling a voltage of a switching signal induced in the secondary coil, and a field effect transistor to be driven. A second resistor connected between the gate electrode of the regulator and a negative electrode terminal or a positive electrode terminal of the secondary coil, and a second diode connected in parallel with the second diode. And a capacitor to be connected.

請求項3では、請求項1の同期整流駆動回路において、前記第1のダイオードは、駆動対象の電界効果トランジスタのゲート電極と前記2次側コイルの負極端子あるいは正極端子との間に接続されていることを特徴とする。 According to a third aspect of the present invention, in the synchronous rectification driving circuit according to the first aspect, the first diode is connected between a gate electrode of a field effect transistor to be driven and a negative terminal or a positive terminal of the secondary coil. It is characterized by being.

請求項4では、請求項2または3の同期整流駆動回路において、前記レギュレータは、前記第1のダイオードと並列に接続されていることを特徴とする。 According to a fourth aspect of the present invention, in the synchronous rectification drive circuit according to the second or third aspect, the regulator is connected in parallel with the first diode.

請求項5では、請求項1乃至4いずれかの同期整流駆動回路において、前記ゲート抵抗は、駆動対象の電界効果トランジスタのゲート電極と前記レギュレータのソース電極との間及び前記第1のダイオードと前記レギュレータのソース電極との間に直列に接続されていることを特徴とする。 The synchronous rectification drive circuit according to any one of claims 1 to 4, wherein the gate resistance is between a gate electrode of a field-effect transistor to be driven and a source electrode of the regulator, and the first diode and the It is connected in series with the source electrode of the regulator.

請求項6では、請求項1乃至5いずれかの同期整流駆動回路において、前記ツェナーダイオードは、前記レギュレータのゲート電極と駆動対象の電界効果トランジスタのソース電極との間に接続されていることを特徴とする。 The synchronous rectification drive circuit according to any one of claims 1 to 5, wherein the Zener diode is connected between a gate electrode of the regulator and a source electrode of a field effect transistor to be driven. And

請求項7では、請求項1乃至6いずれかの同期整流駆動回路において、前記レギュレータのドレイン電圧を直流電源から供給することを特徴とする。 According to a seventh aspect of the present invention, in the synchronous rectification drive circuit according to any one of the first to sixth aspects, the drain voltage of the regulator is supplied from a DC power source.

請求項8では、請求項1乃至6いずれかの同期整流駆動回路において、前記レギュレータのドレイン電圧を電圧調節回路を介して直流電源から供給することを特徴とする。 According to an eighth aspect of the present invention, in the synchronous rectification drive circuit according to any one of the first to sixth aspects, the drain voltage of the regulator is supplied from a DC power source through a voltage adjustment circuit.

本願において開示される発明のうち代表的なものによって得られる効果を説明すれば下記の通りである。   The effects obtained by the typical inventions among those disclosed in the present application will be described as follows.

すなわち、本発明に従うと、同期整流駆動回路において、トランスの2次側コイル電圧が高い場合においても、所望するゲート電圧になるように制御することで、安全に整流側電界効果トランジスタ及び還流側電界効果トランジスタを動作させることができるため、整流側電界効果トランジスタ及び還流側電界効果トランジスタのゲート耐圧を超えることなく、2次側コイル電圧を駆動のトリガ電圧とすることができる。このため、トリガ用別巻線を巻くスペースのない小型、低背トランスの場合においても、巻線電圧を利用して同期整流回路を駆動することができるようになる。 That is, according to the present invention, in the synchronous rectification drive circuit, even when the secondary coil voltage of the transformer is high, the rectification side field effect transistor and the return side electric field can be safely controlled by controlling the transformer so that the desired gate voltage is obtained. Since the effect transistor can be operated, the secondary coil voltage can be used as the driving trigger voltage without exceeding the gate breakdown voltage of the rectifying field effect transistor and the reflux field effect transistor. For this reason, the synchronous rectifier circuit can be driven using the winding voltage even in the case of a small, low-profile transformer that does not have a space for winding another winding for trigger.

また、整流側電界効果トランジスタのターンオフ時にゲート抵抗を介さずに、ダイオードを介すことによりゲート電圧を下げるため、整流側電界効果トランジスタのOFFを速くすることができる。
そして、還流側電界効果トランジスタのターンオフ時にゲート抵抗を介さずに、ダイオードを介すことによりゲート電圧を下げるため、還流側電界効果トランジスタのOFFを速くすることができる。
Further, when the rectifying side field effect transistor is turned off, the gate voltage is lowered not via the gate resistance but via the diode, so that the rectifying side field effect transistor can be turned off faster.
Further, since the gate voltage is lowered by using the diode instead of the gate resistance when the return-side field effect transistor is turned off, the return-side field effect transistor can be turned off faster.

次に、ゲート電圧を一定にするように、サージ電圧時及び矩形波の電圧時の際に降圧させる電圧を可変することにより、常に問題なくゲートを駆動することができる。   Next, the gate can be driven without any problem by varying the voltage to be stepped down at the time of surge voltage and rectangular wave voltage so that the gate voltage is constant.

そして、入力電圧範囲が広い場合においても2次側コイル電圧を駆動のトリガ電圧とすることができる。 Even when the input voltage range is wide, the secondary coil voltage can be used as a driving trigger voltage.

また、レギュレータに低耐圧小容量の高速なMOSFETを使用することにより、整流側電界効果トランジスタおよび還流側電界効果トランジスタのターンオンが速くなり損失を低減することができる。 Further, by using a high-speed MOSFET having a low withstand voltage and a small capacity for the regulator, the turn-on of the rectifying side field effect transistor and the reflux side field effect transistor can be accelerated, and the loss can be reduced.

つまり、レギュレータ部の損失を大きくすること無く、整流側電界効果トランジスタおよび還流側電界効果トランジスタのターンオンを速くすることができる。 That is, the turn-on of the rectifying field effect transistor and the reflux field effect transistor can be accelerated without increasing the loss of the regulator section.

さらに、整流側電界効果トランジスタおよび還流側電界効果トランジスタのドレイン電極に印加されるサージ電圧を低減することにより、整流側電界効果トランジスタおよび還流側電界効果トランジスタおよびレギュレータに低耐圧、低損失の素子を使用することができる。 Furthermore, by reducing the surge voltage applied to the drain electrodes of the rectifying side field effect transistor and the reflux side field effect transistor, a low withstand voltage and low loss element is added to the rectifying side field effect transistor, the reflux side field effect transistor and the regulator. Can be used.

以下、図面を用いて、本発明の同期整流駆動回路を説明する。   Hereinafter, the synchronous rectification drive circuit of the present invention will be described with reference to the drawings.

図1は、本発明の同期整流駆動回路の一実施例を示す構成図である。図において、前記図7と同様のものは同一符号を付して示す。   FIG. 1 is a block diagram showing an embodiment of a synchronous rectification drive circuit according to the present invention. In the figure, the same components as those in FIG.

図1に示すように、トランス4を介して1次側コンデンサ2にて平滑された電圧をスイッチング素子3及びアクティブクランプMOSFET23で駆動し、整流側電界効果トランジスタ(以下、同期整流(フォワード)MOSFET5という)と還流側電界効果トランジスタ(以下、同期整流(フライホイール)MOSFET7という)を用いて同期整流をして、2次側インダクタ8と2次側コンデンサ9にて整流平滑して出力電圧10を供給する構成になっている。 As shown in FIG. 1, a voltage smoothed by a primary capacitor 2 is driven by a switching element 3 and an active clamp MOSFET 23 via a transformer 4, and a rectification side field effect transistor (hereinafter referred to as a synchronous rectification (forward) MOSFET 5). ) And a reflux-side field effect transistor (hereinafter referred to as synchronous rectification (flywheel) MOSFET 7), and rectified and smoothed by a secondary inductor 8 and a secondary capacitor 9 to supply an output voltage 10 It is configured to do.

また、図1において、同期整流駆動回路は、1次側制御部と、2次側整流平滑部と、第一のゲート電圧駆動回路6aと第二のゲート電圧駆動回路6bを有している。
1次側制御部において、トランス4は、少なくとも1次側メイン巻線21と2次側出力巻線22を有し、2次側で整流平滑された出力電圧10をセンシングする2次側制御部とスイッチング素子3のオン・オフを制御する構成になっている。
In FIG. 1, the synchronous rectification drive circuit includes a primary side control unit, a secondary side rectification smoothing unit, a first gate voltage drive circuit 6a, and a second gate voltage drive circuit 6b.
In the primary side control unit, the transformer 4 has at least a primary side main winding 21 and a secondary side output winding 22 and senses the output voltage 10 rectified and smoothed on the secondary side. The switching element 3 is turned on / off.

2次側整流平滑部は、同期整流(フォワード)MOSFET5と同期整流(フライホイール)MOSFET7で同期整流をし、そのゲートトリガ信号はトランス4の2次側出力巻線22を利用する。同期整流MOSFET(フライホイール)7のゲートと2次側出力巻線22の負極端子D間には、ゲート駆動電圧を調整する第一のゲート電圧駆動回路6aを有し、同期整流(フォワード)MOSFET5のゲートと2次側出力巻線22の正極端子C間には、ゲート駆動電圧を調整する第二のゲート電圧駆動回路6bを有する構成になっている。 The secondary side rectifying / smoothing unit performs synchronous rectification by the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7, and the gate trigger signal uses the secondary side output winding 22 of the transformer 4. Between the gate of the synchronous rectification MOSFET (flywheel) 7 and the negative terminal D of the secondary output winding 22, there is a first gate voltage drive circuit 6a for adjusting the gate drive voltage, and the synchronous rectification (forward) MOSFET 5 The second gate voltage drive circuit 6b for adjusting the gate drive voltage is provided between the first gate and the positive terminal C of the secondary output winding 22.

また、図2に示すように、第一のゲート電圧駆動回路6aは、第一のゲート電圧クランプ回路6cと、電圧設定用ツェナーダイオード16と、同期整流(フライホイール)MOSFET7のオフ時に、ゲート電荷を無くすための第1のダイオードであるダイオード12(以下、ダイオード12とする)を有する構成になっている。
同様に、図2に示すように、第一のゲート電圧駆動回路6bは、第二のゲート電圧クランプ回路6dと、電圧設定用ツェナーダイオード15と、同期整流(フォワード)MOSFET5のオフ時に、ゲート電荷を無くすための第1のダイオードであるダイオード11(以下、ダイオード11とする)を有する構成になっている。
As shown in FIG. 2, the first gate voltage drive circuit 6 a includes a gate charge when the first gate voltage clamp circuit 6 c, the voltage setting Zener diode 16, and the synchronous rectification (flywheel) MOSFET 7 are turned off. It has the structure which has the diode 12 (henceforth the diode 12) which is the 1st diode for eliminating.
Similarly, as shown in FIG. 2, the first gate voltage drive circuit 6 b includes a gate charge when the second gate voltage clamp circuit 6 d, the voltage setting Zener diode 15, and the synchronous rectification (forward) MOSFET 5 are turned off. It has the structure which has the diode 11 (henceforth the diode 11) which is the 1st diode for eliminating.

そして、図2に示すように、第一のゲート電圧クランプ回路6cは、ゲート抵抗18と、電圧をクランプするレギュレータ14とを有する構成になっている。
同様に、図2に示すように、第二のゲート電圧クランプ回路6dは、ゲート抵抗17と、電圧をクランプするレギュレータ13とを有する構成になっている。
As shown in FIG. 2, the first gate voltage clamp circuit 6c includes a gate resistor 18 and a regulator 14 that clamps the voltage.
Similarly, as shown in FIG. 2, the second gate voltage clamp circuit 6d has a configuration including a gate resistor 17 and a regulator 13 for clamping the voltage.

次に、本発明の第1の実施形態である同期整流駆動回路の動作を図2および図3に基づいて説明する。 Next, the operation of the synchronous rectification drive circuit according to the first embodiment of the present invention will be described with reference to FIGS.

図3は、スイッチング素子3によって動作するフォワード動作19及びフライホイール動作20の動作波形の例である。 FIG. 3 is an example of operation waveforms of the forward operation 19 and the flywheel operation 20 operated by the switching element 3.

フォワード動作19は、以下のような動作をする。
1次側制御部は、スイッチング素子3のオンの期間に、2次側はフォワード動作19となる。この時、トランス4の2次巻線の正極端子Cにはトランス4の巻線比に比例した電圧が発生する。図2の場合、電源電圧が48Vdc、トランス4の巻線比が8:4なので、48V/8Ts×4Ts=24Vの矩形波が発生する。
図3の動作波形により、同期整流(フォワード)MOSFET5と同期整流(フライホイール)MOSFET7の電圧は低減されているが、サージ電圧があるのでピーク電圧は更に高い電圧になっていることがわかる。同期整流に使用している同期整流(フォワード)MOSFET5と同期整流(フライホイール)MOSFET7は、低オン抵抗(Ron)である必要があるため、60V(Vds)/50A(Id)/16mΩ(Ron)を採用している。
The forward operation 19 operates as follows.
The primary side control unit performs the forward operation 19 on the secondary side while the switching element 3 is on. At this time, a voltage proportional to the winding ratio of the transformer 4 is generated at the positive terminal C of the secondary winding of the transformer 4. In the case of FIG. 2, since the power supply voltage is 48Vdc and the winding ratio of the transformer 4 is 8: 4, a rectangular wave of 48V / 8Ts × 4Ts = 24V is generated.
According to the operation waveform of FIG. 3, the voltages of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 are reduced, but it can be seen that the peak voltage is higher because of the surge voltage. Since the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 used for the synchronous rectification need to have low on-resistance (Ron), 60 V (Vds) / 50 A (Id) / 16 mΩ (Ron) Is adopted.

この同期整流(フォワード)MOSFET5及び同期整流(フライホイール)MOSFET7のゲート耐圧は20Vmaxであることにより、2次巻線電圧で直接同期整流(フォワード)MOSFET5及び同期整流(フライホイール)MOSFET7を駆動することが出来ない。 The synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 have a gate breakdown voltage of 20 Vmax, so that the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 are directly driven by the secondary winding voltage. I can't.

トランス4の2次巻線正極端子Cに電圧が発生することにより、ツェナーダイオード15に電流が流れ、ツェナー電圧の7.5V(図2の場合、7.5V)にクランプされる。
この電圧で、レギュレータ13のゲート電圧を、7.5V一定にするために、レギュレータ13のドレインに入ってきた2次巻線正極端子Cの電圧(約24V)をレギュレータ13によりカットすることで、レギュレータ13のソースには5.5V程度の電圧が出力される。(ゲート電圧7.5V−Vgs2V=5.5V)
この電圧は、同期整流(フォワード)MOSFET5のゲート耐圧より十分低いため、安全に同期整流(フォワード)MOSFET5を駆動することができる。安全に同期整流(フォワード)MOSFET5を駆動することにより、同期整流(フォワード)MOSFET5はON状態になる。
同期整流(フォワード)MOSFET5がONすることにより、図2のフォワード動作19の電流が2次側回路に流れ、出力電圧10を供給する。
この時、トランス4の2次巻線負極端子Dの電圧は、同期整流(フォワード)MOSFET5がONしていることにより、2次側回路のGNDと導通し、0Vになっている。
When a voltage is generated at the positive terminal C of the secondary winding of the transformer 4, a current flows through the Zener diode 15 and is clamped at a Zener voltage of 7.5V (7.5V in the case of FIG. 2).
With this voltage, in order to keep the gate voltage of the regulator 13 constant at 7.5V, the voltage of the positive terminal C of the secondary winding (about 24V) that has entered the drain of the regulator 13 is cut by the regulator 13, A voltage of about 5.5 V is output to the source of the regulator 13. (Gate voltage 7.5V-Vgs2V = 5.5V)
Since this voltage is sufficiently lower than the gate breakdown voltage of the synchronous rectification (forward) MOSFET 5, the synchronous rectification (forward) MOSFET 5 can be safely driven. By driving the synchronous rectification (forward) MOSFET 5 safely, the synchronous rectification (forward) MOSFET 5 is turned on.
When the synchronous rectification (forward) MOSFET 5 is turned ON, the current of the forward operation 19 in FIG. 2 flows to the secondary side circuit and supplies the output voltage 10.
At this time, the voltage of the secondary winding negative electrode terminal D of the transformer 4 becomes 0 V because the synchronous rectification (forward) MOSFET 5 is turned on and is connected to the GND of the secondary side circuit.

次に、トランス4の2次巻線負極端子Dの電圧は、0Vであることにより、ツェナーダイオード16、レギュレータ14のドレイン、ソースも0Vとなる。
つまり、同期整流(フライホイール)MOSFET7は、OFF状態になる。
スイッチング素子3がOFFに反転することにより、トランス4の2次巻線正極端子Cの電圧は降下してくる。トランス4の2次巻線正極端子Cの電圧が同期整流(フォワード)MOSFET5のゲート電圧より低くなることにより、ダイオード11が導通し、ゲート電圧をOFF電圧まで急速に引き下げる。
そして、同期整流(フォワード)MOSFET5のゲートがOFF電圧まで下がることにより、同期整流(フォワード)MOSFET5はOFFする。
Next, since the voltage of the secondary winding negative terminal D of the transformer 4 is 0V, the Zener diode 16 and the drain and source of the regulator 14 are also 0V.
That is, the synchronous rectification (flywheel) MOSFET 7 is turned off.
When the switching element 3 is inverted to OFF, the voltage of the secondary winding positive terminal C of the transformer 4 drops. When the voltage at the positive terminal C of the secondary winding of the transformer 4 becomes lower than the gate voltage of the synchronous rectification (forward) MOSFET 5, the diode 11 becomes conductive, and the gate voltage is rapidly lowered to the OFF voltage.
When the gate of the synchronous rectification (forward) MOSFET 5 is lowered to the OFF voltage, the synchronous rectification (forward) MOSFET 5 is turned OFF.

次に、フライホイール動作20は、以下のような動作をする。
1次側制御部のスイッチング素子3がOFFに反転することにより、今度はトランス4の2次巻線負極端子Dの電圧が、上昇する。
トランス4の2次巻線負極端子Dの電圧が発生することにより、ツェナーダイオード16に電流が流れ、ツェナー電圧(図2の場合、7.5V)にクランプされる。
この電圧で、レギュレータ14のゲート電圧を7.5V一定にするために、レギュレータ14のドレインに入ってきた2次巻線負極端子Dの電圧をレギュレータ14でカットすることにより、ソースには5.5V程度の電圧が出力される。(ゲート電圧7.5V−Vgs2V=5.5V)
レギュレータ14で出力される電圧は、同期整流(フライホイール)MOSFET7のゲート耐圧より十分低いため、安全に同期整流(フライホイール)MOSFET7を駆動することができる。安全に同期整流(フライホイール)MOSFET7を駆動することにより、同期整流(フライホイール)MOSFET7はON状態になる。
同期整流(フライホイール)MOSFET7がONすることにより、フライホイール動作20に移行し、フライホイール動作20の電流が2次側回路に流れ、出力電圧10を供給する。
Next, the flywheel operation 20 operates as follows.
When the switching element 3 of the primary side control unit is inverted to OFF, the voltage of the secondary winding negative terminal D of the transformer 4 is increased.
When the voltage of the secondary winding negative terminal D of the transformer 4 is generated, a current flows through the Zener diode 16 and is clamped to the Zener voltage (7.5 V in the case of FIG. 2).
In order to make the gate voltage of the regulator 14 constant at 7.5 V with this voltage, the voltage of the secondary winding negative terminal D that has entered the drain of the regulator 14 is cut by the regulator 14, so that 5. A voltage of about 5V is output. (Gate voltage 7.5V-Vgs2V = 5.5V)
Since the voltage output from the regulator 14 is sufficiently lower than the gate breakdown voltage of the synchronous rectification (flywheel) MOSFET 7, the synchronous rectification (flywheel) MOSFET 7 can be driven safely. By driving the synchronous rectification (flywheel) MOSFET 7 safely, the synchronous rectification (flywheel) MOSFET 7 is turned on.
When the synchronous rectification (flywheel) MOSFET 7 is turned on, the operation shifts to the flywheel operation 20, the current of the flywheel operation 20 flows to the secondary circuit, and the output voltage 10 is supplied.

再び、1次側制御部のスイッチング素子3がONに反転することにより、トランス4の2次巻線負極端子Dの電圧は降下し、正極端子Cの電圧が上昇するため、動作がフライホイール動作20からフォワード動作19へ移行する。
上記フォワード動作19と上記フライホイール動作20を繰り返す。
したがって、このフォワード動作19とフライホイール動作20を繰り返すことで、出力電圧10を供給する。
Again, when the switching element 3 of the primary side control unit is inverted to ON, the voltage of the secondary winding negative terminal D of the transformer 4 decreases and the voltage of the positive terminal C increases, so that the operation is a flywheel operation. Transition from 20 to forward operation 19.
The forward operation 19 and the flywheel operation 20 are repeated.
Therefore, the output voltage 10 is supplied by repeating the forward operation 19 and the flywheel operation 20.

すなわち、トランス4の2次側コイル電圧が高い場合において、所望するゲート電圧にレベルシフトすることにより、安全に同期整流(フォワード)MOSFET5及び同期整流(フライホイール)MOSFET7を動作させることができる。安全に同期整流(フォワード)MOSFET5及び同期整流(フライホイール)MOSFET7を動作することにより、同期整流(フォワード)MOSFET5及び同期整流(フライホイール)MOSFET7のゲート耐圧を超えることなく、2次側コイル電圧を駆動のトリガ電圧とすることができる。 That is, when the secondary side coil voltage of the transformer 4 is high, the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 can be operated safely by level shifting to a desired gate voltage. By operating the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 safely, the secondary coil voltage can be reduced without exceeding the gate breakdown voltage of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7. It can be a driving trigger voltage.

また、同期整流(フォワード)MOSFET5のターンオフ時には、ゲート抵抗17を介さずに、ダイオード11を介すことによりゲート電圧を下げるため、同期整流(フォワード)MOSFET5のOFFを速くすることができる。
同様に、同期整流(フライホイール)MOSFET7のターンオフ時には、ゲート抵抗18を介さずに、ダイオード12を介すことによりゲート電圧を下げるため、同期整流(フライホイール)MOSFET7のOFFを速くすることができる。
Further, when the synchronous rectification (forward) MOSFET 5 is turned off, the gate voltage is lowered not via the gate resistor 17 but via the diode 11, so that the synchronous rectification (forward) MOSFET 5 can be turned off faster.
Similarly, when the synchronous rectification (flywheel) MOSFET 7 is turned off, the gate voltage is lowered not via the gate resistor 18 but via the diode 12, so that the synchronous rectification (flywheel) MOSFET 7 can be turned off faster. .

次に、ゲート電圧を一定にするように、サージ電圧時及び矩形波の電圧時の際に降圧させる電圧を可変することにより、常に問題なくゲートを駆動することができる。このため、トリガ用別巻線を巻くスペースのない小型、低背トランスの場合においても、巻線電圧を利用して同期整流回路を駆動することができるようになる。
また、入力電圧範囲が広い場合においても2次側コイル電圧を駆動のトリガ電圧とすることができる。
Next, the gate can be driven without any problem by varying the voltage to be stepped down at the time of surge voltage and rectangular wave voltage so that the gate voltage is constant. For this reason, the synchronous rectifier circuit can be driven using the winding voltage even in the case of a small, low-profile transformer that does not have a space for winding another winding for trigger.
Even when the input voltage range is wide, the secondary coil voltage can be used as a driving trigger voltage.

図4は、本発明の同期整流駆動回路の一実施例を示す構成図である。図において、前記図1と同様のものは同一符号を付して示す。   FIG. 4 is a block diagram showing an embodiment of the synchronous rectification drive circuit of the present invention. In the figure, the same components as those in FIG.

図4に示すように、実施例2では、実施例1の同期整流駆動回路にはない第1および第2の付加回路6e、6fを付加した。 As shown in FIG. 4, in the second embodiment, the first and second additional circuits 6e and 6f that are not included in the synchronous rectification drive circuit of the first embodiment are added.

図4において、同期整流駆動回路内の第1の付加回路6eは、同期整流(フライホイール)MOSFET7のオフ時に第1のゲート電圧クランプ回路6g内のレギュレータ14のゲート電荷を下げる第2のダイオードであるダイオード25(以下、ダイオード25とする)と、同期整流(フライホイール)MOSFET7のオン時に第1のゲート電圧クランプ回路6g内のレギュレータ14を瞬時にオンさせるためのコンデンサ27とを有する構成になっている。 In FIG. 4, a first additional circuit 6e in the synchronous rectification drive circuit is a second diode that lowers the gate charge of the regulator 14 in the first gate voltage clamp circuit 6g when the synchronous rectification (flywheel) MOSFET 7 is turned off. The configuration includes a diode 25 (hereinafter referred to as a diode 25) and a capacitor 27 for instantaneously turning on the regulator 14 in the first gate voltage clamp circuit 6g when the synchronous rectification (flywheel) MOSFET 7 is turned on. ing.

同様に、同期整流駆動回路内の第2の付加回路6fは、同期整流(フォワード)MOSFET5のオフ時に第2のゲート電圧クランプ回路6h内のレギュレータ13のゲート電荷を下げるための第2のダイオードであるダイオード24(以下、ダイオード24とする)と、同期整流(フォワード)MOSFET5のオン時に第2のゲート電圧クランプ回路6h内のレギュレータ13を瞬時にオンさせるためのコンデンサ26とを有する構成になっている。 Similarly, the second additional circuit 6f in the synchronous rectification drive circuit is a second diode for lowering the gate charge of the regulator 13 in the second gate voltage clamp circuit 6h when the synchronous rectification (forward) MOSFET 5 is turned off. It has a configuration including a certain diode 24 (hereinafter referred to as a diode 24) and a capacitor 26 for instantaneously turning on the regulator 13 in the second gate voltage clamp circuit 6h when the synchronous rectification (forward) MOSFET 5 is turned on. Yes.

第1のゲート電圧クランプ回路6gは、2次側コイルに誘起されるスイッチング信号の電圧を常に一定に制御するレギュレータ14と、同期整流(フライホイール)MOSFET7のゲートを駆動するためのゲート抵抗18と、レギュレータ14のゲート電極と2次側コイルの負極端子Dとの間に接続されている第2のダイオード25と、この第2のダイオード25と並列に接続させるコンデンサ27とを有する構成になっている。 The first gate voltage clamp circuit 6g includes a regulator 14 that constantly controls the voltage of the switching signal induced in the secondary coil, a gate resistor 18 that drives the gate of the synchronous rectification (flywheel) MOSFET 7, The second diode 25 is connected between the gate electrode of the regulator 14 and the negative electrode terminal D of the secondary coil, and the capacitor 27 is connected in parallel with the second diode 25. Yes.

同様に、第2のゲート電圧クランプ回路6hは、2次側コイルに誘起されるスイッチング信号の電圧を常に一定に制御するレギュレータ13と、同期整流(フォワード)MOSFET5のゲートを駆動するためのゲート抵抗17と、レギュレータ13のゲート電極と2次側コイルの正極端子Cとの間に接続されている第2のダイオード24と、この第2のダイオード24と並列に接続させるコンデンサ26とを有する構成になっている。 Similarly, the second gate voltage clamp circuit 6 h includes a regulator 13 that constantly controls the voltage of the switching signal induced in the secondary coil, and a gate resistance for driving the gate of the synchronous rectification (forward) MOSFET 5. 17, a second diode 24 connected between the gate electrode of the regulator 13 and the positive terminal C of the secondary coil, and a capacitor 26 connected in parallel with the second diode 24. It has become.

レギュレータ14のゲート電極と2次側コイルの負極端子Dとの間に接続されるダイオード25と、このダイオード25に並列に接続されるコンデンサ27と、レギュレータ13のゲート電極と2次側コイルの正極端子Cとの間に接続されるダイオード24と、このダイオード24に並列に接続されるコンデンサ26を追加することにより、同期整流(フォワード)MOSFET5および同期整流(フライホイール)MOSFET7が同時にオンすることを防ぐことができる。 A diode 25 connected between the gate electrode of the regulator 14 and the negative terminal D of the secondary coil, a capacitor 27 connected in parallel to the diode 25, a gate electrode of the regulator 13, and a positive electrode of the secondary coil By adding a diode 24 connected to the terminal C and a capacitor 26 connected in parallel to the diode 24, the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 are simultaneously turned on. Can be prevented.

同期整流(フォワード)MOSFET5および同期整流(フライホイール)MOSFET7が同時にオンすることを防げることにより、同期整流(フォワード)MOSFET5および同期整流(フライホイール)MOSFET7のターンオンを速くすることができる。 By preventing the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 from being simultaneously turned on, the turn-on of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 can be accelerated.

また、同期整流(フォワード)MOSFET5および同期整流(フライホイール)MOSFET7のターンオンを速くすることにより、2次側巻線に発生する同期整流(フォワード)MOSFET5および同期整流(フライホイール)MOSFET7のドレイン電極に印加されるサージ電圧を低減することができる。 Further, by speeding up the turn-on of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7, the drain electrodes of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 generated in the secondary winding The applied surge voltage can be reduced.

同期整流(フォワード)MOSFET5および同期整流(フライホイール)MOSFET7のドレイン電極に印加されるサージ電圧を低減することができることにより、同期整流(フォワード)MOSFET5および同期整流(フライホイール)MOSFET7の損失も低減することができる。 Since the surge voltage applied to the drain electrodes of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 can be reduced, the loss of the synchronous rectification (forward) MOSFET 5 and the synchronous rectification (flywheel) MOSFET 7 is also reduced. be able to.

図5は、本発明の同期整流駆動回路の一実施例を示す構成図である。図において、前記図1と同様のものは同一符号を付して示す。   FIG. 5 is a block diagram showing an embodiment of the synchronous rectification drive circuit of the present invention. In the figure, the same components as those in FIG.

図5に示すように、実施例3では、実施例2の同期整流駆動回路と同様に第1および第2の付加回路6e、6fを付加した。また、レギュレータ13、14のドレイン電圧を実施例2とは異なる直流電源、例えば出力電圧Voから供給している。   As shown in FIG. 5, in the third embodiment, the first and second additional circuits 6e and 6f are added similarly to the synchronous rectification drive circuit of the second embodiment. Further, the drain voltages of the regulators 13 and 14 are supplied from a DC power supply different from that of the second embodiment, for example, the output voltage Vo.

また、図5の同期整流駆動回路では、高速化のためのレギュレータ13、14に耐圧の低いMOSFETを使用する目的で、レギュレータ13、14のドレイン電圧を直流電源、例えば出力電圧Voから供給している。   In the synchronous rectification drive circuit of FIG. 5, the drain voltage of the regulators 13 and 14 is supplied from a DC power source, for example, the output voltage Vo, for the purpose of using a MOSFET with a low breakdown voltage for the regulators 13 and 14 for speeding up. Yes.

つまり、レギュレータに低耐圧小容量の高速MOSFETを使用することにより、ターンオンが速くなり損失を低減することができる。 In other words, by using a high-speed MOSFET with a low withstand voltage and a small capacity for the regulator, the turn-on becomes faster and the loss can be reduced.

図6は、本発明の同期整流駆動回路の一実施例を示す構成図である。図において、前記図1と同様のものは同一符号を付して示す。   FIG. 6 is a block diagram showing an embodiment of the synchronous rectification drive circuit of the present invention. In the figure, the same components as those in FIG.

図6に示すように、実施例4では、実施例2、3の同期整流駆動回路と同様に第1および第2の付加回路6e、6fを付加した。また、レギュレータ13、14のドレイン電圧を実施例2とは異なる電圧調整回路28を介して直流電源から供給している。   As shown in FIG. 6, in the fourth embodiment, the first and second additional circuits 6e and 6f are added similarly to the synchronous rectification drive circuits of the second and third embodiments. Further, the drain voltages of the regulators 13 and 14 are supplied from a DC power source via a voltage adjustment circuit 28 different from that of the second embodiment.

また、図6の同期整流駆動回路では、高速化のためのレギュレータ13、14に耐圧の低いMOSFETを使用する目的で、レギュレータ13、14のドレイン電圧を電圧調整回路28を介して直流電源から供給している。 In the synchronous rectification drive circuit of FIG. 6, the drain voltage of the regulators 13 and 14 is supplied from the DC power supply via the voltage adjustment circuit 28 in order to use a low withstand voltage MOSFET for the regulators 13 and 14 for speeding up. is doing.

また、実施例3の同期駆動整流回路では直接直流電源からレギュレータ13、14のドレイン電圧に電圧を供給するのに対して、本実施例の同期駆動整流回路ではレギュレータ13、14のドレイン電圧に供給する電圧をより適した電圧に調節することができる電圧調整回路28を介して直流電源からレギュレータ13、14のドレイン電圧に適した電圧を供給することができる。   In the synchronous drive rectifier circuit of the third embodiment, a voltage is directly supplied from the DC power source to the drain voltages of the regulators 13 and 14, whereas in the synchronous drive rectifier circuit of the present embodiment, the drain voltage of the regulators 13 and 14 is supplied. The voltage suitable for the drain voltages of the regulators 13 and 14 can be supplied from the DC power source via the voltage adjustment circuit 28 that can adjust the voltage to be adjusted to a more suitable voltage.

図1は本発明の同期整流駆動回路の一実施例を示す構成図である。FIG. 1 is a block diagram showing an embodiment of a synchronous rectification drive circuit according to the present invention. 図2は本発明の同期整流駆動回路の一実施例を示す構成図である。FIG. 2 is a block diagram showing an embodiment of the synchronous rectification drive circuit of the present invention. 図3は本発明の図1のタイムチャートである。FIG. 3 is a time chart of FIG. 1 of the present invention. 図4は本発明の同期整流駆動回路の他の実施例を示す構成図である。FIG. 4 is a block diagram showing another embodiment of the synchronous rectification drive circuit of the present invention. 図5は本発明の同期整流駆動回路の他の実施例を示す構成図である。FIG. 5 is a block diagram showing another embodiment of the synchronous rectification drive circuit of the present invention. 図6は本発明の同期整流駆動回路の他の実施例を示す構成図である。FIG. 6 is a block diagram showing another embodiment of the synchronous rectification drive circuit of the present invention. 図7は従来の同期整流回路の一例を示す構成図である。FIG. 7 is a block diagram showing an example of a conventional synchronous rectifier circuit. 図8は従来の同期整流回路の一例を示す構成図である。FIG. 8 is a block diagram showing an example of a conventional synchronous rectifier circuit.

符号の説明Explanation of symbols

1 直流電圧
2 1次側コンデンサ
3 スイッチング素子
4 トランス
5 同期整流(フォワード)MOSFET
6a 第1のゲート電圧駆動回路
6b 第2のゲート電圧駆動回路
6c 第1のゲート電圧クランプ回路
6d 第2のゲート電圧クランプ回路
6e 第1の付加回路
6f 第2の付加回路
6g 第1のゲート電圧クランプ回路
6h 第2のゲート電圧クランプ回路
7 同期整流(フライホイール)MOSFET
8 2次側インダクタ
9 2次側コンデンサ
10 出力電圧
11、12 ダイオード
13、14 レギュレータ
15、16 ツェナーダイオード
17、18 ゲート抵抗
19 フォワード動作
20 フライホイール動作
21 1次側メイン巻線
22 2次側メイン巻線
23 アクティブクランプMOSFET
24、25 ダイオード
26、27 コンデンサ
28 電圧調整回路
801 直流電圧
802 ゲート信号発生回路
803 主スイッチ
804 ゲート信号発生回路
805 補助スイッチ
806 コンデンサ
807 トランス
808 整流側FET
809 還流側FET
810 平滑用コイル
811 平滑用コンデンサ
812 負荷
813 直流バイアスカットコンデンサ
814 ゲート電圧クランプ用FET
815 ゲート電圧クランプ用電源
816 直流バイアスカットコンデンサ
817 ゲート電圧クランプ用FET
DESCRIPTION OF SYMBOLS 1 DC voltage 2 Primary side capacitor 3 Switching element 4 Transformer 5 Synchronous rectification (forward) MOSFET
6a 1st gate voltage drive circuit 6b 2nd gate voltage drive circuit 6c 1st gate voltage clamp circuit 6d 2nd gate voltage clamp circuit 6e 1st addition circuit 6f 2nd addition circuit 6g 1st gate voltage Clamp circuit 6h Second gate voltage clamp circuit 7 Synchronous rectification (flywheel) MOSFET
8 Secondary-side inductor 9 Secondary-side capacitor 10 Output voltage 11, 12 Diode 13, 14 Regulator 15, 16 Zener diode 17, 18 Gate resistance 19 Forward operation 20 Flywheel operation 21 Primary-side main winding 22 Secondary-side main Winding 23 Active clamp MOSFET
24, 25 Diode 26, 27 Capacitor 28 Voltage adjustment circuit 801 DC voltage 802 Gate signal generation circuit 803 Main switch 804 Gate signal generation circuit 805 Auxiliary switch 806 Capacitor 807 Transformer 808 Rectification side FET
809 Return FET
810 Smoothing coil 811 Smoothing capacitor 812 Load 813 DC bias cut capacitor 814 Gate voltage clamping FET
815 Gate voltage clamp power supply 816 DC bias cut capacitor 817 Gate voltage clamp FET

Claims (8)

トランスの2次側コイルに接続されている整流側電界効果トランジスタと還流側電界効果トランジスタとを有し、前記整流側電界効果トランジスタは、ゲート電極が前記トランスの2次側コイルの正極端子に接続され、ドレイン電極が前記トランスの2次側コイルの負極端子に接続され、前記還流側電界効果トランジスタは、ドレイン電極が前記トランスの2次側コイルの正極端子に接続され、ゲート電極が前記トランスの2次側コイルの負極端子に接続されている同期整流回路において、
前記還流側電界効果トランジスタのゲート電極と前記トランスの2次側コイルの負極端子との間に接続されている第1のゲート電圧駆動回路と、
前記整流側電界効果トランジスタのゲート電極と前記トランスの2次側コイルの正極端子との間に接続されている第2のゲート電圧駆動回路とを有すると共に、
前記第1および第2のゲート電圧駆動回路は、
駆動対象の電界効果トランジスタのゲート電極を設定するツェナーダイオードと、
駆動対象の電界効果トランジスタのゲート電圧を下げるための第1のダイオードと、
この第1のダイオードと前記ツェナーダイオードの間に接続されているゲート電圧クランプ回路とを有し、
このゲート電圧クランプ回路は、
駆動対象の電界効果トランジスタのオフ時に前記ゲート電圧クランプ回路内のレギュレータのゲート電荷を下げる第2のダイオードと、
駆動対象の電解対象トランジスタのオン時に前記ゲート電圧クランプ回路内の前記レギュレータをオンさせるコンデンサを有することを特徴とし、
前記第1のゲート電圧駆動回路および前記第2のゲート電圧駆動回路は、前記整流側電界効果トランジスタ及び前記還流側電界効果トランジスタを交互に導通させることを特徴とする同期整流駆動回路。
A rectifying side field effect transistor and a reflux side field effect transistor connected to a secondary side coil of the transformer, wherein the rectifying side field effect transistor has a gate electrode connected to a positive terminal of the secondary side coil of the transformer The drain electrode is connected to the negative terminal of the secondary coil of the transformer, the reflux field effect transistor has a drain electrode connected to the positive terminal of the secondary coil of the transformer, and a gate electrode of the transformer. In the synchronous rectifier circuit connected to the negative terminal of the secondary coil,
A first gate voltage driving circuit connected between the gate electrode of the reflux-side field effect transistor and the negative terminal of the secondary coil of the transformer;
A second gate voltage drive circuit connected between the gate electrode of the rectifying field effect transistor and the positive terminal of the secondary coil of the transformer;
The first and second gate voltage driving circuits are:
A Zener diode that sets the gate electrode of the field-effect transistor to be driven;
A first diode for lowering the gate voltage of the field effect transistor to be driven;
A gate voltage clamp circuit connected between the first diode and the zener diode;
This gate voltage clamp circuit
A second diode that lowers the gate charge of the regulator in the gate voltage clamp circuit when the field effect transistor to be driven is off;
It has a capacitor that turns on the regulator in the gate voltage clamp circuit when the transistor to be driven is turned on,
The synchronous rectification drive circuit, wherein the first gate voltage drive circuit and the second gate voltage drive circuit alternately conduct the rectification side field effect transistor and the return side field effect transistor.
前記ゲート電圧クランプ回路は、
前記2次側コイルに誘起されるスイッチング信号の電圧を常に一定に制御するレギュレータと、
駆動対象の電界効果トランジスタのゲートを駆動するためのゲート抵抗と、
前記レギュレータのゲート電極と前記2次側コイルの負極端子あるいは正極端子との間に接続されている第2のダイオードと、
この第2のダイオードと並列に接続させるコンデンサとを有することを特徴とする請求項1記載の同期整流駆動回路。
The gate voltage clamp circuit is
A regulator that constantly controls the voltage of the switching signal induced in the secondary coil;
A gate resistance for driving the gate of the field-effect transistor to be driven;
A second diode connected between the gate electrode of the regulator and a negative terminal or a positive terminal of the secondary coil;
2. The synchronous rectification drive circuit according to claim 1, further comprising a capacitor connected in parallel with the second diode.
前記第1のダイオードは、駆動対象の電界効果トランジスタのゲート電極と前記2次側コイルの負極端子あるいは正極端子との間に接続されていることを特徴とする請求項1記載の同期整流駆動回路。 2. The synchronous rectification driving circuit according to claim 1, wherein the first diode is connected between a gate electrode of a field effect transistor to be driven and a negative terminal or a positive terminal of the secondary coil. . 前記レギュレータは、前記第1のダイオードと並列に接続されていることを特徴とする請求項2または3記載の同期整流駆動回路。 4. The synchronous rectification drive circuit according to claim 2, wherein the regulator is connected in parallel with the first diode. 前記ゲート抵抗は、駆動対象の電界効果トランジスタのゲート電極と前記レギュレータのソース電極との間及び前記第1のダイオードと前記レギュレータのソース電極との間に直列に接続されていることを特徴とする請求項1乃至4いずれかに記載の同期整流駆動回路。   The gate resistor is connected in series between a gate electrode of a field-effect transistor to be driven and a source electrode of the regulator, and between the first diode and a source electrode of the regulator. The synchronous rectification drive circuit according to claim 1. 前記ツェナーダイオードは、前記レギュレータのゲート電極と駆動対象の電界効果トランジスタのソース電極との間に接続されていることを特徴とする請求項1乃至5いずれかに記載の同期整流駆動回路。   6. The synchronous rectification driving circuit according to claim 1, wherein the Zener diode is connected between a gate electrode of the regulator and a source electrode of a field effect transistor to be driven. 前記レギュレータのドレイン電圧を直流電源から供給することを特徴とする請求項1乃至6いずれかに記載の同期整流駆動回路。 7. The synchronous rectification drive circuit according to claim 1, wherein a drain voltage of the regulator is supplied from a DC power source. 前記レギュレータのドレイン電圧を電圧調節回路を介して直流電源から供給することを特徴とする請求項1乃至6いずれかに記載の同期整流駆動回路。
The synchronous rectification drive circuit according to any one of claims 1 to 6, wherein the drain voltage of the regulator is supplied from a DC power supply through a voltage adjustment circuit.
JP2007313253A 2007-12-04 2007-12-04 Synchronous rectification driving circuit Pending JP2009142001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007313253A JP2009142001A (en) 2007-12-04 2007-12-04 Synchronous rectification driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007313253A JP2009142001A (en) 2007-12-04 2007-12-04 Synchronous rectification driving circuit

Publications (1)

Publication Number Publication Date
JP2009142001A true JP2009142001A (en) 2009-06-25

Family

ID=40872075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007313253A Pending JP2009142001A (en) 2007-12-04 2007-12-04 Synchronous rectification driving circuit

Country Status (1)

Country Link
JP (1) JP2009142001A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106787854A (en) * 2017-03-01 2017-05-31 浙江英飞特光电有限公司 A kind of LED drive circuit
DE102016103130B4 (en) * 2015-02-24 2020-11-05 Infineon Technologies Austria Ag Circuit arrangement with a rectifier circuit and method
WO2023095478A1 (en) * 2021-11-24 2023-06-01 株式会社日立パワーデバイス Rectifier circuit and power supply using same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103130B4 (en) * 2015-02-24 2020-11-05 Infineon Technologies Austria Ag Circuit arrangement with a rectifier circuit and method
CN106787854A (en) * 2017-03-01 2017-05-31 浙江英飞特光电有限公司 A kind of LED drive circuit
CN106787854B (en) * 2017-03-01 2023-06-13 英飞特电子(杭州)股份有限公司 LED driving circuit
WO2023095478A1 (en) * 2021-11-24 2023-06-01 株式会社日立パワーデバイス Rectifier circuit and power supply using same

Similar Documents

Publication Publication Date Title
JP5201388B2 (en) Synchronous rectification drive circuit
US8488355B2 (en) Driver for a synchronous rectifier and power converter employing the same
JP4436329B2 (en) Isolated gate driver circuit for power switching devices
US10523110B2 (en) Synchronous rectifier controller for offline power converter and method therefor
JP6008330B2 (en) Power converter
US8284573B2 (en) Synchronous rectifier circuit capable of preventing flow-through current
US20170257033A1 (en) Switch mode power supplies including primary side clamping circuits controlled based on secondary side signals
JP5040268B2 (en) Switching power supply
US7596003B2 (en) Electric power converter
US6243275B1 (en) Dc to dc power converter using synchronously switched switches
US10601331B2 (en) Forward converter with self-driven BJT synchronous rectifier
JP2009142001A (en) Synchronous rectification driving circuit
US9564819B2 (en) Switching power supply circuit
JP4745043B2 (en) Power circuit
JP2021010286A (en) Drive circuit
JP4465713B2 (en) Switching power supply device and synchronous rectifier circuit
TW202130102A (en) Method and apparatus for generating control signal and charging dc supply in a secondary synchronous rectifier
JP4201161B2 (en) Switching power supply
WO2023042392A1 (en) Switching control device, switching power supply device, and power supply system
WO2023042393A1 (en) Switching control device, switching power supply device, and power supply system
US7872880B2 (en) Switch mode power supply
JP2012147647A (en) Load control device
JPH03207266A (en) Ringing choke converter
JP2006340562A (en) Synchronous rectification converter
JP5652921B2 (en) FET switching drive circuit and operation method thereof