JP2009140944A - Method of etching oxide film - Google Patents
Method of etching oxide film Download PDFInfo
- Publication number
- JP2009140944A JP2009140944A JP2007312301A JP2007312301A JP2009140944A JP 2009140944 A JP2009140944 A JP 2009140944A JP 2007312301 A JP2007312301 A JP 2007312301A JP 2007312301 A JP2007312301 A JP 2007312301A JP 2009140944 A JP2009140944 A JP 2009140944A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor substrate
- oxide film
- product
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ドライエッチング処理により半導体基板上の自然酸化膜を除去する酸化膜エッチング方法に関する。 The present invention relates to an oxide film etching method for removing a natural oxide film on a semiconductor substrate by a dry etching process.
半導体微細化が進む中で、ゲート配線の形成時やコンタクト配線形成時において、界面(表面)清浄化が必要になってきている。従来においては、ゲート配線やコンタクト配線の表面清浄化のためにウェットケミカル洗浄が導入されていた。しかし、ウェットケミカル処理を行なうと、例えばゲート配線間の絶縁膜にボイドが発生することがあり、ボイド抑制の制御が困難になりつつある。 As semiconductor miniaturization advances, interface (surface) cleaning has become necessary when forming gate wiring and contact wiring. Conventionally, wet chemical cleaning has been introduced to clean the surface of gate wiring and contact wiring. However, when wet chemical treatment is performed, for example, voids may be generated in the insulating film between the gate wirings, and control of void suppression is becoming difficult.
これらの問題を解決するために、ドライエッチング処理を導入した界面清浄化の処理方法が考えられている。この処理方法により例えばゲート配線の界面清浄化を行う場合、まず、NF3/H2/N2/HF/NH3等の反応ガスを用いてエッチングチャンバーでウエハのドライエッチング処理を行い、ウエハ上の自然酸化膜との間でエッチング反応を起こさせて、エッチング生成物をウエハー上に吸着させる。この後、アニールチャンバーにて100℃以上の温度でウエハを加熱してウエハー上に吸着させたエッチング生成物を揮発させて除去する。 In order to solve these problems, an interface cleaning treatment method in which dry etching treatment is introduced is considered. For example, when cleaning the interface of the gate wiring by this processing method, first, dry etching of the wafer is performed in the etching chamber using a reaction gas such as NF 3 / H 2 / N 2 / HF / NH 3 , An etching reaction is caused with the natural oxide film to adsorb the etching product onto the wafer. Thereafter, the wafer is heated in an annealing chamber at a temperature of 100 ° C. or higher, and the etching product adsorbed on the wafer is volatilized and removed.
しかし、上記したドライエッチング処理を導入した界面清浄化処理では、ウエハー上に吸着させたエッチング生成物を完全に除去しきれず、ウエハー上に残留することがあった。このような場合、例えばゲート配線やコンタクト配線等でリークやショートが発生したり、パーティクルが発生してウエハー上に残留したりする問題が生じた。また、例えば後工程のCo、Ni等の金属形成後、アニールして金属シリサイドを形成するサリサイド反応において、上記除去しきれずに残留したエッチング生成物によりゲート配線のシリサイド均一反応等が阻害される等の問題が生じた。尚、ウエハー上のエッチング生成物を除去する技術の一例として、特許文献1に記載された方法が知られている。
本発明の目的は、ドライエッチング処理により半導体基板上の自然酸化膜を除去する界面清浄化処理において、半導体基板上に吸着させたエッチング生成物をほぼ確実に除去することができる酸化膜エッチング方法を提供することにある。 An object of the present invention is to provide an oxide film etching method capable of almost certainly removing etching products adsorbed on a semiconductor substrate in an interface cleaning process in which a natural oxide film on a semiconductor substrate is removed by a dry etching process. It is to provide.
本発明の酸化膜エッチング方法は、NF3とH2、N2、HF、NH3の中の1ないし複数のガスを用いて、前記酸化膜と前記ガスとの反応により珪弗化アンモニウム塩からなるエッチング生成物を形成するドライエッチング工程と、前記エッチング工程を実行後、前記半導体基板を100℃以上の温度で加熱して前記エッチング生成物を昇華させるアニール工程と、前記アニール工程を実行後、水素プラズマまたは水素ラジカルを導入して前記半導体基板上に残存するエッチング生成物を除去する水素ラジカル導入工程とを備えたところに特徴を有する。 The oxide film etching method of the present invention uses NF 3 and one or more gases of H 2 , N 2 , HF, and NH 3 to react with the oxide film and the gas from an ammonium silicofluoride salt. A dry etching process for forming an etching product, an annealing process for sublimating the etching product by heating the semiconductor substrate at a temperature of 100 ° C. or higher after performing the etching process, and after performing the annealing process. And a hydrogen radical introduction step of introducing hydrogen plasma or hydrogen radicals to remove etching products remaining on the semiconductor substrate.
本発明によれば、ドライエッチング処理により半導体基板上の自然酸化膜を除去する界面清浄化処理において、半導体基板上に吸着させたエッチング生成物をほぼ確実に除去することができるようになる。 According to the present invention, in the interface cleaning process in which the natural oxide film on the semiconductor substrate is removed by the dry etching process, the etching product adsorbed on the semiconductor substrate can be almost certainly removed.
以下、本発明を例えばMOSトランジスタのゲート配線の表面の清浄化処理に適用した第1の実施例について、図1ないし図6を参照しながら説明する。尚、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。 Hereinafter, a first embodiment in which the present invention is applied to, for example, a surface cleaning process of a gate wiring of a MOS transistor will be described with reference to FIGS. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. The drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones.
まず、図1はMOSトランジスタの断面構造を概略的に示す断面図である。この図1に示すように、MOSトランジスタTrは、半導体基板としての例えばp型(またはn型)のシリコン基板1の上にゲート絶縁膜2を介してゲート電極3が形成されると共に、このゲート電極3の両脇に対してシリコン基板1の表層側にソース/ドレイン領域4が形成されることにより構成されている。
First, FIG. 1 is a sectional view schematically showing a sectional structure of a MOS transistor. As shown in FIG. 1, a MOS transistor Tr includes a
ゲート絶縁膜2は、例えばシリコン酸化膜により形成されており、例えばシリコン基板1が熱酸化されることにより構成されている。ゲート電極3は、例えば不純物がドープされたポリシリコン膜5と、ポリシリコン膜5上に積層された金属シリサイドとから構成されており、ゲート配線の一部を構成するものである。尚、図1は金属シリサイドが形成される前の状態(金属として例えばCoを堆積する前の状態)を示しており、ポリシリコン膜5上に絶縁膜6が積層されている。上記ゲート電極3の側壁には、ゲート側壁絶縁膜7が形成されている。ソース/ドレイン領域4は、シリコン基板2の表層部分に対するゲート電極3の両脇に対してn型(またはp型)の不純物が拡散された拡散領域である。
The
このゲート電極3を形成した際、絶縁膜6とソース/ドレイン領域4の表面には自然酸化膜8が形成される。この自然酸化膜8を除去するために(表面清浄化処理を行うために)、ドライエッチング処理を実行する(ドライエッチング工程)。この場合、NF3/H2/N2/HF/NH3等の反応ガスの中の1ないし複数のガスを用いてエッチングチャンバーでウエハ(シリコン基板1)のドライエッチング処理を行い、ウエハ上の自然酸化膜(絶縁膜6とソース/ドレイン領域4の表面の自然酸化膜)8との間でエッチング反応を起こさせる。そして、図2に示すように、上記エッチング反応により生成されたエッチング生成物(即ち、珪弗化アンモニウム塩)9を、ウエハ(絶縁膜6とソース/ドレイン領域4の表面)上に吸着させる。
When the
この後、図3に示すように、アニールチャンバーにて例えば100℃以上の温度でウエハを加熱して、ウエハ上に吸着されたエッチング生成物9を揮発させる(アニール工程)。この場合、ウエハを加熱しただけでは、ウエハ上に吸着されたエッチング生成物9を完全に除去しきれず、図4に示すように、ウエハ上に残留する、即ち、残留生成物10が残ることがあった。
Thereafter, as shown in FIG. 3, the wafer is heated at a temperature of, for example, 100 ° C. or higher in the annealing chamber to volatilize the etching product 9 adsorbed on the wafer (annealing step). In this case, only by heating the wafer, the etching product 9 adsorbed on the wafer cannot be completely removed, and as shown in FIG. 4, it remains on the wafer, that is, the
そこで、上記残留生成物10を除去するために、図4の状態で水素ラジカルH*を導入してウエハ上に残っている残留生成物(エッチング生成物)10を除去する工程(水素ラジカル導入工程)を実行する。具体的には、ウエハを再度エッチングチャンバーに戻して、水素ラジカルH*処理を実行する(図5参照)。尚、本実施例では、上記水素ラジカル導入工程は、例えば室温で実行している。また、ウエハの温度を室温よりも高くして、水素ラジカル導入工程を実行しても良い。
Therefore, in order to remove the
上記水素ラジカル導入工程を実行することにより、SiFx系の残留生成物(エッチング生成物)10を下記の反応式により分解して除去することができる。
aSiFx+nH*→aSi+nHF
この結果、図6に示すように、ウエハの界面、即ち、絶縁膜6とソース/ドレイン領域4の表面を清浄化することができる。
By executing the hydrogen radical introduction step, the SiFx-based residual product (etching product) 10 can be decomposed and removed by the following reaction formula.
aSiFx + nH * → aSi + nHF
As a result, as shown in FIG. 6, the interface of the wafer, that is, the surface of the
このような構成の本実施例によれば、エッチング生成物9を除去するために、ウエハを加熱するアニール工程を実行後、水素ラジカルH*を導入してウエハ(絶縁膜6とソース/ドレイン領域4の表面)上に残っている残留生成物(エッチング生成物)10を除去するように構成したので、絶縁膜6とソース/ドレイン領域4の表面の自然酸化膜をほぼ確実に除去する、即ち、表面をほぼ確実に清浄化することができる。これにより、ゲート配線処理の均一形成が可能となる。
According to this embodiment having such a structure, in order to remove the etching product 9, after performing an annealing process for heating the wafer, hydrogen radicals H * are introduced to introduce the wafer (
図7ないし図12は、本発明の第2の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第2の実施例は、コンタクト配線用のホールの内底部の表面の清浄化処理に本発明を適用した実施例である。 7 to 12 show a second embodiment of the present invention. The same components as those in the first embodiment are denoted by the same reference numerals. The second embodiment is an embodiment in which the present invention is applied to a cleaning process of the inner bottom surface of a contact wiring hole.
まず、図7に示すように、シリコン基板1上には、絶縁膜11が形成されており、この絶縁膜11にコンタクトホール12が形成されている。このコンタクトホール12の内底部の表面は自然に酸化しており、その表面には、自然酸化膜8が形成されている。この自然酸化膜8を除去するために(表面清浄化処理を行うために)、ドライエッチング処理を実行する。この場合、NF3/H2/N2/HF/NH3等の反応ガスの中の1ないし複数のガスを用いてエッチングチャンバーでウエハ(シリコン基板1)をドライエッチング処理を行い、ウエハ上の自然酸化膜(コンタクトホール12の内底部の表面の自然酸化膜)8との間でエッチング反応を起こさせる(ドライエッチング工程)。そして、図8に示すように、上記エッチング反応により生成されたエッチング生成物(即ち、珪弗化アンモニウム塩)9を、ウエハ(コンタクトホール12の内底部の表面)上に吸着させている。
First, as shown in FIG. 7, an
この後、図9に示すように、アニールチャンバーにて例えば100℃以上の温度でウエハを加熱して、ウエハ上に吸着されたエッチング生成物9を揮発させる(アニール工程)。この場合、ウエハを加熱しただけでは、ウエハ上に吸着されたエッチング生成物9を完全に揮発除去しきれず、図10に示すように、ウエハ(コンタクトホール12の内底部)上に残留する、即ち、残留生成物10が残ることがある。
Thereafter, as shown in FIG. 9, the wafer is heated at a temperature of, for example, 100 ° C. or higher in the annealing chamber to volatilize the etching product 9 adsorbed on the wafer (annealing step). In this case, only by heating the wafer, the etching product 9 adsorbed on the wafer cannot be completely volatilized and removed, and remains on the wafer (inner bottom of the contact hole 12) as shown in FIG.
上記残留生成物10を除去するために、水素ラジカルH*を導入してウエハ上に残っている残留生成物(エッチング生成物)10を除去する工程(水素ラジカル導入工程)を実行する。具体的には、ウエハを再度エッチングチャンバーに戻して、水素プラズマを用いて水素ラジカルH*処理を実行する(図11参照)。尚、上記水素ラジカル導入工程は、例えば室温で実行している。また、ウエハの温度を室温よりも高くして、水素ラジカル導入工程を実行しても良い。
In order to remove the
上記水素ラジカル導入工程を実行することにより、SiFx系の残留生成物(エッチング生成物)10を下記の反応式により分解して除去することができる。
aSiFx+nH*→aSi+nHF
この結果、図12に示すように、ウエハの界面、即ち、コンタクトホール12の内底部の表面を清浄化することができる。
By executing the hydrogen radical introduction step, the SiFx-based residual product (etching product) 10 can be decomposed and removed by the following reaction formula.
aSiFx + nH * → aSi + nHF
As a result, as shown in FIG. 12, the wafer interface, that is, the inner bottom surface of the
尚、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。 The configuration of the second embodiment other than that described above is the same as that of the first embodiment. Therefore, in the second embodiment, substantially the same operational effects as in the first embodiment can be obtained.
上記した各実施例において、水素ラジカルH*を導入する水素ラジカル導入工程を実行する場合、本発明の第3の実施例として図13に示す構成のプラズマエッチング装置13を使用することが好ましい。このプラズマエッチング装置13は、周知構成のドライエッチング装置と基本的な構成は同じであり、エッチングチャンバー14と、エッチングチャンバー14内に設けられウエハ15を載置固定するステージ16と、エッチングチャンバー14内へガスを供給する供給部17と、エッチングチャンバー14内のガスを排気する排気部18とを備えている。
In each of the embodiments described above, when the hydrogen radical introducing step for introducing hydrogen radical H * is executed, it is preferable to use the
供給部17には、HFを供給する第1の供給部19と、H2を供給する第2の供給部20と、NH3を供給する第3の供給部21とが設けられている。第2の供給部20と第3の供給部21とには、内部のガスにマイクロ波を照射する導波管22,23が設けられている。この構成の場合、導波管22から出力されたマイクロ波が第2の供給部20内のH2に照射されると、H2がプラズマ化され、水素プラズマ、即ち、活性種(水素ラジカルやイオン等を含んだもの)がエッチングチャンバー14内に供給される。同様にして、導波管23から出力されたマイクロ波が第3の供給部21内のNH3に照射されると、NH3がプラズマ化され、活性種(水素ラジカルやイオン等を含んだもの)がエッチングチャンバー14内に供給される。
The
尚、ステージ16には、ステージ16ひいてはウエハ15を冷却するための冷媒流路24が配設されている。ウエハ15を冷却すると、エッチング生成物(珪弗化アンモニウム塩)9がウエハ15上に吸着され易くなる。
The
(他の実施形態)
本発明は、上記各実施例にのみ限定されるものではなく、次のように変形または拡張できる。
(Other embodiments)
The present invention is not limited to the above embodiments, and can be modified or expanded as follows.
まず、上記各実施例においては、ウエハをエッチングチャンバーに入れてドライエッチング処理した後、ウエハをアニールチャンバーに入れて加熱し、その後、ウエハをエッチングチャンバーに戻して水素ラジカルH*処理を実行するように構成したが、これに限られるものではなく、エッチングチャンバーにウエハを加熱する機能を設け、同じ1つのエッチングチャンバー内でウエハを、ドライエッチング処理し、加熱し、水素ラジカルH*処理するように構成しても良い。また、上記各実施例及び上記変形例において、ウエハを1枚ずつ処理するように構成(即ち、枚葉装置として構成)しても良いし、ウエハを複数枚同時に処理するように構成(即ち、バッチ式装置として構成)しても良い。 First, in each of the above embodiments, the wafer is put in an etching chamber and dry-etched, then the wafer is put in an annealing chamber and heated, and then the wafer is returned to the etching chamber to perform hydrogen radical H * treatment. However, the present invention is not limited to this, and a function for heating the wafer is provided in the etching chamber, and the wafer is dry-etched in the same etching chamber, heated, and treated with hydrogen radical H *. It may be configured. Further, in each of the embodiments and the modifications described above, the wafers may be configured to be processed one by one (that is, configured as a single wafer device), or the wafers may be processed at the same time (that is, a plurality of wafers are processed simultaneously (that is, (It may be configured as a batch type apparatus).
上記各実施例及び上記各変形例において、ウエハの加熱(アニール処理)中またはアニール処理後の搬送途中にガスパージ処理を導入することが好ましい。ガスパージ処理を導入すると、ウエハ上に残留するエッチング生成物の量を低減することができる。 In each of the above embodiments and each of the above modifications, it is preferable to introduce a gas purge process during the heating (annealing process) of the wafer or during the conveyance after the annealing process. When the gas purge process is introduced, the amount of etching products remaining on the wafer can be reduced.
また、上記各実施例及び上記各変形例において、ウエハをドライエッチング処理してエッチング生成物(珪弗化アンモニウム塩)を形成するときに、水素ラジカルH*を導入するように構成しても良い。このように構成すると、ウエハ上に残留するエッチング生成物の量を低減することができる。この場合、N2及びH2を供給する場合、N2及びH2が流れる供給部にマイクロ波を照射して活性種(ラジカル、イオン等)としてこれをエッチングチャンバー内に導入するように構成することが好ましい。 Further, in each of the above embodiments and each of the above modifications, the hydrogen radical H * may be introduced when the wafer is dry-etched to form an etching product (ammonium silicofluoride salt). . With this configuration, the amount of etching products remaining on the wafer can be reduced. In this case, when supplying N 2 and H 2, constituting active species using microwave radiation to supply part N 2 and H 2 flow (radicals, ions, etc.) this as to introduce into the etching chamber It is preferable.
また、NF3及びNH3を供給する場合には、NF3及びNH3をリモートプラズマで活性種(ラジカル、イオン等)にしてエッチングチャンバー内に導入するように構成することが好ましい。更に、NH3及びHFを直接エッチングチャンバー内に導入してNH4Fx系の活性種(ラジカル、イオン等)を生成させるように構成しても良い。更にまた、N2及びNH3を供給する場合、N2及びNH3が流れる供給部にマイクロ波を照射して活性種(ラジカル、イオン等)としてこれをエッチングチャンバー内に導入するように構成することがより一層好ましい。 In the case of supplying NF 3 and NH 3 , it is preferable that NF 3 and NH 3 are converted into active species (radicals, ions, etc.) by remote plasma and introduced into the etching chamber. Further, NH 3 and HF may be directly introduced into the etching chamber to generate NH 4 Fx-based active species (radicals, ions, etc.). Furthermore, when N 2 and NH 3 are supplied, the supply part through which N 2 and NH 3 flow is irradiated with microwaves to introduce it into the etching chamber as active species (radicals, ions, etc.). It is even more preferable.
図面中、1はシリコン基板(半導体基板)、2はゲート絶縁膜、4はソース/ドレイン領域、5はポリシリコン膜、6は絶縁膜、8は自然酸化膜、9はエッチング生成物、10は残留生成物、12はコンタクトホール、13はプラズマエッチング装置、14はエッチングチャンバー、15はウエハである。 In the drawing, 1 is a silicon substrate (semiconductor substrate), 2 is a gate insulating film, 4 is a source / drain region, 5 is a polysilicon film, 6 is an insulating film, 8 is a natural oxide film, 9 is an etching product, 10 is Residual product, 12 is a contact hole, 13 is a plasma etching apparatus, 14 is an etching chamber, and 15 is a wafer.
Claims (5)
NF3とH2、N2、HF、NH3の中の1ないし複数のガスを用いて、前記酸化膜と前記ガスとの反応により珪弗化アンモニウム塩からなるエッチング生成物を形成するドライエッチング工程と、
前記エッチング工程を実行後、前記半導体基板を100℃以上の温度で加熱して前記エッチング生成物を昇華させるアニール工程と、
前記アニール工程を実行後、水素プラズマまたは水素ラジカルを導入して前記半導体基板上に残存するエッチング生成物を除去する水素ラジカル導入工程とを備えたことを特徴とする酸化膜エッチング方法。 In an oxide film etching method for etching and removing an oxide film on a semiconductor substrate,
Dry etching using NF 3 and one or more gases in H 2 , N 2 , HF, NH 3 to form an etching product made of ammonium silicofluoride by reaction of the oxide film and the gas Process,
After performing the etching step, an annealing step of sublimating the etching product by heating the semiconductor substrate at a temperature of 100 ° C. or higher;
An oxide film etching method comprising: a hydrogen radical introduction step for removing etching products remaining on the semiconductor substrate by introducing hydrogen plasma or hydrogen radicals after the annealing step.
前記電極形成工程後、前記ゲート電極上および前記半導体基板上に形成された自然酸化膜をNF3とH2、N2、HF、NH3の中の1ないし複数のガスを用いてドライエッチング処理し、珪弗化アンモニウム塩からなるエッチング生成物を前記ゲート電極上および前記半導体基板上に形成する工程と、
前記エッチング生成物形成工程後、前記半導体基板を100℃以上の温度で加熱して前記エッチング生成物を昇華させる工程と、
前記昇華工程後、水素プラズマまたは水素ラジカルを導入して前記半導体基板上に残存するエッチング生成物を除去する工程とを備えたことを特徴とする酸化膜エッチング方法。 Forming a gate electrode of a transistor on a semiconductor substrate;
After the electrode forming step, the natural oxide film formed on the gate electrode and the semiconductor substrate is dry-etched using one or more gases of NF 3 and H 2 , N 2 , HF, and NH 3. And forming an etching product comprising an ammonium silicofluoride salt on the gate electrode and the semiconductor substrate;
After the etching product forming step, the step of sublimating the etching product by heating the semiconductor substrate at a temperature of 100 ° C. or higher;
An oxide film etching method comprising: after the sublimation step, introducing hydrogen plasma or hydrogen radicals to remove etching products remaining on the semiconductor substrate.
前記コンタクトホール形成工程後、前記コンタクトホールの底の前記半導体基板表面上に形成された自然酸化膜をNF3とH2、N2、HF、NH3の中の1ないし複数のガスを用いてドライエッチング処理し、珪弗化アンモニウム塩からなるエッチング生成物を前記半導体基板表面上に形成する工程と、
前記エッチング生成物形成工程後、前記半導体基板を100℃以上の温度で加熱して前記エッチング生成物を昇華させる工程と、
前記昇華工程後、水素プラズマまたは水素ラジカルを導入して前記半導体基板表面上に残存するエッチング生成物を除去する工程とを備えたことを特徴とする酸化膜エッチング方法。 Forming an insulating film on the semiconductor substrate and then forming a contact hole reaching the surface of the semiconductor substrate;
After the contact hole forming step, a natural oxide film formed on the surface of the semiconductor substrate at the bottom of the contact hole is formed using one or more gases among NF 3 and H 2 , N 2 , HF, and NH 3. Performing a dry etching process to form an etching product made of ammonium silicofluoride salt on the surface of the semiconductor substrate;
After the etching product forming step, the step of sublimating the etching product by heating the semiconductor substrate at a temperature of 100 ° C. or higher;
An oxide film etching method comprising: after the sublimation step, introducing hydrogen plasma or hydrogen radicals to remove etching products remaining on the surface of the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312301A JP2009140944A (en) | 2007-12-03 | 2007-12-03 | Method of etching oxide film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312301A JP2009140944A (en) | 2007-12-03 | 2007-12-03 | Method of etching oxide film |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009140944A true JP2009140944A (en) | 2009-06-25 |
Family
ID=40871324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007312301A Pending JP2009140944A (en) | 2007-12-03 | 2007-12-03 | Method of etching oxide film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009140944A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238733A (en) * | 2010-05-10 | 2011-11-24 | Fujitsu Semiconductor Ltd | Method of manufacturing semiconductor device |
JP2012119539A (en) * | 2010-12-01 | 2012-06-21 | Ulvac Japan Ltd | Radical cleaning method and radical cleaning device |
CN105742177A (en) * | 2016-03-11 | 2016-07-06 | 上海华力微电子有限公司 | Method for removing virtual gate electrode dielectric layer |
CN106158640A (en) * | 2015-04-03 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | A kind of semiconductor device and preparation method thereof, electronic installation |
-
2007
- 2007-12-03 JP JP2007312301A patent/JP2009140944A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238733A (en) * | 2010-05-10 | 2011-11-24 | Fujitsu Semiconductor Ltd | Method of manufacturing semiconductor device |
JP2012119539A (en) * | 2010-12-01 | 2012-06-21 | Ulvac Japan Ltd | Radical cleaning method and radical cleaning device |
CN106158640A (en) * | 2015-04-03 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | A kind of semiconductor device and preparation method thereof, electronic installation |
CN105742177A (en) * | 2016-03-11 | 2016-07-06 | 上海华力微电子有限公司 | Method for removing virtual gate electrode dielectric layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101553075B1 (en) | Substrate processing method substrate processing apparatus and storage medium | |
US20100216312A1 (en) | Resist removing method, semiconductor manufacturing method, and resist removing apparatus | |
KR102013959B1 (en) | Photoresist strip processes for improved device integrity | |
JP3318241B2 (en) | Ashing method | |
JP2009170554A (en) | Production process of semiconductor device | |
JP2008244252A (en) | Surface treatment method, etching processing method and manufacturing method of electronic device | |
KR20040048483A (en) | Method of forming gate oxide layer in semiconductor devices | |
JP2009016515A (en) | Method and apparatus for manufacturing semiconductor apparatus | |
JP2007096002A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
KR20170074766A (en) | Conformal doping using dopant gas on hydrogen plasma treated surface | |
JP2009140944A (en) | Method of etching oxide film | |
TW201824427A (en) | Integrated system for semiconductor process | |
JP4273142B2 (en) | Surface treatment method, semiconductor device manufacturing method, and capacitive element manufacturing method | |
JP2007142024A (en) | Method of manufacturing semiconductor device | |
JP4007864B2 (en) | Manufacturing method of semiconductor device | |
KR100628225B1 (en) | method for manufacturing of semiconductor device | |
KR101078723B1 (en) | Method of manufacturing semiconductor device | |
JP2010056332A (en) | Apparatus and method for processing semiconductor | |
JP2009140967A (en) | Method of manufacturing semiconductor device | |
KR100724185B1 (en) | Method for cleaning wafer in semiconductor device | |
JP2008103431A (en) | Method and device for manufacturing semiconductor device | |
JP2004047699A (en) | Method for manufacturing semiconductor device | |
JP2821613B2 (en) | Method for manufacturing semiconductor device | |
US20040214413A1 (en) | Semiconductor device manufacturing method and film forming method | |
KR100855767B1 (en) | Method of substrate processing |