JP2009140589A - データ記憶装置のテスト装置及びデータ記憶装置のテスト方法 - Google Patents

Abstract

【課題】データ記憶装置のテスト装置において、一つのプロセッサによって異なる仕様のデータ記憶装置に対応する。
【解決手段】本発明の一実施形態のテスト装置は、プロセッサ・カード６と、アダプタ・カード３ａ、３ｂを有している。アダプタ・カード３ａ、３ｂは、ＨＤＤ１ａ、１ｂに供給する電源電圧を生成する電源回路３３ａ、３３ｂ、３４ａ、３４ｂを有している。アダプタ・カードに電源回路を実装することで、一つのプロセッサ・カードにより、フレキシブルに様々な仕様のＨＤＤに対応することができる。また、一つのプロセッサ・カードによって複数のＨＤＤを同時にテストするために複数の電源回路をプロセッサ・カードに実装する必要がなく、プロセッサ・カードのカード・サイズを小さくすることができる。
【選択図】図５

Description

本発明はデータ記憶装置のテスト装置及びテスト方法に関し、特に、データ記憶装置のテストにおけるデータ記憶装置への電源供給に関する。

半導体メモリ、磁気メモリあるいは光メモリなど、データを記憶するメモリを有する多くのデータ記憶装置が知られている。その中で、ハードディスク・ドライブ（ＨＤＤ）は、コンピュータの記憶装置として広く普及し、現在のコンピュータ・システムにおいて欠かすことができない外部記憶装置の一つとなっている。この他、動画像記録再生装置、カーナビゲーション・システム、あるいは携帯電話など、ＨＤＤの用途はその優れた特性により益々拡大している。

ＨＤＤで使用される磁気ディスクは、同心円状に形成された複数のデータ・トラックと複数のサーボ・トラックとを有している。各データ・トラックには、ユーザ・データを含む複数のデータ・セクタが記録されている。各サーボ・トラックはアドレス情報を有する。サーボ・トラックは、円周方向において離間して配置された複数のサーボ・データによって構成されており、各サーボ・データの間に１もしくは複数のデータ・セクタが記録されている。ヘッド・スライダがサーボ・データのアドレス情報に従って所望のデータ・セクタにアクセスすることによって、データ・セクタへのデータ書き込み及びデータ・セクタからのデータ読み出しを行うことができる。

ＨＤＤの製造において、ＨＤＤをテスト・コンピュータに接続して動作試験や各種パラメータの設定、調整等が実施される（例えば、特許文献１を参照）。ＨＤＤのテストに使用されるチャンバは多くの部屋（空間）を有し、ＨＤＤは各部屋内に配置される。各部屋内において、ＨＤＤはテスト・コンピュータであるプロセッサ・カードに回路的に接続され、そのプロセッサ・カードがＨＤＤのテストを行う。

図７は、関連技術におけるＨＤＤのテスト装置の一部構成及びテスト装置に接続されたＨＤＤを模式的に示すブロック図である。ＨＤＤ７１のテストのためのプログラムはプロセッサ・カード７２に外部のコンピュータからダウンロードされ、プロセッサ・カード７２は、ＨＤＤ７１のテストを実行する。プロセッサ・カード７２は、基板７２１と、その基板上に実装されたプロセッサ７２２、ＲＡＭ７２５そしてＨＤＤ７１へ供給する電源電圧を生成する２つの電源ロジック７２３、７２４を有している。

プロセッサ・カード７２は、インターフェース・カード７３に接続されている。インターフェース・カード７３は基板７３１を有し、その基板７３１上にインターフェース・コントローラ７３２が実装されている。インターフェース・コントローラ７３２は、ＨＤＤ７１とプロセッサ７２２との間のインターフェース処理を実行する。アダプタ・カード７４は、インターフェース・カード７３とＨＤＤ７１との間にあって、それらに接続されている。アダプタ・カード７４は基板７４１を有し、その基板７４１上には配線と受動回路（不図示）のみが実装されている。アダプタ・カード７４は、単なるコネクタ変換器として機能する。

ＨＤＤ７１は、そのサイズに応じて必要な電源電圧が異なる。３．５インチ型ＨＤＤは、１２Ｖと５Ｖの電源電圧を必要とし、２．５インチ型ＨＤＤは、５Ｖの電源電圧を必要とする。プロセッサ・カード７２のＨＤＤ５Ｖロジック７２３と、ＨＤＤ１２Ｖロジック７２４とが、それぞれ、５Ｖ及び１２Ｖの電源電圧を生成する。これらは、プロセッサ７２２の制御下において、ＨＤＤ７１に電源電圧を供給する。２つの電源回路７２３、７２４が生成した電源電圧は、インターフェース・カード７３及びアダプタ・カード７４を介して、ＨＤＤ７１に供給される。また、インターフェース・カード７３及びアダプタ・カード７４は、プロセッサ７２２とＨＤＤ７１との間のコマンド及びデータを含むテスト信号を伝送する。
特開２００４−３４２３０４号公報

ＨＤＤ７１の使用環境において電源電圧は一定ではなく変動する。そのため、ＨＤＤ７１のテストにおいては、供給する電源電圧を所定範囲内で変化させ、変動する電源電圧によってＨＤＤ７１が正常に動作するかを確認するテストが存在する。ＨＤＤ７１の効率的なテストを実現するためには、ＨＤＤ７１毎に電源電圧を制御することができることが好ましい。そのためには、ＨＤＤ７１毎に、電源回路を用意することが必要となる。

プロセッサ７２２のマルチタスク機能及びその性能向上により、一つプロセッサ７２２により、複数のＨＤＤ７１を同時にテストすることができるようになっている。しかし、上記従来のＨＤＤのテスト装置においては、ＨＤＤ７１で必要な電源を供給する電源回路７２３、７２４は、プロセッサ・カード７２に実装されている。プロセッサ・カード７２はチャンバの限られた空間内に配置されるため、基板サイズにはおのずと制限がある。また電源回路は相応の大きさを有しているため、プロセッサ・カード７２に実装できる電源回路の数には制限が存在する。そのため、各ＨＤＤ７１に電源回路を用意するためには、各ＨＤＤ７１にプロセッサ・カード７２を用意しなければならず、一つのＨＤＤ７１に一つのプロセッサ・カード７２が必要となる。

また、ＨＤＤ７１は、その仕様により必要な電源電圧及び電源容量が異なる。上記従来のＨＤＤテスト装置においては、ＨＤＤ７１に必要な電源条件が変われば、それに合わせてプロセッサ・カード７２を変更しなければならい。ＨＤＤのテスト装置においては、一つのプロセッサ・カード７２によって、異なる仕様のＨＤＤ７１のテストに対応することができることが望ましい。

本発明の一態様に係るデータ記憶装置のテスト装置は、テスト対象であるデータ記憶装置を収容する空間を有するチャンバと、前記データ記憶装置のテストを行うプロセッサと、そのプロセッサが実装された第１基板とを有するプロセッサ・カードと、アダプタ・カードとを有する。前記アダプタ・カードは、前記プロセッサ・カードと前記データ記憶装置との間にあって、前記プロセッサ・カードと前記データ記憶装置との間のテスト信号を伝送する第２基板と、前記第２基板上に実装されており前記データ記憶装置の動作電源電圧を供給する電源回路とを有する。電源回路をアダプタ・カードに実装することで、一つのプロセッサによって異なる仕様のデータ記憶装置に対応することができる。

好ましくは、前記アダプタ・カードの前記第２基板上にコネクタが固定されており、前記コネクタと前記データ記憶装置のコネクタとが直接に接続される。好ましくは、前記アダプタ・カードは、前記電源回路を制御する電源制御回路をさらに有している。これにより、データ記憶装置とアダプタ・カードの接続を効率的に行うことができる。

前記プロセッサ・カードと前記アダプタ・カードとの間にあって前記プロセッサ・カードと前記データ記憶装置との間のテスト信号を伝送する第３基板と、その第３基板上に実装されており、前記プロセッサ・カードと前記データ記憶装置と間のインターフェース処理を行うインターフェース・コントローラと、を有するインターフェース・カードをさらに有することが好ましい。これにより、一つのプロセッサによって異なるインターフェースのデータ記憶装置に対応することができる。

好ましくは、前記プロセッサ・カードに複数の前記アダプタ・カードが接続されており、前記プロセッサ・カードは、前記複数のアダプタ・カードに接続される複数のデータ記憶装置のテストを同時に行う。これにより、効率的なテストを行うことができる。さらに、前記プロセッサ・カードは、前記複数のアダプタ・カードのそれぞれの電源回路を個別制御することが好ましい。これにより、フレキシブルで効率的なテストを行うことができる。

前記プロセッサ・カードと前記複数のアダプタ・カードとの間にあって前記プロセッサ・カードと前記複数のデータ記憶装置との間のテスト信号を伝送する第４基板と、その第４基板上に実装されており前記一つのプロセッサ・カードと前記複数のデータ記憶装置と間のインターフェース処理を行うインターフェース・コントローラと、を有するインターフェース・カードをさらに有することが好ましい。これにより、効率的なテストを行うことができる。前記インターフェース・カードと前記複数のアダプタ・カードのそれぞれとは信号伝送ケーブルにより接続されていることが好ましい。これにより、各カードのサイズや配置選択のはばを広げることができる。

本発明の他の態様は、複数のデータ記憶装置のテスト方法である。この方法は、第１基板とその第１基板上に実装されているプロセッサとを有するプロセッサ・カードを用意する。前記プロセッサ・カードと前記複数のデータ記憶装置との間のテスト信号を伝送する複数のアダプタ・カードの基板に、前記複数のデータ記憶装置を接続する。前記アダプタ・カードに実装されている電源回路によって、前記複数のデータ記憶装置ごとに異なる動作電源電圧を供給する。前記プロセッサによって、前記異なる動作電源電圧により動作する前記複数のデータ記憶装置のテストを行う。これにより、複数のデータ記憶装置のテストを効率的かつフレキシブルに行うことができる。

好ましくは、前記プロセッサと前記複数のデータ記憶装置との間のテスト信号のインターフェース処理を、一つのインターフェース・コントローラにより行う。これにより、複数のデータ記憶装置のテストをより効率的に行うことができる。また、前記複数のデータ記憶装置のそれぞれのコネクタを、前記複数のアダプタ・カードのそれぞれのコネクタに直接に接続することが好ましい。これにより、アダプタ・カードとデータ記憶装置の接続処理を効率的に行うことができる。

本発明によれば、データ記憶装置のテスト装置において、一つのプロセッサによって異なる仕様のデータ記憶装置に対応することができる。

以下に、本発明の好ましい実施の形態を説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略されている。本実施形態においては、被試験装置のデータ記憶装置として、ハードディスク・ドライブ（ＨＤＤ）を例として説明する。本実施形態のデータ記憶装置のテスト装置は、その回路配置に特徴を有している。

本形態のテスト装置は、基板上にプロセッサが実装されたプロセッサ・カードと、仕様が異なる様々なＨＤＤに対応するためのアダプタ・カードとを有している。アダプタ・カードは回路構成においてプロセッサ・カードとＨＤＤとの間にあり、ＨＤＤに接続されている。本形態のアダプタ・カードは、さらに、ＨＤＤに供給する電源電圧を生成する電源回路を有している。本明細書において、アダプタ・カードは、回路上においてＨＤＤとプロセッサ・カードとの間にあり、ＨＤＤの仕様に合わせた回路部品を有するカードである。

アダプタ・カードに電源回路を実装することで、ＨＤＤ毎に適切な電源回路を用意することができ、アダプタ・カードを交換するのみで、様々な電源仕様のＨＤＤのテストに対応することができる。このため、一つのプロセッサ・カードで様々な電源仕様のＨＤＤのテストに対応するために複数の電源回路をプロセッサ・カードに実装する必要がなく、フレキシブルに様々な仕様のＨＤＤに対応することができる。また、アダプタ・カードに電源回路を実装することで、一つのプロセッサ・カードによって複数のＨＤＤを同時にテストするために複数の電源回路をプロセッサ・カードに実装する必要がなく、プロセッサ・カードのカード・サイズを小さくすることができる。

まず、本形態のテスト装置によりテストされるＨＤＤの構成を、図１を参照して説明する。ＨＤＤ１は、磁性層が磁化されることによってデータを記録する不揮発性メモリである磁気ディスク１１を有している。ベース１２は、ＨＤＤ１の各構成要素を収容する。ベース１２は、その上部開口を塞ぐカバー（不図示）とガスケット（不図示）を介して固定されることによって筐体を構成する。ヘッド・スライダ１５は、ホスト（不図示）との間で入出力されるデータについて、磁気ディスク１１への書き込み及び／又は読み出しを行うヘッド素子部と、そのヘッド素子部がその面上に形成されているスライダとを備えている。ヘッド素子部は、電気信号を磁界に変換する記録素子及び／又は磁気ディスク１１からの磁界を電気信号に変換する再生素子を有する。

アクチュエータ１６は、ヘッド・スライダ１５を支持するサスペンション１６１と、サスペンション１６１が固定されたアーム１６２を有している。アクチュエータ１６は軸１７を中心に揺動し、ボイス・コイル・モータ１８によって駆動される。ベース１２に固定されたスピンドル・モータ１３（ＳＰＭ）は、所定の速度で磁気ディスク１１を回転する。磁気ディスク１１からのデータの読み取り／書き込みのため、アクチュエータ１６は回転している磁気ディスク１１のデータ領域上空にヘッド・スライダ１５を移動する。スライダのＡＢＳ（Air Bearing Surface）面と回転している磁気ディスク１１との間の空気の粘性による圧力が、サスペンション１６１によって磁気ディスク１１方向に加えられる圧力とバランスすることによって、ヘッド・スライダ１５は磁気ディスク１１上を一定のギャップを置いて浮上する。ＨＤＤ１の動作制御は、ベース１２の外側に固定される基板上に実装される制御回路（不図示）が行う。

典型的なＨＤＤ１の製造は、まず、ヘッド・スライダ１５を製造する。また、ヘッド・スライダ１５とは別に、サスペンション１６１を製造する。ヘッド・スライダ１５をサスペンション１６１に固着してヘッド・ジンバル・アセンブリ（ＨＧＡ）を製造する。その後、ＨＧＡにアーム１６２及びＶＣＭコイルを固定して、アクチュエータ１６とヘッド・スライダ１５とのアセンブリであるヘッド・スタック・アセンブリ（ＨＳＡ）を製造する。製造されたＨＳＡの他、ＳＰＭ１３、磁気ディスク１１などをベース１２内に実装して、トップ・カバーでベース１２内空間を閉じることによってヘッド・ディスク・アセンブリ（ＨＤＡ）が完成する。このＨＤＡに制御回路が実装された回路基板（不図示）を実装することによって、ＨＤＤ１が完成する。

この様に組み立てられたＨＤＤ１は、製造におけるテスト工程に入る。ＨＤＤ１は、テスト装置を構成するチャンバの仕切られた空間内に配置され、テスト・コンピュータであるプロセッサ・カードに接続される。ＨＤＤ１のテストは、各種パラメータの設定、動作テスト、磁気ディスク１１上の欠陥検出テストなどの複数のテストを行う。図２は、テスト装置のチャンバ２１を模式的に示す斜視図である。チャンバ２１は仕切られた複数の小室２１１を有しており、各小室２１１内にＨＤＤ１が収容される。典型的には、一つの小室２１１に、複数のＨＤＤ１が配置される。図示していないが、典型的なチャンバ２１は、全小室２１１を閉じる一つの大きな扉、あるいは各小室２１１の扉を有しており、ＨＤＤ１のテストにおいては、その扉は閉じられている。

図３は、図２において点線Ａで囲まれた、チャンバ２１の一部構成を模式的に示す斜視図である。図３は、チャンバ２１の４の小室を示し、その内の一つの小室２１１ａの内部及びその背後の小室２１２ａが、点線で示されている。ＨＤＤ１は、小室２１１ａ内に配置される。４つの小室の前面に扉２１３ａ〜２１３ｄが設けられており、ＨＤＤ１の出し入れにおいて開けられ、テスト中は閉じられている。ＨＤＤ１が収容される小室２１１ａの背後の小室２１２ａには、ＨＤＤ１のテストを行うプロセッサ・カードが配置される。

図４の断面図は、小室２１１ａ、その背後の小室２１２ａ、そして、これら小室内に配置された各装置を模式的に示している。小室２１１ａは、２つのＨＤＤ１ａ、１ｂを収容している。ＨＤＤ１ａ、１ｂは、それぞれ、アダプタ・カード３ａ、３ｂに物理的に接続されている。アダプタ・カード３ａ、３ｂは、小室２１１ａと小室２１２ａとを仕切る壁２１４に設けられた孔を貫通しており、その一部が小室２１１ａ内で露出し、一部が小室２１２ａ内で露出している。より具体的には、壁２１４の孔に樹脂部材２１５ａ、２１５ｂが挿入されており、アダプタ・カード３ａ、３ｂは樹脂部材２１５ａ、２１５ｂを貫通している。

アダプタ・カード３ａ、３ｂは、小室２１２ａ内において、インターフェース・カード４に接続されている。信号伝送ケーブル５ａ、５ｂが、それぞれアダプタ・カード３ａ、３ｂとインターフェース・カード４を接続している。アダプタ・カード３ａ、３ｂの基板上のコネクタとインターフェース・カード４の基板上のコネクタとを直接に接続してもよりが、ケーブル５ａ、５ｂによりこれらを接続することで、アダプタ・カード３ａ、３ｂとインターフェース・カード４の配置及びサイズを任意に選択することができる。小室２１２ａ内において、インターフェース・カード４は、プロセッサ・カード６に接続されている。プロセッサ・カード６の基板６１上には、プロセッサであるプロセッサ６２及びＲＡＭ６５が実装されている。プロセッサ６２はテスト・プログラムに従ってマルチタスクにおいて動作し、２つのＨＤＤ１ａ、１ｂのテストを同時に行う。

図５は、ＨＤＤ１ａ、１ｂ、アダプタ・カード３ａ、３ｂ、インターフェース・カード４そしてプロセッサ・カード６の回路構成を模式的に示すブロック図である。プロセッサ・カード６の基板６１にはコネクタ６３が固定されている。コネクタ６３は、インターフェース・カード４の基板４１に固定されたコネクタ４２に接続されている。インターフェース・カード４の基板４１上には、インターフェース・コントローラ４３が実装されている。コネクタ４２の反対側において、基板４１にコネクタ４４ａ、４４ｂが固定されている。

コネクタ４４ａはアダプタ・カード３ａとの接続ためのコネクタであり、コネクタ４４ｂはアダプタ・カード３ｂとの接続ためのコネクタである。コネクタ４４ａは、ケーブル５ａによって、アダプタ・カード３ａのコネクタ３１ａに接続されている。また、コネクタ４４ｂは、ケーブル５ｂによって、アダプタ・カード３ｂのコネクタ３１ｂに接続されている。

アダプタ・カード３ａは、その基板３２ａ上に、５Ｖの電源電圧を生成するロジック回路３３ａ、１２Ｖの電源電圧を生成するロジック回路３４ａ、そして２つの電源回路３３ａ、３４ａを制御するロジック回路３５ａを有している。アダプタ・カード３ａが有するアクティブ回路はこれらのみであり、基板３２ａ上には、この他に、配線、コネクタ及びコンデンサなどのパッシブ回路のみが存在する。同様に、アダプタ・カード３ｂの基板３２ｂ上に、５Ｖの電源電圧を生成するロジック回路３３ｂ、１２Ｖの電源電圧を生成するロジック回路３４ｂ、そして２つの電源回路３３ｂ、３４ｂを制御するロジック回路３５ｂが実装されている。基板３２ｂ上には、この他に、配線、コネクタ及びコンデンサなどのパッシブ回路のみが存在する。

アダプタ・カード３ａの基板３２ａには、ＨＤＤ１ａとの接続のためのコネクタ３６ａが実装されており、このコネクタ３６ａとＨＤＤ１ａのコネクタ１９ａとが接続されている。同様に、アダプタ・カード３ｂは、その基板３２ｂ上にＨＤＤ１ｂとの接続のためのコネクタ３６ｂを有しており、このコネクタ３６ｂとＨＤＤ１ｂのコネクタ１９ｂとが接続されている。

図５の構成において、各回路間の信号及び電源電圧は、ＨＤＤ１ａ、１ｂ、アダプタ・カード３ａ、３ｂ、インターフェース・カード４そしてプロセッサ・カード６のそれぞれの基板上の配線及びそれらを相互接続するコネクタを介して伝送される。各回路要素の動作及び処理について具体的に説明する。ＨＤＤ１ａ、１ｂのテスト・プログラムが、外部コンピュータからプロセッサ・カード６にダウンロードされ、ＲＡＭ６５に格納される。プロセッサ６２は、ＲＡＭ６５に格納されているプログラムに従って、ＨＤＤ１ａ、１ｂのテストを制御、実行する。プロセッサ６２はマルチタスク処理を行い、ＨＤＤ１ａ、１ｂのテストを同時に行うことができる。

インターフェース・コントローラ４３は、プロセッサ６２とＨＤＤ１ａ、１ｂとの間において、コマンド及びデータを含むテスト信号のインターフェース処理を行う。ＨＤＤ１ａ、１ｂのインターフェースとして、パラレルＡＴＡ、シリアルＡＴＡ、ＳＵＳあるいはＳＣＳＩなど、複数の異なるタイプのインターフェースが存在する。また、各タイプのインターフェースにおいて、異なる信号伝送スピードの仕様が存在する。

インターフェース・コントローラ４３は、これら異なるインターフェースの内、テストされるＨＤＤ１ａ、１ｂのインターフェースに対応した回路である。典型的には、伝送スピードが異なる同一タイプのインターフェースに対して、別のインターフェース・コントローラ４３を使用する。インターフェース・コントローラ４３は複数のポートを有しており、各ポートに接続されたＨＤＤ１ａ、１ｂと、それぞれ独立に通信を行うことができる。

インターフェース・コントローラ４３は、プロセッサ６２とＨＤＤ１ａ、１ｂとの間のテスト信号の他、電源制御回路３５ａ、３５ｂを制御する信号を伝送する。電源制御回路３５ａ、３５ｂは、インターフェース・コントローラ４３を介して伝送されたプロセッサ６２からの制御信号に従って動作する。電源制御回路３５ａ、３５ｂは、電源回路３３ａ、３４ａ、３３ｂ、３４ｂのＯＮ／ＯＦＦの他、その出力電圧値を制御することができる。

図６は、アダプタ・カード３ａの回路構成を模式的に示すブロック図である。５Ｖ電源回路３３ａは、５ＶＤＣ／ＤＣコンバータ３３１ａとオペアンプ３３２ａとを有している。また、１２Ｖ電源回路３４ａは、１２ＶＤＣ／ＤＣコンバータ３４１ａとオペアンプ３４２ａとを有している。５ＶＤＣ／ＤＣコンバータ３３１ａと１２ＶＤＣ／ＤＣコンバータ３４１ａには１５Ｖの電源電圧が供給されており、その電源電圧から、５Ｖ及び１２Ｖの電源電圧を生成することができる。１５Ｖの電源電圧は、インターフェース・カード４及びプロセッサ・カード６を介して外部電源装置から供給すればよい。

オペアンプ３３２ａ、３４２ａは帰還回路を構成し、それらの出力値を調整することで、５ＶＤＣ／ＤＣコンバータ３３１ａ及び１２ＶＤＣ／ＤＣコンバータ３４１ａの出力電圧を変化させることができる。電源制御回路３５ａは、プロセッサ６２の制御下において、オペアンプ３３２ａ、３４２ａを制御して、５Ｖ電源回路３３ａ及び１２Ｖ電源回路３４ａの出力電圧値を調整する。なお、アダプタ・カード３ｂも、図６の回路構成と同様の構成を有している。

好ましくは、プロセッサ６２は、ＨＤＤ１ａ、１ｂのそれぞれを、独立にテストする。ＨＤＤ１ａ、１ｂのテストは、変動する電源電圧下での動作テストを含むのが一般である。本形態のテスト装置は、ＨＤＤ１ａ、１ｂのそれぞれに対して、独立した電源回路３３ａ、３４ａと電源回路３３ｂ、３４ｂとを有している。さらに、電源回路３３ａ、３４ａと電源回路３３ｂ、３４ｂのそれぞれに対応した電源制御回路３５ａ、３５ｂを有している。従って、プロセッサ６２は、電源制御回路３５ａ、３５ｂのそれぞれを独立に制御することで、ＨＤＤ１ａ、１ｂに供給する電源電圧を個別に制御することができる。これにより、ＨＤＤ１ａ、１ｂのテストをより効率的かつフレキシブルなものとすることができる。

本形態において、ＨＤＤ１ａ、１ｂへ電源電圧を供給する電源回路は、それぞれに対応したアダプタ・カード３ａ、３ｂに実装されている。上述のように、ＨＤＤのインターフェースとして多くのプロトコルが存在しており、インターフェースによってコネクタ形状も異なる。プロセッサ６２の動作は、テスト・プログラムを変更することで全ての仕様に対応させることができる。従って、ＨＤＤのインターフェース仕様によらず、同一のプロセッサ・カード６を使用することができる。しかし、ＨＤＤ１ａ、１ｂと接続するコネクタは、ＨＤＤ１ａ、１ｂのインターフェース仕様に応じて変更することが必要となり、アダプタ・カード３ａ、３ｂを変更することで、これに対応することができる。

このように、アダプタ・カード３ａ、３ｂは、接続するＨＤＤ１ａ、１ｂの仕様に応じて交換することが前提である。このようなアダプタ・カード３ａ、３ｂ上に電源回路を実装することによって、ＨＤＤ１ａ、１ｂの仕様、設計に応じた電源回路を用意するために、プロセッサ・カード６やインターフェース・カード４を変更する必要がなくなる。あるいは、全ての仕様に対応した電源回路をプロセッサ・カード６やインターフェース・カード４上に実装する必要がない。アダプタ・カード３ａ、３ｂ上に電源回路を実装することが、様々な仕様のＨＤＤにフレキシブルに対応すると共に、テスト装置としての部品点数を少なくする上で最も有効である。また、アダプタ・カード３ａ、３ｂに電源回路の制御回路を実装することによって、ＨＤＤ毎に個別の電源制御を実現することができる。

上記例において、２つのアダプタ・カード３ａ、３ｂは、同様の回路構成を有している。アダプタ・カードは、テスト対象である各ＨＤＤに対応して用意するため、その回路構成を接続するＨＤＤに応じて容易に変更することができる。例えば、同一の電源電圧を生成する電源回路であっても、接続するＨＤＤに応じて、電源回路の容量を変更することができる。また、各アダプタ・カードに異なる電源回路を実装することにより、一つのテスト装置（チャンバ）内において、動作電源電圧が異なるＨＤＤを同時にテストすることができる。

上記例は、一つのインターフェース・コントローラ４３に２つのＨＤＤ１ａ、１ｂを接続しているが、ＨＤＤの接続数は、インターフェース・コントローラ４３のポート数及びプロセッサ６２の処理能力に応じて適切な数を選択する。一般に、インターフェース・コントローラ４３は一つの仕様に対応するものである。従って、異なるインターフェース仕様のＨＤＤを一つのプロセッサ・カード６によりテストする場合は、複数のインターフェース・カード４をプロセッサ・カード６に接続することで対応することができる。また、インターフェース・コントローラ４３が異なる仕様のＨＤＤのインターフェース処理を行うことができる場合は、異なる仕様のＨＤＤを一つのインターフェース・カード４を使用してテストすることができる。

以上のように、本実施形態のテスト装置は、アダプタ・カード上に対応するＨＤＤの電源回路を有しているため、一つのプロセッサ・カードで様々な電源仕様のＨＤＤのテストにフレキシブルに対応することができる。また、容易に、一つのプロセッサ・カードによって複数のＨＤＤを同時にテストすることができる。

上述のように、アダプタ・カードは、ＨＤＤのコネクタと直接に接続されるコネクタを有していることが好ましい。これにより、テストにおいてＨＤＤをアダプタ・カードに接続する処理を効率化することができる。しかし、ＨＤＤとアダプタ・カードとをケーブルにより接続する場合にも、電源回路を実装された本形態のアダプタ・カードは有用である。

また、テスト装置は、プロセッサ・カード、インターフェース・カードそしてアダプタ・カードをそれぞれ有することが好ましい。インターフェース・カードを交換することで、プロセッサ・カードを交換しなくても、インターフェースが異なるＨＤＤに容易に対応することができるからである。しかし、インターフェース・コントローラを、プロセッサ・カードあるいはアダプタ・カードに実装することもできる。

上述のように、一つのプロセッサ・カードに複数のアダプタ・カードを接続し、複数のＨＤＤを同時にテストすることが、テスト効率の点から好ましい。しかし、一つのプロセッサ・カードに一つのアダプタ・カードが接続され、一つのＨＤＤのみをテストする場合でも、電源回路を実装された本形態のアダプタ・カードは有用である。

以上、本発明を好ましい実施形態を例として説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。例えば、アダプタ・カード、インターフェース・カード及びプロセッサ・カードのそれぞれの間に、他の基板を挿入してもよい。

本実施形態に係る被試験装置としてのＨＤＤの内部構成を模式的に示す平面図である。 本実施形態に係るテスト装置のチャンバを模式的に示す斜視図である。 本実施形態において、図２において点線Ａで囲まれた、チャンバの一部構成を模式的に示す斜視図である。 本実施形態において、チャンバの小室内に配置された各装置を模式的に示す断面図である。 本実施形態において、ＨＤＤ、アダプタ・カード、インターフェース・カード、そしてプロセッサ・カードの回路構成を模式的に示すブロック図である。 本実施形態に係るアダプタ・カードの回路構成を模式的に示すブロック図である。 従来の技術における、ＨＤＤのテスト装置の回路構成を模式的に示すブロック図である。

符号の説明

１ ＨＤＤ、３ａ、３ｂ アダプタ・カード、４ インターフェース・カード
５ａ、５ｂ 信号伝送ケーブル、６ プロセッサ・カード、１１ 磁気ディスク
１２ ベース、１３ スピンドル・モータ、１５ ヘッド・スライダ
１６ アクチュエータ、１７ 揺動軸、１８ ボイス・コイル・モータ
１９ａ、１９ｂ コネクタ、２１ チャンバ、３１ａ、３１ｂ コネクタ
３２ａ、３２ｂ 基板、３３ａ、３３ｂ ５Ｖ電源回路
３４ａ、３４ｂ １２Ｖ電源回路、３５ａ、３５ｂ 電源制御回路
３６ａ、３６ｂ コネクタ、４１ 基板、４２ コネクタ
４３ インターフェース・コントローラ、４４ａ、４４ｂ コネクタ
６１ 基板、６２ プロセッサ、６３ コネクタ、７１ ＨＤＤ
７２ プロセッサ・カード、７３ インターフェース・カード
７４ アダプタ・カード、１６１ サスペンション、１６２ アーム
２１１、２１２ａ 小室、２１３ａ〜２１３ｄ 扉、２１４ 壁
２１５ａ、２１５ｂ 樹脂部材、３３１ａ、３３１ｂ ５Ｖ ＤＣ／ＤＣコンバータ
３３２ａ、３３２ｂ オペアンプ、３４１ａ、３４１ｂ １２Ｖ ＤＣ／ＤＣコンバータ
３４２ａ、３４２ｂ オペアンプ、７２１ 基板、７２２ プロセッサ
７２３ ５Ｖ電源ロジック、７２４ １２Ｖ電源ロジック、７３１ 基板
７３２ インターフェース・コントローラ、７４１ 基板

Claims (11)

1. テスト対象であるデータ記憶装置を収容する空間を有するチャンバと、
   前記データ記憶装置のテストを行うプロセッサと、そのプロセッサが実装された第１基板とを有するプロセッサ・カードと、
   前記プロセッサ・カードと前記データ記憶装置との間にあって、前記プロセッサ・カードと前記データ記憶装置との間のテスト信号を伝送する第２基板と、前記第２基板上に実装されており前記データ記憶装置の動作電源電圧を供給する電源回路と、を有するアダプタ・カードと、
   を有するデータ記憶装置のテスト装置。
2. 前記アダプタ・カードの前記第２基板上にコネクタが固定されており、
   前記コネクタと前記データ記憶装置のコネクタとが直接に接続される、
   請求項１に記載のテスト装置。
3. 前記アダプタ・カードは、前記電源回路を制御する電源制御回路をさらに有している、
   請求項１に記載のテスト装置。
4. 前記プロセッサ・カードと前記アダプタ・カードとの間にあって前記プロセッサ・カードと前記データ記憶装置との間のテスト信号を伝送する第３基板と、その第３基板上に実装されており、前記プロセッサ・カードと前記データ記憶装置と間のインターフェース処理を行うインターフェース・コントローラと、を有するインターフェース・カードをさらに有する、
   請求項１に記載のテスト装置。
5. 前記プロセッサ・カードに複数の前記アダプタ・カードが接続されており、
   前記プロセッサ・カードは、前記複数のアダプタ・カードに接続される複数のデータ記憶装置のテストを同時に行う、
   請求項１に記載のテスト装置。
6. 前記プロセッサ・カードと前記複数のアダプタ・カードとの間にあって前記プロセッサ・カードと前記複数のデータ記憶装置との間のテスト信号を伝送する第４基板と、その第４基板上に実装されており前記一つのプロセッサ・カードと前記複数のデータ記憶装置と間のインターフェース処理を行うインターフェース・コントローラと、を有するインターフェース・カードをさらに有する、
   請求項５に記載のテスト装置。
7. 前記インターフェース・カードと前記複数のアダプタ・カードのそれぞれとは信号伝送ケーブルにより接続されている、
   請求項６に記載のテスト装置。
8. 前記プロセッサ・カードは、前記複数のアダプタ・カードのそれぞれの電源回路を個別制御する、
   請求項５に記載のテスト装置。
9. 複数のデータ記憶装置のテスト方法であって、
   第１基板とその第１基板上に実装されているプロセッサとを有するプロセッサ・カードを用意し、
   前記プロセッサ・カードと前記複数のデータ記憶装置との間のテスト信号を伝送する複数のアダプタ・カードの基板に、前記複数のデータ記憶装置を接続し、
   前記アダプタ・カードに実装されている電源回路によって、前記複数のデータ記憶装置ごとに異なる動作電源電圧を供給し、
   前記プロセッサによって、前記異なる動作電源電圧により動作する前記複数のデータ記憶装置のテストを行う、
   方法。
10. 前記プロセッサと前記複数のデータ記憶装置との間のテスト信号のインターフェース処理を、一つのインターフェース・コントローラにより行う、
    請求項９に記載の方法。
11. 前記複数のデータ記憶装置のそれぞれのコネクタを、前記複数のアダプタ・カードのそれぞれのコネクタに直接に接続する、
    請求項９に記載の方法。

Images