JP2009139552A - Driving circuit for light emitting element, display provided therewith, and driving method for light emitting element - Google Patents

Driving circuit for light emitting element, display provided therewith, and driving method for light emitting element Download PDF

Info

Publication number
JP2009139552A
JP2009139552A JP2007314690A JP2007314690A JP2009139552A JP 2009139552 A JP2009139552 A JP 2009139552A JP 2007314690 A JP2007314690 A JP 2007314690A JP 2007314690 A JP2007314690 A JP 2007314690A JP 2009139552 A JP2009139552 A JP 2009139552A
Authority
JP
Japan
Prior art keywords
current
transistor
light emitting
emitting element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007314690A
Other languages
Japanese (ja)
Inventor
Masahiko Hirai
匡彦 平井
Jun Sumioka
潤 住岡
Kaoru Okamoto
薫 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007314690A priority Critical patent/JP2009139552A/en
Publication of JP2009139552A publication Critical patent/JP2009139552A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving circuit for a light emitting element, which minimizes a change of an output current with respect to a difference in characteristics between two transistors constituting a current mirror, while maintaining an advantage of a current mirror type current programming pixel circuit common in a source. <P>SOLUTION: This driving circuit is provided with a current mirror circuit including the two transistors connected respectively to a gate and the source in common, and a holding capacitor with one terminal fixed in a potential, and with the other terminal connected to the common gate of the current mirror circuit, holds an input current of the current mirror circuit as a voltage of the holding capacitor, and supplies a current according to the voltage of the holding capacitor to the light emitting element connected to the common source. The driving circuit is provided with a switch for cutting a drain current of the transistor in an output side of the current mirror circuit, during the supply of the input current to the current mirror circuit. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、有機EL(Electro Luminescence)アクティブマトリックスディスプレイなどのディスプレイ並びにそれで利用される発光素子の駆動回路及び発光素子の駆動方法に関する。   The present invention relates to a display such as an organic EL (Electro Luminescence) active matrix display, a driving circuit for a light emitting element used in the display, and a driving method for the light emitting element.

近年、有機物半導体材料を用いた、電子デバイスの開発が広く行なわれており、発光素子である有機EL、有機TFT(Thin Film Transistor)、有機太陽電池等の開発が報告されている。中でも、有機ELディスプレイは、最も実用化に近い技術として有望視されている。   In recent years, electronic devices using organic semiconductor materials have been widely developed, and the development of organic EL, organic TFT (Thin Film Transistor), organic solar cells, etc., which are light emitting elements, has been reported. Among them, the organic EL display is regarded as promising as the technology that is closest to practical use.

有機ELディスプレイパネルの構成には、パッシブマトリックスとアクティブマトリックスに分類される。パッシブマトリックスでは点滅駆動が前提となるため、輝度と寿命に深刻なトレードオフが存在する有機EL素子においては、高輝度のディスプレイパネルを得ることが難しいとされる。一方、アクティブマトリックスでは、必ずしも点滅駆動させる必要が無く、常時点灯に近い動作が可能となるため、有機ELの長寿命化に有効であるとされるが、TFT、有機EL素子のばらつきや、特性ドリフトをどう克服するかが大きな課題となっている。   The structure of the organic EL display panel is classified into a passive matrix and an active matrix. Since the passive matrix is premised on blinking driving, it is difficult to obtain a high-luminance display panel in an organic EL element in which there is a serious tradeoff between luminance and lifetime. On the other hand, in the active matrix, it is not always necessary to drive to blink, and an operation close to lighting is possible. Therefore, it is considered effective for extending the life of the organic EL. How to overcome drift is a major issue.

このため、電圧プログラミング法、電流プログラミング法などが提案され、主にTFTのばらつきや特性ドリフト(主に閾値ドリフト)を補正する試みがなされている(例えば、特許文献1及び特許文献2を参照)。   For this reason, a voltage programming method, a current programming method, and the like have been proposed, and attempts have been made mainly to correct variations in TFT and characteristic drift (mainly threshold drift) (see, for example, Patent Document 1 and Patent Document 2). .

また、電流プログラム法により、より精密な補正(TFTの移動度変化等の補正)をする試みもなされている(例えば、特許文献3及び特許文献4を参照)。   In addition, attempts have been made to perform more precise correction (correction of TFT mobility change, etc.) by a current programming method (see, for example, Patent Document 3 and Patent Document 4).

さらに、カレントミラー回路を用い、有機EL素子に電流を流すことによって、TFTの飽和特性が十分でない(定電流源として機能し得ない)場合でも、TFTおよび有機EL素子の特性ドリフトを補正する試みもなされている(例えば、特許文献5を参照)。   Furthermore, by using a current mirror circuit to pass current through the organic EL element, an attempt to correct the TFT and organic EL element drift even if the TFT has insufficient saturation characteristics (it cannot function as a constant current source). (See, for example, Patent Document 5).

特許文献5に開示されるカレントミラー回路を含む電流プログラミング画素回路は、図4に示すように、カレントミラーを構成する2個のトランジスタT3、T4のうち片方T3を経由して、OLEDにプログラム電流を流し、所定の電圧を保持容量Csにプログラムする駆動方法である。これにより、T3、OLEDの特性ドリフトを補正することができ、さらに駆動電圧を低く抑え(消費電力を低く抑え)ることも可能である。
米国特許第6,229,506号明細書 特許第2,784,615号公報 米国特許第6,373,454号明細書 米国特許第6,501,466号明細書 国際公開第2005/029,455号パンフレット
As shown in FIG. 4, a current programming pixel circuit including a current mirror circuit disclosed in Patent Document 5 has a program current supplied to an OLED via one of the two transistors T3 and T4 constituting the current mirror. And a predetermined voltage is programmed to the holding capacitor Cs. Thereby, the characteristic drift of T3 and OLED can be corrected, and the drive voltage can be suppressed low (power consumption can be suppressed low).
US Pat. No. 6,229,506 Japanese Patent No. 2,784,615 US Pat. No. 6,373,454 US Pat. No. 6,501,466 International Publication No. 2005 / 029,455 Pamphlet

しかしながら、図4の回路でT3とT4の特性がずれてゆくと、補正が効かないばかりでなく、むしろ逆方向に補正がかかるという問題がある。   However, when the characteristics of T3 and T4 shift in the circuit of FIG. 4, there is a problem that not only the correction does not work but rather the correction is applied in the opposite direction.

T4の閾値電圧がT3より高くなると、T3にプログラム電流を流している期間のT4のドレイン電流が小さくなり、OLEDの端子間電圧が下がるので、保持容量Csの電圧が下がってしまう。その結果、EL駆動時は、T4の閾値電圧が大きくなったことによるT4ドレイン電流の減少に加えて、T4のゲート電位の低下によるドレイン電流の減少が加わり、EL駆動電流が一層少なくなる。   When the threshold voltage of T4 becomes higher than T3, the drain current of T4 during the period in which the program current flows through T3 decreases, and the voltage between the terminals of the OLED decreases, so that the voltage of the storage capacitor Cs decreases. As a result, during EL driving, in addition to a decrease in T4 drain current due to an increase in the threshold voltage of T4, a decrease in drain current due to a decrease in the gate potential of T4 is added, thereby further reducing the EL driving current.

これは、T3、T4の出力がともにOLEDに接続されている図4のカレントミラー回路13に特有の問題である。上で述べたように、T4の閾値がシフトし駆動力が下がったとすると、T3、T4の共通出力(ソース端子)を通じてT3のドレイン電位が下がり、正常時より小さなゲート電位でT3にプログラム電流が流れてしまう。T4の閾値電圧増加を補正するには、より大きなゲート電位をプログラムしなければならないのに、逆のより小さなゲート電位がプログラムされてしまうのである。   This is a problem peculiar to the current mirror circuit 13 of FIG. 4 in which the outputs of T3 and T4 are both connected to the OLED. As described above, if the threshold of T4 is shifted and the driving force is reduced, the drain potential of T3 is lowered through the common output (source terminal) of T3 and T4, and the program current is supplied to T3 with a gate potential smaller than normal. It will flow. To correct the threshold voltage increase at T4, a larger gate potential must be programmed, but the opposite smaller gate potential is programmed.

このように、ソースを共通とするカレントミラー型の電流プログラミング画素回路は、カレントミラーを構成する2個のトランジスタの特性がずれると電流の変化が生じて、プログラミングした輝度から大きく外れた輝度の表示が行われてしまう。   As described above, the current mirror type current programming pixel circuit having a common source causes a change in current when the characteristics of the two transistors constituting the current mirror are shifted, and displays a luminance greatly deviating from the programmed luminance. Will be done.

本発明の目的は、ソースを共通とするカレントミラー型の電流プログラミング画素回路の長所を維持しつつ、カレントミラーを構成する2個のトランジスタの特性のずれに対する出力電流の変化を小さく抑える、発光素子の駆動回路及びその方法、これを用いたディスプレイを提供することである。   An object of the present invention is to provide a light emitting device that keeps the advantages of a current mirror type current programming pixel circuit having a common source and suppresses a change in output current due to a difference in characteristics of two transistors constituting the current mirror. Drive circuit and method thereof, and a display using the same.

本発明の第一は、ドレインから入力電流が供給される第一のトランジスタと、ドレインが電源に接続され、ソースが前記第一のトランジスタのソースに接続された第二のトランジスタと、一方の端子が前記第一のトランジスタのゲートに接続され他方の端子の電位が固定された保持容量とを備え、前記入力電流を前記保持容量の電圧として保持し、前記第二のトランジスタが、前記保持容量の電圧に応じた電流を前記電源から前記共通ソースに接続された発光素子に供給する発光素子の駆動回路であって、
前記第一のトランジスタに前記入力電流が供給されている間、前記第二のトランジスタの電流が遮断されていることを特徴とする。
The first of the present invention is a first transistor to which an input current is supplied from a drain, a second transistor having a drain connected to a power source and a source connected to a source of the first transistor, and one terminal Is connected to the gate of the first transistor and the potential of the other terminal is fixed, holds the input current as a voltage of the storage capacitor, and the second transistor A driving circuit for a light emitting element that supplies a current corresponding to a voltage from the power source to a light emitting element connected to the common source,
The current of the second transistor is cut off while the input current is supplied to the first transistor.

本発明の第二は、ゲートとソースがそれぞれ共通に接続された2つのトランジスタを含むカレントミラー回路と、一方の端子の電位が固定され、もう一方の端子が前記カレントミラー回路の前記共通に接続されたゲートに接続された保持容量とを備え、前記カレントミラー回路の入力電流を前記保持容量の電圧として保持し、前記保持容量の電圧に応じた電流を前記共通に接続されたソースに接続された発光素子に供給する発光素子の駆動方法であって、
前記カレントミラー回路に入力電流が供給されている間、前記カレントミラー回路の出力側のトランジスタのドレイン電流をスイッチにより遮断することを特徴とする。
The second of the present invention is a current mirror circuit including two transistors whose gate and source are connected in common, and the potential of one terminal is fixed, and the other terminal is connected to the common of the current mirror circuit. A holding capacitor connected to the gate, holding an input current of the current mirror circuit as a voltage of the holding capacitor, and connecting a current corresponding to the voltage of the holding capacitor to the commonly connected sources. A method of driving a light emitting element to be supplied to the light emitting element,
While the input current is supplied to the current mirror circuit, the drain current of the transistor on the output side of the current mirror circuit is cut off by a switch.

本発明によれば、ソースを共通とするカレントミラー型の電流プログラミング画素回路の長所を維持しつつ、カレントミラーを構成する2個のトランジスタの特性のずれに対する出力電流の変化を小さく抑えることができる。   According to the present invention, while maintaining the advantages of a current mirror type current programming pixel circuit having a common source, it is possible to suppress a change in output current due to a deviation in characteristics of two transistors constituting the current mirror. .

本発明の有機半導体素子の一例を実施の形態として以下に説明する。   An example of the organic semiconductor element of the present invention will be described below as an embodiment.

図1は、本発明の実施形態の概略を示すもので、表示装置の1ピクセル分の画素回路を示すブロック図である。交差する複数のデータ線11と複数の選択線12をもち、その交点部分に、カレントミラー回路13とスイッチング回路14と保持容量15とからなる駆動回路が設けられ、カレントミラー回路を流れる2つの電流が合流して有機EL素子(発光素子の一例)16に流れるように接続されている。保持容量15の一方の端子はグランドに固定され、もう一方の端子は、カレントミラー回路13に接続されている。また、電源18からの電流をオン/オフする電源線スイッチ(オン/オフ手段17)が電源18とカレントミラー回路13との間に設けられている。このオン/オフ手段17は、画素回路に含まれても、画素回路外にあってもよい。   FIG. 1 schematically shows an embodiment of the present invention, and is a block diagram showing a pixel circuit for one pixel of a display device. A driving circuit having a plurality of intersecting data lines 11 and a plurality of selection lines 12 and including a current mirror circuit 13, a switching circuit 14, and a storage capacitor 15 is provided at the intersection, and two currents flowing through the current mirror circuit are provided. Are joined to flow to the organic EL element (an example of a light emitting element) 16. One terminal of the storage capacitor 15 is fixed to the ground, and the other terminal is connected to the current mirror circuit 13. A power line switch (on / off means 17) for turning on / off the current from the power source 18 is provided between the power source 18 and the current mirror circuit 13. The on / off means 17 may be included in the pixel circuit or outside the pixel circuit.

カレントミラー回路13は、内部に2つの電流経路を持ち、それらに流れる電流がつねに同じになる、または比率が一定になるように設定された回路である。一方の電流経路の電流を外部信号源10から入力し、他方の電流経路の電流を外部に出力することにより、電流増幅器として用いる。このとき、外部信号源10から入力するほうを入力電流、外部に出力するほうを出力電流という。   The current mirror circuit 13 is a circuit that has two current paths inside and is set so that the currents flowing through them are always the same or the ratio is constant. The current in one current path is input from the external signal source 10 and the current in the other current path is output to the outside, thereby being used as a current amplifier. At this time, the input from the external signal source 10 is referred to as an input current, and the output from the outside is referred to as an output current.

図2は、前記画素回路がマトリックス状に配置された表示装置を示したもので、4画素分示してある。この例では、データ線11に、輝度情報を与える手段として、可変電流源19−1を持ち、ロジック回路19−2および制御回路21を併せ持つ構成となっている。輝度情報を与える手段として、可変電圧源、可変電流源を持つ場合も考えられる。   FIG. 2 shows a display device in which the pixel circuits are arranged in a matrix, and shows four pixels. In this example, the data line 11 has a variable current source 19-1 as means for giving luminance information, and has a logic circuit 19-2 and a control circuit 21 together. A case where a variable voltage source and a variable current source are provided as means for providing luminance information can be considered.

図3は、図2の画素回路をより詳しく示したものである。スイッチング回路14として、電圧プログラム用のスイッチ14−1と有機EL素子16にプログラム電流を流すためのスイッチ14−2との2個のスイッチを設ける。本実施形態のカレントミラー回路13は、入力電流経路を構成する第一のトランジスタ31(入力側トランジスタ)と出力電流経路を構成する第二のトランジスタ32(出力側トランジスタ)からなり、これら2つのトランジスタのゲートとソースがそれぞれ共通に接続されている。さらに、第一のトランジスタ31と第二のトランジスタ32の共通ソースが有機EL素子16に接続される。電源電流のオン/オフ手段17として、電源線スイッチ17−1を設ける。   FIG. 3 shows the pixel circuit of FIG. 2 in more detail. As the switching circuit 14, two switches of a switch 14-1 for voltage programming and a switch 14-2 for flowing a program current to the organic EL element 16 are provided. The current mirror circuit 13 of the present embodiment includes a first transistor 31 (input side transistor) constituting an input current path and a second transistor 32 (output side transistor) constituting an output current path, and these two transistors The gate and the source are connected in common. Further, a common source of the first transistor 31 and the second transistor 32 is connected to the organic EL element 16. A power line switch 17-1 is provided as the power current on / off means 17.

信号源10が発生した電流信号はデータ線11とスイッチ14−1を経て入力側トランジスタである第一のトランジスタ31のドレインに流れ込み、ソースから有機EL素子16に供給される。2つのトランジスタ31,32のゲートとソースが共通なので、2つのトランジスタ31,32の閾値電圧、コンダクタンスなどの特性が同じである限り、第二のトランジスタにも同じ電流が流れる。   The current signal generated by the signal source 10 flows through the data line 11 and the switch 14-1 to the drain of the first transistor 31 that is an input side transistor, and is supplied from the source to the organic EL element 16. Since the gates and sources of the two transistors 31 and 32 are common, the same current flows through the second transistor as long as the characteristics of the threshold voltage and conductance of the two transistors 31 and 32 are the same.

所定の電圧値を輝度情報として保持容量15にプログラムするプログラム工程では、図3における(1)のように、スイッチング回路14をオンとし、保持容量15に入力電流が流入する時に、電源線スイッチ(電源電流オン/オフ手段17)をオフとし、前記カレントミラー回路13における第二のトランジスタ32に電流を遮断する。   In the program step of programming a predetermined voltage value as luminance information into the holding capacitor 15, as shown in (1) in FIG. 3, when the switching circuit 14 is turned on and an input current flows into the holding capacitor 15, the power line switch ( The power supply current on / off means 17) is turned off to cut off the current to the second transistor 32 in the current mirror circuit 13.

前記プログラム工程後に、電源18に接続された第二のトランジスタ32に電源18からの電流を流す発光工程に移行する。発光工程においては、図3における(2)のように、前記スイッチング回路14のスイッチ14-1と14-2をともにをオフとし、電源線スイッチ(電源電流オン/オフ手段17)をオンとする。これによって前記カレントミラー回路13における第二のトランジスタ32に出力電流を流し、ソースから有機EL素子162に供給する。   After the programming step, the process proceeds to a light emitting step in which a current from the power source 18 is supplied to the second transistor 32 connected to the power source 18. In the light emitting step, as shown in (2) in FIG. 3, both the switches 14-1 and 14-2 of the switching circuit 14 are turned off and the power line switch (power supply current on / off means 17) is turned on. . As a result, an output current is supplied to the second transistor 32 in the current mirror circuit 13 and supplied from the source to the organic EL element 162.

前記プログラム工程において電源線スイッチをオフ(1)にするので、共通ソース端子(図3のA点)の電位は、第一のトランジスタ31により供給される入力電流のみによって決定される。   Since the power line switch is turned off (1) in the programming step, the potential of the common source terminal (point A in FIG. 3) is determined only by the input current supplied by the first transistor 31.

有機EL素子16の電流-電圧特性や第一のトランジスタ31の特性変化によって保持容量15にプログラムされる電圧自体は変化する。しかし、この変化は、第二のトランジスタ32の特性変化には無関係である。また、第一のトランジスタ31の特性と第二のトランジスタ32の特性が同じである限り、電源スイッチ17をオン(2)にしたときの第二のトランジスタを流れる出力電流は変化せず、したがって有機EL素子16に流れる電流も変化しない。   The voltage itself programmed in the storage capacitor 15 varies depending on the current-voltage characteristic of the organic EL element 16 and the characteristic change of the first transistor 31. However, this change is independent of the characteristic change of the second transistor 32. In addition, as long as the characteristics of the first transistor 31 and the characteristics of the second transistor 32 are the same, the output current flowing through the second transistor when the power switch 17 is turned on (2) does not change. The current flowing through the EL element 16 does not change.

第一のトランジスタ31の特性と第二のトランジスタ32の特性が異なるような変化が生じたときは、出力電流に変化が生じる。しかしその変化量は、第一のトランジスタ31と共通の変化分が差し引かれた、2つのトランジスタの、第一のトランジスタ31に対する特性の差分に応じた変化量である。第二のトランジスタ32の特性変化がそのまま影響するのではないから、出力電流の変化量はその分小さく抑えられる。   When a change occurs in which the characteristics of the first transistor 31 and the characteristics of the second transistor 32 are different, the output current is changed. However, the amount of change is the amount of change according to the difference in characteristics of the two transistors with respect to the first transistor 31, from which the amount of change common to the first transistor 31 is subtracted. Since the characteristic change of the second transistor 32 is not affected as it is, the amount of change in the output current can be suppressed to that extent.

図4は、図3の電源線スイッチ17のない電流プログラミング画素回路で、比較例として示してある。先に説明したように、この場合は、第一のトランジスタに対応するT3と第二のトランジスタに対応するT4の特性がずれないで揃って変化した場合でも、入力電流と出力電流は同じではなくなる。T3とT4の閾値電圧が同じだけ増えたとすると、プログラミングされたゲート電位は高くなるから、プログラミングが終了した後の発光時には出力電流が増加する。T3とT4の特性がずれてゆくと、補正が効かないばかりでなく、むしろ逆方向に補正がかかる問題がある。これは、T4から電流が常に供給され、図4のA点の電位がT3を通るプログラム電流のみで決まらず、T4を流れる電流にも依存するために生じる。   FIG. 4 is a current programming pixel circuit without the power line switch 17 of FIG. 3 and is shown as a comparative example. As described above, in this case, even when the characteristics of T3 corresponding to the first transistor and T4 corresponding to the second transistor are changed without deviation, the input current and the output current are not the same. . Assuming that the threshold voltages of T3 and T4 increase by the same amount, the programmed gate potential increases, so that the output current increases during light emission after programming is completed. When the characteristics of T3 and T4 shift, there is a problem that not only the correction is not effective, but rather the correction is applied in the opposite direction. This occurs because current is always supplied from T4, and the potential at point A in FIG. 4 is not determined only by the program current passing through T3, but also depends on the current flowing through T4.

また、カレントミラー回路13と前記スイッチング回路14を構成するトランジスタ31、32が薄膜トランジスタであってもよい。   Further, the transistors 31 and 32 constituting the current mirror circuit 13 and the switching circuit 14 may be thin film transistors.

また、カレントミラー回路13が2個の薄膜トランジスタで構成されてもよい。   Further, the current mirror circuit 13 may be composed of two thin film transistors.

また、カレントミラー回路13を構成する第一のトランジスタ31以外のトランジスタに電源18からの電流をオン、オフする手段として、電源線にスイッチを設けてもよい。   Further, a switch may be provided on the power supply line as means for turning on and off the current from the power supply 18 to transistors other than the first transistor 31 constituting the current mirror circuit 13.

また、カレントミラー回路13を構成する第一のトランジスタ31以外のトランジスタに電源18からの電流をオン、オフする手段として、電源線と前記第一以外のトランジスタとの間にスイッチを設けてもよい。   In addition, as a means for turning on and off the current from the power supply 18 to transistors other than the first transistor 31 constituting the current mirror circuit 13, a switch may be provided between the power supply line and the other transistors than the first transistor. .

また、カレントミラー回路13を構成する第一のトランジスタ31以外のトランジスタに電源からの電流をオン、オフする手段として、第一のトランジスタ31以外のトランジスタのゲート電極部にスイッチを設けてもよい。   Further, as a means for turning on and off the current from the power supply to transistors other than the first transistor 31 constituting the current mirror circuit 13, a switch may be provided in the gate electrode portion of the transistors other than the first transistor 31.

図5は実施例1の画素回路を示す概略図である。図5は、図3のスイッチング回路14のスイッチ14−1と14−2、および電源スイッチ17−1をTFTで置き換えたものである。   FIG. 5 is a schematic diagram illustrating a pixel circuit according to the first embodiment. 5 is obtained by replacing the switches 14-1 and 14-2 and the power switch 17-1 of the switching circuit 14 of FIG. 3 with TFTs.

また、図6は、図5をもとに駆動状態をあらわすための電圧印加タイミング図である。   FIG. 6 is a voltage application timing diagram for representing a driving state based on FIG.

図5をもとに、SPICEシミュレーションを行なった。TFTの特性は、SPICEモデルLevel3を用い、OLEDの特性は、ダイオードモデルとキャパシタを組み合わせて用い、フィッティングした。ゲート幅は、T1、T3、T4が40um、T2が200umと設定した。T1〜T4いずれにおいても、nチャネル型FETモデルを用い、キャリア移動度0.7cm/Vs、ゲート絶縁膜厚0.3um、ゲート長5umと設定した。また、電源電圧を15Vと設定した。 A SPICE simulation was performed based on FIG. The characteristics of TFT were fitted using SPICE model Level 3, and the characteristics of OLED were fitted using a combination of a diode model and a capacitor. The gate width was set to 40 μm for T1, T3, and T4 and 200 μm for T2. In any of T1 to T4, an n-channel FET model was used, and carrier mobility was set to 0.7 cm 2 / Vs, a gate insulating film thickness was 0.3 μm, and a gate length was 5 μm. The power supply voltage was set to 15V.

これらのパラメータをもとに、T2の閾値電圧のみを0Vから正方向に1Vずつずらせたときの有機ELに流れる電流値を計算した。また、電流源による電圧プログラム時においてT2に電流を流さない駆動モード(A mode;本発明)と電流源による電圧プログラム時においてT2に電流を流す駆動モード(B mode;従来)とを比較した。その結果を表1に示す。
表1において、ΔVthはTFT T2の閾値電圧のずれ、Ioledは有機EL素子16に流れる電流、ΔIoledは、閾値電圧のずれがないときのIoledに対する相対変動量である。
Based on these parameters, the value of the current flowing through the organic EL when only the threshold voltage of T2 was shifted from 0V by 1V in the positive direction was calculated. In addition, a driving mode (A mode: the present invention) in which no current flows through T2 during voltage programming by the current source and a driving mode (B mode: conventional) in which current flows through T2 during voltage programming by the current source were compared. The results are shown in Table 1.
In Table 1, ΔVth is a threshold voltage shift of the TFT T2, Ioled is a current flowing through the organic EL element 16, and ΔIoled is a relative variation with respect to Ioled when there is no threshold voltage shift.

この結果から明らかなように、本発明による駆動方法(A mode)のほうが、T2の閾値電圧シフト(ΔVth)に対する有機ELに流れる電流減少率(Δ Ioled)が小さく、T2の閾値電圧シフトに強いことが判る。   As is clear from this result, the driving method (A mode) according to the present invention has a smaller current decrease rate (Δ Ioled) flowing in the organic EL with respect to the threshold voltage shift (ΔVth) of T2, and is stronger against the threshold voltage shift of T2. I understand that.

さらに、a−Si TFTによるテストパターン試作により、同様の効果を確認することができた。   Furthermore, the same effect could be confirmed by test pattern prototyping using a-Si TFTs.

図7は、電源電流をオン/オフするための電源スイッチT5を各画素内に配置した例を示したものである。
また、この画素回路を駆動するためのタイミングチャートを図8に示す。電源線のスイッチT5は選択線2の信号で制御され、プログラミング時には遮断され、発光期間中は閉じられる。
FIG. 7 shows an example in which a power switch T5 for turning on / off the power supply current is arranged in each pixel.
A timing chart for driving this pixel circuit is shown in FIG. The power supply line switch T5 is controlled by the signal of the selection line 2, is cut off during programming, and is closed during the light emission period.

1本の電源線から2以上の画素回路に電流が供給されているとき、本実施例のように電源スイッチT5を各画素内に配置することにより、プログラミング時に電源線を通じて他の画素回路のデータ電流が流れ込むのを防ぐことができる。   When current is supplied to one or more pixel circuits from one power line, the power switch T5 is arranged in each pixel as in this embodiment, so that data of other pixel circuits can be transmitted through the power line during programming. Current can be prevented from flowing.

図9は、実施例2の電源電流をオン/オフするためのスイッチT5の代わりに、電源スイッチT6を、各画素内のカレントミラーTFT(T1、T2)のゲート間に配置したものである。この画素回路を駆動するためのタイミングチャートを図10に示す。   FIG. 9 shows a configuration in which a power switch T6 is arranged between the gates of the current mirror TFTs (T1, T2) in each pixel instead of the switch T5 for turning on / off the power supply current in the second embodiment. FIG. 10 shows a timing chart for driving this pixel circuit.

プログラミングに先立って、トランジスタT2のゲートの初期電圧を決める初期化期間をおく。初期化期間中は、データ電流は0にして、選択線1,2をともにHレベルにし、スイッチング回路14のスイッチングトランジスタT3、T4と電源スイッチT6をオンにする。これによってトランジスタT1、T2のゲート電位はGNDレベルになる。   Prior to programming, an initialization period is set for determining an initial voltage of the gate of the transistor T2. During the initialization period, the data current is set to 0, both the selection lines 1 and 2 are set to the H level, and the switching transistors T3 and T4 and the power switch T6 of the switching circuit 14 are turned on. As a result, the gate potentials of the transistors T1 and T2 become the GND level.

その後、選択線1のみをHにしてプログラミングを行うと、T6はオフなのでT2のゲートはGNDに維持され、T2はオフに保たれる。したがって、実施例2と同様に、同じ電源線上の他の画素回路からの電流は遮断される。発光期間中はT6をオンしてT2のゲート電圧を保持容量15の電圧に等しくし、電源線から有機EL素子16に電流を流す。   Thereafter, when programming is performed with only the selection line 1 set to H, since T6 is off, the gate of T2 is maintained at GND and T2 is kept off. Therefore, as in the second embodiment, current from other pixel circuits on the same power line is cut off. During the light emission period, T6 is turned on to make the gate voltage of T2 equal to the voltage of the storage capacitor 15, and a current flows from the power supply line to the organic EL element 16.

図11は、電源線を2本用意し、別個に電源電流をオン/オフするためのスイッチを設置し、カレントミラーの駆動側トランジスタを2個T2、T2’を配置した例である。この場合、T2、T2’のゲート幅を異なったものにすることにより、有機ELに流す電流値を選択することができる。また、この画素回路を駆動するためのタイミングチャートを図8に示す。この例では、T2にのみ電源電流を流す駆動方法を示しているが、T2’のみ、またはT2、T2’両方に流すこともできる。   FIG. 11 shows an example in which two power supply lines are prepared, a switch for turning on / off the power supply current is separately provided, and two current-side drive transistors T2 and T2 'are arranged. In this case, the current value to be passed through the organic EL can be selected by making the gate widths of T2 and T2 'different. A timing chart for driving this pixel circuit is shown in FIG. In this example, a driving method in which the power source current is supplied only to T2 is shown, but it is also possible to supply only T2 'or both T2 and T2'.

本発明の実施の形態に係る画素回路の概念を示すブロック図である。It is a block diagram which shows the concept of the pixel circuit which concerns on embodiment of this invention. 本発明の実施の形態に係る回路配置の概念を示す図である。It is a figure which shows the concept of the circuit arrangement | positioning which concerns on embodiment of this invention. 本発明の実施の形態に係る画素回路の概念を示す図である。It is a figure which shows the concept of the pixel circuit which concerns on embodiment of this invention. 従来の画素回路の例である。It is an example of the conventional pixel circuit. 本発明の実施例1に係る画素回路を示す回路図である。1 is a circuit diagram illustrating a pixel circuit according to Example 1 of the invention. FIG. 本発明の実施例1に係る駆動回路の電圧印加タイミングを示す図である。It is a figure which shows the voltage application timing of the drive circuit which concerns on Example 1 of this invention. 本発明の実施例2に係る画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit which concerns on Example 2 of this invention. 本発明の実施例2に係る駆動回路の電圧印加タイミングを示す図である。It is a figure which shows the voltage application timing of the drive circuit which concerns on Example 2 of this invention. 本発明の実施例3に係る画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit which concerns on Example 3 of this invention. 本発明の実施例3に係る駆動回路の電圧印加タイミングを示す図である。It is a figure which shows the voltage application timing of the drive circuit which concerns on Example 3 of this invention. 本発明の実施例4に係る画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit which concerns on Example 4 of this invention. 本発明の実施例4に係る駆動回路の電圧印加タイミングを示す図である。It is a figure which shows the voltage application timing of the drive circuit which concerns on Example 4 of this invention.

符号の説明Explanation of symbols

11 データ線
12 選択線
13 カレントミラー回路
14 スイッチング回路
15 保持容量
16 有機EL素子
17 オン/オフ手段
18 電源
21 制御回路
31 第一のトランジスタ
32 第二のトランジスタ
33 電源線スイッチ
51 電源線
DESCRIPTION OF SYMBOLS 11 Data line 12 Selection line 13 Current mirror circuit 14 Switching circuit 15 Holding capacity 16 Organic EL element 17 On / off means 18 Power supply 21 Control circuit 31 1st transistor 32 2nd transistor 33 Power supply line switch 51 Power supply line

Claims (6)

ドレインから入力電流が供給される第一のトランジスタと、ドレインが電源に接続され、ソースが前記第一のトランジスタのソースに接続された第二のトランジスタと、一方の端子が前記第一のトランジスタのゲートに接続され他方の端子の電位が固定された保持容量とを備え、前記入力電流を前記保持容量の電圧として保持し、前記第二のトランジスタが、前記保持容量の電圧に応じた電流を前記電源から前記共通ソースに接続された発光素子に供給する発光素子の駆動回路であって、
前記第一のトランジスタに前記入力電流が供給されている間、前記第二のトランジスタの電流が遮断されていることを特徴とする発光素子の駆動回路。
A first transistor to which an input current is supplied from a drain; a second transistor in which a drain is connected to a power source and a source is connected to a source of the first transistor; and one terminal of the first transistor A holding capacitor connected to the gate and having a fixed potential at the other terminal, holding the input current as a voltage of the holding capacitor, and the second transistor supplying a current according to the voltage of the holding capacitor. A driving circuit for a light emitting element that supplies power to a light emitting element connected to the common source,
A drive circuit for a light emitting element, wherein the current of the second transistor is cut off while the input current is supplied to the first transistor.
請求項1に記載の発光素子の駆動回路であって、
前記第二のトランジスタのゲートが前記第一のトランジスタのゲートに接続され、前記第二のトランジスタのドレインは、スイッチを介して前記電源と接続され、前記第一のトランジスタに前記入力電流が供給されている間、前記スイッチは遮断されていることを特徴とする発光素子の駆動回路。
It is a drive circuit of the light emitting element of Claim 1, Comprising:
The gate of the second transistor is connected to the gate of the first transistor, the drain of the second transistor is connected to the power supply through a switch, and the input current is supplied to the first transistor. The drive circuit of the light emitting element is characterized in that the switch is cut off during the operation.
請求項1に記載の発光素子の駆動回路であって、
前記第二のトランジスタのゲートは、スイッチを介して、前記第一のトランジスタのゲートに接続され、前記第一のトランジスタに前記入力電流が供給されている間、前記スイッチは遮断されていることを特徴とする発光素子の駆動回路。
It is a drive circuit of the light emitting element of Claim 1, Comprising:
The gate of the second transistor is connected to the gate of the first transistor via a switch, and the switch is cut off while the input current is supplied to the first transistor. A driving circuit of a light emitting element characterized by the above.
請求項1に記載の発光素子の駆動回路が、前記電源を共通にして複数並んでなるディスプレイであって、
前記第二のトランジスタのゲートが前記第一のトランジスタのゲートに接続され、前記第二のトランジスタのドレインは、各駆動回路に設けられたスイッチを介して前記電源に接続され、前記第一のトランジスタに前記入力電流が供給されている間、前記スイッチは遮断されていることを特徴とするディスプレイ。
The drive circuit of the light emitting element according to claim 1 is a display in which a plurality of the power supplies are arranged in common,
The gate of the second transistor is connected to the gate of the first transistor, and the drain of the second transistor is connected to the power supply via a switch provided in each driving circuit, and the first transistor The display is characterized in that the switch is cut off while the input current is supplied to the display.
請求項1に記載の発光素子の駆動回路が、前記電源を共通にして複数並んでなるディスプレイであって、
前記第二のトランジスタのゲートが、スイッチを介して前記第一のトランジスタのゲートに接続され、前記第一のトランジスタに前記入力電流が供給されている間、前記スイッチが遮断されていることを特徴とするディスプレイ。
The drive circuit of the light emitting element according to claim 1 is a display in which a plurality of the power supplies are arranged in common,
The gate of the second transistor is connected to the gate of the first transistor via a switch, and the switch is cut off while the input current is supplied to the first transistor. Display.
ソースが共通に接続された2つのトランジスタを含むカレントミラー回路と、一方の端子の電位が固定され、もう一方の端子が前記カレントミラー回路の前記2つのトランジスタの一方のゲートに接続された保持容量とを備え、前記カレントミラー回路の入力電流を前記保持容量の電圧として保持し、前記保持容量の電圧に応じた電流を前記共通に接続されたソースから発光素子に供給する発光素子の駆動方法であって、
前記カレントミラー回路に入力電流が供給されている間、前記カレントミラー回路の出力側のトランジスタのドレイン電流を遮断することを特徴とする発光素子の駆動方法。
A current mirror circuit including two transistors whose sources are connected in common, and a holding capacitor in which the potential of one terminal is fixed and the other terminal is connected to one gate of the two transistors of the current mirror circuit A driving method of a light emitting element that holds an input current of the current mirror circuit as a voltage of the holding capacitor and supplies a current corresponding to the voltage of the holding capacitor from the commonly connected source to the light emitting element. There,
A driving method of a light emitting element, wherein a drain current of a transistor on an output side of the current mirror circuit is cut off while an input current is supplied to the current mirror circuit.
JP2007314690A 2007-12-05 2007-12-05 Driving circuit for light emitting element, display provided therewith, and driving method for light emitting element Pending JP2009139552A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007314690A JP2009139552A (en) 2007-12-05 2007-12-05 Driving circuit for light emitting element, display provided therewith, and driving method for light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007314690A JP2009139552A (en) 2007-12-05 2007-12-05 Driving circuit for light emitting element, display provided therewith, and driving method for light emitting element

Publications (1)

Publication Number Publication Date
JP2009139552A true JP2009139552A (en) 2009-06-25

Family

ID=40870232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007314690A Pending JP2009139552A (en) 2007-12-05 2007-12-05 Driving circuit for light emitting element, display provided therewith, and driving method for light emitting element

Country Status (1)

Country Link
JP (1) JP2009139552A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014201784A1 (en) * 2013-06-18 2014-12-24 京东方科技集团股份有限公司 Amoled drive circuit, drive method and display apparatus
CN110264953A (en) * 2019-06-19 2019-09-20 京东方科技集团股份有限公司 Pixel circuit and its driving method, dot structure and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014201784A1 (en) * 2013-06-18 2014-12-24 京东方科技集团股份有限公司 Amoled drive circuit, drive method and display apparatus
US9524668B2 (en) 2013-06-18 2016-12-20 Chengdu Boe Optoelectronics Technology Co., Ltd. AMOLED driving circuit and driving method thereof, and display device
CN110264953A (en) * 2019-06-19 2019-09-20 京东方科技集团股份有限公司 Pixel circuit and its driving method, dot structure and display device

Similar Documents

Publication Publication Date Title
TWI673693B (en) Pixel circuit and electroluminescent display comprising the pixel circuit
JP5157467B2 (en) Self-luminous display device and driving method thereof
US7710368B2 (en) Emission control driver and organic light emitting display using the same
WO2019237735A1 (en) Pixel circuit and driving method therefor, and display panel and display apparatus
TWI436334B (en) Display apparatus
US8068071B2 (en) Pixel circuit and image display apparatus having the pixel circuit
WO2017117940A1 (en) Pixel drive circuit, pixel drive method, display panel and display device
US10665658B2 (en) Pixel circuit and drive method therefor, display panel and display apparatus
JP2004145300A (en) Electronic circuit, method for driving electronic circuit, electronic device, electrooptical device, method for driving electrooptical device, and electronic apparatus
JP2007108378A (en) Driving method of display device and display device
JP2006053535A (en) Unit pixel of organic light emitting display device, organic light emitting display device, and display device
JP2003005710A (en) Current driving circuit and image display device
JP2009258330A (en) Display apparatus
JP2003308030A (en) Display device
JP2005004174A (en) Optoelectronic device and driving method of optoelectronic device
JP2005189643A (en) Display device and method for driving display device
EP4213140A1 (en) Driving apparatus, driving method and display apparatus
KR102609948B1 (en) Display panel driving unit, its driving method, and display device including the same
JP5685747B2 (en) Active matrix display device
JP4281019B2 (en) Display device
KR20130136554A (en) Image display device and method for powering same
JP2006078911A (en) Active drive type display device and driving method thereof
JP2008298970A (en) Organic el pixel circuit and its driving method
JP2005227310A (en) Method for driving light emitting element, pixel circuit, and display device
JP2005215102A (en) Pixel circuit, display apparatus, and driving method for same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630