JP2009135397A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009135397A
JP2009135397A JP2008087906A JP2008087906A JP2009135397A JP 2009135397 A JP2009135397 A JP 2009135397A JP 2008087906 A JP2008087906 A JP 2008087906A JP 2008087906 A JP2008087906 A JP 2008087906A JP 2009135397 A JP2009135397 A JP 2009135397A
Authority
JP
Japan
Prior art keywords
interlayer insulating
region
insulating film
semiconductor device
scribe region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008087906A
Other languages
Japanese (ja)
Inventor
Yasushi Takemura
康司 竹村
Takahiro Kumakawa
隆博 隈川
Yoshihiro Matsushima
芳宏 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008087906A priority Critical patent/JP2009135397A/en
Priority to US12/137,018 priority patent/US20090108410A1/en
Publication of JP2009135397A publication Critical patent/JP2009135397A/en
Priority to US12/901,002 priority patent/US20110024882A1/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a semiconductor device capable of preventing the generation of film peeling of an interlayer film in a wide range on a diffusion layer conductive film due to the fusion and volume expansion of a conductive film because a laser beam is absorbed into the diffusion layer conductive film formed on a diffusion layer if the laser beam reaches the diffusion layer when a laser grouping method is used for a scribe region in the case of dividing a semiconductor wafer into chips. <P>SOLUTION: First interlayer insulating films 6 on which wirings are formed and second interlayer insulating films 7 on which vias electrically connected to the wirings are formed are alternately laminated on a semiconductor substrate 1, and a plurality of circuit regions 2 having function elements electrically connected to the wirings or vias and a scribe region 4 formed around the circuit regions 2 as a cutting margin in the cutting of the circuit regions 2 from the semiconductor substrate 1 are formed on the semiconductor substrate 1. First dummy patterns 12 and second dummy patterns 13 which are composed of a conductive material are formed on the scribe region 4. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、多層配線構造を有する半導体装置に関する。   The present invention relates to a semiconductor device having a multilayer wiring structure.

一般に、多層配線構造を有する半導体装置の配線層を形成する際には、配線層ごとに層間絶縁膜に形成された溝部に金属膜を埋め込む方法(ダマシン法)が採用されている。ダマシン法は、溝部が形成された半導体基板の全面に金属膜を堆積し、例えば化学的機械的研磨(Chemical Mechanical Polishing:CMP)法により、溝部の内部にのみ金属膜を残し、不要な金属膜を除去する。このダマシン法に伴うCMP法は、層間絶縁膜に形成される配線パターン等により研磨速度に差異が生じる。すなわち、層間絶縁膜に形成される配線パターン等が疎な領域は、配線パターン等が密な領域に比べて、研磨速度が速くなるため、膜厚が小さくなる。この研磨速度の違いから生じる配線膜厚の変動を防止することは、最終的な配線膜厚の変動を抑制するために重要である。そのため、配線パターン等が疎な領域にダミーパターンとして擬似配線パターンを配置する手法が採用されている。これにより、CMP工程において生じるパターン隅崩れ(ディッシング)を防止することができる。   In general, when forming a wiring layer of a semiconductor device having a multilayer wiring structure, a method (damascene method) in which a metal film is embedded in a groove formed in an interlayer insulating film for each wiring layer is employed. In the damascene method, a metal film is deposited on the entire surface of a semiconductor substrate in which a groove is formed, and an unnecessary metal film is left only in the groove by, for example, chemical mechanical polishing (CMP). Remove. In the CMP method associated with the damascene method, the polishing rate varies depending on the wiring pattern formed in the interlayer insulating film. In other words, the region where the wiring pattern or the like formed in the interlayer insulating film is sparse has a higher polishing rate than the region where the wiring pattern or the like is dense, and thus the film thickness becomes small. Preventing fluctuations in the wiring film thickness resulting from this difference in polishing rate is important in order to suppress the final fluctuations in the wiring film thickness. For this reason, a technique is employed in which a pseudo wiring pattern is arranged as a dummy pattern in an area where wiring patterns and the like are sparse. As a result, pattern corner collapse (dishing) that occurs in the CMP process can be prevented.

例えば、特許文献1には、CMP工程におけるディッシングを防止するため、半導体基板のスクライブ領域及び回路領域に均一なダミーパターンを設けた半導体装置が記載されている。   For example, Patent Document 1 describes a semiconductor device in which uniform dummy patterns are provided in a scribe region and a circuit region of a semiconductor substrate in order to prevent dishing in a CMP process.

図23は、従来の半導体装置における半導体ウェハをチップ状に分割するための切断領域であるスクライブ領域を示す図であり、図23(a)は左右に回路領域が配置されたスクライブ領域の平面構成であり、スクライブ領域を構成する複数の第1の層間絶縁膜のうちの1つの上面を示している。図23(b)は図23(a)のXVIb-XVIb線における断面構成であり、層間絶縁膜の上に形成される保護膜等が形成された断面を示している。   FIG. 23 is a diagram showing a scribe region which is a cutting region for dividing a semiconductor wafer in a conventional semiconductor device into chips, and FIG. 23A is a plan configuration of the scribe region in which circuit regions are arranged on the left and right. The upper surface of one of the plurality of first interlayer insulating films constituting the scribe region is shown. FIG. 23B is a cross-sectional configuration taken along line XVIb-XVIb in FIG. 23A, and shows a cross section in which a protective film or the like formed on the interlayer insulating film is formed.

図23(a)に示すように、半導体基板1の主面には、機能素子(図示せず)が形成される複数の回路領域2が互いに間隔をおいて形成されており、各回路領域2の周囲には導電性材料よりなるシールリング3が形成されている。互いに隣り合う回路領域2のそれぞれに形成されたシールリング3に挟まれる領域は、各回路領域2を個片化する際の切断領域であるスクライブ領域4が形成されている。   As shown in FIG. 23A, a plurality of circuit regions 2 in which functional elements (not shown) are formed are formed on the main surface of the semiconductor substrate 1 at intervals. Is formed with a seal ring 3 made of a conductive material. In a region sandwiched between the seal rings 3 formed in the circuit regions 2 adjacent to each other, a scribe region 4 that is a cutting region when the circuit regions 2 are separated into pieces is formed.

また、図23(b)に示すように、半導体基板1の主面上には、第1の層間絶縁膜6と第2の層間絶縁膜7とが交互に積層されており、回路領域2の第1の層間絶縁膜6には、導電性材料よりなる配線(図示せず)が形成され、回路領域2の第2の層間絶縁膜7には導電性材料よりなるビア(図示せず)が形成されている。一方、スクライブ領域4の第1の層間絶縁膜6には、導電性材料よりなり、均等に配置された孤立パターン(島状パターン)であるダミーパターン30が形成されている。このように、スクライブ領域4には、均等に配置されたダミーパターン30が形成されることによって、CMP工程におけるディッシングの防止が図られている。   Further, as shown in FIG. 23B, the first interlayer insulating film 6 and the second interlayer insulating film 7 are alternately stacked on the main surface of the semiconductor substrate 1, and A wiring (not shown) made of a conductive material is formed in the first interlayer insulating film 6, and a via (not shown) made of a conductive material is formed in the second interlayer insulating film 7 in the circuit region 2. Is formed. On the other hand, the first interlayer insulating film 6 in the scribe region 4 is formed with a dummy pattern 30 that is an isolated pattern (island pattern) made of a conductive material and arranged uniformly. In this manner, dishing is prevented in the CMP process by forming the dummy patterns 30 that are evenly arranged in the scribe region 4.

また、ダイシング工程において発生するチッピングを防止する方法として、特許文献4に、半導体ウェハ上のダイシングラインの両側に間隔をおいてレーザ照射光を当て、膜剥れ防止溝を形成する工程が記載されている。
特開2004−235357号公報 特開2006−41244号公報 特開2004−153015号公報 特開2007−48995号公報
In addition, as a method for preventing chipping generated in the dicing process, Patent Document 4 describes a process of forming a film peeling prevention groove by applying laser irradiation light at intervals on both sides of a dicing line on a semiconductor wafer. ing.
JP 2004-235357 A JP 2006-41244 A JP 2004-153015 A Japanese Patent Laid-Open No. 2007-48895

しかしながら、前記従来の半導体装置では、ディッシング防止のためにダミーパターンを形成すること及びレーザ照射光を用いて膜剥れ防止溝を形成する工程についてそれぞれ言及されているものの、スクライブ領域に形成する拡散層導電膜、配線ダミーパターンの配置及びレーザグルービング工法の関係については、特に言及されていない。レーザグルービング工法を用いた場合、拡散層までレーザ光が透過すると、拡散層に設置した拡散層導電膜にレーザ光が吸収され、拡散層導電膜の溶解及び体積の膨張が起こり、拡散層導電膜の上の広い範囲で層間膜の膜剥がれが発生することになる。この剥離は、この段階でチップ内部への水分浸入等の問題があるだけでなく、レーザグルービング後のダイシング工程において、チッピングの起点となり、品質及び信頼性が低下する懸念となる。   However, in the conventional semiconductor device, although a process of forming a dummy pattern for preventing dishing and a process of forming a film peeling prevention groove using laser irradiation light are respectively mentioned, the diffusion formed in the scribe region is mentioned. No particular mention is made of the relationship between the layer conductive film, the wiring dummy pattern arrangement, and the laser grooving method. When the laser grooving method is used, when the laser light is transmitted to the diffusion layer, the laser light is absorbed by the diffusion layer conductive film installed in the diffusion layer, so that the diffusion layer conductive film is dissolved and the volume is expanded. The film peeling of the interlayer film occurs over a wide range. This peeling not only has a problem of moisture intrusion into the chip at this stage, but also becomes a starting point of chipping in the dicing process after laser grooving, and there is a concern that quality and reliability may be lowered.

本発明は、前記従来の問題に鑑み、半導体基板(ウェハ)をレーザグルービング工法を用いて個片化する際のチッピングにより不良の発生を防止することを目的とする。   An object of the present invention is to prevent the occurrence of defects by chipping when a semiconductor substrate (wafer) is singulated using a laser grooving method.

前記の目的を達成するため、本発明は、半導体装置を、スクライブ領域のうちダイシング工程等でレーザ光が照射される領域に、拡散層導電膜を形成しない、又は、スクライブ領域に拡散層導電膜が存在する場合、層間絶縁膜にダミーパターンを配置して拡散層にレーザ光が照射されない構成とする。   In order to achieve the above object, the present invention provides a semiconductor device in which a diffusion layer conductive film is not formed in a region of a scribe region irradiated with laser light in a dicing process or the like, or a diffusion layer conductive film is formed in a scribe region. In the case where there is, a dummy pattern is disposed in the interlayer insulating film so that the diffusion layer is not irradiated with laser light.

具体的に、本発明に係る第1の半導体装置は、半導体基板と、半導体基板に設けられた拡散層導電膜と、半導体基板の上に積層された層間絶縁膜と、層間絶縁膜に設けられた配線パターン及びビアパターンとからなる半導体装置を対象とし、半導体基板に形成された複数の回路領域と、回路領域の周囲に形成され、各回路領域を分離するスクライブ領域とを備え、拡散層導電膜は、スクライブ領域のうちの少なくともレーザ光が照射される領域に形成されていないことを特徴とする。   Specifically, a first semiconductor device according to the present invention is provided in a semiconductor substrate, a diffusion layer conductive film provided on the semiconductor substrate, an interlayer insulating film stacked on the semiconductor substrate, and an interlayer insulating film. A plurality of circuit regions formed on a semiconductor substrate and a scribe region that is formed around the circuit region and separates each circuit region. The film is characterized in that it is not formed in at least a region of the scribe region irradiated with laser light.

本発明の第1の半導体装置によると、スクライブ領域のレーザグルービング工程によるレーザ光が照射される領域に拡散導電膜が形成されていないため、拡散層導電膜にレーザ光が吸収された際に、拡散層導電膜の溶解及び体積の膨張が起こり、層間絶縁膜の膜剥がれが発生することを防止できる。このため、レーザ光が照射されることによる半導体装置の品質及び信頼性の低下を防止することができる。   According to the first semiconductor device of the present invention, since the diffusion conductive film is not formed in the region irradiated with the laser light in the laser grooving process of the scribe region, when the laser light is absorbed in the diffusion layer conductive film, It is possible to prevent the diffusion layer conductive film from dissolving and volume expansion from occurring, and the interlayer insulating film from peeling off. For this reason, it is possible to prevent deterioration of the quality and reliability of the semiconductor device due to the irradiation with the laser beam.

本発明の第1の半導体装置において、拡散層導電膜は、スクライブ領域の全体にわたって形成されていないことが好ましい。   In the first semiconductor device of the present invention, it is preferable that the diffusion layer conductive film is not formed over the entire scribe region.

本発明の第1の半導体装置において、スクライブ領域には配線パターン及びビアパターンが形成されていないことが好ましい。   In the first semiconductor device of the present invention, it is preferable that a wiring pattern and a via pattern are not formed in the scribe region.

このようにすると、レーザ光が照射されるスクライブ領域にレーザ光を吸収する材料が存在しないため、レーザ光による均一な層間絶縁膜の溶解を実施することができるので、層間膜の膜剥がれの発生を防止することができる。   In this way, since there is no material that absorbs the laser light in the scribe region irradiated with the laser light, the interlayer insulating film can be uniformly dissolved by the laser light. Can be prevented.

本発明の第1の半導体装置において、スクライブ領域は、該スクライブ領域の中心線近傍領域を除く領域に、配線パターン又はビアパターンが形成されており、スクライブ領域に形成される配線パターン又はビアパターンが中心線近傍領域を跨ぐ距離は、層間絶縁膜のうち上層側ほど大きいことが好ましい。   In the first semiconductor device of the present invention, the scribe region has a wiring pattern or a via pattern formed in a region excluding a region near the center line of the scribe region, and the wiring pattern or the via pattern formed in the scribe region is It is preferable that the distance straddling the region near the center line is larger toward the upper layer side of the interlayer insulating film.

このようにすると、レーザグルービング工程を行う際にレーザ光が照射されるスクライブ領域には、拡散層導電膜及び配線パターン及びビアパターン等の導電性部材が形成されていないため、スクライブ領域にレーザ光を吸収する材料が存在しない。このため、レーザ光による均一な層間絶縁膜の溶解を実施することができるので、層間膜の膜剥がれの発生を防止することができる。また、レーザ光が照射されるスクライブ領域を除く領域には、配線パターン又はビアパターンが形成されているため、CMP工程において生じるディッシングを防止することができる。   In this case, since no conductive member such as a diffusion layer conductive film, a wiring pattern, and a via pattern is formed in the scribe region to which the laser beam is irradiated when performing the laser grooving process, the laser beam is applied to the scribe region. There is no material to absorb. For this reason, since the uniform interlayer insulating film can be melted by the laser beam, it is possible to prevent the interlayer film from peeling off. In addition, since a wiring pattern or a via pattern is formed in a region other than the scribe region irradiated with the laser light, dishing that occurs in the CMP process can be prevented.

本発明に係る第2の半導体装置は、半導体基板と、半導体基板に設けられた拡散層導電膜と、半導体基板上に積層された複数の層間絶縁膜と、層間絶縁膜に設けられた配線パターン及びビアパターンとからなる半導体装置を対象とし、半導体基板に形成された複数の回路領域と、回路領域の周囲に形成され、各回路領域を分離するスクライブ領域とを備え、スクライブ領域は、平面的にみて、スクライブ領域のうちの少なくともレーザ光が照射される領域が、複数の層間絶縁膜に形成されたそれぞれの配線パターン及びビアパターンのいずれか一方によって覆われていることを特徴とする。   A second semiconductor device according to the present invention includes a semiconductor substrate, a diffusion layer conductive film provided on the semiconductor substrate, a plurality of interlayer insulating films stacked on the semiconductor substrate, and a wiring pattern provided on the interlayer insulating film. And a plurality of circuit regions formed on the semiconductor substrate, and a scribe region formed around the circuit region and separating each circuit region, the scribe region being planar In view of this, at least a region of the scribe region irradiated with the laser light is covered with either one of the wiring patterns and via patterns formed in the plurality of interlayer insulating films.

本発明の第2の半導体装置によると、レーザグルービング工程を行う際にレーザ光が、まず配線パターン又はビアパターンに吸収されることになり、レーザ光が配線パターン又はビアパターンに吸収されることに伴って熱が発生するため、層間絶縁膜の溶解が起こる。このことは、層間絶縁膜層における上層側の位置で溶解が発生し、溶解部が昇華除去されて、順次拡大されるため、スクライブ領域の広い範囲で、レーザ光による均一な溶解すなわち層間絶縁膜層の除去を実施することができる。このため、レーザ光が照射されるスクライブ領域に拡散層導電膜が形成されていたとしても、拡散層導電膜の上の層間絶縁膜に形成された配線パターン又はビアパターンによって、レーザ光が遮蔽されるので、レーザ光が照射されることによる半導体装置の品質及び信頼性の低下を防止することができる。   According to the second semiconductor device of the present invention, when performing the laser grooving process, the laser light is first absorbed by the wiring pattern or via pattern, and the laser light is absorbed by the wiring pattern or via pattern. As heat is generated, the interlayer insulating film is dissolved. This is because dissolution occurs at an upper layer side position in the interlayer insulating film layer, and the dissolved portion is sublimated and removed, so that it is enlarged sequentially. Therefore, uniform dissolution by laser light in a wide range of the scribe region, that is, the interlayer insulating film Layer removal can be performed. For this reason, even if the diffusion layer conductive film is formed in the scribe region to which the laser light is irradiated, the laser light is shielded by the wiring pattern or via pattern formed in the interlayer insulating film on the diffusion layer conductive film. Therefore, it is possible to prevent deterioration of the quality and reliability of the semiconductor device due to irradiation with the laser light.

本発明の第2の半導体装置において、スクライブ領域は、平面的にみて、複数の層間絶縁膜に形成されたそれぞれの配線パターン又はビアパターンによって、スクライブ領域の全体が覆われていることが好ましい。   In the second semiconductor device of the present invention, it is preferable that the scribe region is entirely covered with each wiring pattern or via pattern formed in the plurality of interlayer insulating films in plan view.

本発明の第2の半導体装置において、スクライブ領域には、拡散層導電膜が形成されていてもよい。   In the second semiconductor device of the present invention, a diffusion layer conductive film may be formed in the scribe region.

このようにすると、レーザグルービング工程を行う際のレーザ光は、拡散層導電膜の上の層間絶縁膜に形成された配線パターン又はビアパターンに吸収され、レーザ光が配線パターン又はビアパターンによって遮蔽される。このため、拡散層導電膜にレーザ光が吸収されて拡散層導電膜の溶解及び体積膨張が起こり、層間絶縁膜が膜剥がれを起こすことを防止できる。従って、レーザ光が照射されることによる半導体装置の品質及び信頼性の低下を防止することができる。   In this way, the laser light during the laser grooving process is absorbed by the wiring pattern or via pattern formed in the interlayer insulating film on the diffusion layer conductive film, and the laser light is shielded by the wiring pattern or via pattern. The For this reason, it is possible to prevent the laser light from being absorbed by the diffusion layer conductive film, causing dissolution and volume expansion of the diffusion layer conductive film, and causing the interlayer insulating film to peel off. Accordingly, it is possible to prevent deterioration in quality and reliability of the semiconductor device due to irradiation with laser light.

本発明の第2の半導体装置において、スクライブ領域に形成された複数の層間絶縁膜に配置されたそれぞれの配線パターン同士は、平面的にみて、少なくとも配線パターンの端部が互いに重なり合っていることが好ましい。   In the second semiconductor device of the present invention, the wiring patterns arranged in the plurality of interlayer insulating films formed in the scribe region may have at least ends of the wiring patterns overlapping each other in plan view. preferable.

このようにすると、配線パターンを構成する導電性材料を減少させることができるため、レーザグルービング工程を行う際にレーザ光のレーザ光量を相対的に少なくすることができるので、安定稼動が可能となる。   In this case, since the conductive material constituting the wiring pattern can be reduced, the laser light quantity of the laser light can be relatively reduced when performing the laser grooving process, and thus stable operation is possible. .

また、本発明の第2の半導体装置において、スクライブ領域に形成された複数の層間絶縁膜に配置されたそれぞれの配線パターン同士は、平面的にみて、配線パターンの端部が一致していることが好ましい。   Further, in the second semiconductor device of the present invention, the respective wiring patterns arranged in the plurality of interlayer insulating films formed in the scribe region are coincident with each other at the ends of the wiring patterns in a plan view. Is preferred.

このようにすると、配線パターンを構成する導電性材料をさらに減少させることができるため、レーザグルービング工程を行う際にレーザ光のレーザ光量を相対的に少なくすることができるので、安定稼動が可能となる。   In this way, since the conductive material constituting the wiring pattern can be further reduced, the amount of laser light of the laser light can be relatively reduced when performing the laser grooving process, which enables stable operation. Become.

本発明の第2の半導体装置において、スクライブ領域に形成された配線パターンは、複数の層間絶縁膜のうち上層から2以上の層間絶縁膜に形成されていることが好ましい。   In the second semiconductor device of the present invention, the wiring pattern formed in the scribe region is preferably formed in two or more interlayer insulating films from the upper layer among the plurality of interlayer insulating films.

このようにすると、配線パターンを構成する導電性材料を減少させることができるため、レーザグルービング工程を行う際にレーザ光のレーザ光量を相対的に少なくすることができるので、安定稼動が可能となる。層間絶縁膜の下層側では導電性材料の溶解が発生しないためスクライブ領域の広い範囲で、レーザ光による均一な溶解すなわち層間絶縁膜層の除去を実施することができる。   In this case, since the conductive material constituting the wiring pattern can be reduced, the laser light quantity of the laser light can be relatively reduced when performing the laser grooving process, and thus stable operation is possible. . Since the conductive material does not dissolve on the lower layer side of the interlayer insulating film, uniform dissolution by laser light, that is, removal of the interlayer insulating film layer can be performed over a wide range of the scribe region.

本発明の第2の半導体装置において、スクライブ領域に形成された配線パターンは、複数の層間絶縁膜のうち下層から2以上の層間絶縁膜に形成されていることが好ましい。   In the second semiconductor device of the present invention, the wiring pattern formed in the scribe region is preferably formed in two or more interlayer insulating films from the lower layer among the plurality of interlayer insulating films.

このようにすると、層間絶縁膜の上層側に配線パターンを形成するよりも細かい配線パターンを形成することができるため、レーザ光による発熱及び溶解反応をより均一に発生させることができる。このため、スクライブ領域の広い範囲で、レーザ光による均一な溶解すなわち層間絶縁膜層の除去を実施することができる。   In this case, since a finer wiring pattern can be formed on the upper side of the interlayer insulating film, the heat generation and dissolution reaction due to the laser beam can be generated more uniformly. Therefore, uniform dissolution by laser light, that is, removal of the interlayer insulating film layer can be performed over a wide range of the scribe region.

本発明の第3の半導体装置は、半導体基板と、半導体基板に設けられた拡散層導電膜と、半導体基板上に積層され、配線パターンを有する層間絶縁膜とからなる半導体装置を対象とし、半導体基板に形成された複数の回路領域と、回路領域の周囲に形成され、各回路領域を分離するスクライブ領域とを備え、スクライブ領域は、少なくともレーザ光が照射される領域に、平板状の前記配線パターンが形成されていることを特徴とする。   The third semiconductor device of the present invention is directed to a semiconductor device comprising a semiconductor substrate, a diffusion layer conductive film provided on the semiconductor substrate, and an interlayer insulating film having a wiring pattern stacked on the semiconductor substrate. A plurality of circuit regions formed on the substrate; and a scribe region formed around the circuit region and separating each circuit region, wherein the scribe region has at least a region that is irradiated with the laser beam in the form of a flat plate-like wiring A pattern is formed.

本発明の第3の半導体装置によると、平板状の配線パターンによって、レーザグルービング工程を行う際に照射されるレーザ光を確実に吸収することができる。レーザ光によって、層間絶縁膜層の上層側より溶解反応が進み、順次下層側へ進むため、上層の層間絶縁膜が除去されることになる。このため、スクライブ領域の広い範囲で、レーザ光による均一な溶解すなわち層間絶縁膜層の除去を実施することができる。このため、レーザ光が照射されるスクライブ領域に拡散層導電膜が形成されていたとしても、拡散層導電膜の上の層間絶縁膜に形成された配線パターンによって、レーザ光が遮蔽されるので、レーザ光が照射されることによる半導体装置の品質及び信頼性の低下を防止することができる。   According to the third semiconductor device of the present invention, the laser light irradiated when performing the laser grooving process can be reliably absorbed by the flat wiring pattern. Since the dissolution reaction proceeds from the upper layer side of the interlayer insulating film layer by the laser beam and proceeds to the lower layer side in sequence, the upper interlayer insulating film is removed. Therefore, uniform dissolution by laser light, that is, removal of the interlayer insulating film layer can be performed over a wide range of the scribe region. For this reason, even if the diffusion layer conductive film is formed in the scribe region irradiated with the laser light, the laser light is shielded by the wiring pattern formed in the interlayer insulating film on the diffusion layer conductive film. It is possible to prevent deterioration in quality and reliability of the semiconductor device due to irradiation with laser light.

本発明の第4の半導体装置は、半導体基板と、半導体基板に設けられた拡散層導電膜と、半導体基板上に積層された層間絶縁膜と、層間絶縁膜に設けられた配線パターン及びビアパターンとからなる半導体装置を対象とし、半導体基板に形成された複数の回路領域と、回路領域の周囲に形成され、各回路領域を分離するスクライブ領域とを備え、スクライブ領域は、平面的にみて、スクライブ領域のうちの少なくともレーザ光が照射される領域が、複数の層間絶縁膜に形成されたそれぞれの配線パターン及びビアパターンによって覆われていることを特徴とする。   A fourth semiconductor device of the present invention includes a semiconductor substrate, a diffusion layer conductive film provided on the semiconductor substrate, an interlayer insulating film laminated on the semiconductor substrate, and a wiring pattern and a via pattern provided on the interlayer insulating film. And a plurality of circuit regions formed on the semiconductor substrate, and a scribe region that is formed around the circuit region and separates each circuit region. Of the scribe region, at least a region irradiated with laser light is covered with respective wiring patterns and via patterns formed in a plurality of interlayer insulating films.

本発明の第4の半導体装置によると、レーザグルービング工程を行う際にレーザ光が、まず配線パターン及びビアパターンに吸収されることになり、レーザ光が配線パターン及びビアパターンに吸収されることに伴って熱が発生するため、層間絶縁膜の溶解が起こる。このことは、層間絶縁膜層における上層側の位置で溶解が発生し、溶解部が昇華除去されて、順次拡大されるため、スクライブ領域の広い範囲で、レーザ光による均一な溶解すなわち層間絶縁膜層の除去を実施することができる。このため、層間絶縁膜に形成された配線パターン及びビアパターンによって、レーザ光が遮蔽されるので、レーザ光が照射されることによる半導体装置の品質及び信頼性の低下を防止することができる。   According to the fourth semiconductor device of the present invention, when performing the laser grooving process, the laser light is first absorbed by the wiring pattern and the via pattern, and the laser light is absorbed by the wiring pattern and the via pattern. As heat is generated, the interlayer insulating film is dissolved. This is because dissolution occurs at an upper layer side position in the interlayer insulating film layer, and the dissolved portion is sublimated and removed, so that it is enlarged sequentially. Therefore, uniform dissolution by laser light in a wide range of the scribe region, that is, the interlayer insulating film Layer removal can be performed. For this reason, since the laser beam is shielded by the wiring pattern and via pattern formed in the interlayer insulating film, it is possible to prevent deterioration of the quality and reliability of the semiconductor device due to the laser beam irradiation.

本発明の第4の半導体装置において、配線パターン及びビアパターンは、複数の層間絶縁膜に形成され、平面的にみて、スクライブ領域の全体を覆っていることが好ましい。   In the fourth semiconductor device of the present invention, it is preferable that the wiring pattern and the via pattern are formed in a plurality of interlayer insulating films and cover the entire scribe region in plan view.

本発明の第4の半導体装置において、配線パターンは、スクライブ領域の全体に形成され、ビアパターンは、スクライブ領域の中心線近傍領域における上層のみに形成されていることが好ましい。   In the fourth semiconductor device of the present invention, it is preferable that the wiring pattern is formed over the entire scribe region, and the via pattern is formed only in the upper layer in the region near the center line of the scribe region.

このようにすると、膜厚の厚い層間絶縁膜の上層に配線パターン及びビアパターンが形成されるため、レーザ光による層間絶縁膜の溶解が上層側から下層へと順次拡大されるため、層間絶縁膜を均一に溶解させ除去することができる。   In this case, since the wiring pattern and the via pattern are formed in the upper layer of the thick interlayer insulating film, the dissolution of the interlayer insulating film by the laser light is sequentially expanded from the upper layer side to the lower layer. Can be dissolved and removed uniformly.

本発明の第4の半導体装置において、スクライブ領域には、拡散層導電膜が形成されていてもよい。   In the fourth semiconductor device of the present invention, a diffusion layer conductive film may be formed in the scribe region.

このようにすると、レーザグルービング工程を行う際のレーザ光は、拡散層導電膜の上の層間絶縁膜に形成された配線パターン及びビアパターンに吸収され、レーザ光が配線パターン及びビアパターンによって遮蔽される。このため、拡散層導電膜にレーザ光が吸収されて拡散層導電膜の溶解及び体積膨張が起こり、層間絶縁膜が膜剥がれを起こすことを防止できる。従って、レーザ光が照射されることによる半導体装置の品質及び信頼性の低下を防止することができる。   In this way, the laser light during the laser grooving process is absorbed by the wiring pattern and via pattern formed in the interlayer insulating film on the diffusion layer conductive film, and the laser light is shielded by the wiring pattern and via pattern. The For this reason, it is possible to prevent the laser light from being absorbed by the diffusion layer conductive film, causing dissolution and volume expansion of the diffusion layer conductive film, and causing the interlayer insulating film to peel off. Accordingly, it is possible to prevent deterioration in quality and reliability of the semiconductor device due to irradiation with laser light.

本発明の第4の半導体装置において、配線パターン及びビアパターンは、互いに接続されていることが好ましい。   In the fourth semiconductor device of the present invention, the wiring pattern and the via pattern are preferably connected to each other.

本発明に係る半導体装置によると、半導体基板(ウェハ)をレーザグルービング工法を用いて個片化する際にレーザ光による均一な層間膜の除去を実施できるためチッピングにより不良の発生を防止することができる。   According to the semiconductor device of the present invention, when the semiconductor substrate (wafer) is singulated using the laser grooving method, the uniform interlayer film can be removed by the laser beam, so that the occurrence of defects due to chipping can be prevented. it can.

(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings.

図1は第1の実施形態に係るウェハレベルの半導体装置の平面構成を示している。   FIG. 1 shows a planar configuration of a wafer level semiconductor device according to the first embodiment.

図1に示すように、第1の実施形態に係る半導体装置は、ウェハ状の半導体基板1に、配線と該配線に接続されたビアとにより電気的に接続された機能素子(図示せず)を有する複数の回路領域2が互いに間隔をおいて且つ行列状に形成されている。各回路領域2は、1列以上のラインビアを含む環状のシールリング3によってそれぞれの周囲を囲まれている。ここで、ラインビアとは、例えば、第1の層間絶縁膜に形成されたライン状の配線に沿って接続されるライン状のビアをいう。第1の実施形態においては、2列のラインビアが形成されている。さらに、互いに隣り合う回路領域同士の間、すなわち、シールリング3の外周には、回路領域2を半導体装置1から切り出す個片化工程の際の切りしろとなるスクライブ領域4が形成されている。   As shown in FIG. 1, the semiconductor device according to the first embodiment includes a functional element (not shown) electrically connected to a wafer-like semiconductor substrate 1 by wiring and vias connected to the wiring. Are formed in a matrix at intervals. Each circuit region 2 is surrounded by an annular seal ring 3 including one or more lines of line vias. Here, the line via refers to, for example, a line-shaped via connected along a line-shaped wiring formed in the first interlayer insulating film. In the first embodiment, two rows of line vias are formed. In addition, a scribe region 4 is formed between adjacent circuit regions, that is, on the outer periphery of the seal ring 3, which is a margin for cutting the circuit region 2 from the semiconductor device 1.

図2は互いに隣り合う回路領域2同士の間に設けられたスクライブ領域4を部分的に拡大した平面構成を示し、図3は図2のIII−III線における断面構成を示している。図2においては、スクライブ領域4を構成する複数の第1の層間絶縁膜のうちの1つの上面を表わしている。   2 shows a plan configuration in which a scribe region 4 provided between adjacent circuit regions 2 is partially enlarged, and FIG. 3 shows a cross-sectional configuration taken along line III-III in FIG. In FIG. 2, the upper surface of one of the plurality of first interlayer insulating films constituting the scribe region 4 is shown.

図2に示すように、スクライブ領域4は、互いに隣り合う回路領域2同士の間に形成されている。すなわち、スクライブ領域4はそれぞれの回路領域2の周囲に形成されたシールリング3の外周に配置されている。個片化工程において、スクライブ領域4における、互いに隣り合う回路領域2同士の中央部に配置されたブレードダイシング領域5が切断されることになる。   As shown in FIG. 2, the scribe region 4 is formed between circuit regions 2 adjacent to each other. That is, the scribe region 4 is arranged on the outer periphery of the seal ring 3 formed around each circuit region 2. In the singulation process, the blade dicing area 5 disposed in the central part of the circuit areas 2 adjacent to each other in the scribe area 4 is cut.

また、図3に示すように、第1の実施形態に係る半導体装置は、半導体基板1の上に第1の層間絶縁膜6と第2の層間絶縁膜7とが交互に積層された積層構造を有している。図3に示す回路領域2は、その一部のみ示しているため図示されていないが、回路領域2の第1の層間絶縁膜6は配線及びダミー配線を含み、回路領域2の第2の層間絶縁膜7はビア及びダミービアを含み、配線及びビアからなる配線パターンと、配線パターンと同一の導電性材料からなるダミー配線及びダミービアからなるダミーパターンとが形成されている。第1の実施形態においては、スクライブ領域4に拡散層導電膜が形成されておらず、且つ、スクライブ領域4の第1の層間絶縁膜6及び第2の層間絶縁膜7に、配線パターンと同一の導電性材料からなるダミー配線及びダミービアからなるダミーパターンが形成されていない。   As shown in FIG. 3, the semiconductor device according to the first embodiment has a stacked structure in which the first interlayer insulating film 6 and the second interlayer insulating film 7 are alternately stacked on the semiconductor substrate 1. have. Although the circuit region 2 shown in FIG. 3 is not shown because only a part thereof is shown, the first interlayer insulating film 6 in the circuit region 2 includes wiring and dummy wiring, and the second interlayer in the circuit region 2 is shown. The insulating film 7 includes vias and dummy vias, and a wiring pattern made of wiring and vias, and a dummy wiring made of the same conductive material as the wiring pattern and a dummy pattern made of dummy vias are formed. In the first embodiment, no diffusion layer conductive film is formed in the scribe region 4, and the first interlayer insulating film 6 and the second interlayer insulating film 7 in the scribe region 4 are the same as the wiring pattern. The dummy wiring made of the conductive material and the dummy pattern made of the dummy via are not formed.

また、複数の層からなる層間絶縁膜の最上層の上には、それぞれ絶縁性材料からなる第1の保護膜8a及び第2の保護膜8bが順次積層されて形成されている。第1の保護膜8a及び第2の保護膜8bは、回路領域2とスクライブ領域4との間で分断されており、回路領域2に形成された第1の保護膜8の端部には導電性材料からなる埋め込み膜9が形成されている。また、回路領域2に形成された第2の保護膜8bの上には、絶縁性材料からなる樹脂保護膜10が形成されている。なお、図示は省略するが、第1の層間絶縁膜6と第2の層間絶縁膜7との間には、エッチング阻止膜又はキャップ膜等が形成されていてもよい。   Further, a first protective film 8a and a second protective film 8b made of an insulating material are sequentially stacked on the uppermost layer of the interlayer insulating film made up of a plurality of layers. The first protective film 8 a and the second protective film 8 b are divided between the circuit region 2 and the scribe region 4, and the end portion of the first protective film 8 formed in the circuit region 2 is electrically conductive. A buried film 9 made of a conductive material is formed. A resin protective film 10 made of an insulating material is formed on the second protective film 8b formed in the circuit region 2. Although illustration is omitted, an etching stop film, a cap film, or the like may be formed between the first interlayer insulating film 6 and the second interlayer insulating film 7.

また、図3に示すように、個片化工程において、レーザグルービング処理を行うレーザ光11は、互いに隣り合う回路領域2同士に挟まれたスクライブ領域4の中央部であるブレードダイシング領域5を照射する。   Further, as shown in FIG. 3, in the singulation process, the laser beam 11 for performing the laser grooving process irradiates the blade dicing area 5 which is the central part of the scribe area 4 sandwiched between the circuit areas 2 adjacent to each other. To do.

このように、第1の実施形態に係る半導体装置は、半導体基板1と層間絶縁膜との間に拡散層導電膜が形成されておらず、また、スクライブ領域4に配線及びビアも形成されていない。このような拡散層導電膜、配線及びビア等の導電性部材が形成されていない第1の実施形態に係る半導体装置のスクライブ領域4にレーザグルービング処理を行い切断する。   As described above, in the semiconductor device according to the first embodiment, the diffusion layer conductive film is not formed between the semiconductor substrate 1 and the interlayer insulating film, and the wiring and the via are also formed in the scribe region 4. Absent. A laser grooving process is performed on the scribe region 4 of the semiconductor device according to the first embodiment, in which conductive members such as diffusion layer conductive films, wirings, and vias are not formed, and then cut.

図4は、拡散層導電膜、配線及びビア等が形成されていないスクライブ領域4にレーザグルービング処理を実施した断面構成を示している。   FIG. 4 shows a cross-sectional configuration in which a laser grooving process is performed on a scribe region 4 where a diffusion layer conductive film, wiring, vias, and the like are not formed.

図4に示すように、第1の実施形態に係るスクライブ領域4にはレーザ光11を吸収する材料からなる拡散層導電膜等の導電性部材が存在しないため、スクライブ領域4の広い範囲で、複数の第1の層間絶縁膜6及び第2の層間絶縁膜7に対してレーザ光11による均一な溶解を実施することができる。このため、層間絶縁膜の膜剥がれの発生を防止することができる。また、スクライブ領域4に適切な長さの時間でレーザ光11を照射することによって、半導体基板1に形成されたスクライブ領域4の表面に溝を形成することができる。すなわち、ブレードダイシング領域5に層間絶縁膜が存在しない領域が形成される。このようにすると、その後のブレードダイシング領域5に対してブレードダイシングを実施する際に、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   As shown in FIG. 4, since there is no conductive member such as a diffusion layer conductive film made of a material that absorbs the laser light 11 in the scribe region 4 according to the first embodiment, in a wide range of the scribe region 4, Uniform dissolution by the laser beam 11 can be performed on the plurality of first interlayer insulating films 6 and the second interlayer insulating film 7. For this reason, generation | occurrence | production of film | membrane peeling of an interlayer insulation film can be prevented. Further, by irradiating the scribe region 4 with the laser beam 11 for an appropriate length of time, a groove can be formed on the surface of the scribe region 4 formed on the semiconductor substrate 1. That is, a region where no interlayer insulating film exists is formed in the blade dicing region 5. In this case, when performing blade dicing on the subsequent blade dicing region 5, the first interlayer insulating film 6 and the second interlayer insulating film 7 that are likely to generate chipping are removed. Since it is only necessary to cut the semiconductor substrate 1 made of one material, the possibility of occurrence of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第1の実施形態においては、スクライブ領域4の幅は例えば60μm〜150μm程度であり、その中央に位置するブレードダイシング領域5の幅はダイシングブレードと同等か若干大きい程度で例えば30μm〜70μm程度である。   In the first embodiment, the width of the scribe region 4 is, for example, about 60 μm to 150 μm, and the width of the blade dicing region 5 located at the center thereof is equal to or slightly larger than that of the dicing blade, for example, about 30 μm to 70 μm. It is.

また、絶縁性材料からなる第1の層間絶縁膜6及び第2の層間絶縁膜7には、一般にTEOS(Tetra Ethyl Ortho Silicate)又はFSG(Fluoro Silicate Glass)等を用いることができる。また、第1の層間絶縁膜6及び第2の層間絶縁膜7の材料は、TEOS又はFSG等の絶縁性材料に代えて、酸化炭化シリコン(SiOC)又はポーラス状膜等の種々の低誘電率膜を用いてもよい。第1の層間絶縁膜6及び第2の層間絶縁膜7は、同一の材料を用いてもよく、また、異なる材料を用いてもよい。   Further, for the first interlayer insulating film 6 and the second interlayer insulating film 7 made of an insulating material, TEOS (Tetra Ethyl Ortho Silicate) or FSG (Fluoro Silicate Glass) can be generally used. Further, the materials of the first interlayer insulating film 6 and the second interlayer insulating film 7 are various low dielectric constants such as silicon oxide carbide (SiOC) or porous film instead of an insulating material such as TEOS or FSG. A membrane may be used. The first interlayer insulating film 6 and the second interlayer insulating film 7 may be made of the same material or different materials.

また、図3及び4においては、図示を簡略化して、第1の層間絶縁膜6及び第2の層間絶縁膜7の全ての層を同等の膜厚で示しているが、第1の層間絶縁膜6及び第2の層間絶縁膜7は同一の膜厚でもよく、また異なる膜厚であってもよい。例えば、積層構造の下層側すなわち半導体基板1に近接する第1の層間絶縁膜6及び第2の層間絶縁膜7には膜厚が100nm〜300nm程度の低誘電率膜を用い、上層側に近接する側の第1の層間絶縁膜6及び第2の層間絶縁膜7には膜厚が300nm〜1500nm程度のTEOS等からなる層間絶縁膜を用いてもよい。また、中間層部分には膜厚が200nm〜500nm程度のTEOS等からなる層間絶縁膜を用いてもよい。   In FIGS. 3 and 4, the illustration is simplified and all the layers of the first interlayer insulating film 6 and the second interlayer insulating film 7 are shown to have the same film thickness. The film 6 and the second interlayer insulating film 7 may have the same film thickness or different film thicknesses. For example, a low dielectric constant film having a thickness of about 100 nm to 300 nm is used for the first interlayer insulating film 6 and the second interlayer insulating film 7 in the lower layer side of the laminated structure, that is, in the vicinity of the semiconductor substrate 1, and in the vicinity of the upper layer side An interlayer insulating film made of TEOS or the like having a film thickness of about 300 nm to 1500 nm may be used for the first interlayer insulating film 6 and the second interlayer insulating film 7 on the side to be processed. Further, an interlayer insulating film made of TEOS or the like having a thickness of about 200 nm to 500 nm may be used for the intermediate layer portion.

なお、第1の実施形態においてはスクライブ領域4における層間絶縁膜が複数の層から形成されているが、これに代えて、図5に示すように、第1の層間絶縁膜6及び第2の層間絶縁膜7が1層ずつ形成された層間絶縁膜であっても良い。   In the first embodiment, the interlayer insulating film in the scribe region 4 is formed of a plurality of layers. Instead, as shown in FIG. 5, the first interlayer insulating film 6 and the second interlayer insulating film 6 are formed. An interlayer insulating film in which the interlayer insulating film 7 is formed one by one may be used.

回路領域2に形成されるダミーパターンを構成するダミー配線及びダミービアは、回路領域2にダマシン法等を用いて、配線パターンを構成する配線及びビアを形成する工程において、同時に形成することができる。ここで、配線及びダミー配線並びにビア及びダミービアはそれぞれ銅又は銅合金等の導電性材料により形成できる。なお、第1の層間絶縁膜6及び第2の層間絶縁膜7の界面に、窒化チタン(TiN)等の薄膜よりなる拡散防止用のバリア膜(図示せず)を設けてもよい。   The dummy wirings and dummy vias constituting the dummy pattern formed in the circuit region 2 can be simultaneously formed in the step of forming the wirings and vias constituting the wiring pattern using the damascene method or the like in the circuit region 2. Here, the wiring, the dummy wiring, the via, and the dummy via can be formed of a conductive material such as copper or a copper alloy, respectively. A barrier film (not shown) for preventing diffusion made of a thin film such as titanium nitride (TiN) may be provided at the interface between the first interlayer insulating film 6 and the second interlayer insulating film 7.

一般に最上層の第1の層間絶縁膜6の上面に形成される第1の保護膜8a及び第2の保護膜8bは、アルミニウム(Al)等の導電性材料からなるパッド部(図示せず)を開口部に持つ窒化シリコン(SiN)等により構成される。ここでは、各保護膜8a、8bからなる2層構造としたが、1層でもよくまた3層以上で構成してもよい。また、回路領域2に形成された第1の保護膜8aの端部に形成され、第1の保護膜8a及び第2の保護膜8bの空隙部分に埋め込まれる埋め込み膜9はAl等の導電性材料により形成できる。例えば、埋め込み膜9はパッド部を形成する工程において、該パッド部と同時に形成することができる。この構成により、個片化工程の切削時に生じるチッピング等のダメージを低減することができる。   In general, the first protective film 8a and the second protective film 8b formed on the upper surface of the uppermost first interlayer insulating film 6 are pad portions (not shown) made of a conductive material such as aluminum (Al). Is made of silicon nitride (SiN) or the like having an opening in the opening. Here, a two-layer structure including the protective films 8a and 8b is used, but a single layer or three or more layers may be used. Further, the buried film 9 formed at the end portion of the first protective film 8a formed in the circuit region 2 and embedded in the gap between the first protective film 8a and the second protective film 8b is made of a conductive material such as Al. It can be formed of a material. For example, the buried film 9 can be formed simultaneously with the pad portion in the step of forming the pad portion. With this configuration, it is possible to reduce damage such as chipping that occurs during cutting in the singulation process.

第1の実施形態においては、シールリング3は半導体基板1の回路領域2の外周に2重に形成されており、上述したように、ライン状(線状)の配線パターンとラインビアとを交互に積層して形成されている。このように構成されたシールリング3により、回路領域2と外部とが遮断される結果、回路領域2は水や不純物等による汚染を防止することができる。ここで、シールリング3は、回路領域2に形成される配線パターンと同一の工程において同一の材料により形成することができる。また、シールリング3は必ずしも2重に形成される必要はなく、単一又は3重以上に設けてもよい。   In the first embodiment, the seal ring 3 is doubly formed on the outer periphery of the circuit region 2 of the semiconductor substrate 1, and as described above, the line-shaped (line-shaped) wiring pattern and the line via are alternately arranged. It is formed by stacking. As a result of the sealing of the seal ring 3 configured as described above, the circuit region 2 and the outside are shut off, so that the circuit region 2 can be prevented from being contaminated by water or impurities. Here, the seal ring 3 can be formed of the same material in the same process as the wiring pattern formed in the circuit region 2. Moreover, the seal ring 3 does not necessarily need to be formed in double, and may be provided in a single or triple or more.

(第2の実施形態)
本発明の第2の実施形態について図面を参照しながら説明する。以下に示す実施例及び変形例において、第1の実施形態と同一の構成要素については、同一の符号を付すことにより説明を省略する。第2の実施形態は、スクライブ領域4にダミー配線又はダミービアからなるダミーパターンを形成する構成である。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to the drawings. In the following examples and modifications, the same components as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted. In the second embodiment, a dummy pattern including a dummy wiring or a dummy via is formed in the scribe region 4.

図6は互いに隣り合う回路領域2同士の間に設けられたスクライブ領域4を部分的に拡大した平面構成を示している。図6(a)は、複数の第1の層間絶縁膜6のうち配線パターンからなる第1のダミーパターン12が形成された第1の層間絶縁膜6を示しており、図6(b)は複数の第1の層間絶縁膜6のうち配線パターンからなる第2のダミーパターン13が形成された第1の層間絶縁膜6を示している。また、図7は図6(a)及び図6(b)のVI−VI線における断面構成を示している。   FIG. 6 shows a plan configuration in which a scribe region 4 provided between adjacent circuit regions 2 is partially enlarged. FIG. 6A shows the first interlayer insulating film 6 in which the first dummy pattern 12 composed of the wiring pattern among the plurality of first interlayer insulating films 6 is formed, and FIG. A first interlayer insulating film 6 is shown in which a second dummy pattern 13 made of a wiring pattern among a plurality of first interlayer insulating films 6 is formed. FIG. 7 shows a cross-sectional configuration taken along line VI-VI in FIGS. 6 (a) and 6 (b).

図6(a)、図6(b)及び図7に示すように、第1の層間絶縁膜6に形成された第1のダミーパターン12は、配線パターンと同一の導電性材料が格子状に配置され、第2のダミーパターン13は、第1のダミーパターン12を反転させた位置に導電性材料が配置されている。このとき、スクライブ領域4、特にブレードダイシング領域5は、平面的にみて、ダミーパターンが配置されない部分がないように、配置されているが、拡散層導電膜は配置されていない。このように、第1のダミーパターン12と第2のダミーパターン13とを配置することにより、レーザグルービング時のレーザ光11が導電性材料によって遮蔽されるように配置されるため、半導体基板1におけるスクライブ領域4が導電性材料によって覆われる。なお、導電性材料としては、銅、アルミニウム又はタングステン等が用いられる。   As shown in FIGS. 6A, 6B, and 7, the first dummy pattern 12 formed in the first interlayer insulating film 6 has the same conductive material as the wiring pattern in a lattice pattern. The second dummy pattern 13 is disposed, and a conductive material is disposed at a position where the first dummy pattern 12 is inverted. At this time, the scribe region 4, particularly the blade dicing region 5, is disposed so that there is no portion where the dummy pattern is not disposed in plan view, but the diffusion layer conductive film is not disposed. Thus, by arranging the first dummy pattern 12 and the second dummy pattern 13, the laser beam 11 at the time of laser grooving is arranged so as to be shielded by the conductive material. The scribe region 4 is covered with a conductive material. Note that copper, aluminum, tungsten, or the like is used as the conductive material.

図8は、第2の実施形態において、スクライブ領域4にレーザグルービング処理を実施した断面構成を示している。   FIG. 8 shows a cross-sectional configuration in which laser grooving processing is performed on the scribe region 4 in the second embodiment.

図8に示すように、スクライブ領域4に適切な長さの時間でレーザ光11を照射することによって、第1の層間絶縁膜6及び第2の層間絶縁膜7を溶解し、さらに、半導体基板1の表面に溝を形成することができる。   As shown in FIG. 8, the first interlayer insulating film 6 and the second interlayer insulating film 7 are dissolved by irradiating the scribe region 4 with a laser beam 11 for an appropriate length of time, and further, the semiconductor substrate Grooves can be formed on the surface of 1.

このような構成とすることにより、レーザグルービング工程を行う際にレーザ光11が、まず第1のダミーパターン12又は第2のダミーパターン13に吸収されることになり、レーザ光11がダミーパターンに吸収されることに伴って熱が発生するため、層間絶縁膜の溶解が起こる。このことは、第1の層間絶縁膜6及び第2の層間絶縁膜7における上層側の位置で溶解が発生し、溶解部が昇華除去されて、順次拡大されるため、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、層間絶縁膜の膜剥がれを防止したレーザグルービングを実行することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   With this configuration, when performing the laser grooving process, the laser beam 11 is first absorbed by the first dummy pattern 12 or the second dummy pattern 13, and the laser beam 11 becomes a dummy pattern. Since heat is generated as it is absorbed, the interlayer insulating film dissolves. This is because the dissolution occurs at the upper layer side position in the first interlayer insulating film 6 and the second interlayer insulating film 7, and the dissolved portion is sublimated and expanded sequentially, so that a wide range of the scribe region 4 is obtained. Thus, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed. In this manner, since laser grooving that prevents the interlayer insulating film from peeling off can be performed, it is possible to prevent the interlayer insulating film from peeling off.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing area 5, the first interlayer insulating film 6 that is likely to generate chipping in the blade dicing area 5 in the scribe area 4 is used. Since the second interlayer insulating film 7 is removed, only the single-material semiconductor substrate 1 needs to be cut, so that the possibility of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第2の実施形態においては、第1のダミーパターン12及び第2のダミーパターン13は、配線パターンにより形成しているが、ビアパターンにより形成してもよい。   In the second embodiment, the first dummy pattern 12 and the second dummy pattern 13 are formed by a wiring pattern, but may be formed by a via pattern.

なお、スクライブ領域4に形成される第1のダミーパターン12及び第2のダミーパターン13を構成するダミー配線又はダミービアは、回路領域2にダマシンプロセス等を用いて配線パターン又はビアパターンを形成する工程と同時に同一材料を用いて形成することができる。   Note that the dummy wirings or dummy vias forming the first dummy pattern 12 and the second dummy pattern 13 formed in the scribe region 4 are formed in the circuit region 2 by using a damascene process or the like. At the same time, it can be formed using the same material.

また、第2の実施形態においては、第1のダミーパターン12及び第2のダミーパターン13は、ダミー配線又はダミービアがそれぞれ行列状に配置するように形成しているが、スクライブ領域4を覆うように形成されていれば行列状の配置でなくてもよい。   In the second embodiment, the first dummy pattern 12 and the second dummy pattern 13 are formed so that dummy wirings or dummy vias are arranged in a matrix, respectively, but cover the scribe region 4. If it is formed in, it does not have to be a matrix arrangement.

また、2つ以上のダミーパターンを組み合わせてスクライブ領域4を覆うように形成すればよい。   Moreover, what is necessary is just to form so that the scribe area | region 4 may be covered combining 2 or more dummy patterns.

また、第2の実施形態においては、第1の層間絶縁膜6のみにダミーパターンを形成したが、第2の層間絶縁膜7にダミーパターンを形成してもよい。   In the second embodiment, the dummy pattern is formed only on the first interlayer insulating film 6, but the dummy pattern may be formed on the second interlayer insulating film 7.

(第2の実施形態の第1変形例)
本発明の第2の実施形態の第1変形例について図面を参照しながら説明する。第2の実施形態の第1変形例は、半導体基板1と層間絶縁膜との間に拡散層導電膜14が形成されていることを特徴とする。
(First Modification of Second Embodiment)
A first modification of the second embodiment of the present invention will be described with reference to the drawings. The first modification of the second embodiment is characterized in that a diffusion layer conductive film 14 is formed between the semiconductor substrate 1 and the interlayer insulating film.

図9は第2の実施形態の第1変形例に係る半導体装置の断面構成を示しており、図3及び図7と同様に回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 9 shows a cross-sectional configuration of a semiconductor device according to a first modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2 as in FIGS. 3 and 7. .

図9に示すように、第1変形例に係る半導体装置は、第2の実施形態の構成に加えて、スクライブ領域4における半導体基板1と層間絶縁膜との間に拡散層導電膜14が形成されている。ここで、拡散層導電膜14の材料としては、ポリシリコン、タングステン又はニッケル化合物等を用いることができる。   As shown in FIG. 9, in the semiconductor device according to the first modification, a diffusion layer conductive film 14 is formed between the semiconductor substrate 1 and the interlayer insulating film in the scribe region 4 in addition to the configuration of the second embodiment. Has been. Here, as the material of the diffusion layer conductive film 14, polysilicon, tungsten, nickel compounds, or the like can be used.

このように、拡散層導電膜14が形成されていても、第1のダミーパターン12と第2のダミーパターン13とが、半導体基板1におけるスクライブ領域4を覆う構成であるため、レーザグルービング工程を行う際にレーザ光11が、まず第1のダミーパターン12又は第2のダミーパターン13に吸収されることになり、レーザ光11がダミーパターンに吸収されることに伴って熱が発生するため、層間絶縁膜の溶解が起こる。このことは、第2の実施形態と同様であり、第1の層間絶縁膜6及び第2の層間絶縁膜7における上層側の位置で溶解が発生し、溶解部が昇華除去されて、順次拡大されるため、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、拡散層導電膜14にレーザ光11が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜14の溶解により層間絶縁膜が影響を受けることはないため、層間絶縁膜の膜剥がれの発生を防止することができる。   Thus, even if the diffusion layer conductive film 14 is formed, the first dummy pattern 12 and the second dummy pattern 13 are configured to cover the scribe region 4 in the semiconductor substrate 1. When performing, the laser beam 11 is first absorbed by the first dummy pattern 12 or the second dummy pattern 13, and heat is generated as the laser beam 11 is absorbed by the dummy pattern. Dissolution of the interlayer insulating film occurs. This is the same as in the second embodiment, in which dissolution occurs at positions on the upper layer side of the first interlayer insulating film 6 and the second interlayer insulating film 7, and the dissolved portion is sublimated and removed. Therefore, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed in a wide range of the scribe region 4. As described above, since the interlayer insulating film is dissolved and removed before the diffusion layer conductive film 14 is irradiated with the laser beam 11, the interlayer insulating film is affected by the dissolution of the diffusion layer conductive film 14. Therefore, the peeling of the interlayer insulating film can be prevented.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing region 5, the first interlayer insulating film 6 and the second interlayer insulating film 7 that are likely to cause chipping are removed. Therefore, since only the single material semiconductor substrate 1 has to be cut, the possibility of occurrence of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

(第2の実施形態の第2変形例)
本発明の第2の実施形態の第2変形例について図面を参照しながら説明する。
(Second modification of the second embodiment)
A second modification of the second embodiment of the present invention will be described with reference to the drawings.

図10は第2の実施形態の第2変形例に係る半導体装置の断面構成を示しており、回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 10 shows a cross-sectional configuration of a semiconductor device according to a second modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2.

図10に示すように、第2変形例に係る半導体装置は、第2の実施形態と同様に第1の層間絶縁膜6に第1のダミーパターン12及び第2のダミーパターン13が形成されるが、第1のダミーパターン12が形成された第1の層間絶縁膜6と、第2のダミーパターン13が形成された第1の層間絶縁膜6との間にダミーパターンが形成されない第1の層間絶縁膜6が配置された構成である。このような構成であっても、第1のダミーパターン12と第2のダミーパターン13とによって、半導体基板1におけるスクライブ領域4を覆っており、第1のダミーパターン12及び第2のダミーパターン13のどちらもが配置されない部分がないように配置されている。   As shown in FIG. 10, in the semiconductor device according to the second modification, the first dummy pattern 12 and the second dummy pattern 13 are formed in the first interlayer insulating film 6 as in the second embodiment. However, no dummy pattern is formed between the first interlayer insulating film 6 in which the first dummy pattern 12 is formed and the first interlayer insulating film 6 in which the second dummy pattern 13 is formed. In this configuration, an interlayer insulating film 6 is disposed. Even in such a configuration, the first dummy pattern 12 and the second dummy pattern 13 cover the scribe region 4 in the semiconductor substrate 1, and the first dummy pattern 12 and the second dummy pattern 13 are covered. Both of them are arranged so that there is no part where they are not arranged.

このような構成とすることにより、レーザグルービング工程を行う際にレーザ光11が、まず第1のダミーパターン12又は第2のダミーパターン13に吸収されることになり、レーザ光11がダミーパターンに吸収されることに伴って熱が発生するため、層間絶縁膜の溶解が起こる。このことは、第1の層間絶縁膜6及び第2の層間絶縁膜7における上層側の位置で溶解が発生し、溶解部が昇華除去されて、順次拡大されるため、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、層間絶縁膜の膜剥がれを防止したレーザグルービングを実行することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   With this configuration, when performing the laser grooving process, the laser beam 11 is first absorbed by the first dummy pattern 12 or the second dummy pattern 13, and the laser beam 11 becomes a dummy pattern. Since heat is generated as it is absorbed, the interlayer insulating film dissolves. This is because the dissolution occurs at the upper layer side position in the first interlayer insulating film 6 and the second interlayer insulating film 7, and the dissolved portion is sublimated and expanded sequentially, so that a wide range of the scribe region 4 is obtained. Thus, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed. In this manner, since laser grooving that prevents the interlayer insulating film from peeling off can be performed, it is possible to prevent the interlayer insulating film from peeling off.

なお、半導体基板1と層間絶縁膜との間に拡散層導電膜が形成されていたとしても第2の実施形態の第1変形例と同様に、拡散層導電膜にレーザ光11が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が膜剥がれ等の影響を受けることはない。   Even if the diffusion layer conductive film is formed between the semiconductor substrate 1 and the interlayer insulating film, the diffusion layer conductive film is irradiated with the laser beam 11 as in the first modification of the second embodiment. Since the interlayer insulating film has been dissolved and removed before that, the interlayer insulating film is not affected by film peeling or the like due to the dissolution of the diffusion layer conductive film.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing region 5, the first interlayer insulating film 6 and the second interlayer insulating film 7 that are likely to cause chipping are removed. Therefore, since only the single material semiconductor substrate 1 has to be cut, the possibility of occurrence of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第2変形例においては、第1のダミーパターンが形成された第1の層間絶縁膜6と第2のダミーパターンが形成された第1の層間絶縁膜との間にダミーパターンが形成されていない第1の層間絶縁膜が形成されるような構成を図示したが、このような構成に限定されることはない。すなわち、2つ以上のダミーパターンを組み合わせることによってスクライブ領域4を覆うように形成すればよく、第2の層間絶縁膜に形成されたダミーパターンを含んでスクライブ領域4を覆うように形成してもよい。   In the second modification, a dummy pattern is formed between the first interlayer insulating film 6 on which the first dummy pattern is formed and the first interlayer insulating film on which the second dummy pattern is formed. Although the configuration in which the first interlayer insulating film that is not formed is illustrated, it is not limited to such a configuration. That is, the scribe region 4 may be formed so as to cover the scribe region 4 by combining two or more dummy patterns, or may be formed so as to cover the scribe region 4 including the dummy pattern formed in the second interlayer insulating film. Good.

また、ダミーパターンを形成する層間絶縁膜は、回路領域2に形成する配線パターン又はビアパターンに合わせて、適宜選択すればよい。   The interlayer insulating film for forming the dummy pattern may be appropriately selected according to the wiring pattern or via pattern formed in the circuit region 2.

(第2の実施形態の第3変形例)
本発明の第2の実施形態の第3変形例について図面を参照しながら説明する。
(Third Modification of Second Embodiment)
A third modification of the second embodiment of the present invention will be described with reference to the drawings.

図11は第2の実施形態の第3変形例に係る半導体装置の断面構成を示しており、回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 11 shows a cross-sectional configuration of a semiconductor device according to a third modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2.

図11に示すように、第3変形例に係る半導体装置は、第1の層間絶縁膜6に形成された第1のダミーパターン12と第2のダミーパターン13とがエッジ部分でのみ重なるように形成され、第2変形例と同様にダミーパターンが形成されない第1の層間絶縁膜6が含まれた構成である。   As shown in FIG. 11, in the semiconductor device according to the third modification, the first dummy pattern 12 and the second dummy pattern 13 formed in the first interlayer insulating film 6 overlap only at the edge portion. Similar to the second modification example, the first interlayer insulating film 6 is formed in which a dummy pattern is not formed.

このような構成とすることにより、平面的にみてスクライブ領域4をダミーパターンによって覆うと共に、スクライブ領域4に形成されるダミーパターンの総量を減少させることができるため、レーザグルービング工程を行う際にレーザ光11のレーザ光量を相対的に少なくすることができるので、安定稼動が可能となる。このようにすると、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このため、層間絶縁膜の膜剥がれの発生を防止することができる。   With this configuration, the scribe region 4 is covered with the dummy pattern in a plan view, and the total amount of dummy patterns formed in the scribe region 4 can be reduced. Since the laser light quantity of the light 11 can be relatively reduced, stable operation is possible. In this way, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed over a wide range of the scribe region 4. For this reason, generation | occurrence | production of film | membrane peeling of an interlayer insulation film can be prevented.

なお、第2の実施形態の第3変形例において、第1のダミーパターン12と第2のダミーパターン13とがエッジ部分でのみ重なる構成としたが、エッジ部分が一致する構成としても同様の効果を得ることができる。   In the third modification of the second embodiment, the first dummy pattern 12 and the second dummy pattern 13 are overlapped only at the edge portion. However, the same effect can be obtained when the edge portions are matched. Can be obtained.

なお、半導体基板1と層間絶縁膜との間に拡散層導電膜が形成されていたとしても第2の実施形態の第1変形例と同様に、拡散層導電膜にレーザ光11が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が膜剥がれ等の影響を受けることはない。   Even if the diffusion layer conductive film is formed between the semiconductor substrate 1 and the interlayer insulating film, the diffusion layer conductive film is irradiated with the laser beam 11 as in the first modification of the second embodiment. Since the interlayer insulating film has been dissolved and removed before that, the interlayer insulating film is not affected by film peeling or the like due to the dissolution of the diffusion layer conductive film.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing region 5, the first interlayer insulating film 6 and the second interlayer insulating film 7 that are likely to cause chipping are removed. Therefore, since only the single material semiconductor substrate 1 has to be cut, the possibility of occurrence of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第2の実施形態と同様に、第1のダミーパターン12及び第2のダミーパターン13とは異なるダミーパターンを用いてもよく、ダミーパターンを形成する際にパターンのエッジ部が互いに重なるように配置してスクライブ領域4を覆うように形成すれば、2つ以上のダミーパターンを組み合わせてもよい。また、第2の層間絶縁膜7にダミーパターンを形成して第1の層間絶縁膜6に形成したダミーパターンと組み合わせてもよい。   As in the second embodiment, a dummy pattern different from the first dummy pattern 12 and the second dummy pattern 13 may be used, and the edge portions of the patterns overlap each other when forming the dummy pattern. Two or more dummy patterns may be combined if they are arranged so as to cover the scribe region 4. Further, a dummy pattern may be formed on the second interlayer insulating film 7 and combined with the dummy pattern formed on the first interlayer insulating film 6.

(第2の実施形態の第4変形例)
本発明の第2の実施形態の第4変形例について図面を参照しながら説明する。
(Fourth modification of the second embodiment)
A fourth modification of the second embodiment of the present invention will be described with reference to the drawings.

図12は第2の実施形態の第4変形例に係る半導体装置の断面構成を示しており、回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 12 shows a cross-sectional configuration of a semiconductor device according to a fourth modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2.

図12に示すように、第4変形例に係る半導体装置は、第1の層間絶縁膜6に形成された第1のダミーパターン12と第2のダミーパターン13とのエッジ部分をずらして重ならないように形成し、第2変形例と同様にダミーパターンが形成されない第1の層間絶縁膜6を含んだ構成である。   As shown in FIG. 12, in the semiconductor device according to the fourth modification, the edge portions of the first dummy pattern 12 and the second dummy pattern 13 formed in the first interlayer insulating film 6 are not shifted and overlapped. As in the second modified example, the first interlayer insulating film 6 is formed in which no dummy pattern is formed.

このような構成とすることにより、平面的にみてスクライブ領域4は、一対の第1のダミーパターン12と第2のダミーパターン13とによりほぼ覆われ、他の一対の第1のダミーパターン12と第2のダミーパターン13とを重ね合わせることによって、スクライブ領域を覆うことができる。このため、スクライブ領域4に形成されるダミーパターンの総量を減少させることができるため、レーザグルービング工程を行う際にレーザ光11のレーザ光量を相対的に少なくすることができるので、安定稼動が可能となる。また、このような構成であっても、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、層間絶縁膜の膜剥がれを防止したレーザグルービングを実行することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   By adopting such a configuration, the scribe region 4 is almost covered with the pair of first dummy patterns 12 and the second dummy pattern 13 in plan view, and the other pair of first dummy patterns 12 and By overlapping the second dummy pattern 13, the scribe area can be covered. For this reason, since the total amount of dummy patterns formed in the scribe region 4 can be reduced, the laser light amount of the laser light 11 can be relatively reduced when performing the laser grooving process, and thus stable operation is possible. It becomes. Even with such a configuration, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed over a wide range of the scribe region 4. . In this manner, since laser grooving that prevents the interlayer insulating film from peeling off can be performed, it is possible to prevent the interlayer insulating film from peeling off.

なお、半導体基板1と層間絶縁膜との間に拡散層導電膜が形成されていたとしても第2の実施形態の第1変形例と同様に、拡散層導電膜にレーザ光11が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が膜剥がれ等の影響を受けることはない。   Even if the diffusion layer conductive film is formed between the semiconductor substrate 1 and the interlayer insulating film, the diffusion layer conductive film is irradiated with the laser beam 11 as in the first modification of the second embodiment. Since the interlayer insulating film has been dissolved and removed before that, the interlayer insulating film is not affected by film peeling or the like due to the dissolution of the diffusion layer conductive film.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing region 5, the first interlayer insulating film 6 and the second interlayer insulating film 7 that are likely to cause chipping are removed. Therefore, since only the single material semiconductor substrate 1 has to be cut, the possibility of occurrence of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、図12に図示した構成に限定されないことは、これまでに説明した第2の実施形態及びその変形例と同様である。   Note that the configuration is not limited to the configuration illustrated in FIG. 12, as is the case with the second embodiment described above and the modifications thereof.

(第2の実施形態の第5変形例)
本発明の第2の実施形態の第5変形例について図面を参照しながら説明する。
(Fifth Modification of Second Embodiment)
A fifth modification of the second embodiment of the present invention will be described with reference to the drawings.

図13は第2の実施形態の第5変形例に係る半導体装置の断面構成を示しており、回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 13 shows a cross-sectional configuration of a semiconductor device according to a fifth modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2.

図13に示すように、第5変形例に係る半導体装置は、半導体基板1の上に形成された複数の第1の層間絶縁膜6のうち、上層の2層に第1のダミーパターン12及び第2のダミーパターン13が形成されていることを特徴とする。   As shown in FIG. 13, the semiconductor device according to the fifth modification includes a first dummy pattern 12 and two upper layers among the plurality of first interlayer insulating films 6 formed on the semiconductor substrate 1. A second dummy pattern 13 is formed.

このような構成とすることにより、スクライブ領域4に形成されるダミーパターンの総量をさらに減少させても、平面的にみてスクライブ領域4をダミーパターンで覆うことができるため、レーザグルービング工程を行う際にレーザ光11のレーザ光量を相対的に少なくすることができるので、安定稼動が可能となる。また、半導体基板1の上に形成された第1の層間絶縁膜6及び第2の層間絶縁膜7のうち下層側にはダミーパターンが形成されないため、ダミーメタルの溶解が発生しない。したがって、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、層間絶縁膜の膜剥がれを防止したレーザグルービングを実行することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   By adopting such a configuration, even when the total amount of dummy patterns formed in the scribe region 4 is further reduced, the scribe region 4 can be covered with the dummy pattern in a plan view. In addition, since the amount of laser light 11 can be relatively reduced, stable operation is possible. Further, since no dummy pattern is formed on the lower layer side of the first interlayer insulating film 6 and the second interlayer insulating film 7 formed on the semiconductor substrate 1, the melting of the dummy metal does not occur. Therefore, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed in a wide range of the scribe region 4. In this manner, since laser grooving that prevents the interlayer insulating film from peeling off can be performed, it is possible to prevent the interlayer insulating film from peeling off.

なお、半導体基板1と層間絶縁膜との間に拡散層導電膜が形成されていたとしても第2の実施形態の第1変形例と同様に、拡散層導電膜にレーザ光11が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が膜剥がれ等の影響を受けることはない。   Even if the diffusion layer conductive film is formed between the semiconductor substrate 1 and the interlayer insulating film, the diffusion layer conductive film is irradiated with the laser beam 11 as in the first modification of the second embodiment. Since the interlayer insulating film has been dissolved and removed before that, the interlayer insulating film is not affected by film peeling or the like due to the dissolution of the diffusion layer conductive film.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する。スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, blade dicing is performed on the blade dicing area 5 as in the first embodiment. In the blade dicing region 5 in the scribe region 4, the first interlayer insulating film 6 and the second interlayer insulating film 7, which are likely to generate chipping, are removed, so that only the single material semiconductor substrate 1 is cut. Therefore, the possibility of occurrence of chipping failure can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

(第2の実施形態の第6変形例)
本発明の第2の実施形態の第6変形例について図面を参照しながら説明する。
(Sixth Modification of Second Embodiment)
A sixth modification of the second embodiment of the present invention will be described with reference to the drawings.

図14は第2の実施形態の第6変形例に係る半導体装置の断面構成を示しており、回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 14 shows a cross-sectional configuration of a semiconductor device according to a sixth modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2.

図14に示すように、第6変形例に係る半導体装置は、半導体基板1の上に形成された複数の第1の層間絶縁膜6のうち、下層側の第1の層間絶縁膜6であり、通常回路形成に用いられるファイン層に第1のダミーパターン12及び第2のダミーパターン13が形成されていることを特徴とする。   As shown in FIG. 14, the semiconductor device according to the sixth modification is the first interlayer insulating film 6 on the lower layer side among the plurality of first interlayer insulating films 6 formed on the semiconductor substrate 1. The first dummy pattern 12 and the second dummy pattern 13 are formed in a fine layer used for normal circuit formation.

このような構成とすることにより、第1のダミーパターン12及び第2のダミーパターン13を上層側に形成するよりも細かい配置となるようにして、スクライブ領域4を覆うように形成することができるため、レーザ光11による発熱及び溶解反応をより均一に発生させることができる。このため、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、層間絶縁膜の膜剥がれを防止したレーザグルービングを実行することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   By adopting such a configuration, the first dummy pattern 12 and the second dummy pattern 13 can be formed so as to cover the scribe region 4 in a finer arrangement than that formed on the upper layer side. Therefore, heat generation and dissolution reaction due to the laser beam 11 can be generated more uniformly. Therefore, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed in a wide range of the scribe region 4. In this manner, since laser grooving that prevents the interlayer insulating film from peeling off can be performed, it is possible to prevent the interlayer insulating film from peeling off.

なお、半導体基板1と層間絶縁膜との間に拡散層導電膜が形成されていたとしても第2の実施形態の第1変形例と同様に、拡散層導電膜にレーザ光11が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が膜剥がれ等の影響を受けることはない。   Even if the diffusion layer conductive film is formed between the semiconductor substrate 1 and the interlayer insulating film, the diffusion layer conductive film is irradiated with the laser beam 11 as in the first modification of the second embodiment. Since the interlayer insulating film has been dissolved and removed before that, the interlayer insulating film is not affected by film peeling or the like due to the dissolution of the diffusion layer conductive film.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する。スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, blade dicing is performed on the blade dicing area 5 as in the first embodiment. In the blade dicing region 5 in the scribe region 4, the first interlayer insulating film 6 and the second interlayer insulating film 7, which are likely to generate chipping, are removed, so that only the single material semiconductor substrate 1 is cut. Therefore, the possibility of occurrence of chipping failure can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第2の実施形態の第6変形例においては、第1の層間絶縁膜のうちファイン層に相当する下層側の4層に第1のダミーパターン12及び第2のダミーパターン13を形成したが、これに限定されることはなく、下層側の2層のみに第1のダミーパターン12及び第2のダミーパターン13を形成してもよく、また、第1のダミーパターン12と第2のダミーパターン13を形成した第1の層間絶縁膜6の間にダミーパターンが形成されない第1の層間絶縁膜6が形成されていてもよい。   In the sixth modification of the second embodiment, the first dummy pattern 12 and the second dummy pattern 13 are formed in the lower four layers corresponding to the fine layer in the first interlayer insulating film. However, the present invention is not limited to this, and the first dummy pattern 12 and the second dummy pattern 13 may be formed only in the two lower layers, and the first dummy pattern 12 and the second dummy pattern 12 may be formed. A first interlayer insulating film 6 in which no dummy pattern is formed may be formed between the first interlayer insulating films 6 on which the dummy patterns 13 are formed.

(第2の実施形態の第7変形例)
本発明の第2の実施形態の第7変形例について図面を参照しながら説明する。
(Seventh Modification of Second Embodiment)
A seventh modification of the second embodiment of the present invention will be described with reference to the drawings.

図15は第2の実施形態の第7変形例に係る半導体装置の断面構成を示しており、回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 15 shows a cross-sectional configuration of a semiconductor device according to a seventh modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2.

図15に示すように、第7変形例に係る半導体装置は、半導体基板1の上に形成された複数の第1の層間絶縁膜6のスクライブ領域4において、ブレードダイシング領域5を除くシールリング3に近接した部分、すなわち、ブレードダイシング領域5を挟んだ両側に第1のダミーパターン12及び第2のダミーパターン13が形成された構成であり、ブレードダイシング領域5を含むダミーパターンが形成されない領域は、上層側の第1の層間絶縁膜6ほど大きいことを特徴とする。   As shown in FIG. 15, the semiconductor device according to the seventh modification includes the seal ring 3 excluding the blade dicing region 5 in the scribe region 4 of the plurality of first interlayer insulating films 6 formed on the semiconductor substrate 1. The first dummy pattern 12 and the second dummy pattern 13 are formed on the portions adjacent to each other, that is, on both sides of the blade dicing region 5, and the region where the dummy pattern including the blade dicing region 5 is not formed is The upper interlayer insulating film 6 is larger in size.

このような構成とすることにより、スクライブ領域4のレーザ光11による溶解は、レーザ光11を照射する部分の第1の層間絶縁膜6及び第2の層間絶縁膜7にレーザ光11を吸収する材料がほとんど存在しない。また、レーザ光11による発熱反応の解放方向が半導体基板1と反対側であるため、半導体基板1を傷つけないレーザグルービングが実現できる。   With such a configuration, dissolution of the scribe region 4 with the laser light 11 absorbs the laser light 11 into the first interlayer insulating film 6 and the second interlayer insulating film 7 in the portion irradiated with the laser light 11. There is almost no material. Further, since the release direction of the exothermic reaction by the laser beam 11 is opposite to the semiconductor substrate 1, laser grooving that does not damage the semiconductor substrate 1 can be realized.

したがって、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、層間絶縁膜の膜剥がれを防止したレーザグルービングを実行することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   Therefore, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed in a wide range of the scribe region 4. In this manner, since laser grooving that prevents the interlayer insulating film from peeling off can be performed, it is possible to prevent the interlayer insulating film from peeling off.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する。スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, blade dicing is performed on the blade dicing area 5 as in the first embodiment. In the blade dicing region 5 in the scribe region 4, the first interlayer insulating film 6 and the second interlayer insulating film 7, which are likely to generate chipping, are removed, so that only the single material semiconductor substrate 1 is cut. Therefore, the possibility of occurrence of chipping failure can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第2の実施形態の第7変形例においてはスクライブ領域4におけるブレードダイシング領域5を避けて第1のダミーパターン12及び第2のダミーパターン13を形成したが、この構成に限定されることはなく、複数のダミーパターン又は平板状のダミーパターンを用いて、ブレードダイシング領域5を除くスクライブ領域4を覆えばよい。   In the seventh modification of the second embodiment, the first dummy pattern 12 and the second dummy pattern 13 are formed while avoiding the blade dicing area 5 in the scribe area 4, but the present invention is limited to this configuration. Instead, a plurality of dummy patterns or flat dummy patterns may be used to cover the scribe area 4 except for the blade dicing area 5.

また、第2の実施形態の第7変形例においてはスクライブ領域4における層間絶縁膜が複数の層から形成されているが、これに代えて、図16に示すように、第1の層間絶縁膜6及び第2の層間絶縁膜7が1層ずつ形成された層間絶縁膜であっても良い。   In the seventh modification of the second embodiment, the interlayer insulating film in the scribe region 4 is formed of a plurality of layers. Instead, as shown in FIG. 16, the first interlayer insulating film 6 and the second interlayer insulating film 7 may be an interlayer insulating film formed one by one.

(第2の実施形態の第8変形例)
本発明の第2の実施形態の第8変形例について図面を参照しながら説明する。
(Eighth Modification of Second Embodiment)
An eighth modification of the second embodiment of the present invention will be described with reference to the drawings.

図17は第2の実施形態の第8変形例に係る半導体装置の断面構成を示しており、回路領域2同士の間に設けられたスクライブ領域4を示している。   FIG. 17 shows a cross-sectional configuration of a semiconductor device according to an eighth modification of the second embodiment, and shows a scribe region 4 provided between the circuit regions 2.

図17に示すように、第8変形例に係る半導体装置は、半導体基板1の上に形成された複数の第1の層間絶縁膜6のうち上層側に形成された第1の層間絶縁膜6に、レーザグルービング領域5全体を覆う第3のダミーパターン15が形成されていることを特徴とする。   As shown in FIG. 17, the semiconductor device according to the eighth modification includes a first interlayer insulating film 6 formed on the upper layer side among the plurality of first interlayer insulating films 6 formed on the semiconductor substrate 1. In addition, a third dummy pattern 15 covering the entire laser grooving region 5 is formed.

このような構成とすることにより、レーザグルービング工程で照射されるレーザ光11を第1の層間絶縁膜6に形成された第3のダミーパターン15で確実に遮断することができる。レーザ光11によって、第1の層間絶縁膜6の上層側より第3のダミーパターン15の溶解反応が進み、順次下層側へ進むため、半導体基板1と層間絶縁膜との間に形成された拡散層導電膜にレーザ光11が到達する時には、上層の層間絶縁膜が除去されていることになる。このため、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができる。このように、層間絶縁膜の膜剥がれを防止したレーザグルービングを実行することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   With such a configuration, the laser beam 11 irradiated in the laser grooving process can be reliably blocked by the third dummy pattern 15 formed in the first interlayer insulating film 6. The diffusion reaction formed between the semiconductor substrate 1 and the interlayer insulating film because the dissolution reaction of the third dummy pattern 15 proceeds from the upper layer side of the first interlayer insulating film 6 by the laser beam 11 and proceeds to the lower layer side sequentially. When the laser beam 11 reaches the layer conductive film, the upper interlayer insulating film is removed. Therefore, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed in a wide range of the scribe region 4. In this manner, since laser grooving that prevents the interlayer insulating film from peeling off can be performed, it is possible to prevent the interlayer insulating film from peeling off.

なお、半導体基板1と層間絶縁膜との間に拡散層導電膜が形成されていたとしても第2の実施形態の第1変形例と同様に、拡散層導電膜にレーザ光11が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が膜剥がれ等の影響を受けることはない。   Even if the diffusion layer conductive film is formed between the semiconductor substrate 1 and the interlayer insulating film, the diffusion layer conductive film is irradiated with the laser beam 11 as in the first modification of the second embodiment. Since the interlayer insulating film has been dissolved and removed before that, the interlayer insulating film is not affected by film peeling or the like due to the dissolution of the diffusion layer conductive film.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する。スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, blade dicing is performed on the blade dicing area 5 as in the first embodiment. In the blade dicing region 5 in the scribe region 4, the first interlayer insulating film 6 and the second interlayer insulating film 7, which are likely to generate chipping, are removed, so that only the single material semiconductor substrate 1 is cut. Therefore, the possibility of occurrence of chipping failure can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第8変形例では、第1の層間絶縁膜6の上層側の5層に第3のダミーパターン15を形成したが、5層に限定されることはなく、また、上層側に第3のダミーパターン15を形成しない第1の層間絶縁膜があり、連続した層に形成されていなくてもよい。また、第2の層間絶縁膜7に形成されていてもよい。   In the eighth modification, the third dummy pattern 15 is formed in five layers on the upper layer side of the first interlayer insulating film 6, but is not limited to five layers, and the third dummy pattern 15 is formed on the upper layer side. There is a first interlayer insulating film that does not form the dummy pattern 15 and may not be formed in a continuous layer. Further, it may be formed on the second interlayer insulating film 7.

また、第2の実施形態の第8変形例においてはスクライブ領域4における層間絶縁膜が複数の層から形成されているが、これに代えて、図18に示すように、第1の層間絶縁膜6及び第2の層間絶縁膜7が1層ずつ形成された層間絶縁膜であっても良い。   Further, in the eighth modification of the second embodiment, the interlayer insulating film in the scribe region 4 is formed of a plurality of layers, but instead of this, as shown in FIG. 18, the first interlayer insulating film 6 and the second interlayer insulating film 7 may be an interlayer insulating film formed one by one.

(第3の実施形態)
本発明の第3の実施形態について図面を参照しながら説明する。以下に示す実施例において、第1の実施形態と同一の構成要素については、同一の符号を付すことにより説明を省略する。第3の実施形態は、スクライブ領域4にダミービア16からなるダミーパターンを形成する構成である。
(Third embodiment)
A third embodiment of the present invention will be described with reference to the drawings. In the following examples, the same components as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted. In the third embodiment, a dummy pattern including dummy vias 16 is formed in the scribe region 4.

図19は第3の実施形態に係る半導体装置を示しており、互いに隣り合う回路領域2同士の間に設けられたスクライブ領域4の断面構成を示している。   FIG. 19 shows a semiconductor device according to the third embodiment, and shows a cross-sectional configuration of a scribe region 4 provided between circuit regions 2 adjacent to each other.

図19に示すように、第3の実施形態に係る半導体装置は、複数の層間絶縁膜6に形成された複数のダミービア16からなるダミーパターンが形成されており、平面的にみて、スクライブ領域4、特にブレードダイシング領域5にダミービア16が形成されていない部分がないようにダミーパターンが形成されている。   As shown in FIG. 19, in the semiconductor device according to the third embodiment, a dummy pattern including a plurality of dummy vias 16 formed in a plurality of interlayer insulating films 6 is formed. In particular, the dummy pattern is formed so that there is no portion where the dummy via 16 is not formed in the blade dicing region 5.

このように、平面的にみて、スクライブ領域4が覆われるようにダミービア16を形成すると、スクライブ領域4がダミービア16を構成する導電性材料によって覆われるため、レーザグルービング時のレーザ光11が導電性材料によって遮蔽される。従って、レーザグルービング工程を行う際に、レーザ光11が複数の層からなるダミーパターンに吸収されることになり、レーザ光11がダミーパターンに吸収されることに伴って熱が発生するため、層間絶縁膜の溶解が起こる。なお、導電性材料としては、銅、アルミニウム又はタングステン等が用いられる。   As described above, when the dummy via 16 is formed so as to cover the scribe region 4 in a plan view, the scribe region 4 is covered with the conductive material constituting the dummy via 16, so that the laser light 11 at the time of laser grooving is conductive. Shielded by material. Therefore, when the laser grooving process is performed, the laser beam 11 is absorbed by a dummy pattern including a plurality of layers, and heat is generated as the laser beam 11 is absorbed by the dummy pattern. Dissolution of the insulating film occurs. Note that copper, aluminum, tungsten, or the like is used as the conductive material.

層間絶縁膜が溶解することは、第2の実施形態と同様であり、第1の層間絶縁膜6及び第2の層間絶縁膜7における上層側の位置で溶解が発生し、溶解部が昇華除去されて、順次拡大するため、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   The dissolution of the interlayer insulating film is the same as in the second embodiment, and the dissolution occurs at the position on the upper layer side of the first interlayer insulating film 6 and the second interlayer insulating film 7, and the dissolved portion is removed by sublimation. In order to enlarge sequentially, uniform dissolution by the laser light 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed in a wide range of the scribe region 4. Generation of peeling of the insulating film can be prevented.

ダミービア16からダミーパターンを形成すると、配線パターンからダミーパターンを形成する場合と比較して、配線の厚さよりもビアの高さの方が小さいため、ダミーパターンを細かく形成することができるので均一性を向上させることができる。ダミービア16からなるダミーパターンは、レーザ光の照射時に熱伝導の均一性を向上させることができるため、効率よくレーザグルービング工程を実施することができる。   When the dummy pattern is formed from the dummy via 16, the height of the via is smaller than the thickness of the wiring as compared with the case where the dummy pattern is formed from the wiring pattern. Can be improved. Since the dummy pattern formed of the dummy vias 16 can improve the uniformity of heat conduction when irradiated with laser light, the laser grooving process can be performed efficiently.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing area 5, the first interlayer insulating film 6 that is likely to generate chipping in the blade dicing area 5 in the scribe area 4 is used. Since the second interlayer insulating film 7 is removed, only the single-material semiconductor substrate 1 needs to be cut, so that the possibility of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、スクライブ領域4に形成されるダミーパターンを構成するダミービア16は、回路領域2にダマシンプロセス等を用いてビアパターンを形成する工程と同時に同一材料を用いて形成することができる。   The dummy via 16 constituting the dummy pattern formed in the scribe region 4 can be formed using the same material simultaneously with the step of forming the via pattern in the circuit region 2 using a damascene process or the like.

また、第3の実施形態においては、第1の層間絶縁膜6のみにダミービア16を形成したが、第2の層間絶縁膜7にダミービア16を形成してもよい。   In the third embodiment, the dummy via 16 is formed only in the first interlayer insulating film 6, but the dummy via 16 may be formed in the second interlayer insulating film 7.

なお、第2の実施形態の第1変形例のように、図示は省略するが、半導体基板と層間絶縁膜との間に拡散層導電膜が形成されていてもよい。レーザグルービング時に拡散層導電膜にレーザ光が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が影響を受けることはない。   Although illustration is omitted as in the first modification of the second embodiment, a diffusion layer conductive film may be formed between the semiconductor substrate and the interlayer insulating film. Since the interlayer insulating film is dissolved and removed before the diffusion layer conductive film is irradiated with laser light during laser grooving, the interlayer insulating film is not affected by the dissolution of the diffusion layer conductive film.

(第4の実施形態)
本発明の第4の実施形態について図面を参照しながら説明する。以下に示す実施例において、第1の実施形態と同一の構成要素については、同一の符号を付すことにより説明を省略する。第4の実施形態は、スクライブ領域4にダミー配線及びダミービアからなるダミーパターンを形成する構成である。
(Fourth embodiment)
A fourth embodiment of the present invention will be described with reference to the drawings. In the following examples, the same components as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted. In the fourth embodiment, a dummy pattern including dummy wirings and dummy vias is formed in the scribe region 4.

図20は第4の実施形態に係る半導体装置を示しており、互いに隣り合う回路領域2同士の間に設けられたスクライブ領域4の断面構成を示している。   FIG. 20 shows a semiconductor device according to the fourth embodiment, and shows a cross-sectional configuration of a scribe region 4 provided between circuit regions 2 adjacent to each other.

図20に示すように、第4の実施形態に係る半導体装置は、複数の層間絶縁膜6及び複数の層間絶縁膜7にダミー配線17及びダミービア16からなるダミーパターンが形成されており、ダミー配線17同士はダミービア16によって接続されている。また、平面的にみて、スクライブ領域4、特にブレードダイシング領域5にダミーパターンが形成されていない部分がないようにダミー配線17及びダミービア16が形成されている。   As shown in FIG. 20, in the semiconductor device according to the fourth embodiment, dummy patterns including dummy wirings 17 and dummy vias 16 are formed in the plurality of interlayer insulating films 6 and the plurality of interlayer insulating films 7. 17 are connected by a dummy via 16. Further, in a plan view, the dummy wiring 17 and the dummy via 16 are formed so that there is no portion where the dummy pattern is not formed in the scribe region 4, particularly the blade dicing region 5.

このように、平面的にみて、スクライブ領域4が覆われるようにダミー配線17及びダミービア16を形成すると、スクライブ領域4がダミー配線17及びダミービア16を構成する導電性材料によって覆われるため、レーザグルービング時のレーザ光11が導電性材料によって遮蔽される。従って、レーザグルービング工程を行う際に、レーザ光11がダミー配線17及びダミービア16に吸収されることになり、レーザ光11がダミー配線17及びダミービア16に吸収されることに伴って熱が発生するため、層間絶縁膜の溶解を容易に起こすことができる。なお、導電性材料としては、銅、アルミニウム又はタングステン等が用いられる。   As described above, when the dummy wiring 17 and the dummy via 16 are formed so as to cover the scribe region 4 in a plan view, the scribe region 4 is covered with the conductive material constituting the dummy wiring 17 and the dummy via 16. The laser beam 11 is shielded by the conductive material. Therefore, when the laser grooving process is performed, the laser light 11 is absorbed by the dummy wiring 17 and the dummy via 16, and heat is generated as the laser light 11 is absorbed by the dummy wiring 17 and the dummy via 16. Therefore, the interlayer insulating film can be easily dissolved. Note that copper, aluminum, tungsten, or the like is used as the conductive material.

層間絶縁膜が溶解することは、第2の実施形態と同様であり、第1の層間絶縁膜6及び第2の層間絶縁膜7における上層側の位置で溶解が発生し、溶解部が昇華除去されて、順次拡大されるため、スクライブ領域4の広い範囲で、レーザ光11による均一な溶解すなわち第1の層間絶縁膜6及び第2の層間絶縁膜7の除去を実施することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   The dissolution of the interlayer insulating film is the same as in the second embodiment, and the dissolution occurs at the position on the upper layer side of the first interlayer insulating film 6 and the second interlayer insulating film 7, and the dissolved portion is removed by sublimation. Since the enlarging is performed sequentially, uniform dissolution by the laser beam 11, that is, removal of the first interlayer insulating film 6 and the second interlayer insulating film 7 can be performed in a wide range of the scribe region 4. Generation of peeling of the interlayer insulating film can be prevented.

また、ダミー配線17とダミービア16とが接続された構成であるため、熱伝導性が良い。このため、レーザ光11による層間絶縁膜の溶解性が向上して、溶解部の均質化を図ることができる。   Further, since the dummy wiring 17 and the dummy via 16 are connected, the thermal conductivity is good. For this reason, the solubility of the interlayer insulation film by the laser beam 11 is improved, and the melted portion can be homogenized.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing area 5, the first interlayer insulating film 6 that is likely to generate chipping in the blade dicing area 5 in the scribe area 4 is used. Since the second interlayer insulating film 7 is removed, only the single-material semiconductor substrate 1 needs to be cut, so that the possibility of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、スクライブ領域4に形成されるダミー配線17及びダミービア16は、回路領域2にダマシンプロセス等を用いて配線パターン及びビアパターンを形成する工程と同時に同一材料を用いて形成することができる。   The dummy wiring 17 and the dummy via 16 formed in the scribe region 4 can be formed using the same material simultaneously with the step of forming the wiring pattern and the via pattern in the circuit region 2 using a damascene process or the like.

なお、第2の実施形態の第1変形例のように、図示は省略するが、半導体基板と層間絶縁膜との間に拡散層導電膜が形成されていてもよい。レーザグルービング時に拡散層導電膜にレーザ光が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が影響を受けることはない。   Although illustration is omitted as in the first modification of the second embodiment, a diffusion layer conductive film may be formed between the semiconductor substrate and the interlayer insulating film. Since the interlayer insulating film is dissolved and removed before the diffusion layer conductive film is irradiated with laser light during laser grooving, the interlayer insulating film is not affected by the dissolution of the diffusion layer conductive film.

(第4の実施形態の第1変形例)
本発明の第4の実施形態の第1変形例について、図面を参照しながら説明する。第4の実施形態の第1変形例は、スクライブ領域4のうち特にブレードダイシング領域5にダミー配線17及びダミービア16からなるダミーパターンが形成されていることを特徴とする。
(First Modification of Fourth Embodiment)
A first modification of the fourth embodiment of the present invention will be described with reference to the drawings. The first modification of the fourth embodiment is characterized in that a dummy pattern including a dummy wiring 17 and a dummy via 16 is formed in the blade dicing area 5 in the scribe area 4.

図21は第4の実施形態の第1変形例に係る半導体装置を示しており、互いに隣り合う回路領域2同士の間に設けられたスクライブ領域4の断面構成を示している。   FIG. 21 shows a semiconductor device according to a first modification of the fourth embodiment, and shows a cross-sectional configuration of a scribe region 4 provided between circuit regions 2 adjacent to each other.

図21に示すように、第4の実施形態の第1変形例に係る半導体装置は、スクライブ領域4全体にダミー配線が形成され、スクライブ領域4におけるブレードダイシング領域5でダミー配線17同士をダミービア16によって接続するように形成された構成である。   As shown in FIG. 21, in the semiconductor device according to the first modification of the fourth embodiment, dummy wirings are formed in the entire scribe region 4, and the dummy wirings 17 are connected to the dummy vias 16 in the blade dicing region 5 in the scribe region 4. It is the structure formed so that it may connect by.

このような構成とすることにより、レーザ光11により溶解されるスクライブ領域4、特にブレードダイシング領域5は、導電性材料からなるダミー配線17及びダミービア16が形成されているため、熱伝導性が良い。従って、レーザ光11による層間絶縁膜の溶解性が向上するため、溶解部の均質化を図ることができる。また、レーザ光11による均一な層間絶縁膜の除去を実施することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。また、スクライブ領域にダミーパターンが形成されることによるブレードダイシング時の影響を抑制することができる。   With such a configuration, the scribe region 4, particularly the blade dicing region 5, which is melted by the laser light 11, has the dummy wirings 17 and the dummy vias 16 made of a conductive material, and therefore has good thermal conductivity. . Therefore, the solubility of the interlayer insulating film by the laser beam 11 is improved, so that the melted portion can be homogenized. In addition, since the uniform interlayer insulating film can be removed by the laser beam 11, it is possible to prevent the interlayer insulating film from peeling off. Moreover, the influence at the time of blade dicing by forming a dummy pattern in a scribe area | region can be suppressed.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing area 5, the first interlayer insulating film 6 that is likely to generate chipping in the blade dicing area 5 in the scribe area 4 is used. Since the second interlayer insulating film 7 is removed, only the single-material semiconductor substrate 1 needs to be cut, so that the possibility of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第4の実施形態の第1変形例も第2の実施形態の第1変形例のように、図示は省略するが、半導体基板と層間絶縁膜との間に拡散層導電膜が形成されていてもよい。レーザグルービング時に拡散層導電膜にレーザ光が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が影響を受けることはない。   Although the first modified example of the fourth embodiment is not shown in the figure as in the first modified example of the second embodiment, a diffusion layer conductive film is formed between the semiconductor substrate and the interlayer insulating film. It may be. Since the interlayer insulating film is dissolved and removed before the diffusion layer conductive film is irradiated with laser light during laser grooving, the interlayer insulating film is not affected by the dissolution of the diffusion layer conductive film.

また、第4の実施形態の第1変形例においては、スクライブ領域4の全体にダミー配線17を形成し、ブレードダイシング領域5でダミー配線17同士をダミービア16によって接続するように形成したが、これに代えて、スクライブ領域4の全体にダミービア16を形成し、ブレードダイシング領域5にダミー配線17を形成してダミービア16によって接続してもよい。すなわち、ブレードダイシング領域5においてダミー配線17及びダミービア16を形成して、平面的にみて、ダミー配線17又はダミービア16の形成されない領域がないようにし、且つダミー配線17とダミービア16とを接続していれば、同様の効果を得ることができる。   Further, in the first modification of the fourth embodiment, the dummy wirings 17 are formed in the entire scribe region 4 and the dummy wirings 17 are connected to each other by the dummy vias 16 in the blade dicing region 5. Instead, the dummy via 16 may be formed in the entire scribe region 4, the dummy wiring 17 may be formed in the blade dicing region 5, and the dummy via 16 may be connected. That is, the dummy wiring 17 and the dummy via 16 are formed in the blade dicing area 5 so that there is no area where the dummy wiring 17 or the dummy via 16 is not formed in a plan view, and the dummy wiring 17 and the dummy via 16 are connected. If it is, the same effect can be acquired.

(第4の実施形態の第2変形例)
本発明の第4の実施形態の第2変形例について、図面を参照しながら説明する。第4の実施形態の第2変形例は、スクライブ領域4のうち特にブレードダイシング領域5における層間絶縁膜の上層にダミー配線17及びダミービア16からなるダミーパターンが形成されていることを特徴とする。
(Second modification of the fourth embodiment)
A second modification of the fourth embodiment of the present invention will be described with reference to the drawings. The second modification of the fourth embodiment is characterized in that a dummy pattern including dummy wirings 17 and dummy vias 16 is formed in an upper layer of an interlayer insulating film in the scribe region 4, particularly in the blade dicing region 5.

図22は第4の実施形態の第2変形例に係る半導体装置を示しており、互いに隣り合う回路領域2同士の間に設けられたスクライブ領域4の断面構成を示している。   FIG. 22 shows a semiconductor device according to a second modification of the fourth embodiment, and shows a cross-sectional configuration of a scribe region 4 provided between circuit regions 2 adjacent to each other.

図22に示すように、第4の実施形態の第2変形例に係る半導体装置は、スクライブ領域4全体にダミー配線が形成され、スクライブ領域4内のブレードダイシング領域5における層間絶縁膜の上層でダミー配線17同士をダミービア16によって接続するように形成された構成である。   As shown in FIG. 22, in the semiconductor device according to the second modification of the fourth embodiment, dummy wiring is formed in the entire scribe region 4, and the upper layer of the interlayer insulating film in the blade dicing region 5 in the scribe region 4. In this configuration, the dummy wirings 17 are connected to each other by a dummy via 16.

このような構成とすることにより、レーザ光11により溶解されるスクライブ領域4、特にブレードダイシング領域5における層間絶縁膜の上層には、導電性材料からなるダミー配線17及びダミービア16が形成されているため、熱伝導性が良い。図示は簡略化しているが、層間絶縁膜は、一般的に上層ほど膜厚であるため、ブレードダイシング領域5における上層にダミー配線17及びダミービア16を形成すれば、レーザ光11による層間絶縁膜の溶解は、上層から下層へと順次拡大するため、スクライブ領域4の広い範囲で、層間絶縁膜を均一に溶解することができる。従って、レーザ光11による層間絶縁膜の溶解性が向上するため、溶解部の均質化を図ることができる。また、レーザ光11による均一な層間絶縁膜の除去を実施することができるため、層間絶縁膜の膜剥がれの発生を防止することができる。   With such a configuration, dummy wirings 17 and dummy vias 16 made of a conductive material are formed in the upper layer of the interlayer insulating film in the scribe region 4, particularly the blade dicing region 5, which is melted by the laser beam 11. Therefore, heat conductivity is good. Although the illustration is simplified, since the interlayer insulating film is generally thicker in the upper layer, if the dummy wiring 17 and the dummy via 16 are formed in the upper layer in the blade dicing region 5, the interlayer insulating film by the laser beam 11 is formed. Since dissolution gradually expands from the upper layer to the lower layer, the interlayer insulating film can be uniformly dissolved in a wide range of the scribe region 4. Therefore, the solubility of the interlayer insulating film by the laser beam 11 is improved, so that the melted portion can be homogenized. In addition, since the uniform interlayer insulating film can be removed with the laser beam 11, it is possible to prevent the interlayer insulating film from peeling off.

その後、第1の実施形態と同様に、ブレードダイシング領域5に対してブレードダイシングを実施する際に、スクライブ領域4内のブレードダイシング領域5においては、チッピングが発生しやすい第1の層間絶縁膜6及び第2の層間絶縁膜7が除去されているため、単一材料の半導体基板1のみを切削すればよいので、チッピング不良が起きる可能性を非常に低くすることができる。したがって、回路領域2を半導体基板1から切り出す個片化工程で生じるチッピング不良を防止することができる。   Thereafter, as in the first embodiment, when blade dicing is performed on the blade dicing area 5, the first interlayer insulating film 6 that is likely to generate chipping in the blade dicing area 5 in the scribe area 4 is used. Since the second interlayer insulating film 7 is removed, only the single-material semiconductor substrate 1 needs to be cut, so that the possibility of chipping defects can be greatly reduced. Accordingly, it is possible to prevent chipping defects that occur in the singulation process of cutting out the circuit region 2 from the semiconductor substrate 1.

なお、第4の実施形態の第2変形例も第2の実施形態の第1変形例のように、図示は省略するが、半導体基板と層間絶縁膜との間に拡散層導電膜が形成されていてもよい。レーザグルービング時に拡散層導電膜にレーザ光が照射されるよりも前に層間絶縁膜の溶解及び除去が起きているため、拡散層導電膜の溶解により層間絶縁膜が影響を受けることはない。   Although the second modified example of the fourth embodiment is not shown in the figure as in the first modified example of the second embodiment, a diffusion layer conductive film is formed between the semiconductor substrate and the interlayer insulating film. It may be. Since the interlayer insulating film is dissolved and removed before the diffusion layer conductive film is irradiated with laser light during laser grooving, the interlayer insulating film is not affected by the dissolution of the diffusion layer conductive film.

また、第4の実施形態の第2変形例においては、スクライブ領域4の全体にダミー配線17を形成し、ブレードダイシング領域5における層間絶縁膜の上層でダミー配線17同士をダミービア16によって接続するように形成したが、これに代えて、スクライブ領域4の全体にダミービア16を形成し、ブレードダイシング領域5における上層にダミー配線17を形成してダミービア16によって接続してもよい。すなわち、ブレードダイシング領域5の上層にダミー配線17及びダミービア16を形成して、平面的にみて、ダミー配線17又はダミービア16の形成されない領域がないようにし、且つダミー配線17とダミービア16とを接続していれば、同様の効果を得ることができる。   In the second modification of the fourth embodiment, dummy wirings 17 are formed over the entire scribe region 4, and the dummy wirings 17 are connected to each other by dummy vias 16 in the upper layer of the interlayer insulating film in the blade dicing region 5. However, instead of this, a dummy via 16 may be formed in the entire scribe region 4 and a dummy wiring 17 may be formed in an upper layer in the blade dicing region 5 to be connected by the dummy via 16. That is, the dummy wiring 17 and the dummy via 16 are formed in the upper layer of the blade dicing area 5 so that there is no area where the dummy wiring 17 or the dummy via 16 is not formed in a plan view, and the dummy wiring 17 and the dummy via 16 are connected. If so, the same effect can be obtained.

本発明に係る半導体装置は、スクライブ領域の広い範囲で、レーザグルービングによる均一な層間膜の除去、層間膜の膜剥がれの防止、及びダイシング時の層間膜の膜剥がれの防止ができ、多層配線構造を有する半導体装置等に有用である。   The semiconductor device according to the present invention can remove a uniform interlayer film by laser grooving, prevent the interlayer film from peeling off, and prevent the interlayer film from peeling off at the time of dicing, and has a multi-layer wiring structure. It is useful for semiconductor devices having

本発明の第1実施形態に係るウェハレベルの半導体装置の平面図である。1 is a plan view of a wafer level semiconductor device according to a first embodiment of the present invention. 本発明の第1実施形態に係る半導体装置のスクライブ領域を示す平面図である。It is a top view which shows the scribe area | region of the semiconductor device which concerns on 1st Embodiment of this invention. 図2のIII−III線における断面図である。It is sectional drawing in the III-III line of FIG. 本発明の第1実施形態に係る半導体装置におけるスクライブ領域にレーザグルービング処理を実施した断面図である。It is sectional drawing which performed the laser grooving process to the scribe area | region in the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置のスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置におけるスクライブ領域を示す平面図であり、(a)は第1のダミーパターンが形成された第1の層間絶縁膜を示し、(b)は第2のダミーパターンが形成された第1の層間絶縁膜を示す平面図である。It is a top view which shows the scribe area | region in the semiconductor device which concerns on the 2nd Embodiment of this invention, (a) shows the 1st interlayer insulation film in which the 1st dummy pattern was formed, (b) is 2nd It is a top view which shows the 1st interlayer insulation film in which this dummy pattern was formed. 図6のVI−VI線における断面図である。It is sectional drawing in the VI-VI line of FIG. 本発明の第2の実施形態に係る半導体装置におけるスクライブ領域にレーザフルービング処理を実施した断面図である。It is sectional drawing which implemented the laser proofing process to the scribe area | region in the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態の第1変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 1st modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第2変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 2nd modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第3変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 3rd modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第4変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 4th modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第5変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 5th modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第6変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 6th modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第7変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 7th modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第7変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 7th modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第8変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 8th modification of the 2nd Embodiment of this invention. 本発明の第2の実施形態の第8変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 8th modification of the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態の第1変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 1st modification of the 4th Embodiment of this invention. 本発明の第4の実施形態の第2変形例に係る半導体装置におけるスクライブ領域を示す断面図である。It is sectional drawing which shows the scribe area | region in the semiconductor device which concerns on the 2nd modification of the 4th Embodiment of this invention. (a)は従来例に係る半導体装置におけるスクライブ領域を示す平面図であり、(b)は(a)のXVIb−XVIb線における断面図である。(A) is a top view which shows the scribe area | region in the semiconductor device which concerns on a prior art example, (b) is sectional drawing in the XVIb-XVIb line | wire of (a).

符号の説明Explanation of symbols

1 半導体基板
2 回路領域
3 シールリング
4 スクライブ領域
5 ブレードダイシング領域
6 第1の層間絶縁膜
7 第2の層間絶縁膜
8a 第1の保護膜
8b 第2の保護膜
9 埋め込み膜
10 樹脂保護膜
11 レーザ光
12 第1のダミーパターン
13 第2のダミーパターン
14 拡散層導電膜
15 第3のダミーパターン
16 ダミービア
17 ダミー配線
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Circuit area 3 Seal ring 4 Scribe area 5 Blade dicing area 6 1st interlayer insulation film 7 2nd interlayer insulation film 8a 1st protective film 8b 2nd protective film 9 Embedded film 10 Resin protective film 11 Laser beam 12 First dummy pattern 13 Second dummy pattern 14 Diffusion layer conductive film 15 Third dummy pattern 16 Dummy via 17 Dummy wiring

Claims (17)

半導体基板と、
前記半導体基板に設けられた拡散層導電膜と、
前記半導体基板の上に積層された層間絶縁膜と、
前記層間絶縁膜に設けられた配線パターン及びビアパターンとからなる半導体装置であって、
前記半導体基板に形成された複数の回路領域と、
前記回路領域の周囲に形成され、前記各回路領域を分離するスクライブ領域とを備え、
前記拡散層導電膜は、前記スクライブ領域のうちの少なくともレーザ光が照射される領域に形成されていないことを特徴とする半導体装置。
A semiconductor substrate;
A diffusion layer conductive film provided on the semiconductor substrate;
An interlayer insulating film stacked on the semiconductor substrate;
A semiconductor device comprising a wiring pattern and a via pattern provided in the interlayer insulating film,
A plurality of circuit regions formed in the semiconductor substrate;
A scribe region formed around the circuit region and separating each circuit region;
The semiconductor device according to claim 1, wherein the diffusion layer conductive film is not formed in at least a region of the scribe region irradiated with laser light.
前記拡散層導電膜は、前記スクライブ領域の全体にわたって形成されていないことを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the diffusion layer conductive film is not formed over the entire scribe region. 前記スクライブ領域には前記配線パターン及びビアパターンが形成されていないことを特徴とする請求項1又は2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the wiring pattern and the via pattern are not formed in the scribe region. 前記スクライブ領域は、該スクライブ領域の中心線近傍領域を除く領域に、前記配線パターン又は前記ビアパターンが形成されており、前記スクライブ領域に形成される前記配線パターン又は前記ビアパターンが前記中心線近傍領域を跨ぐ距離は、前記層間絶縁膜のうち上層側ほど大きいことを特徴とする請求項1又は2に記載の半導体装置。   In the scribe region, the wiring pattern or the via pattern is formed in a region excluding the region near the center line of the scribe region, and the wiring pattern or the via pattern formed in the scribe region is in the vicinity of the center line. 3. The semiconductor device according to claim 1, wherein a distance straddling the region is larger toward an upper layer side of the interlayer insulating film. 半導体基板と、
前記半導体基板に設けられた拡散層導電膜と、
前記半導体基板上に積層された複数の層間絶縁膜と、
前記層間絶縁膜に設けられた配線パターン及びビアパターンとからなる半導体装置であって、
前記半導体基板に形成された複数の回路領域と、
前記回路領域の周囲に形成され、前記各回路領域を分離するスクライブ領域とを備え、
前記スクライブ領域は、平面的にみて、前記スクライブ領域のうちの少なくともレーザ光が照射される領域が、複数の前記層間絶縁膜に形成されたそれぞれの前記配線パターン及び前記ビアパターンのいずれか一方によって覆われていることを特徴とする半導体装置。
A semiconductor substrate;
A diffusion layer conductive film provided on the semiconductor substrate;
A plurality of interlayer insulating films stacked on the semiconductor substrate;
A semiconductor device comprising a wiring pattern and a via pattern provided in the interlayer insulating film,
A plurality of circuit regions formed in the semiconductor substrate;
A scribe region formed around the circuit region and separating each circuit region;
In the plan view, the scribe region includes at least one of the scribe regions that is irradiated with the laser beam by any one of the wiring pattern and the via pattern formed on the plurality of interlayer insulating films. A semiconductor device which is covered.
前記スクライブ領域は、平面的にみて、複数の前記層間絶縁膜に形成されたそれぞれの前記配線パターン又は前記ビアパターンによって、前記スクライブ領域の全体が覆われていることを特徴とする請求項5に記載の半導体装置。   6. The scribe region according to claim 5, wherein the scribe region is entirely covered with the wiring patterns or the via patterns formed in the plurality of interlayer insulating films in a plan view. The semiconductor device described. 前記スクライブ領域には、前記拡散層導電膜が形成されていることを特徴とする請求項5又は6に記載の半導体装置。   The semiconductor device according to claim 5, wherein the diffusion layer conductive film is formed in the scribe region. 前記スクライブ領域に形成された複数の前記層間絶縁膜に配置されたそれぞれの前記配線パターン同士は、平面的にみて、少なくとも前記配線パターンの端部が互いに重なり合っていることを特徴とする請求項5から7のいずれか一項に記載の半導体装置。   6. The wiring patterns arranged in the plurality of interlayer insulating films formed in the scribe region have at least ends of the wiring patterns overlapping each other in plan view. 8. The semiconductor device according to any one of 1 to 7. 前記スクライブ領域に形成された複数の前記層間絶縁膜に配置されたそれぞれの前記配線パターン同士は、平面的にみて、前記配線パターンの端部が一致していることを特徴とする請求項5から7のいずれか一項に記載の半導体装置。   6. The wiring patterns arranged in the plurality of interlayer insulating films formed in the scribe region are arranged such that ends of the wiring patterns coincide with each other in plan view. 8. The semiconductor device according to claim 7. 前記スクライブ領域に形成された前記配線パターンは、複数の前記層間絶縁膜のうち上層から2以上の前記層間絶縁膜に形成されていることを特徴とする請求項5から9のいずれか一項に記載の半導体装置。   10. The wiring pattern formed in the scribe region is formed in two or more interlayer insulating films from the upper layer among the plurality of interlayer insulating films. The semiconductor device described. 前記スクライブ領域に形成された前記配線パターンは、複数の前記層間絶縁膜のうち下層から2以上の前記層間絶縁膜に形成されていることを特徴とする請求項5から9のいずれか一項に記載の半導体装置。   The wiring pattern formed in the scribe region is formed in two or more interlayer insulating films from a lower layer among the plurality of interlayer insulating films. The semiconductor device described. 半導体基板と、
前記半導体基板に設けられた拡散層導電膜と、
前記半導体基板上に積層され、配線パターンを有する層間絶縁膜とからなる半導体装置であって、
前記半導体基板に形成された複数の回路領域と、
前記回路領域の周囲に形成され、前記各回路領域を分離するスクライブ領域とを備え、
前記スクライブ領域は、少なくともレーザ光が照射される領域に、平板状の前記配線パターンが形成されていることを特徴とする半導体装置。
A semiconductor substrate;
A diffusion layer conductive film provided on the semiconductor substrate;
A semiconductor device comprising an interlayer insulating film laminated on the semiconductor substrate and having a wiring pattern,
A plurality of circuit regions formed in the semiconductor substrate;
A scribe region formed around the circuit region and separating each circuit region;
The semiconductor device according to claim 1, wherein the scribe region has the flat wiring pattern formed at least in a region irradiated with laser light.
半導体基板と、
前記半導体基板に設けられた拡散層導電膜と、
前記半導体基板上に積層された層間絶縁膜と、
前記層間絶縁膜に設けられた配線パターン及びビアパターンとからなる半導体装置であって、
前記半導体基板に形成された複数の回路領域と、
前記回路領域の周囲に形成され、前記各回路領域を分離するスクライブ領域とを備え、
前記スクライブ領域は、平面的にみて、前記スクライブ領域のうちの少なくともレーザ光が照射される領域が、複数の前記層間絶縁膜に形成されたそれぞれの前記配線パターン及びビアパターンによって覆われていることを特徴とする半導体装置。
A semiconductor substrate;
A diffusion layer conductive film provided on the semiconductor substrate;
An interlayer insulating film stacked on the semiconductor substrate;
A semiconductor device comprising a wiring pattern and a via pattern provided in the interlayer insulating film,
A plurality of circuit regions formed in the semiconductor substrate;
A scribe region formed around the circuit region and separating each circuit region;
The scribe region is, when viewed in plan, at least a region of the scribe region irradiated with laser light is covered with the wiring patterns and via patterns formed on the plurality of interlayer insulating films. A semiconductor device characterized by the above.
前記配線パターン及びビアパターンは、複数の前記層間絶縁膜に形成され、平面的にみて、前記スクライブ領域の全体を覆っていることを特徴とする請求項13に記載の半導体装置。   The semiconductor device according to claim 13, wherein the wiring pattern and the via pattern are formed in the plurality of interlayer insulating films and cover the entire scribe region in plan view. 前記配線パターンは、前記スクライブ領域の全体に形成され、
前記ビアパターンは、前記スクライブ領域の中心線近傍領域における上層のみに形成されていることを特徴とする請求項13に記載の半導体装置。
The wiring pattern is formed over the entire scribe region,
The semiconductor device according to claim 13, wherein the via pattern is formed only in an upper layer in a region near a center line of the scribe region.
前記スクライブ領域には、前記拡散層導電膜が形成されていることを特徴とする請求項13〜15のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 13, wherein the diffusion layer conductive film is formed in the scribe region. 前記配線パターン及びビアパターンは、互いに接続されていることを特徴とする請求項13〜16のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 13, wherein the wiring pattern and the via pattern are connected to each other.
JP2008087906A 2007-10-31 2008-03-28 Semiconductor device Withdrawn JP2009135397A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008087906A JP2009135397A (en) 2007-10-31 2008-03-28 Semiconductor device
US12/137,018 US20090108410A1 (en) 2007-10-31 2008-06-11 Semiconductor device
US12/901,002 US20110024882A1 (en) 2007-10-31 2010-10-08 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007283733 2007-10-31
JP2008087906A JP2009135397A (en) 2007-10-31 2008-03-28 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2009135397A true JP2009135397A (en) 2009-06-18

Family

ID=40615997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008087906A Withdrawn JP2009135397A (en) 2007-10-31 2008-03-28 Semiconductor device

Country Status (2)

Country Link
JP (1) JP2009135397A (en)
CN (1) CN101425517A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218504A (en) * 2008-03-12 2009-09-24 Sanyo Electric Co Ltd Semiconductor device
JP2014033161A (en) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd Method for processing wafer
JP2015507372A (en) * 2012-02-08 2015-03-05 ザイリンクス インコーポレイテッドXilinx Incorporated Stacked die assembly with multiple interposers

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280568A (en) * 2014-06-11 2016-01-27 中芯国际集成电路制造(上海)有限公司 Sealing ring structure and manufacturing method thereof
CN111048470B (en) * 2018-10-15 2023-05-16 华邦电子股份有限公司 Method for manufacturing semiconductor chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218504A (en) * 2008-03-12 2009-09-24 Sanyo Electric Co Ltd Semiconductor device
JP2015507372A (en) * 2012-02-08 2015-03-05 ザイリンクス インコーポレイテッドXilinx Incorporated Stacked die assembly with multiple interposers
JP2014033161A (en) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd Method for processing wafer

Also Published As

Publication number Publication date
CN101425517A (en) 2009-05-06

Similar Documents

Publication Publication Date Title
JP6061726B2 (en) Semiconductor device and semiconductor wafer
TWI262537B (en) Semiconductor device with crack prevention ring and method of manufacture thereof
US20110024882A1 (en) Semiconductor device
US7498660B2 (en) Semiconductor device
JP4222979B2 (en) Semiconductor device
US8907493B2 (en) Semiconductor device and method of manufacturing the same
US20070102791A1 (en) Structure of multi-layer crack stop ring and wafer having the same
US20110156219A1 (en) Semiconductor device
TW201110304A (en) Suppressing fractures in diced integrated circuits
JP2009123734A (en) Semiconductor device, and manufacturing method thereof
JP2007067372A (en) Semiconductor device
JP2006005288A (en) Semiconductor device
JP2008066716A (en) Semiconductor device
JP2009135397A (en) Semiconductor device
JP2013038317A (en) Semiconductor device and substrate
JP2006005011A (en) Semiconductor device
JP5271610B2 (en) Manufacturing method of semiconductor device
JP2011124370A (en) Semiconductor device and method of manufacturing the same
JP4553892B2 (en) Semiconductor device and manufacturing method thereof
JP2009218504A (en) Semiconductor device
TWI571987B (en) Whole wafer edge seal
JP2010225763A (en) Light emitting diode
US20230223358A1 (en) Method for manufacturing integrated circuits from a semiconductor substrate wafer
JP2006147626A (en) Semiconductor device
JP2014017437A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110118

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111018