JP2009134771A - 特定のプロセッサを使ってアトミックなコンペア・アンド・スワップ命令を実行するための技術 - Google Patents
特定のプロセッサを使ってアトミックなコンペア・アンド・スワップ命令を実行するための技術 Download PDFInfo
- Publication number
- JP2009134771A JP2009134771A JP2009072468A JP2009072468A JP2009134771A JP 2009134771 A JP2009134771 A JP 2009134771A JP 2009072468 A JP2009072468 A JP 2009072468A JP 2009072468 A JP2009072468 A JP 2009072468A JP 2009134771 A JP2009134771 A JP 2009134771A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- value
- address
- cas
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 48
- 238000012545 processing Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 52
- 230000006870 function Effects 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 46
- 230000000717 retained effect Effects 0.000 claims description 12
- 238000003672 processing method Methods 0.000 claims description 5
- 238000000348 solid-phase epitaxy Methods 0.000 description 11
- 229920013636 polyphenyl ether polymer Polymers 0.000 description 7
- 238000007726 management method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 101150084989 Speg gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Executing Machine-Instructions (AREA)
Abstract
第1のプロセッサと第2のプロセッサとが異なるサイズのレジスタ・ラインを持つCELLプロセッサにおいて、アトミックなコンペア・アンド・スワップ命令を実行するための技術が必要である。
【解決手段】アトミックなCAS(compare and swap)処理を、第1のプロセッサと第2のプロセッサを持つプロセッサシステムに実装する。第1のプロセッサと第2のプロセッサとはメモリ・アクセス・サイズに係るメモリアクセス能力が異なる。第1のプロセッサは、メインメモリ上のあるアドレスについてCAS処理の実行を第2のプロセッサに指示する。アドレスにおける保持値のサイズは、第2のプロセッサの最大メモリ転送サイズ以下であり、第1のプロセッサの最大メモリ転送サイズよりも大きい。第2のプロセッサは、アトミックにCAS処理を実行し、第1のプロセッサにCAS処理の成否を通知する。
【選択図】図3A
Description
以下の記述においては、例示のために多くの特定的な詳細を含むけれども、本発明の範囲内において、以下の詳細について多くの変形や変更が可能であることは、当業者には理解されるところである。したがって、下記に示す本発明の実施例は、請求項に記載の発明の一般性を失わせるものでも制約を設けるものでもない。
Claims (38)
- メインメモリと、メモリ・アクセス・サイズに係るメモリアクセス能力の異なる第1のプロセッサと第2のプロセッサとを含む2以上のプロセッサを備えるプロセッサシステムにおいてアトミックな処理を実行するためのシステムであって、
第2のプロセッサの最大メモリ転送サイズは第1のプロセッサの最大メモリ転送サイズよりも大きく設定され、CAS(compare and swap)処理の実行時のメモリアドレスにおける保持値のサイズが第2のプロセッサの最大メモリ転送サイズ以下であり、かつ、第1のプロセッサの最大メモリ転送サイズより大きく設定されている場合において、第1のプロセッサから第2のプロセッサに対してメインメモリのアドレスについてCAS処理の実行を指示するための手段と、
第2のプロセッサにアトミックなCAS処理を実行させるための手段と、
第2のプロセッサにCAS処理の成否を第1のプロセッサに通知させるための手段と、を備え、
CAS処理は、
第2のプロセッサに前記アドレスの保持値の予約付き読み出しを実行させるステップと、
第2のプロセッサに前記保持値と1以上の参照パラメータに関する比較処理を実行させるステップと、
比較処理が成功したときに、第2のプロセッサに前記アドレスへの交換値の条件付き書き込みを実行させるステップと、
を含むことを特徴とするシステム。 - 第2のプロセッサに前記保持値と1以上の参照パラメータに関する比較処理を実行させるステップは、前記保持値と前記1以上の参照パラメータについての論理演算を第2のプロセッサに実行させるステップ、を更に備え、
前記論理演算の結果は、真値または偽値のいずれかであることを特徴とする請求項1に記載のシステム。 - 前記論理演算の結果が真値であって、かつ、前記交換値の条件付き書き込みが成功することが、CAS処理の成功を示すことを特徴とする請求項2に記載のシステム。
- 前記論理演算の結果が偽値であって、かつ、前記交換値の条件付き書き込みが成功することが、CAS処理の成功を示すことを特徴とする請求項2に記載のシステム。
- 前記1以上の参照パラメータは単一参照値を含み、前記論理演算は、前記保持値と前記単一参照値との比較結果に基づいて、真値または偽値となることを特徴とする請求項2に記載のシステム。
- 前記1以上の参照パラメータは単一参照値を含み、前記論理演算は、前記保持値が前記単一参照値と等しいときに真値となる論理等価演算であることを特徴とする請求項2に記載のシステム。
- 第1のプロセッサから第2のプロセッサに対して、メインメモリのアドレスについてCAS処理の実行を指示する手段は、第2のプロセッサにアドレス、前記1以上の参照パラメータおよび1以上の交換パラメータを転送する手段、を含むことを特徴とする請求項1に記載のシステム。
- 第1のプロセッサから第2のプロセッサに対して、メインメモリのアドレスについてCAS処理の実行を指示する手段は、第2のプロセッサにアドレス、前記交換値および前記1以上の参照パラメータを転送する手段、を含むことを特徴とする請求項1に記載のシステム。
- 第1のプロセッサから第2のプロセッサに対して、メインメモリのアドレスについてCAS処理の実行を指示する手段は、第2のプロセッサにアドレスと前記保持値のサイズを転送する手段、を含むことを特徴とする請求項1に記載のシステム。
- 第1のプロセッサから第2のプロセッサに対して、メインメモリのアドレスについてCAS処理の実行を指示する手段は、第2のプロセッサにアドレス、前記1以上の参照パラメータ、1以上の交換パラメータを転送する手段を含み、
CAS処理は、前記1以上の交換パラメータにより前記交換値を計算するステップ、を含むことを特徴とする請求項1に記載のシステム。 - 前記保持値と1以上の参照パラメータを比較するステップは、前記保持値が参照値と等しいかを判定するステップ、を含むことを特徴とする請求項1に記載のシステム。
- CAS処理は、
予約付き読み出しの実行から条件付き書き込みの実行までに前記保持値が上書きされていれば、前記保持値の予約付き読み出しを再実行し、更に、前記保持値と1以上の参照値についての比較処理を実行し、比較失敗時には第1のプロセッサに通知することを特徴とする請求項1に記載のシステム。 - CAS処理を実行する手段は、前記交換値を計算するステップ、を含むことを特徴とする請求項1に記載のシステム。
- CAS処理を実行する手段は、前記1以上の交換パラメータにより参照値を計算するステップ、を含むことを特徴とする請求項1に記載のシステム。
- 前記交換値は、前記保持値についての所定関数の実行結果として算出されることを特徴とする請求項1に記載のシステム。
- 前記交換値は、前記保持値と第1のプロセッサが提供する1以上のパラメータについての所定関数の実行結果として算出されることを特徴とする請求項1に記載のシステム。
- 前記交換値は、前記保持値に増分値を加算した値であることを特徴とする請求項1に記載のシステム。
- 第1のプロセッサによりCAS処理を実行指示されるべき第2のプロセッサを指定することを更に含むことを特徴とする請求項1に記載のシステム。
- 第1のプロセッサによりCAS処理を実行指示されるべき第2のプロセッサを指定することを更に含み、前記指定された第2のプロセッサはアトミックにCAS処理を実行することを特徴とする請求項1に記載のシステム。
- メインメモリと、
前記メインメモリに接続される第1のプロセッサと、
前記メインメモリおよび第1のプロセッサに接続される1以上の第2のプロセッサとを備え、
各1以上の第2のプロセッサは結合したローカルストア(Local Store)を含み、
第2のプロセッサの最大メモリ転送サイズが第1のプロセッサの最大メモリ転送サイズよりも大きくなるように第2のプロセッサのメモリ転送サイズと第1のプロセッサのメモリ転送サイズは異なる値に設定され、
メインメモリのアドレスに対するCAS(compare and swap:比較・交換)処理の実行を1以上の第2のプロセッサの1つに指示する第1の命令セットが第1のプロセッサの1以上のレジスタまたはメインメモリに実装され、
CAS処理の実行時のメモリアドレスにおける保持値のサイズは第2のプロセッサの最大メモリ転送サイズ以下で第1のプロセッサの最大メモリ転送サイズよりも大きく設定され、
前記アドレスについてのCAS処理を実行する命令と、CAS処理の成否を第1のプロセッサに通知する命令を含む第2の命令セットが1以上の第2のプロセッサ・ローカルストアの1以上のレジスタまたはメインメモリに実装されたことを特徴とするCELLプロセッサ。 - 前記アドレスについてのCAS処理を実行する命令は、
第2のプロセッサに前記アドレスの保持値の読み出しを実行させる命令と、
第2のプロセッサに前記保持値と1以上の参照パラメータに関する比較処理を実行させる命令と、
比較処理が成功しなかったときに、第1のプロセッサに通知する命令と、
を含むことを特徴とする請求項20に記載のCELLプロセッサ。 - CAS処理における比較処理は、前記保持値と1以上の参照パラメータについての論理演算を含み、
前記論理演算の結果は、真値または偽値のいずれかであることを特徴とする請求項20に記載のCELLプロセッサ。 - 前記論理演算の結果が真値であって、かつ、交換値の条件付き書き込みが成功することが、CAS処理の成功を示すことを特徴とする請求項22に記載のCELLプロセッサ。
- 前記論理演算の結果が偽値であって、かつ、交換値の条件付き書き込みが成功することが、CAS処理の成功を示すことを特徴とする請求項22に記載のCELLプロセッサ。
- 前記論理演算は、前記保持値が単一参照値と等しいときに真値となる論理等価演算であることを特徴とする請求項22に記載のCELLプロセッサ。
- 1以上の第2のプロセッサは特定第2のプロセッサを含み、
前記第1の命令セットは、メインメモリのアドレスに対するCAS処理の実行を特定第2のプロセッサに指示する命令を含むことを特徴とする請求項20に記載のCELLプロセッサ。 - 1以上の第2のプロセッサは特定第2のプロセッサを含み、
前記第1の命令セットは、メインメモリのアドレスに対するCAS処理の実行を特定第2のプロセッサに指示する命令を含み、
特定第2のプロセッサは、そのローカル・ストアに第2の命令セットを実装されることを特徴とする請求項20に記載のCELLプロセッサ。 - 特定第2のプロセッサに第1のプロセッサ補助関数を実装したことを特徴とする請求項27に記載のCELLプロセッサ。
- 第1のプロセッサ補助関数は、memcopy関数を含むことを特徴とする請求項28に記載のCELLプロセッサ。
- CAS処理の実行命令は、
予約付き読み出しの実行から条件付き書き込みの実行までに前記保持値が上書きされていることを条件として実行される条件付き命令のセットを含み、
条件付き命令のセットは、
第2のプロセッサに前記保持値の予約付き読み出しを再実行させる命令と、
第2のプロセッサに前記保持値と1以上の参照値についての比較処理を実行させる命令と、
を含むことを特徴とする請求項20に記載のCELLプロセッサ。 - CAS処理は、交換値を計算するステップを含むことを特徴とする請求項20に記載のCELLプロセッサ。
- CAS処理は、参照値を計算するステップを含むことを特徴とする請求項20に記載のCELLプロセッサ。
- 前記交換値は、前記保持値についての所定関数の実行結果として算出されることを特徴とする請求項31に記載のCELLプロセッサ。
- 前記交換値は、前記保持値と第1のプロセッサが提供する1以上のパラメータについての所定関数の実行結果として算出されることを特徴とする請求項31に記載のCELLプロセッサ。
- 前記交換値は、前記保持値に増分値を加算した値であることを特徴とする請求項31に記載のCELLプロセッサ。
- 第2のプロセッサの最大メモリ転送サイズは128バイトであり、第1のプロセッサの最大メモリ転送サイズは8バイトであることを特徴とする請求項20に記載のCELLプロセッサ。
- メインメモリと、メモリ・アクセス・サイズに係るメモリアクセス能力の異なる第1のプロセッサと第2のプロセッサとを含む2以上のプロセッサを備えるシステムにおいて実行される処理方法であって、
第2のプロセッサの最大メモリ転送サイズは第1のプロセッサの最大メモリ転送サイズよりも大きく設定され、CAS(compare and swap)処理の実行時のメモリアドレスにおける保持値のサイズが第2のプロセッサの最大メモリ転送サイズ以下であり、かつ、第1のプロセッサの最大メモリ転送サイズより大きく設定されている場合において、第1のプロセッサから第2のプロセッサに対してメインメモリのアドレスについてCAS処理の実行を指示するステップと、
第2のプロセッサにアトミックなCAS処理を実行させるステップと、
第2のプロセッサにCAS処理の成否を第1のプロセッサに通知させるステップと、を備え、
CAS処理は、
第2のプロセッサに前記アドレスの保持値の予約付き読み出しを実行させるステップと、
第2のプロセッサに前記保持値と1以上の参照パラメータに関する比較処理を実行させるステップと、
比較処理が成功したときに、第2のプロセッサに前記アドレスへの交換値の条件付き書き込みを実行させるステップと、
を含むことを特徴とするアトミック命令実行方法。 - メインメモリと、メモリ・アクセス・サイズに係るメモリアクセス能力の異なる第1のプロセッサと第2のプロセッサとを含む2以上のプロセッサを備えるシステムにおいてアトミック処理の方法をプロセッサに実現させるための命令を格納した記録媒体であって、前記方法は、
第2のプロセッサの最大メモリ転送サイズは第1のプロセッサの最大メモリ転送サイズよりも大きく設定され、CAS(compare and swap)処理の実行時のメモリアドレスにおける保持値のサイズが第2のプロセッサの最大メモリ転送サイズ以下であり、かつ、第1のプロセッサの最大メモリ転送サイズより大きく設定されている場合において、第1のプロセッサから1以上の第2のプロセッサの1つに対してメインメモリのアドレスについてCAS処理の実行を指示するステップと、
第2のプロセッサにアトミックなCAS処理を実行するステップと、
第2のプロセッサにCAS処理の成否を第1のプロセッサに通知させるステップと、を備え、
CAS処理は、
第2のプロセッサに前記アドレスの保持値の予約付き読み出しを実行させるステップと、
第2のプロセッサに前記保持値と1以上の参照パラメータに関する比較処理を実行させるステップと、
比較処理が成功したときに、第2のプロセッサに前記アドレスへの交換値の条件付き書き込みを実行させるステップと、
を含むことを特徴とする記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/291,307 | 2005-12-01 | ||
US11/291,307 US7509463B2 (en) | 2005-12-01 | 2005-12-01 | Cell processor atomic compare and swap using dedicated synergistic processor element |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323851A Division JP4309420B2 (ja) | 2005-12-01 | 2006-11-30 | 特定のspeを使ってcellプロセッサのアトミックなコンペア・アンド・スワップ命令を実行するための技術 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009134771A true JP2009134771A (ja) | 2009-06-18 |
JP2009134771A5 JP2009134771A5 (ja) | 2012-02-02 |
JP4977159B2 JP4977159B2 (ja) | 2012-07-18 |
Family
ID=38175139
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323851A Active JP4309420B2 (ja) | 2005-12-01 | 2006-11-30 | 特定のspeを使ってcellプロセッサのアトミックなコンペア・アンド・スワップ命令を実行するための技術 |
JP2009072468A Active JP4977159B2 (ja) | 2005-12-01 | 2009-03-24 | 特定のプロセッサを使ってアトミックなコンペア・アンド・スワップ命令を実行するための技術 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323851A Active JP4309420B2 (ja) | 2005-12-01 | 2006-11-30 | 特定のspeを使ってcellプロセッサのアトミックなコンペア・アンド・スワップ命令を実行するための技術 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7509463B2 (ja) |
JP (2) | JP4309420B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010151167A1 (en) * | 2009-06-25 | 2010-12-29 | Intel Corporation | Optimizing code using a bi-endian compiler |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7472261B2 (en) * | 2005-11-08 | 2008-12-30 | International Business Machines Corporation | Method for performing externally assisted calls in a heterogeneous processing complex |
US7509463B2 (en) * | 2005-12-01 | 2009-03-24 | Sony Computer Entertainment, Inc. | Cell processor atomic compare and swap using dedicated synergistic processor element |
US8024521B2 (en) * | 2007-03-13 | 2011-09-20 | Sony Computer Entertainment Inc. | Atomic operation on non-standard sized data using external cache |
US7934063B2 (en) * | 2007-03-29 | 2011-04-26 | International Business Machines Corporation | Invoking externally assisted calls from an isolated environment |
US8291174B2 (en) | 2007-08-15 | 2012-10-16 | Micron Technology, Inc. | Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same |
US8055852B2 (en) | 2007-08-15 | 2011-11-08 | Micron Technology, Inc. | Memory device and method having on-board processing logic for facilitating interface with multiple processors, and computer system using same |
US7822911B2 (en) | 2007-08-15 | 2010-10-26 | Micron Technology, Inc. | Memory device and method with on-board cache system for facilitating interface with multiple processors, and computer system using same |
CN101398803B (zh) * | 2007-09-28 | 2011-04-06 | 国际商业机器公司 | 管理数据移动的方法和使用该方法的细胞宽带引擎处理器 |
US8055856B2 (en) * | 2008-03-24 | 2011-11-08 | Nvidia Corporation | Lock mechanism to enable atomic updates to shared memory |
US8095769B2 (en) * | 2008-08-19 | 2012-01-10 | Freescale Semiconductor, Inc. | Method for address comparison and a device having address comparison capabilities |
JP5300005B2 (ja) * | 2008-11-28 | 2013-09-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スレッド実行制御方法、およびシステム |
US8996845B2 (en) * | 2009-12-22 | 2015-03-31 | Intel Corporation | Vector compare-and-exchange operation |
US10026458B2 (en) * | 2010-10-21 | 2018-07-17 | Micron Technology, Inc. | Memories and methods for performing vector atomic memory operations with mask control and variable data length and data unit size |
EP2742032B1 (en) | 2011-08-08 | 2015-05-06 | Tfchem | Gem-difluorinated c-isopropylgalactoside derivates |
US20140250442A1 (en) * | 2013-03-01 | 2014-09-04 | Advanced Micro Devices, Inc. | Conditional Notification Mechanism |
US9411663B2 (en) * | 2013-03-01 | 2016-08-09 | Advanced Micro Devices, Inc. | Conditional notification mechanism |
GB2512086A (en) | 2013-03-20 | 2014-09-24 | Ibm | Transaction capable queuing |
GB2570161B (en) * | 2018-01-16 | 2020-03-25 | Advanced Risc Mach Ltd | Simulation of exclusive instructions |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6285372A (ja) * | 1985-10-09 | 1987-04-18 | Nec Corp | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 |
JPH04233653A (ja) * | 1990-07-13 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 速度差が大きい協同プロセッサ間のメッセージ・キュー処理 |
JPH07311741A (ja) * | 1994-05-11 | 1995-11-28 | Internatl Business Mach Corp <Ibm> | 並列計算機システム |
JPH0922397A (ja) * | 1995-07-07 | 1997-01-21 | Hitachi Ltd | 並列計算機 |
JP2004348734A (ja) * | 2003-05-22 | 2004-12-09 | Internatl Business Mach Corp <Ibm> | 非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 |
JP2005166056A (ja) * | 2003-12-01 | 2005-06-23 | Sony Computer Entertainment Inc | マルチタスク処理方法および装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU645785B2 (en) | 1990-01-05 | 1994-01-27 | Maspar Computer Corporation | Parallel processor memory system |
JPH0954761A (ja) | 1995-08-15 | 1997-02-25 | Sony Corp | デイジタル信号処理装置及び情報処理システム |
US5864738A (en) * | 1996-03-13 | 1999-01-26 | Cray Research, Inc. | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller |
US5835925A (en) * | 1996-03-13 | 1998-11-10 | Cray Research, Inc. | Using external registers to extend memory reference capabilities of a microprocessor |
FR2754925B1 (fr) * | 1996-10-18 | 1998-11-20 | Bull Sa | Operation atomique sur memoire distante et dispositif permettant d'effectuer cette operation |
US6880071B2 (en) * | 2001-04-09 | 2005-04-12 | Sun Microsystems, Inc. | Selective signalling of later reserve location memory fault in compound compare and swap |
US7274706B1 (en) * | 2001-04-24 | 2007-09-25 | Syrus Ziai | Methods and systems for processing network data |
US7502826B2 (en) * | 2003-03-27 | 2009-03-10 | Hewlett-Packard Development Company, L.P. | Atomic operations |
US7398368B2 (en) | 2005-12-01 | 2008-07-08 | Sony Computer Entertainment Inc. | Atomic operation involving processors with different memory transfer operation sizes |
US7509463B2 (en) | 2005-12-01 | 2009-03-24 | Sony Computer Entertainment, Inc. | Cell processor atomic compare and swap using dedicated synergistic processor element |
-
2005
- 2005-12-01 US US11/291,307 patent/US7509463B2/en active Active
-
2006
- 2006-11-30 JP JP2006323851A patent/JP4309420B2/ja active Active
-
2009
- 2009-01-28 US US12/361,301 patent/US8171235B2/en active Active
- 2009-03-24 JP JP2009072468A patent/JP4977159B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6285372A (ja) * | 1985-10-09 | 1987-04-18 | Nec Corp | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 |
JPH04233653A (ja) * | 1990-07-13 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 速度差が大きい協同プロセッサ間のメッセージ・キュー処理 |
JPH07311741A (ja) * | 1994-05-11 | 1995-11-28 | Internatl Business Mach Corp <Ibm> | 並列計算機システム |
JPH0922397A (ja) * | 1995-07-07 | 1997-01-21 | Hitachi Ltd | 並列計算機 |
JP2004348734A (ja) * | 2003-05-22 | 2004-12-09 | Internatl Business Mach Corp <Ibm> | 非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 |
JP2005166056A (ja) * | 2003-12-01 | 2005-06-23 | Sony Computer Entertainment Inc | マルチタスク処理方法および装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010151167A1 (en) * | 2009-06-25 | 2010-12-29 | Intel Corporation | Optimizing code using a bi-endian compiler |
RU2515546C2 (ru) * | 2009-06-25 | 2014-05-10 | Интел Корпорейшн | Оптимизации кода с использованием компилятора с двумя порядками следования байтов |
US8910114B2 (en) | 2009-06-25 | 2014-12-09 | Intel Corporation | Optimizing code using a bi-endian compiler |
Also Published As
Publication number | Publication date |
---|---|
JP2007157142A (ja) | 2007-06-21 |
US20070143551A1 (en) | 2007-06-21 |
US20090138675A1 (en) | 2009-05-28 |
JP4309420B2 (ja) | 2009-08-05 |
US7509463B2 (en) | 2009-03-24 |
JP4977159B2 (ja) | 2012-07-18 |
US8171235B2 (en) | 2012-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4977159B2 (ja) | 特定のプロセッサを使ってアトミックなコンペア・アンド・スワップ命令を実行するための技術 | |
US9753854B1 (en) | Memory controller load balancing with configurable striping domains | |
JP5876458B2 (ja) | Simdベクトルの同期 | |
US6141734A (en) | Method and apparatus for optimizing the performance of LDxL and STxC interlock instructions in the context of a write invalidate protocol | |
JP4421561B2 (ja) | ハイブリッドdmaキュー及びdmaテーブルのデータ処理方法、装置及びシステム | |
US6665749B1 (en) | Bus protocol for efficiently transferring vector data | |
JP4719655B2 (ja) | ネットワーク上におけるプロセッサ制御技術 | |
JP4130465B2 (ja) | メモリ転送処理サイズが異なるプロセッサに関してアトミックな処理を実行するための技術 | |
US20050055536A1 (en) | Compiler instructions for vector transfer unit | |
US10671530B1 (en) | High-speed and memory-efficient flow cache for network flow processors | |
US8037271B2 (en) | Method and system for performing memory copy function | |
JPH1185618A (ja) | 仮想メモリ変換を制御する方法 | |
US6704833B2 (en) | Atomic transfer of a block of data | |
US8024521B2 (en) | Atomic operation on non-standard sized data using external cache | |
US20030135717A1 (en) | Method and apparatus for transferring vector data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20111214 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4977159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |