JP2009133762A - Semiconductor device and its test method - Google Patents

Semiconductor device and its test method Download PDF

Info

Publication number
JP2009133762A
JP2009133762A JP2007311023A JP2007311023A JP2009133762A JP 2009133762 A JP2009133762 A JP 2009133762A JP 2007311023 A JP2007311023 A JP 2007311023A JP 2007311023 A JP2007311023 A JP 2007311023A JP 2009133762 A JP2009133762 A JP 2009133762A
Authority
JP
Japan
Prior art keywords
semiconductor device
current
conversion circuit
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007311023A
Other languages
Japanese (ja)
Inventor
Norihiko Matsumura
典彦 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2007311023A priority Critical patent/JP2009133762A/en
Publication of JP2009133762A publication Critical patent/JP2009133762A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique which can perform a power-source current test by a semiconductor device as an object to be tested without using a current measuring unit of a tester. <P>SOLUTION: The semiconductor device comprises: a current/voltage conversion circuit (a resistor 103 and an amplifier 104) provided between a power-source terminal 108 and an internal circuit element; an analog/digital conversion circuit (ADC) 305; a built-in memory 304; and an arithmetic circuit 303. A test pattern is input into each input terminal of the semiconductor device 101 to operate the semiconductor device 101. The current/voltage conversion circuit converts the current passing between the power-source terminal 108 and the internal circuit element into voltage. The analog/digital conversion circuit 305 converts the output voltage of the current/voltage conversion circuit into a digital value. The built-in memory 304 stores the digital value. The arithmetic circuit 303 compares the digital value stored in the built-in memory 304 to a criterion value, and the comparison result is output from the output terminal of the semiconductor device 101. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置およびその試験方法に関し、特に、半導体装置の電源電流テスト方式に属し、ソフトウエアスタンバイ、IDDQ試験、Sleep試験等、パターンの動作中/非動作中に拘わらずテストパターンの任意のサイクルにて電源電流測定を行う試験において、電源電流測定自体をテスタではなく半導体装置自身に実施させる試験用機構、及び電源電流試験手法に関する。   The present invention relates to a semiconductor device and a test method thereof, and in particular, belongs to a power supply current test system for a semiconductor device, and can arbitrarily set a test pattern regardless of whether the pattern is operating or not, such as software standby, IDDQ test, and sleep test. The present invention relates to a test mechanism that allows a semiconductor device itself to perform power supply current measurement, not a tester, and a power supply current test method.

従来、半導体装置の電源電流試験を行う際、次のような手法をとっていた。   Conventionally, when performing a power supply current test of a semiconductor device, the following method has been employed.

(1)テストパターンで半導体装置を動作させ、テスタ本体側の電源電流測定機構により電源電流の測定を行う。電流測定ポイントは、テストパターンとは別にテスタ側が制御して電流を測定する。   (1) The semiconductor device is operated with the test pattern, and the power source current is measured by the power source current measuring mechanism on the tester body side. The current measurement point is controlled by the tester separately from the test pattern, and the current is measured.

(2)テスト治工具上の半導体装置電源とテスタ電源の間に抵抗を挿入し、その抵抗の両端の電位差を測る機構を設け、半導体装置動作時の電源電流を測定する。IDDQ試験を実現するためには、治具上に別途回路が必要な場合があった。   (2) A resistance is inserted between the semiconductor device power supply and the tester power supply on the test jig, and a mechanism for measuring the potential difference between both ends of the resistance is provided to measure the power supply current when the semiconductor device operates. In order to realize the IDDQ test, a separate circuit may be necessary on the jig.

なお、このようなLSIの電源電流試験に関する技術としては、例えば、特許文献1及び非特許文献1に記載される技術などが挙げられる。
特開平9−264921号公報 「第9章ダイナミック電流試験、第10章スタンバイ電流試験」TDLプログラミングガイド(MANUAL NO.8350501−10)、株式会社アドバンテスト
In addition, as a technique regarding such a power supply current test of an LSI, for example, techniques described in Patent Document 1 and Non-Patent Document 1 can be cited.
Japanese Patent Laid-Open No. 9-264921 “Chapter 9 Dynamic Current Test, Chapter 10 Standby Current Test” TDL Programming Guide (MANUAL No. 8350501-10), Advantest Corporation

ところで、前記のような半導体装置の電源電流試験の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。   By the way, as a result of examination of the power source current test technique of the semiconductor device as described above by the present inventor, the following has been clarified.

例えば、電源電流の測定は、テストパターンで制御せず、テストプログラム等で制御するため、電源電流の測定に時間がかかる。また、半導体装置動作時の電源電流測定は、独立した試験として実行する必要がある。さらに、SCAN、AC−LBIST、メモリBIST等の縮退/遅延故障の診断とは異なり、テスト規格を基づいて電源電流試験を半導体装置自身に自己診断させることができない。   For example, since the measurement of the power supply current is not controlled by the test pattern but by the test program or the like, it takes time to measure the power supply current. Further, the power supply current measurement during the operation of the semiconductor device needs to be executed as an independent test. Furthermore, unlike the diagnosis of degeneracy / delay failure such as SCAN, AC-LBIST, and memory BIST, the power supply current test cannot be self-diagnosed by the semiconductor device itself based on the test standard.

そこで、本発明の目的は、テスタの電流測定ユニットを使わずに、試験対象の半導体装置自身により電源電流試験を行うことができる技術を提供することにある。   Accordingly, an object of the present invention is to provide a technique capable of performing a power supply current test by a semiconductor device to be tested itself without using a current measuring unit of a tester.

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される実施例のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the embodiments disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、代表的な実施例による半導体装置は、電源端子または接地端子と内部回路素子との間に設けられた電流/電圧変換回路と、アナログ/デジタル変換回路と、メモリと、演算回路とを有するものである。そして、半導体装置の各入力端子にテストパターンを入力し、半導体装置を動作させる。電流/電圧変換回路が、電源端子または接地端子と内部回路素子との間を流れる電流を電圧に変換する。アナログ/デジタル変換回路が、電流/電圧変換回路の出力電圧をデジタル値に変換する。メモリが、そのデジタル値を記憶する。演算回路が、メモリに記憶されたデジタル値と判定基準値とを比較する。その比較結果が半導体装置の出力端子から出力される。この出力をもって、パス/フェイル判定を行う。この機能により、テスタ側の電流測定ユニットを利用せずに電源電流測定がファンクションパターンの実行という形式で実現可能となる。   That is, a semiconductor device according to a typical embodiment includes a current / voltage conversion circuit, an analog / digital conversion circuit, a memory, and an arithmetic circuit provided between a power supply terminal or a ground terminal and an internal circuit element. Is. Then, a test pattern is input to each input terminal of the semiconductor device to operate the semiconductor device. The current / voltage conversion circuit converts a current flowing between the power supply terminal or the ground terminal and the internal circuit element into a voltage. The analog / digital conversion circuit converts the output voltage of the current / voltage conversion circuit into a digital value. A memory stores the digital value. The arithmetic circuit compares the digital value stored in the memory with the determination reference value. The comparison result is output from the output terminal of the semiconductor device. With this output, pass / fail judgment is performed. With this function, power supply current measurement can be realized in the form of execution of a function pattern without using a current measurement unit on the tester side.

本願において開示される実施例のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   The effects obtained by the representative ones of the embodiments disclosed in the present application will be briefly described as follows.

(1)半導体装置の電源電流試験を、ファンクション試験と同時にできるので、テスタの電流測定ユニットを用いた試験が不要になり、テスト時間が短縮される。   (1) Since the power supply current test of the semiconductor device can be performed simultaneously with the function test, the test using the tester's current measurement unit becomes unnecessary, and the test time is shortened.

(2)IDDQ試験を行う際、治具上に測定用の回路を付加する必要がない。   (2) When performing the IDDQ test, there is no need to add a measurement circuit on the jig.

(3)動作時の電源電流測定値に基づいて半導体装置の動作を制御することが可能になる。   (3) The operation of the semiconductor device can be controlled based on the power supply current measurement value during operation.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

まず、本発明の特徴を分かりやすくするために、本発明の前提技術と比較して説明する。   First, in order to make the features of the present invention easier to understand, the present invention will be described in comparison with the prerequisite technology of the present invention.

(前提技術)
図3は本発明の前提技術による半導体装置およびその試験装置の構成を示す図、図4は図3に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。
(Prerequisite technology)
FIG. 3 is a diagram showing a configuration of a semiconductor device and its test apparatus according to the premise technique of the present invention, and FIG. 4 is a flowchart showing a power source current test process of the semiconductor device in the test apparatus shown in FIG.

まず、図3により、前提技術による半導体装置の構成の一例を説明する。前提技術による半導体装置301は、例えばLSI(Large Scale Integrated circuitの略)とされ、周知の半導体製造技術によって1個の半導体基板上に形成されている。半導体装置301は、例えば、アナログ入力制御回路302と、演算回路303と、内蔵メモリ304と、アナログ/デジタル変換回路(ADC)305と、スイッチ(SW)306,307などから構成されている。演算回路303、内蔵メモリ304およびアナログ/デジタル変換回路305は、内部バスに接続されている。また、半導体装置301は、複数のアナログ入力端子(アナログ入力0〜N)を有し、アナログ入力制御回路302とスイッチ306,307により一つのアナログ入力が選択され、アナログ入力端子から入力されたアナログ信号が、アナログ/デジタル変換回路305によりデジタルデータに変換される。   First, an example of the configuration of the semiconductor device according to the base technology will be described with reference to FIG. The semiconductor device 301 according to the base technology is, for example, an LSI (abbreviation of Large Scale Integrated Circuit), and is formed on one semiconductor substrate by a well-known semiconductor manufacturing technology. The semiconductor device 301 includes, for example, an analog input control circuit 302, an arithmetic circuit 303, a built-in memory 304, an analog / digital conversion circuit (ADC) 305, switches (SW) 306 and 307, and the like. The arithmetic circuit 303, the built-in memory 304, and the analog / digital conversion circuit 305 are connected to an internal bus. Further, the semiconductor device 301 has a plurality of analog input terminals (analog inputs 0 to N), one analog input is selected by the analog input control circuit 302 and the switches 306 and 307, and the analog input is input from the analog input terminal. The signal is converted into digital data by the analog / digital conversion circuit 305.

また、図3には示していないが、半導体装置301内には、多数の内部回路素子(論理回路等)があり、半導体装置301の電源端子308から各内部回路素子に電源が供給される。なお、アナログ/デジタル変換回路305の基準電源についても記載を省略している。   Although not shown in FIG. 3, the semiconductor device 301 includes a large number of internal circuit elements (such as logic circuits), and power is supplied to each internal circuit element from a power supply terminal 308 of the semiconductor device 301. Note that the reference power source of the analog / digital conversion circuit 305 is also omitted.

次に、図3および図4を参照して、半導体装置301の電源電流試験の方法を説明する。テスタ等の半導体試験装置309において、半導体装置301の電源電流試験を行う際、半導体装置301の電源端子308に電流計310と電源311を接続する。そして、半導体試験装置309から半導体装置301の各入力端子に対してテストパターンを入力する。   Next, with reference to FIG. 3 and FIG. 4, a power source current test method for the semiconductor device 301 will be described. In a semiconductor test apparatus 309 such as a tester, when performing a power supply current test of the semiconductor device 301, an ammeter 310 and a power supply 311 are connected to the power supply terminal 308 of the semiconductor device 301. Then, a test pattern is input from the semiconductor test apparatus 309 to each input terminal of the semiconductor device 301.

図4において、ステップS401とステップS405は、テストパターンで行う処理である。また、ステップS402〜ステップS404は、半導体試験装置309(テスタ本体)側で行われる処理である。   In FIG. 4, step S401 and step S405 are processes performed with a test pattern. Steps S402 to S404 are processes performed on the semiconductor test apparatus 309 (tester body) side.

まず、ステップS401で、半導体装置301の各入力端子に対してテストパターンを入力して、電流測定パターンの実行を行う。次に、ステップS402で、電流計310を用いて半導体試験装置309(テスタ)による電流測定を行う。次に、ステップS403で、電流値の読み取りを行う。次に、ステップS404で、読み取った電流値の判定を行う。次に、ステップS405で、電流測定パターンの停止処理を行う。   First, in step S401, a test pattern is input to each input terminal of the semiconductor device 301 to execute a current measurement pattern. Next, in step S <b> 402, current measurement is performed by the semiconductor test apparatus 309 (tester) using the ammeter 310. Next, in step S403, the current value is read. Next, in step S404, the read current value is determined. Next, in step S405, a current measurement pattern stop process is performed.

以上のようにして、テストパターンで半導体装置301を動作させ、半導体試験装置309側の電源電流測定機構により、半導体装置301の電源電流測定を行う。   As described above, the semiconductor device 301 is operated with the test pattern, and the power source current of the semiconductor device 301 is measured by the power source current measuring mechanism on the semiconductor test device 309 side.

(実施の形態)
図1は本発明の一実施の形態による半導体装置およびその試験装置の構成を示す図、図2は図1に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。
(Embodiment)
FIG. 1 is a diagram showing a configuration of a semiconductor device and a test apparatus thereof according to an embodiment of the present invention, and FIG. 2 is a flowchart showing a power source current test process of the semiconductor device in the test apparatus shown in FIG.

まず、図1により、本実施の形態による半導体装置の構成の一例を説明する。本実施の形態の半導体装置101は、例えばLSI(Large Scale Integrated circuitの略)とされ、周知の半導体製造技術によって1個の半導体基板上に形成されている。半導体装置101は、前記前提技術による半導体装置301に対して、電源電流測定回路102を付加したものである。電源電流測定回路102は、例えば、抵抗値が数オーム程度の抵抗103と、増幅器104と、スイッチ(SW)105,106,107などから構成されている。   First, an example of the configuration of the semiconductor device according to the present embodiment will be described with reference to FIG. The semiconductor device 101 of the present embodiment is, for example, an LSI (abbreviation for Large Scale Integrated Circuit), and is formed on a single semiconductor substrate by a known semiconductor manufacturing technique. The semiconductor device 101 is obtained by adding a power supply current measuring circuit 102 to the semiconductor device 301 according to the above-described prerequisite technology. The power supply current measuring circuit 102 includes, for example, a resistor 103 having a resistance value of about several ohms, an amplifier 104, switches (SW) 105, 106, and 107.

半導体装置101の電源端子108は、電源電流測定回路102のスイッチ105,106の一方の端子に接続されている。スイッチ105の他方の端子は、抵抗103の一方の端子と増幅器104の一方の入力端子に接続されている。抵抗103の他方の端子は、増幅器104の他方の入力端子に接続されている。抵抗103と増幅器104により、電源端子108と内部回路素子との間を流れる電流を電圧に変換する電流/電圧変換回路を構成している。増幅器104の出力はスイッチ107の一方の端子に接続されている。スイッチ107の他方の端子はアナログ/デジタル変換回路(ADC)305の入力端子に接続されている。スイッチ107の制御端子はアナログ入力制御回路302に接続され、アナログ入力制御回路302によりスイッチ107の短絡/遮断が制御される。スイッチ105の制御端子はインバータを介して、またスイッチ106の制御端子は直接に、半導体装置101の電流測定経路選択の端子にそれぞれ接続されており、電流測定経路選択の端子により排他的にスイッチ105,106の短絡/遮断が制御される。スイッチ105が短絡されることにより、電源電流測定回路102が有効になる。   The power supply terminal 108 of the semiconductor device 101 is connected to one terminal of the switches 105 and 106 of the power supply current measuring circuit 102. The other terminal of the switch 105 is connected to one terminal of the resistor 103 and one input terminal of the amplifier 104. The other terminal of the resistor 103 is connected to the other input terminal of the amplifier 104. The resistor 103 and the amplifier 104 constitute a current / voltage conversion circuit that converts a current flowing between the power supply terminal 108 and the internal circuit element into a voltage. The output of the amplifier 104 is connected to one terminal of the switch 107. The other terminal of the switch 107 is connected to an input terminal of an analog / digital conversion circuit (ADC) 305. The control terminal of the switch 107 is connected to the analog input control circuit 302, and the analog input control circuit 302 controls the short circuit / cutoff of the switch 107. The control terminal of the switch 105 is connected to the current measurement path selection terminal of the semiconductor device 101 via the inverter, and the control terminal of the switch 106 is directly connected to the switch 105 exclusively by the current measurement path selection terminal. 106 are controlled. When the switch 105 is short-circuited, the power supply current measuring circuit 102 becomes effective.

図1には示していないが、半導体装置101内には、多数の内部回路素子(論理回路等)があり、半導体装置101の電源端子108から各内部回路素子に電源が供給される。スイッチ106の他方の端子は、各内部回路素子に接続され、電流測定経路選択の端子によりスイッチ106側が選択されたときは、スイッチ106を介して各内部回路素子に対して電源が供給される。抵抗103の他方の端子は、各内部回路素子に接続され、電流測定経路選択の端子によりスイッチ105側が選択されたときは、スイッチ105と抵抗103を介して各内部回路素子に対して電源が供給される。   Although not shown in FIG. 1, there are a large number of internal circuit elements (such as logic circuits) in the semiconductor device 101, and power is supplied to each internal circuit element from the power supply terminal 108 of the semiconductor device 101. The other terminal of the switch 106 is connected to each internal circuit element, and when the switch 106 side is selected by the current measurement path selection terminal, power is supplied to each internal circuit element via the switch 106. The other terminal of the resistor 103 is connected to each internal circuit element. When the switch 105 side is selected by the current measurement path selection terminal, power is supplied to each internal circuit element via the switch 105 and the resistor 103. Is done.

すなわち、半導体装置101上の内部回路素子(CMOS素子等)の電源ソース側、又は接地(GND)側に低い抵抗値の抵抗103を挟み、抵抗103の両端の電圧差異を基に電流測定を行う電源電流測定回路102を設ける。   That is, a resistor 103 having a low resistance value is sandwiched between a power source side or a ground (GND) side of an internal circuit element (CMOS element or the like) on the semiconductor device 101, and current measurement is performed based on a voltage difference between both ends of the resistor 103. A power supply current measuring circuit 102 is provided.

予めテスタ等から内蔵メモリ304(またはレジスタ等)に電流判定基準値を読み込む。テストパターンにより電源電流測定回路102を有効にした上で、テストパターンを実行し、電源電流測定回路102から測定されたデータを内蔵メモリ304へ転送する。そして、演算回路303により、電流判定基準値と測定データを比較し、その結果を半導体装置101の外部端子へ出力する。この出力をもって、半導体装置のパス/フェイル判定を行う。この機能により、テスタ側の電流測定ユニットを利用せずに電流測定がファンクションパターンの実行という形式で実現可能となる。   The current determination reference value is read in advance from a tester or the like into the built-in memory 304 (or register or the like). The test pattern is executed after enabling the power supply current measurement circuit 102 with the test pattern, and the data measured from the power supply current measurement circuit 102 is transferred to the built-in memory 304. Then, the arithmetic circuit 303 compares the current determination reference value with the measurement data, and outputs the result to the external terminal of the semiconductor device 101. With this output, the pass / fail judgment of the semiconductor device is performed. With this function, current measurement can be realized in the form of execution of a function pattern without using a current measurement unit on the tester side.

次に、図1および図2を参照して、半導体装置101の電源電流試験の方法を説明する。 図2において、ステップS201〜ステップS206は、テストパターンにより半導体装置101の内部で行われる処理である。   Next, with reference to FIG. 1 and FIG. 2, a power source current test method for the semiconductor device 101 will be described. In FIG. 2, steps S201 to S206 are processes performed inside the semiconductor device 101 by the test pattern.

半導体装置101の電源端子と内部回路素子(CMOS素子等)の電源ノードとの経路について、電流経路A(スイッチ106介して接続)、電流経路B(スイッチ105と抵抗103を直列に経由)の2経路を設ける。スイッチ105,106により、電流経路A,Bを排他選択できるものとする。そして、電源電流を測定しない場合は電流経路Aを有効とする。   Regarding the path between the power supply terminal of the semiconductor device 101 and the power supply node of the internal circuit element (CMOS element or the like), 2 of current path A (connected through the switch 106) and current path B (via switch 105 and the resistor 103 in series) Establish a route. It is assumed that the current paths A and B can be exclusively selected by the switches 105 and 106. When the power supply current is not measured, the current path A is validated.

半導体装置101の電源電流を測定する場合は、テスタ等の半導体試験装置109において、半導体装置101の電源端子108に電源111を接続する。そして、半導体試験装置109から半導体装置101の各入力端子に対してテストパターンを入力する。   When measuring the power supply current of the semiconductor device 101, the power supply 111 is connected to the power supply terminal 108 of the semiconductor device 101 in the semiconductor test device 109 such as a tester. Then, a test pattern is input from the semiconductor test device 109 to each input terminal of the semiconductor device 101.

まず、ステップS201で、電流経路Bの経路を有効とする。すなわち、半導体装置101の電流測定経路選択端子112により、スイッチ105を短絡にして、電源電流測定回路102を有効にする。   First, in step S201, the current path B is validated. That is, the switch 105 is short-circuited by the current measurement path selection terminal 112 of the semiconductor device 101 to enable the power supply current measurement circuit 102.

次に、ステップS202で、半導体装置101の外部から試験判定基準値を内蔵メモリ304に書込む。または、判定基準値相当を参照できるレジスタ等を半導体装置101に実装する。   Next, in step S202, the test determination reference value is written into the built-in memory 304 from the outside of the semiconductor device 101. Alternatively, a register or the like that can refer to the determination reference value equivalent is mounted on the semiconductor device 101.

次に、ステップS203で、テストパターンにより電流測定向けの動作を実行し、抵抗103、増幅器104、アナログ/デジタル変換回路305等により半導体装置101の電流の測定を行う。その際、増幅器104とアナログ/デジタル変換回路305の間のスイッチ107を短絡にする。また、アナログ/デジタル変換回路305へ電流測定タイミングを指示する。   Next, in step S203, an operation for current measurement is executed according to the test pattern, and the current of the semiconductor device 101 is measured by the resistor 103, the amplifier 104, the analog / digital conversion circuit 305, and the like. At that time, the switch 107 between the amplifier 104 and the analog / digital conversion circuit 305 is short-circuited. In addition, the current / measurement timing is instructed to the analog / digital conversion circuit 305.

次に、ステップS204で、アナログ/デジタル変換回路305から出力されたデジタル値変換済みデータの電流測定データを内蔵メモリ304に書込む。   In step S204, the current measurement data of the digital value converted data output from the analog / digital conversion circuit 305 is written into the built-in memory 304.

次に、ステップS205で、内蔵メモリ304に書込まれた、電流測定データと判定基準値を読み出して、演算回路303で比較し判定処理を行う。または、判定基準値を参照できるレジスタ等を基に、アナログ/デジタル変換回路305から読み出したデータと比較し判定処理を行う。   Next, in step S205, the current measurement data and the determination reference value written in the built-in memory 304 are read out and compared by the arithmetic circuit 303 to perform determination processing. Alternatively, a determination process is performed by comparing with data read from the analog / digital conversion circuit 305 based on a register or the like that can refer to the determination reference value.

最後に、ステップS206で、演算回路303で比較した判定結果を半導体装置(LSI)101の出力端子から出力する。半導体装置101の動作切り替えに利用する場合は、判定結果を基に半導体装置の動作を制御する。例えば、過剰な電源電流に起因する熱暴走を防止するため、測定した電源電流が判定基準値を超えた場合は、スタンバイモード等に切り替える処理を行う。   Finally, in step S206, the determination result compared by the arithmetic circuit 303 is output from the output terminal of the semiconductor device (LSI) 101. When used for switching the operation of the semiconductor device 101, the operation of the semiconductor device is controlled based on the determination result. For example, in order to prevent thermal runaway due to an excessive power supply current, when the measured power supply current exceeds a determination reference value, a process of switching to a standby mode or the like is performed.

したがって、本実施の形態による半導体装置およびその試験方法によれば、小規模な電源電流測定回路102を付加するだけで、チップサイズを増大させることなく、半導体装置自身に電源電流の測定を行わせることができる。   Therefore, according to the semiconductor device and the test method thereof according to the present embodiment, it is possible to cause the semiconductor device itself to measure the power supply current without increasing the chip size only by adding the small-scale power supply current measurement circuit 102. be able to.

また、半導体装置の電源電流試験を、ファンクション試験と同時にできるので、テスタの電流測定ユニットを用いた試験が不要になり、テスト時間が短縮される。また、IDDQ試験を行う際、治具上に測定用の回路を付加する必要がなくなる。また、動作時の電源電流測定値に基づいて半導体装置の動作を制御することが可能になる。   In addition, since the power supply current test of the semiconductor device can be performed simultaneously with the function test, the test using the tester current measurement unit is not required, and the test time is shortened. Further, when performing the IDDQ test, there is no need to add a measurement circuit on the jig. In addition, the operation of the semiconductor device can be controlled based on the power supply current measurement value during operation.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、特に、アナログ/デジタル変換回路を搭載した半導体装置に有効である。なぜなら、半導体装置内の電源電流測定に既存のアナログ/デジタル変換回路を利用することができるため、その回路を流用してチップ面積増加分を抑えることができるからである。   The present invention is particularly effective for a semiconductor device equipped with an analog / digital conversion circuit. This is because an existing analog / digital conversion circuit can be used for power supply current measurement in a semiconductor device, and the increase in chip area can be suppressed by diverting the circuit.

本発明の一実施の形態による半導体装置およびその試験装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device by one embodiment of this invention, and its test device. 図1に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。2 is a flowchart showing a process of a power supply current test for a semiconductor device in the test apparatus shown in FIG. 本発明の前提技術による半導体装置およびその試験装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device by the premise technique of this invention, and its test device. 図3に示した試験装置における半導体装置の電源電流試験の工程を示すフローチャートである。4 is a flowchart showing a power source current test process of a semiconductor device in the test apparatus shown in FIG. 3.

符号の説明Explanation of symbols

101,301 半導体装置(LSI)
102 電源電流測定回路
103 抵抗
104 増幅器
105,106,107,306,307 スイッチ(SW)
108,308 電源端子
109,309 半導体試験装置
111,311 電源
112 電流測定経路選択端子
302 アナログ入力制御回路
303 演算回路
304 内蔵メモリ
305 アナログ/デジタル変換回路(ADC)
310 電流計
101, 301 Semiconductor device (LSI)
102 power supply current measuring circuit 103 resistor 104 amplifier 105, 106, 107, 306, 307 switch (SW)
108, 308 Power supply terminals 109, 309 Semiconductor test equipment 111, 311 Power supply 112 Current measurement path selection terminal 302 Analog input control circuit 303 Arithmetic circuit 304 Built-in memory 305 Analog / digital conversion circuit (ADC)
310 Ammeter

Claims (5)

電源端子または接地端子と内部回路素子との間に設けられ、前記電源端子または接地端子と前記内部回路素子との間を流れる電流を電圧に変換する電流/電圧変換回路と、
前記電流/電圧変換回路の出力電圧をデジタル値に変換するアナログ/デジタル変換回路と、
前記アナログ/デジタル変換回路で変換された前記電流/電圧変換回路の出力電圧のデジタル値を記憶するメモリと、
前記メモリに記憶された前記電流/電圧変換回路の出力電圧のデジタル値と判定基準値とを比較する演算回路と、を有することを特徴とする半導体装置。
A current / voltage conversion circuit which is provided between a power supply terminal or a ground terminal and an internal circuit element and converts a current flowing between the power supply terminal or the ground terminal and the internal circuit element into a voltage;
An analog / digital conversion circuit for converting an output voltage of the current / voltage conversion circuit into a digital value;
A memory for storing a digital value of an output voltage of the current / voltage conversion circuit converted by the analog / digital conversion circuit;
A semiconductor device comprising: an arithmetic circuit that compares a digital value of an output voltage of the current / voltage conversion circuit stored in the memory with a determination reference value.
請求項1記載の半導体装置において、
前記電流/電圧変換回路は、
前記電源端子または接地端子と前記内部回路素子との間に設けられた抵抗素子と、
前記抵抗素子の両端子間の電圧を増幅して出力する増幅器と、を有することを特徴とする半導体装置。
The semiconductor device according to claim 1,
The current / voltage conversion circuit includes:
A resistance element provided between the power supply terminal or ground terminal and the internal circuit element;
An amplifier for amplifying and outputting a voltage between both terminals of the resistance element;
請求項1または2記載の半導体装置において、
前記判定基準値が前記メモリに記憶されることを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
The semiconductor device, wherein the determination reference value is stored in the memory.
請求項1〜3のいずれか1項に記載の半導体装置において、
前記演算回路の比較結果に基づいて、前記半導体装置の動作制御を行う機能を有することを特徴とする半導体装置。
The semiconductor device according to any one of claims 1 to 3,
A semiconductor device having a function of controlling operation of the semiconductor device based on a comparison result of the arithmetic circuit.
請求項1〜4のいずれか1項に記載の半導体装置に対する試験方法であって、
前記半導体装置の各入力端子にテストパターンを入力し、
前記テストパターンに基づいて、前記電流/電圧変換回路、前記アナログ/デジタル変換回路、前記メモリおよび前記演算回路が動作し、
前記電流/電圧変換回路が、前記電源端子または接地端子と前記内部回路素子との間を流れる電流を電圧に変換し、
前記アナログ/デジタル変換回路が、前記電流/電圧変換回路の出力電圧をデジタル値に変換し、
前記メモリが、前記アナログ/デジタル変換回路で変換された前記電流/電圧変換回路の出力電圧のデジタル値を記憶し、
前記演算回路が、前記メモリに記憶された前記電流/電圧変換回路の出力電圧のデジタル値と判定基準値とを比較し、
前記演算回路による比較結果が前記半導体装置の出力端子から出力されることを特徴とする半導体装置の試験方法。
A test method for the semiconductor device according to claim 1,
A test pattern is input to each input terminal of the semiconductor device,
Based on the test pattern, the current / voltage conversion circuit, the analog / digital conversion circuit, the memory, and the arithmetic circuit operate,
The current / voltage conversion circuit converts a current flowing between the power supply terminal or the ground terminal and the internal circuit element into a voltage;
The analog / digital conversion circuit converts the output voltage of the current / voltage conversion circuit into a digital value;
The memory stores a digital value of an output voltage of the current / voltage conversion circuit converted by the analog / digital conversion circuit;
The arithmetic circuit compares the digital value of the output voltage of the current / voltage conversion circuit stored in the memory with a criterion value,
A test method for a semiconductor device, wherein a comparison result by the arithmetic circuit is output from an output terminal of the semiconductor device.
JP2007311023A 2007-11-30 2007-11-30 Semiconductor device and its test method Pending JP2009133762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007311023A JP2009133762A (en) 2007-11-30 2007-11-30 Semiconductor device and its test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007311023A JP2009133762A (en) 2007-11-30 2007-11-30 Semiconductor device and its test method

Publications (1)

Publication Number Publication Date
JP2009133762A true JP2009133762A (en) 2009-06-18

Family

ID=40865772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311023A Pending JP2009133762A (en) 2007-11-30 2007-11-30 Semiconductor device and its test method

Country Status (1)

Country Link
JP (1) JP2009133762A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018524745A (en) * 2015-05-22 2018-08-30 パワー フィンガープリンティング インコーポレイテッド Systems, methods and equipment for intrusion detection and analysis using power characteristics such as side channel information
JP2019095294A (en) * 2017-11-22 2019-06-20 ローム株式会社 Semiconductor integrated circuit and method for testing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074998A (en) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp System and method for diagnosing electronic apparatus
JP2001083217A (en) * 1999-09-16 2001-03-30 Oki Micro Design Co Ltd Integrated circuit
JP2002323546A (en) * 2001-04-25 2002-11-08 Hitachi Ltd Method for testing leak current and semiconductor integrated circuit
JP2005140759A (en) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and failure detection method for semiconductor integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074998A (en) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp System and method for diagnosing electronic apparatus
JP2001083217A (en) * 1999-09-16 2001-03-30 Oki Micro Design Co Ltd Integrated circuit
JP2002323546A (en) * 2001-04-25 2002-11-08 Hitachi Ltd Method for testing leak current and semiconductor integrated circuit
JP2005140759A (en) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and failure detection method for semiconductor integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018524745A (en) * 2015-05-22 2018-08-30 パワー フィンガープリンティング インコーポレイテッド Systems, methods and equipment for intrusion detection and analysis using power characteristics such as side channel information
US10970387B2 (en) 2015-05-22 2021-04-06 Power Fingerprinting Inc. Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection
US11809552B2 (en) 2015-05-22 2023-11-07 Power Fingerprinting Inc. Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection
JP2019095294A (en) * 2017-11-22 2019-06-20 ローム株式会社 Semiconductor integrated circuit and method for testing thereof

Similar Documents

Publication Publication Date Title
US8018362B2 (en) A/D conversion circuit and test method
US7671618B2 (en) Analog IC having test arrangement and test method for such an IC
JP2009200266A (en) Wafer and its temperature test method
JP2004146783A (en) Semiconductor integrated circuit device and method of adjusting semiconductor integrated circuit device
US20140014827A1 (en) Infrared sensor chip, infrared detector and method for oeprating and testing the same
JP2009133762A (en) Semiconductor device and its test method
JP2009301676A (en) Semiconductor device
US8225154B2 (en) Low power design using a scan bypass multiplexer as an isolation cell
JP2014142303A (en) Semiconductor device and semiconductor testing system
KR100647473B1 (en) Multi chip package semiconductor device and method for detecting fail thereof
US9720026B1 (en) Radiation hardened chip level integrated recovery apparatus, methods, and integrated circuits
JP4690731B2 (en) Semiconductor device, test apparatus and test method thereof.
JP2007328852A (en) Semiconductor device
JP2001296334A (en) Integrated circuit and failure detection method
US20230243886A1 (en) Dft architecture for analog circuits
JP2009053130A (en) Semiconductor device
JP2002117700A (en) Semiconductor integrated circuit device having delay time measuring circuit
JP2000147071A (en) Characteristics inspection device for analogue circuit
JP2011232036A (en) Semiconductor device
JP2011191261A (en) Semiconductor integrated circuit and control method of the same
JP2011002344A (en) Circuit and method for testing semiconductor device
JP2007183188A (en) Semiconductor test system, and method and program for generation of test pattern
JP2009008501A (en) Device for measuring capacitance of capacitor
JP2006349464A (en) Semiconductor integrated circuit
JP2005024253A (en) Semiconductor device provided with open inspection circuit and open test method using the inspection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410