JP2009129840A - Plasma display panel and its manufacturing method - Google Patents
Plasma display panel and its manufacturing method Download PDFInfo
- Publication number
- JP2009129840A JP2009129840A JP2007306239A JP2007306239A JP2009129840A JP 2009129840 A JP2009129840 A JP 2009129840A JP 2007306239 A JP2007306239 A JP 2007306239A JP 2007306239 A JP2007306239 A JP 2007306239A JP 2009129840 A JP2009129840 A JP 2009129840A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- display panel
- plasma display
- phosphor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Formation Of Various Coating Films On Cathode Ray Tubes And Lamps (AREA)
Abstract
Description
本発明は、プラズマディスプレイパネルに関し、特に蛍光体層の構成に関する。 The present invention relates to a plasma display panel, and more particularly to a structure of a phosphor layer.
プラズマディスプレイパネル(以下、単に「PDP」と称する。)は、テレビジョン分野などで広く実用されている映像表示装置である。PDPには直流(DC)型と交流(AC)型があるが、AC型の方が高速駆動や大画面化に適することが知られ、主流となっている。
図5(a)は、一般的なAC型の構成を持つPDP900の展開斜視図である。当図に示されるPDP900は、前面パネル910及び背面パネル1020が放電空間930をおいて対向配置され、前面基板911上に配された走査電極912a及び維持電極912bからなる表示電極対912と、背面基板921上に配されたデータ電極922とが交差するように配設される。上記電極の交差領域に対応して放電セルが形成され、各放電セル毎の放電空間930は誘電体層923上の隔壁924によりマトリクス状に区分けされる。
A plasma display panel (hereinafter simply referred to as “PDP”) is a video display device that is widely used in the television field and the like. There are a direct current (DC) type and an alternating current (AC) type of PDP, and the AC type is known to be suitable for high-speed driving and large screen, and has become mainstream.
FIG. 5A is a developed perspective view of a
PDP900の駆動時には、各々の放電空間930内で表示電極対912に電圧印加され、放電空間930に紫外線による放電が発生する。紫外線は放電セル930内に配設された蛍光体層925(925R〜925B)に照射され、これにより可視光を生じ、当該可視光が前面パネル910側に出射される。
AC型PDPには高精細化等に対する市場の要求に対して、表示性能の向上が日々求められている。高精細化のためには、電極本数を増加させ、これに伴って各放電セル毎に区分けされた放電空間930の数も増やす必要がある。ここで図5(b)は、PDP900の仮想平面Aの断面図を示す。当図のように、パネルサイズが同一で高精細化を図る場合、これに応じて各放電空間930は微小化され、ピッチサイズWCも小さくなる。当該微小化に比例して、隔壁924の形成領域とデータ電極922の形成領域とがパネルの厚み方向において重畳するようになる(図中、Waの長さが0以下となり、データ電極幅WDに対して隔壁幅WRが重なる状態)。この重畳が起こるとデータ電極922を用いた電圧印加時において、放電空間930における電気的な密度分布の歪みを招くので、パネルの電圧特性にバラツキが発生する。また、放電セルが小さくなると放電領域も小さくなるので、発光効率の低下を招き、壁電荷の不足から放電電圧が増大する恐れもある。
When the
The AC type PDP is required to improve display performance every day in response to market demands for higher definition and the like. In order to achieve high definition, it is necessary to increase the number of electrodes and accordingly increase the number of
これらを改善するための一手法として、前面基板911あるいは背面基板921の表面に、正四面体の体心から4頂点方向に針状部が延びたZnO(酸化亜鉛)の結晶体を配設し、結晶体の先端に局所的に高電界を発生させて放電発生を促進するPDPが提案されている(例えば、特許文献1)。
また、特許文献2には、空隙を有する絶縁体と、無機蛍光体粒子を含む多孔質発光体とからなる発光素子をマトリックス状に2次元配列した構成からなる平面ディスプレイデバイスが開示されている。多孔質蛍光体を形成するために、体心部から4本の針状部が等間隔に延出してなる、いわゆるテトラポッド形状を有するZnOの四面体型結晶体を無機蛍光体粒子に混合する実施例も開示されている。
Further, Patent Document 2 discloses a flat display device having a configuration in which light-emitting elements composed of an insulator having voids and a porous light emitter containing inorganic phosphor particles are two-dimensionally arranged in a matrix. In order to form a porous phosphor, an inorganic phosphor particle is mixed with a ZnO tetrahedral crystal having a so-called tetrapod shape in which four needle-shaped portions extend from the body center at equal intervals. Examples are also disclosed.
しかしながら、上記いずれの従来技術を用いたとしても、放電空間の更なる微小化により、性能表示性能に対して次の問題が生じうる。
すなわち、一般にPDPでは、表示電極を形成した前面パネルに対し、隔壁及び蛍光体層を形成した背面パネルとを封着工程において位置合わせする必要があり、放電セルの微細化に伴い、より高精度に位置合わせを行うことが要求される。しかし、異なるパネル同士を位置合わせする際の精度には自ずと限界があり、封着工程において表示電極対の位置が隔壁及び蛍光体層に対してどうしても位置ずれしてしまう。この問題は放電セルの微細化に伴って顕著になるほか、特に表示電極が突出部を有する構造やフェンス電極として形成されている場合に、特に悪影響を生じうる問題である。
However, even if any of the above prior arts is used, the following problem may occur with respect to the performance display performance due to further miniaturization of the discharge space.
That is, in general, in the PDP, it is necessary to align the barrier rib and the rear panel on which the phosphor layer is formed with respect to the front panel on which the display electrodes are formed in the sealing process. Alignment is required. However, the accuracy of aligning different panels is naturally limited, and the position of the display electrode pair is inevitably displaced with respect to the barrier ribs and the phosphor layer in the sealing process. This problem becomes conspicuous with the miniaturization of the discharge cell, and is particularly problematic when the display electrode is formed as a structure having a protrusion or a fence electrode.
一方、一般的な隔壁の形成方法によれば、ある程度の形成誤差が生じるので、放電空間の微小化が進むにつれて当該形成誤差は無視できなくなる。これにより、微細な間隔で正確に隔壁を形成する困難性が増大する。隔壁形成誤差の改善が十分でないと、放電空間の微小化に比例して、当該誤差に起因して正確に隔壁を形成できず、放電セル同士における表示性能のバラツキは大きくなる。具体的には、設計上要求する発光効率に対し、実際製品のPDPの発光効率が低くなる。この傾向は、放電空間を区分けする数(微細セルの数)に比例して大きくなり、高精細なPDPにおいて得られるはずの画像表示性能が劣化する原因となる。 On the other hand, according to a general method for forming barrier ribs, a certain amount of formation error occurs, so that the formation error cannot be ignored as the discharge space becomes smaller. This increases the difficulty of accurately forming the partition walls at fine intervals. If the barrier rib formation error is not improved sufficiently, the barrier ribs cannot be formed accurately due to the error in proportion to the miniaturization of the discharge space, and the variation in display performance among the discharge cells increases. Specifically, the light emission efficiency of the actual PDP is lower than the light emission efficiency required by design. This tendency increases in proportion to the number of dividing the discharge space (the number of fine cells), and causes a deterioration in image display performance that should be obtained in a high-definition PDP.
また、特許文献2の従来技術を用いた場合には、図4で示したような従来のAC型PDPに比べて輝度は向上するものの、放電電圧が大きくなってしまう。また、従来のAC型PDPに比べて蛍光体への負担も大きく、動作信頼性の低下を招く恐れもある。
以上のようにPDPの分野においては、未だ解決すべき余地が存在する。
本発明は以上の課題に鑑みてなされたものであって、放電セル構造の微細化を図っても優れた画像表示性能を発揮を発揮でき、歩留まりの良い製造が期待できるPDPとその製造方法の提供を目的とする。
In addition, when the conventional technique of Patent Document 2 is used, although the luminance is improved as compared with the conventional AC type PDP as shown in FIG. 4, the discharge voltage is increased. In addition, the burden on the phosphor is larger than that of the conventional AC type PDP, and there is a possibility that the operation reliability is lowered.
As described above, there is still room to be solved in the field of PDP.
The present invention has been made in view of the above problems, and it is possible to achieve excellent image display performance even if the discharge cell structure is miniaturized, and to provide a PDP that can be expected to be manufactured with a high yield and a method for manufacturing the PDP. For the purpose of provision.
上記の課題を解決するために、本発明は、対向配置された一対のパネルを有するPDPであって、一方のパネルと対向する他方のパネルの主面には、ドーム状の蛍光体層が形成され、当該ドーム状の蛍光体層とこれに被覆されるパネル下層表面との間に放電のための空隙が配設された構成とした。
ここで、前記他方のパネルの主面側には、電極と、当該電極を被覆する誘電体層と、当該誘電体層を被覆する保護層が順次形成され、前記ドーム状の蛍光体層が、保護層上の複数の位置に形成された構成とすることもできる。
In order to solve the above problems, the present invention provides a PDP having a pair of panels arranged opposite to each other, and a dome-shaped phosphor layer is formed on the main surface of the other panel facing the one panel. In addition, a gap for electric discharge is provided between the dome-shaped phosphor layer and the panel lower layer surface covered with the dome-shaped phosphor layer.
Here, on the main surface side of the other panel, an electrode, a dielectric layer covering the electrode, and a protective layer covering the dielectric layer are sequentially formed, and the dome-shaped phosphor layer is It can also be set as the structure formed in the several position on a protective layer.
或いは、前記他方のパネルの主面側には、電極と、当該電極を被覆する誘電体層と、当該誘電体層を被覆する保護層と、酸化マグネシウム結晶粒子群を含む結晶粒子層が順次形成され、前記ドーム状の蛍光体層が、結晶粒子層上の複数の位置に形成された構成とすることも可能である。
また、前記空隙の各々には、正四面体の体心から4頂点方向に針状部が延伸してなる四面体型結晶体、又は、ファイバー型結晶体の少なくともいずれかの結晶体が1個以上配設された構成とすることもできる。
Alternatively, an electrode, a dielectric layer covering the electrode, a protective layer covering the dielectric layer, and a crystal particle layer including magnesium oxide crystal particle groups are sequentially formed on the main surface side of the other panel. The dome-shaped phosphor layer may be formed at a plurality of positions on the crystal particle layer.
Each of the voids has at least one tetrahedral crystal formed by extending needle-shaped portions in the direction of four apexes from the body center of the regular tetrahedron, or at least one crystal of a fiber crystal. It can also be set as the installed structure.
前記結晶体は、具体的にはZnOを主成分として構成でき、結晶体に半導体特性を付与することもできる。この場合、主成分のZnOにGaを添加してなる半導体の結晶体とすることも可能である。
さらに、前記四面体型結晶体を用いる場合には、各頂点同士の間の距離を10μm以上50μm以下とすることもできる。また、前記四面体型結晶体における針状部の先端部の直径を1nm以上50nm以下とすることもできる。
Specifically, the crystal body can be composed of ZnO as a main component, and can impart semiconductor characteristics to the crystal body. In this case, a semiconductor crystal formed by adding Ga to the main component ZnO is also possible.
Furthermore, when the tetrahedral crystal is used, the distance between the vertices can be 10 μm or more and 50 μm or less. Moreover, the diameter of the tip part of the acicular part in the tetrahedral crystal may be 1 nm or more and 50 nm or less.
一方、前記ファイバー型結晶体を用いる場合には、1本の長さを10μm以上50μm以下とすることもできる。また、前記ファイバー型結晶体は、柱状のコア部と、当該コア部の一端に設けられた尖鋭部からなる構成とすることもできる。この場合、コア部の直径を1μm以上5μm以下とし、尖鋭部の直径を1nm以上50nm以下とすることもできる。 On the other hand, when the fiber crystal is used, the length of one fiber can be 10 μm or more and 50 μm or less. Moreover, the said fiber type crystal body can also be set as the structure which consists of a columnar core part and the sharp part provided in the end of the said core part. In this case, the diameter of the core part may be 1 μm or more and 5 μm or less, and the diameter of the sharp part may be 1 nm or more and 50 nm or less.
また、前記空隙においては、前記結晶体が占める空間を除いた残余の空間が、空隙の全体積の50%以上90%以下の範囲とすることもできる。
さらに、前記一対のパネルのうち少なくとも一方のパネルには、他方のパネルとの間に隙間を確保するための支持部材が配設された構成とすることもできる。
また、前記一対の基板には、画面の水平方向に沿って複数の放電セルが配設され、当該水平方向における隣接放電セル同士のピッチが50μm以上160μm以下である構成とすることも可能である。
Further, in the voids, the remaining space excluding the space occupied by the crystal can be in the range of 50% or more and 90% or less of the total volume of the voids.
Further, at least one of the pair of panels may be provided with a support member for securing a gap with the other panel.
Further, a plurality of discharge cells may be disposed on the pair of substrates along the horizontal direction of the screen, and a pitch between adjacent discharge cells in the horizontal direction may be 50 μm or more and 160 μm or less. .
また本発明は、電極を配設した第一基板の主面に当該電極を被覆するように誘電体層及び保護層を形成する第一基板形成工程と、形成した第一の基板を第二の基板と対向させて貼り合わせる封着工程とを経るPDPの製造方法であって、第一基板形成工程と封着工程の間において、結晶体を分散した結晶体分散材料を保護層の表面に部分的に配設する結晶体材料配設工程と、結晶体分散材料の上に蛍光体材料を配設する蛍光体材料配設工程と、前記結晶体分散材料及び前記蛍光体材料を加熱し、蛍光体層を形成するとともに前結晶体分散材料の有機成分を除去して、保護層と蛍光体層との間に空隙を形成する焼成工程とを経るものとした。 The present invention also provides a first substrate forming step of forming a dielectric layer and a protective layer so as to cover the main surface of the first substrate on which the electrode is disposed, and the formed first substrate is a second substrate. A method of manufacturing a PDP that includes a sealing step in which a substrate is bonded to face the substrate, wherein a crystal-dispersed material in which crystals are dispersed is partially formed on the surface of a protective layer between the first substrate forming step and the sealing step. A crystal material material disposing step, a phosphor material disposing step of disposing a phosphor material on the crystal dispersion material, heating the crystal dispersive material and the phosphor material, The body layer was formed and the organic component of the pre-crystal dispersion material was removed, followed by a firing step for forming a gap between the protective layer and the phosphor layer.
さらに本発明は、電極を配設した第一基板の主面に当該電極を被覆するように誘電体層及び保護層を形成する第一基板形成工程と、形成した第一の基板を第二の基板と対向配置させるPDPの製造方法であって、第一基板形成工程と封着工程の間において、酸化マグネシウム微粒子を分散した微粒子分散材料を保護層の表面に配設する結晶粒子材料配設工程と、微粒子分散材料の上に結晶体を分散した結晶体分散材料を部分的に配設する結晶体材料配設工程と、結晶体分散材料の上に蛍光体材料を配設する蛍光体材料配設工程と、配設した前記結晶体分散材料及び前記蛍光体材料を焼成し、蛍光体層を形成するとともに前記結晶体分散材料の有機成分を除去して、結晶粒子層と蛍光体層との間に空隙を形成する焼成工程と、を経るものとした。 Furthermore, the present invention provides a first substrate forming step of forming a dielectric layer and a protective layer so as to cover the main surface of the first substrate on which the electrodes are disposed, and the formed first substrate is a second substrate. A method of manufacturing a PDP that is arranged to face a substrate, wherein a crystal particle material disposing step of disposing a fine particle dispersed material in which magnesium oxide fine particles are dispersed on a surface of a protective layer between a first substrate forming step and a sealing step A crystal material disposing step of partially disposing a crystal disperse material in which a crystal is dispersed on a fine particle disperse material; and a phosphor material disposition of disposing a phosphor material on the crystal disperse material. Firing the disposed crystal dispersion material and the phosphor material, forming a phosphor layer, and removing an organic component of the crystal dispersion material, thereby forming a crystal particle layer and a phosphor layer. And a firing step for forming voids therebetween.
ここで、前記結晶体材料配設工程及び蛍光体材料配設工程の少なくともいずれかにおいて、配設した材料を固化させることもできる。
また、前記結晶粒子配設工程において、配設した材料を固化させることもできる。
さらに前記焼成工程では、第一基板を480℃以上で焼成することもできる。
また、結晶粒子材料配設工程、結晶体材料配設工程、蛍光体材料配設工程では、同一の媒質を含む材料を用いることもできる。
Here, in at least one of the crystalline material arranging step and the phosphor material arranging step, the arranged material can be solidified.
In the crystal particle disposing step, the disposed material can be solidified.
Further, in the firing step, the first substrate can be fired at 480 ° C. or higher.
In the crystal particle material disposing step, the crystal material disposing step, and the phosphor material disposing step, materials containing the same medium can be used.
さらに前記蛍光体配設工程では、インクジェット法を用いて蛍光体材料を前記結晶体分散材料上に配設することもできる。
また、前記蛍光体配設工程では、中心粒径が1μm以上2μm以下の蛍光体を用いることもできる。
Further, in the phosphor arranging step, the phosphor material can be arranged on the crystal dispersion material using an ink jet method.
In the phosphor arranging step, a phosphor having a center particle size of 1 μm or more and 2 μm or less can be used.
本発明に係るPDPは、一対の基板のうち一方の基板上に電極と誘電体層を配設するとともに、当該基板表面に対し、主たる放電空間となる空隙を内包するように蛍光体層を形成する。従って、一つの基板上において、電極と蛍光体層の位置合わせを行うことができるので、従来のように表示電極を形成した前面パネルに対し、隔壁及び蛍光体層を形成した背面パネルを貼り合わせる際に、高精度な位置合わせを必要としない。 In the PDP according to the present invention, an electrode and a dielectric layer are disposed on one of a pair of substrates, and a phosphor layer is formed on the surface of the substrate so as to include a void serving as a main discharge space. To do. Accordingly, since the electrodes and the phosphor layer can be aligned on one substrate, the rear panel on which the barrier ribs and the phosphor layer are formed is bonded to the front panel on which the display electrodes are formed as in the past. However, high-precision alignment is not required.
よって本発明によれば、放電セル構造の微細化によって放電空間の更なる微小化が進んだとしても、電極と蛍光体層の位置合わせを別々の基板同士の間で行う必要がないため、たとえ電極が突出部を有する構造やフェンス電極構造を有する表示電極であっても、従来構成に比べて電極と蛍光体層の位置ずれを極めて小さくできる。従って、当該位置ずれによる発光効率の低下や画像表示性能の劣化を回避することができる。具体的には、1セルピッチが例えば50μm程度の非常に小さな高精細パネルにおいても、1画素毎の蛍光体層を確実に形成できる。なお、1セルピッチが160μmより大きなセルの場合、従来例のような構造でも画素欠陥が比較的少なく形成することができるので、本発明は、1セルピッチが50μm以上160μm以下の放電セルサイズにおいて、一層効果的である。 Therefore, according to the present invention, even if the discharge space is further miniaturized by miniaturization of the discharge cell structure, it is not necessary to align the electrode and the phosphor layer between different substrates. Even when the electrode is a display electrode having a structure having a protruding portion or a fence electrode structure, the positional deviation between the electrode and the phosphor layer can be made extremely small as compared with the conventional configuration. Accordingly, it is possible to avoid a decrease in light emission efficiency and a deterioration in image display performance due to the positional shift. Specifically, the phosphor layer for each pixel can be reliably formed even in a very small high-definition panel having a cell pitch of about 50 μm, for example. Note that in the case of a cell having a cell pitch larger than 160 μm, pixel defects can be formed with a relatively small amount even with the structure of the conventional example. Therefore, the present invention is further improved in a discharge cell size having a cell pitch of 50 μm to 160 μm. It is effective.
また、本発明のPDPでは隔壁が不必要であるため、放電セルの微細化に伴う隔壁形成誤差の問題も根本的に回避でき、飛躍的に歩留まりの低下を改善することが可能となっている。
なお、前記空隙を形成するのに正四面体型結晶体またはファイバー型結晶体を使用すれば、空隙内部から蛍光体層を良好に支えることができ、製造時に良好な蛍光体層と空隙を確実に得ることができる。また、これらの結晶体をZnOを主成分とする材料で構成すれば、電極に電圧が印加されることにより発生する電界によって、電子が放出される効果も得られる。これにより、放電はより低い電圧で開始し放電維持電圧は低減される。さらにZnOに例えばGaを添加し、結晶体に半導体特性を付与すれば、より低い電圧でより多くの電子が放出されるようになり、放電維持電圧はさらに低減される。また、四面体型結晶体における先端部の直径を1nm以上50nm以下とすることにより、あるいは、ファイバー型結晶体をコア部と尖鋭部からなる構成とし、コア部の直径を1μm以上5μm以下、尖鋭部の直径を1nm以上50nm以下とすれば、PDPの駆動時において結晶体の先端部或いは尖鋭部に電界を集中させることができる。これにより空隙において放電が発生しやすくなり、開始放電電圧を効果的に抑制して、放電維持電圧の低減を図ることができる。また、ZnOの結晶体は透明であり、可視光発光を遮ることがないので、発光輝度の維持に最適な材料である。
Further, since the barrier ribs are unnecessary in the PDP of the present invention, the problem of barrier rib formation errors accompanying the miniaturization of discharge cells can be fundamentally avoided, and the yield reduction can be drastically improved. .
If a tetrahedral crystal or fiber crystal is used to form the void, the phosphor layer can be favorably supported from the inside of the void, and a good phosphor layer and void can be ensured at the time of manufacture. Obtainable. Further, if these crystal bodies are made of a material containing ZnO as a main component, an effect of emitting electrons by an electric field generated by applying a voltage to the electrodes can be obtained. As a result, the discharge starts at a lower voltage and the discharge sustaining voltage is reduced. Further, for example, if Ga is added to ZnO to impart semiconductor characteristics to the crystal, more electrons are emitted at a lower voltage, and the discharge sustaining voltage is further reduced. Further, the diameter of the tip of the tetrahedral crystal is set to 1 nm or more and 50 nm or less, or the fiber crystal is composed of a core and a sharp part, and the diameter of the core is 1 μm or more and 5 μm or less. If the diameter is 1 nm or more and 50 nm or less, the electric field can be concentrated on the tip or sharp part of the crystal when the PDP is driven. As a result, discharge is likely to occur in the gap, and the start discharge voltage can be effectively suppressed to reduce the discharge sustain voltage. In addition, since the ZnO crystal is transparent and does not block visible light emission, it is an optimal material for maintaining the light emission luminance.
なお、前記空隙の空隙率を90%以下とすれば、結晶体により蛍光体層を安定して支持できるほか、空隙の高さ(パネル厚み方向高さ)も良好に確保できる。また、空隙率を50%以上とすれば、放電のための十分な空間を確保でき、空隙率が小さすぎることによる放電電圧の増大防止できる。
さらに本発明において、蛍光体層を保護層の表面に形成すれば、駆動時に保護層の豊富な二次電子放出効果を受けて、良好に放電を開始することができ、放電遅れの改善を期待できる。さらに、保護層の表面に酸化マグネシウム結晶粒子からなる結晶粒子層を形成すれば、一層二次電子の放出効果が得られる、放電遅れの大幅な改善とともに、発光効率のさらなる向上を期待できる。
If the void ratio of the voids is 90% or less, the phosphor layer can be stably supported by the crystal, and the void height (panel thickness direction height) can be secured well. Further, if the porosity is 50% or more, a sufficient space for discharge can be secured, and an increase in discharge voltage due to the porosity being too small can be prevented.
Furthermore, in the present invention, if the phosphor layer is formed on the surface of the protective layer, it is possible to start discharge favorably by receiving the abundant secondary electron emission effect of the protective layer at the time of driving, and an improvement in discharge delay is expected. it can. Furthermore, if a crystal particle layer composed of magnesium oxide crystal particles is formed on the surface of the protective layer, a secondary electron emission effect can be obtained, and a further improvement in light emission efficiency can be expected along with a significant improvement in discharge delay.
また、本発明に係るPDPでは、前記一対の基板のうち少なくとも一方の基板には、他方の基板に当接するように前記空間を確保する支持部材を配設すれば、放電空間の圧力と大気圧の差により両基板が変形したり、空隙、蛍光体層等が破壊されるのを防止できる。ここで本発明では、放電セルを区画するための隔壁は不要であるため、従来構成の隔壁のようにマトリックス状にあるいはストライプ状に各色のセル毎に支持部材を設ける必要はない。 In the PDP according to the present invention, if at least one of the pair of substrates is provided with a support member that secures the space so as to be in contact with the other substrate, the pressure of the discharge space and the atmospheric pressure It is possible to prevent the two substrates from being deformed due to the difference between them and the voids, the phosphor layers, etc. from being destroyed. Here, in the present invention, since the partition walls for partitioning the discharge cells are unnecessary, it is not necessary to provide a support member for each cell of each color in the form of a matrix or stripe like the partition walls of the conventional configuration.
一方、本発明に係る製造方法においては、一方の基板に面放電させるために必要な電極、誘電体層及び保護層、あるいは結晶粒子層に加え、これらとともに空隙と蛍光体層を形成する。そのため、他方の基板と貼り合わせる際において高精度な位置合わせを必要とせず、基板の位置ずれによって製造工程の歩留まりの低下を招くことはない。
また、この際、結晶粒子層、空隙、及び蛍光体層を形成する各工程において、各々の層をいったん固化させるようにすれば、各層の形状を変形させたり破壊することなく、層を形成することができ、製造効率上の利点が大きい。
On the other hand, in the manufacturing method according to the present invention, in addition to the electrode, dielectric layer and protective layer, or crystal particle layer necessary for surface discharge on one substrate, a void and a phosphor layer are formed together with these. Therefore, high-precision alignment is not required when bonding to the other substrate, and the yield of the manufacturing process is not reduced due to the displacement of the substrate.
At this time, in each step of forming the crystal particle layer, the void, and the phosphor layer, if each layer is solidified once, the layer is formed without deforming or destroying the shape of each layer. The manufacturing efficiency advantage is great.
また、前記一対の基板の封着工程の前に、基板を焼成する工程を行えば、空隙及び蛍光体層、あるいは結晶粒子層の材料中の有機成分の過半を一括して除去することができる。このため、パネル内に有機成分が残留するのを効果的に防止でき、有機成分が放電に及ぼす等の悪影響を回避できる。
また、結晶粒子層、空隙、蛍光体層に用いる材料に使用する媒質を同一のものとすることにより、焼成工程や、排気・封着工程においてパネルを封着・排気する際に出るガスの種類を増して放電に悪影響を及ぼすのを防ぐことができる。
Further, if the step of baking the substrate is performed before the sealing step of the pair of substrates, a majority of the organic components in the material of the void and the phosphor layer or the crystal particle layer can be removed at once. . For this reason, it can prevent effectively that an organic component remains in a panel, and can avoid the bad influences which an organic component exerts on discharge.
In addition, by using the same medium for the material used for the crystal particle layer, voids, and phosphor layer, the type of gas that is emitted when sealing and exhausting the panel in the firing process and exhaust / sealing process Can be prevented from adversely affecting the discharge.
さらに、蛍光体材料をインクジェット法で塗布すれば、各放電セル及び画素に対する配設位置のずれを防止し、高精度なPDPを作製できる。また、このときに使用する蛍光体の中心粒径を2μm以下とすれば、インクジェットのノズルから吐出される際の詰まりを防止できる。さらに中心粒径を1μm以上とすれば、この効果さらに高めることができ、微細セルを良好に形成できるので、形成不良に伴う発光効率の低下を極力抑えることができる。 Furthermore, if the phosphor material is applied by an ink jet method, a displacement of the arrangement position with respect to each discharge cell and pixel can be prevented, and a highly accurate PDP can be manufactured. Further, if the center particle diameter of the phosphor used at this time is 2 μm or less, clogging when ejected from an inkjet nozzle can be prevented. Furthermore, if the center particle diameter is 1 μm or more, this effect can be further enhanced, and fine cells can be formed satisfactorily, so that a decrease in luminous efficiency due to poor formation can be suppressed as much as possible.
以下に、本発明の実施の形態及び実施例を説明するが、当然ながら本発明はこれらの形式に限定されるものでなく、本発明の技術的範囲を逸脱しない範囲で適宜変更して実施することができる。
1.PDPの全体構成
図1は、本発明の実施の形態に係るPDP1の要部展開斜視図である。図1は、PDP1は、前面パネル10と背面パネル20とが放電空間3を挟んで対向配置され、各パネル10,20が各周辺領域において内部封止されて構成されている。
(1)前面パネル10
前面パネル10は、前面基板11上に複数対の表示電極対12が配設され、これらを覆うように誘電体層13、保護層14、結晶粒子層15、空隙16、蛍光体層17(17R、17G、17B)が順次積層されてなる。
Embodiments and examples of the present invention will be described below, but the present invention is naturally not limited to these forms, and may be appropriately modified and implemented without departing from the technical scope of the present invention. be able to.
1. Overall Configuration of PDP FIG. 1 is an exploded perspective view of a main part of a
(1)
In the
前面基板11は約2mmの厚みを持つガラス基板であって、例えば硼珪酸アルカリ土類系ガラス、ソーダ石灰ガラス、約570℃の高歪点ガラス等から構成される。
表示電極対12は、後述の図2に示すように主放電ギャップGをおいてストライプ状に延伸された一対のスキャン電極(Scn)及びサステイン電極(Sus)からなり、前面基板11の表面において複数対にわたり形成されている。Scn、Susはともに、複数対の透明電極121、122がストライプ状に形成された上に、透明電極121、122の抵抗を下げるバス電極123、124が積層されてなる。透明電極121、122は、ITO(Indium Tin Oxide)やSnO2あるいはZnOなどを主成分として構成され、サイズ例として厚み0.1μm、幅60μmにそれぞれ設定されている。バス電極123、124はAgを主成分とし、その厚みは2〜10μm、幅は35μmである。なお、透明電極121、122が無い構成も適用可能である。また、バス電極123、124はAg以外でもよく、銅やアルミニウムなどを主成分とする薄膜(厚み0.1〜1.0μm)、あるいはCr/Cu/Crの積層膜からなる薄膜(厚み0.1〜1.0μm)なども適用可能である。表示電極対12は、駆動時には外部の駆動回路(不図示)から電圧印加され、後述する放電空間3で放電を発生させる手段として寄与する。
The
The
誘電体層13は、所定の誘電率を持つPbO系やBi2O3系の低融点ガラスからなるものであって、放電を良好に放電空間内に発生させるとともに、表示電極対12を被覆して保護するために設けられる。
保護層14は、主に駆動時の放電により生じるイオンの衝突から誘電体層13を保護するために設けられ、例えば、MgO、CaO,SrO,BaO等を主成分とする材料を蒸着法等に基づき、約1.0μmの厚みで形成されたものである。
The
The
結晶粒子層15は、MgO結晶粒子群を保護層の表面に配設してなる層であり、主として駆動時において放電空間に2次電子を放出する役目を果たす層である。
次に示す図2(a)は、PDP1を図1のA-A’方向から見た仮想的な断面図である。図2(b)は、1画素を構成する放電セルCの配置を示す前面パネル10のXY平面に沿った正面図である。図中、一点鎖線が放電セルCの境界を示し、点線が透明電極121、122、二点鎖線がバス電極123、124の位置をそれぞれ示す。当図に示す放電セルCは、幅(X)方向のセルピッチがW、長手(Y)方向のセルピッチが3Wのサイズで、正方形の1画素(3W×3W)を構成する。表示電極対12の幅は、主放電ギャップGを挟んで、各放電セルCの長手方向のセルピッチ3Wに収まるように調節されている。
The
Next, FIG. 2A is a virtual cross-sectional view of the
PDP1では、その主たる特徴部分として、各放電セルC毎に対応する結晶粒子層15の表面に対し、蛍光体層17R〜17Bが配設されている。
各蛍光体層17R〜17Bは図2(b)に示すように、被覆対象となる各放電セルCに対応した下層表面(結晶粒子層15の表面)の領域に対し、結晶粒子層15との間で空隙16を内包できるように、略楕円半球状の外観を持つドーム状として構成されている。蛍光体層17R、17G、17Bは、赤色、緑色、青色のいずれかの蛍光体材料で個別に構成されており、駆動時に空隙16の内部において発生する放電により紫外線励起されると、各色いずれかの可視光を出射する。
In the
As shown in FIG. 2 (b), each of the phosphor layers 17R to 17B is in contact with the
各蛍光体層17R〜17Bとこれに被覆される結晶粒子層15との間に内包される空隙16は、z方向高さが約30μm〜40μmであって、PDPの駆動時には当該空隙16において放電が発生し、主たる放電空間として機能する。
なお、蛍光体層17R〜17Bの形状は略半楕円球状に限定するものではなく、これ以外の形状、例えば半球状、直方体状等の外観を持つドーム状として構成することもできる。このような形状の調整は製造時において、印刷法におけるパターンマスクの開口部の形状を設定することで、適宜調節が可能である。
The
The shape of the phosphor layers 17R to 17B is not limited to a substantially semi-elliptical sphere, but may be configured as a dome shape having an appearance other than this, for example, a hemispherical shape or a rectangular parallelepiped shape. Such adjustment of the shape can be appropriately adjusted by setting the shape of the opening of the pattern mask in the printing method at the time of manufacture.
空隙16には図2(a)に示すように、主として製造時に蛍光体層17R〜17B及び空隙16の各形状を保持するための支柱として、複数の結晶体160が配設されている。図3(a)は結晶体160の構成を示す拡大図である。結晶体160は、正四面体の体心161から4頂点方向に針状部162が延びたテトラポッド形状を有する透明なZnOの結晶体(単結晶ウィスカ)である。結晶体160の針状部162の1本1本の長さは10〜15μmであり、正四面体の頂点と頂点の間の距離は10μm以上50μm以下である。
As shown in FIG. 2A, a plurality of
なお、空隙16に入れる結晶体160は、これによって製造時に蛍光体層17R〜17Gの形状を支持できればよく、1個以上の個数であればよい。しかしながら、少なすぎると前記支持効果が得られず、逆に多すぎると空隙16中の放電空間を減少させるおそれがあるため、蛍光体層17R〜17Bを支える支柱の効果と、放電空間3の確保の両面から、空隙率(空隙16において、前記結晶体160が占める空間を除いた残余の空間)を50%以上90%以下の範囲とするのが好適である。空隙率を90%以下とすることで、空隙16の高さ(パネル厚み方向高さ)を十分確保できる。また、空隙率を50%以上とすることで、放電電圧の増大を防止できる。
In addition, the
(2)背面パネル20
背面パネル20は、背面基板21上に併設されたストライプ状のデータ(アドレス)電極22と、各データ電極22を被覆するように形成された誘電体層23と、さらに所定間隔毎に併設されたリブ状の支持部材24が形成されてなる。
なお、データ電極22は上記表示電極対12と交差する方向に配設されている。
(2)
The
The
背面基板21は、前面基板11と同じく硼珪酸アルカリ土類系ガラス等のガラス材料からなり、約2mmの厚みを有する。
データ電極22はAgからなる帯状電極であり、2〜10μmの厚み及び30〜40μmの幅を有する。データ電極22はAgだけでなく、CuやAl等を主成分とする薄膜(厚み0.1〜1.0μm)、Cr/Cu/Crの積層膜からなる薄膜(厚み0.1〜1.0μm)等も適用可能である。
The
The
誘電体層23は、ZnOやBi2O3を含有した酸化物ガラスからなる8〜15μmの膜厚を有する層であって、所定の誘電率を有し、データ電極22を被覆して保護する。
支持部材24は、ここではY方向に延伸して配置されたリブ状部材としており、サンドブラストあるいはフォトリソグラフィー法により形成されている。当該支柱部材24は前面基板11と背面基板21との間隔を保持するとともに、両基板11、21が大気圧によって変形したり、前面パネル10とに形成された空隙16、蛍光体層17R〜17B等が背面パネル20の主面と当接して破壊されるのを防止する役目をなす。
The
Here, the
なお、支持部材24は、形状的には従来のPDPにおける隔壁と類似しているが、従来の隔壁が各放電セルCを区画し、その側面に蛍光体層が形成されるのに対し、PDP1における支持部材24は放電セルCの区画とは無関係に形成でき、蛍光体層17R〜17Bも支持部材24に依存せず別個に配設できる点で明確な差異がある。
(3)放電空間3
前面パネル10と背面パネル20の対向間隙に存在する放電空間3には、高真空状態になるように排気後、He、Xe及びNeの内の少なくとも1種の希ガス成分からなる放電ガスが20.0〜79.8kPa(150〜600Torr)の圧力で封入されている。ここで、上記蛍光体層17R〜17Bには焼結した蛍光体粒子同士の間に微細な間隙が存在するため、当該放電ガスは蛍光体層17R〜17Bに内包された空隙16にも行き渡り、同様の圧力で調節される。なお、PDP1における発光効率の向上のため、上記放電ガスにおけるXe含有量は20〜100%(体積%)とするのが望ましい。
The
(3)
In the
以上の構成1を持つPDPでは、駆動時において、まず所定の表示電極対12とデータ電極22においてアドレッシングがなされ、次いで表示電極対12に電力が供給される。そして、対応する各表示電極対12に対応した結晶粒子層15の表面から、主として空隙16で維持放電がなされる。当該維持放電で発生した紫外線は、空隙16を内包するように形成された蛍光体層17R〜17Bの内壁に当たり、ここでRGBいずれかの色の可視光発光がなされる。可視光は前面パネル10から画像表示として外部発光に供される。なおPDP1では、放電は空隙16の周囲の放電空間3においても発生しうるが、主として可視光発光には空隙16において発生する放電が寄与する。
In the PDP having the above-described
ここでPDP1の製造工程は従来と異なり、前面パネルに対し、蛍光体層を形成した背面パネルとを貼り合わせる構成ではないため、その貼り合わせの際に高度な位置合わせを行う不要もない。従って、PDP1の放電セルCを微細化しても、これにより両パネルの位置合わせにより蛍光体層が前面パネルに対して位置ずれする問題を根本的に回避することができる。
Here, since the manufacturing process of the
加えて、PDP1では放電セルCを区画するための隔壁を用いる必要が無く、前面パネル10及び背面パネル20を対向配置させて配設させるために、複数の放電セルCを跨ぐ間隔で支持部材24を配設している。従ってPDP1では、高精細化を図るためにセルピッチの幅が非常に小さい(具体的には1セルピッチ(図2中のWに相当するピッチ)が50μm程度の場合)場合であっても、微細化に伴う隔壁形成誤差の問題が生じず、これにより蛍光体層17R〜17Bが形成不良を起こすおそれもない。従って本発明では、このような微細化に伴う形成誤差の障害を防止して、放電セル毎の蛍光体層17R〜17Bを確実に形成できる。
In addition, in the
なお、放電セルCの幅方向(水平方向)のセルピッチが160μmより大きな構成では、従来例のような構造でも画素欠陥が比較的少なく形成することができるので、本発明は、水平方向のセルピッチが50μm以上160μm以下の微細な放電セル構造に適用すれば、より効果的である。
また、空隙16に結晶体160を入れることにより、主として製造時に蛍光体層17R〜17Bが外圧や重力等により潰れるのを防止して、良好に空隙16の形態を保つことが出来る。また、ZnOからなる結晶体160は透明なため、空隙16中で発生した可視光を遮ったり、発光効率が低減するおそれも小さい。また、ZnOは融点が2000℃と高いので、PDPの製造過程において熱変性することなく、安定した特性を維持できる。さらに、四面体型結晶体160を用いることで空隙16内での配置安定性が高く(異方性緩和効果が高い)、各針状部162の先端に電界が集中し、放電が発生しやすくなる等のメリットも奏される。なお、四面体型結晶体160の1本1本の先端部は直径が1〜50nmの鋭利な形状であり、先端部に電界が集中することによりトンネル効果で電子が放出される。なお、結晶体160の主成分(ここではZnO)に対し、ZnOにGaのような添加物を1at%程度添加すれば、結晶体160を半導体の構成にでき、より電界放出効果を高めることができる。さらに正四面体の頂点と頂点の間の距離を10μm以上50μm以下にすれば、空隙16のサイズを10μm以上150μm以下にすることができ、良好な発光効率を発揮できる放電の空間を確保することができる。
In the configuration in which the cell pitch in the width direction (horizontal direction) of the discharge cells C is larger than 160 μm, even in the structure as in the conventional example, pixel defects can be formed with relatively few defects. It is more effective when applied to a fine discharge cell structure of 50 μm or more and 160 μm or less.
Further, by putting the
なおPDP1の支持部材24は、アドレス電極22と平行に延伸された形状としているが、本発明の支持部材24はこのような形状に限定するものではなく、前面パネル10と背面パネル20とを適切に対向配置させつつ配設できればよい。従って、支持部材24は少なくとも両パネル10、20の周縁領域において設ければよい。ただし、PDP1が大型の場合、前面基板11及び背面基板21が気圧差によってPDP1の厚み方向に変形しうる。この場合には、前面パネル10上の蛍光体層17R〜17B及び空隙16等が背面パネル表面に接触して破壊するおそれがあるので、PDP1のパネル中央領域にも支持部材24を設けるのが望ましい。
Although the
その他、支持部材24は従来の隔壁(例えば図4)のように、マトリックス状に形成し、放電セルCを区画するように設けても勿論かまわない。この場合、支持部材24によって、Y方向での誤放電や光学的クロストークの発生がより効果的に防止される。
一方、マトリックス状の支持部材24を設けない場合には、隣接する表示電極対12の間に、放電空間3からの光を遮光するブラックストライプを配設するのが望ましい。このようにすれば、従来の隔壁を設けた場合と同様に放電セルC毎の発光を個別に際立たせ、良好な画像表示性能の発揮が期待できる。ブラックストライプの材料としては、例えば、樹脂にホウ珪酸鉛系ガラスの粉末やビスマス・リン酸混合物のような固形物と、Cr-Mn-Cu系顔料やFe-Co-Cr系顔料等の黒色顔料を混合したものを用いることができる。なお、上記樹脂としては、例えばエチルセルロースを溶剤に溶解させたものを用いることができる。
In addition, the
On the other hand, when the matrix-
2.製造方法について
以下、PDP1の製造方法の一例について説明する。
(前面パネル10の作製)
厚さ約2.6mmのソーダライムガラスからなる前面基板11の面上に、表示電極対12を作製する。ここでは印刷法によって表示電極対12を形成する例を示すが、これ以外にもダイコート法、ブレードコート法等で形成することができる。
2. About a manufacturing method Hereinafter, an example of the manufacturing method of PDP1 is demonstrated.
(Preparation of front panel 10)
The
まず、ITO、SnO2、ZnO等の透明電極材料を最終厚み約100nmで所定のパターンで前面基板11上に塗布し、乾燥させる。これにより透明電極121、122が作製される。
一方、Ag粉末と有機ビヒクルに感光性樹脂(光分解性樹脂)を混合してなる感光性ペーストを調整し、これを前記透明電極121、122の上に重ねて塗布し、形成する表示電極のパターンを有するマスクで覆う。そして、当該マスク上から露光し、現像工程を経て、590〜600℃程度の焼成温度で焼成する。これにより透明電極121、122上にバス電極123、124が形成される。このフォトマスク法によれば、従来は100μmの線幅が限界とされていたスクリーン印刷法に比べ、30μm程度の線幅までバス電極123、124を細線化することが可能である。バス電極123、124の金属材料としては、Agの他にPt、Au、Al、Ni、Cr、また酸化錫、酸化インジウム等を用いることができる。バス電極123、124は上記方法以外にも、蒸着法、スパッタリング法などで電極材料を成膜したのち、エッチング処理して形成することも可能である。
First, a transparent electrode material such as ITO, SnO 2 , or ZnO is applied on the
On the other hand, a photosensitive paste obtained by mixing a photosensitive resin (photodegradable resin) with Ag powder and an organic vehicle is prepared, and the paste is applied on the
次に、表示電極対12の上から、軟化点が550℃〜600℃の酸化鉛系あるいは酸化ビスマス系、SiO2系の誘電体ガラス粉末とブチルカルビトールアセテート等からなる有機バインダーを混合したペーストを塗布する。そして550℃〜650℃程度で焼成し、最終厚みが2μm以下の誘電体層13を形成する。
(保護層形成ステップ)
続いて誘電体層13の表面に、所定の厚みの保護層14を蒸着法を用いて成膜する。蒸着源としては、例えばペレット状又は粉末状のMgOを用いる。酸素雰囲気中において、ピアス式電子ビームガンを加熱源として、上記蒸着源を加熱し所望の膜を形成する。ここで、成膜時の電子ビーム電流量、酸素分圧量、基板温度等は成膜後の保護層14の組成には大きな影響を及ぼさないため、任意設定で構わない。なお保護層14の成膜方法としては、上記EB法に限定するものではなく、その他の方法、例えばスパッタ法、イオンプレーティング法等、各種薄膜法を利用してもよい。
Next, a paste in which an organic binder made of lead oxide, bismuth oxide or SiO 2 dielectric glass powder having a softening point of 550 ° C. to 600 ° C. and butyl carbitol acetate or the like is mixed from above the
(Protective layer formation step)
Subsequently, a
次に結晶粒子層15、空隙16、蛍光体層17R〜17Gの製造方法について説明する。以下に示すビヒクルは、予めいずれも同一の媒質を含むように用意しておく。
まず所定のMgO結晶粒子群を用意し、これをビヒクルに分散させてペースト状の微粒子分散材料を調整する。このペーストをスリットコーター等によって、前記形成した保護層14の表面に塗布し、ウェット膜厚で約10μmの略均一な膜を形成する。その後、80℃の雰囲気で30分間加熱し、ビヒクル中の溶媒を約90%(重量比)蒸発させ、これにより流動性を奪って固化させる。
Next, the manufacturing method of the
First, a predetermined MgO crystal particle group is prepared and dispersed in a vehicle to prepare a paste-like fine particle dispersion material. This paste is applied to the surface of the
次に、空隙16に導入する形成する支柱手段として、所定の結晶体を用意する。具体的には、図3(a)に示すZnOを主成分とし、正四面体の体心161から4頂点方向に針状結晶162が延びた結晶体160を用意する。なお四面体型結晶体は、Zn微粒子表面を水中で酸化した後、酸化雰囲気中で加熱して得る方法のほか(Journal of Crystal Growth 102 pp.965-973,1990)、市販製品の正四面体型結晶体として、株式会社アムテック製「パナテトラ(登録商標)WZ-0501」を用いることができる。
Next, a predetermined crystal is prepared as a supporting column means to be introduced into the
この結晶体160をビヒクル(エチルセルロース等を溶媒に溶かして粘度を調整したもの)に分散させ、ペースト状の結晶体分散材料を作製する。ビヒクルに対する結晶体160の混合比は、3〜5重量%が適当である。当該ペーストをスクリーン印刷法に基づき、前記固化させた微粒子分散材料の表面に所定の形状で(図2(b)に示す楕円半球状)のパターンで印刷する。ここで図2(a)、(b)に示すように、各結晶体分散材料は、各放電セルC毎に設ける場合には、個々の放電セルC領域に収まるようにセルピッチWの60〜70%の幅で形成することができる。例えばW=95μmのような微細な放電セルCの場合は、60μm程度の幅で設ける。
The
或いは、各結晶体分散材料はY方向で隣接する放電セルCにわたり設けることができる。この場合、蛍光体層17R〜17Bは当該隣接する放電セルCにわたり形成されることになる。
蛍光体層17R〜17Gは、支持部材24をマトリクス状に形成する場合、結晶体分散材料を矩形主面を持つ形として設け、直方体状の外観を持つように設けることもできる。結晶体分散材料を印刷した後は、80℃の雰囲気で30分間加熱し、ビヒクル中の溶媒を約90%(重量比)蒸発させ、これにより流動性を奪って固化させる。
Alternatively, each crystal dispersion material can be provided over discharge cells C adjacent in the Y direction. In this case, the phosphor layers 17R to 17B are formed over the adjacent discharge cells C.
When the
さらに空隙16と同じように、蛍光体材料をビヒクルに分散させ、ペースト状の蛍光体材料を作製する。そして、当該蛍光体材料を、インクジェット法に基づき、前記固化させた結晶体分散材料の表面を被覆するように塗布する。この塗布方法はスクリーン印刷法でもよいが、本実施例のように精細度の高いパネルを作製するためには、印刷時に画素間の位置ずれが顕著になるため、より塗布精度に優れるインクジェット法が望ましい。
Further, as in the case of the
使用する各蛍光体材料としては、以下のものが例示できる。
赤色蛍光体層の材料;(Y、Gd)BO3:Eu
緑色蛍光体層の材料;Zn2SiO4:Mn
青色蛍光体層の材料;BaMgAl10O17:Eu
蛍光体粒子の中心粒径は、インクジェットのノズルから吐出されるときの詰まりを防ぐために2μm以下とし、かつ、発効効率の低下を招くのを極力抑えるために1μm以上とするのが好適である。蛍光体材料を印刷した後は、結晶粒子層15及び空隙16の製造工程と同じく、80℃の雰囲気で30分間加熱し、ビヒクル中の溶媒を約90%(重量比)蒸発させ、これにより流動性を奪って固化させる。
Examples of each phosphor material to be used include the following.
Red phosphor layer material; (Y, Gd) BO 3 : Eu
Green phosphor layer material; Zn 2 SiO 4 : Mn
Blue phosphor layer material; BaMgAl 10 O 17 : Eu
The center particle diameter of the phosphor particles is preferably 2 μm or less in order to prevent clogging when ejected from an inkjet nozzle, and is preferably 1 μm or more in order to suppress the reduction in the effective efficiency as much as possible. After printing the phosphor material, as in the manufacturing process of the
なお、上記微粒子分散材料、結晶体分散材料、蛍光体材料の各調整の仕方によっては、いずれも粘度を高く設定することもできる。この場合は、各材料を乾燥して固化させなくても、各材料を重ねて効率よく塗布できるため、各材料を固化させるための加熱は行わなくてもよい。
次に、シール用のフリットガラスを背面基板21の周縁領域に塗布する。そして、室温から480℃まで1時間で上昇させ、480℃の加熱雰囲気で保持しつつ30分間、焼成を行う。
It should be noted that the viscosity can be set high depending on how to adjust the fine particle dispersion material, the crystal dispersion material, and the phosphor material. In this case, even if each material is not dried and solidified, it is possible to efficiently apply the materials by overlapping them. Therefore, heating for solidifying each material may not be performed.
Next, a frit glass for sealing is applied to the peripheral area of the
この焼成工程により、微粒子分散材料、結晶体分散材料、蛍光体材料に使用したビヒクル中に存在する有機成分が一括してほぼ完全に揮発除去される。ここで、各ビヒクルで同一の媒質を使用しているため、焼成時に発生するガスが多成分にわたるのを防止でき、また極微量の有機成分がパネル内に残留してPDPの駆動時にパネル性能に悪影響を及ぼすのを抑制できる。これと同様の効果は、以下のパネルの封着工程・排気行程においても発揮される。 By this firing step, the organic components present in the vehicle used for the fine particle dispersed material, the crystal dispersed material and the phosphor material are almost completely volatilized and removed. Here, since the same medium is used for each vehicle, it is possible to prevent the gas generated during firing from being spread over multiple components, and an extremely small amount of organic components remain in the panel to improve the panel performance when driving the PDP. It can suppress adverse effects. The same effect is also exhibited in the following panel sealing process and exhaust stroke.
以上で結晶粒子層15、空隙16、蛍光体層17R〜17Bが形成され、前面パネル10の作製が完了する。
(背面パネル20の作製)
厚さ約2.6mmのソーダライムガラスからなる背面基板21の表面上に、スクリーン印刷法によりAgを主成分とする導電体材料を一定間隔でストライプ状に塗布し、厚さ約5μmのデータ電極22を形成する。データ電極22の電極材料としては、Ag、Al、Ni、Pt、Cr、Cu、Pd等の金属や、各種金属の炭化物や窒化物等の導電性セラミックスなどの材料やこれらの組み合わせ、あるいはそれらを積層して形成される積層電極も必要に応じて使用できる。
Thus, the
(Preparation of the back panel 20)
On the surface of the
ここで、PDP1を例えば40インチクラスのNTSC規格もしくはVGA規格とするためには、隣り合う2つのデータ電極22の間隔を0.4mm程度以下に設定する。
続いて、データ電極22を形成した背面基板21の面全体にわたって、鉛系あるいは非鉛系の低融点ガラスやSiO2材料からなるガラスペーストを厚さ約20〜30μmで塗布して焼成し、誘電体層23を形成する。
Here, in order to set the
Subsequently, a glass paste made of lead-based or non-lead-based low-melting-point glass or SiO 2 material is applied at a thickness of about 20 to 30 μm over the entire surface of the
次に、誘電体層23面上に支持部材24を形成する。具体的には低融点ガラス材料のペーストを塗布し、固化した後、サンドブラストで形成するほか、フォトリソグラフィ法を用いて所定のパターンに前記材料を塗布し、固化して形成する。
以上で背面パネル10が完成される。
なお上記方法例では前面基板10および背面基板20をソーダライムガラスからなるものとしたが、これは材料の一例として挙げたものであって、これ以外の材料で構成してもよい。
Next, the
Thus, the
In the above method example, the
(PDPの完成)
作製した前面パネル10に対し、背面パネル20を貼り合わせ、所定温度で加熱して貼着する(封着工程)。
その後、放電空間の内部を高真空(1.0×10‐4Pa)程度に排気する(排気行程)。そして、これに所定の圧力(ここでは66.5kPa〜101kPa)でNe-Xe系やHe-Ne-Xe系、Ne-Xe-Ar系等の放電ガスを封入する(封入工程)。
(PDP completion)
The
Thereafter, the inside of the discharge space is evacuated to a high vacuum (1.0 × 10 −4 Pa) (exhaust stroke). Then, a discharge gas such as Ne—Xe, He—Ne—Xe, or Ne—Xe—Ar is sealed at a predetermined pressure (here, 66.5 kPa to 101 kPa) (encapsulation step).
以上でPDP1が完成する。
3.空隙形成に使用する材料について
上記実施の形態では、空隙16に四面体型結晶体160を使用した構成を示したが、当該結晶体160は必須ではなく、これを用いなくても蛍光体層17G〜17Bを形成することは可能である。しかしながら、製造時に空隙16の形態を良好に確保するための支柱手段として、結晶体160を用いることは有効である。
Thus, the
3. About the material used for void | hole formation In the said embodiment, although the structure which used the tetrahedral type |
また、四面体型結晶体160を用いることにより、空隙16を確実に得ることができるとともに、駆動時に表示電極対12に電圧が印加される際には、針状部162の先端に電界が集中することにより、電子が豊富に放出される効果も期待できる。
また、結晶体は四面体状に限定するものではない。結晶体において電界を集中させる効果が必要ではなく、良好に蛍光体層17R〜17Gや空隙16が形成できれば良いとする場合は、図3(b)に示すような、ZnOを主成分とするファイバー型結晶体160Aを用いてもよい。図3(b)は、当該ファイバー型結晶体160Aを示す斜視図である。
In addition, by using the
Further, the crystal is not limited to a tetrahedral shape. In the case where the effect of concentrating the electric field in the crystal body is not necessary, and it is sufficient that the phosphor layers 17R to 17G and the
当図に示される結晶体160Aは、空隙16を形成するのに必要なコア部163と、電界集中を生じさせて電子放出する役目を果たす尖鋭部164とからなる。結晶体160Aは、市販製品としては、日本電気硝子株式会社の製品が利用できる。ファイバー型結晶体160Aの全体長さは、短かすぎると充分な空隙16が作れず、長すぎると隣接する放電セルCに接触してしまう。従って1本当たりの長さは1〜20μmであることが望ましい。さらにコア部163の直径は1〜5μm、尖鋭部164の直径は1〜50nmの鋭利な形状であることが好ましい。ファイバー型結晶体160Aの1本の長さを10μm以上50μm以下とすることにより、四面体型結晶体160と同様に10μm以上150μm以下の空隙16を形成できるので、良好な発光効率を発揮できる空隙16を確保することが可能である。
The
なお、結晶体160と160Aは選択的に使用するほか、所定の割合で混合して用いても良い。
また、上記例では結晶粒子層15を備えるPDP1の構成について例示したが、当該結晶粒子層15は必須の構成ではない。例えば上記のように、結晶体160、160Aの材料として電界放出特性に優れる材料を使用した場合には、放電電圧の低減効果や放電の立ち上がり特性が充分なことも考えられ、その場合は結晶粒子層15を設けなくてもよい。
4.検証実験
上記製法で製造された本発明のPDPについて、実施例を作製し、空隙及び蛍光体層の形状に関する検証実験を行った。PDPの評価法としては、走査型共焦点レーザ顕微鏡(波長408nmの短波長半導体レーザを使用)を用いて、前面パネルの空隙及び蛍光体層の形状を評価することにより行った。また、駆動時の発光輝度はCRTカラーアナライザを用いて評価した。
Note that the
In the above example, the configuration of the
4). Verification Experiment An example was prepared for the PDP of the present invention manufactured by the above manufacturing method, and a verification experiment on the shape of the voids and the phosphor layer was performed. As a method for evaluating PDP, a scanning confocal laser microscope (using a short-wavelength semiconductor laser having a wavelength of 408 nm) was used to evaluate the shape of the front panel gap and phosphor layer. The light emission luminance during driving was evaluated using a CRT color analyzer.
(実験条件)
本実験に用いる実施例及び比較例として、それぞれ本発明及び従来の製造方法に基づき、高精細なPDPを作製した。
なお、比較のためガラス基板のサイズを対角5インチとし、区分けされた放電空間のサイズ(セルサイズ)を100インチサイズで8K×4K(走査線4000本)相当とした。放電ガスはXe含有量を100%(体積%)とし、29.9kPa(225Torr)の圧力でパネル内に封入した。放電セルの1ピッチ(図2中のWに相当)を95μmとし、Scn及びSusにおける透明電極の幅をともに60μm、バス電極の幅をともに35μmに設定した。表示電極対の主放電ギャップを80μm、データ電極の幅を40μmとした。
(Experimental conditions)
As examples and comparative examples used in this experiment, high-definition PDPs were produced based on the present invention and the conventional production method, respectively.
For comparison, the size of the glass substrate was 5 inches diagonal, and the size of the divided discharge space (cell size) was 100 inches and 8K × 4K (4000 scanning lines) equivalent. The discharge gas was sealed in the panel at a Xe content of 100% (volume%) and a pressure of 29.9 kPa (225 Torr). One pitch (corresponding to W in FIG. 2) of the discharge cells was set to 95 μm, the width of the transparent electrode in Scn and Sus was set to 60 μm, and the width of the bus electrode was set to 35 μm. The main discharge gap of the display electrode pair was 80 μm, and the width of the data electrode was 40 μm.
実施例のPDPでは、背面パネル上に各放電セルを区画するようにマトリックス状に支持部材を設けた。この支持部材の頂部幅は30μm、高さは80μmに設定した。さらにZnOを主成分とする四面体型結晶体(大きさ約20μm)を使用し、スクリーン印刷法によって空隙を形成した。蛍光体層は、中心粒径が約1.5μmの蛍光体を使用し、インクジェット法で材料を塗布して形成した。 In the PDP of the example, support members were provided in a matrix so as to partition each discharge cell on the back panel. The top width of the support member was set to 30 μm and the height was set to 80 μm. Further, a tetrahedral crystal (size: about 20 μm) containing ZnO as a main component was used, and voids were formed by screen printing. The phosphor layer was formed by using a phosphor having a center particle diameter of about 1.5 μm and applying a material by an inkjet method.
比較例のPDPでは、従来の製造方法に基づき、 従来のフォトリソグラフィー法あるいはサンドブラスト法で背面パネルに隔壁を形成した。また、ディスペンサー法で中心粒径が約3μmの蛍光体粒子を含む材料を背面パネルに塗布して焼成し、蛍光体層を形成した。
(結果考察)
比較例のPDPでは、全放電セル数の10〜20%の画素欠陥が発生した。また、蛍光体層の膜厚が5μmから80μmと大きなばらつきが発生した。これらの不具合は、比較例の製造方法において、微小な放電空間を形成する場合に蛍光体材料の塗布抜け、印刷抜け、印刷ムラ等の問題を発生しうる要因であることを意味しており、従来は安定した高精細なPDPの製造が難しいことを示している。
In the PDP of the comparative example, the partition walls were formed on the back panel by a conventional photolithography method or a sand blast method based on a conventional manufacturing method. Further, a material containing phosphor particles having a center particle diameter of about 3 μm was applied to the back panel by a dispenser method and baked to form a phosphor layer.
(Consideration of results)
In the comparative PDP, pixel defects of 10 to 20% of the total number of discharge cells occurred. Further, the phosphor layer had a large variation in film thickness of 5 μm to 80 μm. These defects mean that in the manufacturing method of the comparative example, when forming a minute discharge space, it is a factor that may cause problems such as missing coating of phosphor material, missing printing, printing unevenness, Conventionally, it is difficult to manufacture a stable high-definition PDP.
一方、実施例では蛍光体材料の印刷抜け、塗布抜けによって生じる画素欠陥は1%以下まで低減することができた。形成された空隙の厚みは約30から40μm、蛍光体層の厚みは約10μmから20μmで、従来法に比べて層厚のばらつきは大幅に改善された。
また、比較例のPDPでは、全白表示時の発光輝度が600cd/m2であり、蛍光体層の層厚の不均一性に起因する輝度ムラが生じていた。
On the other hand, in the example, pixel defects caused by missing printing or missing coating of the phosphor material could be reduced to 1% or less. The thickness of the formed gap was about 30 to 40 μm, and the thickness of the phosphor layer was about 10 to 20 μm. The variation in the layer thickness was greatly improved as compared with the conventional method.
Moreover, in the PDP of the comparative example, the light emission luminance at the time of all white display was 600 cd / m 2 , and the luminance unevenness caused by the non-uniformity of the phosphor layer thickness occurred.
これに対し実施例のPDPでは、発光輝度は540cd/m2と若干低下したものの、画像表示性能に何ら遜色のない発光輝度が発揮された。また、比較例では同一画面内で、10%〜20%程度輝度が低下している部分が画面面積比で30%生じていたものの、実施例においては、輝度が他の部分に比べて5%以上低下している部分はすべての画面内で見られなかった。このように実施例のPDPでは、前述の画素欠陥の他、輝度ムラについても解消された良好な画像表示性能が確認できた。また、空隙に使用した四面体型結晶体からの電子放出効果によって、比較例PDPでは放電維持電圧が300Vであったのに対し、約10V低い290Vまで低減できたことが確認された。さらに、ZnOにGaを1at%添加した結晶体を使用した場合は、放電維持電圧が270Vとなり、比較例に比べて約30Vの低減効果が確認できた。 On the other hand, in the PDP of the example, although the light emission luminance was slightly reduced to 540 cd / m 2 , the light emission luminance that is comparable to the image display performance was exhibited. Further, in the comparative example, a portion where the luminance is reduced by about 10% to 20% in the same screen is generated by 30% in the screen area ratio, but in the embodiment, the luminance is 5% as compared with other portions. The lowering part was not seen in all screens. As described above, in the PDP of the example, it was possible to confirm a good image display performance in which luminance unevenness was solved in addition to the pixel defect described above. In addition, it was confirmed that due to the electron emission effect from the tetrahedral crystal used in the gap, the discharge sustaining voltage was 300 V in the comparative example PDP, but could be reduced to 290 V, which was about 10 V lower. Furthermore, when a crystal body in which 1 at% of Ga was added to ZnO was used, the discharge sustaining voltage was 270 V, and a reduction effect of about 30 V was confirmed compared to the comparative example.
以上の実験結果から、実施例は比較例に比べて高い精度の構成を有するとともに、優れた画像表示性能を発揮し、消費電力の低減効果も呈しており、本発明ついての明確な優位性が確認できた。 From the above experimental results, the embodiment has a configuration with higher accuracy than the comparative example, exhibits excellent image display performance, and also exhibits an effect of reducing power consumption, and has a clear superiority with respect to the present invention. It could be confirmed.
本発明のPDPは、交通機関及び公共施設、家庭などにおけるテレビジョン装置及びコンピューターのディスプレイに用いられる表示装置等に利用することが可能である。また、本発明に係るPDPは、高精細化しても従来法では実現できなかった高品質を発揮できるので、例えば小型で且つ高精細なディスプレイに利用できるなど、様々なサイズに対応できる有用性を有するものである。 The PDP of the present invention can be used for a television set in a transportation facility, public facility, home, etc., a display device used for a computer display, and the like. In addition, since the PDP according to the present invention can exhibit high quality that could not be realized by the conventional method even when the definition is increased, it can be used for, for example, a small and high-definition display and can be used for various sizes. It is what you have.
C 放電セル
G 主放電ギャップ
W 幅方向の放電セルピッチ
3W 長手方向の放電セルピッチ
1 PDP
3 放電空間
10 前面パネル
11 前面基板
12 表示電極対
13、23 誘電体層
14 保護層
15 結晶粒子層
16 空隙
17R、17B、17G 蛍光体層
20 背面パネル
21 背面基板
22 データ(アドレス)電極
24 支持部材
160 四面体型結晶体
160A ファイバー型結晶体
161 体心部
162 針状部
163 コア部
164 尖鋭部
C discharge cell G main discharge gap W discharge cell pitch in the
DESCRIPTION OF
Claims (23)
一方のパネルと対向する他方のパネルの主面には、ドーム状の蛍光体層が形成され、当該ドーム状の蛍光体層とこれに被覆されるパネル下層表面との間に放電のための空隙が配設されている
プラズマディスプレイパネル。 A plasma display panel having a pair of opposed panels,
A dome-shaped phosphor layer is formed on the main surface of the other panel facing one panel, and a gap for discharge is formed between the dome-shaped phosphor layer and the panel lower layer surface covered by the dome-shaped phosphor layer. A plasma display panel.
前記ドーム状の蛍光体層は、保護層上の複数の位置に形成されている
請求項1に記載のプラズマディスプレイパネル。 On the main surface side of the other panel, an electrode, a dielectric layer covering the electrode, and a protective layer covering the dielectric layer are sequentially formed,
The plasma display panel according to claim 1, wherein the dome-shaped phosphor layer is formed at a plurality of positions on the protective layer.
前記ドーム状の蛍光体層は、結晶粒子層上の複数の位置に形成されている
請求項1に記載のプラズマディスプレイパネル。 On the main surface side of the other panel, an electrode, a dielectric layer covering the electrode, a protective layer covering the dielectric layer, and a crystal particle layer including a magnesium oxide crystal particle group are sequentially formed.
The plasma display panel according to claim 1, wherein the dome-shaped phosphor layer is formed at a plurality of positions on the crystal particle layer.
請求項1〜3のいずれかに記載のプラズマディスプレイパネル。 In each of the voids, at least one crystal body of at least one of a tetrahedral crystal body or a fiber crystal body in which needle-shaped portions extend in the direction of four apexes from the body center of a regular tetrahedron is disposed. The plasma display panel according to claim 1.
請求項4に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 4, wherein the crystal body contains ZnO as a main component.
請求項4又は5に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 4, wherein the crystal body is a semiconductor.
請求項6に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 6, wherein the semiconductor is a semiconductor obtained by adding Ga to ZnO.
請求項4に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 4, wherein a distance between the vertices in the tetrahedral crystal is 10 μm or more and 50 μm or less.
請求項4に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 4, wherein a diameter of a tip portion of the needle-like portion in the tetrahedral crystal is 1 nm or more and 50 nm or less.
請求項4に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 4, wherein one length of the fiber crystal body is 10 μm or more and 50 μm or less.
請求項4に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 4, wherein the fiber crystal body includes a columnar core portion and a sharp portion provided at one end of the core portion.
請求項11に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 11, wherein the fiber type crystal body has a core portion with a diameter of 1 µm or more and 5 µm or less, and a sharp portion with a diameter of 1 nm or more and 50 nm or less.
請求項4〜12のいずれかに記載のプラズマディスプレイパネル。 The plasma display panel according to any one of claims 4 to 12, wherein a remaining space excluding a space occupied by the crystal body in the void is in a range of 50% or more and 90% or less of a total volume of the void.
請求項1〜13のいずれかに記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein at least one of the pair of panels is provided with a support member for securing a gap with the other panel.
当該水平方向における隣接放電セル同士のピッチが50μm以上160μm以下である
請求項1〜14のいずれかに記載のプラズマディスプレイパネル。 A plurality of discharge cells are disposed along the horizontal direction of the screen on the pair of substrates,
The plasma display panel according to claim 1, wherein a pitch between adjacent discharge cells in the horizontal direction is not less than 50 μm and not more than 160 μm.
第一基板形成工程と封着工程の間において、
結晶体を分散した結晶体分散材料を保護層の表面に部分的に配設する結晶体材料配設工程と、
結晶体分散材料の上に蛍光体材料を配設する蛍光体材料配設工程と、
前記結晶体分散材料及び前記蛍光体材料を加熱し、蛍光体層を形成するとともに前結晶体分散材料の有機成分を除去して、保護層と蛍光体層との間に空隙を形成する焼成工程と、
を経るプラズマディスプレイパネルの製造方法。 A first substrate forming step of forming a dielectric layer and a protective layer on the main surface of the first substrate on which the electrode is disposed so as to cover the electrode, and the formed first substrate facing the second substrate A manufacturing method of a plasma display panel that undergoes a sealing process to be bonded,
Between the first substrate forming process and the sealing process,
A crystal material disposing step of partially disposing the crystal disperse material in which the crystal is dispersed on the surface of the protective layer;
A phosphor material disposing step of disposing a phosphor material on the crystal dispersion material;
A firing step of heating the crystal dispersion material and the phosphor material to form a phosphor layer and removing an organic component of the pre-crystal dispersion material to form a gap between the protective layer and the phosphor layer. When,
The manufacturing method of the plasma display panel which passes through.
第一基板形成工程と封着工程の間において、
酸化マグネシウム微粒子を分散した微粒子分散材料を保護層の表面に配設する結晶粒子材料配設工程と、
微粒子分散材料の上に結晶体を分散した結晶体分散材料を部分的に配設する結晶体材料配設工程と、
結晶体分散材料の上に蛍光体材料を配設する蛍光体材料配設工程と、
配設した前記結晶体分散材料及び前記蛍光体材料を焼成し、蛍光体層を形成するとともに前記結晶体分散材料の有機成分を除去して、結晶粒子層と蛍光体層との間に空隙を形成する焼成工程と、
を経るプラズマディスプレイパネルの製造方法。 A first substrate forming step of forming a dielectric layer and a protective layer so as to cover the electrode on the main surface of the first substrate on which the electrode is disposed, and the formed first substrate is disposed opposite to the second substrate. A method for manufacturing a plasma display panel, comprising:
Between the first substrate forming process and the sealing process,
A crystal particle material disposing step of disposing a fine particle dispersed material in which magnesium oxide fine particles are dispersed on the surface of the protective layer;
A crystal material material disposing step of partially disposing a crystal material dispersed material in which a crystal is dispersed on a fine particle dispersed material;
A phosphor material disposing step of disposing a phosphor material on the crystal dispersion material;
The disposed crystal dispersion material and the phosphor material are baked to form a phosphor layer, and an organic component of the crystal dispersion material is removed to form a gap between the crystal particle layer and the phosphor layer. A firing step to be formed;
The manufacturing method of the plasma display panel which passes through.
配設した材料を固化させる
請求項16又は17に記載のプラズマディスプレイパネルの製造方法。 In at least one of the crystalline material arranging step and the phosphor material arranging step,
The method for manufacturing a plasma display panel according to claim 16 or 17, wherein the disposed material is solidified.
請求項17又は18に記載のプラズマディスプレイパネルの製造方法。 The method for manufacturing a plasma display panel according to claim 17, wherein the arranged material is solidified in the crystal particle arranging step.
請求項16〜19のいずれかに記載のプラズマディスプレイパネルの製造方法。 The method for manufacturing a plasma display panel according to any one of claims 16 to 19, wherein in the firing step, the first substrate is fired at 480 ° C or higher.
請求項17又は19に記載のプラズマディスプレイパネルの製造方法。 The method for manufacturing a plasma display panel according to claim 17 or 19, wherein a material containing the same medium is used in the crystal particle material disposing step, the crystal material disposing step, and the phosphor material disposing step.
請求項16〜21のいずれかに記載のプラズマディスプレイパネルの製造方法。 The method for manufacturing a plasma display panel according to any one of claims 16 to 21, wherein in the phosphor disposing step, a phosphor material is disposed on the crystal-dispersed material using an inkjet method.
請求項16〜22のいずれかに記載のプラズマディスプレイパネルの製造方法。 The method for manufacturing a plasma display panel according to any one of claims 16 to 22, wherein in the phosphor arranging step, a phosphor having a center particle diameter of 1 µm to 2 µm is used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007306239A JP2009129840A (en) | 2007-11-27 | 2007-11-27 | Plasma display panel and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007306239A JP2009129840A (en) | 2007-11-27 | 2007-11-27 | Plasma display panel and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009129840A true JP2009129840A (en) | 2009-06-11 |
Family
ID=40820547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007306239A Pending JP2009129840A (en) | 2007-11-27 | 2007-11-27 | Plasma display panel and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009129840A (en) |
-
2007
- 2007-11-27 JP JP2007306239A patent/JP2009129840A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4129288B2 (en) | Plasma display panel and manufacturing method thereof | |
JP3327858B2 (en) | Plasma display panel and method of manufacturing the same | |
US7931948B2 (en) | Plasma display panel | |
US6707250B2 (en) | Gas discharge display device, plasma addressed liquid crystal display device, and method for producing the same | |
US8162710B2 (en) | Method for producing plasma display panel with a bright display and a low operating voltage | |
WO2009141983A1 (en) | Plasma display panel | |
JP2009129840A (en) | Plasma display panel and its manufacturing method | |
KR101150632B1 (en) | Plasma display panel | |
JP5007275B2 (en) | Method for manufacturing plasma display panel | |
JP2002015664A (en) | Manufacturing method of plasma display panel | |
JP4305144B2 (en) | Method of assembling a cold cathode field emission display | |
KR20130079380A (en) | Plasma display panel | |
CN101689455A (en) | Plasma display panel | |
JP4835318B2 (en) | Plasma display panel and manufacturing method thereof | |
WO2012114692A1 (en) | Plasma-display panel | |
JP3152628B2 (en) | Method of forming transparent thick film dielectric on conductive film | |
KR101101667B1 (en) | Process for producing plasma display panel | |
CN101636809B (en) | Plasma display panel | |
JP2012064370A (en) | Plasma display panel | |
JP2011222325A (en) | Method for manufacturing plasma display panel, and plasma display panel | |
KR20100000221A (en) | Fluorescent paste and method for fabricating plasma display panel using the same | |
WO2012114691A1 (en) | Plasma-display panel | |
JP2009259441A (en) | Plasma display panel and its manufacturing method | |
JP2007227313A (en) | Image display device | |
JP2013008508A (en) | Plasma display panel |