JP2009129522A - Memory control circuit - Google Patents
Memory control circuit Download PDFInfo
- Publication number
- JP2009129522A JP2009129522A JP2007305520A JP2007305520A JP2009129522A JP 2009129522 A JP2009129522 A JP 2009129522A JP 2007305520 A JP2007305520 A JP 2007305520A JP 2007305520 A JP2007305520 A JP 2007305520A JP 2009129522 A JP2009129522 A JP 2009129522A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- circuit
- data
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 28
- 230000003111 delayed effect Effects 0.000 claims abstract description 23
- 230000000630 rising effect Effects 0.000 claims description 31
- 230000000644 propagated effect Effects 0.000 abstract description 5
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 239000000872 buffer Substances 0.000 description 21
- 230000001934 delay Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Memory System (AREA)
- Dram (AREA)
Abstract
Description
本発明は、メモリ制御回路に関し、特に、データストローブ信号を用いてメモリへのデータの読み書きを制御するメモリ制御回路に関する。 The present invention relates to a memory control circuit, and more particularly to a memory control circuit that controls reading / writing of data from / to a memory using a data strobe signal.
パーソナルコンピュータ、ナビゲーション装置等の電子デバイスにおいて、高速にデータの読み書きを行い、かつ大量のデータを保持するメモリとしてSDRAM(Synchronous Dynamic Random Access Memory)が用いられている。SDRAMは、クロック信号に同期してデータの読み出しまたは読み書きが可能であり、クロック周波数を大きくすることで高速動作が可能となる。また、SDRAMは、連続的にデータの読み出しまたは書き込みが可能なバーストモードを備えている。 In electronic devices such as personal computers and navigation devices, SDRAM (Synchronous Dynamic Random Access Memory) is used as a memory that reads and writes data at high speed and holds a large amount of data. The SDRAM can read or write data in synchronization with a clock signal, and can operate at high speed by increasing the clock frequency. The SDRAM also has a burst mode in which data can be read or written continuously.
SDRAMをさらに高速化させたものにDDR(Double Data Rate)SDRAMがある。DDRSDRAMは、クロック信号の立ち上がりエッジと立下りエッジの双方に応答してデータの読み書きを行うため、その動作はSDRAMの2倍となる。 DDR (Double Data Rate) SDRAM is a further increase in the speed of SDRAM. Since DDR SDRAM reads and writes data in response to both the rising and falling edges of the clock signal, its operation is twice that of SDRAM.
図4は、DDRSDAM10とメモリ制御回路20の接続例を示す図である。DDRSDRAM10とメモリ制御回路20は、データ(DQ)の送受を行うデータバス30、データストローブ信号DQS(以下、DQS信号という)の送受を行うDQS信号線32、クロック信号を送信するクロック信号線34、アドレス信号を送信するアドレス信号バス36等によって接続される。さらに、メモリ制御回路20は、読み出し(リード)または書込み(ライト)を指示するコマンド信号をDDRSDRAM10へ供給する。
FIG. 4 is a diagram illustrating a connection example of the
図5(a)は、メモリからデータを読み出すとき(リード)のタイミングチャート、図5(b)はメモリにデータを書き込むとき(ライト)のタイミングチャートである。データを読み出すとき、メモリ制御回路20は、リードコマンドおよびアドレス信号を出力し、これに応答して、DDRSDRAM10は、DQS信号およびアドレス指定されたデータをメモリ制御回路10へ出力する。このとき、DQS信号とデータは同相で出力されるため、メモリ制御回路20は、DQS信号を遅延させ、DQS信号の立ち上がりエッジおよび立ち下りエッジに同期してデータをフリップフロップまたはラッチに取り込む。
FIG. 5A is a timing chart when reading data from the memory (reading), and FIG. 5B is a timing chart when writing data into the memory (writing). When reading data, the
また、データを書き込むとき、メモリ制御回路20はライトコマンド、アドレス信号、DQS信号およびデータDQをDDRSDRAM10へ出力する。このとき、DQS信号は、データより遅延されて出力される。DDRSDRAM10は、DQS信号の立ち上がりエッジおよび立ち下りエッジに同期してデータをメモリ素子に書き込む。
When writing data, the
DQS信号は、データの読み書きに応じて双方向通信されるものであり、またメモリへのアクセスがないときには、ハイインピーダンス状態におかれている。DQS信号によるデータの読み書き動作を保証するため、DQS信号には、メモリへのアクセス開始時にプリアンブルと呼ばれるローレベルの期間P1と、終了時にポストアンブルと呼ばれるローレベルの期間P2が含まれる。特許文献1は、このようなDDRSDRAMへのデータの読み書きを制御するメモリ制御回路を開示している。
The DQS signal is bi-directionally communicated according to data reading / writing, and is in a high impedance state when there is no access to the memory. In order to guarantee the data read / write operation by the DQS signal, the DQS signal includes a low level period P1 called a preamble at the start of access to the memory and a low level period P2 called a postamble at the end.
メモリ制御回路のデータを取り込む回路は、図6(a)に示すように、データを入力する入力バッファ40と、入力バッファ42から入力されたDQS信号を遅延する遅延回路44と、遅延されたDQS信号を反転するインバータ46と、遅延回路44によって遅延されたDQS信号の立ち上がりエッジに応答してデータを取り込むフリップフロップ48と、反転されたDQS信号の立ち上がりエッジに応答してデータを取り込むフリップフロップ50、52とを含んでいる。
As shown in FIG. 6A, the circuit for fetching data of the memory control circuit includes an
図6(b)に各部のタイミングチャートを示す。メモリ制御回路からのリードコマンドに応答して、DDRSDRAM10は、DQS信号をプリアンブルP1の期間だけローレベルにした後、DQS信号とデータ(DQ)を同相で出力する。メモリ制御回路は、入力バッファ40、42においてデータおよびDQS信号を入力する。入力バッファ42は、DQS信号を所定のしきい値でハイレベルとローレベルを検出し、波形成形したDQS信号を出力する。遅延回路44は、入力バッファ42からのDQS信号を1/4位相だけ遅延させ、これにより、DQS信号の立ち上がりおよび立下りエッジがデータ期間の中央に一致される。フリップフロップ48は、遅延されたDQS信号の立ち上がりエッジに応答してデータD1を取り込み、フリップフロップ50は、反転されたDQS信号の立ち上がりエッジ(遅延されたDQS信号の立ち下がりエッジのタイミングに等しい)に応答してデータD2を取り込む。
FIG. 6B shows a timing chart of each part. In response to the read command from the memory control circuit, the
ところで、DQS信号は、メモリへのアクセスが行われないとき、ハイインピーダンス状態にあり、メモリへのアクセス開始時に、ハイインピーダンスからローレベルに遷移し、アクセス終了時に、ローレベルからハイインピーダンス状態に遷移する。DQS信号は、ハイインピーダンス状態にあるとき、電源電圧Vddに近い値にプルアップされるが、この状態は不定であり、特にポストアンブル後の遷移時にDQS信号がオーバーシュートやノイズにより変動され易い。例えば、ポストアンブルP2後に、不所望なオーバーシュートSが発生すると、遅延されたDQS信号に不所望な波形S1が生成され、それがフリップフロップ48、50、52に入力され、誤ったデータの取り込みが行われ、それが内部回路へ伝播されてしまうという課題がある。
By the way, the DQS signal is in a high impedance state when the memory is not accessed, transitions from a high impedance to a low level at the start of access to the memory, and transitions from a low level to a high impedance state at the end of the access. To do. When the DQS signal is in a high impedance state, the DQS signal is pulled up to a value close to the power supply voltage Vdd, but this state is indefinite, and the DQS signal is likely to fluctuate due to overshoot or noise, especially at the transition after postamble. For example, if an undesired overshoot S occurs after the postamble P2, an undesired waveform S1 is generated in the delayed DQS signal, which is input to the flip-
特許文献1は、この課題を解決するために、DQS信号を遅延する2種類の遅延回路を設け、一方の遅延回路から出力されるDQS信号の立ち上がりエッジに応答してフリップフロップにでデータを取り込み、他方の遅延回路から出力されるDQS信号(イネーブル信号)を、DQS信号の立ち下がりエッジに応答してデータを取り込むフリップフロップのイネーブル端子に接続している。しかしながら、特許文献1による解決方法は、イネーブル端子によって動作を制御されるフリップフロップを必要としなければならず、既存のフリップフロップやラッチを利用することができない。
In order to solve this problem,
また、DDRSDRAMは、シングルエンドのDQS信号のみならず差動DQS信号を出力するものもあり、メモリ制御回路は、このような差動DQS信号に対処することが要求されている。 Some DDR SDRAMs output not only single-ended DQS signals but also differential DQS signals, and the memory control circuit is required to cope with such differential DQS signals.
本発明は、このような従来の課題を解決し、できるだけ既存の回路を利用しつつ、データストローブ信号の不定な状態が内部回路へ伝播されることを防止するメモリ制御回路を提供することを目的とする。 An object of the present invention is to solve such a conventional problem and to provide a memory control circuit that prevents an indefinite state of a data strobe signal from being propagated to an internal circuit while using an existing circuit as much as possible. And
本発明に係るメモリ制御回路は、メモリへのデータの書込みまたはメモリからのデータの読出しをデータストローブ信号を用いて制御するものであって、入力されたデータストローブ信号を第1の遅延量だけ遅延する第1の遅延回路と、入力されたデータストローブ信号を第1の遅延量よりも大きい第2の遅延量だけ遅延する第2の遅延回路と、第1の遅延回路によって遅延された第1の遅延信号と第2の遅延回路によって遅延された第2の遅延信号に基づき前記入力されたデータストローブ信号の立ち上がりエッジまたは立ち下がりエッジに同期した立下りエッジまたは立ち上がりエッジを有する第3の遅延信号を生成する生成回路と、前記第1の遅延信号に応答して入力された第1のデータを取り込む第1の回路と、前記第3の遅延信号に応答して入力された第2のデータを取り込む第2の回路とを有する。 The memory control circuit according to the present invention controls writing of data into the memory or reading of data from the memory using the data strobe signal, and delays the input data strobe signal by a first delay amount. A first delay circuit that delays the input data strobe signal by a second delay amount larger than the first delay amount, and a first delay circuit that is delayed by the first delay circuit. A third delay signal having a falling edge or a rising edge synchronized with a rising edge or a falling edge of the input data strobe signal based on the delay signal and the second delay signal delayed by the second delay circuit; A generation circuit for generating, a first circuit for capturing first data input in response to the first delay signal, and the third delay signal In response and a second circuit for taking a second data input.
好ましくは生成回路は、前記第1の遅延信号と前記第2の遅延信号を入力するアンド回路を含む。好ましくは、第1の遅延量は、前記入力されたデータストローブ信号に対して位相差が1/4であり、第2の遅延量は、前記入力されたデータストローブ信号に対して位相差が1/4より大きく1/2以下である。好ましくは、第1の回路は、第1の遅延信号の立ち上がりエッジまたは立ち下りにエッジ応答して第1のデータを取り込み、前記第2の回路は、前記第3の遅延信号の立ち上がりまたは立ち下りエッジに応答して第2のデータを取り込む。好ましくは、メモリ制御回路はさらに、差動データストローブ信号を入力し、前記入力されたデータストローブ信号を出力する差動回路を含む。第1および第2の回路は、例えばフリップフロップまたはラッチである。 Preferably, the generation circuit includes an AND circuit that inputs the first delay signal and the second delay signal. Preferably, the first delay amount has a phase difference of 1/4 with respect to the input data strobe signal, and the second delay amount has a phase difference of 1 with respect to the input data strobe signal. / 4 to 1/2 or less. Preferably, the first circuit captures the first data in response to the rising edge or falling edge of the first delay signal, and the second circuit rises or falls the third delay signal. The second data is captured in response to the edge. Preferably, the memory control circuit further includes a differential circuit that inputs a differential data strobe signal and outputs the input data strobe signal. The first and second circuits are, for example, flip-flops or latches.
本発明によれば、データストローブ信号を異なる遅延量で遅延し、両者から入力されたデータストローブ信号の立ち上がりエッジまたは立ち下りエッジに同期した立ち上がりエッジまたは立ち下がりエッジを有する第3の遅延信号を生成してデータの取り込みを行うことで、データストローブ信号がハイインピーダンス状態の不定になったとしても、それに伴う誤動作を防止することができる。 According to the present invention, the data strobe signal is delayed by different delay amounts, and a third delay signal having a rising edge or a falling edge synchronized with the rising edge or the falling edge of the data strobe signal input from both is generated. By taking in the data, even if the data strobe signal becomes indefinite in the high impedance state, it is possible to prevent a malfunction caused by the data strobe signal.
以下、本発明を実施するための最良の形態を図面を参照して詳細に説明する。ここでは、DDRSDRAMを例に用い、これをメモリと称する。 The best mode for carrying out the present invention will be described below in detail with reference to the drawings. Here, DDR SDRAM is used as an example, and this is referred to as a memory.
図1は、本発明の実施例に係るメモリ制御回路のデータ取り込み部の回路構成を示す図である。メモリ制御回路100は、DQS信号のクロックによって動作されるDQS回路領域110と、内部クロックHCLKによって動作される内部回路領域120とを含む。
FIG. 1 is a diagram illustrating a circuit configuration of a data capturing unit of a memory control circuit according to an embodiment of the present invention. Memory control circuit 100 includes a
DQS回路領域110は、メモリからのデータの読出し時にメモリからデータを受け取る入力バッファ200、DQS信号を受け取る入力バッファ210、入力バッファ210によって受け取られたDQS信号を第1の遅延量で遅延し第1の遅延信号DQS1を出力する第1の遅延回路220と、入力バッファ210によって受け取られたDQS信号を第1の遅延量よりも大きい第2の遅延量で遅延し第2の遅延信号DQS2を出力する第2の遅延回路230と、第1および第2の遅延信号を入力するアンド回路240と、アンド回路240の出力を反転した第3の遅延信号DQS3を出力するインバータ250と、入力バッファ200によって受け取られたデータを第1の遅延信号DQS1の立ち上がりエッジに応答して取り込むフリップフロップ260と、フリップフロップ260の出力を第3の遅延信号DQS3の立ち上がりエッジに応答して取り込むフリップフロップ270と、入力バッファ200によって受け取られたデータを第3の遅延信号DQS3の立ち上がりエッジに応答して取り込むフリップフロップ280とを含んでいる。
The
内部回路領域120は、フリップフロップ270からの出力を内部クロックHCLKの立ち上がりエッジで取り込むフリップフロップ300と、フリップフロップ280の出力を内部クロックHCLKの立ち下がりエッジで取り込むフリップフロップ310とを含んでいる。
The internal circuit area 120 includes a flip-
次に、図2に示すタイミングチャートを参照して各部の動作を説明する。メモリからデータを読み出すときすなわちリード時、メモリ制御回路は、メモリにリードコマンドを送信する。これに応答して、メモリは、時刻t1でハイインピーダンス状態にあるDQS信号をローレベルのプリアンブルP1に遷移させ、時刻t2からDQS信号とデータの出力を開始する。このとき、DQS信号とデータは同相である。 Next, the operation of each unit will be described with reference to the timing chart shown in FIG. When reading data from the memory, that is, at the time of reading, the memory control circuit transmits a read command to the memory. In response to this, the memory shifts the DQS signal in the high impedance state at time t1 to the low-level preamble P1, and starts outputting the DQS signal and data from time t2. At this time, the DQS signal and the data are in phase.
メモリ制御回路100は、図2(a)および(b)に示すように、データおよびDQS信号を入力バッファ200、210に入力される。DQS信号は、入力バッファ210にてしきい値電圧と比較され、図2(c)に示すようにハイレベル(VIH)またはローレベル(VIL)のパルス波形となる。
As shown in FIGS. 2A and 2B, the memory control circuit 100 inputs data and a DQS signal to the input buffers 200 and 210. The DQS signal is compared with the threshold voltage in the
次に、DQS信号は、第1の遅延回路220に入力され、図2(d)に示すように時刻t2、すなわちDQS信号の立ち上がりエッジから第1の遅延量td1だけ遅延される。好ましくは、第1の遅延量td1は、DQS信号の1/4位相である。第1の遅延回路220は、第1の遅延量だけ遅延された第1の遅延信号DSQ1をアンド回路240およびフリップフロップ260へ出力する。
Next, the DQS signal is input to the
さらにDQS信号は、図2(e)に示すように時刻t2から第2の遅延量td2だけ遅延される。好ましくは、第2の遅延量td2は、DQS信号の1/4位相より大きく1/2位相以下である。第2の遅延回路230は、第2の遅延量だけ遅延された第2の遅延信号DQS2をアンド回路240のもう一方の入力に出力する。
Further, the DQS signal is delayed from the time t2 by the second delay amount td2 as shown in FIG. Preferably, the second delay amount td2 is greater than ¼ phase of the DQS signal and less than or equal to ½ phase. The
アンド回路240は、第1および第2の遅延信号DQS1、DQS2を入力し、その論理関をインバータ250に出力する。インバータ250は、これを反転出力し、図2(f)に示すような第3の遅延信号DQS3を出力する。第3の遅延信号DQS3の立ち下がりエッジは、第2の遅延信号DQS2の立ち上がりエッジに等しく、第3の遅延信号DQS3の立ち上がりエッジは、第1の遅延信号DQSの立ち下りエッジに等しい。また、第3の遅延信号DQS3の立ち下がりエッジから立ち上がりエッジまでのローレベルの期間td3は、td3=td2−td1となる。
The AND
時刻t3のとき、第1の遅延回路により遅延された第1の遅延信号DQS1の立ち上がりエッジに応答してフリップフロップ260は、入力バッファ200に保持されたデータD1を取り込む。
At time t3, the flip-
時刻t4のとき、第3の遅延信号DQS3の立ち上がりエッジに応答してフリップフロップ280は、入力バッファ200に保持されたデータD2を取り込む。またこれと同じタイミングで、フリップフロップ270は、フリップフロップ260から出力されたデータを取り込む。
At time t4, the flip-
時刻t5のとき、第1の遅延信号DQS1の立ち上がりエッジに応答してフリップフロップ260は次に転送されたデータD3を取り込む。
At time t5, the flip-
時刻t6のとき、メモリは、リード動作を終了するためDQS信号をローレベルのポストアンブルP2遷移させ、時刻t7のとき、DQS信号をローレベルからハイインピーダンス状態に遷移させる。このとき、DQS信号にノイズやオーバーシュートSが生じると、入力バッファ210において、不所望なパルス波形S1が形成される(図2(c)を参照)。これにより、第1および第2の遅延回路220、230によって遅延された第1および第2の遅延信号DQS1、DQS2にも不所望なパルス波形S1が伝播される(図2(d)および(e)を参照)。しかし、第1および第2の遅延信号DQS1、DQS2は、アンド回路240によってゲートされ、不所望なパルス波形S1が取り除かれる。従って、第3の遅延信号DQS3には、不所望なパルス波形S1が伝播されず、フリップフロップ270、280がポストアンブル後の不定な状態において誤ってデータを取り込むことが防止される。この結果、メモリ制御回路100は、メモリからデータを正確に読み出すことができる。
At time t6, the memory causes the DQS signal to transition to the low-level postamble P2 to end the read operation, and at time t7, the memory causes the DQS signal to transition from the low level to the high impedance state. At this time, if noise or overshoot S occurs in the DQS signal, an undesired pulse waveform S1 is formed in the input buffer 210 (see FIG. 2C). As a result, an undesired pulse waveform S1 is also propagated to the first and second delay signals DQS1 and DQS2 delayed by the first and
なお上記例は、アンド回路の出力をインバータ250により反転して第3の遅延信号DQS3を生成するようにしたが、アンド回路240の出力を第3の遅延信号DQS3としてもよい。この場合、フリップフロップ270、280は、第3の遅延信号DQSの立ち下りエッジに応答してデータを取り込めばよい。さらに、フリップフロップ260、270、280は、立ち上がりエッジまたは立ち下がりエッジのいずれに応答してデータの取り込みを行うようにしてもよく、また、フリップフロップの代わりにラッチを用いても良い。遅延回路220、230は、DLL等を用いて構成することができる。
In the above example, the output of the AND circuit is inverted by the
次に、本発明の第2の実施例について説明する。図3は、本発明の第2の実施例に係るメモリ制御回路のDQS回路領域の構成を示す図であり、図1と同一のものには同一番号を付しその説明を省略する。第2の実施例では、DDRSDRAMとメモリ制御回路との間で双方向通信されるDQS信号に差動信号を用いる。DQS差動信号は、より高速でのデータ転送を可能にするものであり、DQS信号とこれを反転した/DQS信号とを含む。 Next, a second embodiment of the present invention will be described. FIG. 3 is a diagram showing the configuration of the DQS circuit area of the memory control circuit according to the second embodiment of the present invention. The same components as those in FIG. In the second embodiment, a differential signal is used as the DQS signal that is bidirectionally communicated between the DDR SDRAM and the memory control circuit. The DQS differential signal enables data transfer at a higher speed, and includes a DQS signal and a / DQS signal obtained by inverting the DQS signal.
図3に示すようにDQS回路領域110は、DQS信号を入力するバッファ210と、DQS信号を反転した/DQS信号を入力する入力バッファ212と、入力バッファ210、212によって受け取られたDQS差動信号からDQS信号を生成する差動回路290を含んでいる。なお、入力バッファ210、212が差動回路290を包含してもよい。差動回路290は、DQS信号を第1の遅延回路220および第2の遅延回路230へ出力し、以後の動作は、第1の実施例のときと同様に、遅延されたDQS信号の立ち上がりエッジと立下りエッジに同期してデータの取り込みが行われる。第2の実施例のメモリ制御回路によれば、DQS差動信号を出力するメモリに対応することができる。
As shown in FIG. 3, the
以上、本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。上記実施例では、
メモリにDDRSDRAMを用いたが、これ以外にも同期型のSRAM、フラッシュメモリを用いるようにしてもよい。
The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments according to the present invention, and various modifications can be made within the scope of the gist of the present invention described in the claims. Deformation / change is possible. In the above example,
Although the DDR SDRAM is used as the memory, a synchronous SRAM or flash memory may be used in addition to this.
100:メモリ制御回路 110:DQS回路領域
120:内部クロック領域 200、210:入力バッファ
220:第1の遅延回路 230:第2の遅延回路
240:アンド回路 250:インバータ
260、270、280、300、310:フリップフロップ
290:差動回路
100: Memory control circuit 110: DQS circuit area 120:
Claims (5)
入力されたデータストローブ信号を第1の遅延量だけ遅延する第1の遅延回路と、
入力されたデータストローブ信号を第1の遅延量よりも大きい第2の遅延量だけ遅延する第2の遅延回路と、
第1の遅延回路によって遅延された第1の遅延信号と第2の遅延回路によって遅延された第2の遅延信号に基づき前記入力されたデータストローブ信号の立ち上がりエッジまたは立ち下がりエッジに同期した立下りエッジまたは立ち上がりエッジを有する第3の遅延信号を生成する生成回路と、
前記第1の遅延信号に応答して入力された第1のデータを取り込む第1の回路と、
前記第3の遅延信号に応答して入力された第2のデータを取り込む第2の回路と
を含む、メモリ制御回路。 A memory control circuit that controls writing of data into a memory or reading of data from a memory using a data strobe signal,
A first delay circuit for delaying the input data strobe signal by a first delay amount;
A second delay circuit for delaying the input data strobe signal by a second delay amount larger than the first delay amount;
Falling in synchronization with the rising or falling edge of the input data strobe signal based on the first delay signal delayed by the first delay circuit and the second delay signal delayed by the second delay circuit A generating circuit for generating a third delayed signal having an edge or a rising edge;
A first circuit for capturing first data input in response to the first delay signal;
A memory control circuit including a second circuit for capturing second data input in response to the third delay signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007305520A JP5191218B2 (en) | 2007-11-27 | 2007-11-27 | Memory control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007305520A JP5191218B2 (en) | 2007-11-27 | 2007-11-27 | Memory control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009129522A true JP2009129522A (en) | 2009-06-11 |
JP5191218B2 JP5191218B2 (en) | 2013-05-08 |
Family
ID=40820284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007305520A Expired - Fee Related JP5191218B2 (en) | 2007-11-27 | 2007-11-27 | Memory control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5191218B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011059852A (en) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | Semiconductor integrated circuit |
US8558572B2 (en) | 2009-09-08 | 2013-10-15 | Renesas Electronics Corporation | Memory with termination circuit |
US8653851B2 (en) | 2009-09-09 | 2014-02-18 | Renesas Electronics Corporation | Semiconductor integrated circuit |
JP2014041638A (en) * | 2013-10-10 | 2014-03-06 | Renesas Electronics Corp | Semiconductor integrated circuit |
US20170186491A1 (en) * | 2014-04-14 | 2017-06-29 | Samsung Electronics Co., Ltd. | Method of shaping a strobe signal, a data storage system and strobe signal shaping device |
CN111916122A (en) * | 2019-05-09 | 2020-11-10 | 爱思开海力士有限公司 | Memory system and operating method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276396A (en) * | 2004-03-26 | 2005-10-06 | Nec Corp | Memory interface control circuit |
JP2006107352A (en) * | 2004-10-08 | 2006-04-20 | Fujitsu Ltd | Memory controller |
JP2006260322A (en) * | 2005-03-18 | 2006-09-28 | Nec Corp | Memory interface control circuit |
-
2007
- 2007-11-27 JP JP2007305520A patent/JP5191218B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276396A (en) * | 2004-03-26 | 2005-10-06 | Nec Corp | Memory interface control circuit |
JP2006107352A (en) * | 2004-10-08 | 2006-04-20 | Fujitsu Ltd | Memory controller |
JP2006260322A (en) * | 2005-03-18 | 2006-09-28 | Nec Corp | Memory interface control circuit |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9767884B2 (en) | 2009-09-08 | 2017-09-19 | Renesas Electronics Corporation | Memory with termination circuit |
JP2011059852A (en) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | Semiconductor integrated circuit |
US9286958B2 (en) | 2009-09-08 | 2016-03-15 | Renesas Electronics Corporation | Memory with termination circuit |
US9673818B2 (en) | 2009-09-08 | 2017-06-06 | Renesas Electronics Corporation | Semiconductor integrated circuit with data transmitting and receiving circuits |
US9208877B2 (en) | 2009-09-08 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor integrated circuit with data transmitting and receiving circuits |
US8552758B2 (en) | 2009-09-08 | 2013-10-08 | Renesas Electronics Corporation | Semiconductor integrated circuit with data transmitting and receiving circuits |
US8952719B2 (en) | 2009-09-08 | 2015-02-10 | Renesas Electronics Corporation | Memory with termination circuit |
US10490254B2 (en) | 2009-09-08 | 2019-11-26 | Renesas Electronics Corporation | Semiconductor integrated circuit system with termination circuit |
US10134462B2 (en) | 2009-09-08 | 2018-11-20 | Renesas Electronics Corporation | Memory with termination circuit |
US8558572B2 (en) | 2009-09-08 | 2013-10-15 | Renesas Electronics Corporation | Memory with termination circuit |
US8907699B2 (en) | 2009-09-09 | 2014-12-09 | Renesas Electronics Corporation | Semiconductor integrated circuit |
US8653851B2 (en) | 2009-09-09 | 2014-02-18 | Renesas Electronics Corporation | Semiconductor integrated circuit |
US9171592B2 (en) | 2009-09-09 | 2015-10-27 | Renesas Electronics Corporation | Semiconductor integrate circuit |
JP2014041638A (en) * | 2013-10-10 | 2014-03-06 | Renesas Electronics Corp | Semiconductor integrated circuit |
US20170186491A1 (en) * | 2014-04-14 | 2017-06-29 | Samsung Electronics Co., Ltd. | Method of shaping a strobe signal, a data storage system and strobe signal shaping device |
US9881679B2 (en) * | 2014-04-14 | 2018-01-30 | Samsung Electronics Co., Ltd. | Method of shaping a strobe signal, a data storage system and strobe signal shaping device |
CN111916122B (en) * | 2019-05-09 | 2023-11-07 | 爱思开海力士有限公司 | Memory system and method of operating the same |
CN111916122A (en) * | 2019-05-09 | 2020-11-10 | 爱思开海力士有限公司 | Memory system and operating method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5191218B2 (en) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191218B2 (en) | Memory control circuit | |
US7675811B2 (en) | Method and apparatus for DQS postamble detection and drift compensation in a double data rate (DDR) physical interface | |
JP2007122804A (en) | Synchronous semiconductor device | |
US6775190B2 (en) | Semiconductor memory device with detection circuit | |
JP2009176371A (en) | Semiconductor integrated circuit device and its test method | |
JP5045189B2 (en) | Interface circuit | |
US7733129B2 (en) | Method and circuit for generating memory clock signal | |
JP2006190433A (en) | Circuit for generating data strobe signal of semiconductor memory device | |
US8483005B2 (en) | Internal signal generator for use in semiconductor memory device | |
JP2006309915A (en) | Semiconductor memory device | |
US8819354B2 (en) | Feedback programmable data strobe enable architecture for DDR memory applications | |
US7181638B2 (en) | Method and apparatus for skewing data with respect to command on a DDR interface | |
US20110264874A1 (en) | Latency control circuit and method using queuing design method | |
JP2002304885A (en) | Semiconductor integrated circuit | |
KR100670729B1 (en) | Internal address generator of semiconductor memory device | |
US20050138458A1 (en) | System and method for signal timing | |
CN113223569B (en) | Anti-meta-stable latch | |
US7791963B2 (en) | Semiconductor memory device and operation method thereof | |
JP2010044659A (en) | Memory control circuit and semiconductor integrated circuit incorporating the same | |
JP4967850B2 (en) | Memory interface circuit | |
JP2012037973A (en) | Interface circuit, and memory controller comprising interface circuit | |
JP4099470B2 (en) | Memory controller | |
US6972998B1 (en) | Double data rate memory devices including clock domain alignment circuits and methods of operation thereof | |
JP5113433B2 (en) | Memory controller | |
US7492661B2 (en) | Command generating circuit and semiconductor memory device having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5191218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |