JP2009128466A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2009128466A
JP2009128466A JP2007301301A JP2007301301A JP2009128466A JP 2009128466 A JP2009128466 A JP 2009128466A JP 2007301301 A JP2007301301 A JP 2007301301A JP 2007301301 A JP2007301301 A JP 2007301301A JP 2009128466 A JP2009128466 A JP 2009128466A
Authority
JP
Japan
Prior art keywords
liquid crystal
slit
electrode
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007301301A
Other languages
Japanese (ja)
Other versions
JP4609483B2 (en
Inventor
Tatsuya Yada
竜也 矢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007301301A priority Critical patent/JP4609483B2/en
Priority to US12/208,810 priority patent/US8212954B2/en
Priority to CN2008101747702A priority patent/CN101441369B/en
Priority to TW097143795A priority patent/TWI539219B/en
Priority to KR1020080114482A priority patent/KR101130526B1/en
Publication of JP2009128466A publication Critical patent/JP2009128466A/en
Application granted granted Critical
Publication of JP4609483B2 publication Critical patent/JP4609483B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of improving transmittance of an electrode in which slits are formed. <P>SOLUTION: Each of a plurality of pixels 3 that forms a display unit 2 is constituted of: at least first and second substrates 12 and 29 that is arranged oppositely to each other with liquid crystal molecules M disposed therebetween; and a common electrode 22 and a pixel electrode 24 that are disposed on one substrate of the first and the second substrates 12 and 29 with an insulating film 23 disposed therebetween so as to drive the liquid crystal molecules. In the electrode of the common electrode 22 and the pixel electrode 24 that is disposed closer to the liquid crystal molecules, at least a pair of slit forming regions A1 and A2 having a plurality of slits S1 and S2 having a predetermined tilt angle with respect to a rubbing direction and parallel to each other are disposed so that the slits S1 and S2 are axially symmetric with respect to a line orthogonal to the longitudinal direction of the pixel 3 and outer edges 31 and 32 on the sides opposite to the other slit forming region of the slit forming regions A1 and A2 are formed in parallel to the slits S1 and S2 formed in the inner part thereof. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶表示装置に関し、特に透過率を向上させることができる液晶表示装置に関する。   The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device capable of improving transmittance.

高いコントラスト及び広視野角が得られる液晶表示装置として、液晶を2つの透明基板に対して略水平方向の電界を用いて液晶分子の配向を制御する液晶表示装置、即ち、FFS(Fringe-Field Switching)モードやIPS(In-Plain Switching)モード当により動作する液晶表示装置が知られている。この液晶表示装置では、一方の透明基板に、表示信号が供給される画素電極と共通電位が供給される共通電極の両者が配設される。   As a liquid crystal display device capable of obtaining a high contrast and a wide viewing angle, a liquid crystal display device that controls the orientation of liquid crystal molecules using an electric field in a substantially horizontal direction with respect to two transparent substrates, that is, FFS (Fringe-Field Switching) ) Mode and IPS (In-Plain Switching) mode are known. In this liquid crystal display device, one transparent substrate is provided with both a pixel electrode to which a display signal is supplied and a common electrode to which a common potential is supplied.

この液晶表示装置がFFSモードである場合について説明すると、例えば、画素電極に複数の線状部及びスリットが交互に平行に配置され、画素電極と共通電極とは、絶縁膜を介して対向して配置される。液晶分子は、配向膜のラビング方向に応じて初期配向される。そして、画素電極に表示信号が印加されると、画素電極の線状部からスリットの下層に延在する共通電極に延びる電界、即ち透明基板に対して略水平方向の電界に応じて、液晶分子の配向方向が制御される。この液晶分子を介して光学的制御が詠行われ、白表示又は黒表示が行われる。   The case where the liquid crystal display device is in the FFS mode will be described. For example, a plurality of linear portions and slits are alternately arranged in parallel on the pixel electrode, and the pixel electrode and the common electrode face each other with an insulating film therebetween. Be placed. The liquid crystal molecules are initially aligned according to the rubbing direction of the alignment film. When a display signal is applied to the pixel electrode, the liquid crystal molecules correspond to an electric field extending from the linear portion of the pixel electrode to the common electrode extending below the slit, that is, an electric field substantially in the horizontal direction with respect to the transparent substrate. The orientation direction is controlled. Optical control is performed through the liquid crystal molecules, and white display or black display is performed.

ところで、この主のFFSモードの液晶表示装置として、例えば、複数個の液晶分子を含む液晶層を介して所定の距離で第1及び第2透明絶縁基板を対向配置し、第1透明基板上に複数個のゲートパスライン及びデータパスラインを形成して単位画素を限定するようにマトリクス形態で配置し、これらとの交差部に薄膜トランジスタを設け、透明導電体からなるカウンタ電極を各単位画素に配置し、カウンタ電極と一緒にフリンジフィールドを形成する複数個の上部スリット及び下部スリットを前記カウンタ電極と絶縁して各単位画素に配置し、画素の長辺を中心に対称となる所定の傾きで配列し、また、透明導電体からなる画素電極とを含む構成を有するフリンジフィールドスイッチングモード液晶表示装置が提案されている(例えば、特許文献1参照)。
特開2002−182230号公報(第1頁、図3)
By the way, as this main FFS mode liquid crystal display device, for example, the first and second transparent insulating substrates are arranged to face each other at a predetermined distance through a liquid crystal layer containing a plurality of liquid crystal molecules, and are arranged on the first transparent substrate. A plurality of gate pass lines and data pass lines are formed and arranged in a matrix form so as to limit unit pixels, thin film transistors are provided at intersections with these, and counter electrodes made of a transparent conductor are arranged in each unit pixel. A plurality of upper and lower slits that form a fringe field together with the counter electrode are insulated from the counter electrode and arranged in each unit pixel, and are arranged with a predetermined inclination that is symmetrical about the long side of the pixel. Further, a fringe field switching mode liquid crystal display device having a configuration including a pixel electrode made of a transparent conductor has been proposed (for example, References 1).
JP 2002-182230 A (first page, FIG. 3)

しかしながら、上記特許文献1に記載の従来例にあっては、ゲートパスライン及びデータパスラインで囲まれる領域に長方形状の画素電極が配設され、この画素電極にゲートパスラインと平行な短辺に対して傾斜する複数のスリットを互いに平行に形成する場合と、画素電極の長手方向の中心位置で対称関係となる傾斜角を有する上部スリット及び下部スリットを形成する場合とが開示されており、スリットによって透過率を向上させることができるものであるが、画素電極が長方形状に形成されて、これに対して短辺に対して傾斜するスリットが形成されているので、短辺側の対向外周縁側でスリットと外周縁との間に直角三角形状の電極部が残ることになり、この部分で透過率が低下するという未解決の課題がある。   However, in the conventional example described in Patent Document 1, a rectangular pixel electrode is disposed in a region surrounded by the gate pass line and the data pass line, and the pixel electrode has a short side parallel to the gate pass line. A plurality of slits that are inclined in parallel with each other and a case in which an upper slit and a lower slit having an inclination angle that is symmetrical at the center position in the longitudinal direction of the pixel electrode are formed. Although the transmittance can be improved, the pixel electrode is formed in a rectangular shape and a slit that is inclined with respect to the short side is formed on the pixel electrode. A right-angled triangular electrode portion remains between the slit and the outer peripheral edge, and there is an unsolved problem that the transmittance is reduced at this portion.

そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、スリットを形成する電極の透過率を向上させることができる液晶表示装置を提供することを目的としている。   Therefore, the present invention has been made paying attention to the above-mentioned unsolved problems of the conventional example, and an object thereof is to provide a liquid crystal display device capable of improving the transmittance of an electrode forming a slit.

上記目的を達成するために、第1の形態に係る液晶表示装置は、表示部を形成する画素を、少なくとも、液晶層を挟んで対向する一対の基板と、前記一対の基板の一方の基板に設けられ絶縁膜を挟んで配置された前記液晶層の液晶分子を駆動する共通電極及び画素電極と、で構成し、前記共通電極及び前記画素電極のうちの前記液晶層側の電極は、ラビング方向に対して所定角度傾斜したスリットを有する少なくとも一対のスリット形成領域が前記画素の長手方向と前記スリットの長手方向とのなす角度が補角の関係となるように配置されると共に、前記一対のスリット形成領域の一方のスリット形成領域における他方のスリット形成領域とは反対側の外周縁が当該スリットの長手方向と略平行に形成されていることを特徴としている。   In order to achieve the above object, a liquid crystal display device according to a first embodiment includes at least a pair of substrates facing each other with a liquid crystal layer interposed between pixels forming a display portion and one substrate of the pair of substrates. A common electrode and a pixel electrode that drive the liquid crystal molecules of the liquid crystal layer that are provided and arranged with an insulating film interposed therebetween, and the electrode on the liquid crystal layer side of the common electrode and the pixel electrode has a rubbing direction At least a pair of slit forming regions having slits inclined at a predetermined angle with respect to the angle between the longitudinal direction of the pixel and the longitudinal direction of the slit, and the pair of slits. An outer peripheral edge of one of the formation regions opposite to the other slit formation region is formed substantially parallel to the longitudinal direction of the slit.

この第1の形態では、共通電極及び前記画素電極のうちの前記液晶層側の電極は、ラビング方向に対して所定角度傾斜したスリットを有する少なくとも一対のスリット形成領域が前記画素の長手方向と前記スリットの長手方向とのなす角度が補角の関係となるように配置されると共に、前記一対のスリット形成領域の一方のスリット形成領域における他方のスリット形成領域とは反対側の外周縁が当該スリットの長手方向と略平行に形成されているので、電極の外形をマルチスリット構成の台形状に形成することができ、スリットを形成した電極のスリットと平行な対向外周縁に余分な電極部がないので、画素の透過率を向上させることができる。
また、第2の形態に係る液晶表示装置は、第1の形態において、前記一対のスリット形成領域のそれぞれにおいて、前記液晶層側の電極に形成されたスリットは互いに平行に複数形成されていることを特徴としている。
In the first embodiment, the electrode on the liquid crystal layer side of the common electrode and the pixel electrode has at least a pair of slit forming regions having slits inclined at a predetermined angle with respect to the rubbing direction and the longitudinal direction of the pixel The slits are arranged so that the angle formed with the longitudinal direction of the slits is a complementary angle, and the outer peripheral edge of one of the pair of slit forming regions opposite to the other slit forming region is the slit. Since the outer shape of the electrode can be formed in a trapezoidal shape with a multi-slit configuration, there is no extra electrode portion on the opposite outer peripheral edge parallel to the slit of the electrode on which the slit is formed. Therefore, the transmittance of the pixel can be improved.
Further, in the liquid crystal display device according to the second mode, in the first mode, in each of the pair of slit forming regions, a plurality of slits formed in the electrode on the liquid crystal layer side are formed in parallel to each other. It is characterized by.

この第2の形態では、スリット形成領域のそれぞれにおいて、液晶層側の電極に形成されたスリットが互いに平行に複数形成されているので、各スリット形成領域での透過率を向上させるができる。
さらに、第3の形態に係る液晶表示装置は、第1の形態又は第2の形態において、前記スリットは、前記液晶層側の電極の当該スリットの長手方向の対向外周縁の一方まで延長して、当該電極が櫛歯形状とされていることを特徴としている。
In the second embodiment, since a plurality of slits formed in the electrode on the liquid crystal layer side are formed in parallel with each other in each slit forming region, the transmittance in each slit forming region can be improved.
Furthermore, the liquid crystal display device according to a third aspect is the liquid crystal display device according to the first aspect or the second aspect, wherein the slit extends to one of the opposing outer peripheral edges in the longitudinal direction of the slit of the electrode on the liquid crystal layer side. The electrode has a comb shape.

この第3の形態では、電極が櫛歯形状とされているので、透過率をより向上させることができる。
さらにまた、第4の形態に係る液晶表示装置は、第1の形態乃至第3の形態のいずれか1つの形態において、前記画素内に1つの電極の前記一対のスリット形成領域が配設されていることを特徴としている。
In this 3rd form, since the electrode is made into the comb-tooth shape, the transmittance | permeability can be improved more.
Furthermore, the liquid crystal display device according to the fourth aspect is the liquid crystal display device according to any one of the first aspect to the third aspect, wherein the pair of slit formation regions of one electrode is disposed in the pixel. It is characterized by being.

この第4の形態では、1つの画素に対応する電極を、一対のスリット形成領域を形成したマルチスリット構成の電極で構成するので、一対のスリット形成領域間でもそれら間の間隔を狭めて透過率を向上させることができる。
なおさらに、第5の形態に係る液晶表示装置は、上記第4の形態において、前記スリットを形成した電極の一方のスリット形成領域の外周縁部に、前記共通電極及び画素電極の一方に印加する電圧を制御する能動制御部が形成されていることを特徴としている。
In the fourth embodiment, since the electrode corresponding to one pixel is composed of electrodes having a multi-slit structure in which a pair of slit forming regions are formed, the transmittance between the pair of slit forming regions is reduced by narrowing the interval therebetween. Can be improved.
Still further, the liquid crystal display device according to the fifth mode is applied to one of the common electrode and the pixel electrode in the outer peripheral edge portion of one slit formation region of the electrode in which the slit is formed in the fourth mode. An active control unit for controlling the voltage is formed.

この第5の形態では、マルチスリット構成の電極の一方のスリット形成領域の外周縁に能動制御部を形成するので、この能動制御部が画素の隅部に能動制御部を配置することができ、画素全体の透過率を向上させることができる。
また、第6の形態に係る液晶表示装置は、第1の形態乃至第3の形態のいずれか1つの形態において、前記スリットの配列方向に隣接する画素のうち一方の画素の他方の画素に隣接するスリット形成領域と、他方の画素の一方の画素に隣接するスリット形成領域とが、互いのスリットが平行となるように配設されていることを特徴としている。
In the fifth embodiment, since the active control unit is formed at the outer peripheral edge of one slit formation region of the multi-slit configuration electrode, the active control unit can arrange the active control unit at the corner of the pixel, The transmittance of the entire pixel can be improved.
A liquid crystal display device according to a sixth aspect is the liquid crystal display device according to any one of the first to third aspects, adjacent to the other pixel of one of the pixels adjacent to the slit arrangement direction. The slit forming region and the slit forming region adjacent to one pixel of the other pixel are arranged so that the slits are parallel to each other.

この第6の形態では、隣接する画素の隣接するスリット形成領域のスリットが平行となるように配設されているので、スリット配列方向に隣接する画素間に跨がって平行なスリットを形成することができ、スリット配列方向に連続した画素を形成することができる。
さらに、第7の形態に係る液晶表示装置は、第6の形態において、前記一対のスリット形成領域の境界位置に、画素電極に印加する電圧を制御する能動制御部のゲートにゲート信号を供給するゲート線が配設されていることを特徴としている。
In the sixth embodiment, since the slits of the adjacent slit forming regions of the adjacent pixels are arranged in parallel, a parallel slit is formed across the adjacent pixels in the slit arrangement direction. It is possible to form continuous pixels in the slit arrangement direction.
Furthermore, the liquid crystal display device according to a seventh aspect supplies the gate signal to the gate of the active control unit that controls the voltage applied to the pixel electrode at the boundary position between the pair of slit formation regions in the sixth aspect. A gate line is provided.

この第7の形態では、画素内における一対のスリット形成領域間に能動制御部を配置するので、透過率が低下するスリット方向の切換え部を利用して能動制御部を配置することができ、マルチスリット構成の画素領域を最小に設計することができる。
さらにまた、第8の形態における液晶表示装置は、第7の形態において、前記能動制御部は屈曲して前記ゲート線と2回交差することを特徴としている。
In the seventh embodiment, since the active control unit is arranged between the pair of slit formation regions in the pixel, the active control unit can be arranged using the switching unit in the slit direction in which the transmittance decreases. A pixel region having a slit configuration can be designed to a minimum.
Furthermore, the liquid crystal display device according to the eighth mode is characterized in that, in the seventh mode, the active control section is bent and intersects the gate line twice.

この第6の形態では、能動制御部が屈曲してゲート線と2回交差するので、薄膜トランジスタの形成領域の面積を小さくして表示可能領域の割合即ち開口率を向上させることができる。   In the sixth embodiment, since the active control section bends and intersects the gate line twice, the area of the thin film transistor formation region can be reduced and the ratio of the displayable region, that is, the aperture ratio can be improved.

以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明をノーマリーブラック型のFFSモードにより動作する液晶表示装置に適用した場合の一実施形態を示す平面図であって、図中、1は液晶表示装置であって、表示部2が複数の画素3をマトリックス状に配置されて構成されている。図1では、表示部2の一部の画素3のみを示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view showing an embodiment in which the present invention is applied to a liquid crystal display device operating in a normally black FFS mode. In FIG. 1, reference numeral 1 denotes a liquid crystal display device including a display unit. 2 includes a plurality of pixels 3 arranged in a matrix. In FIG. 1, only some pixels 3 of the display unit 2 are shown.

表示部2は、図1に示すように、X方向を水平方向とし、Y方向を垂直方向とした矩形状に形成され、その水平方向に沿って、画素選択信号が供給される複数のゲート線4が所定間隔を保って配置されていると共に、垂直方向に沿って、表示信号が供給されるドレイン線5が所定間隔を保って配置されている。なお、表示部2の水平方向は、表示部1が偏光サングラスを通して視認される場合においては、その偏光サングラスの吸収軸と平行となるように設定する。   As shown in FIG. 1, the display unit 2 is formed in a rectangular shape in which the X direction is a horizontal direction and the Y direction is a vertical direction, and a plurality of gate lines to which pixel selection signals are supplied along the horizontal direction. 4 are arranged at a predetermined interval, and drain lines 5 to which display signals are supplied are arranged at a predetermined interval along the vertical direction. The horizontal direction of the display unit 2 is set to be parallel to the absorption axis of the polarized sunglasses when the display unit 1 is viewed through the polarized sunglasses.

これらゲート線4及びドレイン線5で囲まれる画素領域に画素3が配置されている。各画素3には、画素形成領域の左上角部にゲート線4をゲート電極とした薄膜トランジスタTRが配設されている。
そして、画素3は、図2の断面図に示すように、多層構造とされ、バックライト10に対向する下面に第1の偏光板11を形成したガラス等からなる第1の透明基板12を有し、この第1の透明基板12の上面にバッファ膜13が形成され、このバッファ膜13の上面に薄膜トランジスタTRを構成する図1で見てU字状のポリシリコンで形成された能動層14が配置され、この能動層14を覆うようにゲート絶縁膜15が配置されている。
A pixel 3 is arranged in a pixel region surrounded by the gate line 4 and the drain line 5. Each pixel 3 is provided with a thin film transistor TR having the gate line 4 as a gate electrode at the upper left corner of the pixel formation region.
As shown in the cross-sectional view of FIG. 2, the pixel 3 has a first transparent substrate 12 made of glass or the like having a multilayer structure and a first polarizing plate 11 formed on the lower surface facing the backlight 10. A buffer film 13 is formed on the upper surface of the first transparent substrate 12, and an active layer 14 made of U-shaped polysilicon as viewed in FIG. The gate insulating film 15 is disposed so as to cover the active layer 14.

ゲート絶縁膜15の能動層14に対向する上面には能動層14を2回通るようにゲート線4が配置されてダブルゲート構造とされている。そして、ゲート絶縁膜15及びゲート線4は、層間絶縁膜16で覆われている。この層間絶縁膜16上には、コンタクトホールCH1を通じて薄膜トランジスタTRのドレイン17と接続されたドレイン線5と、コンタクトホールCH2を通じてソース18と接続されたソース電極19とが配置されている。   On the upper surface of the gate insulating film 15 facing the active layer 14, the gate line 4 is disposed so as to pass through the active layer 14 twice to form a double gate structure. The gate insulating film 15 and the gate line 4 are covered with an interlayer insulating film 16. On the interlayer insulating film 16, a drain line 5 connected to the drain 17 of the thin film transistor TR through the contact hole CH1 and a source electrode 19 connected to the source 18 through the contact hole CH2 are arranged.

これらドレイン線5及びソース電極19はパッシベーション膜20で覆われ、このパッシベーション膜20上に平坦化膜21が形成されている。なお、パッシベーション膜20は必ずしも必要ではなく、省略することもできる。
平坦化膜21上には、ソース電極19と対向する位置に開口部22aを有する共通電極22が配置されている。この共通電極22は、例えば画素3が配置されている表示有効領域ではベタ膜として形成され、画素3が配置されていない領域において、コンタクトホール(図示せず)を通じて、共通電位が供給される共通電極線(図示せず)と接続されている。また、ゲート線またはドレイン線に平行に連なった帯状に形成してもよいし、共通電極線と画素毎も接続してもよい。
The drain line 5 and the source electrode 19 are covered with a passivation film 20, and a planarizing film 21 is formed on the passivation film 20. The passivation film 20 is not always necessary and can be omitted.
On the planarizing film 21, a common electrode 22 having an opening 22 a is disposed at a position facing the source electrode 19. For example, the common electrode 22 is formed as a solid film in the display effective region where the pixels 3 are arranged, and a common potential is supplied to the common electrode 22 through a contact hole (not shown) in the region where the pixels 3 are not arranged. It is connected to an electrode wire (not shown). Further, it may be formed in a strip shape connected in parallel to the gate line or the drain line, or the common electrode line may be connected to each pixel.

そして、共通電極22上に絶縁膜23を介して画素電極24が配置されている。この画素電極24は絶縁膜23、共通電極22の開口部22a、平坦化膜21及びパッシベーション膜20を通じて形成されたコンタクトホールCH3を介してソース電極19と接続されている。
また、画素電極24は配向膜25で覆われており、この配向膜25のラビング方向は、第1の偏光板11の透過軸と平行となるように設定されている。
A pixel electrode 24 is disposed on the common electrode 22 via an insulating film 23. The pixel electrode 24 is connected to the source electrode 19 through a contact hole CH 3 formed through the insulating film 23, the opening 22 a of the common electrode 22, the planarizing film 21, and the passivation film 20.
The pixel electrode 24 is covered with an alignment film 25, and the rubbing direction of the alignment film 25 is set to be parallel to the transmission axis of the first polarizing plate 11.

そして、配向膜25の上部に液晶分子Mを有する液晶層26を介して下面にカラーフィルタ27及び配向膜28を有する第2の透明基板29が配置されている。ここで、配向膜28のラビング方向は前述した配向膜25と同じラビング方向を有している。また、液晶層26の液晶分子Mは、配向膜25及び28のラビング方向に応じて初期配向されており、ホモジニアス配向されている。   A second transparent substrate 29 having a color filter 27 and an alignment film 28 on the lower surface is disposed on the alignment film 25 via a liquid crystal layer 26 having liquid crystal molecules M. Here, the rubbing direction of the alignment film 28 has the same rubbing direction as the alignment film 25 described above. The liquid crystal molecules M of the liquid crystal layer 26 are initially aligned according to the rubbing direction of the alignment films 25 and 28 and are homogeneously aligned.

さらに、第2の透明基板29の上面に第1の偏光板11と直交する透過軸を有した第2の偏光板30が配置されている。
そして、配向膜25及び28のラビング方向は、図3に示すように、水平方向(X方向)と一致している。画素電極24は、図3に示すように、画素3の長手方向の中央部で上下対称のスリット形状を有する一対の第1スリット形成領域A1及び第2スリット形成領域A2を有するダブルスリット構成とされている。
Further, a second polarizing plate 30 having a transmission axis orthogonal to the first polarizing plate 11 is disposed on the upper surface of the second transparent substrate 29.
The rubbing direction of the alignment films 25 and 28 coincides with the horizontal direction (X direction) as shown in FIG. As shown in FIG. 3, the pixel electrode 24 has a double slit configuration having a pair of first slit formation region A1 and second slit formation region A2 having a vertically symmetrical slit shape at the center in the longitudinal direction of the pixel 3. ing.

第1スリット形成領域A1は、配向膜25及び28のラビング方向に対して所定角度+θs1だけ傾斜した長方形状を有する複数のスリットS1が垂直方向に所定間隔L1を保って平行に形成されている。
また、第2スリット形成領域A2は、配向膜25及び28のラビング方向に対して所定角度−θs1だけ傾斜した長方形状を有する複数のスリットS2が垂直方向に所定間隔L1を保って平行に形成されている。
In the first slit formation region A1, a plurality of slits S1 having a rectangular shape inclined by a predetermined angle + θs1 with respect to the rubbing direction of the alignment films 25 and 28 are formed in parallel with a predetermined interval L1 in the vertical direction.
In the second slit formation region A2, a plurality of slits S2 having a rectangular shape inclined by a predetermined angle −θs1 with respect to the rubbing direction of the alignment films 25 and 28 are formed in parallel in the vertical direction with a predetermined interval L1. ing.

したがって、第1スリット形成領域A1及び第2スリット形成領域A2は、画素3の長手方向とスリットS1及びS2の長手方向とのなす角度が補角の関係となるように配置されている。
また、画素電極24は、第1スリット形成領域A1側の外周縁31が最外周側のスリットS1から所定距離L2だけ離れた位置にスリットS1と平行な短辺となるように形成され、第2スリット形成領域A2側の外周縁32が最外周側のスリットS2からL2だけ離れた位置にスリットS2と平行な短辺となるように形成されている。
Therefore, the first slit forming region A1 and the second slit forming region A2 are arranged such that the angle formed by the longitudinal direction of the pixel 3 and the longitudinal direction of the slits S1 and S2 is a complementary angle.
The pixel electrode 24 is formed such that the outer peripheral edge 31 on the first slit forming region A1 side is a short side parallel to the slit S1 at a position away from the outermost peripheral slit S1 by a predetermined distance L2. The outer peripheral edge 32 on the slit forming area A2 side is formed to be a short side parallel to the slit S2 at a position separated from the outermost slit S2 by L2.

また、画素電極24は、外周縁31及び32の左右両端を夫々個別に結んで垂直方向にドレイン線5に沿って延長する比較的長い長辺となる対向外周縁33及び34が形成され、各外周縁31〜34によって台形状に形成されている。
ここで、第1スリット領域A1及び第2スリット領域A2の各スリットS1及びS2は、絶縁膜23を介して形成された上部電極である画素電極24と下部電極である共通電極22との間に電圧を印加し、これによって発生する電界によって液晶分子Mを駆動するための開口部である。各スリット領域A1及びA2で、スリットS1を垂直方向(Y方向)に複数平行に形成することにより、各スリット領域A1及びA2での透過率を向上させることができる。
The pixel electrode 24 is formed with opposed outer peripheral edges 33 and 34 having relatively long long sides extending along the drain line 5 in the vertical direction by individually connecting the left and right ends of the outer peripheral edges 31 and 32, respectively. The outer peripheral edges 31 to 34 are formed in a trapezoidal shape.
Here, each of the slits S1 and S2 of the first slit region A1 and the second slit region A2 is between the pixel electrode 24 that is the upper electrode and the common electrode 22 that is the lower electrode formed through the insulating film 23. It is an opening for driving the liquid crystal molecules M with an electric field generated by applying a voltage. By forming a plurality of slits S1 parallel to the vertical direction (Y direction) in each of the slit regions A1 and A2, the transmittance in each of the slit regions A1 and A2 can be improved.

そして、第1スリット形成領域A1のスリットS1は、その傾斜角+θs1が液晶層26の液晶分子Mの回転方向を不定にさせないようにするために、配向膜25及び28のラビング方向に対して例えば約+5度〜+15度、好ましくは約+5度大きい値に設定されている。
また、第2スリット形成領域A2のスリットS2も、その傾斜角−θs1が液晶層26の液晶分子Mの回転方向を不定にさせないようにするために、配向膜25及び28のラビング方向に対して例えば約−5度〜−15度、好ましくは約−5度小さい値に設定されている。
Then, the slit S1 of the first slit formation region A1 has, for example, an inclination angle + θs1 with respect to the rubbing direction of the alignment films 25 and 28 in order to prevent the rotation direction of the liquid crystal molecules M of the liquid crystal layer 26 from being indefinite. It is set to a value about +5 degrees to +15 degrees, preferably about +5 degrees larger.
In addition, the slit S2 of the second slit formation region A2 also has an inclination angle −θs1 with respect to the rubbing direction of the alignment films 25 and 28 in order to prevent the rotation direction of the liquid crystal molecules M of the liquid crystal layer 26 from being indefinite. For example, it is set to a value that is about -5 degrees to -15 degrees, preferably about -5 degrees smaller.

また、各スリットS1及びS2は、その長手方向の両端部が、これら両端部に対向する画素電極24の対向外周縁33及び34に対して所定距離L3だけ内側となるように形成されている。結局、画素電極24は、対向外周縁31及び32を形成する外側電極部35及び36と、対向外周縁33及び34を形成する外側電極部37及び38とで台形状とされ、外側電極部37及び38間がスリットS1及びS2を形成する連結電極部39で連結されている構成を有する。   Further, the slits S1 and S2 are formed such that both end portions in the longitudinal direction are inside a predetermined distance L3 with respect to the opposing outer peripheral edges 33 and 34 of the pixel electrode 24 facing the both end portions. Eventually, the pixel electrode 24 has a trapezoidal shape with the outer electrode portions 35 and 36 forming the opposing outer peripheral edges 31 and 32 and the outer electrode portions 37 and 38 forming the opposing outer peripheral edges 33 and 34. And 38 are connected by a connecting electrode portion 39 forming slits S1 and S2.

さらに、第1スリット形成領域A1及び第2スリット形成領域A2の境界位置のスリットS1及びS2は、外側電極部37の位置で連結電極部39同士が重なるように形成され、その外側電極部38側に、端部を外周縁34に開放したスリットS3が形成されている。
このスリットS3は、フォトリソグラフィ工程の分解能によって、図3に示すように、スリットS1及びS2のラビング方向に対する傾斜角+θs1及び−θs1が小さくスリット幅が小さい場合には、外周縁34側で開放した形状とし、傾斜角+θs1及び−θs1が大きくスリット幅が大きい場合には、外側電極部38側端部を外側電極部38で閉塞した形状とすることができる。
Furthermore, the slits S1 and S2 at the boundary position between the first slit formation region A1 and the second slit formation region A2 are formed so that the connection electrode portions 39 overlap each other at the position of the outer electrode portion 37, and the outer electrode portion 38 side. In addition, a slit S3 having an end opened to the outer peripheral edge 34 is formed.
Depending on the resolution of the photolithography process, the slit S3 is opened on the outer peripheral edge 34 side when the inclination angles + θs1 and −θs1 with respect to the rubbing direction of the slits S1 and S2 are small and the slit width is small, as shown in FIG. In the case of the shape, when the inclination angles + θs1 and −θs1 are large and the slit width is large, the outer electrode portion 38 side end portion can be closed.

この画素電極24は、パターニングする際に、フォトリソグラフィ工程により角部が若干丸みを帯びる形状となる場合がある。この丸みを極力回避するためには、パターニングに用いるマスクのパターンを、光近接効果を考慮したパターンとすれば、その丸みを無視できる程度に抑えることができる。
そして、画素電極24の第2スリット形成領域A2の左下隅部に前述した薄膜トランジスタTRが形成されている。
When the pixel electrode 24 is patterned, the corner may be slightly rounded by a photolithography process. In order to avoid this roundness as much as possible, if the pattern of the mask used for patterning is a pattern considering the optical proximity effect, the roundness can be suppressed to a level that can be ignored.
The thin film transistor TR described above is formed in the lower left corner of the second slit formation region A2 of the pixel electrode 24.

また、図1に示すように、平面から見て少なくとも画素電極24の外側電極部35とドレイン線5とをそれらの一部が互いに重畳するように配置することにより、スリットS1の端部をドレイン線5に近づけることができ、画素3における透過率をより向上させることができる。また、画素電極24の外側電極部35とゲート線4とをそれらが互いに重畳しないように配置することにより、外側電極部35と画素電極24より大きく形成されている下部電極である共通電極22との電解により外側電極部35とゲート線4の間の液晶分子Mを制御することができ、画素3における透過率をより向上させることができる。   Further, as shown in FIG. 1, at least the outer electrode portion 35 of the pixel electrode 24 and the drain line 5 are arranged so that they partially overlap each other when viewed from above, so that the end portion of the slit S1 is drained. It can be brought closer to the line 5 and the transmittance in the pixel 3 can be further improved. Further, by arranging the outer electrode portion 35 of the pixel electrode 24 and the gate line 4 so as not to overlap each other, the outer electrode portion 35 and the common electrode 22 that is a lower electrode formed larger than the pixel electrode 24 Thus, the liquid crystal molecules M between the outer electrode portion 35 and the gate line 4 can be controlled by the electrolysis, and the transmittance in the pixel 3 can be further improved.

上記構成を有する液晶表示装置1の動作を、図2を参照して説明すると、共通電極22と画素電極24との間に電界が生じないオフ状態では、液晶層26の液晶分子Mはホモジニアス配向されており、その長軸方向は、第1の偏光板11の透過軸と例えば平行である。このとき、第1の偏光板11によって直線偏光されたバックライト10の光は、そのままの偏光軸で液晶層26を透過して第2の偏光板30に入射する。しかし、この光は、その偏光軸が第2の偏光板30の透過軸と直行するため、第2の偏光板30によって吸収される。即ち、黒表示表示(ノーマリーブラック)となる。   The operation of the liquid crystal display device 1 having the above configuration will be described with reference to FIG. 2. In an off state where no electric field is generated between the common electrode 22 and the pixel electrode 24, the liquid crystal molecules M of the liquid crystal layer 26 are homogeneously aligned. The long axis direction is, for example, parallel to the transmission axis of the first polarizing plate 11. At this time, the light of the backlight 10 linearly polarized by the first polarizing plate 11 passes through the liquid crystal layer 26 with the polarization axis as it is and enters the second polarizing plate 30. However, this light is absorbed by the second polarizing plate 30 because its polarization axis is perpendicular to the transmission axis of the second polarizing plate 30. That is, the display is black (normally black).

一方、共通電極22と画素電極24との間に電界が生じるオン状態では、この電界に応じて、液晶層26の液晶分子Mの長軸は、第1の透明基板12に対して略水平に回転する。このとき、第1の偏光板11によって直線偏光されたバックライト10の光は、液晶層26における複屈折により楕円偏光となり、第2の偏光板30に入射する。この楕円偏光のうち、第2の偏光板30の透過軸と一致する成分が出射され、白表示となる。   On the other hand, in the ON state in which an electric field is generated between the common electrode 22 and the pixel electrode 24, the major axis of the liquid crystal molecules M of the liquid crystal layer 26 is substantially horizontal with respect to the first transparent substrate 12 according to the electric field. Rotate. At this time, the light of the backlight 10 linearly polarized by the first polarizing plate 11 becomes elliptically polarized light due to birefringence in the liquid crystal layer 26, and enters the second polarizing plate 30. Among the elliptically polarized light, a component that coincides with the transmission axis of the second polarizing plate 30 is emitted and white display is performed.

このとき、画素電極24の外側電極部35及び36の外周縁31及び32が夫々スリットS1及びS2と平行に形成されているので、画素電極24の外形を長方形状とする場合に比較して外側電極部35及び36に余分なマージンが生じることはなく、各画素3の透過率を向上させることができる。
しかも、薄膜トランジスタTRが能動層14をゲート線4が2回通るダブルゲート構造されているので、薄膜トランジスタの形成領域の面積を小さくして表示可能領域の割合即ち開口率を向上させることができる。
At this time, the outer peripheral edges 31 and 32 of the outer electrode portions 35 and 36 of the pixel electrode 24 are formed in parallel with the slits S1 and S2, respectively, so that the outer shape of the pixel electrode 24 is larger than that of a rectangular shape. There is no extra margin in the electrode portions 35 and 36, and the transmittance of each pixel 3 can be improved.
In addition, since the thin film transistor TR has a double gate structure in which the gate line 4 passes through the active layer 14 twice, the area of the thin film transistor formation region can be reduced and the ratio of the displayable region, that is, the aperture ratio can be improved.

なお、上記画素電極24が配置された各画素3が、所謂ライン反転駆動により動作する場合、垂直方向で隣接する各画素3の各画素電極24には、極性の異なる表示信号が供給される。そのため、異なる表示信号の間処理によって所望の表示が得られずに、それらの画素3の境界近傍で表示不良が生じる場合がある。この問題を避けるためには、垂直方向で隣接する各画素3の各画素電極24を極力離間させた方が良いが、あまり離間距離を大きくとると透過率の低下を招くことになる。   When each pixel 3 on which the pixel electrode 24 is arranged operates by so-called line inversion driving, display signals having different polarities are supplied to the pixel electrodes 24 of the pixels 3 adjacent in the vertical direction. Therefore, a desired display may not be obtained by processing between different display signals, and a display defect may occur in the vicinity of the boundary between the pixels 3. In order to avoid this problem, it is preferable to separate the pixel electrodes 24 of the pixels 3 adjacent in the vertical direction as much as possible. However, if the separation distance is too large, the transmittance is lowered.

そこで、一方の画素電極24の対向外周縁31と他方の画素電極24の対向外周縁32との距離は、画素電極24の対向外周縁31及び32の外側の液晶分子Mが電界により所望の回転を得られる範囲の2倍と等しいか、それより多少大きい範囲とすることが好ましい。例えば、隣接する各画素電極24のうち、一方の画素電極24の外周縁31と、他方の画素電極24の外周縁32との距離をD1とすると、5μm<D1<15μmであり、好適な例としては7μm<D1<10μmである。   Therefore, the distance between the opposing outer peripheral edge 31 of one pixel electrode 24 and the opposing outer peripheral edge 32 of the other pixel electrode 24 is such that the liquid crystal molecules M outside the opposing outer peripheral edges 31 and 32 of the pixel electrode 24 are rotated by a desired electric field. It is preferable to make the range equal to or slightly larger than twice the range in which the value can be obtained. For example, among adjacent pixel electrodes 24, if the distance between the outer peripheral edge 31 of one pixel electrode 24 and the outer peripheral edge 32 of the other pixel electrode 24 is D1, 5 μm <D1 <15 μm, which is a preferable example Is 7 μm <D1 <10 μm.

なお、上記第1の実施形態においては、スリットS1の端部形状が丸みを帯びると、液晶分子Mの回転方向が所望の方向に対して反転する領域が存在して、本来ならば白表示となるべき領域が黒表示となり透過率が低下する現象であるディスクリネーションが発生する。このディスクリネーションの発生を抑制するためには、スリットS1の端部形状が丸みを帯びることなく形成するが必要であるが、このためのフォトリソグラフィ工程で使用するマスクとして、図4に示すような、開口部電極形成マスク100を使用する。   In the first embodiment, when the end shape of the slit S1 is rounded, there is a region where the rotation direction of the liquid crystal molecules M is reversed with respect to a desired direction. Disclination, which is a phenomenon in which the area to be displayed is black and the transmittance is reduced, occurs. In order to suppress the occurrence of this disclination, it is necessary to form the end shape of the slit S1 without rounding. As a mask used in the photolithography process for this purpose, as shown in FIG. In addition, the opening electrode formation mask 100 is used.

この開口部電極形成マスク100は、非透光パターン部112に対して、画素電極24の第1スリット形成領域A1に対向する位置にスリットS1の形状に応じた基本透光パターン部113が形成され、第2スリット形成領域A2に対向する位置にスリットS2の形状に応じた基本透光パターン部114が形成されている。さらに基本透光パターン部113及び114のディスクリネーションの発生する部位に基本透光パターン部113及び114を拡張してディスクリネーションの発生を抑制する補正用透光パターン部115,116及び117,118が形成されている。   In the opening electrode forming mask 100, a basic light-transmitting pattern portion 113 corresponding to the shape of the slit S1 is formed at a position facing the first slit forming region A1 of the pixel electrode 24 with respect to the non-light-transmitting pattern portion 112. A basic light-transmitting pattern portion 114 corresponding to the shape of the slit S2 is formed at a position facing the second slit formation region A2. Further, the correction light-transmitting pattern portions 115, 116, and 117, which suppress the occurrence of disclination by expanding the basic light-transmitting pattern portions 113 and 114 to the portions where the disclination occurs in the basic light-transmitting pattern portions 113 and 114, 118 is formed.

ここで、基本透光パターン部113のディスクリネーションが発生する部位は、第1スリット形成領域A1のスリットS1が、ラビング方向に対して正方向即ち反時計方向に傾斜しているので、スリットS1の中心点をXY座標の原点とし、X方向をスリットの長手方向とし、Y方向をスリットの幅方向としたときに、第2象限及び第4象限の角部となる。また、基本透光パターン部114のディスクリネーションが発生する部位は、第2のスリット形成領域A2のスリットS2が、ラビング方向に対して負方向即ち時計方向に傾斜しているので、上記XY座標系において第1象限及び第3象限の角部Eとなる。   Here, the part where the disclination occurs in the basic translucent pattern portion 113 is the slit S1 because the slit S1 of the first slit formation region A1 is inclined in the positive direction, that is, counterclockwise with respect to the rubbing direction. Is the corner of the second quadrant and the fourth quadrant where the X direction is the longitudinal direction of the slit and the Y direction is the width direction of the slit. Further, the disclination portion of the basic translucent pattern portion 114 has the XY coordinates because the slit S2 of the second slit forming area A2 is inclined in the negative direction, that is, in the clockwise direction with respect to the rubbing direction. In the system, it becomes the corner E of the first quadrant and the third quadrant.

各補正用透光パターン部115〜118は同一形状を有するので、代表として補正用透光パターン115について説明する。この補正用透光パターン115は、図5で拡大図示するように、基本透光パターン部113が非透光パターン部112内に拡張される形となるように基本透光パターン部113に連通して形成されている。そして、補正用透光パターン115は、基本透光パターン部113に連通してその長手方向即ちX軸に対して反時計方向に例えば45度傾斜して延長する比較的幅狭の帯状パターン部119と、この帯状パターン部119の延長端に形成された例えば直角二等辺三角形に形成された三角形パターン部120とで構成されている。   Since each of the correction translucent pattern portions 115 to 118 has the same shape, the correction translucent pattern 115 will be described as a representative. The correction translucent pattern 115 communicates with the basic translucent pattern portion 113 so that the basic translucent pattern portion 113 extends into the non-transparent pattern portion 112 as shown in an enlarged view in FIG. Is formed. The correction translucent pattern 115 communicates with the basic translucent pattern portion 113, and extends in a direction inclined by, for example, 45 degrees counterclockwise with respect to the longitudinal direction, that is, the X axis, for example, a strip-shaped pattern portion 119. And a triangular pattern portion 120 formed at an extended end of the band-shaped pattern portion 119, for example, a right-angled isosceles triangle.

ここで、帯状パターン部119の幅寸法B及び基本透光パターン113の端部から三角形パターン部120の先端部までの延長寸法Cが基本透光パターン部113の幅寸法Aよりも小さく設定されている。
寸法の一例を挙げると、エッチング後に形成される画素電極24のスリット幅Sを約4.0μmとするときには、基本透光パターン部114の幅寸法Aを約3.4μmとすることができ、この場合、補正用透光パターン部116の延長寸法Cを約1.75μm、幅寸法Bを約1.4μmとすることができる。
Here, the width dimension B of the band-shaped pattern part 119 and the extension dimension C from the end of the basic light transmission pattern 113 to the tip of the triangular pattern part 120 are set smaller than the width dimension A of the basic light transmission pattern part 113. Yes.
As an example of the dimensions, when the slit width S of the pixel electrode 24 formed after etching is about 4.0 μm, the width dimension A of the basic translucent pattern portion 114 can be about 3.4 μm. In this case, the extension dimension C of the correction translucent pattern portion 116 can be about 1.75 μm, and the width dimension B can be about 1.4 μm.

高精細な液晶表示装置では、基本透光パターン部114の幅寸法Aは、露光装置の解像度の限度近くの最小寸法に設定されることが多い。したがって、通常では、開口部電極形成マスクのパターンの最小寸法は、露光装置の解像度を超えて小さくしても、所望の寸法、形状に露光することはできない。ここで、光近接効果を利用することで、露光装置の解像度以下の微細パターンを得ることができる。これは露光装置の解像度の限度近くの基本パターン部の周辺部に、光の回折等を考慮した形状、寸法の補正用パターン部を設けることで、基本パターン部の周辺部の形状を補正し、露光装置の解像度以上の精度のパターンを形成することができることに基づく。図4の例では、基本透光パターン部113のみでは、露光装置の解像度の限界によって、露光パターンがその長手方向の端部において、円弧状になるが、補正用透光パターン部115を設けることで、円弧状形状を補正して、かなり矩形に近い露光パターンとすることができる。   In a high-definition liquid crystal display device, the width dimension A of the basic light-transmitting pattern portion 114 is often set to the minimum dimension near the resolution limit of the exposure apparatus. Therefore, normally, even if the minimum dimension of the pattern of the opening electrode formation mask is smaller than the resolution of the exposure apparatus, it cannot be exposed to a desired dimension and shape. Here, by utilizing the optical proximity effect, it is possible to obtain a fine pattern having a resolution lower than that of the exposure apparatus. This is to correct the shape of the peripheral portion of the basic pattern portion by providing a pattern portion for correcting the shape and dimensions in consideration of light diffraction etc. in the peripheral portion of the basic pattern portion near the resolution limit of the exposure apparatus, This is based on the ability to form a pattern with an accuracy higher than the resolution of the exposure apparatus. In the example of FIG. 4, the exposure pattern has an arc shape at the end in the longitudinal direction due to the limit of the resolution of the exposure apparatus only with the basic light transmission pattern portion 113, but the correction light transmission pattern portion 115 is provided. Thus, the arc shape can be corrected to obtain an exposure pattern that is very close to a rectangle.

したがって、光近接効果を利用するため、補正用透光パターン部115の寸法は、基本透光パターン部113の最小寸法よりも小さく設定される。上記の例で、露光装置の分解能が約3μmとすれば、基本透光パターン部113の最小寸法を露光装置の分解能の約3μmよりも大きい約3.4μmとし、補正用透光パターン部115の最小寸法を露光装置の分解能の3μmより小さいやく1.4μmとすることができる。   Therefore, in order to use the optical proximity effect, the dimension of the correction translucent pattern portion 115 is set smaller than the minimum dimension of the basic translucent pattern portion 113. In the above example, if the resolution of the exposure apparatus is about 3 μm, the minimum dimension of the basic light-transmitting pattern portion 113 is set to about 3.4 μm, which is larger than the resolution of the exposure apparatus of about 3 μm. The minimum dimension can be set to 1.4 μm, which is smaller than the resolution of the exposure apparatus of 3 μm.

このような開口部電極形成マスク100は、一般的な露光マスクの製造方法に従って、基本透光パターン部113の最小寸法を露光装置の解像度の許容範囲とし、基本透光パターン部113の長手方向の端部に、露光装置の解像度を超える小さな寸法を有する補正用透光パターン部115を設けるように透光パターンを形成したものを用いることができる。   In such an opening electrode forming mask 100, the minimum dimension of the basic translucent pattern portion 113 is set within the allowable range of the resolution of the exposure apparatus in accordance with a general exposure mask manufacturing method, and the longitudinal direction of the basic translucent pattern portion 113 is set. It is possible to use a light-transmitting pattern formed on the end so as to provide a correction light-transmitting pattern portion 115 having a small dimension exceeding the resolution of the exposure apparatus.

また、補正用透光パターン部116〜118についても、詳細図示は省略するが、補正用透光パターン部115と線対称な同一形状に形成されている。
上記構成を有する開口部電極形成マスク100を使用して露光を行うと、基本透光パターン部113,114及び補正用透光パターン部115〜118を光が通過し、感光性レジストが露光される。この感光性レジストは露光されると、その特性が変化するので、適当な現像液を用いることで、露光部分を除去することができ、これによって、感光性レジストが基本透光パターン部113,114と同じ形状に感光性レジストに開口部が形成される。このようにして開口部が形成された感光性レジストを用いて、画素電極用透明導電材料膜をエッチングすることにより、感光性レジストの開口部に対応する形状のスリットS1及びS2を有する画素電極24が形成される。
The correction translucent pattern portions 116 to 118 are also formed in the same shape that is symmetrical with the correction translucent pattern portion 115, although detailed illustration is omitted.
When exposure is performed using the opening electrode formation mask 100 having the above-described configuration, light passes through the basic light-transmitting pattern portions 113 and 114 and the correction light-transmitting pattern portions 115 to 118, and the photosensitive resist is exposed. . Since the characteristics of the photosensitive resist change when it is exposed, the exposed portion can be removed by using an appropriate developer, whereby the photosensitive resist becomes the basic light-transmitting pattern portions 113 and 114. An opening is formed in the photosensitive resist in the same shape. The pixel electrode 24 having the slits S1 and S2 having a shape corresponding to the opening of the photosensitive resist is obtained by etching the transparent conductive material film for the pixel electrode using the photosensitive resist having the opening formed in this manner. Is formed.

次に、本発明の第2の実施形態を図6及び図7について説明する。
この第2の実施形態は、第1スリット形成部A1及び第2スリット形成部A2の境界部に薄膜トランジスタTRを形成するようにしたものである。
すなわち、第2の実施形態では、図6に示すように、画素3内の画素電極24の第1スリット形成領域A1及び第2スリット形成部A2の境界部に薄膜トランジスタTRが形成され、且つ上下方向即ちドレイン線5に沿って隣接する画素3で画素電極24の向きが左右反転されていることを除いては前述した第1の実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
Next, a second embodiment of the present invention will be described with reference to FIGS.
In the second embodiment, a thin film transistor TR is formed at the boundary between the first slit forming part A1 and the second slit forming part A2.
That is, in the second embodiment, as shown in FIG. 6, the thin film transistor TR is formed at the boundary between the first slit forming region A1 and the second slit forming portion A2 of the pixel electrode 24 in the pixel 3, and the vertical direction In other words, the pixel 3 adjacent to the drain line 5 has the same configuration as that of the first embodiment except that the direction of the pixel electrode 24 is reversed left and right. Are denoted by the same reference numerals, and detailed description thereof will be omitted.

この第2の実施形態では、第1スリット形成領域A1及び第2スリット形成領域A2の各スリットS1及びS2の傾斜角+θs1及び−θs1の絶対値が前述した第1の実施形態より大きな角度に設定されている。
また、第1スリット形成領域A1及び第2スリット形成領域A2の境界位置でスリットS1′及びS2′が、図8で拡大図示するように、その外周電極部37側で連通されてV字状に形成されていると共に、外周電極部38側がこの外周電極部37から距離L2より大きな距離L5だけ離れた位置で閉塞されて、トランジスタ対向電極部40が形成されている。
In the second embodiment, the absolute values of the inclination angles + θs1 and −θs1 of the slits S1 and S2 in the first slit formation region A1 and the second slit formation region A2 are set to be larger than those in the first embodiment described above. Has been.
In addition, slits S1 'and S2' at the boundary position between the first slit forming area A1 and the second slit forming area A2 are communicated with each other on the outer peripheral electrode portion 37 side as shown in an enlarged view in FIG. At the same time, the outer peripheral electrode portion 38 side is closed at a position away from the outer peripheral electrode portion 37 by a distance L5 larger than the distance L2, and the transistor counter electrode portion 40 is formed.

そして、図7に示すように、トランジスタ対向電極部40の下側に対向して、図6で見てU字状の能動層14が形成され、この能動層14のドレイン17及びソース18間にゲート線4が2回通るようにダブルゲート構成の薄膜トランジスタTRが形成されている。この薄膜トランジスタTRのソース18がコンタクトホールCH2、ソース電極19、コンタクトホールCH3を介してトランジスタ対向電極部40に電気的に接続されている。   Then, as shown in FIG. 7, a U-shaped active layer 14 as viewed in FIG. 6 is formed facing the lower side of the transistor counter electrode portion 40, and between the drain 17 and the source 18 of this active layer 14. A thin film transistor TR having a double gate structure is formed so that the gate line 4 passes twice. The source 18 of the thin film transistor TR is electrically connected to the transistor counter electrode portion 40 through the contact hole CH2, the source electrode 19, and the contact hole CH3.

この第2の実施形態によると、スリットS1及びS2の傾斜方向が異なる第1スリット形成領域A1及び第2スリット形成領域A2の境界位置に、薄膜トランジスタTRと対向するトランジスタ対向電極部40を形成し、このトランジスタ対向電極部40を、図7に示すように、薄膜トランジスタTRのソース18に接続し、この薄膜トランジスタTRの能動層14を2回横切るようにゲート線4を配設することで、図6に示すように、1つの画素3の上下方向の中央部を横切るようにゲート線4を配設することができ、画素3を最小化にする設計を行うことができる。   According to the second embodiment, the transistor counter electrode portion 40 facing the thin film transistor TR is formed at the boundary position between the first slit forming area A1 and the second slit forming area A2 in which the inclination directions of the slits S1 and S2 are different, As shown in FIG. 7, the transistor counter electrode portion 40 is connected to the source 18 of the thin film transistor TR, and the gate line 4 is disposed so as to cross the active layer 14 of the thin film transistor TR twice. As shown, the gate line 4 can be disposed so as to cross the central portion of one pixel 3 in the vertical direction, and the design for minimizing the pixel 3 can be performed.

しかも、前述したように薄膜トランジスタTRをダブルゲート構造とすることにより、構成を小型化することができ、第1スリット形成領域A1及び第2スリット形成領域A2間を狭めることができ、画素3をより最小化することができる。
さらに、隣接する画素電極24が左右反転されているので、隣接する画素3間で、スリットS1又はS2が平行に連続した状態となり、画素3間に切れ目がない状態となるので、隣接する画素3間の透過率を向上させることができる。
In addition, as described above, the thin film transistor TR has a double gate structure, so that the configuration can be reduced in size, and the space between the first slit formation region A1 and the second slit formation region A2 can be narrowed. Can be minimized.
Further, since the adjacent pixel electrodes 24 are reversed left and right, the slits S1 or S2 are continuous in parallel between the adjacent pixels 3, and there is no break between the pixels 3, so that the adjacent pixels 3 The transmittance can be improved.

次に、本発明の第3の実施形態を図9及び図10について説明する。
この第3の実施形態では、画素電極を櫛歯状に形成したものである。
すなわち、第3の実施形態では、図9及び10に示すように、前述した第1の実施形態における画素電極24の右側の外側電極部38が形成されず、画素電極24が櫛歯状に形成されていることを除いては前述した図1及び図3と同様の構成を有し、図1及び図3との対応部分には同一符号を付し、その詳細説明はこれを省略する。
Next, a third embodiment of the present invention will be described with reference to FIGS.
In the third embodiment, the pixel electrode is formed in a comb shape.
That is, in the third embodiment, as shown in FIGS. 9 and 10, the outer electrode portion 38 on the right side of the pixel electrode 24 in the first embodiment described above is not formed, and the pixel electrode 24 is formed in a comb shape. Except for the above, the configuration is the same as that of FIG. 1 and FIG. 3 described above, and the same reference numerals are given to the corresponding parts to FIG. 1 and FIG.

この第3の実施形態によると、第1の実施形態における画素電極24の外側電極部38が形成されず、櫛歯状の画素電極24とされているので、スリットS1の端が形成されず、透過率を向上させることができる。
この第3の実施形態でも、櫛歯形状の画素電極24を端部形状に丸みを帯びることなく形成することがディスクリネーションを発生させないために必要であり、このためのフォトリソグラフィ工程で使用するマスクとして、図11に示すような、開口部電極形成マスク200を使用する。
According to the third embodiment, since the outer electrode portion 38 of the pixel electrode 24 in the first embodiment is not formed, and the pixel electrode 24 is a comb-like pixel electrode, the end of the slit S1 is not formed, The transmittance can be improved.
Also in the third embodiment, it is necessary to form the comb-like pixel electrode 24 without rounding the end shape in order to prevent disclination, and this is used in the photolithography process for this purpose. As the mask, an opening electrode formation mask 200 as shown in FIG. 11 is used.

この開口部電極形成マスク200は、非透光パターン部212に対して、画素電極24のスリットS1及びS2に対向する位置にスリットS1及びS2の形状に応じた基本透光パターン部213及び214が形成され、さらに基本透光パターン部213及び214のディスクリネーションの発生する部位に基本透光パターン部213及び214を縮小してディスクリネーションの発生を抑制する補正用非透光パターン部215,216及び基本透光パターン部313,214を拡張してディスクリネーションの発生を抑制する補正用透光パターン部217,218が形成されている。   The opening electrode forming mask 200 has basic light-transmitting pattern portions 213 and 214 corresponding to the shapes of the slits S1 and S2 at positions facing the slits S1 and S2 of the pixel electrode 24 with respect to the non-light-transmitting pattern portion 212. Further, the non-transparent pattern portion 215 for correction that suppresses the occurrence of disclination by reducing the basic translucent pattern portions 213 and 214 to the portion where the disclination of the basic translucent pattern portions 213 and 214 occurs. 216 and basic translucent pattern portions 313 and 214 are formed to form correction translucent pattern portions 217 and 218 that suppress the occurrence of disclination.

ここで、基本透光パターン部213のディスクリネーションが発生する部位は、上述した第1の実施形態のように、スリットS1のようにラビング方向に対して正方向即ち反時計方向に傾斜している場合には、スリットS1の中心点をXY座標の原点とし、X方向をスリットの長手方向とし、Y方向をスリットの幅方向としたときに、第2象限及び第4象限の角部となる。また、基本透光パターン部214のディスクリネーションが発生する部位は、スリットS2のようにラビング方向に対して負方向即ち時計方向に傾斜している場合には、上記XY座標系において第1象限及び第3象限の角部Eとなる。   Here, the part where the disclination of the basic translucent pattern portion 213 occurs is inclined in the positive direction, that is, counterclockwise with respect to the rubbing direction like the slit S1, as in the first embodiment described above. When the center point of the slit S1 is the origin of the XY coordinates, the X direction is the longitudinal direction of the slit, and the Y direction is the width direction of the slit, the corners of the second quadrant and the fourth quadrant are obtained. . Further, when the disclination portion of the basic translucent pattern portion 214 is inclined in the negative or clockwise direction with respect to the rubbing direction like the slit S2, the first quadrant in the XY coordinate system is used. And the corner E of the third quadrant.

補正用非透光パターン部215は、図12で拡大図示するように、非透光パターン部212が基本透光パターン部213内に拡張される形、換言すれば基本透光パターン部213が縮小される形に非透光パターン部212に連結して形成され、非透光パターン部212に連結してその長手方向即ちX軸に対して反時計方向に例えば45度傾斜して延長する比較的幅狭の帯状非透光パターン部219と、この帯状非透光パターン部219の延長端に形成された例えば直角二等辺三角形に形成された三角形非透光パターン部220とで構成されている。   As shown in the enlarged view of FIG. 12, the non-transparent pattern portion 215 for correction has a shape in which the non-transparent pattern portion 212 is expanded into the basic translucent pattern portion 213, in other words, the basic translucent pattern portion 213 is reduced. The non-transparent pattern portion 212 is connected to the non-transparent pattern portion 212, and is connected to the non-transparent pattern portion 212 so as to extend at an angle of 45 degrees counterclockwise with respect to the longitudinal direction, that is, the X axis. The band-shaped non-light-transmitting pattern portion 219 having a narrow width and the triangle non-light-transmitting pattern portion 220 formed at an extended end of the band-shaped non-light-transmitting pattern portion 219, for example, a right-angled isosceles triangle.

ここで、帯状非透光パターン部219の幅寸法I及び非透光パターン212の端部から三角形非透光パターン部220の先端部までの延長寸法Jが非透光パターン部212の幅寸法Hよりも小さく設定されている。
寸法の一例を挙げると、エッチング後に形成される画素電極24の細長い電極部の幅即ちラインの幅寸法Wを約3.0μmとするときには、非透光パターン部212の幅寸法Hを約3.6μmとすることができ、この場合、補正用非透光パターン部216の延長寸法Jを約1.5μm、幅寸法Iを約1.4μmとすることができる。
Here, the width dimension I of the band-shaped non-transparent pattern portion 219 and the extension dimension J from the end of the non-translucent pattern 212 to the tip of the triangular non-transparent pattern portion 220 are the width dimension H of the non-transparent pattern portion 212. Is set smaller than.
For example, when the width of the elongated electrode portion of the pixel electrode 24 formed after etching, that is, the width W of the line is about 3.0 μm, the width H of the non-light-transmitting pattern portion 212 is about 3. In this case, the extension dimension J of the non-transparent pattern portion for correction 216 can be about 1.5 μm, and the width dimension I can be about 1.4 μm.

図4及び図5に関連して前述したように、光近接効果を利用することで、露光装置の解像度以下の微細パターンを得ることができ、図12の例では、基本透光パターン部213あるいは非透光パターン212のみでは、露光装置の解像度の限界によって、露光パターンがその長手方向の端部において円弧状に、微細な補正用非透光パターン部215を設けることで、円弧状形状を補正して、かなり矩形に近い露光パターンとすることができる。   As described above with reference to FIGS. 4 and 5, by using the optical proximity effect, it is possible to obtain a fine pattern below the resolution of the exposure apparatus. In the example of FIG. With only the non-transparent pattern 212, the arc shape is corrected by providing a fine correction non-transparent pattern portion 215 in an arc shape at the end in the longitudinal direction due to the limit of the resolution of the exposure apparatus. Thus, the exposure pattern can be made substantially rectangular.

したがって、光近接効果を利用するため、補正用非透光パターン部215の寸法は、基本透光パターン部214又は非透光パターン212の最小寸法よりも小さく設定される。上記の例で、露光装置の分解能が約3μmであるとすれば、基本透光パターン部214の最小寸法を露光装置の分解能の約3μmよりも大きい約3.6μmとし、補正用非透光パターン部216の最小寸法を露光装置の分解能の3μmより小さい約1.4μmとすることができる。   Therefore, in order to use the optical proximity effect, the dimension of the correction non-light-transmitting pattern part 215 is set smaller than the minimum dimension of the basic light-transmitting pattern part 214 or the non-light-transmitting pattern 212. In the above example, assuming that the resolution of the exposure apparatus is about 3 μm, the minimum dimension of the basic translucent pattern portion 214 is set to about 3.6 μm, which is larger than the resolution of the exposure apparatus of about 3 μm, and the non-transparent pattern for correction The minimum dimension of the portion 216 can be about 1.4 μm, which is smaller than the resolution of the exposure apparatus of 3 μm.

このような開口部電極形成マスク200は、一般的な露光マスクの製造方法に従って、基本透光パターン部213の最小寸法を露光装置の解像度の許容範囲とし、基本透光パターン部213の長手方向の端部に、露光装置の解像度を超える小さな寸法を有する補正用透光パターン部215を設けるように透光パターンを形成したものを用いることができる。   In such an opening electrode forming mask 200, the minimum dimension of the basic light-transmitting pattern portion 213 is set within the allowable range of the resolution of the exposure apparatus in accordance with a general exposure mask manufacturing method, and the longitudinal light-transmitting pattern portion 213 is arranged in the longitudinal direction. A light-transmitting pattern formed so that a correction light-transmitting pattern portion 215 having a small dimension exceeding the resolution of the exposure apparatus can be provided at the end.

また、補正用透光パターン部216及び218については、前述した図4及び図5の補正用透光パターン部117と同様の構成を有し、補正用透光パターン217については補正用透光パターン215と線対称に構成されている。
この第3の実施形態では、前述した第1の実施形態の画素電極24を櫛歯状にした場合について説明したが、これに限定されるものではなく、前述した第2の実施形態の画素電極を櫛歯状とするようにしてもよい。
Further, the correction translucent pattern portions 216 and 218 have the same configuration as the correction translucent pattern portion 117 of FIGS. 4 and 5 described above, and the correction translucent pattern 217 has a configuration of the correction translucent pattern. 215 and line symmetry.
In the third embodiment, the case where the pixel electrode 24 of the first embodiment described above is comb-shaped has been described. However, the present invention is not limited to this, and the pixel electrode of the second embodiment described above. May be comb-shaped.

なお、上記第1〜第3の実施形態においては、共通電極22及び画素電極24のうち画素電極24が液晶分子M側に配置されて、スリットS1及びS2を有する第1スリット形成領域A1及び第2スリット形成領域A2が形成されている場合について説明したが、これに限定されるものではなく、共通電極22を液晶分子M側に配置した場合には、画素電極24に代えて、共通電極22にスリットS1及びS2を有する第1スリット形成領域A1及び第2スリット形成領域S2を形成すればよい。   In the first to third embodiments, the pixel electrode 24 of the common electrode 22 and the pixel electrode 24 is disposed on the liquid crystal molecule M side, and the first slit formation region A1 and the first slit forming region A1 having the slits S1 and S2 are used. Although the case where the two-slit formation region A2 is formed has been described, the present invention is not limited to this, and when the common electrode 22 is disposed on the liquid crystal molecule M side, the common electrode 22 is used instead of the pixel electrode 24. The first slit forming area A1 and the second slit forming area S2 having the slits S1 and S2 may be formed.

さらに、上記第1〜第3の実施形態においては、薄膜トランジスタTRの能動層14をU字状に形成して、この能動層14をゲート線4が2度横切るようにダブルゲート構造とした場合について説明したが、これに限定されるものではなく、図13に示すように、能動層14を直線状に形成し、これに応じてゲート線4に能動層14の位置で二股に分岐する分岐部300を形成して、能動層14をゲート線4が2回横切るダブルゲート構造とするようにしてもよい。   Furthermore, in the first to third embodiments, the active layer 14 of the thin film transistor TR is formed in a U shape, and the active layer 14 has a double gate structure so that the gate line 4 crosses twice. Although described above, the present invention is not limited to this, and as shown in FIG. 13, the active layer 14 is formed in a straight line, and the branching portion branches into the gate line 4 at the position of the active layer 14 accordingly. 300 may be formed so that the active layer 14 has a double gate structure in which the gate line 4 crosses twice.

なおさらに、上記第1〜第3の実施形態においては、画素3がノーマリーブラック型のFFSモードにより動作する場合について説明したが、これに限定されるものではなく、ノーマリーホワイト型のFFSモードにより動作する液晶表示装置についても本発明を適用することができる。この場合、第1の偏光板11及び第2の偏光板30の透過軸、配向膜25及び28のラビング方向の関係をノーマリーホワイト型に対応して変更すればよい。   In the first to third embodiments, the case where the pixel 3 operates in the normally black FFS mode has been described. However, the present invention is not limited to this, and the normally white FFS mode is used. The present invention can also be applied to a liquid crystal display device that operates according to the above. In this case, the relationship between the transmission axes of the first polarizing plate 11 and the second polarizing plate 30 and the rubbing direction of the alignment films 25 and 28 may be changed corresponding to the normally white type.

本発明の第1の実施形態による液晶表示装置を示す平面図である。1 is a plan view showing a liquid crystal display device according to a first embodiment of the present invention. 図1のA−A上の断面図である。It is sectional drawing on the AA of FIG. 図1の画素電極を示す平面図である。It is a top view which shows the pixel electrode of FIG. 第1の実施形態に適用する開口部形成用マスクを示す平面図である。It is a top view which shows the mask for opening part application applied to 1st Embodiment. 図4の補正透光パターン部の詳細を示す図である。It is a figure which shows the detail of the correction | amendment translucent pattern part of FIG. 本発明の第2の実施形態の液晶表示装置を示す平面図である。It is a top view which shows the liquid crystal display device of the 2nd Embodiment of this invention. 図6のA−A線上の断面図である。It is sectional drawing on the AA line of FIG. 図6の画素電極を示す平面図である。It is a top view which shows the pixel electrode of FIG. 本発明の第3の実施形態の液晶表示装置を示す平面図である。It is a top view which shows the liquid crystal display device of the 3rd Embodiment of this invention. 図9の画素電極を示す平面図である。FIG. 10 is a plan view showing the pixel electrode of FIG. 9. 第3の実施形態に適用する開口部形成用マスクを示す平面図である。It is a top view which shows the mask for opening part application applied to 3rd Embodiment. 開口部形成用マスクの補正非透光パターン部の詳細を示す図である。It is a figure which shows the detail of the correction | amendment non-translucent pattern part of the mask for opening part formation. 薄膜トランジスタの他の構成を示す平面図である。It is a top view which shows the other structure of a thin-film transistor.

符号の説明Explanation of symbols

1…液晶表示装置、2…表示部、3…画素、4…ゲート線、5…ドレイン線、10…バックライト、11…第1の偏光板、12…第1の透明基板、13…バッファ膜、14…能動層、15…ゲート絶縁膜、16…層間絶縁膜、17…ドレイン、18…ソース、19…ソース電極、20…パッシベーション膜、21…平坦化膜、22…共通電極、23…絶縁膜、24…画素電極、25…配向膜、26…液晶層、27…カラーフィルタ、28…配向膜、29…第2の透明基板、30…第2の偏光板、TR…薄膜トランジスタ、A1…第1スリット形成領域,A2…第2スリット形成領域、S1,S2…スリット、31,32…対向外周縁、33,34…対向外周縁、35〜38…外側電極部、39…連結電極部、40…トランジスタ対向電極、100…開口部形成用マスク、112…非透光パターン部、113,114…基本透光パターン部、115〜118…補正用透光パターン部、200…開口部形成用マスク、212…非透光パターン部、213,214…基本透光パターン部、215,217…補正用非透光パターン部、216,218…補正用透光パターン部   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device, 2 ... Display part, 3 ... Pixel, 4 ... Gate line, 5 ... Drain line, 10 ... Back light, 11 ... 1st polarizing plate, 12 ... 1st transparent substrate, 13 ... Buffer film , 14 ... Active layer, 15 ... Gate insulating film, 16 ... Interlayer insulating film, 17 ... Drain, 18 ... Source, 19 ... Source electrode, 20 ... Passivation film, 21 ... Planarization film, 22 ... Common electrode, 23 ... Insulation Film, 24 ... pixel electrode, 25 ... alignment film, 26 ... liquid crystal layer, 27 ... color filter, 28 ... alignment film, 29 ... second transparent substrate, 30 ... second polarizing plate, TR ... thin film transistor, A1 ... first 1 slit forming area, A2 ... second slit forming area, S1, S2 ... slit, 31, 32 ... opposing outer peripheral edge, 33, 34 ... opposing outer peripheral edge, 35 to 38 ... outer electrode part, 39 ... connecting electrode part, 40 ... transistor counter electrode, 1 DESCRIPTION OF SYMBOLS 0 ... Mask for opening part, 112 ... Non-light-transmitting pattern part, 113, 114 ... Basic light-transmitting pattern part, 115-118 ... Light-transmitting pattern part for correction, 200 ... Mask for opening part forming, 212 ... Non-light-transmitting Pattern part, 213, 214 ... Basic light transmission pattern part, 215, 217 ... Correction non-light transmission pattern part, 216, 218 ... Correction light transmission pattern part

Claims (8)

表示部を形成する画素を、少なくとも、液晶層を挟んで対向する一対の基板と、前記一対の基板の一方の基板に設けられ絶縁膜を挟んで配置された前記液晶層の液晶分子を駆動する共通電極及び画素電極と、で構成し、
前記共通電極及び前記画素電極のうちの前記液晶層側の電極は、ラビング方向に対して所定角度傾斜したスリットを有する少なくとも一対のスリット形成領域が前記画素の長手方向と前記スリットの長手方向とのなす角度が補角の関係となるように配置されると共に、前記一対のスリット形成領域の一方のスリット形成領域における他方のスリット形成領域とは反対側の外周縁が当該スリットの長手方向と略平行に形成されていることを特徴とする液晶表示装置。
A pixel forming the display portion drives at least a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween, and liquid crystal molecules of the liquid crystal layer provided on one of the pair of substrates with an insulating film interposed therebetween. A common electrode and a pixel electrode,
Of the common electrode and the pixel electrode, the electrode on the liquid crystal layer side includes at least a pair of slit forming regions having slits inclined at a predetermined angle with respect to the rubbing direction, and the longitudinal direction of the pixel and the longitudinal direction of the slit. The angle formed is a complementary angle, and the outer peripheral edge of the one slit forming region on the side opposite to the other slit forming region is substantially parallel to the longitudinal direction of the slit. A liquid crystal display device characterized in that the liquid crystal display device is formed.
前記一対のスリット形成領域のそれぞれにおいて、前記液晶層側の電極に形成されたスリットは互いに平行に複数形成されていることを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein in each of the pair of slit forming regions, a plurality of slits formed in the electrode on the liquid crystal layer side are formed in parallel to each other. 前記スリットは、前記液晶層側の電極の当該スリットの長手方向の対向外周縁の一方まで延長して、当該電極が櫛歯形状とされていることを特徴とする請求項1又は2に記載の液晶表示装置。   The said slit is extended to one of the opposing outer periphery of the longitudinal direction of the said slit of the electrode of the said liquid crystal layer side, and the said electrode is made into the comb-tooth shape. Liquid crystal display device. 前記画素内に前記一対のスリット形成領域が配設されていることを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。   4. The liquid crystal display device according to claim 1, wherein the pair of slit formation regions are disposed in the pixel. 5. 前記一方のスリット形成領域の外周縁部に、前記画素電極に印加する電圧を制御する能動制御部が形成されていることを特徴とする請求項4に記載の液晶表示装置。   The liquid crystal display device according to claim 4, wherein an active control unit that controls a voltage applied to the pixel electrode is formed at an outer peripheral edge of the one slit forming region. 前記スリットの配列方向に隣接する画素のうち一方の画素の他方の画素に隣接するスリット形成領域と、他方の画素の一方の画素に隣接するスリット形成領域とが、互いのスリットが平行となるように配設されていることを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。   The slit forming area adjacent to the other pixel of the one of the pixels adjacent to the slit arrangement direction and the slit forming area adjacent to one of the other pixels are parallel to each other. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is disposed on the liquid crystal display device. 前記一対のスリット形成領域の境界位置に、画素電極に印加する電圧を制御する能動制御部のゲートにゲート信号を供給するゲート線が配設されていることを特徴とする請求項6に記載の液晶表示装置。   The gate line for supplying a gate signal to a gate of an active control unit that controls a voltage applied to the pixel electrode is disposed at a boundary position between the pair of slit formation regions. Liquid crystal display device. 前記能動制御部は屈曲して前記ゲート線と2回交差することを特徴とする請求項7に記載の液晶表示装置。   The liquid crystal display device according to claim 7, wherein the active controller is bent and intersects the gate line twice.
JP2007301301A 2007-11-21 2007-11-21 Liquid crystal display device Active JP4609483B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007301301A JP4609483B2 (en) 2007-11-21 2007-11-21 Liquid crystal display device
US12/208,810 US8212954B2 (en) 2007-11-21 2008-09-11 Liquid crystal display device
CN2008101747702A CN101441369B (en) 2007-11-21 2008-11-03 Liquid crystal display device
TW097143795A TWI539219B (en) 2007-11-21 2008-11-13 Liquid crystal display device
KR1020080114482A KR101130526B1 (en) 2007-11-21 2008-11-18 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301301A JP4609483B2 (en) 2007-11-21 2007-11-21 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2009128466A true JP2009128466A (en) 2009-06-11
JP4609483B2 JP4609483B2 (en) 2011-01-12

Family

ID=40819484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301301A Active JP4609483B2 (en) 2007-11-21 2007-11-21 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4609483B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014525053A (en) * 2011-07-12 2014-09-25 京東方科技集團股▲ふん▼有限公司 Liquid crystal panel, TFT array substrate and manufacturing method thereof
JP2020140036A (en) * 2019-02-27 2020-09-03 パナソニック液晶ディスプレイ株式会社 Liquid crystal display panel
JP2020140004A (en) * 2019-02-27 2020-09-03 パナソニック液晶ディスプレイ株式会社 Liquid-crystal display panel
US11333935B2 (en) 2019-02-27 2022-05-17 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148602A (en) * 2003-11-19 2005-06-09 Hitachi Displays Ltd Liquid crystal display
JP2007011259A (en) * 2005-06-30 2007-01-18 Lg Phillips Lcd Co Ltd Ips mode liquid crystal display device
JP2007047797A (en) * 2005-08-09 2007-02-22 Samsung Electronics Co Ltd Thin film transistor display panel
JP2007264231A (en) * 2006-03-28 2007-10-11 Epson Imaging Devices Corp Ffs mode liquid crystal display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148602A (en) * 2003-11-19 2005-06-09 Hitachi Displays Ltd Liquid crystal display
JP2007011259A (en) * 2005-06-30 2007-01-18 Lg Phillips Lcd Co Ltd Ips mode liquid crystal display device
JP2007047797A (en) * 2005-08-09 2007-02-22 Samsung Electronics Co Ltd Thin film transistor display panel
JP2007264231A (en) * 2006-03-28 2007-10-11 Epson Imaging Devices Corp Ffs mode liquid crystal display panel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014525053A (en) * 2011-07-12 2014-09-25 京東方科技集團股▲ふん▼有限公司 Liquid crystal panel, TFT array substrate and manufacturing method thereof
JP2020140036A (en) * 2019-02-27 2020-09-03 パナソニック液晶ディスプレイ株式会社 Liquid crystal display panel
JP2020140004A (en) * 2019-02-27 2020-09-03 パナソニック液晶ディスプレイ株式会社 Liquid-crystal display panel
US11119368B2 (en) 2019-02-27 2021-09-14 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel
US11333935B2 (en) 2019-02-27 2022-05-17 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel
JP7204528B2 (en) 2019-02-27 2023-01-16 パナソニック液晶ディスプレイ株式会社 liquid crystal display panel

Also Published As

Publication number Publication date
JP4609483B2 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
JP4600463B2 (en) Liquid crystal display
US8212954B2 (en) Liquid crystal display device
JP4329828B2 (en) Liquid crystal display
JP5127485B2 (en) Liquid crystal display
JP5865088B2 (en) Liquid crystal display device and manufacturing method thereof
JP2005018079A (en) Thin film transistor display board and liquid crystal display device including the same
KR20090118671A (en) Liquid crystal display and method of manufacturing the same
TWI518422B (en) Display panel
JP2009237233A (en) Liquid crystal device
JP4449958B2 (en) FFS liquid crystal display panel
JP2004341526A (en) Thin film transistor display panel and multidomain liquid crystal display containing the same
JP2005128324A (en) Electrode pattern of ips liquid crystal display element
KR20090121490A (en) Display substrate and display panel having the same
JP2005055910A (en) Multi-domain liquid crystal display and its thin film transistor substrate
JP4609483B2 (en) Liquid crystal display device
JP2008209636A (en) Exposure mask for manufacturing liquid crystal display device, and method for manufacturing liquid crystal display device
JP6336762B2 (en) Liquid crystal display
KR100366769B1 (en) a liquid crystal display
TWI446077B (en) Pixel structure of fringe field switching mode lcd
JP2004258652A (en) Liquid crystal display
JP2009069332A (en) Liquid crystal display panel
JP5660765B2 (en) LCD panel
JP5154170B2 (en) Liquid crystal display
JP4599867B2 (en) Liquid crystal display
JP2008065212A (en) Liquid crystal display panel

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4609483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250