JP2009128405A - Electro-optical device, its driving method, and electronic device - Google Patents

Electro-optical device, its driving method, and electronic device Download PDF

Info

Publication number
JP2009128405A
JP2009128405A JP2007300201A JP2007300201A JP2009128405A JP 2009128405 A JP2009128405 A JP 2009128405A JP 2007300201 A JP2007300201 A JP 2007300201A JP 2007300201 A JP2007300201 A JP 2007300201A JP 2009128405 A JP2009128405 A JP 2009128405A
Authority
JP
Japan
Prior art keywords
voltage
pixels
field
electro
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007300201A
Other languages
Japanese (ja)
Other versions
JP5194735B2 (en
Inventor
成也 ▲高▼橋
Shigeya Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007300201A priority Critical patent/JP5194735B2/en
Publication of JP2009128405A publication Critical patent/JP2009128405A/en
Application granted granted Critical
Publication of JP5194735B2 publication Critical patent/JP5194735B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve gradation expression characteristics when pixels are turned off or on in sub-fields obtained by dividing one field into a plurality. <P>SOLUTION: The pixels are greater in the rate of change in brightness on one of a high gradation side than on a low gradation side with respect to the ratio at which the application period of an off voltage or on voltage occupies over the period of each one field. The image for one field to be displayed is analyzed, and is judged whether or not there are few pixels to be made to one gradation on the high gradation side or the low gradation side. When such pixels are judged to be few, control is performed so that the on voltage or off voltage may be applied according to the gradations to each of the pixels for every sub-field obtained by equally dividing the one field into 16. On the other hand, the pixels are judged not to be few, each term of the 16 subfields is shorten and control is performed so that the on voltage or off voltage may be applied according to the gradations to each of the pixels for every sub-field shortened. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、1フィールドを複数のサブフィールドに分割するとともに、各サブフィール
ドにおいて画素をオンまたはオフすることにより階調を表現する技術に関する。
The present invention relates to a technique for expressing gradation by dividing one field into a plurality of subfields and turning on or off pixels in each subfield.

液晶容量のような表示素子を画素に有する電気光学装置において階調表示を行う場合、
電圧変調方式に代わるものとして次のような技術が提案されている。すなわち、1フィー
ルドを複数のサブフィールドに等分割するとともに、等分割した各サブフィールドにおい
て画素(液晶容量)をオンまたはオフさせて、1フィールドにおいて画素がオンする時間
の割合を変化させることによって中間階調表示を行う技術が提案されている(特許文献1
参照)。
特開2003−114661号公報
When performing gradation display in an electro-optical device having a display element such as a liquid crystal capacitor in a pixel,
The following technique has been proposed as an alternative to the voltage modulation method. In other words, one field is equally divided into a plurality of subfields, and pixels (liquid crystal capacitors) are turned on or off in each equally divided subfield to change the proportion of time during which the pixels are turned on in one field. A technique for performing gradation display has been proposed (Patent Document 1).
reference).
JP 2003-114661 A

しかしながら、上記技術において、例えばノーマリーホワイトモードとした場合に、明
るい階調側の表現が低下する、具体的には、グレースケールを表示させたときに明るい側
の領域における階調の差が、他の領域における階調の差よりも大きくなって現れる、とい
った問題が発生した。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、1フィールドを
複数に分割したサブフィールドにおいて画素をオンまたはオフさせる場合に階調表現特性
を改善した電気光学装置、その駆動方法および電子機器を提供することにある。
However, in the above technique, for example, in the normally white mode, the expression on the bright gradation side is reduced, specifically, the gradation difference in the area on the bright side when displaying the gray scale is There was a problem that it appeared larger than the difference in gradation in other regions.
The present invention has been made in view of the above-described circumstances, and one of its purposes is an electro-optical device with improved gradation expression characteristics when a pixel is turned on or off in a subfield obtained by dividing one field into a plurality of fields. An object of the present invention is to provide a driving method and an electronic apparatus.

上記課題を解決するために、本発明は、複数の画素を有し、前記複数の画素は、それぞ
れ1フィールドの期間にわたってオン電圧またはオフ電圧の印加期間が占める割合に対し
て明るさの変化率が高階調側または低階調側の一方で他方よりも大きくなる電気光学装置
において、表示すべき画像を解析して、前記高階調側または低階調側の一方の階調とする
画素が少ない否かを判定する判定回路と、前記判定回路において当該画素が少ないと判定
された場合、1フィールドを複数に等分割したサブフィールド毎に、前記画素の各々に対
し、階調に応じてオン電圧またはオフ電圧が印加されるように制御する一方、当該画素が
少なくないと判定された場合、複数のサブフィールドの各期間を短縮するとともに、短縮
したサブフィールド毎に、前記画素の各々に対して、階調に応じてオン電圧またはオフ電
圧が印加されるように制御する制御回路と、を具備することを特徴とする。本発明によれ
ば、明るさの変化率が高階調側または低階調側の一方で他方よりも大きくなる場合に、当
該一方の階調とする画素が少ないと判定されると、サブフィールドの期間が短縮されるの
で、一方側における階調の差を小さく改善することが可能となる。
In order to solve the above problems, the present invention includes a plurality of pixels, and each of the plurality of pixels has a rate of change in brightness with respect to a ratio of an on-voltage or off-voltage application period over a period of one field. In an electro-optical device in which one of the high gradation side and the low gradation side is larger than the other, the image to be displayed is analyzed, and the number of pixels to be the one gradation on the high gradation side or the low gradation side is small And a determination circuit for determining whether or not the number of pixels is small in the determination circuit, for each subfield obtained by equally dividing one field into a plurality of sub-fields, the on-voltage according to the gradation Alternatively, when it is determined that an off voltage is applied while it is determined that the number of pixels is not small, each period of a plurality of subfields is shortened, and for each shortened subfield, For each element, characterized by comprising a control circuit for controlling as ON voltage or an OFF voltage is applied according to the tone, the. According to the present invention, when the rate of change in brightness is higher than the other on one side of the high gradation side or the low gradation side, if it is determined that the number of pixels for the one gradation is small, Since the period is shortened, the difference in gradation on one side can be improved small.

ここで、本発明において、前記複数のサブフィールドの各々に対し、階調に応じてオン
電圧またはオフ電圧を印加することについて、テーブルを参照して定めるとともに、当該
テーブルの内容を、前記判定回路の判定結果に応じて変更する構成としても良い。さらに
、この構成において、前記画素の周辺温度を検出する温度センサを有し、前記テーブルの
内容は、検出された温度に応じて変更されても良い。
本発明は、電気光学装置のみならず、電気光学装置の駆動方法、さらには、当該電気光
学装置を有する電子機器としても概念することが可能である。
Here, in the present invention, the application of an on voltage or an off voltage to each of the plurality of subfields according to the gradation is determined with reference to a table, and the contents of the table are determined by the determination circuit. It is good also as a structure changed according to this determination result. Further, in this configuration, a temperature sensor that detects the ambient temperature of the pixel may be provided, and the contents of the table may be changed according to the detected temperature.
The present invention can be conceptualized not only as an electro-optical device, but also as a driving method of the electro-optical device, and also as an electronic apparatus having the electro-optical device.

以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この図
に示されるように、電気光学装置1は、表示パネル10、映像処理回路20、タイミング
制御回路30、データ変換回路40および温度センサ50を有する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram illustrating a configuration of an electro-optical device according to an embodiment of the invention. As shown in this figure, the electro-optical device 1 includes a display panel 10, a video processing circuit 20, a timing control circuit 30, a data conversion circuit 40, and a temperature sensor 50.

図2は、電気光学装置1のうち、表示パネル10の構成を示す図であり、図3は、表示
パネル10における画素110の構成を示す図である。
図2に示されるように、表示パネル10は、表示領域100の周辺にYドライバ(走査
線駆動回路)130およびXドライバ(データ線駆動回路)140を配置した構成となっ
ている。本実施形態において表示領域100では、1080行の走査線112が行(図に
おいて横)方向に延在するように設けられ、また、1920列のデータ線114が列(図
において縦)方向に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つ
ように設けられている。さらに、1080行の走査線112と1920列のデータ線11
4との交差に対応して、画素110がそれぞれ配列している。したがって、本実施形態で
は、表示領域100において画素110が縦1080行×横1920列でマトリクス状に
配列することになるが、本発明をこの配列に限定する趣旨ではない。
FIG. 2 is a diagram illustrating a configuration of the display panel 10 in the electro-optical device 1, and FIG. 3 is a diagram illustrating a configuration of the pixels 110 in the display panel 10.
As shown in FIG. 2, the display panel 10 has a configuration in which a Y driver (scanning line driving circuit) 130 and an X driver (data line driving circuit) 140 are arranged around the display area 100. In the present embodiment, in the display area 100, 1080 scanning lines 112 are provided so as to extend in the row (horizontal direction), and 1920 data lines 114 extend in the column (vertical direction). The scanning lines 112 are provided so as to be electrically insulated from each other. Further, 1080 scanning lines 112 and 1920 columns of data lines 11
Corresponding to the intersection with 4, the pixels 110 are arranged. Therefore, in this embodiment, the pixels 110 are arranged in a matrix of 1080 vertical rows × horizontal 1920 columns in the display region 100, but the present invention is not limited to this arrangement.

図3は、i行及びこれと1行下で隣接する(i+1)行と、j列及びこれと1列右で隣
接する(j+1)列との交差に対応する2×2の計4画素分の構成を示している。なお、
i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって、この説
明では、1以上1080以下の整数である。また、j、(j+1)は、画素110が配列
する列を一般的に示す場合の記号であって、1以上1920以下の整数である。
FIG. 3 shows a total of 4 pixels of 2 × 2 corresponding to the intersection of the i row and the (i + 1) row adjacent to it by 1 row and the j column and the (j + 1) column adjacent to the right by 1 column. The structure of is shown. In addition,
i and (i + 1) are symbols for generally indicating the row in which the pixels 110 are arranged, and are integers of 1 to 1080 in this description. J and (j + 1) are symbols for generally indicating a column in which the pixels 110 are arranged, and are integers of 1 or more and 1920 or less.

図3に示されるように、各画素110は、nチャネル型のトランジスタ116と液晶容
量120とを含む。ここで、各画素110については互いに同一構成なので、その構成に
ついてi行j列に位置する画素で代表させると、当該i行j列の画素110において、ト
ランジスタ116のゲート電極はi行目の走査線112に接続される一方、そのソース電
極はj列目のデータ線114に接続され、そのドレイン電極は画素電極118に接続され
ている。
表示パネル10は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間
隙を保って貼り合わせられるとともに、この間隙に液晶105が封止された構成となって
いる。このうち、素子基板には、走査線112や、データ線114、トランジスタ116
、画素電極118などが形成される一方、対向基板にコモン電極108が形成されて、こ
れらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。こ
のため、本実施形態において液晶容量120は、画素電極118とコモン電極108とが
液晶105を挟持することによって構成されることになる。
As shown in FIG. 3, each pixel 110 includes an n-channel transistor 116 and a liquid crystal capacitor 120. Here, since each pixel 110 has the same configuration, if the configuration is represented by a pixel located in the i-th row and j-th column, the gate electrode of the transistor 116 in the pixel 110 in the i-th row and j-th column is scanned in the i-th row. While being connected to the line 112, its source electrode is connected to the data line 114 in the j-th column, and its drain electrode is connected to the pixel electrode 118.
Although not particularly shown, the display panel 10 has a configuration in which a pair of substrates of an element substrate and a counter substrate are bonded together with a certain gap therebetween, and the liquid crystal 105 is sealed in the gap. Among them, the element substrate includes a scanning line 112, a data line 114, and a transistor 116.
While the pixel electrode 118 and the like are formed, the common electrode 108 is formed on the counter substrate, and these electrode forming surfaces are bonded together with a certain gap so as to face each other. For this reason, in this embodiment, the liquid crystal capacitor 120 is configured by the pixel electrode 118 and the common electrode 108 sandwiching the liquid crystal 105.

コモン電極108には、本実施形態では、時間的に一定の電圧LCcomが印加されてい
る。また、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近け
れば、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が
大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノ
ーマリーホワイトモードに設定されている。
また、画素110には、蓄積容量109が画素毎に形成されている。この蓄積容量10
9の一端は、画素電極118(トランジスタ116のドレイン)に接続される一方、その
他端は、全画素にわたって容量線107に共通接続されている。この容量線107は、時
間的に一定の、例えばコモン電極108と同じ電圧LCcomに保たれている。
In this embodiment, a constant voltage LCcom is applied to the common electrode 108 in terms of time. In the present embodiment, if the effective voltage value held in the liquid crystal capacitor 120 is close to zero, the transmittance of light passing through the liquid crystal capacitor is maximized to display white, while the effective voltage value increases. The normally white mode in which the amount of transmitted light decreases and finally the black display with the minimum transmittance is set.
In the pixel 110, a storage capacitor 109 is formed for each pixel. This storage capacity 10
One end of 9 is connected to the pixel electrode 118 (the drain of the transistor 116), while the other end is commonly connected to the capacitor line 107 over all pixels. The capacity line 107 is maintained at a constant time, for example, the same voltage LCcom as the common electrode 108.

この構成において、走査線112に選択電圧を印加して、トランジスタ116をオン(
導通)させるとともに、画素電極118に、データ線114およびオン状態のトランジス
タ116を介して、データ信号を供給すると、選択電圧を印加した走査線112とデータ
信号を供給したデータ線114との交差に対応する液晶容量120には、当該データ信号
の電圧とコモン電極108に印加された電圧LCcomとの差電圧が書き込まれる。この後
に走査線112が非選択電圧になると、トランジスタ116がオフ(非導通)状態となる
が、液晶容量120では、トランジスタ116が導通状態となったときに書き込まれた電
圧が、その容量性により保持される。
In this configuration, a selection voltage is applied to the scanning line 112 to turn on the transistor 116 (
When the data signal is supplied to the pixel electrode 118 through the data line 114 and the transistor 116 in the ON state, the scanning line 112 to which the selection voltage is applied and the data line 114 to which the data signal is supplied are crossed. In the corresponding liquid crystal capacitor 120, a differential voltage between the voltage of the data signal and the voltage LCcom applied to the common electrode 108 is written. After that, when the scanning line 112 becomes a non-selection voltage, the transistor 116 is turned off (non-conducting). However, in the liquid crystal capacitor 120, the voltage written when the transistor 116 is turned on depends on the capacitance. Retained.

通常のアナログ方式で階調表示する場合には、データ信号を階調に応じた電圧として、
液晶容量120に書き込んでいたが、このアナログ方式では、配線抵抗などに起因する表
示ムラが発生したり、別途D/A変換回路等が必要となったりする。
このため、本実施形態では、データ信号の電圧については、液晶容量120をオン状態
とさせるオン電圧またはオフ状態とさせるオフ電圧の2値とする。このように液晶容量1
20にオン電圧とオフ電圧との2値のみを用いて階調表示を行うためには、基本周期であ
る1フィールドのうち、オン電圧(またはオフ電圧)を印加する期間の割合を階調に応じ
て変化させれば良いはずである。なお、ここでいう1フィールドとは、1枚分の画像を形
成するのに要する期間をいい、ノンインターレース方式におけるフレームと同義であって
、16.7ミリ秒(60Hzの1周波数分)で一定である。
In the case of gradation display by a normal analog method, the data signal is set as a voltage corresponding to the gradation,
Although written in the liquid crystal capacitor 120, in this analog method, display unevenness due to wiring resistance or the like occurs, or a separate D / A conversion circuit or the like is required.
For this reason, in this embodiment, the voltage of the data signal is a binary value of an on-voltage that turns on the liquid crystal capacitor 120 or an off-voltage that turns off the liquid crystal capacitor 120. Thus, the liquid crystal capacity 1
In order to perform gradation display using only the two values of the on-voltage and off-voltage, the ratio of the period during which the on-voltage (or off-voltage) is applied in one field, which is the basic period, is represented by gradation. Should be changed accordingly. Note that one field here means a period required to form an image for one sheet, and is synonymous with a frame in the non-interlace method, and is constant at 16.7 milliseconds (one frequency of 60 Hz). It is.

図6は、1フィールドを80個のサブフィールドに等分割したときに、オン電圧を印加
するサブフィールドの数(左寄パルス数)と、液晶容量120の透過率との関係を示す図
である。なお、液晶容量120の実際の透過率は、オン電圧が印加される期間の積分値に
おおよそ比例するので、オン電圧を印加するサブフィールドを時間的に前方に寄せて連続
させている。また、この図において、透過率は、最も暗い状態の値を0%とし、最も明る
い状態の値を100%として正規化した相対値で示している。
FIG. 6 is a diagram illustrating the relationship between the number of subfields to which the ON voltage is applied (number of left-shifted pulses) and the transmittance of the liquid crystal capacitor 120 when one field is equally divided into 80 subfields. . Note that the actual transmittance of the liquid crystal capacitor 120 is approximately proportional to the integral value of the period during which the on-voltage is applied, so that the subfield to which the on-voltage is applied is temporally moved forward and continuous. In this figure, the transmittance is shown as a relative value normalized with the darkest value being 0% and the brightest value being 100%.

この図に示されるように、1フィールドのうち、オン電圧を印加するサブフィールドの
数を増減させることによって、透過率がほぼ0〜100%で変化するので、多くの階調を
表現することが可能である。ただし、ノーマリーホワイトモードにおいて左寄パルス数が
少ない領域Bでは、左寄パルス数の増減に対して透過率の変化が、他の領域と比較して大
きくなっていることが判る。このことは、1フィールドの等分割数が少ないと、明るい領
域Bでの階調表現性が悪化することを意味する。
すなわち、図6では、1フィールドを等分割するサブフィールドの数が「80」である
場合を示しているが、これが例えば「16」に減少したとき、同図において、黒丸の透過
率に相当する階調となって、領域Bでの明るい階調の差が大きくなる。領域Bの階調の差
を改善するためには、1フィールドの分割するサブフィールドの個数を増加させれば良い
のであるが、分割した各サブフィールドにおいてデータ転送するなどの必要が生じるので
、制約も多い。
As shown in this figure, by increasing or decreasing the number of subfields to which the ON voltage is applied in one field, the transmittance changes from approximately 0 to 100%, so that many gradations can be expressed. Is possible. However, in the region B where the number of left-shifted pulses is small in the normally white mode, it can be seen that the change in transmittance is larger than the other regions as the number of left-shifted pulses increases and decreases. This means that if the number of equal divisions in one field is small, the gradation expression in the bright area B is deteriorated.
That is, FIG. 6 shows the case where the number of subfields that equally divide one field is “80”, but when this is reduced to, for example, “16”, this corresponds to the transmittance of black circles in FIG. As a result, the difference in bright gradation in the region B increases. In order to improve the difference in gradation in the region B, the number of subfields to be divided in one field may be increased. However, since it is necessary to transfer data in each divided subfield, there is a limitation. There are many.

そこで、本実施形態では、明るい領域での階調表現性を重視しない場合には通常映像表
示モードとし、図4(a)に示されるように1フィールドを「16」に等分割したサブフ
ィールドを用いて、各サブフィールドにおいてオン電圧またはオフ電圧を印加する構成と
する。ここで、通常映像表示モードにおいて1フィールドを16個のサブフィールドに等
分割した1サブフィールドの期間をTaとする。
一方、明るい領域での階調表現性を重視する場合には高階調表示モードとし、図4(b
)に示されるように16個のサブフィールドをそれぞれ短くして、明るい領域での階調の
差を小さくする。ここで、高階調表示モードにおける1サブフィールドの期間をTbとし
たとき、当然のことながらTa>Tbとなる。また、図において、16個のサブフィールド
については、便宜的に1フィールドの最初から順番にsf1、sf2、sf3、…、sf
16と表記している。
なお、高階調表示モードにおいて1サブフィールドを構成するサブフィールドを短くし
たとき、余りの期間nullが生じるが、この期間nullにおける液晶容量120の状態は、
直前のサブフィールドsf16で書き込まれたオンまたはオフ電圧がそのまま保持されこ
とになる。
本実施形態において、通常映像表示モードとするか、高階調表示モードとするかについ
ては、縦1080行×横1920列の画素110における1フィールド分の階調ヒストグ
ラムを作成して、明るい階調成分が少ないか否かによって判定することにしている。
また、本実施形態では、1フィールドを構成するサブフィールドの数を「16」として
いるが、これに限られないことは言うまでもない。
Therefore, in the present embodiment, when the gradation expression in a bright region is not important, the normal image display mode is set, and a subfield obtained by equally dividing one field into “16” as shown in FIG. The on voltage or the off voltage is applied in each subfield. Here, a period of one subfield obtained by equally dividing one field into 16 subfields in the normal video display mode is represented by Ta.
On the other hand, when emphasis is placed on gradation expression in a bright region, the high gradation display mode is set, and FIG.
), Each of the 16 subfields is shortened to reduce the difference in gradation in a bright region. Here, when the period of one subfield in the high gradation display mode is Tb, naturally, Ta> Tb. In the figure, for 16 subfields, for convenience, sf1, sf2, sf3,.
16 is written.
Note that when a subfield constituting one subfield is shortened in the high gradation display mode, a null period is generated, and the state of the liquid crystal capacitor 120 in the null period is as follows.
The on or off voltage written in the immediately preceding subfield sf16 is held as it is.
In the present embodiment, whether to set the normal video display mode or the high gradation display mode, a gradation histogram for one field in the pixel 110 of vertical 1080 rows × horizontal 1920 columns is created, and a bright gradation component is created. Judgment is made based on whether or not there are few.
In the present embodiment, the number of subfields constituting one field is “16”, but it goes without saying that the number is not limited to this.

説明を再び図1に戻すと、映像処理回路20は、図示省略した外部上位回路から同期信
号Syncに同期して供給されるとともに各画素110の階調を指定する映像データDinに
対して、各種の映像処理、例えばノイズリダクション処理、ゴースト除去処理などを施し
て映像データDaとして出力する。また、映像処理回路20は、各種の映像処理を施した
映像データDaの1フィールド分を出力する毎に階調ヒストグラムを作成して、通常映像
表示モードとするか、高階調表示モードとするかについて判定する。映像処理回路20は
、この判定結果を示す信号a/bを、出力する。
タイミング制御回路30は、同期信号Syncで規定される1フィールドから、信号a/
bで示される判定結果に応じた期間でサブフィールドsf1〜sf16を分割するととも
に、当該サブフィールドsf1〜sf16に応じてYドライバ130およびXドライバ1
40を制御するものである。
Returning the description to FIG. 1 again, the video processing circuit 20 supplies various kinds of video data Din supplied from an external upper circuit (not shown) in synchronization with the synchronization signal Sync and designating the gradation of each pixel 110. Video processing, for example, noise reduction processing, ghost removal processing, and the like are performed and output as video data Da. Also, the video processing circuit 20 creates a gradation histogram every time one field of the video data Da subjected to various video processes is output, and sets the normal video display mode or the high gradation display mode. Judge about. The video processing circuit 20 outputs a signal a / b indicating the determination result.
The timing control circuit 30 generates a signal a / from one field defined by the synchronization signal Sync.
The subfields sf1 to sf16 are divided in a period according to the determination result indicated by b, and the Y driver 130 and the X driver 1 are divided according to the subfields sf1 to sf16.
40 is controlled.

データ変換回路40は、概略的には、映像データDaで指定される階調を、サブフィー
ルドsf1〜sf16のそれぞれについてオン電圧またはオフ電圧を指定するデータDsf
に変換するものである。このため、データ変換回路40は、フィールドメモリ410、ル
ックアップテーブル(LUT)412、LUT選択回路414、418、LUT展開回路
416およびLUT合成回路420を有する。
このうち、フィールドメモリ410は、タイミング制御回路30の制御によって、少な
くとも1フィールドの分の映像データDaを格納するとともに、格納した映像データDaを
サブフィールドsf1〜sf16毎に読み出すものである。
In general, the data conversion circuit 40 converts the gradation specified by the video data Da into data Dsf that specifies an on-voltage or an off-voltage for each of the subfields sf1 to sf16.
It is to convert to. For this reason, the data conversion circuit 40 includes a field memory 410, a look-up table (LUT) 412, LUT selection circuits 414 and 418, an LUT expansion circuit 416, and an LUT synthesis circuit 420.
Among these, the field memory 410 stores the video data Da for at least one field under the control of the timing control circuit 30 and reads the stored video data Da for each of the subfields sf1 to sf16.

LUT412には、LUT合成回路420によって合成されたテーブルがセットされる
。このテーブルは、フィールドメモリ410から読み出された映像データDaで規定され
る階調に対し、サブフィールドsf1〜sf16の各々についてオン電圧とするか、オフ
電圧とするかを規定する。
ここで、データDsfに変換するためには、映像データDaのほかに、いずれかのサブフ
ィールドに対応させるのかを示す情報が必要となる。このため、タイミング制御回路30
は、サブフィールド番号を示すデータNsfをLUT412に供給し、LUT412は、フ
ィールドメモリ410から読み出された映像データDaが指定する階調およびデータNsf
が示すサブフィールドに対応するデータDsfを出力することになる。
A table synthesized by the LUT synthesis circuit 420 is set in the LUT 412. This table defines whether the on-voltage or the off-voltage is set for each of the subfields sf1 to sf16 with respect to the gradation defined by the video data Da read from the field memory 410.
Here, in order to convert to data Dsf, in addition to video data Da, information indicating which of the subfields is to be used is necessary. Therefore, the timing control circuit 30
Supplies the data Nsf indicating the subfield number to the LUT 412, and the LUT 412 specifies the gradation and data Nsf specified by the video data Da read from the field memory 410.
The data Dsf corresponding to the subfield indicated by is output.

ところで、LUT合成回路420によって合成されるテーブルの変換内容は、おおよそ
次のような内容である。すなわち、最も明るい階調については、全サブフィールドについ
てオフ電圧を指定し、暗い階調となるにつれて、サブフィールドsf1を起点としてオン
電圧を指定するサブフィールドが時間的に後方に延びるような内容となっている。なお、
液晶の応答速度は遅いので、上記特許文献1に説明されているように、オン電圧を印加す
るサブフィールドの間にオフ電圧を印加するサブフィールドを介挿することによって、1
フィールドにおけるサブフィールドの個数以上の階調数を表現することが可能である。
また、上述したように本実施形態では、1フィールド分の画像を通常映像表示モードで
表示する場合には1サブフィールドを期間Taとする一方、高階調表示モードで表示する
場合には、1サブフィールドを期間Tbに短く変更するので、2つの表示モードでテーブ
ルの変換内容を変更する必要がある。
テーブルの変換内容については、通常映像表示モードおよび高階調表示モードのいずれ
においても、表示パネル10の特性等に合わせて実験的に求めたものが用いられる。
Incidentally, the conversion contents of the table synthesized by the LUT synthesis circuit 420 are roughly as follows. That is, for the brightest gradation, the off-voltage is specified for all subfields, and the subfield for specifying the on-voltage starting from the subfield sf1 extends backward in time as the gradation becomes darker. It has become. In addition,
Since the response speed of the liquid crystal is slow, as described in Patent Document 1, by inserting a subfield for applying an off voltage between subfields for applying an on voltage, 1
It is possible to express the number of gradations more than the number of subfields in the field.
In addition, as described above, in the present embodiment, one subfield is set as the period Ta when an image for one field is displayed in the normal video display mode, and one subfield is displayed when the image is displayed in the high gradation display mode. Since the field is changed short to the period Tb, it is necessary to change the conversion contents of the table in two display modes.
The conversion contents of the table are experimentally determined in accordance with the characteristics of the display panel 10 in both the normal video display mode and the high gradation display mode.

このテーブルの変換内容を変更する構成が、LUT選択回路414およびLUT展開回
路416である。LUT選択回路414は、通常映像表示モードで用いるテーブルaと、
高階調表示モードで用いるテーブルbとをそれぞれコード圧縮して予め記憶するとともに
、信号a/bに示される判定結果にしたがっていずれかのテーブルを選択する。詳細には
、LUT選択回路414は、信号a/bによって通常映像表示モードが選択されることが
示された場合にはテーブルaを選択し、高階調表示モードが選択されることが示された場
合にはテーブルbを選択する。なお、コード圧縮としては例えばランレングス法など様々
な方式が用いられる。LUT展開回路416は、LUT選択回路414により選択された
テーブルを展開(伸長)する。
The LUT selection circuit 414 and the LUT expansion circuit 416 are configured to change the conversion contents of this table. The LUT selection circuit 414 includes a table a used in the normal video display mode,
The table b used in the high gradation display mode is code-compressed and stored in advance, and one of the tables is selected according to the determination result indicated by the signal a / b. Specifically, the LUT selection circuit 414 selects the table a when the signal a / b indicates that the normal video display mode is selected, and indicates that the high gradation display mode is selected. In this case, the table b is selected. For code compression, various methods such as a run length method are used. The LUT expansion circuit 416 expands (expands) the table selected by the LUT selection circuit 414.

これにより、信号a/bで示される通常映像表示モードまたは高階調表示モードのテー
ブルを得ることができる。このテーブルをそのままLUT412にセットしても良いが、
図6に示した特性は温度によっても変化するので、本実施形態では、さらに温度によって
もテーブルの変換内容を変更する構成としている。
温度センサ50は、表示パネル10、特に画素110近傍の温度を検出して、検出した
温度のデータTmpを出力する。LUT選択回路418は、温度範囲に対応したテーブルを
予め複数有するとともに、データTmpで示される温度を範囲とするテーブルを出力する。
このテーブルの変換内容についても、表示パネル10における温度特性に合わせて実験
的に求めたものが用いられる。
LUT合成回路420は、LUT展開回路416により展開されたテーブルと、LUT
選択回路418によって温度に対応したテーブルとを合成して、LUT412にセットす
る。
したがって、LUT412にセットされるテーブルの変換内容は、通常映像表示モード
または高階調表示モードに対応するものであって、表示パネル10の温度特性を反映させ
たものが、1フィールド毎に更新される。
Thereby, a table of the normal video display mode or the high gradation display mode indicated by the signal a / b can be obtained. This table may be set in the LUT 412 as it is,
Since the characteristics shown in FIG. 6 also change depending on the temperature, in this embodiment, the conversion contents of the table are also changed depending on the temperature.
The temperature sensor 50 detects the temperature in the vicinity of the display panel 10, particularly the pixel 110, and outputs detected temperature data Tmp. The LUT selection circuit 418 has a plurality of tables corresponding to the temperature range in advance, and outputs a table having the temperature indicated by the data Tmp as a range.
The conversion contents of this table are also experimentally determined according to the temperature characteristics of the display panel 10.
The LUT synthesis circuit 420 includes the table expanded by the LUT expansion circuit 416, the LUT
The selection circuit 418 synthesizes the table corresponding to the temperature and sets it in the LUT 412.
Therefore, the conversion content of the table set in the LUT 412 corresponds to the normal video display mode or the high gradation display mode, and the one reflecting the temperature characteristics of the display panel 10 is updated for each field. .

このような構成において、映像処理回路20は、外部上位回路から供給された映像デー
タDinを映像処理して、処理した映像データDaによって表現される1フィールド分の画
像の画素において明るい階調成分が少ないと判定した場合、表示パネル10は、1フィー
ルドをサブフィールドsf1〜sf16に等分割した通常映像表示モードで駆動される。
In such a configuration, the video processing circuit 20 performs video processing on the video data Din supplied from the external upper circuit, and a bright gradation component is present in the pixels of the image for one field expressed by the processed video data Da. When it is determined that there are few, the display panel 10 is driven in a normal video display mode in which one field is equally divided into subfields sf1 to sf16.

詳細には、タイミング制御回路30は、1フィールドを16個に等分割したサブフィー
ルドsf1〜sf16の各々において、図5(a)に示されるように、1、2、3、…、
1080行目の走査線112に、順番にHレベル(選択電圧VH)となる走査信号G1、
G2、G3、…、G1080が供給されるようにYドライバ30を制御する。すなわち、
走査線112は、サブフィールドsf1〜sf16の各々において、1〜1080行目の
順で選択される。なお、同図では、通常映像表示モードにおいて、各サブフィールドで1
行分の走査線112が選択される期間(走査信号がHレベルとなる期間)をHaと表記し
ている。
Specifically, as shown in FIG. 5A, the timing control circuit 30 has 1, 2, 3,... In each of the subfields sf1 to sf16 that are equally divided into 16 fields.
The scanning signal G1, which sequentially becomes H level (selection voltage VH), on the scanning line 112 in the 1080th row,
The Y driver 30 is controlled so that G2, G3,..., G1080 are supplied. That is,
The scanning line 112 is selected in the order of the 1st to 1080th rows in each of the subfields sf1 to sf16. In the figure, in the normal video display mode, 1 in each subfield.
A period in which the scanning lines 112 for the row are selected (a period in which the scanning signal is at the H level) is denoted by Ha.

タイミング制御回路30は、Yドライバ30に対する制御に合わせて、フィールドメモ
リ410から、走査信号をHレベルとさせる走査線に位置する1〜1920列の画素1行
分の映像データDaを読み出す。これにより、LUT412では、当該走査線に位置する
1行分の映像データDaが、データNsfで示されるサブフィールド番号に対応するデータ
Dsfにそれぞれ変換される。ここで、LUT412には、通常映像表示モードおよび表示
パネル10の温度を反映させた変換内容がセットされている。
そして、タイミング制御回路30は、変換された1〜1920列目の画素に対応するデ
ータDsfをXドライバ140に転送し、Xドライバ140は、転送された1〜1920列
目の画素に対応するデータDsfを、それが示すオンまたはオフ電圧に再変換し、データ信
号d1〜d1920として1〜1920列目のデータ線114に、タイミング制御回路3
0の制御にしたがって当該行の走査信号がHレベルとなるのに合わせて供給する。走査線
112がHレベルに相当する選択電圧VHとなっていると、当該走査線112にゲート電
極が接続されたトランジスタ116がオンするので、データ線114に供給されたオンま
たはオフ電圧が画素電極118に印加されることになる。
The timing control circuit 30 reads from the field memory 410 video data Da corresponding to one row of pixels in the 1st to 1920th columns located on the scanning line for setting the scanning signal to the H level in accordance with the control for the Y driver 30. Thereby, in the LUT 412, the video data Da for one row located on the scanning line is converted into data Dsf corresponding to the subfield number indicated by the data Nsf. Here, in the LUT 412, conversion contents reflecting the normal video display mode and the temperature of the display panel 10 are set.
Then, the timing control circuit 30 transfers the converted data Dsf corresponding to the pixels in the 1st to 1920th columns to the X driver 140, and the X driver 140 transfers the data corresponding to the transferred pixels in the 1st to 1920th columns. Dsf is reconverted to the on or off voltage indicated by the signal, and the data signal 114 to the data line 114 in the 1st to 1920th columns is used as the data signals d1 to d1920.
According to the control of 0, the scanning signal of the row is supplied in accordance with the H level. When the scanning line 112 is at the selection voltage VH corresponding to the H level, the transistor 116 having the gate electrode connected to the scanning line 112 is turned on, so that the on or off voltage supplied to the data line 114 is changed to the pixel electrode. 118 to be applied.

なお、液晶105に直流成分が印加されるのを防止するため、オン電圧は正極性および
負極性の2種類があり、1フィールド期間毎に交互に用いられる。このため、Xドライバ
140は、例えば奇数フィールドにおいてオン電圧が示されたならば、当該オン電圧を正
極性で供給し、偶数フィールドにおいてオン電圧が示されたならば、当該オン電圧を負極
性で供給する構成となる。なお、ここでいう正極性とは、コモン電極108に印加される
電圧LCcomよりも高位側をいい、負極性とは、電圧LCcomよりも低位側をいう。また、
オフ電圧は、液晶容量120の差電圧をゼロとさせる電圧であれば、極性を分けることな
く電圧LCcomとすれば良い。
In order to prevent a direct current component from being applied to the liquid crystal 105, there are two types of on-voltage, positive polarity and negative polarity, which are alternately used for each field period. Therefore, the X driver 140 supplies the on-voltage with a positive polarity if, for example, an on-voltage is indicated in the odd field, and if the on-voltage is indicated in the even field, the X driver 140 It becomes the composition to supply. Here, positive polarity means a higher side than the voltage LCcom applied to the common electrode 108, and negative polarity means a lower side than the voltage LCcom. Also,
The off voltage may be the voltage LCcom without dividing the polarity as long as the difference voltage of the liquid crystal capacitor 120 is zero.

このようにデータ信号を供給して、画素電極に書き込む動作は、サブフィールドsf1
〜sf16の各々において1〜1080行目の走査線112が順番に選択される毎に繰り
返される。
このような通常映像表示モードでは、サブフィールドsf1〜sf16の各々は、1フ
ィールドの期間を16個に等分割した期間となるから、上述したように明るい領域での階
調表現特性が低下するが、通常映像表示モードとなる前提が明るい階調となる画素が多く
ない場合であるから、その表現特性の低下は目立たない。
The operation of supplying the data signal and writing to the pixel electrode in this way is the subfield sf1.
In each of ˜sf16, the scanning line 112 in the 1st to 1080th rows is repeated each time it is selected in order.
In such a normal video display mode, each of the subfields sf1 to sf16 is a period in which the period of one field is equally divided into 16, so that the gradation expression characteristic in a bright region is deteriorated as described above. Since the premise for the normal video display mode is that there are not many pixels with bright gradations, the deterioration of the expression characteristics is not noticeable.

一方、映像処理回路20が処理した映像データDaによって表現される1フィールド分
の画像の画素において明るい階調成分が少なくない(多い)と判定した場合、表示パネル
10は、高階調表示モードで駆動される。
詳細には、タイミング制御回路30は、サブフィールドsf1〜sf16の各期間をT
bに短縮するとともに、図5(b)に示されるように、1、2、3、…、1080行目の
走査線112に、順番にHレベルとなる走査信号G1、G2、G3、…、G1080が供
給されるようにYドライバ30を制御する。なお、同図では、通常映像表示モードにおい
て、各サブフィールドで1行分の走査線112が選択される期間をHbと表記している。
On the other hand, when it is determined that there are not many (high) bright gradation components in the pixels of the image for one field expressed by the video data Da processed by the video processing circuit 20, the display panel 10 is driven in the high gradation display mode. Is done.
Specifically, the timing control circuit 30 sets each period of the subfields sf1 to sf16 to T
As shown in FIG. 5 (b), the scanning signals G1, G2, G3,... The Y driver 30 is controlled so that G1080 is supplied. In the figure, in the normal video display mode, the period during which one row of scanning lines 112 is selected in each subfield is denoted as Hb.

ここで、タイミング制御回路30における、フィールドメモリ410からの映像データ
Daの読み出し、転送、およびXドライバ140の制御は、各サブフィールドの期間がTa
からTbに短縮されている点以外、通常映像表示モードと同様である。また、LUT41
2には、高階調表示モードおよび表示パネル10の温度を反映させた変換内容がセットさ
れる。
このような高階調表示モードでは、サブフィールドsf1〜sf16の各期間がTbに
短縮されるので、明るい領域での階調表現特性を通常映像表示モードと比較して改善する
ことが可能となる。なお、高階調表示モードでは、反面、余りの期間nullが生じるので
、暗い領域での階調表現特性が低下する可能性があるが、高階調表示モードとなる前提が
明るい階調となる画素が多い場合であるから、その表現特性の低下があったとしても目立
たない。
Here, the timing control circuit 30 reads and transfers the video data Da from the field memory 410 and controls the X driver 140 so that the period of each subfield is Ta.
This is the same as the normal video display mode except that the time is shortened from Tb to Tb. Also, the LUT 41
In 2, the conversion content reflecting the high gradation display mode and the temperature of the display panel 10 is set.
In such a high gradation display mode, each period of the subfields sf1 to sf16 is shortened to Tb, so that the gradation expression characteristic in a bright region can be improved as compared with the normal video display mode. In the high gradation display mode, on the other hand, a null period occurs, so that the gradation expression characteristic in a dark region may be deteriorated. Since there are many cases, even if the expression characteristics are lowered, it is not noticeable.

また、上記実施形態では、画素電極118には、1フィールドを分割した16個のサブ
フィールドの各々においてオンまたはオフ電圧が印加されるので、アナログ方式による駆
動に比べてオフリークの影響は小さいので、蓄積容量109の容量値は少なくて済む。
In the above embodiment, since the on or off voltage is applied to the pixel electrode 118 in each of the 16 subfields obtained by dividing one field, the influence of off-leakage is small as compared with the analog driving. The capacity value of the storage capacitor 109 may be small.

なお、実施形態では、液晶容量120における透過率特性をノーマリーホワイトモード
として説明したが、液晶容量120において保持される電圧実効値がゼロに近ければ、透
過率が最小となって黒色表示になる一方、電圧実効値が大きくなるにつれて透過する光量
が増加して、ついには透過率が最大の白色表示になるノーマリーブラックモードに設定し
ても良い。
ノーマリーブラックモードとする場合、逆に暗い領域での階調表現特性が低下するので
、上述した実施形態において映像処理回路20は、暗い階調成分が少ない場合に通常映像
表示モードとして、1フィールドを等分割したサブフィールドで駆動する一方、低い階調
成分が少なくない(多い)場合に低階調表示モードとして、サブフィールドの期間を短縮
すればよい。さらに、ノーマリーブラックモードとする場合、LUT選択回路414は、
テーブルaとして通常映像表示モードで用いるものを、テーブルbとして低階調表示モー
ドで用いるものを、ぞれぞれ記憶するとともに、表示モードに応じていずれかのテーブル
を選択する構成とすればよい。
In the embodiment, the transmittance characteristic in the liquid crystal capacitor 120 is described as a normally white mode. However, if the effective voltage value held in the liquid crystal capacitor 120 is close to zero, the transmittance is minimized and black display is obtained. On the other hand, the amount of transmitted light increases as the effective voltage value increases, and finally a normally black mode in which white display with the maximum transmittance is achieved may be set.
In the case of the normally black mode, the gradation expression characteristic in a dark region is deteriorated. Therefore, in the above-described embodiment, the video processing circuit 20 performs one field as a normal image display mode when there are few dark gradation components. Is driven in the equally divided sub-field, while the low-gradation display mode may be shortened when the low-gradation component is not small (large). Further, when the normally black mode is set, the LUT selection circuit 414
The table a used in the normal video display mode and the table b used in the low gradation display mode may be stored, and any table may be selected according to the display mode. .

また、実施形態では、1フィールド分の画像における階調ヒストグラムを作成して、こ
の階調ヒストグラムに基づいて1フィールド毎に表示モードを判定したが、複数フィール
ド分に判定して、当該複数フィールド毎に表示モードを判定しても良い。
さらに、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を
行うとしても良い。また、透過型に限られず、反射型や、両者の中間的な半透過半反射型
であっても良い。
In the embodiment, a gradation histogram is created for an image for one field, and the display mode is determined for each field based on the gradation histogram. The display mode may be determined.
Furthermore, one pixel may be configured by three pixels of R (red), G (green), and B (blue) to perform color display. Further, the present invention is not limited to the transmissive type, and may be a reflective type or a semi-transmissive / semi-reflective type intermediate between the two.

<電子機器>
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した
電気光学装置1をライトバルブとして用いたプロジェクタについて説明する。図7は、こ
のプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ2100の内部には、ハロゲンランプ等の白色
光源からなるランプユニット2102が設けられている。このランプユニット2102か
ら射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイ
ックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原
色に対応するライトバルブ10R、10Gおよび10Bにそれぞれ導かれる。なお、B色
の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レ
ンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系
2121を介して導かれる。
<Electronic equipment>
Next, as an example of an electronic apparatus using the electro-optical device according to the above-described embodiment, a projector using the above-described electro-optical device 1 as a light valve will be described. FIG. 7 is a plan view showing the configuration of the projector.
As shown in this figure, a projector 2100 is provided with a lamp unit 2102 composed of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 2102 is separated into three primary colors of R (red), G (green), and B (blue) by three mirrors 2106 and two dichroic mirrors 2108 arranged inside. Are led to the light valves 10R, 10G and 10B corresponding to the respective primary colors. Note that B light has a longer optical path than other R and G colors, and therefore, in order to prevent the loss, B light passes through a relay lens system 2121 including an incident lens 2122, a relay lens 2123, and an exit lens 2124. Led.

このプロジェクタ2100では、表示パネル10を含む電気光学装置が、R、G、Bの
各色に対応して3組設けられて、R、G、Bの各色に対応する映像データがそれぞれ外部
上位回路から供給される構成となっている。ライトバルブ10R、10Gおよび10Bの
構成は、上述した実施形態における表示パネル10と同様であり、各色に対応して設けら
れるタイミング制御回路(図7では省略)から供給されるR、G、Bのデータ信号で、サ
ブフィールド毎にそれぞれ駆動されるものである。
ライトバルブ10R、10G、10Bによってそれぞれ変調された光は、ダイクロイッ
クプリズム2112に3方向から入射する。そして、このダイクロイックプリズム211
2において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したが
って、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によっ
てカラー画像が投射されることとなる。
In this projector 2100, three sets of electro-optical devices including the display panel 10 are provided corresponding to each color of R, G, and B, and video data corresponding to each color of R, G, and B is received from an external upper circuit. It is a configuration to be supplied. The configuration of the light valves 10R, 10G, and 10B is the same as that of the display panel 10 in the above-described embodiment, and R, G, and B of the timing control circuit (not shown in FIG. 7) provided corresponding to each color is provided. The data signal is driven for each subfield.
The lights modulated by the light valves 10R, 10G, and 10B are incident on the dichroic prism 2112 from three directions. And this dichroic prism 211
In 2, the light of R color and B color is refracted at 90 degrees, while the light of G color goes straight. Therefore, after the images of the respective colors are combined, a color image is projected onto the screen 2120 by the projection lens 2114.

なお、ライトバルブ10R、10Gおよび10Bには、ダイクロイックミラー2108
によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必
要はない。また、ライトバルブ10R、10Bの透過像は、ダイクロイックプリズム21
12により反射した後に投射されるのに対し、ライトバルブ10Gの透過像はそのまま投
射されるので、ライトバルブ10R、10Bによる水平走査方向は、ライトバルブ10G
による水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
The light valves 10R, 10G, and 10B include a dichroic mirror 2108.
Therefore, light corresponding to the primary colors of R, G, and B is incident, so there is no need to provide a color filter. The transmitted images of the light valves 10R and 10B are the dichroic prism 21.
12 is projected after being reflected by the light valve 12, while the transmitted image of the light valve 10G is projected as it is, so the horizontal scanning direction by the light valves 10R and 10B is the light valve 10G.
The image is reversed in the horizontal scanning direction according to the above, and an image with the left and right reversed is displayed.

電子機器としては、図7を参照して説明した他にも、テレビジョンや、ビューファイン
ダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子
手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジ
タルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして
、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うま
でもない。
In addition to the electronic device described with reference to FIG. 7, the electronic device includes a television, a viewfinder type / monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a television. Examples include a telephone, a POS terminal, a digital still camera, a mobile phone, and a device equipped with a touch panel. Needless to say, the electro-optical device according to the present invention is applicable to these various electronic devices.

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of an electro-optical device according to an embodiment of the invention. FIG. 同電気光学装置における表示パネルの構成を示す図である。2 is a diagram showing a configuration of a display panel in the same electro-optical device. FIG. 同表示パネルにおける画素の構成を示す図である。It is a figure which shows the structure of the pixel in the display panel. 同表示パネルにおけるフィールド構成を示す図である。It is a figure which shows the field structure in the display panel. 各サブフィールドにおける動作を説明するための図である。It is a figure for demonstrating the operation | movement in each subfield. 同表示パネルにおける透過率特性を示す図である。It is a figure which shows the transmittance | permeability characteristic in the display panel. 同電気光学装置を適用したプロジェクタの構成を示す図である。It is a figure which shows the structure of the projector to which the same electro-optical apparatus is applied.

符号の説明Explanation of symbols

1…電気光学装置、10…表示パネル、20…映像処理回路、30…タイミング制御回路
、40…データ変換回路、50…温度センサ、105…液晶、108…コモン電極、11
0…画素、112…走査線、114…データ線、116…トランジスタ、120…液晶容
量、130…Yドライバ、140…Xドライバ、412…LUT、414…LUT選択回
路、2100…プロジェクタ
DESCRIPTION OF SYMBOLS 1 ... Electro-optical apparatus, 10 ... Display panel, 20 ... Image processing circuit, 30 ... Timing control circuit, 40 ... Data conversion circuit, 50 ... Temperature sensor, 105 ... Liquid crystal, 108 ... Common electrode, 11
DESCRIPTION OF SYMBOLS 0 ... Pixel, 112 ... Scan line, 114 ... Data line, 116 ... Transistor, 120 ... Liquid crystal capacity, 130 ... Y driver, 140 ... X driver, 412 ... LUT, 414 ... LUT selection circuit, 2100 ... Projector

Claims (5)

複数の画素を有し、
前記複数の画素は、それぞれ1フィールドの期間にわたってオン電圧またはオフ電圧の
印加期間が占める割合に対して明るさの変化率が高階調側または低階調側の一方で他方よ
りも大きくなる電気光学装置において、
表示すべき画像を解析して、前記高階調側または低階調側の一方の階調とする画素が少
ないか否かを判定する判定回路と、
前記判定回路において当該画素が少ないと判定された場合、1フィールドを複数に等分
割したサブフィールド毎に、前記画素の各々に対し、階調に応じてオン電圧またはオフ電
圧が印加されるように制御する一方、
当該画素が少なくないと判定された場合、複数のサブフィールドの各期間を短縮すると
ともに、短縮したサブフィールド毎に、前記画素の各々に対して、階調に応じてオン電圧
またはオフ電圧が印加されるように制御する制御回路と、
を具備することを特徴とする電気光学装置。
Having a plurality of pixels,
The plurality of pixels each have an electro-optic in which the rate of change in brightness is greater on the high gradation side or the low gradation side than on the other with respect to the ratio of the on-voltage or off-voltage application period over one field period. In the device
A determination circuit that analyzes an image to be displayed and determines whether or not the number of pixels to be set to one of the high gradation side and the low gradation side is small;
When the determination circuit determines that the number of pixels is small, an on voltage or an off voltage is applied to each of the pixels for each subfield obtained by equally dividing a field into a plurality of subfields. While controlling
When it is determined that the number of pixels is not small, each period of the plurality of subfields is shortened, and an on voltage or an off voltage is applied to each of the pixels for each shortened subfield according to the gray level. A control circuit for controlling
An electro-optical device comprising:
前記複数のサブフィールドの各々に対し、階調に応じてオン電圧またはオフ電圧を印加
することについて、テーブルを参照して定めるとともに、
当該テーブルの内容を、前記判定回路の判定結果に応じて変更する
ことを特徴とする請求項1に記載の電気光学装置。
For each of the plurality of subfields, applying an on voltage or an off voltage according to the gradation is determined with reference to a table, and
The electro-optical device according to claim 1, wherein contents of the table are changed according to a determination result of the determination circuit.
前記画素の周辺温度を検出する温度センサを有し、
前記テーブルの内容を、検出された温度にも応じて変更する
ことを特徴とする請求項2に記載の電気光学装置。
A temperature sensor for detecting the ambient temperature of the pixel;
The electro-optical device according to claim 2, wherein the contents of the table are changed according to the detected temperature.
複数の画素を有し、
前記複数の画素は、それぞれ1フィールドの期間にわたってオン電圧またはオフ電圧の
印加期間が占める割合に対して明るさの変化率が高階調側または低階調側の一方で他方よ
りも大きくなる電気光学装置の駆動方法において、
表示すべき画像を解析して、前記高階調側または低階調側の一方の階調とする画素が少
ないか否かを判定し、
当該画素が少ないと判定した場合、1フィールドを複数に等分割したサブフィールド毎
に、前記画素の各々に対し、階調に応じてオン電圧またはオフ電圧が印加されるように制
御する一方、
当該画素が少なくないと判定した場合、複数のサブフィールドの各期間を短縮するとと
もに、短縮したサブフィールド毎に、前記画素の各々に対して、階調に応じてオン電圧ま
たはオフ電圧が印加されるように制御する
ことを特徴とする電気光学装置の駆動方法。
Having a plurality of pixels,
The plurality of pixels each have an electro-optic in which the rate of change in brightness is greater on the high gradation side or the low gradation side than on the other with respect to the ratio of the on-voltage or off-voltage application period over one field period. In the driving method of the apparatus,
Analyzing the image to be displayed and determining whether or not there are few pixels for one of the high gradation side or the low gradation side,
When it is determined that the number of pixels is small, control is performed so that an on voltage or an off voltage is applied to each of the pixels for each subfield obtained by equally dividing a field into a plurality,
If it is determined that the number of pixels is not small, each period of the plurality of subfields is shortened, and an on voltage or an off voltage is applied to each of the pixels for each shortened subfield depending on the gray level. A method for driving an electro-optical device, characterized by:
請求項1乃至3のいずれかに記載の電気光学装置を有することを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2007300201A 2007-11-20 2007-11-20 Electro-optical device, driving method thereof, and electronic apparatus Expired - Fee Related JP5194735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007300201A JP5194735B2 (en) 2007-11-20 2007-11-20 Electro-optical device, driving method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007300201A JP5194735B2 (en) 2007-11-20 2007-11-20 Electro-optical device, driving method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2009128405A true JP2009128405A (en) 2009-06-11
JP5194735B2 JP5194735B2 (en) 2013-05-08

Family

ID=40819435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007300201A Expired - Fee Related JP5194735B2 (en) 2007-11-20 2007-11-20 Electro-optical device, driving method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5194735B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772825A (en) * 1993-09-03 1995-03-17 Fujitsu General Ltd Pdp display device
JP2002082644A (en) * 2000-09-08 2002-03-22 Seiko Epson Corp Method and circuit for driving optoelectronic device, optoelectronic device, and electronic equipment
JP2003186446A (en) * 2001-12-14 2003-07-04 Seiko Epson Corp Driving method and driving circuit of electrooptic device, the electrooptic device, and electronic equipment
JP2005024608A (en) * 2003-06-30 2005-01-27 Matsushita Electric Ind Co Ltd Display device
JP2005337997A (en) * 2004-05-28 2005-12-08 Ntt Docomo Inc Communication terminal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772825A (en) * 1993-09-03 1995-03-17 Fujitsu General Ltd Pdp display device
JP2002082644A (en) * 2000-09-08 2002-03-22 Seiko Epson Corp Method and circuit for driving optoelectronic device, optoelectronic device, and electronic equipment
JP2003186446A (en) * 2001-12-14 2003-07-04 Seiko Epson Corp Driving method and driving circuit of electrooptic device, the electrooptic device, and electronic equipment
JP2005024608A (en) * 2003-06-30 2005-01-27 Matsushita Electric Ind Co Ltd Display device
JP2005337997A (en) * 2004-05-28 2005-12-08 Ntt Docomo Inc Communication terminal

Also Published As

Publication number Publication date
JP5194735B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
JP3918536B2 (en) Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus
JP4110772B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP5720110B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
JP2003177723A (en) Method for driving electro-optical device, driving circuit therefor, electro-optical device, and electronic equipment
JP4349434B2 (en) Electro-optical device, driving circuit thereof, driving method, and electronic apparatus
JP4020158B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP2010079151A (en) Electrooptical apparatus, method for driving the same, and electronic device
JP5798707B2 (en) Image display device, control method thereof, and electronic apparatus
JP5217734B2 (en) Electro-optical device, driving method, and electronic apparatus
JP2012226041A (en) Electro-optic device
JP2011150004A (en) Electro-optic device and electronic equipment
KR100501622B1 (en) Driving method of electrooptical apparatus, driving circuit and electrooptical apparatus, and electronic device
TWI416476B (en) Liquid crystal device, control circuit therefor, and electronic apparatus
JP2008185993A (en) Electro-optical device, processing circuit, process method and projector
JP2004355017A (en) Liquid crystal display device and its driving method
JP5370021B2 (en) Liquid crystal display device, driving method, and electronic apparatus
JP2006048074A (en) Liquid crystal display device
JP2020064103A (en) Method for driving electro-optical device, electro-optical device, and electronic apparatus
JP2010250043A (en) Electro-optical device
JP4678344B2 (en) Electro-optical device, display data processing circuit, processing method, and electronic apparatus
JP4678345B2 (en) Electro-optical device, display data processing circuit, processing method, and electronic apparatus
JP2007199418A (en) Electro-optical device, driving method, and electronic equipment
JP2010026281A (en) Electrooptical apparatus, driving method and electronic device
JP5194735B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP4023517B2 (en) Electro-optical device, drive circuit, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees