JP2009124475A - Impedance matching circuit - Google Patents
Impedance matching circuit Download PDFInfo
- Publication number
- JP2009124475A JP2009124475A JP2007296733A JP2007296733A JP2009124475A JP 2009124475 A JP2009124475 A JP 2009124475A JP 2007296733 A JP2007296733 A JP 2007296733A JP 2007296733 A JP2007296733 A JP 2007296733A JP 2009124475 A JP2009124475 A JP 2009124475A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- matching circuit
- transmission line
- impedance matching
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Waveguides (AREA)
Abstract
Description
この発明は、高周波回路で用いられるインピーダンス整合回路に関する。 The present invention relates to an impedance matching circuit used in a high frequency circuit.
伝送線路に半導体装置が接続された高周波回路においては、一般に、伝送線路の特性インピーダンスを50Ωとする。半導体装置は、出力電力を確保するために、伝送線路に並列に接続することが広く行われる。一般に、半導体装置の特性インピーダンスは低いので、伝送線路と半導体装置との間にインピーダンス整合回路を設けることが従来から広く行われていた(例えば、特許文献1参照)。 In a high-frequency circuit in which a semiconductor device is connected to a transmission line, the characteristic impedance of the transmission line is generally 50Ω. Semiconductor devices are widely connected in parallel to transmission lines in order to ensure output power. In general, since the characteristic impedance of a semiconductor device is low, it has been widely performed to provide an impedance matching circuit between a transmission line and a semiconductor device (see, for example, Patent Document 1).
特許文献1に開示されたインピーダンス整合回路は、一枚のセラミックス基板にマイクロストリップラインからなる伝送線路と、スタブとを備えている。しかし、このインピーダンス整合回路は、高周波信号の周波数、セラミックス基板の厚み及び誘電率、並びに整合すべきインピーダンスにより、スタブや伝送線路の寸法がほぼ一義に決まってしまい、設計自由度が非常に低い。 The impedance matching circuit disclosed in Patent Document 1 includes a transmission line made of a microstrip line and a stub on a single ceramic substrate. However, this impedance matching circuit has a very low degree of design freedom because the dimensions of the stub and the transmission line are almost uniquely determined by the frequency of the high frequency signal, the thickness and dielectric constant of the ceramic substrate, and the impedance to be matched.
この問題点を解決するために、誘電率の異なる2枚の基板を用いて、インピーダンス整合回路を形成する技術が開示されている(例えば、非特許文献1参照)。 In order to solve this problem, a technique for forming an impedance matching circuit using two substrates having different dielectric constants is disclosed (for example, see Non-Patent Document 1).
非特許文献1に開示されたインピーダンス整合回路は、互いに金線で結ばれた誘電率の異なる2枚の基板に跨って、インピーダンス整合回路を形成している。このように構成することにより、確かにインピーダンス整合回路の寸法上の設計自由度は向上する。
しかし、非特許文献1のインピーダンス整合回路では、新たに、
(1)インピーダンス整合回路を構成する部品点数が増すことにより、製造工程数が増加してしまう
(2)インピーダンス整合回路を構成する2枚の基板を正確に位置合わせする必要がある
(3)インピーダンス整合回路の設計にあたり、2枚の基板の接続に用いられる金線に由来して余分なインダクタンス成分を考慮する必要がある
(4)誘電率の異なる2枚の基板を使うことにより、コストが増加する
等の問題点が生じる。
However, in the impedance matching circuit of Non-Patent Document 1,
(1) The number of manufacturing steps increases as the number of parts constituting the impedance matching circuit increases. (2) It is necessary to accurately align the two substrates constituting the impedance matching circuit. (3) Impedance In designing the matching circuit, it is necessary to consider an extra inductance component derived from the gold wire used to connect the two boards. (4) The cost increases by using two boards with different dielectric constants. Problems occur.
発明者らは、鋭意検討の結果、インピーダンス整合回路の基板の厚みを入力側と出力側とで変化させることで、上述した(1)〜(4)の問題を解決できることに想到した。 As a result of intensive studies, the inventors have conceived that the problems (1) to (4) described above can be solved by changing the thickness of the substrate of the impedance matching circuit between the input side and the output side.
したがって、この発明の目的は、寸法上の設計自由度を確保しつつ、上述した(1)〜(4)の問題を解決するインピーダンス整合回路を提供することにある。 Accordingly, an object of the present invention is to provide an impedance matching circuit that solves the problems (1) to (4) described above while ensuring a degree of freedom in design.
上述した目的の達成を図るために、この発明のインピーダンス整合回路は、一枚の絶縁性基板に形成された伝送線路を備え、伝送線路を伝送される高周波信号の入力側と出力側のインピーダンスを整合させる。ここで、入力側の絶縁性基板の厚みと、出力側の絶縁性基板の厚みとが異なっている。 In order to achieve the above object, an impedance matching circuit according to the present invention includes a transmission line formed on a single insulating substrate, and has impedances on the input side and output side of a high-frequency signal transmitted through the transmission line. Align. Here, the thickness of the insulating substrate on the input side is different from the thickness of the insulating substrate on the output side.
このように構成することにより、絶縁性基板の実効的な誘電率を高周波信号の入力側と出力側とで変化させることができる。 With this configuration, the effective dielectric constant of the insulating substrate can be changed between the high-frequency signal input side and the output side.
つまり、上述した非特許文献1に開示された誘電率の異なる2枚の基板からなるインピーダンス整合回路と同様の効果を得ることができる。 That is, the same effect as the impedance matching circuit composed of two substrates having different dielectric constants disclosed in Non-Patent Document 1 described above can be obtained.
なお、ここで、「絶縁性基板の厚み」とは、伝送線路が延在する絶縁性基板の主面に垂直な方向に沿って測った、絶縁性基板の長さのことを示す。 Here, the “thickness of the insulating substrate” indicates the length of the insulating substrate measured along the direction perpendicular to the main surface of the insulating substrate on which the transmission line extends.
上述のインピーダンス整合回路の実施に当り、絶縁性基板の厚みが、入力側から出力側にかけて階段状に変化していることが好ましい。 In the implementation of the impedance matching circuit described above, it is preferable that the thickness of the insulating substrate changes stepwise from the input side to the output side.
また、伝送線路が入力側から出力側にかけて分岐していることが好ましい。 Moreover, it is preferable that the transmission line branches from the input side to the output side.
このように構成することにより、厚みの薄い出力側に複数の半導体装置を並列に接続した場合に、個々の半導体装置とつながる伝送線路の幅をせまくすることができる。伝送線路のそれぞれの幅がせまくなることにより、結果として、インピーダンス整合回路の全幅を狭くすることが可能となる。 With this configuration, when a plurality of semiconductor devices are connected in parallel to the thin output side, the width of the transmission line connected to each semiconductor device can be reduced. As the width of each transmission line becomes narrow, as a result, the entire width of the impedance matching circuit can be reduced.
この発明では、インピーダンス整合回路に用いられる絶縁性基板の厚みを、高周波信号の入力側と出力側とで異ならせている。その結果、基板の厚みを変えることにより、この厚みの変化の態様に応じて入力側と出力側とでインピーダンスを変化させることができる。 In the present invention, the thickness of the insulating substrate used in the impedance matching circuit is different between the input side and the output side of the high-frequency signal. As a result, by changing the thickness of the substrate, the impedance can be changed between the input side and the output side in accordance with the manner of change in the thickness.
より詳細には、絶縁性基板の厚みを厚くすれば、特性インピーダンスを変化させずに、高周波信号の伝播方向に直交する伝送線路の幅(以下、単に、「伝送線路の幅」と称することもある。)を広くすることができる。逆に、絶縁性基板の厚みを薄くすれば、特性インピーダンスを変化させずに、この伝送線路の幅をせまくすることができる。 More specifically, if the thickness of the insulating substrate is increased, the width of the transmission line orthogonal to the propagation direction of the high-frequency signal (hereinafter simply referred to as “transmission line width”) without changing the characteristic impedance. Can be widened). On the contrary, if the thickness of the insulating substrate is reduced, the width of the transmission line can be reduced without changing the characteristic impedance.
換言すれば、伝送線路の幅が広く、所望の基板サイズからはみ出してしまう場合に、基板の厚みを薄くすることにより、特性インピーダンスを変化させずに、伝送線路の幅をせまくすることができる。その結果、インピーダンス整合回路を所望の基板サイズ内に収めることができる。 In other words, when the width of the transmission line is wide and protrudes from the desired substrate size, the width of the transmission line can be reduced without changing the characteristic impedance by reducing the thickness of the substrate. As a result, the impedance matching circuit can be accommodated within a desired substrate size.
つまり、この発明では、1枚の絶縁性基板において、基板の厚みを一定とせずに変化させている。これにより基板の厚みを、特性インピーダンス及び伝送線路の幅を調整するためのパラメータの一つとしている。このようにインピーダンス整合回路において、設計上のパラメータに「2つ以上の基板の厚み」を加えることにより、伝送線路の幅を従来に比較してより柔軟に変更することができる。 That is, in the present invention, the thickness of the substrate is changed without being constant in one insulating substrate. Thus, the thickness of the substrate is set as one of the parameters for adjusting the characteristic impedance and the width of the transmission line. As described above, in the impedance matching circuit, by adding “the thickness of two or more substrates” to the design parameter, the width of the transmission line can be changed more flexibly than in the past.
以下、図面を参照して、この発明の実施の形態について説明する。なお、各図は、各構成要素の形状、大きさ及び配置関係について、この発明が理解できる程度に概略的に示したものにすぎない。また、以下、この発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は、以下の実施の形態に何ら限定されない。また、各図において、共通する構成要素には同符号を付し、その説明を省略することもある。 Embodiments of the present invention will be described below with reference to the drawings. Each drawing is merely a schematic representation of the shape, size, and arrangement relationship of each component to the extent that the present invention can be understood. Moreover, although the preferable structural example of this invention is demonstrated hereafter, the material of each component, a numerical condition, etc. are only a suitable example. Therefore, the present invention is not limited to the following embodiments. Moreover, in each figure, the same code | symbol is attached | subjected to a common component and the description may be abbreviate | omitted.
(実施の形態1)
図1は、インピーダンス整合回路の構成を模式的に示す斜視図である。
(Embodiment 1)
FIG. 1 is a perspective view schematically showing a configuration of an impedance matching circuit.
この実施の形態のインピーダンス整合回路10は、一枚の絶縁性基板12に形成された伝送線路14を備えている。そして、伝送線路14を伝送される高周波信号の入力側INと出力側OUTのインピーダンスを整合させる機能を有する。さらに、入力側INの絶縁性基板12の厚みと、出力側OUTの絶縁性基板12の厚みとが異なっている。
The impedance matching
より詳細には、インピーダンス整合回路10は、マイクロストリップラインからなる。また、絶縁性基板12の第2主面すなわち裏面12bの全面には、金属膜16が形成されている。そして、絶縁性基板12の第1主面すなわち上面12aには、所定の形状にパターニングされた金属膜としての伝送線路14が形成されている。
More specifically, the impedance matching
図1に示すように、絶縁性基板12は、矩形板状のセラミックス製である。ここで、セラミックスとしては、好ましくは、例えば、誘電率が5〜200の基板を用いるのがよい。
As shown in FIG. 1, the
また、図1に示すように、絶縁性基板12は、入力側INと出力側OUTにかけて、階段状に厚みが減少している。具体的には、絶縁性基板12は、段差部12cにおいて、厚みが非連続的に変化する。絶縁性基板12において、入力側INに位置し、厚みが厚い部分を「上段12H」と称し、及び出力側OUTに位置し、厚みが薄い部分を「下段12L」と称する。なお、上段12Hの厚みh1は、好ましくは、例えば約60〜510μmとし、及び下段12Lの厚みh2は、好ましくは、例えば約50〜500μmとするのがよい。この絶縁性基板12の厚みが非連続の2段に形成されている場合には、伝送線路14は、上段12Hの上面12Haと、段差部12cの段差面12caと、下段12Lの上面12Laに渡って連続的に形成される。
Further, as shown in FIG. 1, the
図1より明らかなように、伝送線路14は、入力側INから出力側OUTにかけて、2本に分岐されている。より詳細には、伝送線路14は、上段12Hに設けられた上段線路14Hと、段差部12cに設けられた接続線路14C,14Cと、下段12Lに設けられた下段線路14L,14Lとから構成されている。ここで、伝送線路14としては、好ましくは、例えば、厚みが一定の金の薄膜を用いる。
As is clear from FIG. 1, the
上段線路14Hは、外部回路(不図示)からの高周波信号が入力される入力端14aから、上段12Hの上面12Haに渡って延在している。そして、上段12Hの入力側INとは反対側の端部に設けられた分岐部14bにおいて、2本に分岐している。なお、上段線路14Hの高周波信号の伝播方向に直交し、かつ上面12Haに平行な方向の幅は、場所によらず等しく、W1とする。
The
接続線路14C,14Cは、段差部12cの段差面12caすなわち垂直な壁面に設けられた伝送線路である。接続線路14C,14Cは、分岐部14bにおいて2本に分岐した上段線路14Hのそれぞれを下段線路14L,14Lに電気的に接続している。下段線路14L,14Lは、上段12Hよりも厚みが薄い下段12Lの上面12Laに形成されているので、高周波信号の伝播方向に直交し、かつ上面12Haに平行な方向の幅W2は、W1よりも狭く設計してある。したがって、接続線路14C,14Cは、幅がW1である上段線路14Hと、幅がW2(<W1)である下段線路14L,14Lとを接続するために、上段12Hから下段12Lにかけて幅がW1からW2へとテーパ状に狭くなるように形成されている。
The connection lines 14C and 14C are transmission lines provided on the step surface 12ca of the
下段線路14L,14Lは、接続線路14C,14Cに電気的に接続されていて、下段12Lの上面12Laに渡って延在している。下段12Lの上面12Laの出力側OUTには、インピーダンス整合回路10を伝播する高周波信号を半導体装置(不図示)に出力するためのスタブ14c,14cが設けられている。スタブ14c,14cは、下段線路14L,14Lの端部から拡幅して、伝送線路14を矩形状に形成したものであり、それぞれ下段線路14L,14Lに電気的に接続されている。なお、下段線路14L,14Lの幅W2は、場所によらず等しい。
The
続いて、この実施の形態のインピーダンス整合回路10において、絶縁性基板12の厚みを変化させることにより生じる効果について説明する。
Subsequently, in the
図2に示すような一般的なマイクロストリップラインにおいて、特性インピーダンスZ0と、伝送線路14の幅Wと、絶縁性基板12の厚みhとの間には、以下に示す従来周知の関係が成り立つことが知られている。
W/h<1の場合:
Z0=(60/εff0.5)ln(8h/W+0.25W/h)・・・(1)
εff=(εr+1)/2+[(1+12h/W)−0.5+0.04(1−W/h)2]×(εr−1)/2・・・(2)
W/h≧1の場合:
Z0=120π/[εff0.5×(W/h+1.393+0.667ln(W/h+1.444)]・・・(3)
εff=(εr+1)+(1+12h/W)−0.5×(εr−1)/2・・・(4)
注)(1)〜(4)式において、εrは、絶縁性基板12の誘電率である。
In a general microstrip line as shown in FIG. 2, the following well-known relationship is established among the characteristic impedance Z0, the width W of the
If W / h <1:
Z 0 = (60 / εff 0.5 ) ln (8h / W + 0.25W / h) (1)
εff = (εr + 1) / 2 + [(1 + 12h / W) −0.5 + 0.04 (1-W / h) 2 ] × (εr−1) / 2 (2)
When W / h ≧ 1:
Z 0 = 120π / [εff 0.5 × (W / h + 1.393 + 0.667ln (W / h + 1.444)] (3)
εff = (εr + 1) + (1 + 12h / W) −0.5 × (εr−1) / 2 (4)
Note) In the equations (1) to (4), εr is the dielectric constant of the insulating
なお、(1)〜(4)式中では、定数に繰り込まれているが、特性インピーダンスZ0を決定するパラメータとしては、W及びhの他に、高周波信号の周波数と伝送線路の厚みとが存在する。 In addition, in the equations (1) to (4), the constants are included in the constants, but as parameters for determining the characteristic impedance Z 0 , in addition to W and h, the frequency of the high frequency signal, the thickness of the transmission line, Exists.
これらの式によれば、特性インピーダンスZ0を一定にした場合、絶縁性基板12の厚みhが大きければ、伝送線路14の幅Wも大きくなり、及び絶縁性基板12の厚みhが小さければ、伝送線路14の幅Wが小さくなることが分かる。
According to these equations, when the characteristic impedance Z 0 is constant, if the thickness h of the insulating
これは、絶縁性基板12の厚みを薄くすることにより、特性インピーダンスを一定に保ったまま、伝送線路14の幅を縮小できることを示している。つまり、この実施の形態のインピーダンス整合回路10の場合には、厚みh1が厚い上段12Hに形成された上段線路14Hの幅W1よりも、厚みh2が薄い下段12Lに形成された下段線路14Lの幅W2を小さくすることができる(W1>W2)。
This indicates that by reducing the thickness of the insulating
詳細な説明は省略するが、以上の議論は、伝送線路14のみでなく、スタブ14cにも適用できる。つまり、絶縁性基板12の厚みを薄くすることにより、スタブの幅(高周波信号の伝播方向に直交するスタブの長さ)も小さくすることができる。
Although detailed description is omitted, the above discussion can be applied not only to the
(1)〜(4)式を用いたシミュレーションより、具体的な数値を挙げる。例えば、インピーダンス整合回路10を伝播する高周波信号の周波数を2GHzとする。そして、整合すべき特性インピーダンスZ0を3.7Ωとし、絶縁性基板の誘電率εrを40とし、及び伝送線路14の厚みd(絶縁性基板12の第1主面12aに垂直に測った伝送線路14の長さ)を4μmとする。
Specific numerical values will be given from simulations using the equations (1) to (4). For example, the frequency of the high-frequency signal propagating through the
このシミュレーション条件で、絶縁性基板12の厚みhが200μmの場合には、3.7Ωの特性インピーダンスを得るためには、(3)式及び(4)式より、伝送線路14の幅Wを約2mmとする必要があることが分かる。それに対して、絶縁性基板12の厚みhを100μmに変化させた場合、3.7Ωの特性インピーダンスを得るためには、(3)式及び(4)式より、伝送線路14の幅Wは約1mmでよいことが分かる。
Under this simulation condition, when the thickness h of the insulating
仮に、このシミュレーション結果を、この実施の形態のインピーダンス整合回路10に当てはめた場合、上段12H(厚みh1=200μm)の上段回路14Hの幅W1は2mmとなる。また、下段12L(厚みh2=100μm)の下段回路14Lの幅W2は1mmとなる。
If this simulation result is applied to the
つまり、下段12Lの厚みh2を薄くすることにより、2本の下段回路14L,14Lとして、合計2mmずつ幅を狭くすることができる。また、スタブ14c,14cに関しても、同サイズ以上の寸法縮小効果が期待できる。
That is, by reducing the thickness h2 of the
ところで、図1より明らかなように、インピーダンス整合回路10の全体の寸法は、主に、下段回路14L,14L、並びにスタブ14c,14cのサイズにより規制されている。よって、下段回路14L,14L、並びにスタブ14c,14cの寸法が縮小化されることで、インピーダンス整合回路10を、厚みがh1で均一なものに比較して小型化することができる。
As is apparent from FIG. 1, the overall dimensions of the
次に、図3を参照して、この実施の形態のインピーダンス整合回路の製造方法について説明する。 Next, with reference to FIG. 3, the manufacturing method of the impedance matching circuit of this embodiment will be described.
まず、図3(A)に示すように、セラミックス基板18を準備して、図3(A)における斜線を施した部分、すなわち下段12Lとなるべき部分を被覆する基板部分18Nを研磨して、段差部12c及び下段12Lを作成した絶縁性基板12を形成する。
First, as shown in FIG. 3 (A), a
続いて、図3(B)に示すように、絶縁性基板12の第1主面12aすなわち、上面側の露出面に伝送線路14となるべき前駆領域14dが露出した、フォトレジストパターン24が形成された前駆基板23を形成する。つまり、絶縁性基板12の第1主面12a、すなわち、上段12Hの上面12Ha、段差部12Cの段差面12ca及び下段12Lの上面12Laの全面にフォトレジストを塗布する。その後、伝送線路14のパターン形状が描かれたマスクを用いて露光及び現像を行い、フォトレジストパターン24を形成する。
Subsequently, as shown in FIG. 3B, a
続いて、図3(C)に示すように、フォトレジストパターンが形成された前駆基板23を金メッキ液中に浸漬して、金メッキを行う。その後、不要なフォトレジストパターンを剥離することで、上段12Hと下段12Lとに跨る伝送線路14を形成する。これにより図1に示すようなインピーダンス整合回路10を完成させる。
Subsequently, as shown in FIG. 3C, the
このように、この実施の形態のインピーダンス整合回路10においては、階段状に厚みが変化する絶縁性基板12に跨るように、伝送線路14を形成している。その結果、基板の厚みを変えることにより、入力側と出力側とでインピーダンスを変化させることができる。
Thus, in the
また、伝送線路14の幅が広く、所望の基板サイズからはみ出してしまう場合に、絶縁性基板12の厚みを薄くすることにより、特性インピーダンスを変化させずに、伝送線路の幅をせまくすることができ、所望の基板サイズ内に収めることができる。
Further, when the
また、上述した非特許文献1のインピーダンス整合回路における4つの課題((1)部品点数の増加、(2)正確な位置合わせの必要性、(3)余分なインダクタンスの発生及び(4)コスト増加)を解決することができる。 In addition, the four problems in the impedance matching circuit of Non-Patent Document 1 described above ((1) increase in the number of parts, (2) necessity of accurate alignment, (3) generation of extra inductance, and (4) increase in cost. ) Can be solved.
次に、この発明の変形例について説明する。 Next, a modification of the present invention will be described.
図1に示したインピーダンス整合回路10は、上段12Hから下段12Lにかけて伝送線路14が2本に分岐していた。しかし、伝送線路の分岐数は2本には限定されない。例えば、図4(A)に示すように、絶縁性基板12の厚みを上段12Hと中段12Mと下段12Lとで3段階に渡って変化させ、伝送線路20を4分岐させるようにしてもよい。
In the
また、この実施の形態においては、絶縁性基板12の厚みを階段状に変化させる場合について説明した。しかし、絶縁性基板12の厚みは、この発明の目的を達成するならば、階段状に変化する場合に限定されない。例えば、図4(B)に示すように、入力側INから出力側OUTにかけて直線的に厚みが減少するような絶縁性基板22を形成してもよい。その場合には、伝送線路14の幅を基板の厚みの態様に合わせて、連続的に変化させることが好ましい。また、絶縁性基板12の厚みを曲線(例えば円弧)に沿って減少させるように形成してもよい。
Moreover, in this embodiment, the case where the thickness of the insulating
また、この実施の形態においては、絶縁性基板12として、セラミックス基板18を用いた場合について説明した。しかし、絶縁性基板12としては、SiやGaAs等の半導体基板を用いることも可能である。
In this embodiment, the case where the
また、この実施の形態においては、インピーダンス整合回路10を製造するに当り、均一な厚みのセラミックス基板18の一部を研磨して薄くする場合について説明した。しかし、上段12Hとなるべき部分では、グリーンシートの積層枚数を増やし、下段12Lとなるべき部分では、グリーンシートの積層枚数を減らした基板前駆体を形成し、この基板前駆体を焼成することにより、セラミックス基板18を形成しても良い。
Further, in this embodiment, the case where a part of the
10 インピーダンス整合回路
12 絶縁性基板
12a 第1主面
12b 第2主面
12c 段差部
12ca 段差面
12H 上段
12M 中段
12L 下段
14,20 伝送線路
14a 入力端
14b 分岐部
14c スタブ
14C 接続線路
14H 上段線路
14L 下段線路
16 金属膜
18 セラミックス基板
IN 入力側
OUT 出力側
DESCRIPTION OF
Claims (3)
前記入力側の前記絶縁性基板の厚みと、前記出力側の前記絶縁性基板の厚みとが異なっていることを特徴とするインピーダンス整合回路。 An impedance matching circuit comprising a transmission line formed on a single insulating substrate and matching impedances of an input side and an output side of a high-frequency signal transmitted through the transmission line,
The impedance matching circuit, wherein a thickness of the insulating substrate on the input side is different from a thickness of the insulating substrate on the output side.
The impedance matching circuit according to claim 1, wherein the transmission line branches from the input side to the output side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007296733A JP2009124475A (en) | 2007-11-15 | 2007-11-15 | Impedance matching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007296733A JP2009124475A (en) | 2007-11-15 | 2007-11-15 | Impedance matching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009124475A true JP2009124475A (en) | 2009-06-04 |
Family
ID=40816142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007296733A Pending JP2009124475A (en) | 2007-11-15 | 2007-11-15 | Impedance matching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009124475A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015194313A1 (en) * | 2014-06-16 | 2015-12-23 | 株式会社村田製作所 | Transmission line member |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS648806A (en) * | 1987-06-29 | 1989-01-12 | Toshiba Corp | Conveyor |
JPH0380601A (en) * | 1989-07-26 | 1991-04-05 | Mitsubishi Electric Corp | Microwave converting circuit |
JPH04322502A (en) * | 1991-04-22 | 1992-11-12 | Fukushima Nippon Denki Kk | Distributed constant type matching circuit |
JP2002271024A (en) * | 2001-03-13 | 2002-09-20 | Nippon Telegr & Teleph Corp <Ntt> | Inter-layer connection via structure |
-
2007
- 2007-11-15 JP JP2007296733A patent/JP2009124475A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS648806A (en) * | 1987-06-29 | 1989-01-12 | Toshiba Corp | Conveyor |
JPH0380601A (en) * | 1989-07-26 | 1991-04-05 | Mitsubishi Electric Corp | Microwave converting circuit |
JPH04322502A (en) * | 1991-04-22 | 1992-11-12 | Fukushima Nippon Denki Kk | Distributed constant type matching circuit |
JP2002271024A (en) * | 2001-03-13 | 2002-09-20 | Nippon Telegr & Teleph Corp <Ntt> | Inter-layer connection via structure |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015194313A1 (en) * | 2014-06-16 | 2015-12-23 | 株式会社村田製作所 | Transmission line member |
JP5943169B2 (en) * | 2014-06-16 | 2016-06-29 | 株式会社村田製作所 | Transmission line member |
US10056669B2 (en) | 2014-06-16 | 2018-08-21 | Murata Manufacturing Co., Ltd. | Transmission line |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220416396A1 (en) | Vertical switched filter bank | |
JP4675818B2 (en) | Package substrate | |
US6771141B2 (en) | Directional coupler | |
US20130104387A1 (en) | On pcb dielectric waveguide | |
US20120112857A1 (en) | Double microstrip transmission line having common defected ground structure and wireless circuit apparatus using the same | |
WO2013078976A1 (en) | A planar waveguide, waveguide filter and antenna | |
JP2006352347A (en) | High-frequency transmission line | |
US7936318B2 (en) | Antenna with multiple folds | |
JP2010021505A (en) | Connection method, and substrate | |
JP2004522378A5 (en) | ||
JP2009124475A (en) | Impedance matching circuit | |
EP1480286A1 (en) | Microwave frequency surface mount components and methods of forming same | |
JP2013065657A (en) | Printed wiring board, and method for wiring printed wiring board | |
JP2010098500A (en) | Impedance matching circuit | |
JP2011096954A (en) | Wiring board | |
US10374280B2 (en) | Quadrature coupler | |
JP4108099B2 (en) | Electronic component package | |
US20210135329A1 (en) | Implementation of inductive posts in an siw structure and production of a generic filter | |
JP2007274182A (en) | High frequency circuit | |
EP1505685A1 (en) | Microstrip line and method for producing of a microstrip line | |
JPWO2019207830A1 (en) | Millimeter wave module and how to manufacture millimeter wave module | |
JP2018078172A (en) | Intermediate product circuit board, manufacture circuit board, manufacturing method of intermediate product circuit board, and manufacturing method of manufacture circuit board | |
CN113545172B (en) | Techniques for routing electrical signals through electronic components and related methods | |
JP2004153795A (en) | Transmission line | |
WO2016098340A1 (en) | Semiconductor chip and waveguide conversion system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |