JP2009123868A - Multilayer ceramic capacitor, and manufacturing method thereof - Google Patents

Multilayer ceramic capacitor, and manufacturing method thereof Download PDF

Info

Publication number
JP2009123868A
JP2009123868A JP2007295427A JP2007295427A JP2009123868A JP 2009123868 A JP2009123868 A JP 2009123868A JP 2007295427 A JP2007295427 A JP 2007295427A JP 2007295427 A JP2007295427 A JP 2007295427A JP 2009123868 A JP2009123868 A JP 2009123868A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
ceramic capacitor
multilayer ceramic
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007295427A
Other languages
Japanese (ja)
Other versions
JP4998222B2 (en
Inventor
Satoshi Tomioka
聡志 富岡
Tsutomu Nishimura
勉 西村
Masafumi Nakayama
雅文 中山
Tetsuo Fuchi
鉄男 渕
Masaru Matsumura
優 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007295427A priority Critical patent/JP4998222B2/en
Publication of JP2009123868A publication Critical patent/JP2009123868A/en
Application granted granted Critical
Publication of JP4998222B2 publication Critical patent/JP4998222B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor for reducing breakage of an internal electrode, improving adhesion between an electrode layer and a dielectric layer, inhibiting a drop in acquired capacity even if the internal electrode is thinned, and preventing occurrence of delamination or cracks. <P>SOLUTION: The internal electrode layer includes a ceramic particle 43 fixed in the vicinity of an interface between the dielectric layer and the internal electrode layer, and a ceramic particle 44 fixed inside the internal electrode layer. The ceramic particle 43 fixed in the vicinity of the interface between the dielectric layer and the internal electrode layer contributes to improvement of adhesion with the dielectric layer. The ceramic particle 44 fixed inside the internal electrode layer reduces the breakage of the electrode layer, thereby a drop in acquired capacity can be suppressed and the occurrence of delamination or a crack can be inhibited even if the internal electrode layer is thinned. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は積層セラミックコンデンサ及びその製造方法に関するものである。   The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same.

一般に積層セラミックコンデンサは以下のように製造される。まず、誘電体組成物からなるセラミックスラリーを作製し、ドクターブレード法などによりグリーンシートを得る。次に、前記グリーンシートに電極ペーストを用いてスクリーン印刷法などにより電極パターンを形成する。次に前記電極パターン形成済グリーンシートを、個片化した時に両端の外部に交互に接続できるように積層する。次に前記積層体を個片に切断し焼成する。最後に、前記焼結体の両端に一対の外部電極を形成する。   In general, a multilayer ceramic capacitor is manufactured as follows. First, a ceramic slurry made of a dielectric composition is prepared, and a green sheet is obtained by a doctor blade method or the like. Next, an electrode pattern is formed on the green sheet using an electrode paste by a screen printing method or the like. Next, the electrode pattern-formed green sheets are laminated so that they can be alternately connected to the outside at both ends when separated into individual pieces. Next, the laminate is cut into individual pieces and fired. Finally, a pair of external electrodes is formed at both ends of the sintered body.

このようにして製造した従来の積層セラミックコンデンサを図4および図5に示す。図4は従来の積層セラミックコンデンサの斜視図であり、図5は図4におけるA方向からの、電極層と直交する断面模式図である。   A conventional multilayer ceramic capacitor manufactured in this manner is shown in FIGS. FIG. 4 is a perspective view of a conventional multilayer ceramic capacitor, and FIG. 5 is a schematic cross-sectional view orthogonal to the electrode layer from the direction A in FIG.

図4、5に示すように、一対の外部電極61の間に内部電極層62と誘電体層63、64とが積層されている。   As shown in FIGS. 4 and 5, an internal electrode layer 62 and dielectric layers 63 and 64 are laminated between a pair of external electrodes 61.

なお、この出願の発明に関連する先行技術文献情報としては、特許文献1、2が知られている。
特開平10−172855号公報 特開2004−311985号公報
Patent Documents 1 and 2 are known as prior art document information relating to the invention of this application.
JP-A-10-172855 JP 2004-311985 A

電子機器の小型、軽量化に伴い、それらに多く用いられる積層セラミックコンデンサも、小型、大容量化が求められている。これらを実現するためには、誘電体層や内部電極層の薄層化、および高積層化が必須となる。   As electronic devices become smaller and lighter, multilayer ceramic capacitors often used for them are also required to be small and large in capacity. In order to realize these, it is indispensable to make the dielectric layer and internal electrode layer thin and highly laminated.

しかしながら、内部電極を薄層化すると、高温で焼成する時に電極を形成している電極材料も高温になってしまうために内部電極が途切れ、電極の実効面積が低下するため取得容量が低下すると共に、この内部電極途切れに誘発されてデラミネーションと呼ばれる構造欠陥が発生することがある。これは、即ち、積層セラミックコンデンサの焼成が、用いられる誘電体材料の焼成温度で行われるため、誘電体材料よりも焼結温度が低い電極材料にとっては、焼成温度が高すぎることに由来しているためである。   However, when the internal electrode is made thin, the electrode material forming the electrode also becomes high temperature when baked at a high temperature, so that the internal electrode is interrupted and the effective area of the electrode is reduced, resulting in a decrease in acquisition capacity. In some cases, structural defects called delamination may occur when the internal electrodes are interrupted. This is because, since the firing of the multilayer ceramic capacitor is performed at the firing temperature of the dielectric material used, the firing temperature is too high for an electrode material having a sintering temperature lower than that of the dielectric material. Because it is.

そこで、一般に、内部電極を形成するペーストにセラミック粒子を添加することによって、内部電極に用いられる金属粒子の焼結を遅延させるとともに、誘電体層との接着性を高める方法が採られているが、電極の焼結過程において、ペースト中のセラミック粒子が電極層から排除され、誘電体層に拡散してしまうため、十分な効果が得られないものであった。   Therefore, in general, a method is adopted in which ceramic particles are added to the paste forming the internal electrode to delay the sintering of the metal particles used for the internal electrode and to improve the adhesion to the dielectric layer. In the sintering process of the electrode, ceramic particles in the paste are excluded from the electrode layer and diffused into the dielectric layer, so that a sufficient effect cannot be obtained.

このような問題に対し、上記特許文献1では、印刷の際の内部電極パターンの厚みの1/2以上の粒径のセラミック粒子を添加することによって、内部電極を貫くセラミックの存在率を15〜33%とし、デラミネーションやクラックの発生を抑制する旨の提案がなされている。しかしながら、この提案では、内部電極を貫くセラミックの存在により電極層と誘電体層の接着性は高まるものの、電極の連続性が損なわれるため、電極の実効面積が低下して、結果として、取得容量の低下を招く。   With respect to such a problem, in Patent Document 1 described above, by adding ceramic particles having a particle size of ½ or more of the thickness of the internal electrode pattern at the time of printing, the abundance of the ceramic penetrating the internal electrode is 15 to 15%. A proposal has been made to suppress the occurrence of delamination and cracks to 33%. However, in this proposal, although the adhesion between the electrode layer and the dielectric layer is increased due to the presence of the ceramic penetrating the internal electrode, the continuity of the electrode is impaired, so that the effective area of the electrode is reduced, resulting in an acquisition capacity. Cause a decline.

また、上記特許文献2では、200℃〜1000℃の焼成工程でペーストに添加されているセラミック粒子を内部電極層に閉じ込め、さらに高い温度で誘電体層を焼成形成する2段階焼成により、セラミック粒子が内部電極層中に埋設された電極層を形成し、内部電極の途切れを軽減する旨の提案がなされている。しかしながら、この提案では、添加したセラミック粒子が内部電極中に埋設されるため、電極の途切れは軽減されるものの、電極層と誘電体層の界面の接着性が十分に得られない可能性があり、デラミネーションやクラック発生の恐れがある。   Moreover, in the said patent document 2, the ceramic particle added to the paste by the baking process of 200 degreeC-1000 degreeC is confine | sealed in an internal electrode layer, and ceramic particle | grains are further formed by two-stage baking which carries out baking formation of the dielectric layer at higher temperature. Has been proposed that an electrode layer embedded in the internal electrode layer is formed to reduce discontinuity of the internal electrode. However, in this proposal, since the added ceramic particles are embedded in the internal electrode, the discontinuity of the electrode is reduced, but there is a possibility that sufficient adhesion at the interface between the electrode layer and the dielectric layer may not be obtained. There is a risk of delamination and cracking.

本発明は、内部電極の途切れを低減すると共に、電極層と誘電体層との接着性を向上するものであり、内部電極薄層化時においても、取得容量の低下を抑え、デラミネーションやクラックの発生を抑制した積層セラミックコンデンサとその製造方法を提供することを目的とする。   The present invention reduces the discontinuity of the internal electrode and improves the adhesion between the electrode layer and the dielectric layer. Even when the internal electrode is thinned, the decrease in acquisition capacity is suppressed, and delamination and cracks are prevented. It is an object of the present invention to provide a multilayer ceramic capacitor in which the generation of the above is suppressed and a method for manufacturing the same.

この目的を達成するために、本発明の積層セラミックコンデンサは、内部電極層中にセラミック粒子を固着してなるように構成される。   In order to achieve this object, the multilayer ceramic capacitor of the present invention is configured such that ceramic particles are fixed in an internal electrode layer.

また、本発明は、内部電極層が誘電体層と交互に積層された構造を有する積層セラミックコンデンサの製造方法であって、誘電体層に電極パターンを形成する電極形成工程と、前記電極パターンが形成された前記誘電体層を積層して積層体を作る積層工程と、前記積層体を焼成する積層体焼成工程とを有し、前記積層体焼成工程は、前記内部電極パターンに用いられる金属材料が未焼結の温度から加熱最高温度までの昇温過程における昇温速度が500℃/h〜5000℃/hであるとするものである。   The present invention also provides a method for manufacturing a multilayer ceramic capacitor having a structure in which internal electrode layers are alternately laminated with dielectric layers, wherein an electrode forming step of forming an electrode pattern on the dielectric layer, and the electrode pattern comprises: A stacking process for stacking the formed dielectric layers to form a stack, and a stack firing process for firing the stack, wherein the stack firing process is a metal material used for the internal electrode pattern Is assumed to have a heating rate of 500 ° C./h to 5000 ° C./h in the heating process from the unsintered temperature to the maximum heating temperature.

本発明によれば、内部電極に用いられる金属材料が未焼結の温度から加熱最高温度までの昇温過程を、500℃/h〜5000℃/hのような高速な条件で行うため、内部電極層の焼結と誘電体層の焼結がほぼ同時に起こり、内部電極に添加されたセラミック粒子が排除されることなく電極層内部、および電極層と誘電体層の界面近傍の電極層に固着されることとなるものである。   According to the present invention, the metal material used for the internal electrode is subjected to a temperature rising process from an unsintered temperature to a maximum heating temperature under a high speed condition such as 500 ° C./h to 5000 ° C./h. Sintering of the electrode layer and sintering of the dielectric layer occur almost at the same time, and the ceramic particles added to the internal electrode are not excluded, and adhere to the electrode layer and the electrode layer near the interface between the electrode layer and the dielectric layer. It will be done.

前記電極層に固着されたセラミック粒子のうち、電極内部に固着されるセラミック粒子は電極層の途切れを低減し、電極層と誘電体層の界面近傍に固着されるセラミック粒子は誘電体層との密着性向上に寄与するため、内部電極薄層化時においても、取得容量の低下を抑え、デラミネーションやクラックの発生を抑制することが可能となる。   Among the ceramic particles fixed to the electrode layer, the ceramic particles fixed to the inside of the electrode reduce discontinuity of the electrode layer, and the ceramic particles fixed to the vicinity of the interface between the electrode layer and the dielectric layer are in contact with the dielectric layer. Since it contributes to the improvement of adhesion, it is possible to suppress the decrease in the acquisition capacity and suppress the occurrence of delamination and cracks even when the internal electrode is thinned.

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

(実施の形態1)
まず、本発明の対象となる一般的な積層セラミックコンデンサについて説明する。図1は本発明の実施の形態における積層セラミックコンデンサの斜視図であり、図2は図1におけるA方向からみた、電極層と直交する断面の模式図である。図1、2に示されるように、積層セラミックコンデンサは誘電体層23、24と内部電極層22、及び一対の外部電極21を具備しており、内部電極層22が交互に対向する外部電極の一方に接続された構造の素子である。
(Embodiment 1)
First, a general multilayer ceramic capacitor that is an object of the present invention will be described. FIG. 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention, and FIG. 2 is a schematic view of a cross section orthogonal to an electrode layer as viewed from the direction A in FIG. As shown in FIGS. 1 and 2, the multilayer ceramic capacitor includes dielectric layers 23 and 24, an internal electrode layer 22, and a pair of external electrodes 21, and the external electrode in which the internal electrode layers 22 alternately oppose each other. It is an element having a structure connected to one side.

図6は図4に示す従来の積層セラミックコンデンサの内部電極層62を、図4におけるB方向からみた部分拡大図であり、例えば、最外の誘電体層64をエッチングなどによって除去することにより観察できる内部電極層62の一部である。図5において、内部電極層62は模式的に連続した層として表記しているが、実際には、焼成過程において途切れを生じている。従って、従来であれば図6のように内部電極層71が部分的に開口し開口部72を有する内部電極層71となっている。   6 is a partially enlarged view of the internal electrode layer 62 of the conventional multilayer ceramic capacitor shown in FIG. 4 as viewed from the direction B in FIG. 4. For example, the outermost dielectric layer 64 is observed by etching or the like. This is a part of the internal electrode layer 62 that can be formed. In FIG. 5, the internal electrode layer 62 is schematically represented as a continuous layer, but actually, there is a break in the firing process. Therefore, in the prior art, as shown in FIG. 6, the internal electrode layer 71 is a partially opened internal electrode layer 71 having an opening 72.

これに対し、本発明の実施の形態における積層セラミックコンデンサについて説明する。図3は図1に示す本発明の実施の形態における内部電極層22を図1におけるB方向からみた部分拡大図である。図3において本実施の形態による内部電極層41は、図6に示された従来の積層セラミックコンデンサの部分拡大図によく似た形状で内部電極層41が部分的に開口した開口部42を有しているが、エッチングにより露出した内部電極表面(誘電体層と内部電極層との界面)に固着されたセラミック粒子43、及び内部電極層41内部に固着されたセラミック粒子44を具備している。このとき、内部電極層41における、金属部分の面積比率、すなわち、内部電極層41が誘電体層23を被覆している面積比率は60%以上であることが好ましく、内部電極層が誘電体層を被覆している面積比率が60%以上であることによって、開口部42を有していても、内部電極層41の金属部分が電極としての機能を果たすため、内部電極の途切れによる取得容量の極端な低下を抑制することができるものである。   In contrast, the multilayer ceramic capacitor in the embodiment of the present invention will be described. 3 is a partially enlarged view of the internal electrode layer 22 in the embodiment of the present invention shown in FIG. 1 as viewed from the direction B in FIG. In FIG. 3, the internal electrode layer 41 according to the present embodiment has an opening 42 in which the internal electrode layer 41 is partially opened with a shape similar to that of the partially enlarged view of the conventional multilayer ceramic capacitor shown in FIG. However, it includes ceramic particles 43 fixed to the surface of the internal electrode exposed by etching (interface between the dielectric layer and the internal electrode layer), and ceramic particles 44 fixed to the inside of the internal electrode layer 41. . At this time, the area ratio of the metal portion in the internal electrode layer 41, that is, the area ratio in which the internal electrode layer 41 covers the dielectric layer 23 is preferably 60% or more, and the internal electrode layer is a dielectric layer. When the area ratio of covering the electrode is 60% or more, the metal portion of the internal electrode layer 41 functions as an electrode even if the opening 42 is provided. An extreme decrease can be suppressed.

以下、本発明の積層セラミックコンデンサの製造方法について説明する。   Hereinafter, the manufacturing method of the multilayer ceramic capacitor of this invention is demonstrated.

まず、チタン酸バリウムを主成分とし、希土類元素、遷移金属元素、及び珪酸塩を含む添加物成分を所定の組成に配合したセラミックス原料に、有機バインダ、可塑剤等を加えて溶媒中で十分に分散することによってセラミックスラリーとし、前記セラミックスラリーをドクターブレード法によって1.5μmの厚みのセラミックグリーンシートに成形した。   First, an organic binder, a plasticizer, etc. are added to a ceramic raw material containing barium titanate as a main component and an additive component containing a rare earth element, a transition metal element, and a silicate in a predetermined composition. The ceramic slurry was dispersed to form a ceramic slurry, and the ceramic slurry was formed into a ceramic green sheet having a thickness of 1.5 μm by a doctor blade method.

次に、Niを主成分とする金属粒子と、前記金属粒子に対し、20重量%のチタン酸バリウム粒子を添加した混合粉末に、有機バインダ、可塑剤、分散剤を加えて混練して内部電極用ペーストとし、スクリーン印刷によって前記セラミックグリーンシート上に内部電極パターンを形成した。   Next, an internal electrode, a plasticizer, and a dispersant are added to a mixed powder obtained by adding metal particles containing Ni as a main component and 20% by weight of barium titanate particles to the metal particles, and the internal electrode is kneaded. An internal electrode pattern was formed on the ceramic green sheet by screen printing.

次に、前記内部電極パターン形成済セラミックグリーンシートを、内部電極が交互に外部と接続できるように、200枚積層圧着して積層体を作製した。   Next, 200 pieces of the internal electrode pattern-formed ceramic green sheets were laminated and pressure-bonded so that the internal electrodes could be alternately connected to the outside to produce a laminate.

次に、得られた前記積層体の脱バインダ処理を行った後、前記内部電極に用いた材料の平衡酸素分圧以下の酸素濃度となる雰囲気中で、前記内部電極に用いた材料が焼結しない800℃の温度から、前記セラミックグリーンシートが焼結する1250℃までの昇温を、500℃/hの昇温速度で加熱した後、1250℃で30分間保持することにより焼成した。   Next, after performing the binder removal treatment on the obtained laminate, the material used for the internal electrode is sintered in an atmosphere having an oxygen concentration equal to or lower than the equilibrium oxygen partial pressure of the material used for the internal electrode. The temperature was increased from 800 ° C. to 1250 ° C. at which the ceramic green sheet was sintered, and then heated at a temperature increase rate of 500 ° C./h, followed by firing at 1250 ° C. for 30 minutes.

最後に、得られた前記焼結体に一対の外部電極を形成して積層セラミックコンデンサ(試料1)を作製した。   Finally, a pair of external electrodes was formed on the obtained sintered body to produce a multilayer ceramic capacitor (Sample 1).

さらに、前記試料1と同様の方法で作製した積層体を用いて、昇温速度を1000℃/h、3000℃/h、5000℃/hとした積層セラミックコンデンサ(試料2〜4)も作製した。   Furthermore, multilayer ceramic capacitors (samples 2 to 4) having a temperature rising rate of 1000 ° C./h, 3000 ° C./h, and 5000 ° C./h were also produced using the laminate produced by the same method as that of sample 1. .

また、比較のために、試料1と同様の方法によって作製した積層体を用いて、昇温速度を300℃/h、6000℃/hとした積層セラミックコンデンサ(比較品1、2)を作製した。   For comparison, a multilayer ceramic capacitor (Comparative Products 1 and 2) having a temperature rising rate of 300 ° C./h and 6000 ° C./h was manufactured using a multilayer body manufactured by the same method as Sample 1. .

上記の各サンプルについて、(1)内部電極層が誘電体層を被覆している面積比率、(2)静電容量、および、(3)熱衝撃印加後の構造欠陥発生率を測定した。(表1)はこれらの結果を示したものである。   For each of the above samples, (1) the area ratio of the internal electrode layer covering the dielectric layer, (2) the capacitance, and (3) the structural defect occurrence rate after applying the thermal shock were measured. (Table 1) shows these results.

比較品1は内部電極層が誘電体層を被覆している面積比率が低いため、静電容量が低下しており、また、熱衝撃による構造欠陥が発生している。一方、比較品2は内部電極層が誘電体層を被覆している面積比率が高くなっているが、昇温速度が高すぎることに起因して、焼成後、構造欠陥が発生する。これに対し、本発明の試料1〜4は、昇温速度を500℃/h〜5000℃/hとすることによって、内部電極層を被覆している面積比率が高められ、静電容量が比較的高く、熱衝撃による構造欠陥も抑制されている。   Since the comparative product 1 has a low area ratio in which the internal electrode layer covers the dielectric layer, the capacitance is reduced, and a structural defect is generated due to thermal shock. On the other hand, the comparative product 2 has a high area ratio in which the internal electrode layer covers the dielectric layer, but a structural defect occurs after firing due to the excessively high temperature rise rate. On the other hand, in the samples 1 to 4 of the present invention, the rate of temperature increase is set to 500 ° C./h to 5000 ° C./h, so that the area ratio covering the internal electrode layer is increased, and the capacitance is compared. Structural defects due to thermal shock are also suppressed.

以上のように、本発明の実施の形態によれば、内部電極途切れによる静電容量の低下を抑制しつつ、デラミネーションやクラックの発生を抑制した積層セラミックコンデンサが提供できる。   As described above, according to the embodiment of the present invention, it is possible to provide a multilayer ceramic capacitor that suppresses the occurrence of delamination and cracks while suppressing a decrease in capacitance due to interruption of internal electrodes.

(実施の形態2)
以下、本発明の積層セラミックコンデンサの製造方法における第2の実施の形態について説明する。
(Embodiment 2)
The second embodiment of the method for manufacturing a multilayer ceramic capacitor according to the present invention will be described below.

なお、実施の形態2における焼成前の積層体の作製方法については、実施の形態1と略同等なので省略する。   Note that the method for manufacturing the laminated body before firing in the second embodiment is substantially the same as that in the first embodiment, and thus the description thereof is omitted.

本発明の実施の形態2における積層セラミックコンデンサは、内部電極材料が焼結しない800℃の温度から、セラミックグリーンシートが焼結する1250℃までの昇温を、1200℃/hの昇温速度で加熱した後、保持時間なしで1220℃まで温度を下げ、30分間保持することにより焼成して作製した(試料5)。   In the multilayer ceramic capacitor according to Embodiment 2 of the present invention, the temperature increase from 800 ° C. at which the internal electrode material is not sintered to 1250 ° C. at which the ceramic green sheet is sintered is performed at a rate of 1200 ° C./h. After heating, the temperature was lowered to 1220 ° C. without a holding time, and was fired by holding for 30 minutes (Sample 5).

また、比較のために、試料5と同等の積層体を用いて、800℃から1250℃までの昇温を、1200℃/hの昇温速度で加熱した後、1250℃で30分間保持することにより作製したもの(試料6)、および800℃から1220℃までの昇温を、1200℃/hの昇温速度で加熱した後、1220℃で30分間保持することにより作製したもの(試料7)を用意した。   For comparison, using a laminate equivalent to Sample 5, heating from 800 ° C. to 1250 ° C. at a heating rate of 1200 ° C./h and holding at 1250 ° C. for 30 minutes. (Sample 6) prepared by the above, and heated by heating at a rate of temperature increase from 800 ° C. to 1220 ° C. at a rate of 1200 ° C./h and then held at 1220 ° C. for 30 minutes (sample 7) Prepared.

(表2)は上記の各サンプルを比較し、上記の各サンプルについて、(1)内部電極層が誘電体層を被覆している面積比率、(2)静電容量、および、(3)熱衝撃印加後の構造欠陥発生率を測定した結果である。   (Table 2) compares each of the above samples. For each of the above samples, (1) the area ratio of the internal electrode layer covering the dielectric layer, (2) capacitance, and (3) heat It is the result of having measured the structural defect incidence after impact application.

試料5〜7は、共に比較品1に比べ静電容量が高く、構造欠陥も抑制されているが、試料7は、焼成時における最高温度および保持温度が低いため、本発明の試料の中では、静電容量が比較的低くなっている。一方、試料5は、焼成時、加熱最高温度よりも低い温度で保持しているため、前記保持過程における電極途切れが抑制できるため、本発明の試料の中でも、静電容量が高くなっている。   Samples 5 to 7 both have higher capacitance and suppressed structural defects than Comparative Product 1, but Sample 7 has a lower maximum temperature and holding temperature during firing. The capacitance is relatively low. On the other hand, since the sample 5 is held at a temperature lower than the maximum heating temperature at the time of firing, electrode breakage in the holding process can be suppressed, and thus the capacitance of the sample of the present invention is high.

以上のように、本発明の実施の形態において、焼成時、加熱最高温度で保持することなく、より低い温度で保持する過程を設けることによって、より内部電極の途切れによる静電容量の低下を抑えることができる。   As described above, in the embodiment of the present invention, at the time of firing, a process of holding at a lower temperature without holding at the maximum heating temperature is provided, thereby suppressing a decrease in capacitance due to a break in the internal electrode. be able to.

(実施の形態3)
以下、本発明の積層セラミックコンデンサの製造方法における第3の実施の形態について説明する。
(Embodiment 3)
Hereinafter, a third embodiment of the method for manufacturing a multilayer ceramic capacitor of the present invention will be described.

なお、実施の形態3におけるセラミックグリーンシートの作製方法については、実施の形態1と略同等なので省略する。   Note that the method for producing the ceramic green sheet in the third embodiment is substantially the same as that in the first embodiment, and therefore will be omitted.

本発明の実施の形態3における積層セラミックコンデンサは、内部電極印刷時に用いる電極ペーストにおいて、添加しているチタン酸バリウム粒子を、Niを主成分とする金属粒子に対し、2重量%、5重量%、15重量%、30重量%、35重量%としたものであり、800℃の温度から、1250℃までの昇温を、1200℃/hの昇温速度で加熱した後、30分間保持することにより焼成して作製した(試料8〜12)。   In the multilayer ceramic capacitor according to Embodiment 3 of the present invention, the added barium titanate particles in the electrode paste used at the time of internal electrode printing are 2 wt% and 5 wt% with respect to the metal particles mainly composed of Ni. 15 wt%, 30 wt%, 35 wt%, heating from 800 ° C to 1250 ° C at a heating rate of 1200 ° C / h and holding for 30 minutes (Samples 8 to 12).

(表3)は上記の各サンプルを比較し、上記の各サンプルについて、(1)内部電極層が誘電体層を被覆している面積比率、(2)静電容量、および、(3)熱衝撃印加後の構造欠陥発生率を測定した結果である。   (Table 3) compares each of the above samples. For each of the above samples, (1) the area ratio of the internal electrode layer covering the dielectric layer, (2) capacitance, and (3) heat It is the result of having measured the structural defect incidence after impact application.

試料8〜12は共に、比較品1に比べ静電容量が高く、構造欠陥も抑制されているが、試料8は、添加するセラミック粒子が少ないため、電極途切れについては抑制できるものの、構造欠陥抑制効果は十分に得られていない。また、試料12では、添加するセラミック粒子が多すぎるために、電極層の連続性が阻害されること、および誘電体層へのセラミック粒子の拡散が顕著になることによる容量低下が発生している。   Samples 8 to 12 both have higher capacitance and suppress structural defects than Comparative Product 1, but sample 8 has fewer ceramic particles to be added, but can suppress electrode breakage, but suppress structural defects. The effect is not fully obtained. Further, in the sample 12, since too many ceramic particles are added, the continuity of the electrode layer is hindered, and the capacity is reduced due to significant diffusion of the ceramic particles into the dielectric layer. .

以上のように、本発明において、内部電極形成に用いる電極ペースト中のセラミック粒子の添加量を5〜30重量%とすることによって、内部電極の途切れによる静電容量低下の低減、および構造欠陥抑制の効果をより高めることができる。   As described above, in the present invention, by reducing the addition amount of ceramic particles in the electrode paste used for forming the internal electrode to 5 to 30% by weight, the reduction in the capacitance due to the disconnection of the internal electrode and the suppression of structural defects are performed. The effect of can be further increased.

なお、本実施の形態3における焼成は、実施の形態1に示した方法であるが、実施の形態2に示した、加熱最高温度よりも低い温度で保持する焼成方法によっても、内部電極形成に用いる電極ペースト中のセラミック粒子の添加量を5〜30重量%とすることによって、内部電極の途切れによる静電容量低下の低減、および構造欠陥抑制の効果をより高めることができる。   The firing in the present third embodiment is the method shown in the first embodiment, but the internal electrode can be formed also by the firing method shown in the second embodiment, which is held at a temperature lower than the maximum heating temperature. By making the addition amount of the ceramic particles in the electrode paste to be used 5 to 30% by weight, it is possible to further reduce the decrease in the capacitance due to the interruption of the internal electrode and the effect of suppressing the structural defect.

また、本実施の形態1〜3においては、内部電極形成に用いる電極ペースト中に添加するセラミック粒子として、チタン酸バリウム粒子を用いたが、本発明の効果を阻害しないものであれば特に限定されるものではない。但し、前記セラミック粒子は、焼成過程において誘電体層と一部反応するため、誘電体層と同一組成、もしくは誘電体層に用いられている添加物を選択することが好ましい。   In the first to third embodiments, barium titanate particles are used as the ceramic particles to be added to the electrode paste used for forming the internal electrodes. However, the ceramic particles are not particularly limited as long as the effects of the present invention are not impaired. It is not something. However, since the ceramic particles partially react with the dielectric layer in the firing process, it is preferable to select the same composition as the dielectric layer or an additive used for the dielectric layer.

なお、本発明における表1〜3中の値は以下のようにして測定した。
(1)内部電極層が誘電体層を被覆している面積比率
フッ酸と硝酸を1:5の割合で混合した溶液を100倍に希釈したエッチング液を用いて、積層セラミックコンデンサの最外の誘電体層を除去し、内部電極層を露出させ、露出した前記電極層中央部を、走査型電子顕微鏡で1000倍に拡大した画像を2値化処理し、視野面積に対する金属部の面積の割合を算出した。このようにして得られる数値の10サンプル分の平均値を、その試料の内部電極層が誘電体層を被覆している面積比率とした。
(2)静電容量
静電容量についてはLCRメーターを用い、サンプルを150℃で熱処理した後、24時間後に、1kHz、1Vrmsの条件で測定し、10サンプル分の平均値をその試料の静電容量とした。
(3)熱衝撃印加後の構造欠陥発生率
予熱なしの状態で300℃に設定した半田槽中にサンプルを5秒間浸漬し、取り出した後、外観を検査し、サンプル数5000個中の構造欠陥の発生率を算出した。
In addition, the value in Tables 1-3 in this invention was measured as follows.
(1) Area ratio in which internal electrode layer covers dielectric layer The outermost layer of the multilayer ceramic capacitor is etched using an etching solution obtained by diluting a solution obtained by mixing hydrofluoric acid and nitric acid at a ratio of 1: 5 100 times. The dielectric layer is removed, the internal electrode layer is exposed, and the exposed central portion of the electrode layer is binarized by 1000 times with a scanning electron microscope, and the ratio of the metal part area to the visual field area Was calculated. The average value of 10 samples of the numerical values thus obtained was defined as the area ratio of the internal electrode layer of the sample covering the dielectric layer.
(2) Capacitance For the capacitance, the sample was heat-treated at 150 ° C. using an LCR meter, and then measured 24 hours later under the conditions of 1 kHz and 1 Vrms. The capacity.
(3) Rate of occurrence of structural defects after application of thermal shock Samples were immersed for 5 seconds in a solder bath set at 300 ° C. without preheating, taken out, and examined for appearance, and structural defects in 5000 samples. The incidence of was calculated.

本発明にかかる積層セラミックコンデンサおよびその製造方法は、内部電極層内部、および内部電極層−誘電体層界面近傍にセラミック粒子を固着させる構成とすることによって、内部電極薄層化時においても、取得容量の低下を抑え、デラミネーションやクラックの発生を抑制することが可能となるものであり、各種電子機器において極めて有用なものである。   The multilayer ceramic capacitor and the manufacturing method thereof according to the present invention can be obtained even when the internal electrode is thinned by adopting a configuration in which ceramic particles are fixed inside the internal electrode layer and in the vicinity of the interface between the internal electrode layer and the dielectric layer. It is possible to suppress a decrease in capacity and suppress the occurrence of delamination and cracks, and is extremely useful in various electronic devices.

本発明の実施の形態による積層セラミックコンデンサの斜視図1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図1におけるA方向からみた本発明の実施の形態による積層セラミックコンデンサの断面模式図FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention viewed from the direction A in FIG. 図1におけるB方向からみた本発明の実施の形態による積層セラミックコンデンサの内部電極層の部分拡大写真FIG. 1 is a partially enlarged photograph of an internal electrode layer of a multilayer ceramic capacitor according to an embodiment of the present invention as seen from the B direction. 従来の積層セラミックコンデンサの斜視図Perspective view of a conventional multilayer ceramic capacitor 図4におけるA方向からみた従来の積層セラミックコンデンサの断面模式図4 is a schematic cross-sectional view of a conventional multilayer ceramic capacitor as viewed from the direction A in FIG. 図4におけるB方向からみた従来の積層セラミックコンデンサの内部電極層の部分拡大写真Partial enlarged photograph of the internal electrode layer of the conventional multilayer ceramic capacitor as seen from direction B in FIG.

符号の説明Explanation of symbols

21 外部電極
22 内部電極層
23 誘電体層
24 誘電体層(最外層)
41 金属部
42 開口部
43 内部電極層−誘電体層界面近傍に固着されたセラミック粒子
44 内部電極内部に固着されたセラミック粒子
21 External Electrode 22 Internal Electrode Layer 23 Dielectric Layer 24 Dielectric Layer (Outermost Layer)
41 Metal part 42 Opening 43 Ceramic particle fixed in the vicinity of the interface between the internal electrode layer and the dielectric layer 44 Ceramic particle fixed in the internal electrode

Claims (4)

内部電極層と誘電体層とが交互に積層された構造を有する積層セラミックコンデンサであって、前記内部電極層中にセラミック粒子が固着されていることを特徴とする積層セラミックコンデンサ。 A multilayer ceramic capacitor having a structure in which internal electrode layers and dielectric layers are alternately stacked, wherein ceramic particles are fixed in the internal electrode layer. 内部電極層が誘電体層と交互に積層された構造を有する積層セラミックコンデンサの製造方法であって、誘電体層に電極パターンを形成する電極形成工程と、前記電極パターンが形成された前記誘電体層を積層して積層体をつくる積層工程と、前記積層体を焼成する積層体焼成工程とを有し、前記積層体焼成工程は、前記内部電極パターンに用いられる金属材料が未焼結の温度から加熱最高温度までの昇温過程における昇温速度が500℃/h〜5000℃/hであることを特徴とする積層セラミックコンデンサの製造方法。 A method of manufacturing a multilayer ceramic capacitor having a structure in which internal electrode layers are alternately laminated with dielectric layers, the electrode forming step of forming an electrode pattern on the dielectric layer, and the dielectric on which the electrode pattern is formed A stacking step of stacking layers to form a stack, and a stack firing step of firing the stack, wherein the stack firing step is a temperature at which the metal material used for the internal electrode pattern is unsintered A method for producing a multilayer ceramic capacitor, wherein a temperature raising rate in a temperature raising process from 1 to a maximum heating temperature is 500 ° C./h to 5000 ° C./h. 前記積層体焼成工程において、加熱最高温度に達した後、前記加熱最高温度を保持せずに、前記加熱最高温度よりも低い温度で保持する温度保持工程を設けることを特徴とする請求項2記載の積層セラミックコンデンサの製造方法。 3. The temperature-holding step of holding at a temperature lower than the maximum heating temperature without holding the maximum heating temperature after the maximum heating temperature is reached in the laminated body firing step. Manufacturing method of multilayer ceramic capacitor. 前記電極パターンを形成する工程において、前記電極パターンに用いる金属材料に対し、セラミック粒子を5〜30重量%添加した電極ペーストを含んでいることを特徴とする請求項2または請求項3記載の積層セラミックコンデンサの製造方法。 4. The laminate according to claim 2, wherein in the step of forming the electrode pattern, an electrode paste in which 5 to 30 wt% of ceramic particles are added to the metal material used for the electrode pattern is included. Manufacturing method of ceramic capacitor.
JP2007295427A 2007-11-14 2007-11-14 Multilayer ceramic capacitor and manufacturing method thereof Active JP4998222B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007295427A JP4998222B2 (en) 2007-11-14 2007-11-14 Multilayer ceramic capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007295427A JP4998222B2 (en) 2007-11-14 2007-11-14 Multilayer ceramic capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009123868A true JP2009123868A (en) 2009-06-04
JP4998222B2 JP4998222B2 (en) 2012-08-15

Family

ID=40815717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007295427A Active JP4998222B2 (en) 2007-11-14 2007-11-14 Multilayer ceramic capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4998222B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023334A1 (en) * 2010-08-18 2012-02-23 太陽誘電株式会社 Laminated ceramic electronic component
JP5298255B1 (en) * 2012-06-19 2013-09-25 太陽誘電株式会社 Multilayer ceramic capacitor
JP2014067775A (en) * 2012-09-25 2014-04-17 Taiyo Yuden Co Ltd Laminated ceramic capacitor
JP2014082435A (en) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd Multi-layered ceramic electronic component and method of manufacturing the same
JP2014082462A (en) * 2012-09-27 2014-05-08 Taiyo Yuden Co Ltd Multilayer ceramic capacitor
JP2016033962A (en) * 2014-07-31 2016-03-10 住友金属鉱山株式会社 Conductive paste for multilayer ceramic electronic paste, manufacturing method of multilayer ceramic electronic paste by use thereof, and multilayer ceramic capacitor
WO2016088675A1 (en) * 2014-12-02 2016-06-09 株式会社村田製作所 Varistor-function-equipped laminated semiconductor ceramic capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002293618A (en) * 2001-03-28 2002-10-09 Nippon Chemicon Corp Dielectric ceramic composition, multilayer ceramic capacitor and production method therefor
JP2003017364A (en) * 2001-07-02 2003-01-17 Tdk Corp Method of manufacturing laminated electronic component and green sheet
JP2004311985A (en) * 2003-03-27 2004-11-04 Tdk Corp Laminated chip capacitor and method of manufacturing the same
JP2007227103A (en) * 2006-02-22 2007-09-06 Tdk Corp Conductive paste and ceramic electronic component
JP2007223863A (en) * 2006-02-24 2007-09-06 Tdk Corp Dielectric porcelain composition and method of manufacturing the same
JP2009081033A (en) * 2007-09-26 2009-04-16 Noritake Co Ltd Conductive paste for high-speed calcination

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002293618A (en) * 2001-03-28 2002-10-09 Nippon Chemicon Corp Dielectric ceramic composition, multilayer ceramic capacitor and production method therefor
JP2003017364A (en) * 2001-07-02 2003-01-17 Tdk Corp Method of manufacturing laminated electronic component and green sheet
JP2004311985A (en) * 2003-03-27 2004-11-04 Tdk Corp Laminated chip capacitor and method of manufacturing the same
JP2007227103A (en) * 2006-02-22 2007-09-06 Tdk Corp Conductive paste and ceramic electronic component
JP2007223863A (en) * 2006-02-24 2007-09-06 Tdk Corp Dielectric porcelain composition and method of manufacturing the same
JP2009081033A (en) * 2007-09-26 2009-04-16 Noritake Co Ltd Conductive paste for high-speed calcination

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023334A1 (en) * 2010-08-18 2012-02-23 太陽誘電株式会社 Laminated ceramic electronic component
JPWO2012023334A1 (en) * 2010-08-18 2013-10-28 太陽誘電株式会社 Multilayer ceramic electronic components
CN106384667A (en) * 2010-08-18 2017-02-08 太阳诱电株式会社 Laminated ceramic electronic component
JP5298255B1 (en) * 2012-06-19 2013-09-25 太陽誘電株式会社 Multilayer ceramic capacitor
JP2014067775A (en) * 2012-09-25 2014-04-17 Taiyo Yuden Co Ltd Laminated ceramic capacitor
JP2014082462A (en) * 2012-09-27 2014-05-08 Taiyo Yuden Co Ltd Multilayer ceramic capacitor
KR101590826B1 (en) 2012-09-27 2016-02-02 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor
JP2014082435A (en) * 2012-10-12 2014-05-08 Samsung Electro-Mechanics Co Ltd Multi-layered ceramic electronic component and method of manufacturing the same
JP2016033962A (en) * 2014-07-31 2016-03-10 住友金属鉱山株式会社 Conductive paste for multilayer ceramic electronic paste, manufacturing method of multilayer ceramic electronic paste by use thereof, and multilayer ceramic capacitor
WO2016088675A1 (en) * 2014-12-02 2016-06-09 株式会社村田製作所 Varistor-function-equipped laminated semiconductor ceramic capacitor

Also Published As

Publication number Publication date
JP4998222B2 (en) 2012-08-15

Similar Documents

Publication Publication Date Title
JP7227690B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP5271377B2 (en) Multilayer ceramic capacitor
KR101843190B1 (en) Ceramic electronic component and method for manufacturing the same
JP5397553B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP4998222B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2013021285A (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
JP5804064B2 (en) Manufacturing method of multilayer ceramic capacitor
JP2014082435A (en) Multi-layered ceramic electronic component and method of manufacturing the same
KR20140147371A (en) Multilayer ceramic electronic component
JP5091082B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2005174974A (en) Manufacturing method for laminated piezoelectric body
JP4276642B2 (en) Multilayer ceramic electronic components
JP5527404B2 (en) Multilayer ceramic electronic components
JPWO2008072448A1 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP6940398B2 (en) Capacitor
JP4858233B2 (en) Green sheet lamination unit, method for manufacturing electronic component, and electronic component
JP2004179349A (en) Laminated electronic component and its manufacturing method
JP2003133164A (en) Laminated ceramic capacitor and its manufacturing method
KR102078010B1 (en) Method for fabricating multilayer ceramic capacitor
JP2005286014A (en) Conductive paste
JP5527401B2 (en) Multilayer ceramic electronic components
JP4882779B2 (en) Manufacturing method of multilayer ceramic electronic component
JP3744427B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2007088182A (en) Ceramic electronic component and its manufacturing method
KR101973450B1 (en) Ceramic electronic component and method for manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Ref document number: 4998222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3