JP2009123724A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2009123724A JP2009123724A JP2007292722A JP2007292722A JP2009123724A JP 2009123724 A JP2009123724 A JP 2009123724A JP 2007292722 A JP2007292722 A JP 2007292722A JP 2007292722 A JP2007292722 A JP 2007292722A JP 2009123724 A JP2009123724 A JP 2009123724A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor wafer
- rubbing
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】半導体チップの厚さを薄くした場合でも、信頼性の高い半導体装置を製造するために、薄厚化した半導体ウェーハ研削面へ微粒子を擦り込むことにより、金属ゲッタリング層を形成する。
【解決手段】[1] サンド粒子中の銅濃度が1014 atoms・cm-3以下の微粒子を、薄厚化した半導体ウェーハ研削面に擦り込むことで研削面に金属ゲッタリング層を形成する方法。[2] 上記[1]に記載の研削面へ微粒子を擦り込んだ半導体ウェーハと、前記微粒子擦り込み後の半導体ウェーハをダイシングする工程を含むことを特徴とする半導体チップの製造方法。
【選択図】図8In order to manufacture a highly reliable semiconductor device even when the thickness of a semiconductor chip is reduced, a metal gettering layer is formed by rubbing fine particles into a thinned semiconductor wafer grinding surface.
[1] A method of forming a metal gettering layer on a ground surface by rubbing fine particles having a copper concentration of 10 14 atoms · cm −3 or less into a thinned semiconductor wafer ground surface. [2] A method for producing a semiconductor chip, comprising: a step of dicing a semiconductor wafer having fine particles rubbed into the ground surface according to [1] above; and a step of dicing the semiconductor wafer after the fine particles have been rubbed.
[Selection] Figure 8
Description
本発明は信頼性の高い薄型半導体ウェーハ又は信頼性の高い薄型半導体チップの製造方法に関するものである。 The present invention relates to a method for manufacturing a highly reliable thin semiconductor wafer or a highly reliable thin semiconductor chip.
近年の電子機器の小型化、軽量化に伴い、半導体装置の形状はより小さく薄いものが求められている。この様な半導体装置の形状変化に伴い、半導体装置に搭載される半導体チップは、従来のチップの厚さよりもさらに薄いものが要求されてきている。 With recent downsizing and weight reduction of electronic devices, semiconductor devices are required to be smaller and thinner. With such a change in the shape of the semiconductor device, a semiconductor chip mounted on the semiconductor device is required to be thinner than a conventional chip.
通常、半導体チップは半導体ウェーハより得られるため、半導体チップを薄くするには半導体ウェーハ自体を薄くする必要がある。しかし、最初から薄い半導体ウェーハを用いて半導体チップを製造した場合、半導体ウェーハ自体が破損する恐れが非常に高くなる。この様な半導体チップ製造中のウェーハ破損を低減するため、半導体ウェーハ表面に半導体チップの基本構造を形成した後に、半導体ウェーハを薄厚化することが一般的である。 Usually, since a semiconductor chip is obtained from a semiconductor wafer, it is necessary to make the semiconductor wafer itself thinner in order to make the semiconductor chip thinner. However, when a semiconductor chip is manufactured using a thin semiconductor wafer from the beginning, there is a very high risk that the semiconductor wafer itself will be damaged. In order to reduce wafer breakage during the manufacture of such semiconductor chips, it is common to thin the semiconductor wafer after forming the basic structure of the semiconductor chip on the surface of the semiconductor wafer.
実際には、半導体ウェーハの表面部には半導体チップの基本構造が多数形成されているため、半導体チップの基本構造が形成されていないウェーハ裏面部を均一に研削し薄厚化することがなされている。 Actually, since many basic structures of semiconductor chips are formed on the surface portion of the semiconductor wafer, the wafer back surface portion where the basic structure of the semiconductor chips is not formed is uniformly ground and thinned. .
一般的な半導体ウェーハの研削工程は、荒削り工程と仕上げ削り工程に分けて行われる。荒削りで工程は、粒度が#300〜500の範囲の砥石を使用して目標削り厚さに20〜40μm足した厚さまで削られる。仕上げ削り工程では、粒度が#2000〜8000の範囲の砥石を使用して目標削り厚さまで削られる。しかし、この方法で半導体ウェーハの厚さを100μm以下に研削すると、研削面に導入されたダメージ層(結晶歪層)によりウェーハの抗折強度が大きく低下する。 A general semiconductor wafer grinding process is divided into a roughing process and a finishing process. In the roughing process, the grinding is performed to a thickness obtained by adding 20 to 40 μm to the target cutting thickness using a grindstone having a particle size in the range of # 300 to 500. In the finish cutting process, a target grinding thickness is cut using a grindstone having a grain size in the range of # 2000 to 8000. However, when the thickness of the semiconductor wafer is ground to 100 μm or less by this method, the bending strength of the wafer is greatly reduced by the damaged layer (crystal strain layer) introduced into the ground surface.
研削により抗折強度が低下した状態で、薄厚化した半導体チップを半導体装置に組込む場合、組込み工程中に半導体チップの破損が発生する。このため、半導体ウェーハの厚さを100μmよりも薄くする場合は、一般的に前記研削により導入された研削面のダメージ層をドライポリッシュ、CMG(Chemical Mechanical Grinding)、ドライエッチング、ウェットエッチング等により除去し、半導体ウェーハの抗折強度の低下を抑制している。 When a thin semiconductor chip is incorporated into a semiconductor device in a state where the bending strength is reduced by grinding, the semiconductor chip is damaged during the assembling process. For this reason, when the thickness of the semiconductor wafer is made thinner than 100 μm, the damaged layer of the grinding surface introduced by the grinding is generally removed by dry polishing, CMG (Chemical Mechanical Grinding), dry etching, wet etching, etc. In addition, the reduction in the bending strength of the semiconductor wafer is suppressed.
しかしながら、前期記載のダメージ層を除去した半導体チップを搭載した薄型半導体装置は動作不良が生じやすいという課題がある。動作不良の主な原因は、研削面に付着している、或いは、研削層内部に存在する特定の不純物が、半導体チップを半導体装置に組み込む過程で半導体チップの動作領域に拡散し、動作不良を引き起こすためである。 一般的に、半導体ウェーハに金属のゲッタリング能力を付加する方法として、研削面にダメージ層、歪層、結晶欠陥層等を作り込む方法、研削面にポリシリコン等のゲッタリング膜を成膜する方法、または、イオン打ち込み等によりウェーハ内部に高濃度イオンを打ち込む方法等が用いられている。 However, the thin semiconductor device on which the semiconductor chip from which the damage layer has been removed described above is mounted has a problem that it is likely to malfunction. The main cause of the malfunction is that specific impurities attached to the grinding surface or existing inside the grinding layer diffuse into the semiconductor chip operation area in the process of incorporating the semiconductor chip into the semiconductor device. To cause. Generally, as a method of adding a metal gettering ability to a semiconductor wafer, a method of forming a damaged layer, a strained layer, a crystal defect layer or the like on a ground surface, and a gettering film such as polysilicon is formed on the ground surface. A method or a method of implanting high concentration ions into the wafer by ion implantation or the like is used.
しかしながら、薄い半導体ウェーハの研削面にダメージ層、歪層、結晶欠陥層等が形成された場合、ウェーハ厚さが薄くなるに従い、ウェーハが反ったり割れ易くなる。また、たとえウェーハ状態で壊れなかったとしても、チップに加工する際のダイシング時、または、チップに配線を設ける際のボンディング時、あるいは、チップをレジン等で封止する際にチップが破損するという課題があった。 However, when a damage layer, a strain layer, a crystal defect layer, or the like is formed on the ground surface of a thin semiconductor wafer, the wafer is likely to warp or crack as the wafer thickness decreases. Also, even if it is not broken in the wafer state, the chip breaks when dicing when processing into a chip, bonding when providing wiring on the chip, or sealing the chip with a resin or the like There was a problem.
一方、研削面にポリシリコン等のゲッタリング膜を成膜する方法、または、イオン打ち込み等により高濃度のイオンを打ち込む方法では、特別に専用の装置が必要となり、装置購入コストやその維持費が別に必要になるだけでなく、その装置を置くスペースを確保する必要も出てくる。 On the other hand, in the method of forming a gettering film such as polysilicon on the grinding surface or the method of implanting high concentration ions by ion implantation or the like, a special device is required, and the device purchase cost and its maintenance cost are reduced. Not only will it be necessary separately, but it will also be necessary to secure space for the device.
さらに、100μm以下に薄厚化された半導体ウェーハを別の装置に移動させる場合、ウェーハ自身が自重を支えることができないため、ハンドリングや移載が非常に困難であり、専用のハンドリング装置や移載装置が必要とされるだけでなく、ハンドリングや移載中にウェーハが破損する恐れが高くなるという課題があった。このような傾向は半導体ウェーハが、薄厚化するほど、大口径化するほど顕著になる。 Furthermore, when moving a semiconductor wafer thinned to 100 μm or less to another device, handling and transfer are very difficult because the wafer itself cannot support its own weight, and a dedicated handling device and transfer device. However, there is a problem that the risk of damage to the wafer during handling and transfer increases. Such a tendency becomes more prominent as the semiconductor wafer becomes thinner and larger in diameter.
本発明の目的は、半導体ウェーハの厚さを100μm以下に薄くした場合でも、信頼性の高い半導体装置を与える、金属ゲッタリング層の形成方法およびそれを用いた半導体チップの製造方法を提供することにある。 An object of the present invention is to provide a method of forming a metal gettering layer and a method of manufacturing a semiconductor chip using the same, which can provide a highly reliable semiconductor device even when the thickness of the semiconductor wafer is reduced to 100 μm or less. It is in.
上記課題を解決するために鋭意検討した結果、半導体ウェーハの研削面に微粒子を擦り込むことで金属のゲッタリング層を形成すれば、半導体チップの動作不良が生じにくいことを見出し、本発明を完成するに至った。 As a result of diligent studies to solve the above problems, it was found that if a metal gettering layer is formed by rubbing fine particles into the ground surface of a semiconductor wafer, it is difficult for semiconductor chips to malfunction and the present invention is completed. It came to do.
従来、薄厚化された半導体ウェーハに金属のゲッタリング層を形成する方法として、研削面に機械的研磨や研削器具等を使ってダメージ層を形成する方法(特許文献1)、砥粒が混入された液体に超音波を付与することで研削面に歪層を形成する方法(特許文献2)等が知られていた。これらは、半導体ウェーハの研削面に故意にダメージを与えるもので、通常、ダメージレベルとゲッタリング能力はトレードオフの関係にある。このため、自重保持できない非常に薄いウェーハに上記方法を適用する場合は、ウェーハ抗折強度低下によるウェーハやチップの破損等を考慮する必要があり、ダメージレベルが制限されてしまう。このため、ウェーハ厚が薄くなればなるほどゲッタリング能力を高めることができず、半導体チップの動作不良が生じやすいという課題があった。 Conventionally, as a method of forming a metal gettering layer on a thinned semiconductor wafer, a method of forming a damaged layer on a ground surface using mechanical polishing or a grinding tool (Patent Document 1), abrasive grains are mixed. A method of forming a strained layer on a ground surface by applying ultrasonic waves to a liquid (Patent Document 2) has been known. These intentionally damage the ground surface of the semiconductor wafer, and usually there is a trade-off between the damage level and the gettering ability. For this reason, when the above method is applied to a very thin wafer that cannot hold its own weight, it is necessary to consider the damage of the wafer and the chip due to the reduction in the wafer bending strength, and the damage level is limited. For this reason, there is a problem that the gettering ability cannot be increased as the wafer thickness becomes thinner, and the malfunction of the semiconductor chip tends to occur.
また、上記方法でダメージ層を形成する場合は、半導体ウェーハの研削装置以外に、別の装置が必要になるので、その装置の購入コストや維持費、余分な設置面積等が必要となる。さらに、自重保持できないほど薄厚化された半導体ウェーハの場合は、ハンドリングや移載が非常に困難であり、ハンドリングや移載中にウェーハが破損する可能性も高かった。 In addition, when the damaged layer is formed by the above method, a separate device is required in addition to the semiconductor wafer grinding device, so that purchase cost and maintenance cost of the device, an extra installation area, and the like are required. Furthermore, in the case of a semiconductor wafer that has been thinned so that it cannot hold its own weight, handling and transfer are very difficult, and the possibility of damage to the wafer during handling and transfer is high.
本発明はこのような課題点を鑑みてなされたもので、半導体ウェーハの研削装置以外に別の装置を必要とせず、自重保持できないほど薄厚化した半導体ウェーハの研削面であっても、研削面にダメージを与えることなく、数nm〜数100 nmレベルの金属のゲッタリング層を形成可能な微粒子擦り込み方法を提供することを目的とする。 The present invention has been made in view of such problems, and does not require a separate device other than the semiconductor wafer grinding device, and even if the grinding surface of the semiconductor wafer is so thin that it cannot hold its own weight, the grinding surface An object of the present invention is to provide a fine particle rubbing method capable of forming a metal gettering layer having a level of several nanometers to several hundred nanometers without damaging the metal.
すなわち、本発明の代表的なものを挙げると、第1粒度の第1研磨パッドと第1の粒度よりも大きい第2粒度の第2研磨パッドを用いて、半導体ウェーハの膜厚が100μm以下となるように半導体ウェーハ裏面を研磨する第1工程と、第1工程後に、半導体ウェーハ裏面に微粒子を擦り込む第2工程と、を有する半導体装置の製造方法である。 That is, as a representative example of the present invention, the thickness of the semiconductor wafer is 100 μm or less using the first polishing pad having the first particle size and the second polishing pad having the second particle size larger than the first particle size. A semiconductor device manufacturing method comprising: a first step of polishing the back surface of the semiconductor wafer, and a second step of rubbing fine particles on the back surface of the semiconductor wafer after the first step.
本発明によれば、半導体チップを薄厚化した場合であっても信頼性の高い半導体装置を提供することができる。 According to the present invention, a highly reliable semiconductor device can be provided even when the semiconductor chip is thinned.
本発明は、半導体ウェーハの表面に所望の半導体素子を形成さた後に、裏面に対し、荒削り工程と仕上げ削り工程とを行い、半導体ウェーハの厚さを100μmまで削った後に、半導体ウェーハの裏面に微粒子を擦り込むものである。 In the present invention, after a desired semiconductor element is formed on the surface of a semiconductor wafer, a roughing process and a finishing process are performed on the back surface, and after the thickness of the semiconductor wafer is cut to 100 μm, the back surface of the semiconductor wafer is formed. Fine particles are rubbed in.
初めに本発明の半導体チップの動作不良を生じさせない微粒子について説明する。本発明で使用する微粒子は、銅またはニッケルを含まない微粒子である。但し、完全に除去したものの他、完全に除去することができない場合には、それらの濃度が1014 atoms・cm-3以下であれば本発明で使用可能な微粒子である。粒子としては、例えば、アルミナ、酸化珪素、窒化珪素、酸化硼素、酸化燐、珪素、炭化珪素、W、Moの微粒子などが挙げられる。前記微粒子は一種もしくは二種以上であっても良く、少なくともいずれかの材料が含まれていれば良い。 First, fine particles that do not cause malfunction of the semiconductor chip of the present invention will be described. The fine particles used in the present invention are fine particles containing no copper or nickel. However, in addition to those that have been completely removed, if they cannot be completely removed, they can be used in the present invention if their concentration is 10 14 atoms · cm −3 or less. Examples of the particles include alumina, silicon oxide, silicon nitride, boron oxide, phosphorus oxide, silicon, silicon carbide, W, and Mo fine particles. The fine particles may be one kind or two or more kinds as long as at least one of the materials is included.
前記アルミナ、酸化珪素、または、窒化珪素は、天然品であっても合成品であっても良く、好ましくは1014 atoms・cm-3以上のBおよびPが含まれているのが良い。BおよびPには金属のゲッタリング作用があるためである。合成品を得る方法として特に限定はなく、合成品は高温高圧により得られるものやCVD法等の公知の方法により得られたものを使用することができる。 The alumina, silicon oxide, or silicon nitride may be a natural product or a synthetic product, and preferably contains B and P of 10 14 atoms · cm −3 or more. This is because B and P have a metal gettering action. The method for obtaining the synthetic product is not particularly limited, and the synthetic product obtained by a high temperature and high pressure or a method obtained by a known method such as a CVD method can be used.
また、酸化硼素、酸化燐、珪素、炭化珪素、W、Moの粒子についてもいかなる方法により得られたものであっても使用することができるが、これらのものは市販品として入手可能である。 In addition, boron oxide, phosphorus oxide, silicon, silicon carbide, W, and Mo particles can be used by any method, but these can be obtained as commercial products.
図1に、本発明に係る装置を用いた時の、微粒子擦り込み無しに対する相対抗折強度と微粒子粒径の関係を示す。図1は、微粒子粒径が大きくなるにつれ、相対抗折強度が低下することを示す。相対抗折強度と微粒子粒径の関係から、本発明に使用する粒子径は小さい方が良いことが判る。しかし粒子径が0.01μmよりも小さい場合は、微粒子の入手が困難であるだけでなく高価な場合が多い。また、微粒子擦り込み無しに対する相対抗折強度が70%よりも低い場合は、半導体チップが破損する恐れが高くなるので、実用的な観点から、微粒子の粒径は0.01以上50μm以下の範囲が望ましい。 FIG. 1 shows the relationship between the relative bending strength and the particle size of the particles when no apparatus is rubbed when the apparatus according to the present invention is used. FIG. 1 shows that the relative bending strength decreases as the particle size increases. From the relationship between the relative bending strength and the particle size, it can be seen that the smaller the particle size used in the present invention is, the better. However, when the particle diameter is smaller than 0.01 μm, it is not only difficult to obtain fine particles but also often expensive. Further, when the relative bending strength against the absence of fine particle rubbing is lower than 70%, there is a high possibility that the semiconductor chip is damaged. Therefore, the particle diameter of the fine particles is preferably in the range of 0.01 to 50 μm from a practical viewpoint.
また、前記微粒子の形状に特に制限はない。たとえば、球状等の規則性のある形状であっても良いし、不規則な形状であっても良い。また、前記粒子径が全て一次粒子である必要はなく、二次粒子、即ち凝集体であっても良い。 The shape of the fine particles is not particularly limited. For example, it may have a regular shape such as a spherical shape or an irregular shape. Further, all the particle diameters are not necessarily primary particles, and may be secondary particles, that is, aggregates.
これらの微粒子を半導体ウェーハの研削面に擦り込むことで、研削面にゲッタリング層を形成することが可能で、この半導体ウェーハにより得られた薄型半導体チップを搭載した半導体装置は高い信頼性を示す。 By rubbing these fine particles into the grinding surface of the semiconductor wafer, it is possible to form a gettering layer on the grinding surface, and a semiconductor device equipped with a thin semiconductor chip obtained from this semiconductor wafer exhibits high reliability. .
次に本発明に係る半導体ウェーハ研削面への微粒子擦り込み装置について説明する。 Next, the fine particle rubbing apparatus for grinding a semiconductor wafer according to the present invention will be described.
本発明に係る半導体ウェーハ研削面への微粒子擦り込み装置について、図2を用いて詳細に説明する。なお、図2は研削により100μm以下まで薄厚化した半導体ウェーハ1、それを固定する台座2、および、薄厚化した半導体ウェーハ1とそれを固定する台座2を回転させることができる回転盤3を備え、微粒子および圧縮空気をそれぞれ単独に又は同時に噴射することができる噴射ノズル4、噴射ノズル4を回転盤3上で移動させることができるスイングアーム5、および、微粒子を研削面に擦り込ませるための擦り込みパッド6と、擦り込みパッド6を固定しかつ回転させることができる回転盤7を備えた半導体ウェーハ研削面への微粒子擦り込み装置の主要断面図を例示したものである。尚、回転盤7は自転可能であり、自転しながら研削ウェーハ上を水平方向と上下方向に移動可能である。
A fine particle rubbing apparatus for grinding a semiconductor wafer according to the present invention will be described in detail with reference to FIG. 2 includes a
まず、本発明の半導体ウェーハ研削面への微粒子擦り込み装置は、本発明の微粒子を研削面上に均一に散布(噴射)できることが必要である。 First, the apparatus for rubbing fine particles onto the ground surface of the semiconductor wafer of the present invention needs to be able to uniformly disperse (inject) the fine particles of the present invention onto the ground surface.
ここで、微粒子の具体例としては、例えば、アルミナ、酸化珪素、酸化硼素、酸化燐、珪素、炭化珪素、W、Moが挙げられる。 Here, specific examples of the fine particles include alumina, silicon oxide, boron oxide, phosphorus oxide, silicon, silicon carbide, W, and Mo.
微粒子材料に含まれる、銅またはニッケル濃度が1014 atoms・cm-3以下であることが必要であるが、その粒子形状は特に限定はなく、球状等の規則性のある形状であっても良いし、不規則な形状であっても良い。さらに、前記微粒子を複数種類同時に混ぜて擦り込む、あるいは、別々に複数回に分けて擦り込むことも可能である。この際、金属の捕獲能力のあるキレート剤(金属除去剤)を混ぜるとさらに効果的である。 The copper or nickel concentration contained in the fine particle material needs to be 10 14 atoms · cm −3 or less, but the particle shape is not particularly limited and may be a regular shape such as a sphere. However, it may have an irregular shape. Furthermore, it is possible to mix and rub a plurality of kinds of the fine particles at the same time, or to rub them separately into a plurality of times. At this time, it is more effective to mix a chelating agent (metal removing agent) capable of capturing metal.
また、本発明に係る半導体ウェーハ研削面への微粒子擦り込み装置は、前記回転盤3と前期スイングアーム5の少なくとも一方を回転または移動させる手段を備えている。なお、回転盤3が回転しつつ、スイングアーム5が同時に移動する場合は、回転盤3の回転方向およびスイングアーム5の移動方向に制限はない。
In addition, the fine particle rubbing device for grinding a semiconductor wafer according to the present invention includes means for rotating or moving at least one of the
図3は、本発明のサンド粒子を噴射可能な半導体ウェーハ研削面への微粒子擦り込み装置を用いて、半導体ウェーハ研削面への微粒子擦り込み工程を例示した模式図である。 FIG. 3 is a schematic view exemplifying a fine particle rubbing process to a semiconductor wafer grinding surface using the fine particle rubbing device to the semiconductor wafer grinding surface capable of injecting sand particles of the present invention.
前記半導体ウェーハ研削面への微粒子擦り込み装置により、前記薄厚化した半導体ウェーハ1の研削面の微粒子擦り込み層8を形成する工程を含む半導体製造方法について説明する。
A semiconductor manufacturing method including a step of forming the fine
図3に例示する不純物除去装置の回転盤3の直径は通常100mm以上500mm以下の範囲であり、 好ましくは200mm以上450mm以下の範囲である。
The diameter of the
微粒子擦り込み装置を用いて、薄厚化した半導体ウェーハ1の研削面へ均一に微粒子を散布するためのスイングアーム5の移動速度は通常10mm/min以上5000 mm/min以下の範囲で、好ましくは100mm/min以上1000 mm/min以下の範囲であり、回転盤3の円周から中心に向かって、あるいは、回転盤3の中心から円周に向かって移動速度を任意の時間で変化させることができる。この時同時に回転盤3を回転しており、この時の回転速度は通常0.5rpm以上200rpm以下(回転数/分)の範囲であり、好ましくは1rpm以上20rpm以下の範囲である。
The moving speed of the
回転盤3の回転数が一定の場合、スイングアーム5が回転盤3の円周から中心に向かって進む際はスイングアーム5の移動速度を徐々に速め、逆に回転盤3の中心から円周に向かって進む際はスイングアーム5の移動速度を徐々に遅くする。
When the rotational speed of the
一方、スイングアームの移動速度が一定の場合、スイングアーム5が回転盤3の円周から中心に向かって進む際は回転盤3の回転数を徐々に下げ、逆に回転盤3の中心から円周に向かって進む際は回転盤3の回転数を徐々に上げる。また、回転盤3の回転数とスイングアーム5の移動速度を同時に変化させることも可能である。
On the other hand, when the moving speed of the swing arm is constant, when the
このように回転盤3の回転数とスイングアーム5の移動速度を適切に変化させることで、回転盤3上のどの面においても、単位面積当りに散布(噴射)される微粒子の量を一定にすることができる。
As described above, by appropriately changing the rotation speed of the
図4に、微粒子擦り込み無しに対する相対抗折強度と微粒子噴射圧力の関係を示す。図4は、微粒子噴射圧力が高くなるにつれ相対抗折強度が低下することを示している。噴射圧力が高いと、研削面に微粒子が衝突することで研削面にダメージが生じるため相対抗折強度が低下する。上記、相対抗折強度と微粒子噴射圧力の関係から、使用する微粒子噴射圧力は0.001MPa以上0.25MPa以下の範囲であることが判り、実用的な観点から0.005MPa以上0.20MPa以下の範囲が望ましい。 FIG. 4 shows the relationship between the relative bending strength and the fine particle injection pressure with respect to the absence of fine particle rubbing. FIG. 4 shows that the relative bending strength decreases as the fine particle injection pressure increases. When the injection pressure is high, the ground surface collides with the ground surface and damage is caused on the ground surface, so that the relative bending strength is lowered. From the above relationship between the relative bending strength and the fine particle jet pressure, it can be seen that the fine particle jet pressure to be used is in the range of 0.001 MPa to 0.25 MPa, and from the practical viewpoint, the range of 0.005 MPa to 0.20 MPa is desirable.
尚、一旦、微粒子噴射により研削面に生じたダメージは、微粒子擦り込み時に使用するパッド材料又は擦り込み方法を工夫することで低減することが可能である。例えば、ドライポリッシュ用の研磨パッドで微粒子を擦り込めば、擦り込みと同時にダメージ層が除去されるだけでなく、研削面の平坦化も可能である。この際、擦り込み層を全て除去しないように注意が必要である。 Incidentally, the damage once caused on the ground surface by the fine particle injection can be reduced by devising the pad material or the rubbing method used when rubbing the fine particles. For example, if fine particles are rubbed with a polishing pad for dry polishing, not only the damaged layer is removed at the same time as the rubbed, but also the ground surface can be flattened. At this time, care must be taken not to remove the entire rubbing layer.
薄厚化した半導体ウェーハ1の研削面へ均一に微粒子を散布した後、擦り込みパッド6を半導体ウェーハ1の研削面に徐々に近づける。この際、半導体ウェーハの厚さが薄ければ薄いほど、ゆっくり近づけるようにする。この時使用される擦り込みパッドは、一般的に使用されるドライポリッシュ用の研磨パッド、またはSiよりも硬度の高い材料で構成された平坦度が高くCuやNiを含まないパッド等を使用する。
After the fine particles are uniformly dispersed on the ground surface of the thinned
微粒子の擦り込みは、半導体ウェーハ1を回転させる回転盤3と擦り込みパッド6を回転させる回転盤7を、それぞれ単独に回転させても、同時に回転させても良い。同時に回転させる場合は、回転盤3と回転盤7は互いに逆方向に回転させるのが望ましい。
The fine particle rubbing may be performed by rotating the
擦り込み初期段階では、研削面に微粒子を馴染ませるために、回転盤の回転速度を下げなければならない(0.1rpm以上2rpm以下)。微粒子が研削面に馴染んだ後、徐々に回転数を上げていく。この時の回転盤の回転速度は通常10rpm以上8000rpm以下(回転数/分)の範囲であり、好ましくは20rpm以上3000rpm以下の範囲である。また、回転盤3の回転方向、加減速度、および、回転速度は任意の時間で変化させることができる。
In the initial stage of rubbing, the rotating speed of the rotating disk must be reduced (0.1 rpm or more and 2 rpm or less) in order to adjust the fine particles to the ground surface. After the fine particles have adjusted to the grinding surface, the rotational speed is gradually increased. The rotation speed of the rotating disk at this time is usually in the range of 10 rpm to 8000 rpm (number of revolutions / min), preferably in the range of 20 rpm to 3000 rpm. Moreover, the rotation direction, acceleration / deceleration, and rotation speed of the
微粒子を馴染ませる際、半導体ウェーハ1の厚さが非常に薄い、或いは、微粒子の粒径が大きく研削面にダメージが入りやすい場合は、予め別の厚いウェーハ等を使って馴染ませた微粒子を使用することで、非常に薄い半導体ウェーハ研削面に与えるダメージを低減することが可能である。
When acclimating fine particles, if the thickness of the
図5に、微粒子擦り込み深さと微粒子擦り込み無しに対する相対抗折強度の擦り込み圧力の関係を示す。図5は、擦り込み圧力が増加するにつれ擦り込み深さを深くすることができるが、逆に相対抗折強度が低下することを示している。このように、微粒子の擦り込み深さと相対抗折強度はトレードオフの関係にあることが判る。このため、薄厚ウェーハになればなるほど、微粒子擦り込み圧力を高くすることはできない。なお、ここで擦り込み深さとは、ウェーハ裏面に埋め込まれた微粒子の濃度が0.01%まで減少する深さのことを言う。 図6に、Cuゲッタリング効率および微粒子擦り込み無しに対する相対抗折強度の微粒子擦り込み深さとの関係を示す。Cuゲッタリング効率が高いほど、Cuゲッタリング能力が高いことを意味する。図6は、微粒子擦り込み深さが5nmでCuゲッタリング効率が70%、 50nmで95%、200nm以上でほぼ100%になることを示している。この結果から、微粒子深さは1nm以上1000 nm以下の範囲であり、Cuゲッタリング効率が95%以上、相対抗折強度が70%以上となるような理想的な微粒子深さは50nm以上500nm以下である。 FIG. 5 shows the relationship between the rubbing pressure of the relative bending strength with respect to the fine particle rubbing depth and the absence of fine particle rubbing. FIG. 5 shows that the rubbing depth can be increased as the rubbing pressure increases, but the relative bending strength is decreased. Thus, it can be seen that the rubbing depth of the fine particles and the relative bending strength are in a trade-off relationship. For this reason, the fine particle rubbing pressure cannot be increased as the wafer becomes thinner. Here, the rubbing depth refers to a depth at which the concentration of fine particles embedded on the back surface of the wafer is reduced to 0.01%. FIG. 6 shows the relationship between the Cu gettering efficiency and the relative bending strength with respect to the absence of fine particle rubbing and the fine particle rubbing depth. Higher Cu gettering efficiency means higher Cu gettering ability. FIG. 6 shows that the Cu gettering efficiency is 70% at a fine particle rubbing depth of 5 nm, 95% at 50 nm, and almost 100% at 200 nm or more. From this result, the particle depth is in the range of 1 nm to 1000 nm, the ideal particle depth is 50 nm to 500 nm, with Cu gettering efficiency of 95% or more and relative bending strength of 70% or more. It is.
上記、図1、図4、図5、図6の結果から判るように、微粒子の擦り込み深さは、微粒子の粒径、微粒子の噴射圧力、および、微粒子擦り込み圧力を変えることで任意に変化させることが可能である。 As can be seen from the results of FIGS. 1, 4, 5, and 6, the fine particle rubbing depth is arbitrarily changed by changing the fine particle size, fine particle jetting pressure, and fine particle rubbing pressure. It is possible.
図7に、粒子の粒径とCuゲッタリング効率と擦り込み深さの関係を示す。この結果から判るように、Cuゲッタリング効率が微粒子擦り込み深さに大きく依存するのに比べ、粒径に対する依存は少ない。 FIG. 7 shows the relationship among the particle size, Cu gettering efficiency, and rubbing depth. As can be seen from this result, the Cu gettering efficiency is less dependent on the particle size than the Cu gettering efficiency largely depends on the fine particle rubbing depth.
しかし、図7の微粒子の粒径を変えた場合のCuゲッタリング能力に示されるように、擦り込み深さが同じであれば、Cuゲッタリング効率は、微粒子の粒径にほとんど依存しない。 However, as shown in the Cu gettering ability when the particle size of the fine particles in FIG. 7 is changed, if the rubbing depth is the same, the Cu gettering efficiency hardly depends on the particle size of the fine particles.
前記微粒子擦り込み後は、薄厚化した半導体ウェーハ1の研削面に残留している異物や余分な微粒子等を取り除くため、圧縮空気ノズル4により、清浄な乾燥空気あるいは窒素などが噴出される。この乾燥空気または窒素等の流量は通常、10l/min以上1000 l/min以下の範囲であり、好ましくは50l/min以上500 l/min以下の範囲である。この時、圧縮空気ノズル4から噴射される乾燥空気または窒素を、薄厚化した半導体ウェーハに対して斜めに入射させることで、効果的に研削面に残留している異物や余分な微粒子等取り除くことができる。
After the fine particle rubbing, clean dry air or nitrogen is blown out by the compressed air nozzle 4 in order to remove foreign matters and excess fine particles remaining on the ground surface of the thinned
また、微粒子擦り込みと、圧縮空気ノズル4による異物や余分な微粒子除去を複数回繰り返すことで、研削面へのダメージを低減しつつ研削面の金属ゲッタリング能力を高めることができる。 Further, by repeating the rubbing of the fine particles and the removal of foreign matters and excess fine particles by the compressed air nozzle 4 a plurality of times, the metal gettering ability of the ground surface can be enhanced while reducing the damage to the ground surface.
このようにして得られた半導体ウェーハの厚みは、5μm以上100μm以下の範囲であり、好ましくは30μm以上100μm以下の範囲である。さらに理想的には50μm以上70μm以下の範囲である。半導体ウェーハの厚みが5μm以上100μm以下の範囲であれば、抗折強度を保ちつつ信頼性の高い半導体装置が得られる。 The thickness of the semiconductor wafer thus obtained is in the range of 5 μm to 100 μm, preferably in the range of 30 μm to 100 μm. More ideally, it is in the range of 50 μm to 70 μm. When the thickness of the semiconductor wafer is in the range of 5 μm or more and 100 μm or less, a highly reliable semiconductor device can be obtained while maintaining the bending strength.
尚、研削面上に散布した微粒子を擦り込むだけでなく、擦り込みパッド内に微粒子を擦り込ませたもので研削面に微粒子を擦り込んだり、あるいは、微粒子と同じ材料で構成されたパッドを使用して研削面を擦っても微粒子を擦り込むことができ、本発明と同様な効果が得られる。 In addition to rubbing fine particles spread on the grinding surface, fine particles are rubbed into the rubbing pad, or fine particles are rubbed into the grinding surface, or a pad made of the same material as the fine particles is used. Even if the grinding surface is rubbed, fine particles can be rubbed, and the same effect as in the present invention can be obtained.
次に半導体チップの製造方法および半導体チップを供えた半導体装置について、一つの実施態様としてSiPパッケージの場合を例に採り、図8に例示したフローチャートに従って説明する。 Next, a method for manufacturing a semiconductor chip and a semiconductor device provided with the semiconductor chip will be described according to a flowchart illustrated in FIG. 8 by taking the case of an SiP package as an embodiment.
まず半導体ウェーハを薄厚化するため、ウェーハ裏面の荒削り工程と仕上げ削り工程を行い、ウェーハの厚さが100μm以下となるようにする。ここで、荒削り工程では、粒度の小さい粗い目の砥石(研磨パッド)を使用し、仕上げ工程では荒削り工程で使用した砥石よりも相対的に粒度の大きい、目の細かい砥石(研磨パッド)を使用する。そして、研削面のダメージ層を除去するためにドライポリッシュ処理を行う。半導体ウェーハのドライポリッシュ処理後、研削面に金属のゲッタリング層を付加するため、本発明に係る微粒子擦り込みにより金属ゲッタリング層を形成する。 First, in order to reduce the thickness of the semiconductor wafer, a roughing process and a finishing process are performed on the back surface of the wafer so that the thickness of the wafer becomes 100 μm or less. Here, a rough grinding wheel (polishing pad) with a small grain size is used in the roughing process, and a fine grinding stone (polishing pad) having a relatively larger grain size than the grinding stone used in the roughing process is used in the finishing process. To do. Then, a dry polishing process is performed to remove the damaged layer on the ground surface. After the semiconductor wafer is dry-polished, a metal gettering layer is formed by rubbing fine particles according to the present invention in order to add a metal gettering layer to the ground surface.
続いて、半導体ウェーハをダイシング工程により切断し、半導体チップを得る。 Subsequently, the semiconductor wafer is cut by a dicing process to obtain a semiconductor chip.
この半導体チップをSiPの基板に貼り付け、ワイヤーボンディングにより半導体チップと前記基板との間に金線等により配線し、SiP基板上に実装された半導体チップを半導体封止用樹脂(レジン)により封止し、次いで175℃で5時間アフターキュアーを行うことにより封止工程を実施する。 This semiconductor chip is affixed to a SiP substrate, wired between the semiconductor chip and the substrate by wire bonding with a gold wire or the like, and the semiconductor chip mounted on the SiP substrate is sealed with a semiconductor sealing resin (resin). Then, the sealing process is performed by performing after-curing at 175 ° C. for 5 hours.
次に、SiPパッケージに半田ボールをリフロー工程により取り付けることで、SiPパッケージを得ることができる。 Next, the SiP package can be obtained by attaching solder balls to the SiP package by a reflow process.
ここで、装置について説明すると、半導体ウェーハの荒削り工程から研削面への微粒子擦り込み工程までは、図2および図3の装置を用いて行うことができる。すなわち、図2における擦り込みパッド6を研磨用のパッドに置き換えることで、荒削り工程、仕上げ工程、ドライポリッシング工程を行うことができる。つまり、本発明に係る方法においては、従来から用いられている装置に噴射ノズル4および擦り込みパッド6を新たに設けることで、薄厚化されたウェーハを別の装置に移動させることなく、同一装置で金属ゲッタリング層をウェーハに形成することができる。このため、ウェーハ移載中にウェーハが破損するリスクを低減することができる。
Here, the apparatus will be described. From the roughing process of the semiconductor wafer to the fine particle rubbing process to the grinding surface can be performed using the apparatus of FIGS. That is, by replacing the rubbing
以上のように、半導体ウェーハ研削面に本発明の微粒子を擦り込むことで金属のゲッタリング層を形成し、半導体チップの動作不良を引き起こす金属汚染の影響を抑制できる半導体ウェーハを得ることができる。 As described above, a metal gettering layer can be formed by rubbing the fine particles of the present invention into the ground surface of a semiconductor wafer to obtain a semiconductor wafer capable of suppressing the influence of metal contamination that causes malfunction of the semiconductor chip.
この半導体ウェーハから得られた半導体チップを用いて半導体装置を製造する条件のもとでは、半導体チップの動作不良を引き起こす金属汚染をゲッタリング層にてゲッタリングできるので、半導体ウェーハの表面に形成された半導体チップの基本構造部分に不純物は到達しない。 Under the conditions for manufacturing a semiconductor device using a semiconductor chip obtained from this semiconductor wafer, metal contamination that causes malfunction of the semiconductor chip can be gettered by the gettering layer, so that it is formed on the surface of the semiconductor wafer. Impurities do not reach the basic structure of the semiconductor chip.
このことから、前記半導体チップを使用して得られた半導体装置は高い信頼性を示す。以下に本発明の実施態様をさらに詳細に説明する。 From this, the semiconductor device obtained using the said semiconductor chip shows high reliability. In the following, embodiments of the present invention will be described in more detail.
はじめに微粒子について説明する。銅濃度が1014 atoms・cm-3以下、平均粒径1μmのアルミナ粒子を微粒子擦り込み粒子に使用した。 First, the fine particles will be described. Alumina particles having a copper concentration of 10 14 atoms · cm −3 or less and an average particle size of 1 μm were used as finely rubbed particles.
次に微粒子を備えた半導体ウェーハ研削面への微粒子擦り込み装置を使用した半導体ウェーハおよび半導体装置チップ製造方法について説明する。 Next, a semiconductor wafer and semiconductor device chip manufacturing method using a fine particle rubbing apparatus for grinding a semiconductor wafer provided with fine particles will be described.
表面にFLASHメモリ用の半導体素子を作製した半導体ウェーハを、粒度#300のダイヤモンド砥石を使用して100μmまで荒削り工程を行い、続いて粒度#2000のダイヤモンド砥石を使用して70μmまで仕上げ削り工程を行った。その後、研削面のダメージ層をドライポリッシュにて2μm削ることで完全に除去した。得られた半導体ウェーハの厚みは約70μmであった。 A semiconductor wafer with a semiconductor device for FLASH memory on the surface is roughened to 100μm using a diamond grindstone with a grain size of # 300, followed by a final grinding process to 70μm using a diamond grindstone with a grain size of # 2000 went. Thereafter, the damaged layer on the ground surface was completely removed by cutting 2 μm with dry polishing. The thickness of the obtained semiconductor wafer was about 70 μm.
次に薄厚化した半導体ウェーハの研削面に、微粒子を擦り込んだ。この時、微粒子の平均擦り込み深さは約300nm、最表面のAl濃度は約1022 atoms・cm-3であった。ここで言う微粒子の平均擦り込み深さとは、Al濃度が最表面の0.01%まで低下したときの平均の深さを言う。 Next, fine particles were rubbed into the ground surface of the thinned semiconductor wafer. At this time, the average rubbing depth of the fine particles was about 300 nm, and the Al concentration on the outermost surface was about 10 22 atoms · cm −3 . Here, the average rubbing depth of the fine particles means an average depth when the Al concentration is lowered to 0.01% of the outermost surface.
上記半導体ウェーハをダイシングすることにより、半導体チップを得た。 A semiconductor chip was obtained by dicing the semiconductor wafer.
次に、得られた半導体チップを備えた半導体装置について説明する。SiP基板に、実施例2により得られた半導体チップを貼り付けた後、半導体チップと前記基板との間を金線にて、ワイヤーボンディングにより接続した。続いてこれら半導体封止用樹脂によりトランスファーモールド成形し、175℃、5時間の条件にてアフターキュアーを行った。 Next, a semiconductor device including the obtained semiconductor chip will be described. After the semiconductor chip obtained in Example 2 was attached to the SiP substrate, the semiconductor chip and the substrate were connected with a gold wire by wire bonding. Subsequently, transfer molding was performed with these semiconductor sealing resins, and after-curing was performed at 175 ° C. for 5 hours.
前記アフターキュアー後、220℃の条件でリフローを行い、半田ボール付け工程を実施し、SiPパッケージ形態を有するFLASHメモリの半導体装置を得た。 After the after-curing, reflow was performed under the condition of 220 ° C., and a solder ball attaching process was carried out to obtain a FLASH memory semiconductor device having a SiP package form.
これにより得られた半導体装置を半導体装置Aと表現する。 The semiconductor device thus obtained is expressed as a semiconductor device A.
得られた前記半導体装置Aを一定数使用して常温下で消去と書き換えを繰り返し、消去と書き換え前後のFLASHメモリのしきい電圧変動量を測定した。しきい電圧変動量が製品で許容される値以上に変動した場合を不良品とし、その時の歩留りを調べる試験を実施した。この時の歩留りを100%とした場合の、下記比較例1および2に対する相対結果を表1に示す。 Erasing and rewriting were repeated at room temperature using a certain number of the obtained semiconductor devices A, and the threshold voltage fluctuation amount of the FLASH memory before and after erasing and rewriting was measured. When the threshold voltage fluctuation amount fluctuated more than the value allowed by the product, it was judged as a defective product, and a test was conducted to check the yield at that time. Table 1 shows the relative results with respect to Comparative Examples 1 and 2 below when the yield at this time is 100%.
一方、薄厚化した半導体ウェーハ研削面への平均擦り込み深さを約50nmとした以外は、全て同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Bと表現する。 On the other hand, a semiconductor device was obtained by performing the same operation except that the average rubbing depth on the thinned semiconductor wafer grinding surface was about 50 nm. The semiconductor device thus obtained is expressed as a semiconductor device B.
さらに、薄厚化した半導体ウェーハの研削面への微粒子擦り込みを行わない以外は、同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Cと表現する。 Furthermore, a semiconductor device was obtained by performing the same operation except that fine particles were not rubbed into the ground surface of the thinned semiconductor wafer. The semiconductor device thus obtained is expressed as a semiconductor device C.
表1から明らかなように、平均擦り込み深さを50nm又は300nmとすることで、微粒子擦り込みを行わない場合よりも飛躍的に歩留りが向上していることが判る。 As can be seen from Table 1, it can be seen that by setting the average rubbing depth to 50 nm or 300 nm, the yield is dramatically improved as compared with the case where fine particle rubbing is not performed.
以上、Alについて説明したが、その他の酸化珪素、酸化硼素、酸化燐、珪素、炭化珪素、W、Moの微粒子を用いても同様の効果が得られる。 Although Al has been described above, the same effect can be obtained by using other silicon oxide, boron oxide, phosphorus oxide, silicon, silicon carbide, W, and Mo fine particles.
1 薄厚化した半導体ウェーハ
2 台座
3 回転盤(半導体ウェーハ)
4 微粒子および圧縮空気噴射ノズル
5 スイングアーム
6 擦り込みパッド
7 回転盤(擦り込みパッド)
8 微粒子擦り込み層。
1 Thinned
4 Fine particle and compressed
8 Fine particle rubbing layer.
Claims (10)
前記第1工程後に、前記半導体ウェーハ裏面に粒子を擦り込む第2工程と、
を有することを特徴とする半導体装置の製造方法。 A first step of polishing the back surface of a semiconductor wafer using a first polishing pad having a first particle size and a second polishing pad having a second particle size larger than the first particle size so that the film thickness of the semiconductor wafer is 100 μm or less. When,
A second step of rubbing particles on the back surface of the semiconductor wafer after the first step;
A method for manufacturing a semiconductor device, comprising:
前記粒子の構成材料には、銅又はニッケルを含まないことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, wherein the constituent material of the particles does not contain copper or nickel.
さらに前記第1工程と前記第2工程との間に、前記粒子を散布する第3工程とを有することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
Furthermore, it has the 3rd process which disperse | distributes the said particle | grain between the said 1st process and the said 2nd process, The manufacturing method of the semiconductor device characterized by the above-mentioned.
さらに、前記第1工程と前記第2工程との間に、ドライポリッシング工程を有することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
Furthermore, the manufacturing method of the semiconductor device characterized by having a dry polishing process between the said 1st process and the said 2nd process.
前記第1工程と前記第2工程とは、同一の装置で行なわれることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the first step and the second step are performed in the same apparatus.
前記粒子は、0.01μm以上50μm以下の粒径を有することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the particles have a particle size of 0.01 μm or more and 50 μm or less.
前記第2工程では、前記粒子の擦り込み深さが1nm以上1000nm以下の範囲となることを特徴とする半導体層装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the second step, the rubbing depth of the particles is in the range of 1 nm to 1000 nm.
さらに、前記第2工程により前記半導体ウェーハ裏面に残留した粒子を除去する第4工程とを有し、前記第2工程と前記第4工程とを繰り返すことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
And a fourth step of removing particles remaining on the back surface of the semiconductor wafer in the second step, wherein the second step and the fourth step are repeated.
さらに、前記第2工程後に、前記半導体ウェーハをダイシングする第5工程とを有することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
And a fifth step of dicing the semiconductor wafer after the second step.
前記粒子は、少なくともアルミナ、酸化珪素、酸化硼素、酸化燐、珪素、炭化珪素、W、Moを含むことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the particles include at least alumina, silicon oxide, boron oxide, phosphorus oxide, silicon, silicon carbide, W, and Mo.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007292722A JP2009123724A (en) | 2007-11-12 | 2007-11-12 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007292722A JP2009123724A (en) | 2007-11-12 | 2007-11-12 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009123724A true JP2009123724A (en) | 2009-06-04 |
Family
ID=40815604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007292722A Pending JP2009123724A (en) | 2007-11-12 | 2007-11-12 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009123724A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130017671A1 (en) * | 2011-07-15 | 2013-01-17 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor device |
| JP2018190812A (en) * | 2017-05-01 | 2018-11-29 | 株式会社ディスコ | Wafer processing method |
-
2007
- 2007-11-12 JP JP2007292722A patent/JP2009123724A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130017671A1 (en) * | 2011-07-15 | 2013-01-17 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor device |
| WO2013011759A1 (en) * | 2011-07-15 | 2013-01-24 | 住友電気工業株式会社 | Semiconductor device manufacturing method |
| JP2013026247A (en) * | 2011-07-15 | 2013-02-04 | Sumitomo Electric Ind Ltd | Manufacturing method of semiconductor device |
| JP2018190812A (en) * | 2017-05-01 | 2018-11-29 | 株式会社ディスコ | Wafer processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7731567B2 (en) | Semiconductor wafer processing method | |
| CN101407035A (en) | Grinding method for wafer | |
| CN111347304B (en) | Grinding method and grinding device for composite substrate containing resin | |
| US11590630B2 (en) | Workpiece grinding method | |
| JP2016046490A (en) | Wafer processing method | |
| JP2011009736A (en) | Method of polishing edge of semiconductor wafer | |
| JP2010225987A (en) | Wafer polishing method and polishing pad | |
| US20190152020A1 (en) | Apparatus of chemical mechanical polishing and operating method thereof | |
| JP2017501899A (en) | Wafer grinding equipment | |
| JP4878738B2 (en) | Semiconductor device processing method | |
| JP2008277602A (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2009123724A (en) | Manufacturing method of semiconductor device | |
| JP2007208060A (en) | Silicon wafer manufacturing method, silicon wafer and silicon block | |
| CN102814725B (en) | A kind of chemical and mechanical grinding method | |
| JP6858763B2 (en) | How to process semiconductor wafers with polycrystalline finish | |
| US20080076232A1 (en) | Method of removing impurities on a grinding surface of a semiconductor wafer, equipment of removing impurities on a grinding surface of a semiconductor wafer, process of manufacture of semiconductor wafer, process of manufacture of semiconductor chip and semiconductor device | |
| KR102735292B1 (en) | Wafer processing method | |
| JP7191467B2 (en) | Workpiece grinding method | |
| CN108284383A (en) | A kind of chemical mechanical polishing device and chemical and mechanical grinding method | |
| JP6165020B2 (en) | Processing method | |
| US7909678B2 (en) | Method for manufacturing silicone wafers | |
| JP2009117653A (en) | Semiconductor device and manufacturing method thereof | |
| CN103128649B (en) | The cmp method of leftover slurry can be reduced | |
| TW202348351A (en) | Grinding method of workpiece | |
| JPS58143948A (en) | wafer grinding equipment |
