JP2009118692A - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
JP2009118692A
JP2009118692A JP2007291335A JP2007291335A JP2009118692A JP 2009118692 A JP2009118692 A JP 2009118692A JP 2007291335 A JP2007291335 A JP 2007291335A JP 2007291335 A JP2007291335 A JP 2007291335A JP 2009118692 A JP2009118692 A JP 2009118692A
Authority
JP
Japan
Prior art keywords
voltage
current
output
converter
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007291335A
Other languages
Japanese (ja)
Inventor
Susumu Suzuki
将 鈴木
Toshiya Nakabayashi
俊也 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007291335A priority Critical patent/JP2009118692A/en
Publication of JP2009118692A publication Critical patent/JP2009118692A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC-DC converter inexpensively coping with changes in an output current, and having an excellent current control method. <P>SOLUTION: In the DC-DC converter of the current control method, a resistance element, as an output voltage setting means in which an output voltage is divided and fed back to an IN terminal of a control circuit IC, is externally attached to the control circuit IC to set a desired output voltage. When a voltage required by an IC as a load is changed, it is only required to replace the resistance element externally attached to the control circuit IC without redesigning, thus reducing development cost and man hours. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、直流電圧の電圧値を変換する直流−直流変換装置に係り、特に、半導体回路などで構成される電子機器内部で使用する電圧を一定に保つための直流−直流変換装置に関する。   The present invention relates to a DC-DC converter that converts a voltage value of a DC voltage, and more particularly, to a DC-DC converter for keeping a voltage used inside an electronic device composed of a semiconductor circuit or the like constant.

さらに詳しくは、本発明は、電流制御方式により直流電圧の電圧値を変換する直流−直流変換装置に係り、特に、出力電流の変更に対し安価に対応する直流−直流変換装置に関する。   More particularly, the present invention relates to a DC-DC converter that converts a voltage value of a DC voltage by a current control method, and more particularly to a DC-DC converter that can be inexpensively adapted to a change in output current.

半導体回路などで構成された電子機器では、内部で使用する電圧を一定に保つために直流−直流変換装置(以下では、「DC/DCコンバータ」とも呼ぶ)によって電池出力の定電圧化を行なうのが一般的である。例えば、ノートブックPCのようなバッテリ駆動の電子機器の場合、オペレーション時間と友のバッテリの出力端子電圧は低下していくので、DC/DCコンバータにより内部回路の駆動に適した一定電圧に保つ必要がある。   In an electronic device composed of a semiconductor circuit or the like, the battery output is made constant by a DC-DC converter (hereinafter also referred to as “DC / DC converter”) in order to keep the voltage used internally constant. Is common. For example, in the case of a battery-powered electronic device such as a notebook PC, the operation time and the output terminal voltage of the friend's battery decrease. There is.

電子機器を起動した際、DC/DCコンバータで突入電流や出力電圧の発振が生ずるおそれがある。これに対し、電圧制御方式を採用して起動時に基準電圧をコンデンサにより徐々に上昇させるソフトスタートを行なうことで、突入電流や出力電圧の発振を抑制することができる(例えば、特許文献1を参照のこと)。   When the electronic device is activated, there is a possibility that inrush current or output voltage oscillation may occur in the DC / DC converter. On the other hand, by adopting a voltage control method and performing a soft start in which the reference voltage is gradually increased by a capacitor at start-up, inrush current and output voltage oscillation can be suppressed (see, for example, Patent Document 1). )

図3には、電圧制御方式DC/DCコンバータの構成例を示している。図示のDC/DCコンバータ1は、制御回路11と、チョーク・コイルL1と、コンデンサC1で構成される。チョーク・コイルL1の一端は、制御回路11のLX端子に接続され、他端はコンデンサC1を介して接地される。チョーク・コイルL1とコンデンサC1の間の電圧がDC/DCコンバータの出力電圧Voである。また、この出力電圧Voは、制御回路11のIN端子にフィードバックされる。 FIG. 3 shows a configuration example of a voltage control type DC / DC converter. The illustrated DC / DC converter 1 includes a control circuit 11, a choke coil L1, and a capacitor C1. One end of the choke coil L1 is connected to the LX terminal of the control circuit 11, and the other end is grounded via the capacitor C1. Voltage between the choke coil L1 and the capacitor C1 is DC / DC converter output voltage V o. The output voltage V o is fed back to the IN terminal of the control circuit 11.

制御回路11内部では、IN端子にフィードバックされた出力電圧Voが抵抗R1及び抵抗R2により抵抗分割された電圧と、可変の基準電圧源により生じる基準電圧VREFが比較器21により比較される。その比較結果、すなわち2入力の差を増幅した電圧VFBは、さらに後段の比較器23において、三角波発振器24より供給される三角波VCTと比較される。その比較結果、すなわちVFBとVCTの差を増幅した電圧信号は、制御信号としてPWM(Pulse Wide Modulation)制御FET( Field Effect Transistor)ドライブ回路25に供給される。PWM制御FETドライブ回路25は、この制御信号に基づくパルス幅のパルス波を出力する。この出力パルス波は、チョーク・コイルL1並びにコンデンサC1へ印加する電圧を制御する各スイッチングFET(スイッチN1及びスイッチN2)それぞれのゲートに供給される。すなわち、PWM制御FETドライブ回路25の出力パルスにより、スイッチN1及びスイッチN2のスイッチング動作が制御され、この結果、チョーク・コイルL1並びにコンデンサC1への電圧印加のデューティ値、すなわち出力電圧Voが制御される。 In the control circuit 11, the comparator 21 compares the voltage obtained by dividing the output voltage V o fed back to the IN terminal by the resistors R 1 and R 2 with the reference voltage V REF generated by the variable reference voltage source. The comparison result, that is, the voltage V FB obtained by amplifying the difference between the two inputs is further compared with the triangular wave V CT supplied from the triangular wave oscillator 24 in the comparator 23 in the subsequent stage. The comparison result, that is, a voltage signal obtained by amplifying the difference between V FB and V CT is supplied to a PWM (Pulse Wide Modulation) control FET (Field Effect Transistor) drive circuit 25 as a control signal. The PWM control FET drive circuit 25 outputs a pulse wave having a pulse width based on this control signal. This output pulse wave is supplied to the gate of each switching FET (switch N1 and switch N2) that controls the voltage applied to the choke coil L1 and the capacitor C1. That is, the output pulse of the PWM control FET drive circuit 25, the switching operation of the switches N1 and the switch N2 is controlled, as a result, the duty value of the voltage applied to the choke coil L1 and the capacitor C1, that is, the output voltage V o is controlled Is done.

つまり、図示の電圧制御方式DC/DCコンバータ1では、起動時に基準電圧VREFを下げておくことにより、VFBの値が低レベルに抑えられ、PWM制御FETドライブ回路25の出力パルス幅も狭くなり、電圧印加のデューティ値、すなわち、出力電圧Voも低くなる。したがって、起動時に、基準電圧源が基準電圧VREFを徐々に上昇させるようにソフトスタートを行なうことによって、出力電圧Voも徐々に上昇するように制御され、起動時の突入電流や出力電圧の発振を抑制することができる。 That is, in the illustrated voltage control type DC / DC converter 1, the value of V FB is suppressed to a low level by lowering the reference voltage V REF at the time of startup, and the output pulse width of the PWM control FET drive circuit 25 is also narrow. Thus, the duty value of voltage application, that is, the output voltage V o is also lowered. Therefore, the soft start is performed so that the reference voltage source gradually increases the reference voltage V REF at the start-up, so that the output voltage V o is also controlled to increase gradually. Oscillation can be suppressed.

また、近年の半導体回路の製造プロセスの微細化に伴う動作周波数の向上により、DC/DCコンバータもより高速な応答特性が求められている。上述した電圧制御方式のDC/DCコンバータでは、周波数特性が狭く、フィードバック制御における位相補償の制御が困難であることから、応答特性を向上させることが困難である。そこで、電圧制御方式DC/DCコンバータの代わりに、電流制御方式DC/DCコンバータを用いる方法がある。電流制御方式DC/DCコンバータは、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作するDC/DCコンバータを実現することができる。   In addition, due to the improvement in operating frequency associated with the recent miniaturization of semiconductor circuit manufacturing processes, DC / DC converters are also required to have faster response characteristics. In the above-described voltage control type DC / DC converter, the frequency characteristics are narrow and it is difficult to control the phase compensation in the feedback control, so it is difficult to improve the response characteristics. Therefore, there is a method using a current control type DC / DC converter instead of the voltage control type DC / DC converter. Since the current control type DC / DC converter has a good response characteristic and a wide frequency characteristic, it is possible to realize a DC / DC converter that operates at high speed easily and inexpensively.

図4には、電流制御方式DC/DCコンバータの構成例を示している。図示のDC/DCコンバータ101は、制御回路111と、チョーク・コイルL1と、コンデンサC1で構成される。チョーク・コイルL1の一端は、制御回路111のLX端子に接続され、他端はコンデンサC1を介して接地される。チョーク・コイルL1とコンデンサC1の間の電圧がDC/DCコンバータの出力電圧Voである。また、この出力電圧Voは、制御回路111のIN端子にフィードバックされる。 FIG. 4 shows a configuration example of a current control type DC / DC converter. The illustrated DC / DC converter 101 includes a control circuit 111, a choke coil L1, and a capacitor C1. One end of the choke coil L1 is connected to the LX terminal of the control circuit 111, and the other end is grounded via the capacitor C1. Voltage between the choke coil L1 and the capacitor C1 is DC / DC converter output voltage V o. The output voltage V o is fed back to the IN terminal of the control circuit 111.

この制御回路111内部では、IN端子にフィードバックされた出力電圧Voが抵抗R1及び抵抗R2により抵抗分割された電圧と、可変の基準電圧源により生じる基準電圧VREFが比較器121により比較される。一方、スイッチN1のドレインに接続された抵抗R5を流れる電流が電流検出アンプ124によって検出され、その電流検出アンプ124の出力電流が抵抗RSを流れて、電圧VRSが発生する。比較器123は、この電圧VRSを前段の比較器121による比較結果VFBと比較し、その比較結果をRSフリップフロップ127のリセット端子に供給する。RSフリップフロップ127のセット端子にはクロック信号発生器128から所定のクロック信号CLKが供給される。RSフリップフロップ127は、これらの信号に基づいて、制御信号をPWM制御FETドライブ回路129に供給する。 In the control circuit 111, the comparator 121 compares the voltage obtained by dividing the output voltage V o fed back to the IN terminal by the resistors R1 and R2 with the reference voltage V REF generated by the variable reference voltage source. . On the other hand, the current flowing through the resistor R5 connected to the drain of the switch N1 is detected by the current detection amplifier 124, and the output current of the current detection amplifier 124 flows through the resistor R S to generate the voltage V RS . The comparator 123 compares this voltage V RS with the comparison result V FB from the previous stage comparator 121 and supplies the comparison result to the reset terminal of the RS flip-flop 127. A predetermined clock signal CLK is supplied from the clock signal generator 128 to the set terminal of the RS flip-flop 127. The RS flip-flop 127 supplies a control signal to the PWM control FET drive circuit 129 based on these signals.

つまり、出力電圧Voが低くなるとき、抵抗R5を流れる電流の量が減り、電圧VRSが下がり、比較器123の出力はロー・レベルとなるので、PWM制御FETドライブ回路129の出力パルス幅が広くなり、チョーク・コイルL1及びコンデンサC1への電圧印加のデューティ値が上昇する(すなわち、出力電圧Voが上昇する)。逆に、出力電圧Voの電位が高くなると、基準電圧VREFとの差が小さくなり、比較器121の出力VFBの値が低くなり、後段の比較器123の出力がハイ・レベルとなるので、PWM制御FETドライブ回路129の出力パルス幅が狭くなり、チョーク・コイルL1及びコンデンサC1への電圧印加のデューティ値が低下する(すなわち、出力電圧oが低下する)。 That is, when the output voltage V o decreases, the amount of current flowing through the resistor R5 decreases, the voltage V RS decreases, and the output of the comparator 123 goes low, so the output pulse width of the PWM control FET drive circuit 129 Increases, and the duty value of voltage application to the choke coil L1 and the capacitor C1 increases (that is, the output voltage V o increases). On the contrary, when the potential of the output voltage V o increases, the difference from the reference voltage V REF decreases, the value of the output V FB of the comparator 121 decreases, and the output of the comparator 123 at the subsequent stage becomes high level. Therefore, the output pulse width of the PWM control FET drive circuit 129 is narrowed, and the duty value of voltage application to the choke coil L1 and the capacitor C1 is reduced (that is, the output voltage o is reduced).

ここで、スロープ補償回路125は、電流検出アンプ124によって検出される、スイッチN1のドレインに接続された抵抗R5を流れる電流の波形に対して、傾斜を補償するためのスロープ電流Islopeを生成する。スロープ補償回路125が、起動直後には最大となり、基準電圧VREFの昇圧に応じて降下し、基準電圧VREFが所定の電圧に達したときに最小となるようにスロープ電流Islopeを変化させることによって、起動時の突入電流や過大電圧の発生、出力電圧の発振を抑制することができる(例えば、特許文献2を参照のこと)。 Here, the slope compensation circuit 125 generates a slope current I slope for compensating the slope of the waveform of the current flowing through the resistor R5 connected to the drain of the switch N1 detected by the current detection amplifier 124. . Slope compensation circuit 125, becomes maximum immediately after startup, drops in accordance with the boosting of the reference voltage V REF, to vary the slope current I slope so as to minimize the time the reference voltage V REF reaches a predetermined voltage Thus, it is possible to suppress the occurrence of an inrush current and an excessive voltage at the time of start-up, and oscillation of the output voltage (see, for example, Patent Document 2).

電子機器内で使用する電圧は通常1種類ではなく複数の電圧が必要とされており、装置が必要とする電圧の種類と同数のDC/DCコンバータが用意される。また、半導体集積回路の低電圧化が急速に進んでおり、各回路が必要とする電圧が頻繁に変更する。このような場合、DC/DCコンバータを新規に設計しなければならなくなるという問題がある。   The voltage used in the electronic device is not normally one type but a plurality of voltages are required, and the same number of DC / DC converters as the type of voltage required by the apparatus are prepared. In addition, the voltage of semiconductor integrated circuits is rapidly decreasing, and the voltage required for each circuit changes frequently. In such a case, there is a problem that a DC / DC converter must be newly designed.

例えば、図3に示した電圧制御方式のDC/DCコンバータや、図4に示した電流制御方式のDC/DCコンバータにおいて、出力電圧VoをIN端子にフィードバックするライン上に、制御回路11(若しくは111)の外付けとなる電圧変換バッファを配設し、規定出力電圧と同じ電圧値を返すことで出力電圧Voを変更することができる。 For example, DC / DC converter or the voltage control system shown in FIG. 3, the DC / DC converter of the current control system shown in FIG. 4, on the line for feeding back the output voltage V o to the IN terminal, the control circuit 11 ( or disposed external to become voltage conversion buffer 111), it is possible to change the output voltage V o by returning the same voltage value as the nominal output voltage.

図5並びに図6には、図3に示した電圧制御方式のDC/DCコンバータ、図4に示した電流制御方式のDC/DCコンバータに対し外付けの電圧変換バッファを配設した回路構成例をそれぞれ示している。各図では、DC/DCコンバータの規定出力電圧は5.0Vであるが、2.5V出力に変更したいときには、外付けバッファと抵抗を用いて出力電圧を昇圧して、規定出力電圧と同じ電圧値をIN端子に返すことで、出力電圧の変更を実現している。電圧制御方式のDC/DCコンバータでは、制御回路の外付けバッファにより電圧変更に対応した製品は、既に一般的に用いられている。   5 and 6 are circuit configuration examples in which an external voltage conversion buffer is provided for the voltage control type DC / DC converter shown in FIG. 3 and the current control type DC / DC converter shown in FIG. Respectively. In each figure, the specified output voltage of the DC / DC converter is 5.0V, but when changing to 2.5V output, the output voltage is boosted by using an external buffer and a resistor, and the same voltage as the specified output voltage. The output voltage is changed by returning the value to the IN terminal. In a voltage-controlled DC / DC converter, a product that supports voltage change by an external buffer of a control circuit is already generally used.

しかしながら、制御回路ICに外付けされた電圧変換バッファを配設すると、コスト増大を招来するという問題がある。   However, if an external voltage conversion buffer is provided in the control circuit IC, there is a problem that the cost increases.

特開2003−224967号公報JP 2003-224967 A 特開2007−236071号公報JP 2007-236071 A

本発明の目的は、半導体回路などで構成される電子機器内部で使用する電圧を一定に保つための優れた直流−直流変換装置を提供することにある。   An object of the present invention is to provide an excellent DC-DC converter for keeping a voltage used inside an electronic device constituted by a semiconductor circuit or the like constant.

本発明のさらなる目的は、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる、電流制御方式の優れた直流−直流変換装置を提供することにある。   A further object of the present invention is to provide a DC-DC converter with an excellent current control method, which has good response characteristics and wide frequency characteristics, and can be easily and inexpensively operated at high speed. .

本発明のさらなる目的は、出力電流の変更に対し安価に対応することができる、優れた直流−直流変換装置を提供することにある。   A further object of the present invention is to provide an excellent DC-DC converter that can cope with a change in output current at low cost.

本発明は、上記課題を参酌してなされたものであり、直流電圧のレベルを変換する直流−直流変換装置であって、
出力電圧を入力端子で帰還して、出力電圧を制御する制御回路と、
一端が前記制御回路の電圧出力端子に接続されるとともに他端がコンデンサを介して接地されるコイルと、
前記コイル及び前記コンデンサ間の電圧を出力電圧として、該出力電圧を前記制御回路の入力端子に帰還する帰還路上に配設された、1以上の抵抗素子を用いて該出力電圧を分圧することによりそのレベルを設定する出力電圧設定手段と、
を具備することを特徴とする直流−直流変換装置である。
The present invention has been made in consideration of the above problems, and is a DC-DC converter that converts the level of a DC voltage,
A control circuit that feeds back the output voltage at the input terminal and controls the output voltage;
A coil having one end connected to the voltage output terminal of the control circuit and the other end grounded via a capacitor;
By dividing the output voltage using one or more resistance elements arranged on a feedback path that feeds back the output voltage to the input terminal of the control circuit, using the voltage between the coil and the capacitor as an output voltage. Output voltage setting means for setting the level;
It is a DC-DC converter characterized by comprising.

半導体回路などで構成された電子機器では、内部で使用する電圧を一定に保つために、直流−直流変換装置によって電池出力の定電圧化を行なうのが一般的である。近年では、近年の半導体回路の製造プロセスの微細化に伴う動作周波数の向上により、直流−直流変換装置にも高速な応答特性が求められており、応答特性がよく、且つ、周波数特性も広いという特徴を持つ電流制御方式の直流−直流変換回路が提案されている。   In an electronic device composed of a semiconductor circuit or the like, in order to keep the voltage used internally constant, the battery output is generally made constant by a DC-DC converter. In recent years, due to the improvement in operating frequency associated with the recent miniaturization of semiconductor circuit manufacturing processes, DC-DC converters are also required to have high-speed response characteristics, and the response characteristics are good and the frequency characteristics are also wide. A current control type DC-DC conversion circuit having a feature has been proposed.

また、電子機器内では複数の電圧が使用されることや、半導体集積回路の低電圧化により使用電圧が頻繁に変更されることから、直流−直流変換装置も電圧変更に対応する必要がある。電圧制御方式の直流−直流変換装置などにおいて、規定出力電圧と同じ電圧値を返す電圧変換バッファを制御回路に外付けして電圧レベルを変更する例もあるが、コスト増大を招来する。   In addition, since a plurality of voltages are used in an electronic device and a use voltage is frequently changed due to a low voltage of a semiconductor integrated circuit, the DC-DC converter needs to cope with the voltage change. In a voltage-controlled DC-DC converter or the like, there is an example in which the voltage level is changed by externally attaching a voltage conversion buffer that returns the same voltage value as the specified output voltage to the control circuit, but this increases the cost.

これに対し、本発明は、出力電圧を制御する制御回路と、一端が前記制御回路の電圧出力端子に接続されるとともに他端がコンデンサを介して接地されるコイルを備え、前記コイル及び前記コンデンサ間の電圧を出力電圧とするタイプの直流−直流変換装置であるが、該出力電圧を前記制御回路の入力端子にフィードバックする帰還路上に出力電圧設定手段を配設することで、電圧の変更に対応するようにしている。この出力電圧設定手段は、1以上の抵抗素子を用いて該出力電圧を分圧することによりそのレベルを設定するようにしている。   In contrast, the present invention includes a control circuit for controlling an output voltage, and a coil having one end connected to the voltage output terminal of the control circuit and the other end grounded via a capacitor. This type of DC-DC converter uses the voltage between the two as an output voltage, but the voltage can be changed by providing output voltage setting means on the feedback path that feeds back the output voltage to the input terminal of the control circuit. I try to correspond. The output voltage setting means sets the level by dividing the output voltage using one or more resistance elements.

抵抗素子は、IC回路上で実装される抵抗体に比べるとバラツキが少なく、高精度の抵抗を用いることにより、直流−直流変換装置の出力電圧精度が高いものとなる。また、負荷となるICが必要とする電圧が変更になったときには、その度に新規設計を行なうことなく、制御回路ICに外付けされる抵抗素子を取り替えるだけで対応することが可能であり、開発費や工数を削減することができる。   The resistance element has less variation than a resistor mounted on an IC circuit, and the output voltage accuracy of the DC-DC converter is high by using a highly accurate resistor. In addition, when the voltage required by the load IC is changed, it is possible to respond by simply replacing the resistance element externally attached to the control circuit IC without performing a new design each time. Development costs and man-hours can be reduced.

ここで、制御回路が電流制御方式により出力電圧を制御することによって、直流−直流変換装置は、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができるようになる。   Here, the control circuit controls the output voltage by the current control method, so that the DC-DC converter has good response characteristics and wide frequency characteristics, so that it can operate easily and inexpensively at high speed. It becomes like this.

具体的には、電流制御方式の制御回路は、スイッチング動作により、前記コイルへの電圧印加を制御するスイッチング手段と、前記スイッチング手段に流れ込む第1の電流を検出するスイッチ電流検出手段と、前記電圧出力端子より出力される出力電圧、及び前記スイッチ電流検出手段により検出された前記第1の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するスイッチ制御手段で構成することができる。   Specifically, the control circuit of the current control system includes a switching unit that controls voltage application to the coil by a switching operation, a switch current detection unit that detects a first current flowing into the switching unit, and the voltage Based on the output voltage output from the output terminal and the first current detected by the switch current detecting means, the switching control means for controlling the switching operation of the switching means can be used.

また、電流制御方式の制御回路には、起動時の突入電流や過大電圧の発生、出力電圧の発振といった問題がある。   In addition, the current control type control circuit has problems such as inrush current at start-up, generation of excessive voltage, and oscillation of output voltage.

そこで、制御回路は、さらに前記スイッチ電流検出手段により検出された前記第1の電流の波形に対して傾斜を補償する第2の電流を生成する電流生成手段を備え、前記スイッチ制御手段は、前記電圧出力端子より出力される出力電圧、及び前記電流生成手段により生成された前記第2の電流が付加された前記第1の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するようにしてもよい。   Therefore, the control circuit further includes a current generation unit that generates a second current that compensates for a slope with respect to the waveform of the first current detected by the switch current detection unit, and the switch control unit includes: The switching operation of the switching unit may be controlled based on the output voltage output from the voltage output terminal and the first current to which the second current generated by the current generation unit is added. Good.

このような場合、電流制御手段は、起動直後に最大となり、基準電圧の昇圧に応じて下降し、基準電圧が所定の電圧に達したときに最小となるように電流値が変動する第2の電流を生成することによって、起動時の突入電流や過大電圧の発生、出力電圧の発振を好適に抑制することができる。   In such a case, the current control means becomes the maximum immediately after startup, decreases in accordance with the increase of the reference voltage, and the current value fluctuates so as to become the minimum when the reference voltage reaches a predetermined voltage. By generating the current, it is possible to suitably suppress the occurrence of an inrush current and an excessive voltage at the start-up and oscillation of the output voltage.

上述したように、電流制御方式の直流−直流変換装置は、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる。したがって、位相補償定数を内蔵しても、十分な周波数特性を確保することができる。このため、制御回路は、前記入力端子後にバッファを挿入しても問題はない。そのバッファの各端子を制御回路ICのピンに出しておくことで、出力電圧設定手段を構成する分圧抵抗の抵抗比によって、直流−直流変換装置の出力電圧を設定する機能を好適に実現することができる。一般に、IC回路内で実装される抵抗よりも、外付けの抵抗の方が高精度であることから、本発明に係る直流−直流変換装置は高い出力電圧精度を得ることができる。   As described above, the current control type DC-DC converter has good response characteristics and wide frequency characteristics, and therefore can operate easily and inexpensively at high speed. Therefore, sufficient frequency characteristics can be ensured even if a phase compensation constant is incorporated. Therefore, there is no problem even if the control circuit inserts a buffer after the input terminal. By providing each terminal of the buffer to the pin of the control circuit IC, a function for setting the output voltage of the DC-DC converter is suitably realized by the resistance ratio of the voltage dividing resistor constituting the output voltage setting means. be able to. In general, since an external resistor is more accurate than a resistor mounted in an IC circuit, the DC-DC converter according to the present invention can obtain high output voltage accuracy.

本発明によれば、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる、電流制御方式の優れた直流−直流変換装置を提供することができる。   According to the present invention, since the response characteristics are good and the frequency characteristics are wide, it is possible to provide a DC-DC converter excellent in a current control system that can operate easily and inexpensively at high speed.

また、本発明によれば、出力電流の変更に対し安価に対応することができる、電流制御方式の優れた直流−直流変換装置を提供することができる。   Further, according to the present invention, it is possible to provide a direct current-direct current converter having an excellent current control method that can cope with a change in output current at low cost.

本発明を適用した電流制御方式のDC/DCコンバータは、出力電圧を分圧して制御回路ICのIN端子にフィードバックする出力電圧設定手段としての抵抗素子を制御回路ICに外付けすることによって、所望の出力電圧に設定することができる。一般に、抵抗素子は、IC回路上で実装される抵抗体に比べるとバラツキが少なく、高精度の抵抗を用いることにより出力電圧精度が高いものとなる。また、負荷となるICが必要とする電圧が変更になったときには、その度にDC/DCコンバータの新規設計を行なうことなく、制御回路ICに外付けされる抵抗素子を取り替えるだけで対応することが可能であり、開発費や工数を削減することができる。   The DC / DC converter of the current control system to which the present invention is applied can be obtained by externally attaching a resistance element as output voltage setting means for dividing the output voltage and feeding back to the IN terminal of the control circuit IC to the control circuit IC. Output voltage can be set. In general, a resistance element has less variation than a resistor mounted on an IC circuit, and the output voltage accuracy is high by using a highly accurate resistor. In addition, when the voltage required by the load IC is changed, it is possible to respond by simply replacing the resistance element externally attached to the control circuit IC without newly designing a DC / DC converter. It is possible to reduce development costs and man-hours.

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。   Other objects, features, and advantages of the present invention will become apparent from more detailed description based on embodiments of the present invention described later and the accompanying drawings.

以下、図面を参照しながら本発明の実施形態について詳解する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1には、本発明の一実施形態に係るDC/DCコンバータの構成を示している。図示のDC/DCコンバータ100は、電流制御方式であるが、制御回路111と、チョーク・コイルL1と、コンデンサC1と、分圧用の抵抗R3及びR4により構成される。チョーク・コイルL1の一端は制御回路111のLX端子に接続され、他端は当該DC/CDコンバータ100の出力端子に接続される。この出力端子は、コンデンサC1を介して接地されている。この出力端子からの出力電圧Voが負荷(図示しない電子機器など)に供給される。また、この出力端子は2つの抵抗R3及びR4を介して接地され、また、これらの抵抗R3及びR4の接続点は制御回路111のIN端子後のバッファ130に接続されている。言い換えれば、出力電圧Voは、抵抗R3及びR4により分圧してから、制御回路111のIN端子後のバッファ130に入力される。なお、チョーク・コイルL1は、本明細書中では一例としてチョーク・コイルを用いるように説明したが、それ以外の種類のコイルを適用することも可能である。また、コンデンサC1として使用されるコンデンサの種類も、同様に、限定されない。 FIG. 1 shows a configuration of a DC / DC converter according to an embodiment of the present invention. The illustrated DC / DC converter 100 is a current control system, and includes a control circuit 111, a choke coil L1, a capacitor C1, and resistors R3 and R4 for voltage division. One end of the choke coil L1 is connected to the LX terminal of the control circuit 111, and the other end is connected to the output terminal of the DC / CD converter 100. This output terminal is grounded via a capacitor C1. An output voltage V o from this output terminal is supplied to a load (such as an electronic device not shown). The output terminal is grounded via two resistors R 3 and R 4, and the connection point of these resistors R 3 and R 4 is connected to the buffer 130 after the IN terminal of the control circuit 111. In other words, the output voltage V o is divided by the resistors R 3 and R 4 and then input to the buffer 130 after the IN terminal of the control circuit 111. In the present specification, the choke coil L1 has been described as using a choke coil as an example, but other types of coils may be used. Similarly, the type of capacitor used as the capacitor C1 is not limited.

制御回路111内部では、IN端子後にバッファ130が挿入され、このバッファ出力が直列に繋がる抵抗R1及び抵抗R2を介して接地されている。抵抗R1及び抵抗R2の接続点は、入力された2つの電圧を比較する比較器121の反転入力端子に接続される。   Inside the control circuit 111, a buffer 130 is inserted after the IN terminal, and the buffer output is grounded via a resistor R1 and a resistor R2 connected in series. A connection point between the resistors R1 and R2 is connected to an inverting input terminal of the comparator 121 that compares two input voltages.

比較器121の非反転入力端子には、基準電圧VREFを供給する可変型基準電圧源の正側端子が接続される。可変型電圧源の負側端子は接地されている。比較器121の出力端子は、後段の比較器123の反転入力端子に接続されている。 The non-inverting input terminal of the comparator 121 is connected to the positive terminal of a variable reference voltage source that supplies the reference voltage V REF . The negative terminal of the variable voltage source is grounded. The output terminal of the comparator 121 is connected to the inverting input terminal of the comparator 123 at the subsequent stage.

比較器123の非反転入力端子は、抵抗RSを介して接地されるとともに、加算器126の出力に接続されている。加算器126の2入力は、電流検出アンプ124の出力端子、並びに、基準電圧VREFの値に応じてスロープ補償電流Islopeを出力するスロープ補償回路125の出力端子にそれぞれ接続されている。電流検出アンプ124は、スイッチN1に接続された抵抗RSに流れる電流を検出する。 The non-inverting input terminal of the comparator 123 is grounded via the resistor RS and is connected to the output of the adder 126. Two inputs of the adder 126 are connected to the output terminal of the current detection amplifier 124 and the output terminal of the slope compensation circuit 125 that outputs the slope compensation current I slope according to the value of the reference voltage V REF . The current detection amplifier 124 detects a current flowing through the resistor RS connected to the switch N1.

スロープ補償回路125は、電流検出アンプ124の出力電流が少ない場合であっても、比較器123の非反転入力端子に印加される電圧のパルス波形を維持するための回路であり、起動直後に最大となり、基準電圧の昇圧に応じて下降し、基準電圧が所定の電圧に達したときに最小となるように電流値が変動するスロープ補償電流Islopeを生成することによって、起動時の突入電流や過大電圧の発生、出力電圧の発振を好適に抑制する。スロープ補償回路125の構成とその動作特性については、例えば本出願人に既に譲渡されている特開2007−236071号公報(段落0048〜0070)を参照されたい。 The slope compensation circuit 125 is a circuit for maintaining the pulse waveform of the voltage applied to the non-inverting input terminal of the comparator 123 even when the output current of the current detection amplifier 124 is small. By generating a slope compensation current I slope that decreases as the reference voltage increases and becomes a minimum when the reference voltage reaches a predetermined voltage, an inrush current at startup or Generation of excessive voltage and oscillation of output voltage are preferably suppressed. For the configuration of the slope compensation circuit 125 and its operating characteristics, see, for example, Japanese Patent Application Laid-Open No. 2007-236071 (paragraphs 0048 to 0070) already assigned to the present applicant.

RSフリップフロップ127のリセット端子Rには比較器123の出力が接続され、セット端子Sにはパルス波のクロック信号CLKを出力するクロック信号発生器128の出力端子が接続されている。また、RSフリップフロップ127の出力端子Qは、スイッチングFETを駆動させるPWM制御FETドライブ回路129の入力端子に接続される。   The output of the comparator 123 is connected to the reset terminal R of the RS flip-flop 127, and the output terminal of the clock signal generator 128 that outputs the pulse wave clock signal CLK is connected to the set terminal S. The output terminal Q of the RS flip-flop 127 is connected to the input terminal of the PWM control FET drive circuit 129 that drives the switching FET.

PWM制御FETドライブ回路129は、スイッチングFETからなる2つのスイッチN1及びスイッチN2の駆動信号を出力する回路である。すなわち、PWM制御FETドライブ回路129の出力端子は、スイッチN1及びスイッチN2の各ゲートに接続され、RSフリップフロップ127から供給される制御信号のパルス幅に基づいてスイッチN1及びスイッチN2のスイッチング動作(オン/オフ切り換え)を行なうことによって、LX端子から出力される出力パルスのデューティ値を制御する。   The PWM control FET drive circuit 129 is a circuit that outputs drive signals for the two switches N1 and N2 made of switching FETs. That is, the output terminal of the PWM control FET drive circuit 129 is connected to the gates of the switch N1 and the switch N2, and the switching operation of the switch N1 and the switch N2 based on the pulse width of the control signal supplied from the RS flip-flop 127 ( By switching on / off, the duty value of the output pulse output from the LX terminal is controlled.

スイッチN1のドレインは、抵抗R5を介して制御回路111のUNREG端子に接続され、ソースは、スイッチN2のドレインとともに、制御回路111のLX端子に接続されている。また、スイッチN2のソースは、制御回路111のGND端子を介して接地されている。   The drain of the switch N1 is connected to the UNREG terminal of the control circuit 111 via the resistor R5, and the source is connected to the LX terminal of the control circuit 111 together with the drain of the switch N2. The source of the switch N2 is grounded via the GND terminal of the control circuit 111.

次に、制御回路111の動作について説明する。   Next, the operation of the control circuit 111 will be described.

出力電圧Voは、分圧抵抗R3及びR4によってR4/(R3+R4)に分圧された後、IN端子にフィードバックされる。IN端子の後にはバッファが挿入されており、IN端子としてのICピンを高インピーダンスに保つことができる。バッファ出力は、電圧抵抗R1及び抵抗R2によって抵抗分割された後、比較器121において、基準電圧VREFと比較される。この比較結果VFBは、さらに後段の比較器123の反転入力端子に供給される。 The output voltage V o is divided by the voltage dividing resistors R3 and R4 to R4 / (R3 + R4) and then fed back to the IN terminal. A buffer is inserted after the IN terminal, and the IC pin as the IN terminal can be kept at high impedance. The buffer output is divided by the voltage resistor R1 and the resistor R2, and then compared with the reference voltage VREF in the comparator 121. This comparison result V FB is further supplied to the inverting input terminal of the comparator 123 at the subsequent stage.

電流検出アンプ124は、抵抗R5に流れる電流、すなわち、スイッチN1のドレインに流れる電流を検出して出力する。スロープ補償回路125は、基準電圧VREFに応じたスロープ補償電流Islopeを出力する。加算器126は、電流検出アンプ124の出力電流と、スロープ補償回路125が出力したスロープ補償電流Islopeを加算する。この加算された電流は、抵抗RSに流れ、電圧VRSが発生する。この電圧VRSは、比較器123の非反転入力端子に印加される。 The current detection amplifier 124 detects and outputs the current flowing through the resistor R5, that is, the current flowing through the drain of the switch N1. The slope compensation circuit 125 outputs a slope compensation current I slope corresponding to the reference voltage V REF . The adder 126 adds the output current of the current detection amplifier 124 and the slope compensation current I slope output from the slope compensation circuit 125. This added current flows through the resistor RS, and a voltage V RS is generated. This voltage V RS is applied to the non-inverting input terminal of the comparator 123.

例えば、起動直後の場合、抵抗R3に流れる電流は小さいので、電流検出アンプ124の出力電流も小さく、その出力電流によって電圧VRSはほとんど変化しない。このため、比較器123の非反転入力端子に印加される電圧がロー・ベルで固定され、チョーク・コイルL1に突入電流が発生してしまうおそれがある。そこで、スロープ補償回路125は、基準電圧VREFの値に基づいてスロープ補償電流Islopeを出力し、起動直後の状態であっても、仮想的に抵抗R3に電流が流れているようにみせかけ、電圧VRSのパルス波形に対して直線状の傾斜(スロープ)を補償し、波形整形を行なう。 For example, immediately after startup, since the current flowing through the resistor R3 is small, the output current of the current detection amplifier 124 is also small, and the voltage V RS hardly changes depending on the output current. For this reason, the voltage applied to the non-inverting input terminal of the comparator 123 is fixed by a low bell, and an inrush current may occur in the choke coil L1. Therefore, the slope compensation circuit 125 outputs a slope compensation current I slope based on the value of the reference voltage V REF , and even if it is in a state immediately after startup, it appears that a current is virtually flowing through the resistor R3. The linear waveform slope is compensated for the pulse waveform of the voltage V RS and the waveform is shaped.

スロープ補償回路125は、基準電圧VREFの値に基づいて、例えば起動直後に電流検出アンプ124の出力電流が小さいときは、印加電圧に傾斜が現れるように、大きなスロープ補償電流Islopeを出力する。また、スロープ補償回路125は、通常動作時などで電流検出アンプ124の出力電流が大きいときは、印加電圧がダイナミックレンジを越えないように、小さなスロープ補償電流Islopeを出力する。 Based on the value of the reference voltage V REF , the slope compensation circuit 125 outputs a large slope compensation current I slope so that a slope appears in the applied voltage when the output current of the current detection amplifier 124 is small immediately after startup, for example. . The slope compensation circuit 125 outputs a small slope compensation current I slope so that the applied voltage does not exceed the dynamic range when the output current of the current detection amplifier 124 is large during normal operation or the like.

比較器123は、その前段の比較器121による比較結果VFBと電圧VRSを比較し、その比較結果、すなわち、差分を増幅したものをRSフリップフロップ127のリセット端子Rに供給する。また、クロック信号発生器128は、所定のクロック信号CLKをRSフリップフロップ127のセット端子Sに供給する。RSフリップフロップ127は、これらの信号に基づいて制御信号を生成し、出力端子Qより出力して、PWM制御FETドライブ回路129に供給する。 The comparator 123 compares the comparison result V FB by the preceding comparator 121 with the voltage V RS and supplies the comparison result, that is, the amplified difference to the reset terminal R of the RS flip-flop 127. The clock signal generator 128 supplies a predetermined clock signal CLK to the set terminal S of the RS flip-flop 127. The RS flip-flop 127 generates a control signal based on these signals, outputs it from the output terminal Q, and supplies it to the PWM control FET drive circuit 129.

PWM制御FETドライブ回路129は、RSフリップフロップ127からの制御信号に基づいてパルス波を出力し、そのパルス幅によってスイッチN1及びスイッチN2のスイッチング動作を制御する。つまり、PWM制御FETドライブ回路129は、出力パルスのパルス幅の大小によって、チョーク・コイルL1及びコンデンサC1 への電圧印加量、すなわち、デューティ値を調整し、出力電圧Voの値を制御するようにしている。 The PWM control FET drive circuit 129 outputs a pulse wave based on the control signal from the RS flip-flop 127, and controls the switching operation of the switch N1 and the switch N2 according to the pulse width. That, PWM control FET drive circuit 129, the magnitude of the pulse width of the output pulse, the voltage application amount to the choke coil L1 and the capacitor C1, i.e., to adjust the duty value, controls the value of the output voltage V o I have to.

図1に示したDC/DCコンバータ100は、電流制御方式であるから、応答特性がよく、且つ、周波数特性も広いので、容易且つ安価に、高速に動作することができる。   Since the DC / DC converter 100 shown in FIG. 1 is a current control system, it has a good response characteristic and a wide frequency characteristic, so that it can operate easily and inexpensively at high speed.

また、位相補償定数を制御回路101に内蔵しても十分な周波数特性を確保することができるから、IN端子後にバッファを挿入しても問題ない。そして、そのバッファの各端子を当該回路ICのピンに出しておくことで、また、上述したように、DC/DCコンバータ100の出力から帰還される電圧Voを抵抗R3及びR4により分圧してから、制御回路101のIN端子に入力される。したがって、抵抗R3及びR4の抵抗比によって、DC/DCコンバータ100の出力電圧を設定する機能を実現することができる。図1に示したDC/DCコンバータ100によれば、制御回路101内の基準電圧VREFに対し、分圧抵抗R3及びR4によって下式(1)で表される出力電圧Voに変更することができる。 Also, even if the phase compensation constant is built in the control circuit 101, sufficient frequency characteristics can be secured, so there is no problem even if a buffer is inserted after the IN terminal. Then, by providing each terminal of the buffer to the pin of the circuit IC, as described above, the voltage V o fed back from the output of the DC / DC converter 100 is divided by the resistors R3 and R4. To the IN terminal of the control circuit 101. Therefore, the function of setting the output voltage of the DC / DC converter 100 can be realized by the resistance ratio of the resistors R3 and R4. According to DC / DC converter 100 shown in FIG. 1, with respect to the reference voltage V REF in the control circuit 101, changing the output voltage V o of the following formula (1) by voltage dividing resistors R3 and R4 Can do.

Figure 2009118692
Figure 2009118692

一般に、IC回路内で実装される抵抗よりも、外付けの抵抗の方が高精度であることから、DC/DCコンバータ100は高い出力電圧精度を得ることができる。   In general, since an external resistor is more accurate than a resistor mounted in an IC circuit, the DC / DC converter 100 can obtain higher output voltage accuracy.

また、図2には、本発明の他の実施形態に係るDC/DCコンバータの構成を示している。出力電圧Voは、抵抗R3及びR4により分圧してから、制御回路111のIN端子に入力される点では、図1と同様である。図1に示した例では、DC/DCコンバータ100の出力端子は2つの抵抗R3及びR4を介して接地され、また、これらの抵抗R3及びR4の接続点は制御回路111のIN端子のバッファに接続されている。これに対し、図2では、DC/DCコンバータ100−2の出力端子はIN端子後のバッファの非反転入力端子に接続され、また、同バッファの出力端子は2つの抵抗R3及びR4を介して接地され、これらの抵抗R3及びR4の接続点がバッファの反転入力端子に接続されている。 FIG. 2 shows the configuration of a DC / DC converter according to another embodiment of the present invention. The output voltage V o is the same as that in FIG. 1 in that it is divided by the resistors R 3 and R 4 and then input to the IN terminal of the control circuit 111. In the example shown in FIG. 1, the output terminal of the DC / DC converter 100 is grounded via two resistors R3 and R4, and the connection point of these resistors R3 and R4 is a buffer of the IN terminal of the control circuit 111. It is connected. On the other hand, in FIG. 2, the output terminal of the DC / DC converter 100-2 is connected to the non-inverting input terminal of the buffer after the IN terminal, and the output terminal of the buffer is connected via two resistors R3 and R4. The connection point of these resistors R3 and R4 is connected to the inverting input terminal of the buffer.

したがって、図2に示した回路構成では、制御回路101内の基準電圧VREFに対し、分圧抵抗R3及びR4によって下式(2)で表される出力電圧Voに変更することができる。 Thus, in the circuit configuration shown in FIG. 2, with respect to the reference voltage V REF in the control circuit 101 can be changed to the output voltage V o of the following formula (2) by voltage dividing resistors R3 and R4.

Figure 2009118692
Figure 2009118692

図1に示した回路構成は主に出力電圧Voを高く変更する用途に用いることができ、逆に、図2に示した回路構成は主に出力電圧Voを低く変更する用途に用いることができる。 The circuit configuration shown in FIG. 1 can be used in applications that mainly changes increase output voltage V o, conversely, the circuit configuration shown in FIG. 2 be used in applications that mainly changes low output voltage V o Can do.

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。   The present invention has been described in detail above with reference to specific embodiments. However, it is obvious that those skilled in the art can make modifications and substitutions of the embodiment without departing from the gist of the present invention.

本発明に係る直流−直流変換装置は、半導体回路などで構成されたさまざまな電子機器の電源回路として適用することができる。   The DC-DC converter according to the present invention can be applied as a power supply circuit for various electronic devices including semiconductor circuits.

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。   In short, the present invention has been disclosed in the form of exemplification, and the description of the present specification should not be interpreted in a limited manner. In order to determine the gist of the present invention, the claims should be taken into consideration.

図1は、本発明の一実施形態に係るDC/DCコンバータの構成を示した図である。FIG. 1 is a diagram showing a configuration of a DC / DC converter according to an embodiment of the present invention. 図2は、本発明の他の実施形態に係るDC/DCコンバータの構成を示した図である。FIG. 2 is a diagram showing a configuration of a DC / DC converter according to another embodiment of the present invention. 図3は、電圧制御方式DC/DCコンバータの構成例を示した図である。FIG. 3 is a diagram illustrating a configuration example of a voltage control type DC / DC converter. 図4は、電流制御方式DC/DCコンバータの構成例を示した図である。FIG. 4 is a diagram illustrating a configuration example of a current control type DC / DC converter. 図5は、図3に示した電圧制御方式DC/DCコンバータの制御回路に対し、出力電圧を変更するための外付けバッファを装備した構成例を示した図である。FIG. 5 is a diagram showing a configuration example in which an external buffer for changing the output voltage is provided to the control circuit of the voltage control type DC / DC converter shown in FIG. 図6は、図4に示した電流制御方式DC/DCコンバータの制御回路に対し、出力電圧を変更するための外付けバッファを装備した構成例を示した図である。FIG. 6 is a diagram showing a configuration example in which an external buffer for changing the output voltage is provided in the control circuit of the current control type DC / DC converter shown in FIG.

符号の説明Explanation of symbols

100…DC/DCコンバータ
111…制御回路
121…比較器
123…比較器
124…電流検出アンプ
125…スロープ補償回路
126…加算器
127…RSフリップフロップ
128…クロック信号発生器
129…PWM制御FET回路
130…バッファ
DESCRIPTION OF SYMBOLS 100 ... DC / DC converter 111 ... Control circuit 121 ... Comparator 123 ... Comparator 124 ... Current detection amplifier 125 ... Slope compensation circuit 126 ... Adder 127 ... RS flip-flop 128 ... Clock signal generator 129 ... PWM control FET circuit 130 …buffer

Claims (5)

直流電圧のレベルを変換する直流−直流変換装置であって、
出力電圧を入力端子で帰還して、出力電圧を制御する制御回路と、
一端が前記制御回路の電圧出力端子に接続されるとともに他端がコンデンサを介して接地されるコイルと、
前記コイル及び前記コンデンサ間の電圧を出力電圧として、該出力電圧を前記制御回路の入力端子に帰還する帰還路上に配設された、1以上の抵抗素子を用いて該出力電圧を分圧することによりそのレベルを設定する出力電圧設定手段と、
を具備することを特徴とする直流−直流変換装置。
A DC-DC converter for converting a DC voltage level,
A control circuit that feeds back the output voltage at the input terminal and controls the output voltage;
A coil having one end connected to the voltage output terminal of the control circuit and the other end grounded via a capacitor;
By dividing the output voltage using one or more resistance elements arranged on a feedback path that feeds back the output voltage to the input terminal of the control circuit, using the voltage between the coil and the capacitor as an output voltage. Output voltage setting means for setting the level;
A DC-DC converter characterized by comprising:
前記制御回路は、
スイッチング動作により、前記コイルへの電圧印加を制御するスイッチング手段と、
前記スイッチング手段に流れ込む第1の電流を検出するスイッチ電流検出手段と、
前記電圧出力端子より出力される出力電圧、及び前記スイッチ電流検出手段により検出された前記第1の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するスイッチ制御手段と、
を備えることを特徴とする請求項1に記載の直流−直流変換装置。
The control circuit includes:
Switching means for controlling voltage application to the coil by a switching operation;
Switch current detection means for detecting a first current flowing into the switching means;
Switch control means for controlling the switching operation of the switching means based on the output voltage output from the voltage output terminal and the first current detected by the switch current detection means;
The DC-DC converter according to claim 1, comprising:
前記制御回路は、
スイッチング動作により、前記コイルへの電圧印加を制御するスイッチング手段と、
前記スイッチング手段に流れ込む第1の電流を検出するスイッチ電流検出手段と、
前記スイッチ電流検出手段により検出された前記第1の電流の波形に対して傾斜を補償する第2の電流を生成する電流生成手段と、
前記電圧出力端子より出力される出力電圧、及び前記電流生成手段により生成された前記第2の電流が付加された前記第1の電流に基づいて、前記スイッチング手段のスイッチング動作を制御するスイッチ制御手段と、
を備えることを特徴とする請求項1に記載の直流−直流変換装置。
The control circuit includes:
Switching means for controlling voltage application to the coil by a switching operation;
Switch current detection means for detecting a first current flowing into the switching means;
Current generating means for generating a second current that compensates for a slope with respect to the waveform of the first current detected by the switch current detecting means;
Switch control means for controlling the switching operation of the switching means based on the output voltage output from the voltage output terminal and the first current to which the second current generated by the current generating means is added. When,
The DC-DC converter according to claim 1, comprising:
前記制御回路は、前記入力端子後にバッファを備える、
ことを特徴とする請求項1に記載の直流−直流変換装置。
The control circuit includes a buffer after the input terminal,
The DC-DC converter according to claim 1.
前記電流生成手段は、起動直後に最大となり、前記基準電圧の昇圧に応じて下降し、前記基準電圧が前記所定の電圧に達したときに最小となるように電流値が変動する前記第2の電流を生成する、
ことを特徴とする請求項2又は3のいずれかに記載の直流−直流変換装置。
The current generating means has a maximum immediately after startup, decreases in accordance with the boost of the reference voltage, and the current value fluctuates so as to be minimum when the reference voltage reaches the predetermined voltage. Generate current,
The DC-DC converter according to any one of claims 2 and 3.
JP2007291335A 2007-11-08 2007-11-08 Dc-dc converter Pending JP2009118692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007291335A JP2009118692A (en) 2007-11-08 2007-11-08 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007291335A JP2009118692A (en) 2007-11-08 2007-11-08 Dc-dc converter

Publications (1)

Publication Number Publication Date
JP2009118692A true JP2009118692A (en) 2009-05-28

Family

ID=40785175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007291335A Pending JP2009118692A (en) 2007-11-08 2007-11-08 Dc-dc converter

Country Status (1)

Country Link
JP (1) JP2009118692A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014155409A (en) * 2013-02-13 2014-08-25 Denso Corp Switching power supply circuit
US9276474B2 (en) 2014-02-27 2016-03-01 Edison DC Systems, Inc. Power conversion system with controlled neutral
WO2017090286A1 (en) 2015-11-24 2017-06-01 株式会社東海理化電機製作所 Semiconductor integrated circuit and constant current driving system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060813A (en) * 2005-08-25 2007-03-08 Shindengen Electric Mfg Co Ltd Synchronous rectification converter
JP2007236071A (en) * 2006-02-28 2007-09-13 Sony Corp Voltage conversion device and method
JP2007252113A (en) * 2006-03-16 2007-09-27 Ricoh Co Ltd Switching regulator
JP2008061388A (en) * 2006-08-31 2008-03-13 Sharp Corp Semiconductor device, step-down chopper regulator, electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060813A (en) * 2005-08-25 2007-03-08 Shindengen Electric Mfg Co Ltd Synchronous rectification converter
JP2007236071A (en) * 2006-02-28 2007-09-13 Sony Corp Voltage conversion device and method
JP2007252113A (en) * 2006-03-16 2007-09-27 Ricoh Co Ltd Switching regulator
JP2008061388A (en) * 2006-08-31 2008-03-13 Sharp Corp Semiconductor device, step-down chopper regulator, electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014155409A (en) * 2013-02-13 2014-08-25 Denso Corp Switching power supply circuit
US9276474B2 (en) 2014-02-27 2016-03-01 Edison DC Systems, Inc. Power conversion system with controlled neutral
US9379614B2 (en) 2014-02-27 2016-06-28 Edison DC Systems, Inc. Computer server rack systems with improved power distribution
WO2016137522A1 (en) * 2014-02-27 2016-09-01 Edison DC Systems, Inc. Power conversion system with controlled neutral
WO2017090286A1 (en) 2015-11-24 2017-06-01 株式会社東海理化電機製作所 Semiconductor integrated circuit and constant current driving system
US11009899B2 (en) 2015-11-24 2021-05-18 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Circuit and constant-current drive system having adjustable constant current output

Similar Documents

Publication Publication Date Title
JP4823604B2 (en) Soft start circuit, power supply, electrical equipment
US20090153114A1 (en) DC-DC converters with transient response control
KR101048779B1 (en) DC-DC converter
US7928601B2 (en) Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages
JP2006006004A (en) Buck-boost dc-dc converter
JP2007209103A (en) Current mode control dc-dc converter
US7777468B2 (en) Semiconductor apparatus
KR20080025314A (en) Method and circuit for controlling dc-dc converter
KR20090028498A (en) Switching regulator and method of controlling the same
JP2007280025A (en) Power supply device
JP2005045993A (en) Pwm switching regulator control circuit
JP2008131746A (en) Step-up/down switching regulator
JP4853003B2 (en) Soft start circuit and switching power supply using the same
JP2011239522A (en) Power supply device, control circuit, and method of controlling power supply device
US9071143B2 (en) Semiconductor device
CN108432112B (en) DC-DC converter and semiconductor integrated circuit for driving load
JP5444869B2 (en) Output device
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP2007202281A (en) Power supply circuit
JP2009055708A (en) Switching regulator and dc-dc conversion device using the switching regulator
JP7381397B2 (en) power supply
JP2007236071A (en) Voltage conversion device and method
JP2009118692A (en) Dc-dc converter
JP3817569B2 (en) Power circuit
JP2010029009A (en) Power supply circuit and power supply system using the power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100817

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120502

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20120522

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925