JP2009110217A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
JP2009110217A
JP2009110217A JP2007281160A JP2007281160A JP2009110217A JP 2009110217 A JP2009110217 A JP 2009110217A JP 2007281160 A JP2007281160 A JP 2007281160A JP 2007281160 A JP2007281160 A JP 2007281160A JP 2009110217 A JP2009110217 A JP 2009110217A
Authority
JP
Japan
Prior art keywords
output
unit
series regulator
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007281160A
Other languages
Japanese (ja)
Inventor
Hirohiko Hayakawa
博彦 早川
Yusuke Yasuma
祐介 安間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007281160A priority Critical patent/JP2009110217A/en
Publication of JP2009110217A publication Critical patent/JP2009110217A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To generate a stable power supply voltage while improving reliability by performing the protecting operation of a series regulator circuit outside a main loop. <P>SOLUTION: An input current adjusting part 2 for performing control such as current restriction by various protecting operations is arranged in the pre-stage of a transistor 4 for regulation as the output element of a series regulator circuit. Thus, it is possible to simplify the circuit configurations of a main series regulator circuit, and to sharply improve the degree of freedom of phase characteristic adjustment, and to make a power source IC1 stably operate, and to perform precise protecting operation control. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、安定した任意の電源電圧の生成技術に関し、特に、シリーズレギュレータ回路を用いた電源電圧の安定化に有効な技術に関する。   The present invention relates to a technique for generating a stable arbitrary power supply voltage, and more particularly to a technique effective for stabilizing a power supply voltage using a series regulator circuit.

半導体集積回路装置やそれを用いた電子システムなどの電源部には、安定した電圧を生成して出力するレギュレータが広く用いられている。このレギュレータとしては、たとえば、シリーズレギュレータが知られている。   A regulator that generates and outputs a stable voltage is widely used in a power supply unit of a semiconductor integrated circuit device or an electronic system using the semiconductor integrated circuit device. As this regulator, for example, a series regulator is known.

シリーズレギュレータは、たとえば、レギュレーション用のトランジスタ、誤差増幅器、および電流制限/過熱保護回路などから構成されている。トランジスタは、負荷に対して直列に接続されており、誤差増幅器は、トランジスタから出力される出力電圧と基準電圧とを比較し、その比較結果を電流制限/過熱保護回路に出力する。   The series regulator includes, for example, a regulation transistor, an error amplifier, a current limit / overheat protection circuit, and the like. The transistor is connected in series to the load, and the error amplifier compares the output voltage output from the transistor with the reference voltage, and outputs the comparison result to the current limit / overheat protection circuit.

電流制限/過熱保護回路は、誤差増幅器の比較結果において、出力電圧が基準電圧よりも大きいと、トランジスタの出力電流が小さくなるように制御信号を出力し、出力電圧が基準電圧よりも小さいと、トランジスタの出力電流が大きくなるように制御信号を出力する。   In the comparison result of the error amplifier, the current limit / overheat protection circuit outputs a control signal so that the output current of the transistor becomes small when the output voltage is larger than the reference voltage, and when the output voltage is smaller than the reference voltage, A control signal is output so that the output current of the transistor is increased.

また、電流制限/過熱保護回路は、過電圧の発生や負荷電流の増加した場合などに、トランジスタを停止させる保護動作を行う。   The current limit / overheat protection circuit performs a protection operation to stop the transistor when an overvoltage occurs or the load current increases.

なお、この種のレギュレータには、たとえば、チャージポンプの電源ラインにMOS(Metal Oxide Semiconductor)トランジスタを配置し、該トランジスタのゲートを制御することにより、電源ラインのノイズの抑制するものがある(たとえば、特許文献1参照)。
米国特許出願公開第2002/6411531号明細書
In this type of regulator, for example, a MOS (Metal Oxide Semiconductor) transistor is arranged in the power supply line of the charge pump and the gate of the transistor is controlled to suppress noise in the power supply line (for example, , See Patent Document 1).
US Patent Application Publication No. 2002/6411531

ところが、上記のようなシリーズレギュレータによる電源安定化技術では、次のような問題点があることが本発明者により見い出された。   However, the present inventors have found that the power supply stabilization technology using the series regulator as described above has the following problems.

すなわち、上述したシリーズレギュレータの構成では、電流制限/過熱保護回路が、メインのフィードバックループ内にあるために、保護機能の動作開始を遅延させる制御、保護動作の復帰の緻密な制御、および負荷電流が急激に減少した際の過電圧制御などを行うことが非常に困難となっている。   That is, in the configuration of the series regulator described above, since the current limit / overheat protection circuit is in the main feedback loop, control for delaying the start of the protection function operation, precise control for the return of the protection operation, and load current It has become very difficult to perform overvoltage control when the voltage drops rapidly.

保護機能の動作開始を遅延させる制御では、たとえば、ロジック回路が動作することによって負荷電流が急激に増加した場合、電流制限/過熱保護回路が負荷電流の増加を検知してトランジスタを停止させてしまい、必要な電源を供給することができなくなってしまう恐れがある。   In the control that delays the start of the protection function operation, for example, when the load current suddenly increases due to the operation of the logic circuit, the current limit / overheat protection circuit detects the increase in the load current and stops the transistor. There is a risk that the necessary power supply cannot be supplied.

また、保護動作の復帰の緻密な制御では、負荷電流が減少した場合などに、電流制限/過熱保護回路は自動復帰制御を行うために、負荷側の回路に何らかの故障などが発生している場合には、電源の供給停止と自動復帰とを繰り返して行ってしまうことになり、安全性に対して問題が発生する恐れがある。   In addition, in the precise control of the return of the protective operation, when the load current decreases, the current limit / overheat protection circuit performs the automatic return control, so that there is some failure in the load side circuit. In this case, the supply of power and the automatic return are repeatedly performed, which may cause a problem with respect to safety.

さらに、負荷電流が急激に減少した場合には、過電圧が発生してしまい、電源が供給されているロジック回路などに悪影響を及ぼしてしまう恐れがある。   Furthermore, when the load current decreases rapidly, an overvoltage occurs, which may adversely affect the logic circuit to which power is supplied.

本発明の目的は、シリーズレギュレータ回路の保護動作をメインループ外で行うことにより、信頼性を向上させながら、安定した電源電圧を生成することのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of generating a stable power supply voltage while improving reliability by performing a protection operation of a series regulator circuit outside a main loop.

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体集積回路装置は、入力電圧をレギュレートし、任意の電源電圧を生成するシリーズレギュレータ回路と、該シリーズレギュレータ回路の前段に設けられ、検出信号に基づいて、該シリーズレギュレータ回路に出力する入力電圧の電流調整を行う入力電流調整制御部とを備えたものである。   A semiconductor integrated circuit device according to the present invention includes a series regulator circuit that regulates an input voltage and generates an arbitrary power supply voltage, and is provided in a preceding stage of the series regulator circuit, and outputs to the series regulator circuit based on a detection signal. And an input current adjustment control unit that adjusts the current of the input voltage.

また、本願のその他の発明の概要を簡単に示す。   Moreover, the outline | summary of the other invention of this application is shown briefly.

本発明の半導体集積回路装置は、前記入力電流調整制御部が、シリーズレギュレータ回路の保護動作が必要な際に検出信号を出力する検出部と、該検出部から出力された検出信号に基づいて、制御信号を出力する制御部と、該制御部の制御信号に基づいて、シリーズレギュレータ回路に出力する入力電圧の電流制限、または電流停止を行う電流調整部とよりなるものである。   In the semiconductor integrated circuit device of the present invention, the input current adjustment control unit is based on a detection unit that outputs a detection signal when a protective operation of the series regulator circuit is necessary, and a detection signal output from the detection unit, The control unit is configured to output a control signal, and based on the control signal of the control unit, a current adjustment unit configured to limit or stop the current of the input voltage output to the series regulator circuit.

また、本発明の半導体集積回路装置は、前記検出部が、シリーズレギュレータ回路の過電流を検出する過電流検出部と、シリーズレギュレータ回路が短絡状態になったことを検出する短絡検出部と、シリーズレギュレータ回路の過電圧を検出する過電圧検出部と、半導体集積回路装置内の過熱を検出する過熱検出部とを備えたものである。   In the semiconductor integrated circuit device of the present invention, the detection unit detects an overcurrent of the series regulator circuit, a short-circuit detection unit detects that the series regulator circuit is in a short-circuit state, and a series An overvoltage detection unit for detecting overvoltage of the regulator circuit and an overheat detection unit for detecting overheating in the semiconductor integrated circuit device are provided.

さらに、本発明の半導体集積回路装置は、前記短絡検出部が、シリーズレギュレータ回路から出力される電圧と基準電圧とを比較し、シリーズレギュレータ回路から出力される電圧が、基準電圧以下となった際に短絡状態と判断して検出信号を出力する比較部と、該比較部の出力部に接続され、低域周波数の検出信号のみを通過させるローパスフィルタとを備え、該ローパスフィルタは、比較部が検出した検出信号が、任意の時間以下であれば、制御部に検出信号を出力しないものである。   Furthermore, in the semiconductor integrated circuit device of the present invention, when the short-circuit detection unit compares the voltage output from the series regulator circuit with the reference voltage, and the voltage output from the series regulator circuit becomes equal to or lower than the reference voltage. A comparison unit that outputs a detection signal upon determining a short-circuit state, and a low-pass filter that is connected to the output unit of the comparison unit and passes only a detection signal of a low-frequency, and the low-pass filter includes: If the detected signal is less than or equal to an arbitrary time, the detection signal is not output to the control unit.

また、本発明の半導体集積回路装置は、前記短絡検出部が、ローパスフィルタを介して検出信号が出力された際に、外部から起動信号が入力されるまで、検出信号の信号状態を維持する状態維持部を備えたものである。   In the semiconductor integrated circuit device of the present invention, the short-circuit detection unit maintains the signal state of the detection signal until a start signal is input from the outside when the detection signal is output via the low-pass filter. A maintenance unit is provided.

さらに、本発明の半導体装置は、前記検出部が、シリーズレギュレータ回路が起動したことを検出する起動検出部を備え、制御部は、起動検出部が、シリーズレギュレータ回路が起動した際に出力する検出信号を出力した際に、任意の期間、シリーズレギュレータ回路に出力する入力電圧の電流制限を行うように電流調整部に対して制御信号を出力するものである。   Furthermore, in the semiconductor device of the present invention, the detection unit includes a start detection unit that detects that the series regulator circuit has started, and the control unit detects that the start detection unit outputs when the series regulator circuit starts. When a signal is output, a control signal is output to the current adjustment unit so as to limit the current of the input voltage output to the series regulator circuit for an arbitrary period.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)シリーズレギュレータ回路を単純化することができるので、安定した電源電圧を生成することができる。   (1) Since the series regulator circuit can be simplified, a stable power supply voltage can be generated.

(2)また、シリーズレギュレータ回路の保護動作を高精度に、且つ緻密に行うことができるのでの信頼性を向上させることができる。   (2) Further, since the protective operation of the series regulator circuit can be performed with high precision and precision, the reliability can be improved.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図1は、本発明の一実施の形態による電源ICの構成例を示すブロック図、図2は、図1の電源ICに設けられた入力電流調整部の回路構成例を示す説明図、図3は、図2の入力電流調整部に設けられたロジック部の出力状態、および各トランジスタの動作状態を示したテーブルである。   FIG. 1 is a block diagram showing a configuration example of a power supply IC according to an embodiment of the present invention, FIG. 2 is an explanatory diagram showing a circuit configuration example of an input current adjustment unit provided in the power supply IC of FIG. These are tables showing the output state of the logic unit provided in the input current adjusting unit of FIG. 2 and the operation state of each transistor.

本実施の形態において、電源IC(Integrated Circuit)1は、安定した電圧を生成して出力し、電源電圧として供給する電源生成用の半導体集積回路装置である。   In the present embodiment, a power supply IC (Integrated Circuit) 1 is a power generation semiconductor integrated circuit device that generates and outputs a stable voltage and supplies it as a power supply voltage.

電源IC1は、図1に示すように、入力電流調整部2、出力調整部3、レギュレーション用トランジスタ4、過電流検出部5、短絡検出部6、出力過電圧検出部7、温度検出部8、スタートアップタイマ9、UVLO(UnderVoltage LockOut)10、基準電圧生成部11、否定論理積回路12、インバータ12a、およびロジック部13からなる。   As shown in FIG. 1, the power supply IC 1 includes an input current adjustment unit 2, an output adjustment unit 3, a regulation transistor 4, an overcurrent detection unit 5, a short circuit detection unit 6, an output overvoltage detection unit 7, a temperature detection unit 8, and a startup. It comprises a timer 9, UVLO (UnderVoltage LockOut) 10, a reference voltage generator 11, a negative AND circuit 12, an inverter 12 a, and a logic unit 13.

また、入力電流調整部2、過電流検出部5、短絡検出部6、出力過電圧検出部7、温度検出部8、スタートアップタイマ9、およびロジック部13によって電流調整制御部が構成されている。さらに、出力調整部3とレギュレーション用トランジスタ4によってシリーズレギュレータ回路が構成されている。   In addition, the input current adjustment unit 2, overcurrent detection unit 5, short circuit detection unit 6, output overvoltage detection unit 7, temperature detection unit 8, startup timer 9, and logic unit 13 constitute a current adjustment control unit. Further, the output regulator 3 and the regulation transistor 4 constitute a series regulator circuit.

電流調整部となる入力電流調整部2は、制御部となるロジック部13の制御に基づいて、レギュレーション用トランジスタ4の入力される電流の調整を行う。出力調整部3は、レギュレーション用トランジスタ4の出力が一定となるように制御する。   The input current adjustment unit 2 serving as a current adjustment unit adjusts the current input to the regulation transistor 4 based on the control of the logic unit 13 serving as a control unit. The output adjustment unit 3 controls the output of the regulation transistor 4 to be constant.

出力調整部3は、抵抗3a,3b、静電容量素子3c、およびオペアンプ3dから構成されている。抵抗3aと抵抗3bとは、出力端子VOUTと基準電位VSSとの間に直列接続されている。   The output adjustment unit 3 includes resistors 3a and 3b, a capacitance element 3c, and an operational amplifier 3d. The resistors 3a and 3b are connected in series between the output terminal VOUT and the reference potential VSS.

オペアンプ3dの正(+)側入力端子には、抵抗3aと抵抗3bとによって分圧された電圧が入力されるように接続されている。静電容量素子3cの一方の接続部には、出力端子VOUTが接続されており、該静電容量素子3cの他方の接続部には、オペアンプ3dの正(+)側入力端子が接続されている。   The positive (+) side input terminal of the operational amplifier 3d is connected so that a voltage divided by the resistors 3a and 3b is input. The output terminal VOUT is connected to one connection part of the capacitive element 3c, and the positive (+) side input terminal of the operational amplifier 3d is connected to the other connection part of the capacitive element 3c. Yes.

また、オペアンプ3dの負(−)側入力端子には、基準電圧VREFが入力されるように接続されており、該オペアンプ3dの出力部からは、レギュレーション用トランジスタ4の出力制御を行う制御信号が出力される。   Further, the negative (−) side input terminal of the operational amplifier 3d is connected so that the reference voltage VREF is input, and a control signal for controlling the output of the regulation transistor 4 is output from the output section of the operational amplifier 3d. Is output.

レギュレーション用トランジスタ4は、出力調整部3から出力される制御信号に基づいて、任意の出力電圧を出力する。レギュレーション用トランジスタ4の一方の接続部には、入力電流調整部2の出力部が接続されており、該レギュレーション用トランジスタ4のゲートには、出力調整部3から出力される制御信号が入力されるように接続されている。   The regulation transistor 4 outputs an arbitrary output voltage based on the control signal output from the output adjustment unit 3. The output portion of the input current adjustment unit 2 is connected to one connection portion of the regulation transistor 4, and the control signal output from the output adjustment unit 3 is input to the gate of the regulation transistor 4. So connected.

レギュレーション用トランジスタ4の他方の接続部には、出力端子VOUTが接続されており、この出力端子VOUTが、電源IC1の出力部となる。   An output terminal VOUT is connected to the other connection portion of the regulation transistor 4, and this output terminal VOUT becomes an output portion of the power supply IC 1.

過電流検出部5は、電源IC1の電流値が任意の設定値以上になったことを検出し、過電流検出信号としてロジック部13に出力する。過電流検出部5は、レギュレーション用トランジスタ4とミラー回路構成をとるトランジスタ5a、トランジスタ5aのドレイン電流(レギュレーション用トランジスタ4のドレイン電流と相似)をドレイン電圧に変換するオペアンプ5bと抵抗5cトランジスタ5e、およびオペアンプ5dから構成されている。   The overcurrent detection unit 5 detects that the current value of the power supply IC 1 has exceeded an arbitrary set value, and outputs it to the logic unit 13 as an overcurrent detection signal. The overcurrent detector 5 includes a transistor 5a having a mirror circuit configuration with the regulation transistor 4, an operational amplifier 5b that converts the drain current of the transistor 5a (similar to the drain current of the regulation transistor 4) into a drain voltage, and a resistor 5c transistor 5e, And an operational amplifier 5d.

トランジスタ5aの一方の接続部には、入力電流調整部2の出力部が接続されており、該トランジスタ5aの他方の接続部には、トランジスタ5eの一方の接続部が接続されている。   The output portion of the input current adjusting unit 2 is connected to one connection portion of the transistor 5a, and one connection portion of the transistor 5e is connected to the other connection portion of the transistor 5a.

また、トランジスタ5aのゲートには、レギュレーション用トランジスタ4のゲートが接続されている。トランジスタ5eの他方の接続部には、抵抗5cの一方の接続部、およびオペアンプ5dの正(+)側入力端子がそれぞれ接続されている。抵抗5cの他方の接続部には、基準電位VSSが接続されている。   Further, the gate of the regulation transistor 4 is connected to the gate of the transistor 5a. One connection part of the resistor 5c and the positive (+) side input terminal of the operational amplifier 5d are connected to the other connection part of the transistor 5e. A reference potential VSS is connected to the other connection portion of the resistor 5c.

トランジスタ5eのゲートには、オペアンプ5bの出力部が接続されており、該オペアンプ5bの負(−)側入力端子には、トランジスタ5aとトランジスタ5eとの接続部が接続されている。オペアンプ5bの正(+)側入力端子には、レギュレーション用トランジスタ4の他方の接続部が接続されている。   The output portion of the operational amplifier 5b is connected to the gate of the transistor 5e, and the connection portion between the transistor 5a and the transistor 5e is connected to the negative (−) side input terminal of the operational amplifier 5b. The other connection portion of the regulation transistor 4 is connected to the positive (+) side input terminal of the operational amplifier 5b.

これにより、オペアンプ5dの正(+)側入力端子には、変換されたドレイン電圧が入力され、該オペアンプ5dの負(−)側入力端子には、基準電圧VREFが入力されるように接続されている。オペアンプ5dは、ドレイン電圧が基準電圧VREFよりも高くなると、過電流検出信号をロジック部13に出力する。   Thus, the converted drain voltage is input to the positive (+) side input terminal of the operational amplifier 5d, and the reference voltage VREF is input to the negative (−) side input terminal of the operational amplifier 5d. ing. The operational amplifier 5d outputs an overcurrent detection signal to the logic unit 13 when the drain voltage becomes higher than the reference voltage VREF.

短絡検出部6は、電源IC1の出力端子VOUTなどの短絡を検出し、短絡検出信号としてロジック部13に出力する。短絡検出部6は、比較部となるオペアンプ6a、ローパスフィルタ6b、否定論理和回路6c、フリップフロップ6d、ならびにインバータ6eから構成されている。   The short circuit detection unit 6 detects a short circuit of the output terminal VOUT of the power supply IC 1 and outputs it to the logic unit 13 as a short circuit detection signal. The short-circuit detection unit 6 includes an operational amplifier 6a, a low-pass filter 6b, a negative OR circuit 6c, a flip-flop 6d, and an inverter 6e serving as a comparison unit.

比較部となるオペアンプ6aの正(+)側入力端子には、出力端子VOUTが接続されており、該オペアンプ6aの負(−)側入力端子には、基準電圧VREFが入力されるように接続されている。   The output terminal VOUT is connected to the positive (+) side input terminal of the operational amplifier 6a serving as a comparison unit, and the reference voltage VREF is connected to the negative (−) side input terminal of the operational amplifier 6a. Has been.

オペアンプ6aの出力部には、ローパスフィルタ6bの入力部が接続されており、該ローパスフィルタ6bの出力部には、状態維持部を構成する否定論理和回路6cの一方の入力部が接続されている。   The input part of the low-pass filter 6b is connected to the output part of the operational amplifier 6a, and one input part of the negative OR circuit 6c constituting the state maintaining part is connected to the output part of the low-pass filter 6b. Yes.

否定論理和回路6cの他方の入力部には、否定論理積回路12の出力部が接続されており、該否定論理和回路6cの出力部には、状態維持部を構成するフリップフロップ6dのセット端子Sが接続されている。   The other input section of the NOR circuit 6c is connected to the output section of the NOR circuit 12, and the output section of the NOR circuit 6c is a set of flip-flops 6d constituting a state maintaining section. Terminal S is connected.

否定論理積回路12の一方の入力部には、外部接続されたマイクロコンピュータなどから起動信号CEが入力されるように接続されており、該否定論理積回路12の他方の入力部には、インバータ12aの出力部が接続されている。このインバータ12aの入力部には、UVLO10の出力部が接続されている。   One input portion of the NAND circuit 12 is connected so that a start signal CE is input from an externally connected microcomputer or the like, and an inverter is connected to the other input portion of the NAND circuit 12. The output unit 12a is connected. The output section of the UVLO 10 is connected to the input section of the inverter 12a.

また、フリップフロップ6dのリセット端子Rには、インバータ6eを介してセット端子入力の否定が入力される。ローパスフィルタ6bは、短時間で遷移する信号をカットする。よって、オペアンプ6aが瞬間的な短絡状態を検出しても、後段の否定論理和回路6cに出力されず、電源IC1に接続された半導体集積回路装置などのロジック回路が動作することによって、一時的に大電流などが流れても、短絡状態と判定する誤判定を防止することができる。   Further, the negation of the set terminal input is input to the reset terminal R of the flip-flop 6d through the inverter 6e. The low-pass filter 6b cuts a signal that transitions in a short time. Therefore, even if the operational amplifier 6a detects a momentary short-circuit state, it is not output to the negative OR circuit 6c at the subsequent stage, and a logic circuit such as a semiconductor integrated circuit device connected to the power supply IC1 operates to temporarily Even if a large current or the like flows in the circuit, it is possible to prevent an erroneous determination that the short circuit state is determined.

出力過電圧検出部7は、電源IC1の出力端子VOUTから出力される電圧が任意の電圧値以上になったことを検出し、過電圧検出信号としてロジック部13に出力する。出力過電圧検出部7は、オペアンプなどからなり、正(+)側入力端子に、基準電圧VREFが入力されるように接続されており、負(−)側入力端子には、出力端子VOUTの電圧を抵抗R1、R2によって分圧された分圧電圧が入力されるように接続されている。   The output overvoltage detection unit 7 detects that the voltage output from the output terminal VOUT of the power supply IC1 has exceeded an arbitrary voltage value, and outputs the detected voltage to the logic unit 13 as an overvoltage detection signal. The output overvoltage detection unit 7 is composed of an operational amplifier or the like, and is connected so that the reference voltage VREF is input to the positive (+) side input terminal, and the voltage of the output terminal VOUT is connected to the negative (−) side input terminal. Are divided so that the divided voltage is divided by the resistors R1 and R2.

温度検出部8は、電源IC1内部の温度を検出し、任意の温度以上になった際に過熱検出信号をロジック部13に出力する。起動検出部となるスタートアップタイマ9は、電源IC1の起動後、カウントアップを行い、任意時間が経過したことをロジック部13に知らせるタイマである。   The temperature detection unit 8 detects the temperature inside the power supply IC 1, and outputs an overheat detection signal to the logic unit 13 when the temperature exceeds an arbitrary temperature. The start-up timer 9 serving as a start-up detection unit is a timer that counts up after starting up the power supply IC 1 and notifies the logic unit 13 that an arbitrary time has elapsed.

UVLO10は、入力電圧VINが任意の電圧以下となると、動作を停止させる停止信号を出力する。ロジック部13は、電源IC1におけるすべての制御を司るとともに、入力電流調整部2に制御信号を出力し、レギュレーション用トランジスタ4に供給される電流が最適となるよう制御を行う。   The UVLO 10 outputs a stop signal for stopping the operation when the input voltage VIN becomes equal to or lower than an arbitrary voltage. The logic unit 13 controls all of the power supply IC 1 and outputs a control signal to the input current adjusting unit 2 so as to control the current supplied to the regulation transistor 4 to be optimum.

次に、入力電流調整部2の回路構成について、図2を用いて説明する。   Next, the circuit configuration of the input current adjusting unit 2 will be described with reference to FIG.

入力電流調整部2は、トランジスタ14〜20、および定電流源21,22から構成されている。トランジスタ14,15,16,17は、PチャネルMOS(Metal Oxide Semiconductor)からなり、トランジスタ18〜20は、NチャネルMOSからなる。   The input current adjustment unit 2 includes transistors 14 to 20 and constant current sources 21 and 22. Transistors 14, 15, 16, and 17 are P-channel MOS (Metal Oxide Semiconductor) transistors, and transistors 18 to 20 are N-channel MOS transistors.

トランジスタ14,15,17の一方の接続部には、電源が接続される入力端子VINがそれぞれ接続されている。入力電流調整用のトランジスタ14の他方の接続部には、レギュレーション用トランジスタ4の一方の入力部が接続されている。このトランジスタ14の他方の接続部が、入力電流調整部2の出力部となる。   An input terminal VIN to which a power source is connected is connected to one connection portion of the transistors 14, 15, and 17, respectively. One input portion of the regulation transistor 4 is connected to the other connection portion of the input current adjusting transistor 14. The other connection part of the transistor 14 serves as an output part of the input current adjusting part 2.

トランジスタ14のゲートには、トランジスタ15のゲート、トランジスタ17の他方の接続部、およびトランジスタ18の一方の接続部がそれぞれ接続されている。トランジスタ16,17の他方の接続部には、トランジスタ19,20の一方の接続部がそれぞれ接続されている。   The gate of the transistor 14 is connected to the gate of the transistor 15, the other connection portion of the transistor 17, and one connection portion of the transistor 18. One connection part of the transistors 19 and 20 is connected to the other connection part of the transistors 16 and 17, respectively.

また、トランジスタ19の他方の接続部は、定電流源21を介して基準電位VSSが接続されている。トランジスタ20の他方の接続部は、定電流源22を介して基準電位VSSが接続されており、トランジスタ18の他方の接続部には、基準電位VSSが接続されている。   Further, the reference potential VSS is connected to the other connection portion of the transistor 19 via the constant current source 21. The other connection portion of the transistor 20 is connected to the reference potential VSS via the constant current source 22, and the other connection portion of the transistor 18 is connected to the reference potential VSS.

トランジスタ16のゲートには、ロジック部13の出力端子G1が接続されており、トランジスタ17のゲートには、ロジック部13の出力端子G2が接続されている。トランジスタ18のゲートには、ロジック部13の出力端子G3が接続されており、トランジスタ19のゲートには、ロジック部13の出力端子G4が接続されている。トランジスタ20のゲートには、ロジック部13の出力端子G5が接続されている。   The output terminal G1 of the logic unit 13 is connected to the gate of the transistor 16, and the output terminal G2 of the logic unit 13 is connected to the gate of the transistor 17. The output terminal G3 of the logic unit 13 is connected to the gate of the transistor 18, and the output terminal G4 of the logic unit 13 is connected to the gate of the transistor 19. The output terminal G5 of the logic unit 13 is connected to the gate of the transistor 20.

次に、本実施の形態における入力電流調整部2の動作について、図1、図2、および図3を用いて説明する。   Next, the operation of the input current adjustment unit 2 in the present embodiment will be described with reference to FIG. 1, FIG. 2, and FIG.

図3は、各モード時におけるロジック部13の出力端子G1〜G5の出力状態、ならびにトランジスタ14〜20の動作状態を示したテーブルである。   FIG. 3 is a table showing the output states of the output terminals G1 to G5 of the logic unit 13 and the operating states of the transistors 14 to 20 in each mode.

始めに、電源IC1の起動時について説明する。   First, the startup time of the power supply IC 1 will be described.

まず、外部接続されたマイクロコンピュータなどから起動信号CEが入力されると、スタートアップタイマ9が動作し、任意の期間(たとえば、3ms程度以下)、スタート信号をロジック部13に出力する。ロジック部13は、スタート信号が入力されている間、図3の’起動時/CE投入時’に示すように、出力端子G1、G3,G5からLo信号をそれぞれ出力し、出力端子G2,G4からHi信号をそれぞれ出力する。   First, when a start signal CE is input from an externally connected microcomputer or the like, the start-up timer 9 operates and outputs a start signal to the logic unit 13 for an arbitrary period (for example, about 3 ms or less). While the start signal is being input, the logic unit 13 outputs Lo signals from the output terminals G1, G3, and G5, respectively, as shown in 'Startup / CE input' in FIG. 3, and the output terminals G2 and G4. To output Hi signals respectively.

それにより、トランジスタ16,19がONとなり、ミラー回路を構成したトランジスタ14,15に電流制限がかかるため、電源IC1の起動時に重い容量負荷があっても、突入電流を小さくすることができる。   Thereby, the transistors 16 and 19 are turned on, and current limitation is applied to the transistors 14 and 15 constituting the mirror circuit. Therefore, even if there is a heavy capacitive load when the power supply IC 1 is activated, the inrush current can be reduced.

その後、スタートアップタイマ9のスタート信号をロジック部13が反転すると、通常動作となる。この通常動作時においては、図3の’通常動作時’に示すように、ロジック部13は、出力端子G1〜G3からHi信号をそれぞれ出力し、出力端子G4,G5からLo信号をそれぞれ出力する。   Thereafter, when the logic unit 13 inverts the start signal of the start-up timer 9, normal operation is performed. In this normal operation, as shown in “normal operation” in FIG. 3, the logic unit 13 outputs Hi signals from the output terminals G1 to G3, and outputs Lo signals from the output terminals G4 and G5, respectively. .

よって、トランジスタ14,15,18がそれぞれONとなり、トランジスタ16,17,19,20がそれぞれOFFとなり、トランジスタ14は完全導通となって低抵抗状態となり、ほぼ電流制限されずにレギュレーション用トランジスタ4に供給される。   Therefore, the transistors 14, 15, and 18 are turned on, the transistors 16, 17, 19, and 20 are turned off, respectively, and the transistor 14 becomes completely conductive and becomes in a low resistance state. Supplied.

また、短絡検出部6が電源IC1の短絡を検出した場合、図3の’短絡保護時’に示すように、ロジック部13は、出力端子G1からHi信号を出力し、その他の出力端子G2〜G5からはLo信号をそれぞれ出力する。   When the short circuit detection unit 6 detects a short circuit of the power supply IC 1, the logic unit 13 outputs a Hi signal from the output terminal G 1 as shown in “Short circuit protection” in FIG. The Lo signal is output from G5.

それによって、トランジスタ17以外のトランジスタ14〜16,18〜20がOFFとなり、入力電流調整部2のレギュレーションが停止状態となる。   As a result, the transistors 14 to 16 and 18 to 20 other than the transistor 17 are turned off, and the regulation of the input current adjusting unit 2 is stopped.

前述したように、短絡検出部6には、ローパスフィルタ6bが設けられおり、過渡的に大電流がながれて出力電圧が低下した場合の短絡保護動作が抑制される構成となっている。   As described above, the short-circuit detection unit 6 is provided with the low-pass filter 6b, and is configured to suppress the short-circuit protection operation when the output voltage is lowered due to a transient large current flow.

一般に、電源ICなどのレギュレータ回路では、電流制限と短絡保護が同一のフォールドバック型になっているため、過渡的な電圧低下であっても出力回路の能力が著しく制限されることになるが、本実施の形態の構成では、電流制限と短絡保護を別々に動作させているために過渡特性が良好になる。   Generally, in a regulator circuit such as a power supply IC, since the current limit and the short circuit protection are the same foldback type, the capability of the output circuit is remarkably limited even with a transient voltage drop. In the configuration of the present embodiment, since the current limit and the short-circuit protection are operated separately, the transient characteristics are improved.

また、短絡保護が動作した場合には、外部接続されたマイクロコンピュータなどから起動信号CEなどを入力しない限り、短絡検出部6のフリップフロップ6dからは、短絡検出信号が出力され続けることになる。これにより、短絡保護時の自動復帰を防止することができる。   Further, when the short circuit protection is activated, the short circuit detection signal is continuously output from the flip-flop 6d of the short circuit detection unit 6 unless the activation signal CE is input from an externally connected microcomputer or the like. Thereby, the automatic return | restoration at the time of short circuit protection can be prevented.

次に、出力過電圧検出部7が過電圧を検出し、該出力過電圧検出7から出力された過電圧検出信号がロジック部13に入力されると、ロジック部13は、図3の’出力過電圧保護時’に示すように、短絡保護時と同様に、出力端子G1からHi信号を出力し、その他の出力端子G2〜G5からはLo信号をそれぞれ出力する。それによって、この場合も、入力電流調整部2のレギュレーションが停止状態となる。   Next, when the output overvoltage detection unit 7 detects an overvoltage and the overvoltage detection signal output from the output overvoltage detection 7 is input to the logic unit 13, the logic unit 13 performs “output overvoltage protection” in FIG. 3. As shown in Fig. 5, the Hi signal is output from the output terminal G1 and the Lo signal is output from the other output terminals G2 to G5, respectively, as in the case of short circuit protection. Thereby, also in this case, the regulation of the input current adjusting unit 2 is stopped.

トランジスタ4、および出力調整部3で構成されるシリーズレギュレータ回路の出力メインループは、負荷変動に対して、著しく低速であるため、出力電流が急激に減少すると、出力電圧が跳ね上がる現象が発生する。   Since the output main loop of the series regulator circuit composed of the transistor 4 and the output adjustment unit 3 is extremely slow with respect to the load fluctuation, a phenomenon in which the output voltage jumps occurs when the output current rapidly decreases.

このため負荷として出力につながっている半導体集積回路装置などのデバイスが破壊する可能性がある。しかし、本実施の形態のように、出力過電圧検出部7をメインループから切り離すことによって、高速な出力電圧の上昇の検出が可能となる。   For this reason, a device such as a semiconductor integrated circuit device connected to the output as a load may be destroyed. However, as described in the present embodiment, the output overvoltage detection unit 7 is disconnected from the main loop, so that the output voltage rise can be detected at high speed.

さらに、過電流検出部5が過電流を検出した場合、過電流検出信号がロジック部13に入力される。この過電流検出信号を受けて、ロジック部13は、図3の’出力過電流保護時’に示すように、出力端子G2,G5からHi信号をそれぞれ出力し、出力端子G1,G3,G4からはLo信号をそれぞれ出力する。それによって、トランジスタ16,19がONとなり、トランジスタ14(,15)が電流制限状態となる。   Further, when the overcurrent detection unit 5 detects an overcurrent, an overcurrent detection signal is input to the logic unit 13. In response to this overcurrent detection signal, the logic unit 13 outputs a Hi signal from each of the output terminals G2 and G5, and outputs from the output terminals G1, G3, and G4, as shown in “Output overcurrent protection” in FIG. Respectively output Lo signals. Thereby, the transistors 16 and 19 are turned on, and the transistor 14 (15) is in a current limiting state.

続いて、温度検出部8が、電源IC1の異常過熱を検出し、過熱検出信号をロジック部13に出力した場合、ロジック部13は、図3の’過熱保護時’に示すように、短絡保護時と同様に、出力端子G1からHi信号を出力し、その他の出力端子G2〜G5からはLo信号をそれぞれ出力する。それによって、この場合も、入力電流調整部2のレギュレーションが停止状態となる。   Subsequently, when the temperature detection unit 8 detects an abnormal overheat of the power supply IC 1 and outputs an overheat detection signal to the logic unit 13, the logic unit 13 performs short circuit protection as shown in “overheating protection” in FIG. 3. Similarly to the time, the Hi signal is output from the output terminal G1, and the Lo signal is output from the other output terminals G2 to G5. Thereby, also in this case, the regulation of the input current adjusting unit 2 is stopped.

それにより、本実施の形態によれば、レギュレーション用トランジスタ4の前段に設けた入力電流調整部2によって電流制限などの保護動作を行うので、出力メインループでの電流制限などを不要とすることができる。   Thus, according to the present embodiment, the protection operation such as current limitation is performed by the input current adjusting unit 2 provided in the previous stage of the regulation transistor 4, so that it is not necessary to limit the current in the output main loop. it can.

また、出力メインループでの電流制限が不要となることにより、出力メインループを構成するシリーズレギュレータ回路を単純化することができ、位相特性調整の自由度が増し、安定した動作を行うことができる。   In addition, since the current limitation in the output main loop is not required, the series regulator circuit constituting the output main loop can be simplified, the degree of freedom of phase characteristic adjustment is increased, and stable operation can be performed. .

さらに、出力メインループでの電流制限が不要となることにより、過電流、過電圧、短絡、ならびに過熱などの各種の検出や保護動作を高精度に、且つ緻密に行うことができるので、電源IC1の信頼性を向上させることができる。   Furthermore, since no current limitation is required in the output main loop, various detection and protection operations such as overcurrent, overvoltage, short circuit, and overheating can be performed with high precision and precision. Reliability can be improved.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、シリーズレギュレータ回路を用いた電源用ICなどの半導体集積回路装置に適している。   The present invention is suitable for a semiconductor integrated circuit device such as a power supply IC using a series regulator circuit.

本発明の一実施の形態による電源ICの構成例を示すブロック図である。It is a block diagram which shows the structural example of the power supply IC by one embodiment of this invention. 図1の電源ICに設けられた入力電流調整部の回路構成例を示す説明図である。FIG. 2 is an explanatory diagram illustrating a circuit configuration example of an input current adjusting unit provided in the power supply IC of FIG. 1. 図2の入力電流調整部に設けられたロジック部の出力状態、および各トランジスタの動作状態を示したテーブルである。3 is a table showing an output state of a logic unit provided in the input current adjustment unit of FIG. 2 and an operation state of each transistor.

符号の説明Explanation of symbols

1 電源IC
2 入力電流調整部
3 出力調整部
3a,3b 抵抗
3c 静電容量素子
3d オペアンプ
4 レギュレーション用トランジスタ
5 過電流検出部
5a トランジスタ
5b オペアンプ
5c 抵抗
5d オペアンプ
5e トランジスタ
6 短絡検出部
6a オペアンプ
6b ローパスフィルタ
6c 否定論理和回路
6d フリップフロップ
6e インバータ
7 出力過電圧検出部
8 温度検出部
9 スタートアップタイマ
10 UVLO
11 基準電圧生成部
12 否定論理積回路
12a インバータ
13 ロジック部
14〜20 トランジスタ
21,22 定電流源
1 Power supply IC
2 Input current adjustment unit 3 Output adjustment unit 3a, 3b Resistor 3c Capacitance element 3d Operational amplifier 4 Regulation transistor 5 Overcurrent detection unit 5a Transistor 5b Operational amplifier 5c Resistance 5d Operational amplifier 5e Transistor 6 Short-circuit detection unit 6a Operational amplifier 6b Low-pass filter 6c Negation OR circuit 6d Flip-flop 6e Inverter 7 Output overvoltage detector 8 Temperature detector 9 Start-up timer 10 UVLO
DESCRIPTION OF SYMBOLS 11 Reference voltage generation part 12 NAND circuit 12a Inverter 13 Logic part 14-20 Transistor 21, 22 Constant current source

Claims (6)

入力電圧をレギュレートし、任意の電源電圧を生成するシリーズレギュレータ回路と、
前記シリーズレギュレータ回路の前段に設けられ、検出信号に基づいて、前記シリーズレギュレータ回路に出力する入力電圧の電流調整を行う入力電流調整制御部とを備えたことを特徴とする半導体集積回路装置。
A series regulator circuit that regulates the input voltage and generates an arbitrary power supply voltage;
A semiconductor integrated circuit device comprising: an input current adjustment control unit provided in a preceding stage of the series regulator circuit and configured to adjust a current of an input voltage output to the series regulator circuit based on a detection signal.
請求項1記載の半導体集積回路装置において、
前記入力電流調整制御部は、
前記シリーズレギュレータ回路の保護動作が必要な際に検出信号を出力する検出部と、
前記検出部から出力された検出信号に基づいて、制御信号を出力する制御部と、
前記制御部の制御信号に基づいて、前記シリーズレギュレータ回路に出力する入力電圧の電流制限、または電流停止を行う電流調整部とよりなることを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 1.
The input current adjustment control unit
A detection unit that outputs a detection signal when a protective operation of the series regulator circuit is required;
A control unit that outputs a control signal based on the detection signal output from the detection unit;
A semiconductor integrated circuit device comprising: a current adjusting unit for limiting or stopping current of an input voltage output to the series regulator circuit based on a control signal of the control unit.
請求項2記載の半導体集積回路装置において、
前記検出部は、
前記シリーズレギュレータ回路の過電流を検出する過電流検出部と、
前記シリーズレギュレータ回路が短絡状態になったことを検出する短絡検出部と、
前記シリーズレギュレータ回路の過電圧を検出する過電圧検出部と、
前記半導体集積回路装置内の過熱を検出する過熱検出部とを備えたことを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 2.
The detector is
An overcurrent detector for detecting an overcurrent of the series regulator circuit;
A short-circuit detector for detecting that the series regulator circuit is in a short-circuit state;
An overvoltage detector for detecting an overvoltage of the series regulator circuit;
A semiconductor integrated circuit device comprising: an overheat detecting unit for detecting overheating in the semiconductor integrated circuit device.
請求項3記載の半導体集積回路装置において、
前記短絡検出部は、
前記シリーズレギュレータ回路から出力される電圧と基準電圧とを比較し、前記シリーズレギュレータ回路から出力される電圧が、基準電圧以下となった際に短絡状態と判断して検出信号を出力する比較部と、
前記比較部の出力部に接続され、低域周波数の検出信号のみを通過させるローパスフィルタとを備え、
前記ローパスフィルタは、
前記比較部が検出した検出信号が、任意の時間以下であれば、前記制御部に前記検出信号を出力しないことを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 3.
The short circuit detector is
A comparison unit that compares a voltage output from the series regulator circuit with a reference voltage, and outputs a detection signal by determining a short circuit state when the voltage output from the series regulator circuit is equal to or lower than the reference voltage; ,
A low-pass filter that is connected to the output unit of the comparison unit and passes only a low-frequency detection signal;
The low-pass filter is
The semiconductor integrated circuit device, wherein the detection signal is not output to the control unit if the detection signal detected by the comparison unit is an arbitrary time or less.
請求項4記載の半導体集積回路装置において、
前記短絡検出部は、
前記ローパスフィルタを介して前記検出信号が出力された際に、外部から起動信号が入力されるまで、前記検出信号の信号状態を維持する状態維持部を備えたこと特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 4.
The short circuit detector is
A semiconductor integrated circuit device comprising: a state maintaining unit that maintains a signal state of the detection signal until an activation signal is input from the outside when the detection signal is output through the low-pass filter.
請求項2または3記載の半導体集積回路装置において、
前記検出部は、
前記シリーズレギュレータ回路が起動したことを検出する起動検出部を備え、
前記制御部は、
前記起動検出部が、前記シリーズレギュレータ回路が起動した際に出力する検出信号を出力した際に、任意の期間、前記シリーズレギュレータ回路に出力する入力電圧の電流制限を行うように前記電流調整部に対して制御信号を出力することを特徴とする半導体集積回路装置。
The semiconductor integrated circuit device according to claim 2 or 3,
The detector is
A start detection unit that detects that the series regulator circuit has started,
The controller is
When the start detection unit outputs a detection signal output when the series regulator circuit is started, the current adjustment unit is configured to limit the input voltage output to the series regulator circuit for an arbitrary period. A semiconductor integrated circuit device that outputs a control signal.
JP2007281160A 2007-10-30 2007-10-30 Semiconductor integrated circuit device Pending JP2009110217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007281160A JP2009110217A (en) 2007-10-30 2007-10-30 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007281160A JP2009110217A (en) 2007-10-30 2007-10-30 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2009110217A true JP2009110217A (en) 2009-05-21

Family

ID=40778655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007281160A Pending JP2009110217A (en) 2007-10-30 2007-10-30 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2009110217A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211540A (en) * 2014-04-25 2015-11-24 ローム株式会社 Switching circuit, charging circuit and electronic apparatus using the same
US10315771B1 (en) 2017-12-08 2019-06-11 Ami Industries, Inc. Shape memory alloy lumbar support system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211540A (en) * 2014-04-25 2015-11-24 ローム株式会社 Switching circuit, charging circuit and electronic apparatus using the same
US10315771B1 (en) 2017-12-08 2019-06-11 Ami Industries, Inc. Shape memory alloy lumbar support system

Similar Documents

Publication Publication Date Title
TWI498702B (en) Voltage regulator
TWI585565B (en) Voltage regulator
CN108021170B (en) Voltage regulating circuit and control method thereof
JP6416638B2 (en) Voltage regulator
JP4591571B2 (en) Power supply
US7092226B2 (en) Constant-voltage power supply circuit
TWI489241B (en) Voltage regulator
JP2009232596A (en) Charging control circuit and semiconductor integrated circuit for charging control
JP2010152451A (en) Voltage regulator
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
JP2011061966A (en) Voltage regulator
JP2008052516A (en) Constant voltage circuit
JP2009146172A (en) Constant voltage circuit
US20120013367A1 (en) Power stage control circuit
TWI647557B (en) Load switching controller and method
JP2006317217A (en) Overheat detecting circuit
JP4146846B2 (en) Voltage regulator control method
JP2022044215A (en) Semiconductor integrated circuit for power supply
JP2006115594A (en) Malfunction preventing circuit
JP4319012B2 (en) Overcurrent protection circuit and voltage regulator
JP4820257B2 (en) Boost converter
JP4295289B2 (en) Reference power supply voltage circuit
JP2009110217A (en) Semiconductor integrated circuit device
JP2010282432A (en) Regulator circuit
US7170732B2 (en) Surge delay for current limiter

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20100528

Free format text: JAPANESE INTERMEDIATE CODE: A712