JP2009107905A - Manufacturing method of silicon wafer - Google Patents
Manufacturing method of silicon wafer Download PDFInfo
- Publication number
- JP2009107905A JP2009107905A JP2007284064A JP2007284064A JP2009107905A JP 2009107905 A JP2009107905 A JP 2009107905A JP 2007284064 A JP2007284064 A JP 2007284064A JP 2007284064 A JP2007284064 A JP 2007284064A JP 2009107905 A JP2009107905 A JP 2009107905A
- Authority
- JP
- Japan
- Prior art keywords
- damage
- substrate
- silicon wafer
- etching
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、シリコンウェーハの製造方法に関し、特に、短時間の熱処理によって注入したイオンの拡散を抑制しつつ、イオン注入によるダメージを効果的に除去できるシリコンウェーハの製造方法に関する。 The present invention relates to a method for manufacturing a silicon wafer, and more particularly to a method for manufacturing a silicon wafer capable of effectively removing damage caused by ion implantation while suppressing diffusion of ions implanted by a short-time heat treatment.
従来から、シリコン基板に不純物を拡散する方法として、イオン注入を用いた方法が広く行われている。しかしながら、イオン注入を用いた方法では、イオンを注入することによるシリコン基板表面付近のシリコン原子へのダメージが発生する可能性があり、このダメージにより、イオン注入後のシリコン基板上にエピタキシャル層を気相成長させた場合に、エピ成長に伴って、結晶欠陥がエピタキシャル層の表面まで伸びてしまい、この結果ウェーハ表面においてシリコン結晶欠陥の検出可能性があるという問題があった。
この問題を解決するために、従来から、シリコン基板へのイオン注入後に、イオン注入によるダメージを除去するための熱処理をウェーハにおこなう方法も広くおこなわれてきた。また、第1エピタキシャル層の表面にイオン注入用マスクを形成してイオン注入した後、第2エピタキシャル層を気相成長させるのに先立って結晶性回復ならびにキャリアの活性化のための熱処理を水素雰囲気中でおこなう技術が提案されている(例えば、特許文献1参照)。
In order to solve this problem, conventionally, a method of performing a heat treatment on a wafer to remove damage caused by ion implantation after ion implantation into a silicon substrate has been widely performed. Also, after forming an ion implantation mask on the surface of the first epitaxial layer and performing ion implantation, prior to vapor phase growth of the second epitaxial layer, a heat treatment for crystallinity recovery and carrier activation is performed in a hydrogen atmosphere. A technique to be performed therein has been proposed (see, for example, Patent Document 1).
しかしながら、シリコン基板へのイオン注入後に、イオン注入によるダメージを除去するための熱処理をおこなう方法では、熱処理によって、注入したイオンがシリコン基板中に拡散してしまい所望のデバイス特性が得られなくなるという問題があった。 However, in the method of performing heat treatment for removing damage caused by ion implantation after ion implantation into the silicon substrate, the implanted device diffuses into the silicon substrate due to the heat treatment, and the desired device characteristics cannot be obtained. was there.
本発明は、上記事情に鑑みてなされたものであり、注入したイオンの拡散を抑制しつつ、効果的に効率的よく注入ダメージを除去することができるシリコンウェーハの製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for producing a silicon wafer that can effectively and efficiently remove implantation damage while suppressing diffusion of implanted ions. And
上記課題を解決するために、本発明のシリコンウェーハの製造方法は、シリコン単結晶からなる基板上にイオン注入処理をおこなう注入工程と、
空孔注入効果を有するエッチングガス雰囲気で熱処理することによりイオン注入された前記基板上のイオン注入によるダメージを除去するために、基板表面をエッチングするダメージ除去工程と、
エピタキシャル成長によりエピタキシャル層を成膜するエピ工程と、を備えることを特徴とする。
上述したシリコンウェーハの製造方法においては、前記ダメージ除去工程におけるエッチング除去量が、前記基板に注入されたイオンの前記基板深さ方向分布における最大濃度位置となる深さRpに対して5〜120%の厚みとされることが好ましい。
上述したシリコンウェーハの製造方法においては、前記ダメージ除去工程における前記エッチングガス雰囲気が塩化水素ガスを含むものとされ、該塩化水素ガスの濃度が、1〜50%である方法とすることができる。
また、上述したシリコンウェーハの製造方法においては、前記ダメージ除去工程における処理時間が、30〜120秒である方法とすることができる。
上述したシリコンウェーハの製造方法においては、前記ダメージ除去工程における処理温度が、1000〜1210℃である方法とすることができる。
また、上述したシリコンウェーハの製造方法においては、前記注入工程の前に、イオン注入によるダメージから前記基板を保護する保護酸化膜を形成する保護膜形成工程を有する方法とすることができる。
In order to solve the above problems, a method for producing a silicon wafer of the present invention includes an implantation step of performing ion implantation on a substrate made of a silicon single crystal,
A damage removing step of etching the substrate surface in order to remove damage caused by ion implantation on the ion-implanted substrate by heat treatment in an etching gas atmosphere having a vacancy implantation effect;
An epitaxial step of forming an epitaxial layer by epitaxial growth.
In the silicon wafer manufacturing method described above, the etching removal amount in the damage removal step is 5 to 120% with respect to the depth Rp that is the maximum concentration position in the substrate depth direction distribution of ions implanted into the substrate. Preferably, the thickness is
In the above-described silicon wafer manufacturing method, the etching gas atmosphere in the damage removing step may include hydrogen chloride gas, and the concentration of the hydrogen chloride gas may be 1 to 50%.
Moreover, in the manufacturing method of the silicon wafer mentioned above, it can be set as the method whose processing time in the said damage removal process is 30 to 120 second.
In the manufacturing method of the silicon wafer mentioned above, it can be set as the method whose process temperature in the said damage removal process is 1000-1210 degreeC.
Moreover, in the manufacturing method of the silicon wafer mentioned above, it can be set as the method of having the protective film formation process which forms the protective oxide film which protects the said board | substrate from the damage by ion implantation before the said implantation process.
本発明のシリコンウェーハの製造方法によれば、空孔注入効果を有するエッチングガス雰囲気で熱処理することによって、イオン注入された前記基板上のイオン注入によるダメージを基板表面をエッチングすることで、基板のシリコンと同時にダメージも除去するダメージ除去工程を備えているので、エッチング除去によるダメージを含む基板表面領域除去に起因するダメージ除去効果に加え、空孔注入効果を有するエッチングガスにより基板の表面近傍を構成するシリコン単結晶中の空格子点(空孔)が増加して熱処理中のシリコン原子の再配置が促進されることに起因するダメージの除去効果をも得ることができる。
したがって、本発明のシリコンウェーハの製造方法は、熱処理によるダメージの除去効果が非常に優れている。このため、本発明のダメージ除去有工程後にエピ工程をおこなうことにより、欠陥のないエピタキシャルウェーハを得ることが可能となる。しかも、本発明のダメージ除去有工程とエピ工程とを同一のエピ成長炉内でおこなうこと、つまり、エピ成長炉に被処理基板をセットした状態で、エピ成長炉にエピタキシャル成長ガスを供給する前に本発明のエッチングガスを供給することのみにより、本発明のダメージ除去有工程後に連続してエピ工程をおこなうことが可能であり、これにより、極めて短い作業時間で低コストに高品質のエピタキシャルウェーハを得ることが可能となる。
According to the method for manufacturing a silicon wafer of the present invention, by performing heat treatment in an etching gas atmosphere having a vacancy injection effect, the substrate surface is etched for damage caused by ion implantation on the ion-implanted substrate. Since there is a damage removal process that removes damage at the same time as silicon, in addition to the damage removal effect due to the removal of the substrate surface area including damage due to etching removal, the vicinity of the substrate surface is constituted by etching gas having a hole injection effect The effect of removing damage caused by increasing the number of vacancies (vacancies) in the silicon single crystal to promote the rearrangement of silicon atoms during the heat treatment can be obtained.
Therefore, the method for producing a silicon wafer of the present invention is very excellent in the effect of removing damage by heat treatment. For this reason, it is possible to obtain an epitaxial wafer having no defect by performing the epi process after the damage removing process of the present invention. In addition, the damage removal process and the epi process of the present invention are performed in the same epi growth furnace, that is, before the epitaxial growth gas is supplied to the epi growth furnace with the substrate to be processed set in the epi growth furnace. By only supplying the etching gas of the present invention, it is possible to perform an epi process continuously after the damage removing process of the present invention, and thereby a high quality epitaxial wafer can be produced at a low cost in an extremely short working time. Can be obtained.
このように、本発明の製造方法では、熱処理によるダメージの除去効果が非常に優れているので、ダメージ除去工程におけるエッチング除去量を非常に少なくしても、イオン注入によるダメージを十分に除去できる。具体的には、ダメージ除去工程におけるエッチング除去量を、前記基板の深さ方向に対する注入されたイオンのガウス分布の最大濃度深さRpの5%〜120%の厚みとすることができ、好ましくは10〜100%、より好ましくは30〜50%、さらに好ましくは30〜40%の厚みとすることができる。エッチング除去量が上記最大濃度深さRpの5〜30〜50%程度と少ない場合には、エッチングガスとして塩化水素ガスを採用することが好ましく、この場合、例えば、窒素ガス中で熱処理することによりイオン注入によるダメージを除去する場合と比較して、熱処理時間を短くすることができるので、注入したイオンの拡散が少なくて済む。このため、基板中に所望のイオンの量でイオン注入された高品質なシリコンウェーハを実現できる。 As described above, in the manufacturing method of the present invention, the effect of removing the damage by the heat treatment is very excellent, so that the damage caused by the ion implantation can be sufficiently removed even if the amount of etching removal in the damage removing process is very small. Specifically, the etching removal amount in the damage removal step can be set to a thickness of 5% to 120% of the maximum concentration depth Rp of the Gaussian distribution of implanted ions in the depth direction of the substrate, preferably The thickness can be 10 to 100%, more preferably 30 to 50%, and still more preferably 30 to 40%. When the etching removal amount is as small as about 5 to 30 to 50% of the maximum concentration depth Rp, it is preferable to employ hydrogen chloride gas as the etching gas. In this case, for example, by heat treatment in nitrogen gas Compared with the case of removing damage due to ion implantation, the heat treatment time can be shortened, so that diffusion of implanted ions can be reduced. For this reason, it is possible to realize a high-quality silicon wafer in which ions are implanted into the substrate with a desired amount of ions.
このように、本発明のシリコンウェーハの製造方法によれば、基板中に所望のイオンの量でイオン注入されたものであって、しかも、製造されたシリコンウェーハ上にエピタキシャル層を成長させた場合に検出される結晶欠陥の原因となるイオン注入によるダメージの非常に少ない高品質なシリコンウェーハが得られる。よって、本発明によって製造されたシリコンウェーハを用いて製造されたデバイスは、所望のデバイス特性を有する高品質なものとなる。 Thus, according to the method for producing a silicon wafer of the present invention, when an ion is implanted into a substrate with a desired amount of ions, and an epitaxial layer is grown on the produced silicon wafer. Thus, a high-quality silicon wafer can be obtained, which is very little damaged by ion implantation that causes crystal defects detected in (1). Therefore, a device manufactured using the silicon wafer manufactured according to the present invention has a high quality having desired device characteristics.
本発明において、ダメージ除去工程におけるエッチング除去量が、最大濃度深さRpの5%未満である場合、イオン注入によるダメージを十分に除去できない。また、エッチング除去量が、多くなるのに伴ってダメージの除去効果は向上するが、熱処理時間や、エッチング除去により除去されるイオンの量が増大し、ドーパントとなるイオン量が減少する。そして、ダメージ除去工程におけるエッチング除去量が、最大濃度深さRpの120%を越える場合、熱処理後に残留するイオンの量が少なくなりすぎ、イオン注入処理をおこなったことによる効果を得にくくなる。また、エッチング除去量が最大濃度深さRpの120%を越える場合、熱処理時間を長くしなければならなくなり、注入したイオンの拡散を十分に抑制できなくなる恐れが生じる。
ここで、イオン注入したイオン(不純物)濃度は、基板厚さ(深さ)方向を横軸、イオン濃度を縦軸に取った場合、ガウス分布にしたがって分布することになる。したがって、最大濃度位置Rpは、ガウス分布の頂点が来る位置(深さ)となり、これは、イオン注入のエネルギーによって規定されるものである。
In the present invention, when the etching removal amount in the damage removal step is less than 5% of the maximum concentration depth Rp, damage due to ion implantation cannot be sufficiently removed. Further, as the amount of etching removal increases, the damage removal effect is improved, but the heat treatment time and the amount of ions removed by etching removal increase, and the amount of ions serving as a dopant decreases. When the etching removal amount in the damage removal step exceeds 120% of the maximum concentration depth Rp, the amount of ions remaining after the heat treatment becomes too small, and it becomes difficult to obtain the effect due to the ion implantation process. Further, if the etching removal amount exceeds 120% of the maximum concentration depth Rp, the heat treatment time must be lengthened, and there is a possibility that the diffusion of implanted ions cannot be sufficiently suppressed.
Here, the ion (impurity) concentration into which ions are implanted is distributed according to a Gaussian distribution when the substrate thickness (depth) direction is taken on the horizontal axis and the ion concentration is taken on the vertical axis. Therefore, the maximum concentration position Rp is a position (depth) at which the vertex of the Gaussian distribution comes, which is defined by the ion implantation energy.
また、上述したシリコンウェーハの製造方法において、エッチングガスとして塩化水素ガスを含む雰囲気中における前記塩化水素ガスの濃度を1〜50%とすることで、注入したイオンの拡散を抑制しつつダメージを除去することが可能となり、ダメージ除去工程におけるエッチング除去量を精度よく制御できる。塩化水素ガスを含む雰囲気中における前記塩化水素ガスの濃度が1%未満であると、エッチング速度が遅くなることによってエッチング除去量が不足して、イオン注入によるダメージを十分に除去できない可能性があるため好ましくない。また、エッチング速度が遅くなることによって熱処理時間を長くしなければならなくなり、処理時間が長くなることで不純物が拡散して所望の不純物濃度が維持できない可能性があり注入したイオンの拡散を十分に抑制できなくなる恐れが生じるため好ましくない。塩化水素ガスを含む雰囲気中における前記塩化水素ガスの濃度が50%を超えると、エッチング速度が速すぎてエッチング除去量の制御がしづらくなり、熱処理後に残留するイオンの量が所望の量にならない恐れが生じるとともに、基板表面が粗くなってしまう可能性と、これにともないエピ工程中にエピタキシャル層で結晶欠陥が派生する可能性があり好ましくない。 In the above-described silicon wafer manufacturing method, the concentration of the hydrogen chloride gas in an atmosphere containing hydrogen chloride gas as an etching gas is set to 1 to 50%, thereby removing damage while suppressing diffusion of implanted ions. Therefore, the etching removal amount in the damage removal process can be controlled with high accuracy. If the concentration of the hydrogen chloride gas in the atmosphere containing hydrogen chloride gas is less than 1%, the etching rate may be slowed to cause a shortage of etching removal, and damage due to ion implantation may not be sufficiently removed. Therefore, it is not preferable. In addition, since the etching rate becomes slow, the heat treatment time has to be lengthened, and because the treatment time becomes long, impurities may diffuse and the desired impurity concentration may not be maintained. This is not preferable because there is a possibility that it cannot be suppressed. If the concentration of the hydrogen chloride gas in an atmosphere containing hydrogen chloride gas exceeds 50%, the etching rate is too high to control the etching removal amount, and the amount of ions remaining after the heat treatment does not become a desired amount. In addition to fears, the surface of the substrate may become rough, and accordingly, crystal defects may be derived in the epitaxial layer during the epi process, which is not preferable.
また、上述したシリコンウェーハの製造方法において、熱処理の時間を30〜120秒とすることで、注入したイオンの拡散を抑制しつつ、ダメージ除去工程におけるエッチング除去量を精度よく制御できる。
熱処理の時間を30秒未満とした場合、エッチング除去量が不十分となり、イオン注入によるダメージを十分に除去できない恐れが生じる。また、熱処理の時間が120秒を超える場合、不純物が拡散してしまうことに加え、熱処理後に残留するイオンの量が少なくなりイオン注入処理をおこなったことによる効果が得られなくなる恐れがある。
Moreover, in the silicon wafer manufacturing method described above, by setting the heat treatment time to 30 to 120 seconds, it is possible to accurately control the etching removal amount in the damage removal step while suppressing the diffusion of the implanted ions.
If the heat treatment time is less than 30 seconds, the amount of etching removal becomes insufficient, and damage due to ion implantation may not be sufficiently removed. Further, when the heat treatment time exceeds 120 seconds, in addition to the diffusion of impurities, the amount of ions remaining after the heat treatment is reduced, and there is a possibility that the effect due to the ion implantation treatment cannot be obtained.
また、上述したシリコンウェーハの製造方法において、熱処理の温度を1000〜1210℃とすることで、注入したイオンの拡散を抑制しつつ、ダメージ除去工程におけるエッチング除去量を精度よく制御できる。
熱処理の温度を1000℃未満とした場合、エッチング速度が遅くなることによって、エッチング除去量が不足して、イオン注入によるダメージを十分に除去できない恐れが生じるため好ましくない。また、エッチング速度が遅くなることによって熱処理時間を長くしなければならなくなり、注入したイオンの拡散を十分に抑制できなくなる恐れが生じる。また、1210℃を越える熱処理の温度とした場合、熱処理中に基板を指示する部分付近にスリップが発生して基板表面までスリップが伸張して表面まで達する可能性があるとともに、スリップによって基板あるいはウェーハ強度が低下してしまう可能性があり好ましくない。
さらに、1220℃を越える温度とすることはスリップ発生、強度低下が著しくさらに好ましくなく、1250℃以上で熱処理することはない。
Moreover, in the silicon wafer manufacturing method described above, by setting the heat treatment temperature to 1000 to 1210 ° C., it is possible to accurately control the etching removal amount in the damage removal step while suppressing the diffusion of the implanted ions.
When the temperature of the heat treatment is less than 1000 ° C., the etching rate is slow, so that the amount of etching removal becomes insufficient, and damage due to ion implantation may not be sufficiently removed. Further, since the etching rate becomes slow, the heat treatment time has to be lengthened, and there is a possibility that the diffusion of implanted ions cannot be sufficiently suppressed. Further, when the heat treatment temperature exceeds 1210 ° C., slip may occur in the vicinity of the portion indicating the substrate during the heat treatment, the slip may extend to the substrate surface and reach the surface. The strength may decrease, which is not preferable.
Further, if the temperature exceeds 1220 ° C., slip generation and strength reduction are extremely unfavorable, and heat treatment is not performed at 1250 ° C. or higher.
また、上述したシリコンウェーハの製造方法において、注入工程の前に、イオン注入によるダメージから前記基板を保護する保護酸化膜を形成することで、イオン注入によるダメージを低減することができ、上記のダメージ除去効果に加えて、より一層イオン注入によるダメージの少ない高品質なシリコンウェーハが得られる。 In addition, in the above-described silicon wafer manufacturing method, by forming a protective oxide film that protects the substrate from damage caused by ion implantation before the implantation step, damage caused by ion implantation can be reduced. In addition to the removal effect, it is possible to obtain a high-quality silicon wafer with less damage due to ion implantation.
本発明によれば、注入したイオンの拡散を抑制しつつ、短時間で効果的に注入ダメージを除去することができるので、基板中に所望のイオンの量でイオン注入され、しかも、イオン注入によるダメージの非常に少ない高品質なシリコンウェーハを短い作業時間で低コストに得ることができる。 According to the present invention, since the implantation damage can be effectively removed in a short time while suppressing the diffusion of the implanted ions, the ions are implanted into the substrate with a desired amount of ions. A high-quality silicon wafer with very little damage can be obtained at a low cost in a short working time.
以下、図面を参照して本発明について詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.
「第1実施形態」
図1は、本発明のシリコンウェーハの製造方法の一例を説明するための工程断面図である。
本実施形態では、まず、保護膜形成工程として、図1(a)に示すように、熱処理炉内にシリコン単結晶からスライス、面取り、研削、エッチング、研磨等を経た基板1を設置し、熱処理炉内において基板1を熱酸化することにより、図1(b)に示すように、基板1の表裏面および側面全面上に保護酸化膜2を形成する。保護酸化膜2は、後述するようにイオン注入におけるダメージ削減効果を呈することが可能な厚さとされ、例えば、膜厚1〜3μm程度とすることができる。
ここで、保鼓膜形成工程は、バッチ式の炉などによっておこなうことができ、形成する保護酸化膜2の厚さにより、処理温度、処理時間を設定することができるが、例えば、1〜3μm程度の保護酸化膜を形成する場合には、大気中、1100°〜1210°程度1〜5時間の処理条件でおこなうことができる。
“First Embodiment”
FIG. 1 is a process cross-sectional view for explaining an example of the silicon wafer manufacturing method of the present invention.
In this embodiment, first, as shown in FIG. 1A, as a protective film forming step, a
Here, the drum insulation film formation step can be performed by a batch furnace or the like, and the treatment temperature and treatment time can be set depending on the thickness of the
次いで、注入工程として、イオンビーム発生装置を備えたイオン注入装置内において、図1(c)に示すように、保護酸化膜2上から基板1にイオン注入処理をおこない、基板1表面付近に拡散層3を形成する。この注入工程においてイオン注入される元素としては、例えば、形成される基板種類に対応して、p型基板の場合は、ボロンなどを、n型基板の場合は、砒素やリン、アンチモンなどを挙げることができる。
このときの、イオン注入のエネルギー、イオン注入量は、最終的に製造されるシリコンウェーハとして、どの程度の不純物濃度が、どの程度の深さに分布するものを製造するかによって規定される。
Next, as an implantation step, in the ion implantation apparatus equipped with the ion beam generator, as shown in FIG. 1C, the
The ion implantation energy and the amount of ion implantation at this time are defined by how much impurity concentration is distributed in what depth as a silicon wafer to be finally produced.
その後、保護膜除去工程として、図1(d)に示すように、フッ酸などで酸化シリコンを除去するウェットエッチングをおこない、基板1の表裏面および側面全面上の保護酸化膜2を全て除去して拡散層3を露出させる。ここで、フッ酸濃度、処理時間等の処理条件は、酸化膜を完全に除去することが可能であれば、適宜設定することができ、処理時間が冗長にならず、表面荒れ発生など、その他の好ましくない現象が発生しない範囲で適宜おこなうことができる。
なお、後工程であるエピ工程におけるオートドープ防止として、基板1における表面側にある酸化膜だけを除去し、裏面側と側面側は除去しないことも可能である。
Thereafter, as a protective film removing step, as shown in FIG. 1D, wet etching for removing silicon oxide with hydrofluoric acid or the like is performed, and the
In order to prevent auto-doping in the epi process, which is a subsequent process, it is possible to remove only the oxide film on the front surface side of the
なお、保護酸化膜2が膜厚0.5μ以下と薄い場合には、保護膜除去工程として、エピ成長炉においてこの処理をおこなうことも可能である。この場合には、エピ成長炉内で、次のダメージ除去工程の前に、水素ガス中による熱処理いわゆる水素ベーク等によりおこなう自然酸化膜除去と同様にすることができる。
この場合には、エピ成長炉内において上記のガス雰囲気となるようにガスを供給して、1100°〜1210°程度5〜100分の処理条件でおこなうことができる。処理条件としては、酸化膜の膜厚等に依存し、酸化膜を完全に除去することが可能であれば、この条件には限るものではなく、処理時間が冗長にならず、スリップ発生など、その他の好ましくない現象が発生しない範囲で適宜おこなうことができる。この場合、エピ成長炉内における処理だけで一連の工程をおこなうことができるので、作業時間を短縮することができる。
When the
In this case, the gas can be supplied in the epi-growth furnace so as to have the above gas atmosphere, and the processing can be performed under the processing conditions of about 1100 ° to 1210 ° for 5 to 100 minutes. As processing conditions, depending on the thickness of the oxide film, etc., as long as the oxide film can be completely removed, it is not limited to this condition. It can be appropriately performed within a range in which other undesirable phenomenon does not occur. In this case, since a series of steps can be performed only by the processing in the epi growth furnace, the working time can be shortened.
次いで、ダメージ除去工程として、図1(e)に示すように、エピ成長炉内において、空孔注入効果を有するエッチングガスである塩化水素ガスを含む雰囲気で熱処理することにより、イオン注入された基板1上のイオン注入によるダメージを除去する。
ダメージ除去工程においては、基板1表面から後述する深さ範囲とされる領域をエッチングすることによって、ダメージを含んだ基板表面領域が除去されることによるダメージ除去を直接的におこなうとともに、エッチングガスを空孔注入効果のあるガスとしたことによって、基板1の表面近傍を構成するシリコン単結晶中の空格子点(空孔)が増加して熱処理中にシリコン原子の再配置が促進されることによって、基板1表面から後述する深さ範囲までダメージを除去し、結果的に、エピタキシャル層を成長させた際に、エピタキシャル層表面に結晶欠陥がない状態にまでダメージを除去することが可能となる。
Next, as a damage removing step, as shown in FIG. 1 (e), an ion-implanted substrate is subjected to heat treatment in an atmosphere containing hydrogen chloride gas, which is an etching gas having a vacancy implantation effect, in an epi-growth furnace. Damage due to ion implantation on 1 is removed.
In the damage removing step, by etching a region having a depth range described later from the surface of the
本実施形態において、ダメージ除去工程でのエッチング取り代(除去量)、つまり、基板1厚さの深さ(厚さ)方向の減少量は、基板1の深さ方向に対する注入されたイオンのガウス分布の最大濃度深さRpの5〜120%、好ましくは10〜100%、より好ましくは30〜50%、さらに好ましくは30〜40%の厚みとなるように設定される。エッチング除去量の制御は、塩化水素ガスを含む雰囲気中における塩化水素ガスの濃度や、熱処理の時間、熱処理の温度を適宜調整することによっておこなうことができる。
塩化水素ガスを含む雰囲気中における前記塩化水素ガスの濃度は1〜50%とされることが望ましく、熱処理の時間は30〜120秒とされることが望ましく、熱処理の温度は1000〜1210℃とされることが望ましい。
なお、ダメージ除去工程でのエッチングガスを含む雰囲気は、酸素ガスをパージしたものとされ、塩化水素ガスの他に、例えば、水素ガスおよび/または不活性ガスを1〜50%含むものとされることができる。
In this embodiment, the etching allowance (removal amount) in the damage removal step, that is, the decrease amount of the thickness of the
The concentration of the hydrogen chloride gas in the atmosphere containing hydrogen chloride gas is preferably 1 to 50%, the heat treatment time is preferably 30 to 120 seconds, and the heat treatment temperature is 1000 to 1210 ° C. It is desirable that
The atmosphere containing the etching gas in the damage removing step is one in which oxygen gas is purged and contains, for example, 1 to 50% hydrogen gas and / or inert gas in addition to hydrogen chloride gas. be able to.
これにより、基板中に所望のイオン濃度・分布でイオン注入され、しかも、イオン注入によるダメージの除去されたシリコン基板1Aが得られる。
As a result, a
その後、エピ成長炉内において、エッチングガスの供給を停止し、シラン系などのエピタキシャル層成膜ガスを供給することにより、図1(f)に示すように、エピ成長工程として、得られたシリコン基板1A上に所定のエピタキシャル層4を成長させ、図1(g)に示すように、裏面及び側面の熱酸化膜2を除去することにより、エピタキシャル層4を備えたシリコンウェーハWを得ることができる。本実施形態においては、イオン注入によるダメージが非常に少ないシリコン基板1A上にエピタキシャル層4を成長させるので、エピタキシャル層4を成長させた場合に検出される結晶欠陥が非常に少ないシリコンウェーハを得ることが可能となる。
Thereafter, in the epi growth furnace, the supply of the etching gas is stopped, and an epitaxial layer forming gas such as a silane system is supplied. As shown in FIG. A predetermined epitaxial layer 4 is grown on the
なお、本発明は上述した例に限定されるものではなく、例えば、上述した実施形態においては、保護酸化膜2を設けてから注入工程をおこなったが、保護酸化膜2を設けなくてもよい。保護酸化膜2を設けない場合でも、本発明においては、ダメージ除去工程において十分にイオン注入によるダメージを除去することが可能となる。また、保護酸化膜2を設けない場合、製造工程を簡略化することができるとともに、熱処理の回数を少なくすることができる。
The present invention is not limited to the above-described example. For example, in the above-described embodiment, the implantation step is performed after the
「第2実施形態」
第2実施形態においては、上述した第1実施形態と異なる部分のみ説明し、重複する説明を省略する。上述した第1実施形態では、基板1の表面全面に拡散層3を形成する製造方法について説明したが、第2実施形態においては基板1の表面の一部に選択的に拡散層3を形成する製造方法について説明する。
“Second Embodiment”
In the second embodiment, only the parts different from the above-described first embodiment will be described, and redundant description will be omitted. In the first embodiment described above, the manufacturing method for forming the
図2は、本発明のシリコンウェーハの製造方法の他の例を説明するための工程断面図である。
本実施形態では、まず、図2(a)に示すように、シリコン単結晶からなる基板1を用意し、次いで、図2(b)に示すように、基板1表面上の全面にCVD法などにより二酸化珪素からなる酸化膜5を形成し、図2(c)に示すように、フォトリソグラフー法を用いて酸化膜5をパターニングして基板1の表面の一部を露出させる。
次いで、保護膜形成工程として、図2(d)に示すように、露出されている部分の基板1上に熱酸化膜からなる保護酸化膜2を形成し、図2(e)に示すように、第1実施形態と同様にして注入工程をおこなう。続いて、図2(f)に示すように、保護膜除去工程として、フッ酸などのエッチング液を用いて、保護酸化膜2および酸化膜5をエッチング除去する。その後、図2(g)に示すように、第1実施形態と同様にしてダメージ除去工程をおこなう。
FIG. 2 is a process sectional view for explaining another example of the method for producing a silicon wafer of the present invention.
In this embodiment, first, a
Next, as a protective film forming step, as shown in FIG. 2 (d), a
これにより、基板中の一部分の領域に所望のイオン分布・濃度で部分的にイオン注入され、しかも、イオン注入によるダメージの除去されたシリコン基板1A‘が得られる。
その後、図2(h)に示すように、第1実施形態と同様にしてエピ成長工程をおこなうことにより、エピタキシャル層4を備えたシリコンウェーハW‘を得ることができる。
本実施形態においては、イオン注入によるダメージが非常に少ないシリコン基板1A‘上にエピタキシャル層4を成長させるので、エピタキシャル層4を成長させた場合に検出される結晶欠陥が非常に少ないシリコンウェーハW’を得ることが可能となる。
As a result, a
Thereafter, as shown in FIG. 2H, the silicon wafer W ′ provided with the epitaxial layer 4 can be obtained by performing the epitaxial growth process in the same manner as in the first embodiment.
In the present embodiment, since the epitaxial layer 4 is grown on the
また、本発明において製造されたイオン注入されたシリコンウェーハは、シリコンウェーハ上にエピタキシャル層を成長させた場合に検出される結晶欠陥が非常に少なく、好ましいものであるが、シリコンウェーハ上にエピタキシャル層を成長させない場合、すなわち、シリコンウェーハ製造工程途中としてのダメージ除去工程をおこなう場合ではなく、シリコンウェーハ製造の最終工程としてダメージ除去工程をおこなう場合にも適応することができる。 In addition, the ion-implanted silicon wafer manufactured in the present invention is preferable because it has very few crystal defects detected when an epitaxial layer is grown on the silicon wafer. This is also applicable to the case where the damage removal step is performed as the final step of the silicon wafer manufacturing, not when the damage is not grown, that is, when the damage removal step is performed during the silicon wafer manufacturing step.
「実験例1〜実験例2」
以下に示す方法でエピタキシャルシリコンウェーハを製造した。
まず、エピ成長炉内にシリコン単結晶からなる基板1を設置し、基板1上に注入エネルギー70keV、注入量1×1015atoms/cm2でボロンをイオン注入する処理をおこない、拡散層3を形成した(注入工程)。そして、イオン注入された基板1の深さ方向に対する注入されたイオンのガウス分布を調べた。その結果を図3に示す。図3に示すように、基板1の深さ方向に対する注入されたイオンのガウス分布の最大濃度深さRpは0.3μmであった。
"Experimental Example 1-Experimental Example 2"
An epitaxial silicon wafer was manufactured by the following method.
First, a
次いで、表1に示す濃度の塩化水素ガスを含む水素雰囲気、表1に示す熱処理温度、処理時間で熱処理することにより、イオン注入された基板1上のイオン注入によるダメージをエッチング除去した(ダメージ除去工程)。
Next, the damage caused by ion implantation on the ion-implanted
そして、ダメージ除去工程におけるエッチング除去量を表1に示す。なお、ここでのエッチング除去量は、エッチング前後におけるエピタキシャル膜の膜厚変化(減少量)をFT−IR(フーリエ変換赤外分光分析装置)により測定することにより求めた。
また、ダメージ除去工程の熱処理後に残留する注入イオンの量を表1に示す。なお、ここでの注入イオンの量は、イオン注入時におけるイオン電流を測定することにより、あらかじめ求めた注入量に換算することで求めた。
Table 1 shows the etching removal amount in the damage removal step. The etching removal amount here was determined by measuring the change (reduction amount) in the thickness of the epitaxial film before and after the etching using FT-IR (Fourier transform infrared spectroscopic analyzer).
Table 1 shows the amount of implanted ions remaining after the heat treatment in the damage removing step. Here, the amount of implanted ions was determined by measuring the ion current at the time of ion implantation and converting it to a previously determined implantation amount.
ダメージ除去工程後、得られたシリコンウェーハ上に、エピ成長炉内において、以下に示すエピタキシャル条件でエピタキシャル層4を成長させることにより、エピタキシャルシリコンウェーハを得た。そして、得られたエピタキシャルシリコンウェーハの表面の結晶欠陥のうち、0.13μm以上の大きさのものを、ウェーハ表面にレーザー光を照射してその散乱光強度によってウェーハ表面の状態を観測するレーザー散乱計によって検出した。
その結果を表1に示す。
After the damage removing step, an epitaxial silicon wafer was obtained by growing the epitaxial layer 4 on the obtained silicon wafer in the epitaxial growth furnace under the following epitaxial conditions. Laser scattering is performed by irradiating the surface of the wafer with a laser beam having a size of 0.13 μm or more among the crystal defects on the surface of the obtained epitaxial silicon wafer and observing the state of the wafer surface by the intensity of the scattered light. Detected by meter.
The results are shown in Table 1.
「従来例」
以下に示す方法でエピタキシャルシリコンウェーハを製造した。
まず、実験例1と同様の基板1に、実験例1と同様にして注入工程をおこなった。その後、表1に示すように塩化水素ガスを含まない水素雰囲気で、実験例1と同様の熱処理温度、処理時間で熱処理をおこない、実験例1と同様にして熱処理におけるエッチング除去量と、熱処理後に残留する注入イオンの量とを求めた。その結果を表1に示す。
熱処理後、得られたシリコンウェーハ上に、実験例1と同様にしてエピタキシャル層を成長させることにより、エピタキシャルシリコンウェーハを得た。そして、得られたエピタキシャルシリコンウェーハの表面の結晶欠陥数を実験例1と同様にして検出した。その結果を表1に示す。
"Conventional example"
An epitaxial silicon wafer was manufactured by the following method.
First, an implantation process was performed in the same manner as in Experimental Example 1 on the
After the heat treatment, an epitaxial silicon wafer was obtained by growing an epitaxial layer on the obtained silicon wafer in the same manner as in Experimental Example 1. Then, the number of crystal defects on the surface of the obtained epitaxial silicon wafer was detected in the same manner as in Experimental Example 1. The results are shown in Table 1.
表1に示すように、ダメージ除去工程におけるエッチング除去量が最大濃度深さRpの5〜120%である実験例1〜実験例2では、結晶欠陥数が塩化水素ガスを含まない雰囲気で熱処理をおこなった従来例と比較して非常に少なくなっている。具体的には、欠陥数が従来例では1254個であるのに対し、実施例1では20個、実施例2では7個と非常に少ない結果となった。
また、エッチング除去量がRpの43%である実験例1では、熱処理後に残留する注入イオンの量は98%であり、ダメージ除去工程によって除去される注入イオンの量が非常に少ないことが確認できた。また、エッチング除去量がRpの117%である実験例2では、熱処理後に残留する注入イオンの量は23%であった。
As shown in Table 1, in Experimental Examples 1 to 2 in which the etching removal amount in the damage removing process is 5 to 120% of the maximum concentration depth Rp, the heat treatment is performed in an atmosphere in which the number of crystal defects does not include hydrogen chloride gas. This is much less than the conventional example. Specifically, the number of defects was 1254 in the conventional example, but 20 in Example 1 and 7 in Example 2.
In Experimental Example 1 where the etching removal amount is 43% of Rp, the amount of implanted ions remaining after the heat treatment is 98%, and it can be confirmed that the amount of implanted ions removed by the damage removal step is very small. It was. In Experimental Example 2 where the etching removal amount was 117% of Rp, the amount of implanted ions remaining after the heat treatment was 23%.
1…基板、2…保護酸化膜、3…拡散層、4…エピタキシャル層、5…酸化膜。
DESCRIPTION OF
Claims (6)
空孔注入効果を有するエッチングガス雰囲気で熱処理することによりイオン注入された前記基板上のイオン注入によるダメージを除去するために、基板表面をエッチングするダメージ除去工程と、
エピタキシャル成長によりエピタキシャル層を成膜するエピ工程と、を備えることを特徴とするシリコンウェーハの製造方法。 An implantation step of performing ion implantation on a substrate made of silicon single crystal;
A damage removing step of etching the substrate surface in order to remove damage caused by ion implantation on the ion-implanted substrate by heat treatment in an etching gas atmosphere having a vacancy implantation effect;
An epitaxial process for forming an epitaxial layer by epitaxial growth, and a method for producing a silicon wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007284064A JP2009107905A (en) | 2007-10-31 | 2007-10-31 | Manufacturing method of silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007284064A JP2009107905A (en) | 2007-10-31 | 2007-10-31 | Manufacturing method of silicon wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009107905A true JP2009107905A (en) | 2009-05-21 |
Family
ID=40776839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007284064A Pending JP2009107905A (en) | 2007-10-31 | 2007-10-31 | Manufacturing method of silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009107905A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079745A (en) * | 2010-09-30 | 2012-04-19 | Fujitsu Semiconductor Ltd | Method of manufacturing semiconductor device |
JP2015018960A (en) * | 2013-07-11 | 2015-01-29 | 三菱電機株式会社 | Semiconductor device manufacturing method |
JP2021103720A (en) * | 2019-12-25 | 2021-07-15 | 住友金属鉱山株式会社 | Epitaxial film growth wafer, epitaxial film growth method, removal method, and epitaxial wafer manufacturing method |
-
2007
- 2007-10-31 JP JP2007284064A patent/JP2009107905A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079745A (en) * | 2010-09-30 | 2012-04-19 | Fujitsu Semiconductor Ltd | Method of manufacturing semiconductor device |
JP2015018960A (en) * | 2013-07-11 | 2015-01-29 | 三菱電機株式会社 | Semiconductor device manufacturing method |
JP2021103720A (en) * | 2019-12-25 | 2021-07-15 | 住友金属鉱山株式会社 | Epitaxial film growth wafer, epitaxial film growth method, removal method, and epitaxial wafer manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7110204B2 (en) | Method for processing silicon wafers with intrinsic gettering and gate oxide integrity yield | |
US7563319B2 (en) | Manufacturing method of silicon wafer | |
JP2006270000A (en) | PROCESS FOR PRODUCING STRAINED Si-SOI SUBSTRATE AND STRAINED Si-SOI SUBSTRATE PRODUCED BY THAT METHOD | |
JP2005522879A (en) | A method to control the denuded zone depth in ideal oxygen-deposited silicon wafers | |
US10483128B2 (en) | Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer | |
TW201527609A (en) | Manufacturing method for epitaxial wafer and epitaxial wafer | |
JP5938969B2 (en) | Epitaxial wafer manufacturing method and solid-state imaging device manufacturing method | |
KR20070039175A (en) | Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same | |
CN110603350B (en) | Method for producing epitaxial silicon wafer and epitaxial silicon wafer | |
JP2009107905A (en) | Manufacturing method of silicon wafer | |
KR102129190B1 (en) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
WO2019082536A1 (en) | Method for heat-treating substrate | |
CN111279461B (en) | Semiconductor wafer composed of monocrystalline silicon | |
JP5906006B2 (en) | Silicon wafer manufacturing method | |
JP2010098284A (en) | Method for production of silicon wafer for epitaxial substrate, and method for production of epitaxial substrate | |
JP2006269999A (en) | PROCESS FOR PRODUCING STRAINED Si-SOI SUBSTRATE AND STRAINED Si-SOI SUBSTRATE PRODUCED BY THAT METHOD | |
CN112514036A (en) | Method for producing epitaxial silicon wafer and epitaxial silicon wafer | |
US20230243062A1 (en) | Silicon wafer and method for producing silicon wafer | |
WO2021166896A1 (en) | Method for manufacturing semiconductor silicon wafer | |
JP4442090B2 (en) | Manufacturing method of SOI substrate | |
JPS59119842A (en) | Manufacture of semiconductor device | |
JP2002009006A (en) | Diffused silicon wafer and its manufacturing method |