JP2009099605A

JP2009099605A - Semiconductor device

Info

Publication number: JP2009099605A
Application number: JP2007266911A
Authority: JP
Inventors: Koichiro Kishima; 公一朗木島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-10-12
Filing date: 2007-10-12
Publication date: 2009-05-07

Abstract

PROBLEM TO BE SOLVED: To guide light rays from an optical waveguide to a channel body of a transistor portion with efficiency while suppressing guide wave loss. SOLUTION: The semiconductor device has a semiconductor layer formed on a semiconductor substrate 11 with an insulating film 12 interposed therebetween and having a ridge structure portion made partially thick, an optical waveguide composed of a lengthwise partial region of the ridge structure portion and having a light path along the length, and a transistor portion constituted using the other lengthwise partial region of the ridge structure portion on the path of the optical waveguide. The channel body 16 of the transistor portion is formed continuously from the optical waveguide using the other lengthwise partial area of the ridge structure portion. Further, side wall portions 15C are formed on both side surfaces of the channel body 16 continuously from the optical waveguide. A drain region 15A and a source region 15B are formed in regions which are made less in film thickness than the ridge structure portion of the semiconductor layer and adjacent to the channel body. COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ＳＯＩ(Silicon On Insulator)基板を用いた半導体装置に関し、特に、リッジ導波路構造を有する半導体装置に関する。 The present invention relates to a semiconductor device using an SOI (Silicon On Insulator) substrate, and more particularly to a semiconductor device having a ridge waveguide structure.

近年、ＳＯＩ基板を用いた半導体装置が種々開発されている。図８は、ＳＯＩ基板の基本構造を示している。このＳＯＩ基板１８０は、半導体基板（シリコン基板）１８１上に、絶縁膜１８２を介して半導体層（シリコン単結晶層）１８３が形成された構造となっている。絶縁膜１８２は、例えばシリコン酸化膜による埋め込み酸化膜層（ＢＯＸ層（Buried Oxide layer））である。このＳＯＩ基板１８０は、周知のＳＩＭＯＸ(Separation by IMplanted OXygen)法や貼り合わせ法などで製造される。 In recent years, various semiconductor devices using an SOI substrate have been developed. FIG. 8 shows a basic structure of the SOI substrate. This SOI substrate 180 has a structure in which a semiconductor layer (silicon single crystal layer) 183 is formed on a semiconductor substrate (silicon substrate) 181 with an insulating film 182 interposed therebetween. The insulating film 182 is a buried oxide film layer (BOX layer (Buried Oxide layer)) made of, for example, a silicon oxide film. The SOI substrate 180 is manufactured by a well-known SIMOX (Separation by IMplanted OXygen) method or a bonding method.

図９は、図８に示したＳＯＩ基板１８０を用いて構成されたＭＯＳ（Metal-Oxide Semiconductor)トランジスタの基本構造を示している。このＭＯＳトランジスタは、ＳＯＩ基板１８０における半導体層１８３に、ソース領域１８８とドレイン領域１８９とチャネルボディ１９０とが形成されている。ソース領域１８８およびドレイン領域１８９はシリコンによるｎ＋型半導体層、チャネルボディ１９０はシリコンによるｐ−型半導体層とされている。また、チャネルボディ１９０の表面には、酸化膜によるゲート絶縁膜１８６を介して、ポリシリコンによるゲート電極１８７が形成されている。なお、図９において、ＶＧはゲート電圧、ＶＤはドレイン電圧、ＶＳはソース電圧を示す。 FIG. 9 shows a basic structure of a MOS (Metal-Oxide Semiconductor) transistor configured using the SOI substrate 180 shown in FIG. In this MOS transistor, a source region 188, a drain region 189, and a channel body 190 are formed in a semiconductor layer 183 on an SOI substrate 180. The source region 188 and the drain region 189 are n + type semiconductor layers made of silicon, and the channel body 190 is a p − type semiconductor layer made of silicon. A gate electrode 187 made of polysilicon is formed on the surface of the channel body 190 via a gate insulating film 186 made of an oxide film. In FIG. 9, VG represents a gate voltage, VD represents a drain voltage, and VS represents a source voltage.

図１０は、図８に示したＳＯＩ基板１８０を用いて構成されたリッジ型の光導波路の構成例を示している。これは、ＳＯＩ基板１８０における半導体層１８３をエッチング等により加工して部分的に肉厚とされたリッジ構造としたものである。このリッジ構造部分が光導波路１８４となっている。ここで、シリコン材料は屈折率が３．５近くあるため、例えばシリコン材料をコアとし、シリコン酸化膜をクラッドとすることで、コアとクラッドとの間で高い屈折率差が得られ、光が屈折率の高いコアの部分に導波される。従って、リッジ構造部分を構成する半導体層１８３をシリコン材料で構成してコアとし、その下層の絶縁膜１８２をシリコン材料よりも低い屈折率のシリコン酸化膜で構成してクラッドとすることで、コアであるリッジ構造部分の光導波路１８４に光が導波される。なお、図１０において、光導波路１８４は紙面に垂直な方向に延在することで、例えば直線状に光の経路が形成されている。なお、シリコン材料は、１１００ｎｍ以上の波長に対して透明性を有していることから、例えば幹線系の光通信に用いられている１３００ｎｍ帯あるいは１５５０ｎｍ帯の光を光導波路に導波させることができるので、これらの波長を用いた光通信部品として期待されている。シリコン材料を光通信部品として用いるための研究として、波長フィルタ部品、光受光素子、および光アンプ部品などさまざまな研究がなされている。 FIG. 10 shows a configuration example of a ridge-type optical waveguide configured using the SOI substrate 180 shown in FIG. This is a ridge structure in which the semiconductor layer 183 in the SOI substrate 180 is processed by etching or the like to be partially thickened. This ridge structure portion is an optical waveguide 184. Here, since the refractive index of the silicon material is close to 3.5, for example, by using the silicon material as the core and the silicon oxide film as the cladding, a high refractive index difference is obtained between the core and the cladding, and the light is transmitted. It is guided to the core part having a high refractive index. Therefore, the semiconductor layer 183 constituting the ridge structure portion is made of a silicon material to be a core, and the underlying insulating film 182 is made of a silicon oxide film having a refractive index lower than that of the silicon material to be a cladding. The light is guided to the optical waveguide 184 of the ridge structure portion. In FIG. 10, the optical waveguide 184 extends in a direction perpendicular to the paper surface, so that, for example, a light path is formed linearly. Since the silicon material is transparent with respect to a wavelength of 1100 nm or more, for example, 1300 nm band or 1550 nm band light used for trunk optical communication can be guided to the optical waveguide. Therefore, it is expected as an optical communication component using these wavelengths. As research for using silicon materials as optical communication parts, various researches such as wavelength filter parts, light receiving elements, and optical amplifier parts have been conducted.

ここで、特許文献１には、図１０に示したようなリッジ型の光導波路を用いてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）としてのＭＯＳトランジスタを構成した半導体装置の発明が開示されている。ＭＩＳＦＥＴでは、光導波路を光が導波する際に生じるＴＰＡ(Two Photon Absorption：２光子吸収）現象により発生するキャリアが検知される。ＭＩＳＦＥＴは、通常のＣＭＯＳプロセスをそのまま適用して作製できるため、光導波路で導波される光の検出を低コストで達成できる。 Here, Patent Document 1 discloses an invention of a semiconductor device in which a MOS transistor as a MISFET (Metal Insulator Semiconductor Field Effect Transistor) is configured by using a ridge type optical waveguide as shown in FIG. In the MISFET, carriers generated by a TPA (Two Photon Absorption) phenomenon that occurs when light is guided through an optical waveguide are detected. Since the MISFET can be manufactured by applying a normal CMOS process as it is, detection of light guided by the optical waveguide can be achieved at a low cost.

図１１は、リッジ型の光導波路に受光素子１８５としてのＭＯＳトランジスタを形成した半導体装置の一構成例を示している。また、図１２は他の構成例を示している。図１１および図１２において、図８ないし図１０に示した構造に対応する部分には、同一の符号を付している。図１１に示した構成例は、図１０に示した光導波路１８４の長手方向（光の経路方向）に、受光素子１８５を形成したものである。一方、図１２に示した他の構成例は、図１０に示した光導波路１８４の長手方向に直交する方向（幅方向）に、受光素子１８５を形成したものである。図１１および図１２のいずれの構成例においても、光導波路１８４が形成されたリッジ構造部分に、受光素子１８５としてのＭＯＳトランジスタにおけるソース領域１８８と、ドレイン領域１８９と、チャネルボディ１９０とが形成されている。図１１および図１２に示した受光素子１８５は、光導波路１８４を導波してきた光を検出するものである。より詳しくは、ＴＰＡ現象により発生するキャリアをチャネルボディ１９０に蓄積し、その蓄積量を検出することにより、光の有無を検出するものである。 FIG. 11 shows a configuration example of a semiconductor device in which a MOS transistor as the light receiving element 185 is formed in a ridge type optical waveguide. FIG. 12 shows another configuration example. In FIG. 11 and FIG. 12, portions corresponding to the structures shown in FIG. 8 to FIG. In the configuration example shown in FIG. 11, a light receiving element 185 is formed in the longitudinal direction (light path direction) of the optical waveguide 184 shown in FIG. 10. On the other hand, in another configuration example shown in FIG. 12, the light receiving element 185 is formed in a direction (width direction) orthogonal to the longitudinal direction of the optical waveguide 184 shown in FIG. 11 and 12, the source region 188, the drain region 189, and the channel body 190 in the MOS transistor as the light receiving element 185 are formed in the ridge structure portion where the optical waveguide 184 is formed. ing. The light receiving element 185 shown in FIGS. 11 and 12 detects light guided through the optical waveguide 184. More specifically, the presence or absence of light is detected by accumulating carriers generated by the TPA phenomenon in the channel body 190 and detecting the accumulation amount.

特開２００７−１４９７９０号公報JP 2007-149790 A

しかしながら、図９、図１１および図１２に示したトランジスタ構造では、チャネルボディ１９０と、ソース領域１８８およびドレイン領域１８９とが、同一の厚さを持つ同一の半導体層内（同一面内に）に並列的に形成されている。特に、図１１および図１２に示したトランジスタ構造の場合、光を蓄積するチャネルボディ１９０のみならず、ソース領域１８８およびドレイン領域１８９も、光導波路１８４が形成されたリッジ構造部分に形成されている。このため、導波された光がトランジスタ部分においてチャネルボディ１９０に必ずしも効率的に導波されず、基板の面内方向に散逸しやすい構造となっている。また、ｎ型半導体層（ソース領域１８８およびドレイン領域１８９）において、光が吸収される割合が大きい構造となっている。このため、導波損失が大きく、光の利用効率の点ではまだ改善の余地がある構造といえる。 However, in the transistor structure shown in FIGS. 9, 11, and 12, the channel body 190, the source region 188, and the drain region 189 are in the same semiconductor layer (in the same plane) having the same thickness. They are formed in parallel. In particular, in the case of the transistor structure shown in FIGS. 11 and 12, not only the channel body 190 for storing light, but also the source region 188 and the drain region 189 are formed in the ridge structure portion where the optical waveguide 184 is formed. . For this reason, the guided light is not necessarily efficiently guided to the channel body 190 in the transistor portion, and is easily dissipated in the in-plane direction of the substrate. In addition, the n-type semiconductor layer (the source region 188 and the drain region 189) has a structure in which the ratio of light absorption is large. For this reason, it can be said that the waveguide loss is large and there is still room for improvement in terms of light utilization efficiency.

本発明はかかる問題点に鑑みてなされたもので、その目的は、導波損失を抑え、光導波路からの光を効率的にトランジスタ部のチャネルボディに導くことができるようにした半導体装置を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a semiconductor device capable of suppressing waveguide loss and efficiently guiding light from the optical waveguide to the channel body of the transistor portion. There is to do.

本発明の半導体装置は、半導体基板と、半導体基板上に絶縁膜を介して形成され、部分的に肉厚とされたリッジ構造部分を有する半導体層と、リッジ構造部分の長手方向の一部の領域によって構成され、その長手方向が光の経路とされた光導波路と、光導波路の経路上においてリッジ構造部分の長手方向の他の一部の領域を用いて構成されたトランジスタ部とを備えたものである。そして、トランジスタ部が、リッジ構造部分の長手方向の他の一部の領域を用いて、光導波路の経路方向に形成されたチャネルボディと、リッジ構造部分の長手方向の他の一部の領域を用いて、形状的に光導波路の側面に連続するように、チャネルボディの両側面に形成された側壁部と、半導体層におけるリッジ構造部分よりも薄い膜厚とされた領域であって、チャネルボディに隣接する一方の領域に形成されたドレイン領域と、半導体層におけるリッジ構造部分よりも薄い膜厚とされた領域であって、チャネルボディに隣接する他方の領域に形成されたソース領域とを有するものである。 A semiconductor device of the present invention includes a semiconductor substrate, a semiconductor layer formed on the semiconductor substrate via an insulating film and having a partially thick ridge structure portion, and a part of the ridge structure portion in the longitudinal direction. And an optical waveguide having a longitudinal direction as an optical path, and a transistor portion configured by using another partial area in the longitudinal direction of the ridge structure portion on the optical waveguide path. Is. Then, the transistor portion uses another part of the ridge structure part in the longitudinal direction to form a channel body formed in the optical waveguide path direction and another part of the ridge structure part in the longitudinal direction. A side wall portion formed on both side surfaces of the channel body so as to be continuous with the side surface of the optical waveguide, and a region having a thickness smaller than that of the ridge structure portion in the semiconductor layer. A drain region formed in one region adjacent to the semiconductor layer, and a source region formed in the other region adjacent to the channel body and having a thickness smaller than that of the ridge structure portion in the semiconductor layer. Is.

本発明の半導体装置では、トランジスタ部のチャネルボディが半導体層における肉厚のリッジ構造部分に形成されると共に、ソース領域およびドレイン領域が半導体層におけるリッジ構造部分よりも薄い膜厚部分に形成され、かつ、形状的に光導波路の側面に連続するようにチャネルボディの両側面に側壁部が形成されている。これにより、チャネルボディとソース領域およびドレイン領域とが同一面内に並列的に形成されている構造に比べて、導波された光が基板の面内方向に散逸することが抑制される。また、導波された光がソース領域およびドレイン領域で吸収される量が抑えられる。これにより、導波損失が抑えられ、光導波路からの光が効率的にトランジスタ部のチャネルボディに導かれる。 In the semiconductor device of the present invention, the channel body of the transistor portion is formed in the thick ridge structure portion in the semiconductor layer, and the source region and the drain region are formed in a thickness portion thinner than the ridge structure portion in the semiconductor layer, And the side wall part is formed in the both sides | surfaces of a channel body so that it may continue in shape to the side surface of an optical waveguide in shape. As a result, compared to a structure in which the channel body and the source and drain regions are formed in parallel in the same plane, the guided light is suppressed from being scattered in the in-plane direction of the substrate. Further, the amount of guided light absorbed by the source region and the drain region is suppressed. Thereby, waveguide loss is suppressed, and light from the optical waveguide is efficiently guided to the channel body of the transistor portion.

本発明の半導体装置によれば、トランジスタ部のチャネルボディを半導体層における肉厚のリッジ構造部分に形成すると共に、ソース領域およびドレイン領域を半導体層におけるリッジ構造部分よりも薄い膜厚部分に形成し、かつ、形状的に光導波路の側面に連続するようにチャネルボディの両側面に側壁部を形成するようにしたので、導波された光が基板の面内方向に散逸することを抑制できると共に、光がソース領域およびドレイン領域で吸収される量を抑えることができる。これにより、導波損失を抑え、光導波路からの光を効率的にトランジスタ部のチャネルボディに導くことができる。 According to the semiconductor device of the present invention, the channel body of the transistor portion is formed in the thick ridge structure portion in the semiconductor layer, and the source region and the drain region are formed in a thickness portion thinner than the ridge structure portion in the semiconductor layer. In addition, since the side wall portions are formed on both side surfaces of the channel body so as to be continuous with the side surface of the optical waveguide in shape, it is possible to suppress the guided light from being scattered in the in-plane direction of the substrate. The amount of light absorbed in the source region and the drain region can be suppressed. As a result, waveguide loss can be suppressed, and light from the optical waveguide can be efficiently guided to the channel body of the transistor portion.

以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１は、本発明の一実施の形態に係る半導体装置におけるトランジスタ部分の基本構造を示している。図２は、この半導体装置における光導波路部分の構成を示している。図３は、この半導体装置の全体構成を上部層の一部を省いて示したものである。図４は、この半導体装置におけるトランジスタ部分に端子電極を設けた場合の構成例を示している。なお、図３におけるＡＡ線の断面が図１および図４に対応し、ＢＢ線の断面が図２に対応している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 shows a basic structure of a transistor portion in a semiconductor device according to an embodiment of the present invention. FIG. 2 shows the configuration of the optical waveguide portion in this semiconductor device. FIG. 3 shows the overall configuration of this semiconductor device with a portion of the upper layer omitted. FIG. 4 shows a configuration example in which a terminal electrode is provided in a transistor portion in this semiconductor device. 3 corresponds to FIGS. 1 and 4, and the cross section of the BB line corresponds to FIG. 2.

この半導体装置は、ＳＯＩ基板（図８参照）を加工して製造されるものであり、半導体基板（シリコン基板）１１と、半導体基板１１上に絶縁膜１２を介して形成された半導体層（シリコン単結晶層）１３とを備えている。絶縁膜１２は、例えばシリコン酸化膜による埋め込み酸化膜層（ＢＯＸ層）である。半導体層１３は、部分的に肉厚とされたリッジ構造部分１０を有している。図３に示したようにリッジ構造部分１０の長手方向の一部の領域によって図２に示した断面構造の光導波路１４が構成され、その長手方向が光の経路とされている。また、光導波路１４の経路上において、リッジ構造部分１０の長手方向の他の一部の領域を用いて、図１に示した断面構造のトランジスタ部（ＭＯＳトランジスタ）が構成されている。トランジスタ部は、局部酸化技術（ＬＯＣＯＳ：Local. Oxidation of Silicon）による素子分離層２６によって素子分離されている。 This semiconductor device is manufactured by processing an SOI substrate (see FIG. 8). A semiconductor substrate (silicon substrate) 11 and a semiconductor layer (silicon) formed on the semiconductor substrate 11 with an insulating film 12 interposed therebetween. Single crystal layer) 13. The insulating film 12 is a buried oxide film layer (BOX layer) made of, for example, a silicon oxide film. The semiconductor layer 13 has a ridge structure portion 10 that is partially thickened. As shown in FIG. 3, the optical waveguide 14 having the cross-sectional structure shown in FIG. 2 is constituted by a partial region in the longitudinal direction of the ridge structure portion 10, and the longitudinal direction thereof is used as a light path. Further, on the path of the optical waveguide 14, the transistor part (MOS transistor) having the cross-sectional structure shown in FIG. 1 is configured by using another part of the ridge structure portion 10 in the longitudinal direction. The transistor part is isolated by an element isolation layer 26 using a local oxidation technique (LOCOS: Local Oxidation of Silicon).

この半導体装置において、リッジ構造部分１０のうち光導波路１４の構造は従来と同様である。この半導体装置は、トランジスタ部の構造が従来とは異なる特徴的な部分となっている。 In this semiconductor device, the structure of the optical waveguide 14 in the ridge structure portion 10 is the same as the conventional one. In this semiconductor device, the structure of the transistor portion is a characteristic portion different from the conventional one.

トランジスタ部は、図１に示したように、ドレイン領域１５Ａと、ソース領域１５Ｂと、これらドレイン領域１５Ａおよびソース領域１５Ｂの間に配置されたチャネルボディ１６とを有している。ドレイン領域１５Ａおよびソース領域１５Ｂはシリコンによるｎ＋型半導体層、チャネルボディ１６はシリコンによるｐ−型半導体層とされている。チャネルボディ１６の表面には、ゲート絶縁膜（ゲート酸化膜）２１を介して、ゲート電極（ポリシリコン電極）２２が形成されている。なお、図１において、ＶＧはゲート電圧、ＶＤはドレイン電圧、ＶＳはソース電圧を示す。 As shown in FIG. 1, the transistor portion includes a drain region 15A, a source region 15B, and a channel body 16 disposed between the drain region 15A and the source region 15B. The drain region 15A and the source region 15B are n + type semiconductor layers made of silicon, and the channel body 16 is a p − type semiconductor layer made of silicon. A gate electrode (polysilicon electrode) 22 is formed on the surface of the channel body 16 via a gate insulating film (gate oxide film) 21. In FIG. 1, VG represents a gate voltage, VD represents a drain voltage, and VS represents a source voltage.

チャネルボディ１６は、図３に示したように、リッジ構造部分１０の長手方向の他の（光導波路１４とは異なる）一部の領域を用いて、光導波路１４の経路方向に形成されている。なお、図３の構成例では、チャネルボディ１６がリッジ構造部分１０以外の領域にも形成されているが、これは、外部との導通を図るためのコンタクトホール２４Ｃを形成するためである。ＭＯＳトランジスタを構成する基本構造としては、少なくともリッジ構造部分１０にのみチャネルボディ１６が設けられていれば良い。チャネルボディ１６の両側面には側壁部１５Ｃが形成されている。側壁部１５Ｃは、リッジ構造部分１０の長手方向の他の一部の領域を用いて、形状的に光導波路１４の側面に連続するように形成されている。より詳しくは、チャネルボディ１６とその両側面に形成された側壁部１５とを合わせた全体での幅方向の断面形状（図１参照）が、光導波路１４の幅方向の断面形状（図２参照）と同一形状とされている。側壁部１５Ｃは、ドレイン領域１５Ａおよびソース領域１５Ｂと同様のシリコンによるｎ＋型半導体層で形成されている。 As shown in FIG. 3, the channel body 16 is formed in the path direction of the optical waveguide 14 using a part of the ridge structure portion 10 other than the longitudinal direction (different from the optical waveguide 14). . In the configuration example of FIG. 3, the channel body 16 is also formed in a region other than the ridge structure portion 10 for the purpose of forming a contact hole 24C for electrical conduction with the outside. As a basic structure constituting the MOS transistor, it is sufficient that the channel body 16 is provided only at least in the ridge structure portion 10. Side wall portions 15 C are formed on both side surfaces of the channel body 16. The side wall portion 15 C is formed so as to be continuous with the side surface of the optical waveguide 14 in a shape by using another partial region in the longitudinal direction of the ridge structure portion 10. More specifically, the cross-sectional shape in the width direction (see FIG. 1) of the entire channel body 16 and the side wall portions 15 formed on both side surfaces thereof is the cross-sectional shape in the width direction of the optical waveguide 14 (see FIG. 2). ) And the same shape. Sidewall portion 15C is formed of an n + type semiconductor layer made of silicon similar to drain region 15A and source region 15B.

ドレイン領域１５Ａは、半導体層１３におけるリッジ構造部分１０よりも薄い膜厚とされた領域であって、チャネルボディ１６に隣接する一方の領域（図１の例ではチャネルボディ１６に対して右側の領域）に形成されている。ソース領域１５Ｂは、半導体層１３におけるリッジ構造部分１０よりも薄い膜厚とされた領域であって、チャネルボディ１６に隣接する他方の領域（図１の例ではチャネルボディ１６に対して左側の領域）に形成されている。なお、ドレイン領域１５Ａおよびソース領域１５Ｂは、光導波路１４から導波されてきた光が基板の面内方向に散逸することを抑制するために、チャネルボディ１６の厚さに対して十分に薄くすることが好ましいが、あまり薄くしてしまうと、トランジスタとしてのオン抵抗を上昇させてしまい、検出感度を低下させてしまう。従って、所望とする検出感度が得られる範囲内で膜厚を薄くすることが好ましい。 The drain region 15A is a region of the semiconductor layer 13 that is thinner than the ridge structure portion 10 and is adjacent to the channel body 16 (in the example of FIG. 1, the region on the right side of the channel body 16). ). The source region 15B is a region having a thickness smaller than that of the ridge structure portion 10 in the semiconductor layer 13, and is the other region adjacent to the channel body 16 (the region on the left side with respect to the channel body 16 in the example of FIG. 1). ). The drain region 15A and the source region 15B are made sufficiently thin with respect to the thickness of the channel body 16 in order to prevent the light guided from the optical waveguide 14 from being scattered in the in-plane direction of the substrate. Although it is preferable, if it is made too thin, the on-resistance as a transistor is increased and the detection sensitivity is decreased. Therefore, it is preferable to reduce the film thickness within a range where desired detection sensitivity can be obtained.

なお、この半導体装置において、上面の領域（光導波路１４およびトランジスタ部も含む全体）には全体的に、図４に示したように酸化膜によるパッシベーション膜２３が設けられていても良い。そして、パッシベーション膜２３におけるドレイン領域１５Ａおよびソース領域１５Ｂに対応する位置にコンタクトホール２４Ａ，２４Ｂが形成され、コンタクトホール２４Ａ，２４Ｂを介して、端子電極としてドレイン電極２５Ａおよびソース電極２５Ｂが形成されていても良い。 In this semiconductor device, a passivation film 23 made of an oxide film as a whole may be provided in the upper surface region (including the optical waveguide 14 and the transistor portion as a whole) as shown in FIG. Then, contact holes 24A and 24B are formed at positions corresponding to the drain region 15A and the source region 15B in the passivation film 23, and a drain electrode 25A and a source electrode 25B are formed as terminal electrodes via the contact holes 24A and 24B. May be.

図５は、本実施の形態に係る半導体装置が適用されるデバイスの一例として、ＳＯＣ（System On Chip）デバイス１００を示している。このＳＯＣデバイス１００は、２個のＣＰＵ（Central Processing Unit）１０１Ａ，１０１Ｂと、ＤＲＡＭ（Dynamic Random Access Memory）１０２と、ＲＯＭ（Read Only Memory）１０３と、ロジックＩＣ１０４と、アナログＩＣ１０５と、シリアルＩ／Ｆ（インタフェース）ユニット１０６と、パラレルＩ／Ｆユニット１０７と、光ポート１０８とを備えたシステムＬＳＩ（Large Scale Integrated circuit）である。このＳＯＣデバイス１００の光ポート１０８には外部との通信のために光ファイバ１１０が接続されている。 FIG. 5 shows an SOC (System On Chip) device 100 as an example of a device to which the semiconductor device according to the present embodiment is applied. The SOC device 100 includes two CPUs (Central Processing Units) 101A and 101B, a DRAM (Dynamic Random Access Memory) 102, a ROM (Read Only Memory) 103, a logic IC 104, an analog IC 105, and a serial I / O. A system LSI (Large Scale Integrated circuit) including an F (interface) unit 106, a parallel I / F unit 107, and an optical port 108. An optical fiber 110 is connected to the optical port 108 of the SOC device 100 for communication with the outside.

このＳＯＣデバイス１００は、ＳＯＩ基板を用いて形成されている。このＳＯＣデバイス１００では、例えばＣＰＵ１０１ＡとＣＰＵ１０１Ｂとの間で光通信が行われる。例えば、この光通信を行うためのデバイスとして、本実施の形態に係る半導体装置を用いることができる。 The SOC device 100 is formed using an SOI substrate. In the SOC device 100, for example, optical communication is performed between the CPU 101A and the CPU 101B. For example, the semiconductor device according to this embodiment can be used as a device for performing this optical communication.

この半導体装置では、リッジ構造部分１０のうち光導波路１４（図２）の部分をシリコンで構成してコアとし、その下層の絶縁膜１２をシリコンよりも低い屈折率のシリコン酸化膜で構成してクラッドとすることで、コアである光導波路１４に光が導波される。光導波路１４の経路方向に配置されたトランジスタ部（図１）は受光素子として機能し、その光導波路１４を導波してきた光を検出する。より詳しくは、トランジスタ部では、ＴＰＡ現象により発生するキャリアをチャネルボディ１６に蓄積し、その蓄積量を検出することにより、光の有無を検出する。 In this semiconductor device, the optical waveguide 14 (FIG. 2) portion of the ridge structure portion 10 is made of silicon to form a core, and the underlying insulating film 12 is made of a silicon oxide film having a refractive index lower than that of silicon. By using the cladding, light is guided to the optical waveguide 14 that is the core. The transistor portion (FIG. 1) arranged in the path direction of the optical waveguide 14 functions as a light receiving element, and detects light guided through the optical waveguide 14. More specifically, in the transistor portion, carriers generated by the TPA phenomenon are accumulated in the channel body 16 and the presence or absence of light is detected by detecting the accumulated amount.

ここで、本実施の形態に係る半導体装置では、トランジスタ部のチャネルボディ１６が半導体層１３における肉厚のリッジ構造部分１０に形成されると共に、ドレイン領域１５Ａおよびソース領域１５Ｂがリッジ構造部分１０よりも薄い膜厚部分に形成され、かつ、形状的に光導波路１４の側面に連続するようにチャネルボディの両側面に側壁部１５Ｃが形成されている。これにより、チャネルボディ１６とドレイン領域１５Ａおよびソース領域１５Ｂとが同一面内に並列的に形成されている構造（図９、図１１および図１２参照）に比べて、導波された光が基板の面内方向に散逸することが抑制される。また、導波された光がドレイン領域１５Ａおよびソース領域１５Ｂで吸収される量が抑えられる。これにより、導波損失が抑えられ、光導波路１４からの光が効率的にトランジスタ部のチャネルボディ１６に導かれる。 Here, in the semiconductor device according to the present embodiment, the channel body 16 of the transistor portion is formed in the thick ridge structure portion 10 in the semiconductor layer 13, and the drain region 15 A and the source region 15 B are formed from the ridge structure portion 10. Side wall portions 15C are formed on both side surfaces of the channel body so as to be formed in a thin film thickness portion and to be continuous with the side surfaces of the optical waveguide 14 in terms of shape. As a result, the guided light is transmitted to the substrate as compared with the structure in which the channel body 16 and the drain region 15A and the source region 15B are formed in parallel in the same plane (see FIGS. 9, 11, and 12). Dissipation in the in-plane direction is suppressed. Further, the amount of the guided light absorbed by the drain region 15A and the source region 15B is suppressed. As a result, the waveguide loss is suppressed, and the light from the optical waveguide 14 is efficiently guided to the channel body 16 of the transistor portion.

次に、図６（Ａ）〜（Ｄ）および図７（Ａ）〜（Ｄ）を参照して、この半導体装置の製造方法を説明する。なお、以下では図４に示したトランジスタ構造を有する半導体装置の製造方法を説明する。 Next, with reference to FIGS. 6A to 6D and FIGS. 7A to 7D, a method for manufacturing the semiconductor device will be described. Hereinafter, a method for manufacturing a semiconductor device having the transistor structure shown in FIG. 4 will be described.

まず、図６（Ａ）に示したように、低ドープのＳＯＩ基板に対して、半導体層１３をエッチング等により加工することにより、光導波路１４およびトランジスタ部（チャネルボディ１６および側壁部１５Ｃに対応する部分）となるリッジ構造部分１０を形成する。このリッジ構造部分１０の形成後に、ＬＯＣＯＳによる素子分離層２６（図３参照）を形成する。リッジ構造部分１０の形状は例えば、図６（Ａ）に示したように、全体厚（絶縁膜１２からの高さ）が０．７μｍ、幅が１．５μｍ、肉厚部の高さ（段差）が０．３μｍとなるように形成する。 First, as shown in FIG. 6A, the semiconductor layer 13 is processed by etching or the like with respect to a lightly doped SOI substrate so as to correspond to the optical waveguide 14 and the transistor portion (the channel body 16 and the side wall portion 15C). Ridge structure portion 10 is formed. After the formation of the ridge structure portion 10, an element isolation layer 26 (see FIG. 3) is formed by LOCOS. The shape of the ridge structure portion 10 is, for example, as shown in FIG. 6A, the overall thickness (height from the insulating film 12) is 0.7 μm, the width is 1.5 μm, and the height of the thick portion (step) ) Is 0.3 μm.

次に、図６（Ｂ）に示したように、半導体層１３におけるトランジスタ部（チャネルボディ１６および側壁部１５Ｃ、ならびにドレイン領域１５Ａおよびソース領域１５Ｂ）となる領域全体にｐ型不純物をドープする。これは、例えばトランジスタ部となる領域以外の部分にｐ型不純物がドープされないよう、レジストによるパターニングを行った後、不純物のイオンを注入し、アニール処理を行うことで形成する。 Next, as shown in FIG. 6B, p-type impurities are doped in the entire region of the semiconductor layer 13 which becomes the transistor portion (the channel body 16 and the side wall portion 15C, and the drain region 15A and the source region 15B). This is formed, for example, by patterning with a resist so that a portion other than a region to be a transistor portion is not doped, and then implanting impurity ions and performing an annealing process.

次に、図６（Ｃ）に示したように、チャネルボディ１６に対応するリッジ構造部分１０の表面に、酸化膜よりなるゲート絶縁膜２１とポリシリコンよりなるゲート電極２２とを連続的に形成する。これは例えば、レジストを用いたパターニングとエッチング加工により形成する。ゲート電極２２の形状は例えば、図６（Ｃ）に示したように、リッジ構造部分１０の幅１．５μｍに対して、その幅よりも小さい幅、例えば１．０μｍとなるように形成する。 Next, as shown in FIG. 6C, a gate insulating film 21 made of an oxide film and a gate electrode 22 made of polysilicon are successively formed on the surface of the ridge structure portion 10 corresponding to the channel body 16. To do. This is formed, for example, by patterning using a resist and etching. For example, as shown in FIG. 6C, the gate electrode 22 is formed so as to have a width smaller than the width of the ridge structure portion 10 of 1.5 μm, for example, 1.0 μm.

次に、図６（Ｄ）に示したように、ゲート電極２２を保護するために酸化膜よりなるゲート保護膜３１を形成する。そして、図７（Ａ）に示したように、トランジスタ部における側壁部１５Ｃ、ならびにドレイン領域１５Ａおよびソース領域１５Ｂとなる領域に、ｎ型不純物をドープする。これは、例えば対象となる領域以外の部分にｎ型不純物がドープされないよう、レジストによるパターニングを行った後、不純物のイオンを注入し、アニール処理を行うことで形成する。 Next, as shown in FIG. 6D, a gate protective film 31 made of an oxide film is formed to protect the gate electrode 22. Then, as shown in FIG. 7A, an n-type impurity is doped into the side wall portion 15C in the transistor portion and the regions to be the drain region 15A and the source region 15B. This is formed, for example, by patterning with a resist so that the n-type impurity is not doped in a portion other than the target region, and then implanting impurity ions and performing an annealing process.

次に、図７（Ｂ）に示したように、この半導体装置における上面の領域（光導波路１４およびトランジスタ部も含む全体）に全体的に、シリコン酸化膜によるパッシベーション膜２３を形成する。パッシベーション膜２３の膜厚は例えば、図７（Ｂ）に示したように０．５μｍ程度に形成する。 Next, as shown in FIG. 7B, a passivation film 23 made of a silicon oxide film is formed over the entire upper surface region (including the optical waveguide 14 and the transistor portion) of the semiconductor device. The thickness of the passivation film 23 is, for example, about 0.5 μm as shown in FIG.

次に、図７（Ｃ）に示したように、パッシベーション膜２３におけるドレイン領域１５Ａおよびソース領域１５Ｂに対応する位置にコンタクトホール２４Ａ，２４Ｂを形成する。最後に、図７（Ｄ）に示したように、コンタクトホール２４Ａ，２４Ｂを介して端子電極としてドレイン電極２５Ａおよびソース電極２５Ｂを形成する。なお、図７（Ｃ），図７（Ｄ）には図示していないがゲート部分のコンタクトホール２４Ｃ（図３参照）も形成し、その部分にもゲート端子電極を形成する。 Next, as shown in FIG. 7C, contact holes 24A and 24B are formed in the passivation film 23 at positions corresponding to the drain region 15A and the source region 15B. Finally, as shown in FIG. 7D, the drain electrode 25A and the source electrode 25B are formed as terminal electrodes through the contact holes 24A and 24B. Although not shown in FIGS. 7C and 7D, a contact hole 24C (see FIG. 3) in the gate portion is also formed, and a gate terminal electrode is also formed in that portion.

なお、各部の不純物のドープ量は、例えば以下のようにすると良い。
トランジスタ部のチャネルボディ１６のドープ量ｐ− １．０×１０¹⁷／ｃｍ³
トランジスタ部のソース領域１５Ｂのドープ量ｎ＋＋１．０×１０¹⁹／ｃｍ³
トランジスタ部以外の領域（光導波路１４の形成領域）ｐ− １．０×１０¹⁵／ｃｍ³
トランジスタ部のドレイン領域１５Ａのドープ量ｎ＋＋１．０×１０¹⁹／ｃｍ³ For example, the amount of impurities doped in each part may be as follows.
Doping amount of channel body 16 of transistor part p-1.0 × 10 ¹⁷ / cm ³
Doping amount of source region 15B of transistor portion n ++ 1.0 × 10 ¹⁹ / cm ³
Region other than transistor portion (region where optical waveguide 14 is formed) p-1.0 × 10 ¹⁵ / cm ³
Doping amount of drain region 15A of transistor portion n ++ 1.0 × 10 ¹⁹ / cm ³

以上説明したように、本実施の形態に係る半導体装置によれば、トランジスタ部のチャネルボディ１６を半導体層１３における肉厚のリッジ構造部分１０に形成すると共に、ドレイン領域１５Ａおよびソース領域１５Ｂをリッジ構造部分１０よりも薄い膜厚部分に形成し、かつ、形状的に光導波路１４の側面に連続するようにチャネルボディ１６の両側面に側壁部１５Ｃを形成するようにしたので、導波された光が基板の面内方向に散逸することを抑制できると共に、光がドレイン領域１５Ａおよびソース領域１５Ｂで吸収される量を抑えることができる。これにより、導波損失を抑え、光導波路１４からの光を効率的にトランジスタ部のチャネルボディ１６に導くことができる。 As described above, according to the semiconductor device of the present embodiment, the channel body 16 of the transistor portion is formed in the thick ridge structure portion 10 in the semiconductor layer 13, and the drain region 15A and the source region 15B are formed in the ridge. Since the side wall portions 15C are formed on both side surfaces of the channel body 16 so as to be formed in a film thickness portion thinner than the structure portion 10 and to be continuous with the side surface of the optical waveguide 14 in terms of shape. Light can be prevented from being scattered in the in-plane direction of the substrate, and the amount of light absorbed by the drain region 15A and the source region 15B can be suppressed. Thereby, waveguide loss can be suppressed and light from the optical waveguide 14 can be efficiently guided to the channel body 16 of the transistor portion.

本発明の一実施の形態に係る半導体装置におけるトランジスタ部分の基本構造を示す断面図である。It is sectional drawing which shows the basic structure of the transistor part in the semiconductor device which concerns on one embodiment of this invention. 本発明の一実施の形態に係る半導体装置における光導波路部分の構成を示す断面図である。It is sectional drawing which shows the structure of the optical waveguide part in the semiconductor device which concerns on one embodiment of this invention. 本発明の一実施の形態に係る半導体装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the semiconductor device which concerns on one embodiment of this invention. 本発明の一実施の形態に係る半導体装置における端子電極を含むトランジスタ部分の構成を示す断面図である。It is sectional drawing which shows the structure of the transistor part containing the terminal electrode in the semiconductor device which concerns on one embodiment of this invention. 本発明の一実施の形態に係る半導体装置が適用されるデバイスの一例を示すブロック図である。It is a block diagram which shows an example of the device with which the semiconductor device which concerns on one embodiment of this invention is applied. 本発明の一実施の形態に係る半導体装置の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the semiconductor device which concerns on one embodiment of this invention. 図６に続く製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process following FIG. ＳＯＩ基板の基本構造を示す断面図である。It is sectional drawing which shows the basic structure of an SOI substrate. ＳＯＩ基板を用いたＭＯＳトランジスタの基本構造を示す断面図である。It is sectional drawing which shows the basic structure of the MOS transistor using an SOI substrate. ＳＯＩ基板を用いたリッジ型の光導波路の構成例を示す断面図である。It is sectional drawing which shows the structural example of the ridge type | mold optical waveguide using an SOI substrate. リッジ型の光導波路にＭＯＳトランジスタを形成した半導体装置の一構成例を示す断面図である。It is sectional drawing which shows one structural example of the semiconductor device which formed the MOS transistor in the ridge type | mold optical waveguide. リッジ型の光導波路にＭＯＳトランジスタを形成した半導体装置の他の構成例を示す断面図である。It is sectional drawing which shows the other structural example of the semiconductor device which formed the MOS transistor in the ridge type optical waveguide.

Explanation of symbols

１１…半導体基板（シリコン基板）、１２…絶縁膜（シリコン酸化膜）、１３…半導体層（シリコン単結晶層）、１４…光導波路、１５Ａ…ドレイン領域（ｎ＋型半導体層）、１５Ｂ…ソース領域（ｎ＋型半導体層）、１５Ｃ…側壁部、１６…チャネルボディ（ｐ−型半導体層）、２１…ゲート絶縁膜（ゲート酸化膜）、２２…ゲート電極（ポリシリコン電極）、２３…パッシベーション膜（酸化膜）、２４Ａ，２４Ｂ，２４Ｃ…コンタクトホール，２５Ａ…ドレイン電極、２５Ｂ…ソース電極、２６…素子分離層。 DESCRIPTION OF SYMBOLS 11 ... Semiconductor substrate (silicon substrate), 12 ... Insulating film (silicon oxide film), 13 ... Semiconductor layer (silicon single crystal layer), 14 ... Optical waveguide, 15A ... Drain region (n + type semiconductor layer), 15B ... Source region (N + type semiconductor layer), 15C ... sidewall portion, 16 ... channel body (p- type semiconductor layer), 21 ... gate insulating film (gate oxide film), 22 ... gate electrode (polysilicon electrode), 23 ... passivation film ( Oxide film), 24A, 24B, 24C ... contact hole, 25A ... drain electrode, 25B ... source electrode, 26 ... element isolation layer.

Claims

A semiconductor substrate;
A semiconductor layer formed on the semiconductor substrate via an insulating film and having a partially thickened ridge structure;
An optical waveguide constituted by a partial region in the longitudinal direction of the ridge structure portion, the longitudinal direction of which is a light path;
A transistor portion configured using another region in the longitudinal direction of the ridge structure portion on the path of the optical waveguide; and
The transistor portion is
A channel body formed in the path direction of the optical waveguide using another part of the longitudinal direction of the ridge structure portion; and
Side wall portions formed on both side surfaces of the channel body so as to be continuous with the side surfaces of the optical waveguide in shape using other partial regions in the longitudinal direction of the ridge structure portion;
A drain region formed in one region adjacent to the channel body, the region having a thickness smaller than the ridge structure portion in the semiconductor layer;
And a source region formed in the other region adjacent to the channel body and having a thickness smaller than that of the ridge structure portion in the semiconductor layer.

The channel body has a cross-sectional shape in the width direction smaller than the cross-sectional shape of the optical waveguide,
The overall cross-sectional shape in the width direction of the channel body and the side wall portions formed on both side surfaces thereof is the same as the cross-sectional shape in the width direction of the optical waveguide. 2. The semiconductor device according to 1.