JP2009088262A - Image sensor and method of manufacturing image sensor - Google Patents

Image sensor and method of manufacturing image sensor Download PDF

Info

Publication number
JP2009088262A
JP2009088262A JP2007256230A JP2007256230A JP2009088262A JP 2009088262 A JP2009088262 A JP 2009088262A JP 2007256230 A JP2007256230 A JP 2007256230A JP 2007256230 A JP2007256230 A JP 2007256230A JP 2009088262 A JP2009088262 A JP 2009088262A
Authority
JP
Japan
Prior art keywords
layer
electrode
charge transfer
patterning
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007256230A
Other languages
Japanese (ja)
Inventor
Noriaki Suzuki
鈴木  教章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2007256230A priority Critical patent/JP2009088262A/en
Publication of JP2009088262A publication Critical patent/JP2009088262A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image sensor capable of executing a self-align process and preventing a reduction in yield regardless of the structure of a charge transfer electrode, and to provide a method of manufacturing the image sensor. <P>SOLUTION: A method of manufacturing the image sensor 10 provided with a photoelectric conversion part PD formed on the semiconductor substrate 1 and charge transfer electrodes P1 and P2 for transferring the signal charge generated by the photoelectric conversion part PD onto the semiconductor substrate 1 includes: a step of forming an electrode layer P0 for forming the charge transfer electrodes P1 and P2 through an insulating film 2 on the semiconductor substrate 1; a step of forming an etch-stop layer 3 on the electrode layer P0; a step of forming a patterning layer M1 having the same pattern as the pattern of the charge transfer electrodes P1 and p2 at least in a part and formed of the same conductive material on the etch-stop layer 3; and a step of patterning the electrode layer P0 to form the charge transfer electrodes P1 and P2 by etching the electrode layer P0 and the patterning layers M1 and M2 and stopping at the etch-stop layer 3. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、撮像素子及び撮像素子の製造方法に関し、特に、転送電極などを自己整合(セルフアライン)プロセスを用いて製造された撮像素子及びその撮像素子の製造方法に関する。   The present invention relates to an image pickup device and a method for manufacturing the image pickup device, and more particularly to an image pickup device manufactured by using a self-alignment process for transfer electrodes and the like and a method for manufacturing the image pickup device.

撮像素子は、フォトダイオードなどの光電変換部と、光電変換部で生成された信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有している。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、各電荷転送電極に所定の駆動パルスを印加することで、順次駆動される。撮像素子の製造方法としては、例えば下記特許文献に示すものがある。   The imaging device includes a photoelectric conversion unit such as a photodiode and a charge transfer unit including a charge transfer electrode for transferring a signal charge generated by the photoelectric conversion unit. A plurality of charge transfer electrodes are arranged adjacent to each other on a charge transfer path formed on the semiconductor substrate, and are sequentially driven by applying a predetermined drive pulse to each charge transfer electrode. As a manufacturing method of an image sensor, there is a method shown in the following patent document, for example.

特開平7−74337号公報JP-A-7-74337 特開2003−209241号公報JP 2003-209241 A 特開2004−356572号公報JP 2004-356572 A 特開2006−100367号公報JP 2006-1000036 A

ところで、電荷転送電極の構成としては、電荷転送電極が単一の層に並べられた単層構造と、電荷転送電極のうち一部が他の電荷転送電極上に積層された多層構造のものがある。多層電極構造の場合にはセルフアラインによってイオン注入することができるので転送電極の位置で電位差を形成できるが、単層電極構造の場合には、セルフアラインによってイオン注入することができないため、特性歩留まりが低下してしまう。例えば、固体撮像素子の水平電荷転送部では、電荷転送電極の位置によってポテンシャルの電位勾配を形成するのでイオン注入と転送電極の位置精度の要求が厳しくなる。このような部位を形成するときにセルフアラインを適用できない場合には、位置合わせが非常に困難であった。また、微細なLine/Spaceの電極を形成するため、微細加工に対応した装置や材料を導入すると、コストが高くなることが避けられなかった。   By the way, the structure of the charge transfer electrode includes a single layer structure in which the charge transfer electrodes are arranged in a single layer, and a multilayer structure in which a part of the charge transfer electrodes is stacked on another charge transfer electrode. is there. In the case of a multilayer electrode structure, ion implantation can be performed by self-alignment, so that a potential difference can be formed at the position of the transfer electrode. However, in the case of a single-layer electrode structure, since ion implantation cannot be performed by self-alignment, the characteristic yield is reduced. Will fall. For example, in a horizontal charge transfer unit of a solid-state imaging device, a potential gradient of potential is formed depending on the position of the charge transfer electrode, so that the requirements for ion implantation and transfer electrode position accuracy are severe. When self-alignment cannot be applied when forming such a portion, alignment is very difficult. In addition, in order to form a fine line / space electrode, it would be inevitable that the cost would increase if equipment and materials corresponding to fine processing were introduced.

本発明は、上記事情に鑑みてなされたもので、その目的は、電荷転送電極の構造にかかわらず、セルフアラインプロセスを実行することができ、歩留まりの低下を防止できる撮像素子及び撮像素子の製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to manufacture an image pickup device and an image pickup device that can execute a self-alignment process regardless of the structure of the charge transfer electrode and prevent a decrease in yield. It is to provide a method.

本発明の上記目的は、下記構成によって達成される。
(1)半導体基板と、前記半導体基板に形成された光電変換部と、前記半導体基板上に前記光電変換部で生成された信号電荷を転送する電荷転送電極とを備えた撮像素子の製造方法であって、
前記半導体基板上に絶縁膜を介して前記電荷転送電極を形成するための電極層を形成する工程と、
前記電極層上にエッチング停止層を形成する工程と、
前記エッチング停止層の上に、前記電荷転送電極のパターンと少なくとも一部が同じであるパターンを有し、且つ、同じ導電性材料で構成されたパターニング層を形成する工程と、
前記電極層及び前記パターニング層をエッチングし、前記エッチング停止層で停止することで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする撮像素子の製造方法。
(2)前記パターニング層をマスクとして前記半導体基板にイオン注入を行う工程を有することを特徴とする上記(1)に記載の撮像素子の製造方法。
(3)前記電荷転送電極が前記半導体基板上に前記絶縁膜を介してそれぞれ所定のパターンで形成された第1電極と第2電極とを有し、前記第1電極のパターンと同じパターンを有する第1パターニング層を形成する工程と、
前記第1パターニング層をマスクとして前記半導体基板にイオン注入を行う工程と、
前記第1パターニング層上に、酸化膜を形成する工程と、
前記酸化膜上に前記第1パターニング層と同じ導電性材料の層を成膜し、その後、平坦化処理することで前記第2電極をパターニングするための第2パターニング層を形成する工程と、
前記酸化膜をエッチングする工程と、
前記第1パターニング層と前記第2パターニング層と前記電極層とをエッチングすることで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする上記(1)又は(2)に記載の撮像素子の製造方法。
(4)前記第1パターニング層の下に形成された前記エッチング停止層と、前記第2パターニング層の下に形成された前記酸化膜とが同じ材料で構成され、該酸化膜及び前記エッチング停止層でエッチング停止させるように、前記電極層、前記第1パターニング層、前記第2パターニング層をエッチングし、前記電極層をパターニングする工程とを含むことを特徴とする上記(3)に記載の撮像素子の製造方法。
(5)前記電荷転送電極が2つの電極を直線状に交互に並べてなる水平電荷転送電極であることを特徴とする上記(1)から(4)のいずれか1つに記載の撮像素子の製造方法。
(6)前記電極層がシリコン系導電性材料からなることを特徴とする上記(1)から(5)のいずれか1つに記載の撮像素子の製造方法。
(7)上記(1)から(6)のいずれか1つに記載の撮像素子の製造方法によって製造された撮像素子。
The above object of the present invention is achieved by the following configurations.
(1) A method of manufacturing an imaging device comprising a semiconductor substrate, a photoelectric conversion unit formed on the semiconductor substrate, and a charge transfer electrode that transfers a signal charge generated by the photoelectric conversion unit on the semiconductor substrate. There,
Forming an electrode layer on the semiconductor substrate for forming the charge transfer electrode via an insulating film;
Forming an etch stop layer on the electrode layer;
Forming a patterning layer on the etching stop layer, having a pattern that is at least partially the same as the pattern of the charge transfer electrode, and made of the same conductive material;
Etching the electrode layer and the patterning layer and stopping at the etching stop layer, thereby patterning the electrode layer to form the charge transfer electrode.
(2) The method for manufacturing an image pickup device according to (1), further comprising a step of performing ion implantation on the semiconductor substrate using the patterning layer as a mask.
(3) The charge transfer electrode has a first electrode and a second electrode formed in a predetermined pattern on the semiconductor substrate via the insulating film, and has the same pattern as the pattern of the first electrode. Forming a first patterning layer;
Performing ion implantation on the semiconductor substrate using the first patterning layer as a mask;
Forming an oxide film on the first patterning layer;
Forming a layer of the same conductive material as the first patterning layer on the oxide film, and then forming a second patterning layer for patterning the second electrode by planarization;
Etching the oxide film;
Or (1) or (2) including a step of patterning the electrode layer to form the charge transfer electrode by etching the first patterning layer, the second patterning layer, and the electrode layer. The manufacturing method of the image pick-up element as described in (2).
(4) The etching stop layer formed under the first patterning layer and the oxide film formed under the second patterning layer are made of the same material, and the oxide film and the etching stop layer And etching the electrode layer, the first patterning layer, and the second patterning layer so as to stop the etching, and patterning the electrode layer, The imaging device according to (3) above Manufacturing method.
(5) The imaging device according to any one of (1) to (4), wherein the charge transfer electrode is a horizontal charge transfer electrode in which two electrodes are alternately arranged in a straight line. Method.
(6) The method for manufacturing an imaging element according to any one of (1) to (5), wherein the electrode layer is made of a silicon-based conductive material.
(7) An image pickup device manufactured by the method for manufacturing an image pickup device according to any one of (1) to (6) above.

本発明の撮像素子の製造方法によれば、電荷転送電極を形成するための電極層を形成し、この電極層上にエッチング停止層を形成した後、エッチング停止層の上に、電荷転送電極のパターンと同じパターンを有し、且つ、同じ導電性材料で構成されたパターニング層を形成する。その後、電極層及びパターニング層をエッチングする。電極層とパターニング層とは同じ材料で構成されているため、エッチング時には同じ条件下で同じ量だけエッチング除去される。パターニング層の下方の電極層は、エッチング停止層によって除去されず残るため、上方にパターニング層が形成されていない領域の電極層のみエッチング除去される。すると、パターニング層のパターンと同じパターンで残存した電極層が、目的とするパターンを有する電荷転送電極となる。半導体基板へのイオン注入は、電極層上のパターニング層をマスクとして行うことで、電極層及びパターニング層をエッチングすることで、セルフアラインでイオンが注入された領域の位置に合わせて正確に電荷転送電極を形成することができる。こうすれば、単層電極構造を有する撮像素子の製造時に、多層電極構造と同様に、セルフアラインプロセスによるイオン注入を行うことができ、歩留まりの低下を防止することができる。特に、固体撮像素子の水平電荷転送電極のように、転送電極の位置を高い精度で形成する必要がある部位を、電極構造にかかわらずセルフアラインプロセスによって、歩留まりを低下させることなく高い精度で形成することができる。   According to the method for manufacturing an image pickup device of the present invention, an electrode layer for forming a charge transfer electrode is formed, an etching stop layer is formed on the electrode layer, and then the charge transfer electrode is formed on the etching stop layer. A patterning layer having the same pattern as the pattern and made of the same conductive material is formed. Thereafter, the electrode layer and the patterning layer are etched. Since the electrode layer and the patterning layer are made of the same material, the same amount is removed by etching under the same conditions during etching. Since the electrode layer below the patterning layer remains without being removed by the etching stop layer, only the electrode layer in the region where the patterning layer is not formed above is etched away. Then, the electrode layer remaining in the same pattern as the pattern of the patterning layer becomes a charge transfer electrode having a target pattern. Ion implantation into the semiconductor substrate is performed using the patterning layer on the electrode layer as a mask, and by etching the electrode layer and the patterning layer, charge transfer is accurately performed according to the position of the region where ions are implanted by self-alignment. An electrode can be formed. In this way, when manufacturing an imaging device having a single-layer electrode structure, it is possible to perform ion implantation by a self-alignment process as in the case of the multilayer electrode structure, and to prevent a decrease in yield. In particular, a part where the position of the transfer electrode needs to be formed with high accuracy, such as a horizontal charge transfer electrode of a solid-state image sensor, is formed with high accuracy without reducing the yield by a self-alignment process regardless of the electrode structure. can do.

本発明によれば、電荷転送電極の構造にかかわらず、セルフアラインプロセスを実行することができ、歩留まりの低下を防止できる撮像素子及び撮像素子の製造方法を提供できる。   According to the present invention, a self-alignment process can be performed regardless of the structure of the charge transfer electrode, and an image pickup device and a method for manufacturing the image pickup device that can prevent a decrease in yield can be provided.

以下、本発明の実施形態を図面に基づいて詳しく説明する。
図1は、本発明にかかる撮像素子の概略構成を示す図である。図2(a)は、図1の撮像素子の破線Aで示す部位を示す拡大図であり、図2(b)は、図1の撮像素子の破線Bで示す部位を示す拡大図である。なお、図2では、転送電極の形状を説明するため、その他の層や膜を図示せず、省略している。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing a schematic configuration of an image sensor according to the present invention. 2A is an enlarged view showing a part indicated by a broken line A of the image sensor in FIG. 1, and FIG. 2B is an enlarged view showing a part indicated by a broken line B of the image sensor in FIG. In FIG. 2, other layers and films are not shown and are omitted in order to explain the shape of the transfer electrode.

撮像素子10は、固体撮像素子の構成を有し、すなわち、半導体基板上の撮像領域12に配列されたフォトダイオードなどの複数の光電変換部PDと、各光電変換部PDで生成された信号電荷を垂直方向に転送する垂直電荷転送部と、垂直電荷転送部の垂直方向端部に接続され、信号電荷を水平方向に転送する水平電荷転送部14とを備えている。   The imaging element 10 has a configuration of a solid-state imaging element, that is, a plurality of photoelectric conversion units PD such as photodiodes arranged in the imaging region 12 on the semiconductor substrate, and signal charges generated by each photoelectric conversion unit PD. A vertical charge transfer unit that transfers the signal charge in the vertical direction and a horizontal charge transfer unit 14 that is connected to the vertical end of the vertical charge transfer unit and transfers the signal charge in the horizontal direction.

垂直電荷転送部及び水平電荷転送部14は、それぞれ複数の電荷転送電極P1,P2を備えている。電荷転送電極P1,P2は、ポリシリコンなどのシリコン系導電性材料によって所定のパターンで形成された第1電極(P1)と、第1電極P1と同じ材料で形成され、第1電極とは別のパターンで形成される第2電極(P2)とからなる。   Each of the vertical charge transfer unit and the horizontal charge transfer unit 14 includes a plurality of charge transfer electrodes P1 and P2. The charge transfer electrodes P1 and P2 are formed of the same material as the first electrode P1 and the first electrode P1 formed in a predetermined pattern using a silicon-based conductive material such as polysilicon, and are different from the first electrode. The second electrode (P2) is formed in the pattern.

本実施形態の撮像素子において、電荷転送電極P1,P2は、半導体基板上に同一の層(単層)に形成されている。図2(a)に示すように、垂直電荷転送部の電荷転送電極P1,P2はそれぞれ、水平方向(図2(a)中の左右方向)に蛇行したパターンで形成され、P1,P電荷転送電極2が垂直方向(図2(a)中の上下方向)に交互に形成されている。   In the imaging device of this embodiment, the charge transfer electrodes P1 and P2 are formed in the same layer (single layer) on the semiconductor substrate. As shown in FIG. 2A, the charge transfer electrodes P1 and P2 of the vertical charge transfer portion are formed in a meandering pattern in the horizontal direction (left and right direction in FIG. 2A), and P1 and P charge transfer are performed. The electrodes 2 are alternately formed in the vertical direction (vertical direction in FIG. 2A).

また、図2(b)に示すように、水平電荷転送部14の電荷転送電極P1,P2が、水平方向に沿って直線状に交互に並べられている。水平電荷転送部の電荷転送電極P1,P2は、2つの組で一つの転送段を形成し、各転送段には水平駆動信号が印加されることで、各転送段の電荷転送電極P1,P2の電位ポテンシャルの高低が変化し、信号電荷が水平方向に隣り合う転送段へ順次転送される。水平電荷転送部の電荷転送電極P1,P2の位置に基づいて、ポテンシャルの勾配が決まるため、高い位置精度が要求される。   Further, as shown in FIG. 2B, the charge transfer electrodes P1 and P2 of the horizontal charge transfer unit 14 are alternately arranged linearly along the horizontal direction. The charge transfer electrodes P1 and P2 of the horizontal charge transfer unit form one transfer stage in two sets, and a horizontal drive signal is applied to each transfer stage, whereby the charge transfer electrodes P1 and P2 of each transfer stage are applied. The level of the potential potential changes, and signal charges are sequentially transferred to transfer stages adjacent in the horizontal direction. Since the potential gradient is determined based on the positions of the charge transfer electrodes P1 and P2 of the horizontal charge transfer unit, high positional accuracy is required.

垂直電荷転送部及び水平電荷転送部の電荷転送電極P1,P2は、後述するように、製造時に同じ工程で同時に形成される。   As will be described later, the charge transfer electrodes P1 and P2 of the vertical charge transfer unit and the horizontal charge transfer unit are simultaneously formed in the same process during manufacturing.

次に、本実施形態の撮像素子の製造手順を図面に基づいて説明する。図3から図9は、撮像素子の製造手順を示す簡略的な断面図である。なお、図3〜図9の各々の(a)は、図2(a)に示す垂直電荷転送部を矢印C−C方向にみた断面図を示し、図3〜図9の各々の(b)は、図2(b)に示す水平電荷転送部14を矢印D−D方向にみた断面図を示している。   Next, a manufacturing procedure of the image sensor according to this embodiment will be described with reference to the drawings. 3 to 9 are simplified cross-sectional views showing the manufacturing procedure of the image sensor. 3A to 9A are cross-sectional views of the vertical charge transfer portion shown in FIG. 2A viewed in the direction of the arrow CC, and FIG. 3B to FIG. FIG. 2 shows a cross-sectional view of the horizontal charge transfer portion 14 shown in FIG. 2B as seen in the direction of arrow DD.

図3(a),(b)に示すように、シリコン等からなる半導体基板1の上面に、ゲート絶縁膜2を形成する。ゲート絶縁膜2は、半導体基板1上に酸化シリコン(SiO)膜2aを約250Åの厚さによって積層させ、酸化シリコン膜2a上に、窒化シリコン(SiN)膜2bを約500Åの厚さで積層させ、窒化シリコン膜2b上に、酸化シリコン膜2cを約50Åの厚さで積層させた構造を有する。酸化シリコン膜2c及び窒化シリコン膜2bはそれぞれ、CVD法によって形成する。酸化シリコン膜2aは、熱酸化によって形成する。なお、ゲート絶縁膜2は上記構成に限定されず、例えば、1つ酸化シリコン膜と1つの窒化シリコン膜とからなる2層構造でもよく、また、酸化シリコン膜のみからなる構造としてもよい。 As shown in FIGS. 3A and 3B, a gate insulating film 2 is formed on the upper surface of a semiconductor substrate 1 made of silicon or the like. The gate insulating film 2 is formed by laminating a silicon oxide (SiO 2 ) film 2a with a thickness of about 250 mm on the semiconductor substrate 1, and a silicon nitride (SiN) film 2b with a thickness of about 500 mm on the silicon oxide film 2a. The silicon oxide film 2c is stacked on the silicon nitride film 2b so as to have a thickness of about 50 mm. Each of the silicon oxide film 2c and the silicon nitride film 2b is formed by a CVD method. The silicon oxide film 2a is formed by thermal oxidation. Note that the gate insulating film 2 is not limited to the above configuration, and may be a two-layer structure including one silicon oxide film and one silicon nitride film, or may be a structure including only a silicon oxide film.

ゲート絶縁膜2上には、ポリシリコン等のシリコン系導電性材料からなる電極層P0がCVD法によって形成されている。ここで電極層P0の厚さは、約2000Åとした。   An electrode layer P0 made of a silicon-based conductive material such as polysilicon is formed on the gate insulating film 2 by a CVD method. Here, the thickness of the electrode layer P0 was about 2000 mm.

電極層P0上に、CVD法を用いて、酸化シリコン膜3を約400Åの厚さで形成する。酸化シリコン膜3は、後述するエッチング工程においてエッチングを停止させるエッチング停止層として機能する。エッチング停止層としては、酸化シリコン膜3に限定されず、他のものを用いてもよい。   On the electrode layer P0, the silicon oxide film 3 is formed with a thickness of about 400 mm by CVD. The silicon oxide film 3 functions as an etching stop layer that stops etching in an etching process described later. The etching stop layer is not limited to the silicon oxide film 3, and other layers may be used.

酸化シリコン膜3上に、電極層P0と同じ材料であるポリシリコン層をCVDで形成し、マスクを用いたフォトリソグラフィ工程によって、パターニング層M2を形成する。なお、本実施形態では、パターニング層M2のパターンが、後工程によって形成される第2電極P2のパターンに相当する。しかし、パターニング層M2のパターンが、後工程によって形成される第1電極P1のパターンに相当するように形成することも可能である。   A polysilicon layer which is the same material as the electrode layer P0 is formed on the silicon oxide film 3 by CVD, and a patterning layer M2 is formed by a photolithography process using a mask. In the present embodiment, the pattern of the patterning layer M2 corresponds to the pattern of the second electrode P2 formed by a subsequent process. However, it is also possible to form the pattern of the patterning layer M2 so as to correspond to the pattern of the first electrode P1 formed in a subsequent process.

パターニング層M2を形成した後、図4(b)に示すように、水平電荷転送部14側において、パターニング層M2をマスクとして、半導体基板1に不純物イオンをイオン注入する。すると、半導体基板1の上面に対して、パターニング層M2が形成されていない領域の下方領域に水平電荷転送時の電荷蓄積領域等の不純物拡散領域1aが形成される。一方、図4(a)に示す垂直電荷転送部側には、図示しないレジストを塗布して覆われるため、不純物イオンが注入されない。   After the patterning layer M2 is formed, as shown in FIG. 4B, impurity ions are implanted into the semiconductor substrate 1 on the horizontal charge transfer unit 14 side using the patterning layer M2 as a mask. Then, an impurity diffusion region 1a such as a charge accumulation region at the time of horizontal charge transfer is formed below the region where the patterning layer M2 is not formed on the upper surface of the semiconductor substrate 1. On the other hand, since the resist (not shown) is applied and covered on the vertical charge transfer portion side shown in FIG. 4A, impurity ions are not implanted.

図5(a),(b)に示すよう、水平電荷転送部側に不純物拡散領域1aを形成した後、水平電荷転送部側及び垂直電荷転送部側の酸化シリコン層3上の、パターニング層M2を含む全面に、同じ酸化シリコンからなる膜をCVD法を用いて、約800Åの厚さで形成する。こうすることで、電極層P0上にパターニング層M2全体を覆う酸化シリコン層4が形成される。なお、酸化シリコン層4は、パターニング層M2の表面を熱酸化させることで形成することもできる。   As shown in FIGS. 5A and 5B, after the impurity diffusion region 1a is formed on the horizontal charge transfer portion side, the patterning layer M2 on the silicon oxide layer 3 on the horizontal charge transfer portion side and the vertical charge transfer portion side is formed. A film made of the same silicon oxide is formed to a thickness of about 800 mm on the entire surface including the film by CVD. Thus, the silicon oxide layer 4 that covers the entire patterning layer M2 is formed on the electrode layer P0. The silicon oxide layer 4 can also be formed by thermally oxidizing the surface of the patterning layer M2.

次に、図6(a),(b)に示すように水平電荷転送部側及び垂直電荷転送部側の酸化シリコン層4上に、パターニング層M2と同じ材料からなる層をCVD法を用いて形成し、その後、CMP(Chemical Mechanical Polishing)によって平坦化処理することでパターニング層M1を形成する。このとき、パターニング層M2の上面に形成された酸化シリコン層4の面とパターニング層M1の上面とが同一面となるように形成する。ここで、パターニング層M1のパターンが、後工程によって形成される第1電極P1のパターンに相当する。なお、本実施形態では、パターニング層M1,M2のうち、第1電極P1のパターンと同じパターンで形成されたパターニング層を第1パターニング層M1とし、第2電極P2のパターンと同じパターンで形成されたパターニング層を第2パターニング層M2とし、第1パターニング層M1及び第2パターニング層M2とを総称して、パターニング層M1,M2ともいう。   Next, as shown in FIGS. 6A and 6B, a layer made of the same material as the patterning layer M2 is formed on the silicon oxide layer 4 on the horizontal charge transfer portion side and the vertical charge transfer portion side by the CVD method. Then, a patterning layer M1 is formed by performing a planarization process by CMP (Chemical Mechanical Polishing). At this time, the surface of the silicon oxide layer 4 formed on the upper surface of the patterning layer M2 and the upper surface of the patterning layer M1 are formed to be the same surface. Here, the pattern of the patterning layer M1 corresponds to the pattern of the first electrode P1 formed in a subsequent process. In the present embodiment, of the patterning layers M1 and M2, the patterning layer formed in the same pattern as the pattern of the first electrode P1 is defined as the first patterning layer M1, and is formed in the same pattern as the pattern of the second electrode P2. The patterning layer is referred to as a second patterning layer M2, and the first patterning layer M1 and the second patterning layer M2 are collectively referred to as patterning layers M1 and M2.

図7(a),(b)パターニング層M1及び酸化シリコン層4の上面に、撮像領域12における光電変換部PDを含む領域が開口したマスクを用いてレジスト層Rを形成する。そして、フォトリソグラフィ工程によってレジスト層Rの開口した領域のパターニング層M1を除去し、光電変換部PDの開口を形成し、その後、レジスト層Rを除去する。   7A and 7B, a resist layer R is formed on the upper surface of the patterning layer M1 and the silicon oxide layer 4 using a mask in which an area including the photoelectric conversion portion PD in the imaging area 12 is opened. Then, the patterning layer M1 in the region where the resist layer R is opened is removed by a photolithography process, an opening of the photoelectric conversion unit PD is formed, and then the resist layer R is removed.

次に、図8(a),(b)に示すように、水平電荷転送部側及び垂直電荷転送部側の酸化シリコン層4をエッチングする。こうすることで、パターニング層M1及びM2の上面及び側面の酸化シリコン層4が除去され、パターニング層M1及びM2と電極層P0との間にのみ酸化シリコン層3が残存する。   Next, as shown in FIGS. 8A and 8B, the silicon oxide layer 4 on the horizontal charge transfer portion side and the vertical charge transfer portion side is etched. By doing so, the silicon oxide layer 4 on the upper and side surfaces of the patterning layers M1 and M2 is removed, and the silicon oxide layer 3 remains only between the patterning layers M1 and M2 and the electrode layer P0.

パターニング層M1及びM2を電極層P0上に露呈させた状態で、電極層P0、パターニング層M1、パターニング層M2をエッチングする。このとき、パターニング層M1、パターニング層M2をエッチングにより除去し、それぞれの下に形成された酸化シリコン層3でエッチングを停止させる。また、電極層P0において、その上方にパターニング層M1とパターニング層M2とのうちいずれも形成されて領域をエッチングにより除去し、ゲート絶縁膜2によってエッチングを停止させる。   With the patterning layers M1 and M2 exposed on the electrode layer P0, the electrode layer P0, the patterning layer M1, and the patterning layer M2 are etched. At this time, the patterning layer M1 and the patterning layer M2 are removed by etching, and the etching is stopped at the silicon oxide layer 3 formed thereunder. In addition, in the electrode layer P0, both the patterning layer M1 and the patterning layer M2 are formed thereabove, the region is removed by etching, and the gate insulating film 2 stops the etching.

エッチング後、図9(a),(b)に示すように、ゲート絶縁膜2上に、第1電極P1と第2電極P2とがそれぞれ所定のパターンで形成される。   After the etching, as shown in FIGS. 9A and 9B, the first electrode P1 and the second electrode P2 are formed in a predetermined pattern on the gate insulating film 2, respectively.

本発明の撮像素子10の製造方法は、半導体基板1上にゲート絶縁膜2などの絶縁膜を介して電荷転送電極P1,P2を形成するための電極層P0を形成する工程と、電極層P0上にエッチング停止層を形成する工程と、エッチング停止層の上に、電荷転送電極P1,P2のパターンと少なくとも一部が同じパターン(本実施形態では、電荷転送電極P2のパターン)を有し、且つ、同じ導電性材料で構成されたパターニング層M2を形成する工程と、電極層P0及びパターニング層M1,M2をエッチングし、エッチング停止層で停止することで、電極層P0をパターニングして電荷転送電極P1,P2を形成する工程とを含むものである。また、電荷転送電極P2のパターニング層M2のみを形成した状態で、該パターニング層M2をマスクとして半導体基板1にイオン注入を行う工程を行うことで、セルフアラインによる位置合わせが実行できる。   The manufacturing method of the imaging device 10 of the present invention includes a step of forming an electrode layer P0 for forming charge transfer electrodes P1 and P2 on an insulating film such as a gate insulating film 2 on a semiconductor substrate 1, and an electrode layer P0. A step of forming an etching stop layer thereon, and a pattern (at least in this embodiment, a pattern of the charge transfer electrode P2) having the same pattern as the charge transfer electrodes P1 and P2 on the etch stop layer; In addition, the patterning layer M2 made of the same conductive material is formed, and the electrode layer P0 and the patterning layers M1 and M2 are etched and stopped at the etching stop layer, thereby patterning the electrode layer P0 and transferring charges. Forming the electrodes P1 and P2. Further, in a state where only the patterning layer M2 of the charge transfer electrode P2 is formed, alignment by self-alignment can be performed by performing an ion implantation process on the semiconductor substrate 1 using the patterning layer M2 as a mask.

上記に説明した撮像素子の製造方法によれば、電荷転送電極P1,P2を形成するための電極層P0を形成し、この電極層P0上にエッチング停止層として機能する酸化シリコン層3を形成した後、酸化シリコン層3の上に、電荷転送電極P1,P2のパターンと少なくとも一部が同じであるパターン(上記実施形態ではP2のパターン)を有し、且つ、同じ導電性材料で構成されたパターニング層(上記実施形態では第2パターニング層M2)を形成する。その後、電極層P0及びパターニング層をエッチングする。電極層P0とパターニング層とは同じ材料で構成されているため、エッチング時には同じ条件下で同じ量だけエッチング除去される。パターニング層の下方の電極層P0は、酸化シリコン層3によって除去されず残るため、上方にパターニング層が形成されていない領域の電極層P0のみエッチング除去される。すると、パターニング層のパターンと同じパターンで残存した電極層P0が、目的とするパターンを有する電荷転送電極P1,P2となる。ここで、電荷転送電極P2と同じパターニング層を形成した状態で、該パターニング層をマスクとして半導体基板1にイオン注入すると、電極層P0及びパターニング層をエッチングすることで、イオンが注入された領域の位置に合わせてセルフアラインで電荷転送電極P2を形成することができる。こうすれば、単層電極構造を有しない撮像素子の製造時に、多層電極構造と同様に、セルフアラインプロセスによるイオン注入を行うことができ、歩留まりの低下を防止することができる。特に、上記実施形態のような固体撮像素子の水平電荷転送電極のように、転送電極の位置を高い精度で形成する必要がある部位を、電極構造にかかわらずセルフアラインプロセスによって、歩留まりを低下させることなく高い精度で形成することができる。   According to the imaging device manufacturing method described above, the electrode layer P0 for forming the charge transfer electrodes P1 and P2 is formed, and the silicon oxide layer 3 functioning as an etching stop layer is formed on the electrode layer P0. After that, the silicon oxide layer 3 has a pattern (P2 pattern in the above embodiment) that is at least partly the same as the pattern of the charge transfer electrodes P1 and P2, and is made of the same conductive material. A patterning layer (second patterning layer M2 in the above embodiment) is formed. Thereafter, the electrode layer P0 and the patterning layer are etched. Since the electrode layer P0 and the patterning layer are made of the same material, during etching, the same amount is removed by etching under the same conditions. Since the electrode layer P0 below the patterning layer remains without being removed by the silicon oxide layer 3, only the electrode layer P0 in the region where the patterning layer is not formed above is removed by etching. Then, the electrode layer P0 remaining in the same pattern as the pattern of the patterning layer becomes the charge transfer electrodes P1 and P2 having the target pattern. Here, when the same patterning layer as the charge transfer electrode P2 is formed and ions are implanted into the semiconductor substrate 1 using the patterning layer as a mask, the electrode layer P0 and the patterning layer are etched, so that the ion-implanted region can be obtained. The charge transfer electrode P2 can be formed by self-alignment according to the position. In this way, when manufacturing an imaging device having no single-layer electrode structure, ion implantation can be performed by a self-alignment process, as in the case of the multilayer electrode structure, and a decrease in yield can be prevented. In particular, a portion where the position of the transfer electrode needs to be formed with high accuracy like the horizontal charge transfer electrode of the solid-state imaging device as in the above embodiment is reduced by a self-alignment process regardless of the electrode structure. And can be formed with high accuracy.

撮像素子の概略構成を示す図である。It is a figure which shows schematic structure of an image pick-up element. 図1に示す撮像素子の部位を示す拡大図である。It is an enlarged view which shows the site | part of the image pick-up element shown in FIG. 撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing procedure on each of the vertical charge transfer unit side and the horizontal charge transfer unit side in the imaging device. 撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing procedure on each of the vertical charge transfer unit side and the horizontal charge transfer unit side in the imaging device. 撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing procedure on each of the vertical charge transfer unit side and the horizontal charge transfer unit side in the imaging device. 撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing procedure on each of the vertical charge transfer unit side and the horizontal charge transfer unit side in the imaging device. 撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing procedure on each of the vertical charge transfer unit side and the horizontal charge transfer unit side in the imaging device. 撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing procedure on each of the vertical charge transfer unit side and the horizontal charge transfer unit side in the imaging device. 撮像素子において、垂直電荷転送部側及び水平電荷転送部側のそれぞれ製造手順を示す断面図である。FIG. 11 is a cross-sectional view showing a manufacturing procedure on each of the vertical charge transfer unit side and the horizontal charge transfer unit side in the imaging device.

符号の説明Explanation of symbols

1 半導体基板
2 ゲート絶縁膜
3 酸化シリコン層(エッチング停止層)
10 撮像素子
M1 第1パターニング層(パターニング層)
M2 第2パターニング層(パターニング層)
P0 電極層
P1 第1電極(電荷転送電極)
P2 第2電極(電荷転送電極)
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Gate insulating film 3 Silicon oxide layer (etching stop layer)
10 Image sensor M1 1st patterning layer (patterning layer)
M2 Second patterning layer (patterning layer)
P0 electrode layer P1 first electrode (charge transfer electrode)
P2 Second electrode (charge transfer electrode)

Claims (7)

半導体基板と、前記半導体基板に形成された光電変換部と、前記半導体基板上に前記光電変換部で生成された信号電荷を転送する電荷転送電極とを備えた撮像素子の製造方法であって、
前記半導体基板上に絶縁膜を介して前記電荷転送電極を形成するための電極層を形成する工程と、
前記電極層上にエッチング停止層を形成する工程と、
前記エッチング停止層の上に、前記電荷転送電極のパターンと少なくとも一部が同じであるパターンを有し、且つ、同じ導電性材料で構成されたパターニング層を形成する工程と、
前記電極層及び前記パターニング層をエッチングし、前記エッチング停止層で停止することで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする撮像素子の製造方法。
A method for manufacturing an imaging device, comprising: a semiconductor substrate; a photoelectric conversion unit formed on the semiconductor substrate; and a charge transfer electrode that transfers a signal charge generated by the photoelectric conversion unit on the semiconductor substrate,
Forming an electrode layer on the semiconductor substrate for forming the charge transfer electrode via an insulating film;
Forming an etch stop layer on the electrode layer;
Forming a patterning layer on the etching stop layer, having a pattern that is at least partially the same as the pattern of the charge transfer electrode, and made of the same conductive material;
Etching the electrode layer and the patterning layer and stopping at the etching stop layer, thereby patterning the electrode layer to form the charge transfer electrode.
前記パターニング層をマスクとして前記半導体基板にイオン注入を行う工程を有することを特徴とする請求項1に記載の撮像素子の製造方法。   The method for manufacturing an image pickup device according to claim 1, further comprising a step of performing ion implantation on the semiconductor substrate using the patterning layer as a mask. 前記電荷転送電極が前記半導体基板上に前記絶縁膜を介してそれぞれ所定のパターンで形成された第1電極と第2電極とを有し、前記第1電極のパターンと同じパターンを有する第1パターニング層を形成する工程と、
前記第1パターニング層をマスクとして前記半導体基板にイオン注入を行う工程と、
前記第1パターニング層上に、酸化膜を形成する工程と、
前記酸化膜上に前記第1パターニング層と同じ導電性材料の層を成膜し、その後、平坦化処理することで前記第2電極をパターニングするための第2パターニング層を形成する工程と、
前記酸化膜をエッチングする工程と、
前記第1パターニング層と前記第2パターニング層と前記電極層とをエッチングすることで、前記電極層をパターニングして前記電荷転送電極を形成する工程とを含むことを特徴とする請求項1又は2に記載の撮像素子の製造方法。
The charge transfer electrode has a first electrode and a second electrode formed in a predetermined pattern on the semiconductor substrate via the insulating film, and has the same pattern as the pattern of the first electrode. Forming a layer;
Performing ion implantation on the semiconductor substrate using the first patterning layer as a mask;
Forming an oxide film on the first patterning layer;
Forming a layer of the same conductive material as the first patterning layer on the oxide film, and then forming a second patterning layer for patterning the second electrode by planarization;
Etching the oxide film;
3. The method includes: patterning the electrode layer to form the charge transfer electrode by etching the first patterning layer, the second patterning layer, and the electrode layer. The manufacturing method of the image pick-up element of description.
前記第1パターニング層の下に形成された前記エッチング停止層と、前記第2パターニング層の下に形成された前記酸化膜とが同じ材料で構成され、該酸化膜及び前記エッチング停止層でエッチング停止させるように、前記電極層、前記第1パターニング層、前記第2パターニング層をエッチングし、前記電極層をパターニングする工程とを含むことを特徴とする請求項3に記載の撮像素子の製造方法。   The etching stop layer formed under the first patterning layer and the oxide film formed under the second patterning layer are made of the same material, and etching is stopped at the oxide film and the etching stop layer. The method for manufacturing an imaging device according to claim 3, further comprising: etching the electrode layer, the first patterning layer, and the second patterning layer to pattern the electrode layer. 前記電荷転送電極が2つの電極を直線状に交互に並べてなる水平電荷転送電極であることを特徴とする請求項1から4のいずれか1つに記載の撮像素子の製造方法。   5. The method of manufacturing an image pickup device according to claim 1, wherein the charge transfer electrode is a horizontal charge transfer electrode in which two electrodes are alternately arranged in a straight line. 前記電極層がシリコン系導電性材料からなることを特徴とする請求項1から5のいずれか1つに記載の撮像素子の製造方法。   6. The method for manufacturing an image pickup device according to claim 1, wherein the electrode layer is made of a silicon-based conductive material. 上記請求項1から6のいずれか1つに記載の撮像素子の製造方法によって製造された撮像素子。   An image pickup device manufactured by the method for manufacturing an image pickup device according to any one of claims 1 to 6.
JP2007256230A 2007-09-28 2007-09-28 Image sensor and method of manufacturing image sensor Pending JP2009088262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007256230A JP2009088262A (en) 2007-09-28 2007-09-28 Image sensor and method of manufacturing image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007256230A JP2009088262A (en) 2007-09-28 2007-09-28 Image sensor and method of manufacturing image sensor

Publications (1)

Publication Number Publication Date
JP2009088262A true JP2009088262A (en) 2009-04-23

Family

ID=40661290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007256230A Pending JP2009088262A (en) 2007-09-28 2007-09-28 Image sensor and method of manufacturing image sensor

Country Status (1)

Country Link
JP (1) JP2009088262A (en)

Similar Documents

Publication Publication Date Title
JP5306294B2 (en) CMOS image sensor and manufacturing method thereof
JP5064019B2 (en) CMOS image sensor having backside illumination structure and manufacturing method thereof
JP2006191023A (en) Cmos image sensor and method for fabricating the same
JP2007287872A (en) Semiconductor device and its manufacturing method
JP2008182142A (en) Solid-state image sensor, method of manufacturing the same, and imaging device
US7598553B2 (en) CMOS image sensor and method of manufacturing thereof
JP2000183324A (en) Solid-state image pickup device and manufacture of the same
US8679884B2 (en) Methods for manufacturing semiconductor apparatus and CMOS image sensor
JP2005353996A (en) Solid-state imaging element and its manufacturing method, and semiconductor device and its manufacturing method
JP2007036244A (en) Cmos image sensor and method of fabricating the same
JP2009088262A (en) Image sensor and method of manufacturing image sensor
JP4750391B2 (en) Method for manufacturing solid-state imaging device
US20080054387A1 (en) Image Sensor and Method for Manufacturing the Same
JP2011151139A (en) Manufacturing method of solid-state image pickup element, and solid-state image pickup element
JP2006216655A (en) Charge transfer element and its manufacturing method
TWI458046B (en) Semiconductor device manufacturing method and electrical machine
JP2008060581A (en) Cmos image sensor and method for manufacturing same
JP2003318384A (en) Solid-state image sensor and method for manufacturing the same
JP2007305923A (en) Semiconductor element, and method of manufacturing semiconductor element
JP2007096202A (en) Integrated circuit and manufacturing method therefor
WO2011155182A1 (en) Solid-state imaging element
JP2867469B2 (en) Charge transfer device and method of manufacturing the same
JP2011204740A (en) Solid-state image pickup device and manufacturing method of the same
JP2004140309A (en) Solid-state imaging device and manufacturing method thereof
JP2009170540A (en) Solid-state image pickup device and manufacturing method thereof