JP2009082995A - Lapping polishing cloth, and method of lapping silicon electrode for plasma etching device - Google Patents

Lapping polishing cloth, and method of lapping silicon electrode for plasma etching device Download PDF

Info

Publication number
JP2009082995A
JP2009082995A JP2007251881A JP2007251881A JP2009082995A JP 2009082995 A JP2009082995 A JP 2009082995A JP 2007251881 A JP2007251881 A JP 2007251881A JP 2007251881 A JP2007251881 A JP 2007251881A JP 2009082995 A JP2009082995 A JP 2009082995A
Authority
JP
Japan
Prior art keywords
lapping
polishing cloth
chipping
protrusion
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007251881A
Other languages
Japanese (ja)
Inventor
Yasuyo Shigaki
安代 紫垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2007251881A priority Critical patent/JP2009082995A/en
Publication of JP2009082995A publication Critical patent/JP2009082995A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a lapping polishing cloth which can reduce occurrence of chipping. <P>SOLUTION: According to the lapping polishing cloth, a number of projections are regularly arranged on a substrate, and each projection is formed into a truncated conical shape having an angle θ formed by an upper surface and a side surface thereof set to the range of 105°<θ≤135°, or formed into an inverted truncated conical shape having the angle θ formed by the upper surface and the side surface set to the range of 45°≤θ<75°. Further provided that a total area of the upper surfaces of the projections is represented by S<SB>1</SB>, a polishing cloth surface area by S<SB>2</SB>, a height of each projection by H, a diameter of each upper surface by D<SB>1</SB>, and a diameter of a pore to be formed in a polishing object by D, respectively, the following relationships hold: 0.1S<SB>2</SB>≤S<SB>1</SB>≤0.9S<SB>2</SB>, 50 μm≤H≤1 mm, and D<SB>1</SB>≥2D. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はラッピング用研磨布およびこれを用いたプラズマエッチング装置用シリコン電極のラッピング方法に係り、特に突起部の形状を改良したラッピング用研磨布およびこれを用いたプラズマエッチング装置用シリコン電極のラッピング方法に関する。   The present invention relates to a lapping polishing cloth and a lapping method for a silicon electrode for a plasma etching apparatus using the lapping cloth, and more particularly to a lapping polishing cloth having an improved shape of a protrusion and a lapping method for a silicon electrode for a plasma etching apparatus using the lapping polishing cloth. About.

従来、半導体集積回路の製造時、シリコンウェーハをエッチングするための装置として、プラズマエッチング装置が広く用いられ、このプラズマエッチング装置には、図14に示すように、真空容器41内に多数の細孔42aを有する電極板42とウェーハ載置台43を間隔をおいて設けている。   Conventionally, a plasma etching apparatus has been widely used as an apparatus for etching a silicon wafer during the manufacture of a semiconductor integrated circuit. This plasma etching apparatus includes a large number of pores in a vacuum vessel 41 as shown in FIG. The electrode plate 42 having 42a and the wafer mounting table 43 are provided at an interval.

このプラズマエッチング装置を用いたシリコンウェーハのエッチングは、ウェーハ載置台43上にシリコンウェーハWを載置し、Arの他にCHFまたはCF等を含むエッチングガスGを電極板42に設けられた貫通細孔42aを通してシリコンウェーハWに向って流しながら高周波電源45により電極板42とウェーハ載置台43との間に高周波電圧を印加し、この高周波電圧を印加することにより、供給されたエッチングガスGは電極板42とウェーハ載置台43の間の空間でプラズマPとなり、このプラズマPがシリコンウェーハWに当ってシリコンウェーハWの表面をエッチングする。 In the etching of the silicon wafer using this plasma etching apparatus, the silicon wafer W was mounted on the wafer mounting table 43, and an etching gas G containing CHF 3 or CF 3 in addition to Ar was provided on the electrode plate 42. A high frequency voltage is applied between the electrode plate 42 and the wafer mounting table 43 by the high frequency power supply 45 while flowing toward the silicon wafer W through the through-hole 42a, and the supplied etching gas G is applied by applying this high frequency voltage. Becomes plasma P in the space between the electrode plate 42 and the wafer mounting table 43, and this plasma P hits the silicon wafer W to etch the surface of the silicon wafer W.

電極板42は、通常、カーボン、ガラス状カーボン、炭化シリコン、シリコンなどで作製される。   The electrode plate 42 is usually made of carbon, glassy carbon, silicon carbide, silicon or the like.

これらの材質のうち、シリコンを用いるシリコン電極は、カーボン電極に比べて、パーティクルの発生、ウェーハ汚染、反応物の排出、電極自身の耐エッチング性などに優れ、電極板としてシリコン電極が多く用いられている。   Among these materials, silicon electrodes using silicon are superior to carbon electrodes in terms of particle generation, wafer contamination, discharge of reactants, etching resistance of the electrodes themselves, and silicon electrodes are often used as electrode plates. ing.

このシリコン電極は、シリコンインゴットからシリコン円盤を切り出し、シリコン円盤にドリルにより多数の細孔を穿設し、この細孔を設けたシリコン円盤をラッピングして製造する。   This silicon electrode is manufactured by cutting a silicon disk from a silicon ingot, drilling a large number of pores in the silicon disk with a drill, and wrapping the silicon disk provided with the pores.

このラッピングは、両面あるいは片面ラップ盤を用い、砥粒を混入したスラリを供給しながら定盤に加工物を押し付け、回転させながら加工を行う。   In this lapping, a double-sided or single-sided lapping machine is used, and a workpiece is pressed against a surface plate while supplying a slurry mixed with abrasive grains, and processing is performed while rotating.

しかし、従来のラッピング加工方法では、砥粒の粒径が大きいほど加工時に細孔端部に発生するチッピングサイズも大きくなり、そのため、粒径の小さい砥粒を選定することでチッピングの発生を抑制しているが、一方、砥粒の粒径が小さいほど除去レートは低下することから加工能率の悪化する問題がある。   However, with the conventional lapping method, the larger the grain size of the abrasive grains, the larger the chipping size generated at the end of the pores during processing. Therefore, by selecting abrasive grains with a small grain size, the occurrence of chipping is suppressed. However, there is a problem that the processing efficiency deteriorates because the removal rate decreases as the grain size of the abrasive grains decreases.

ラッピング加工において発生したチッピングのうち、後工程のポリッシング加工において、通常の研磨量では除去しきれないチッピングについては、追加研磨を行う必要があり、ポリッシング工程の負荷が増大していた。   Of the chipping generated in the lapping process, additional polishing must be performed for the chipping that cannot be removed by a normal polishing amount in the subsequent polishing process, and the load of the polishing process has increased.

また、このような問題を回避するため、細孔内部ヘワックスを充填する方法があるが、細孔へ充填されたワックスがラッピング加工時にチッピング発生を抑制する役目を果たすが、ラッピング加工後のワックス除去洗浄が必要不可欠で、製造工程が複雑になる。   In order to avoid such problems, there is a method of filling the inside of the pores with wax. However, the wax filled in the pores serves to suppress chipping during lapping, but the wax is removed after lapping. Cleaning is essential and complicates the manufacturing process.

そこで、ラッピング時にチッピングの発生を抑制する手段が要望されている。   Therefore, there is a demand for means for suppressing the occurrence of chipping during lapping.

本発明者らは上記要望に鑑み、ラッピング時のチッピングの発生を抑制する手段を検討した結果、ラッピング用研磨布に設ける突起部の形状を改良することで、チッピングの発生を抑制することができることを見出し、本願発明をするに至った。   As a result of studying means for suppressing the occurrence of chipping at the time of lapping, the present inventors have been able to suppress the occurrence of chipping by improving the shape of the protrusion provided on the lapping polishing cloth. And found the present invention.

なお、シリコン円盤にガス流通用の細孔を超音波加工や研削加工等により複数個形成した後、シリコン円盤の外表面をラッピング加工して鏡面とするシリコン電極の製造方法が開示されている(例えば、特許文献1参照)。
特開平8−236505号公報
In addition, a method of manufacturing a silicon electrode having a mirror surface by lapping the outer surface of a silicon disk after forming a plurality of gas flow pores in the silicon disk by ultrasonic machining, grinding, or the like is disclosed ( For example, see Patent Document 1).
JP-A-8-236505

本発明は上述した事情を考慮してなされたもので、チッピングの発生を抑制することができるラッピング用研磨布を提供することを目的とする。   The present invention has been made in consideration of the above-described circumstances, and an object of the present invention is to provide a lapping polishing cloth capable of suppressing the occurrence of chipping.

また、製造工程が簡素化されたプラズマエッチング装置用シリコン電極のラッピング方法を提供することを目的とする。   It is another object of the present invention to provide a silicon electrode lapping method for a plasma etching apparatus with a simplified manufacturing process.

上述した目的を達成するため、本発明に係るラッピング用研磨布は、基材上に多数の突起部が規則正しく配置され、この突起部の上面と側面とがなす角度θを105°<θ≦135°とする截頭円錐形状をなしあるいは、前記突起部の上面と側面とがなす角度θを45°≦θ<75°とする逆截頭円錐形状をなし、前記突起部の上面の総面積をS、研磨布表面積をS、前記突起部の高さをH、前記上面の直径をD、被ラッピング材に設ける細孔の直径をDとするとき、0.1S≦S≦0.9S、50μm≦H≦1mm、D≧2Dの関係を有することを特徴とする。 In order to achieve the above-described object, the lapping polishing cloth according to the present invention has a large number of protrusions regularly arranged on a substrate, and an angle θ formed by the upper surface and side surfaces of the protrusions is 105 ° <θ ≦ 135. Or a reverse frustoconical shape in which the angle θ between the upper surface and the side surface of the protrusion is 45 ° ≦ θ <75 °, and the total area of the upper surface of the protrusion is When S 1 , the polishing cloth surface area is S 2 , the height of the protrusion is H, the diameter of the upper surface is D 1 , and the diameter of the pores provided in the wrapping material is D, 0.1 S 2 ≦ S 1 ≦ 0.9S 2 , 50 μm ≦ H ≦ 1 mm, and D 1 ≧ 2D.

また、本発明に係るプラズマエッチング装置用シリコン電極のラッピング方法は、シリコンインゴットからシリコン円盤を切り出す工程と、シリコン円盤にドリルにより多数の細孔を穿設する工程と、上記ラッピング用研磨布を用いて、細孔を設けたシリコン円盤をラッピングする工程を有する。   The method for lapping a silicon electrode for a plasma etching apparatus according to the present invention uses a step of cutting a silicon disk from a silicon ingot, a step of drilling a large number of pores in the silicon disk with a drill, and the lapping polishing cloth. And a step of wrapping the silicon disk provided with the pores.

本発明に係るラッピング用研磨布によれば、チッピングの発生を抑制することができるラッピング用研磨布を提供することができる。   According to the lapping polishing cloth of the present invention, it is possible to provide a lapping polishing cloth capable of suppressing the occurrence of chipping.

また、本発明に係るプラズマエッチング装置用シリコン電極のラッピング方法によれば、製造工程が簡素化されたプラズマエッチング装置用シリコン電極のラッピング方法を提供することができる。   In addition, according to the silicon electrode lapping method for a plasma etching apparatus according to the present invention, it is possible to provide a silicon electrode lapping method for a plasma etching apparatus with a simplified manufacturing process.

本発明の一実施形態に係るラッピング用研磨布について図面を参照して説明する。   A lapping polishing cloth according to an embodiment of the present invention will be described with reference to the drawings.

図1は本発明の第1実施形態に係るラッピング用研磨布の平面図、図2はその側面図である。   FIG. 1 is a plan view of a lapping polishing cloth according to a first embodiment of the present invention, and FIG. 2 is a side view thereof.

図1および図2に示すように、本発明の第1実施形態に係るラッピング用研磨布1は、従来のラップ盤の定盤に貼り付けて用いるもので、例えば不織布からなり、基材2上に多数の突起部3が規則正しく配置され、この突起部3の上面3aと側面3bとがなす角度θを105°<θ≦135°とする截頭円錐形状である。   As shown in FIGS. 1 and 2, a lapping polishing cloth 1 according to a first embodiment of the present invention is used by being attached to a surface plate of a conventional lapping machine. A large number of protrusions 3 are regularly arranged, and the frustoconical shape is such that the angle θ formed between the upper surface 3a and the side surface 3b of the protrusion 3 is 105 ° <θ ≦ 135 °.

研磨布突起部エッジを直角ではなく傾斜をもたせることで、加工時の細孔端部へかかる加工抵抗を分散させチッピングの発生を極力抑える。この截頭円錐形状において、角度θが75°以上105°以下となると、チッピング抑制効果が得られず、135°より大きくなると、研磨布の使用磨耗による研磨布突起上部の面積の変化量が大きくなり、研磨速度が変化するため、加工速度が低下してしまう。   By providing the polishing cloth projection edge with an inclination rather than a right angle, the processing resistance applied to the end of the pore during processing is dispersed to suppress the occurrence of chipping as much as possible. In this frustoconical shape, when the angle θ is 75 ° or more and 105 ° or less, the effect of suppressing chipping cannot be obtained, and when the angle θ is larger than 135 °, the amount of change in the area of the upper portion of the polishing cloth protrusion due to the wear of the polishing cloth is large. As a result, the polishing speed changes, and the processing speed decreases.

さらに、上面3aの総面積をS、研磨布表面積をS、突起部3の高さをH、上面3aの直径をD、被研磨材に設ける細孔の直径をDとするとき、0.1S≦S≦0.9S、50μm≦H≦1mm、D≧2Dの関係を有する。 Furthermore, S 1 to the total area of the upper surface 3a, when the polishing cloth surface area S 2, the height of the projections 3 H, D 1 the diameter of the upper surface 3a, the diameter of the pores provided in the object to be polished is D, 0.1S 2 ≦ S 1 ≦ 0.9S 2 , 50 μm ≦ H ≦ 1 mm, and D 1 ≧ 2D.

突起部(研磨材層)3には樹脂バインダー(アクリル系)により、ダイヤモンド砥粒(粒径:数μm〜数10μm)の立体構造が形成されている。   A three-dimensional structure of diamond abrasive grains (particle diameter: several μm to several tens μm) is formed on the protrusion (abrasive material layer) 3 by a resin binder (acrylic).

突起部3は規則正しく配置例えば一方向(X軸方向)に等ピッチで配置され、さらに、次列は半ピッチずらして配置される。   The protrusions 3 are regularly arranged, for example, arranged at an equal pitch in one direction (X-axis direction), and the next row is arranged shifted by a half pitch.

上面3aの総面積をSは1個の上面3aの面積と、突起部3数の積で求められ、研磨布表面積をSは、総面積をSと、全突起部3の周囲面積と、基材2の露出部面積の和で求められる。Sが0.1S≦S≦0.9Sの範囲を外れると、チッピング抑制効果が得られない。 S 1 the total area of the upper surface 3a is the area of one of the upper surface 3a, sought by the product of the protrusion 3 number, the polishing cloth surface area S 2 is the total area and S 1, the surrounding area of all protrusions 3 And the sum of the exposed area of the substrate 2. If S 1 is out of the range of 0.1S 2 ≦ S 1 ≦ 0.9S 2 , the chipping suppression effect cannot be obtained.

突起部3の高さHは基材2表面と上面3a間の距離である。   The height H of the protrusion 3 is the distance between the surface of the base material 2 and the upper surface 3a.

高さHが1mmより大きくなると、突起部にかかる負荷により突起部が変形・脱落することがあり、研磨精度が低下してしまう。また、高さHが50μmより小さくなると、研磨により生じる研磨くずなどが突起部間の溝に堆積してしまい、研磨くずの排出が滞るため、研磨速度が変化し、研磨精度が低下してしまうおそれがある。   If the height H is greater than 1 mm, the protrusion may be deformed or dropped due to the load applied to the protrusion, and the polishing accuracy will be reduced. Further, when the height H is smaller than 50 μm, polishing scraps and the like generated by polishing are accumulated in the grooves between the protrusions, and the discharge of the polishing scraps is delayed, so that the polishing rate is changed and the polishing accuracy is lowered. There is a fear.

また、Dが2Dより小さいと、突起部が細孔内部に入り込み易くなり、細孔エッジ部にひっかかり易くなるため、チッピング抑制効果が得られず、チッピングが発生する。 Further, a D 1 is 2D smaller, easily protrusion enters the pores, it becomes easier to catch the pore edges, chipping suppressing effect can not be obtained, chipping.

本第1実施形態のラッピング用研磨布によれば、チッピングの発生を抑制することができるラッピング用研磨布が実現する。   According to the lapping polishing cloth of the first embodiment, a lapping polishing cloth capable of suppressing the occurrence of chipping is realized.

次に本発明の第2実施形態に係るラッピング用研磨布について説明する。   Next, a lapping polishing cloth according to a second embodiment of the present invention will be described.

本第2実施形態は、第1実施形態の突起部が截頭円錐形状であるのに対して、突起部が逆截頭円錐形状である。   In the second embodiment, the protrusion of the first embodiment has a frustoconical shape, whereas the protrusion has an inverted frustoconical shape.

例えば、図3および図4に示すように、本発明の第2実施形態に係るラッピング用研磨布11は、基材2上に多数の突起部13が規則正しく配置され、この突起部13の上面13aと側面13bとがなす角度θを45°≦θ<75°とする逆截頭円錐形状である。   For example, as shown in FIGS. 3 and 4, in the lapping polishing cloth 11 according to the second embodiment of the present invention, a large number of protrusions 13 are regularly arranged on the base material 2, and the upper surface 13 a of the protrusions 13. And the side surface 13b has an inverted truncated cone shape in which the angle θ is 45 ° ≦ θ <75 °.

角度θを鋭角にすることで突起部エッジの磨耗を促進させ、常にその先端角が丸みを帯びた形状となることで、加工時の細孔端部へかかる加工抵抗を分散させチッピングの発生を極力抑える。   By making the angle θ an acute angle, the wear of the protrusion edge is promoted, and the tip angle is always rounded, thereby dispersing the processing resistance applied to the pore end during processing and generating chipping. Minimize as much as possible.

この逆截頭円錐形状において、角度θが75°以上105°以下になると、チッピング抑制効果が得られず、チッピングが発生する。角度θが45°より小さいと研磨布の使用研磨による研磨布突起上部の面積の変化量が大きくなり、研磨速度が変化するため、加工精度が低下してしまう。   In this inverted frustoconical shape, if the angle θ is not less than 75 ° and not more than 105 °, the chipping suppression effect cannot be obtained and chipping occurs. If the angle θ is smaller than 45 °, the amount of change in the area of the upper portion of the polishing cloth projection due to the use polishing of the polishing cloth increases, and the polishing speed changes, so that the processing accuracy decreases.

他の構成は図1および図2に示すラッピング用研磨布と異ならないので、同一符号を付して説明は省略する。   Other configurations are not different from the lapping polishing cloth shown in FIG. 1 and FIG.

また、本発明の第3実施形態に係るラッピング用研磨布について説明する。   A lapping polishing cloth according to a third embodiment of the present invention will be described.

本第3実施形態は、第1実施形態の截頭円錐形状の突起部と第2実施形態の逆截頭円錐形状の突起部が混在する。   In the third embodiment, the frustoconical protrusions of the first embodiment and the inverted frustoconical protrusions of the second embodiment coexist.

例えば、図5および図6に示すように、本発明の第3実施形態に係るラッピング用研磨布21は、基材2上に多数の突起部3、13が規則正しく混在して配置され、截頭円錐形状の突起部3および逆截頭円錐形状の突起部13が一方向に交互に配置される。   For example, as shown in FIGS. 5 and 6, the lapping polishing cloth 21 according to the third embodiment of the present invention has a large number of protrusions 3 and 13 regularly arranged on the base 2, The conical protrusions 3 and the inverted frustoconical protrusions 13 are alternately arranged in one direction.

また、本発明の一実施形態のプラズマエッチング装置用シリコン電極のラッピング方法を用いたシリコン電極の製造方法について、図7に示す製造フロー図に沿って説明する。   A silicon electrode manufacturing method using the silicon electrode lapping method for a plasma etching apparatus according to an embodiment of the present invention will be described with reference to a manufacturing flowchart shown in FIG.

図7(a)に示すように、シリコンインゴットからシリコン円盤Pを切り出す(P1)。   As shown in FIG. 7A, the silicon disk P is cut out from the silicon ingot (P1).

図7(b)に示すように、ダイヤモンドドリルにより、シリコン円盤Pに多数の細孔pを穿設する(P2)。   As shown in FIG. 7B, a large number of pores p are formed in the silicon disk P with a diamond drill (P2).

図7(c)に示すように、ラップ盤の上定盤L1、下定盤L2に本第1実施形態のラッピング用研磨布1を貼り付け、シリコン円盤Pを両定盤L1、L2で挟み込み荷重をかけながら回転運動させ、水もしくは水に潤滑・冷却を目的とした水溶性油などを混合したものを供給しながらラッピングを行う(P3)。   As shown in FIG. 7 (c), the lapping polishing cloth 1 of the first embodiment is attached to the upper surface plate L1 and lower surface plate L2 of the lapping machine, and the silicon disk P is sandwiched between the surface plates L1 and L2. The wrapping is performed while supplying water or water mixed with water-soluble oil for the purpose of lubrication and cooling (P3).

このラッピング工程において、突起部3は上面3aと側面3bとがなす角度θを105°<θ≦135°とする截頭円錐形状であるので、チッピング発生が抑制される。   In this lapping step, the protrusion 3 has a frustoconical shape in which the angle θ formed by the upper surface 3a and the side surface 3b is 105 ° <θ ≦ 135 °, so that occurrence of chipping is suppressed.

本研磨布は図2に示すような構造となっており、截頭円錐形状の突起部(研磨材層)には樹脂バインダー(アクリル系)によりダイヤモンド砥粒(粒径:数μm〜数十μm)の立体構造が形成されており、これらが基材の一方の面へ規則正しく配列されている。この截頭円錐形状には、ラッピング加工中における細孔開口部へのチッピング発生のリスクを軽減する効果がある。   This polishing cloth has a structure as shown in FIG. 2, and diamond abrasive grains (particle diameter: several μm to several tens μm) are formed on the frustoconical protrusions (abrasive layer) by a resin binder (acrylic). ), And these are regularly arranged on one side of the substrate. This frustoconical shape has the effect of reducing the risk of chipping occurring in the pore openings during lapping.

図7(d)に示すように、ラッピングされたシリコン円盤Pを混酸に浸し、エッチング処理する(P4)。   As shown in FIG. 7D, the lapped silicon disk P is immersed in a mixed acid and etched (P4).

図7(e)に示すように、エッチング処理されたシリコン円盤Pを研磨布を貼り付けた上下定盤間に挟んで研磨する(P5)。   As shown in FIG. 7E, the etched silicon disk P is polished by being sandwiched between upper and lower surface plates to which a polishing cloth is attached (P5).

図7(f)に示すように、研磨が完了した後、シリコン円盤Pを取り出し、シリコン電極は完成する(P6)。   As shown in FIG. 7F, after the polishing is completed, the silicon disk P is taken out, and the silicon electrode is completed (P6).

完成したシリコン電極は、チッピングの発生がない。ラッピング加工において発生するチッピングは、後工程のポリッシング加工により全て除去されるので、追加研磨を行う必要がなく、細孔内部ヘワックスを充填する方法を用いないので、ワックス除去洗浄が必要でなく、製造工程が簡素化される。   The completed silicon electrode has no chipping. All chipping that occurs in lapping is removed by the subsequent polishing process, so there is no need for additional polishing, and no method of filling the inside of the pores with wax is used. The process is simplified.

(試験1)
約φ0.5mmの細孔を有するシリコン電極を製造するために、両面ラップ盤を用いてラッピング加工を実施した。
(Test 1)
In order to manufacture a silicon electrode having pores of about φ0.5 mm, lapping was performed using a double-sided lapping machine.

研磨布は図2に示す第1実施形態のものを用い、例えば突起部高さHが約800μm、上面直径Dが約3mm、上面と側面上の直線とが成す角度をθが120°とした(実施例1)。 The polishing cloth of the first embodiment shown in FIG. 2 is used. For example, the protrusion height H is about 800 μm, the upper surface diameter D 1 is about 3 mm, and the angle formed by the upper surface and the straight line on the side is 120 °. (Example 1).

ラッピング結果を図8に示す。図8からもわかるように、本発明を用いることで、従来例(FO♯1000)に比べ除去レートは1.7倍、破砕層深さは0.16倍となり、加工能率、品質ともに向上する。   The wrapping result is shown in FIG. As can be seen from FIG. 8, by using the present invention, the removal rate is 1.7 times and the crushed layer depth is 0.16 times that of the conventional example (FO # 1000), and both the processing efficiency and quality are improved. .

(試験2)
試験1と同様にして、突起部の上面と側面とがなす角度θを変化させ(第1実施形態および第2実施形態)、細孔開口部のチッピング発生状況を調べた。
(Test 2)
In the same manner as in Test 1, the angle θ formed between the upper surface and the side surface of the protrusion was changed (first and second embodiments), and the chipping occurrence state of the pore opening was examined.

結果を図9に示す。角度θとチッピング面積率(%)の間には、図9に示すような相関関係がある。最適なθを選択することはチッピング発生の抑制効果があることがわかる。   The results are shown in FIG. There is a correlation as shown in FIG. 9 between the angle θ and the chipping area ratio (%). It can be seen that selecting the optimum θ has the effect of suppressing the occurrence of chipping.

45°≦θ<75°、105°<θ≦135°にするのが好ましいことがわかる。この範囲を外れると、孔明け加工において、細孔内壁には破砕層が存在しており、これがラッピング工程において研磨布(の突起部)と接触する際に細孔端部には加工抵抗がかかることでチッピングが発生する。研磨布突起部エッジを直角ではなく傾斜をもたせることで、第1実施形態の研磨布については、加工時の細孔端部へかかる加工抵抗を分散させチッピングの発生を極力抑えることを目的とし、第2実施形態の研磨布についてはθを鋭角にすることで突起部エッジの磨耗を促進させ、45度常にその先端角が丸みを帯びた形状となることで第1実施形態と同様の効果を狙ったものである。   It can be seen that 45 ° ≦ θ <75 ° and 105 ° <θ ≦ 135 ° are preferable. Outside this range, in the drilling process, there is a crushed layer on the inner wall of the pore, and when it comes into contact with the polishing cloth (projection part) in the lapping process, processing resistance is applied to the end of the pore. This causes chipping. By providing the polishing cloth protrusion edge with an inclination instead of a right angle, the polishing cloth of the first embodiment aims to disperse the processing resistance applied to the end of the pore during processing and suppress the occurrence of chipping as much as possible. The abrasive cloth of the second embodiment promotes the wear of the protrusion edge by making θ an acute angle, and has the same effect as the first embodiment by always having a rounded tip angle at 45 degrees. It is the target.

一方、研磨布のライフ内での圧力の変動(除去レートの変動に繋がる)について考慮した場合、θが90°から離れた値ほど、この変動は大きく、また、突起部の上面直径Dが小さくなるに従い顕著となる。 On the other hand, in consideration of pressure fluctuations within the life of the polishing pad (which leads to fluctuations in the removal rate), the larger θ is away from 90 °, the larger this fluctuation is, and the upper surface diameter D 1 of the protrusion is larger. It becomes more prominent as it gets smaller.

図10に示すように、チッピング抑制効果と加工条件(除去レート)の安定性の両方を考慮した場合、突起部θの値は相反する結果となる。   As shown in FIG. 10, when both the chipping suppression effect and the stability of the processing conditions (removal rate) are taken into consideration, the values of the protrusions θ are contradictory.

そこで、第3実施形態の研磨布のような第1および第2実施形態の突起部を組み合わせた研磨布が考えられる。このときの突起部θおよびθ´の値をθ+θ´=180(45°≦θ<75°)と設定することで、常に研磨布とシリコン電極との接触面積を一定に保つことができ、上記の加工条件の安定化を図りつつチッピング抑制にも効果が得られる。   Therefore, a polishing cloth combining the protrusions of the first and second embodiments, such as the polishing cloth of the third embodiment, can be considered. By setting the values of the protrusions θ and θ ′ at this time as θ + θ ′ = 180 (45 ° ≦ θ <75 °), the contact area between the polishing cloth and the silicon electrode can always be kept constant. It is also possible to suppress chipping while stabilizing the machining conditions.

図10において、チッピング抑制効果については、チッピング面積率(図9参考)が2%以上のものを「×印」、1.5〜2%のものを「△印」、1.5%以下のものを「○印」とした。   In FIG. 10, as for the chipping suppression effect, the chipping area ratio (see FIG. 9) is “X” when the chipping area ratio is 2% or more, “Δ” when 1.5-2%, and 1.5% or less. The thing was made into "circle".

また、加工条件の安定性については、研磨布突起部のDが約3mm(第1実施形態の研磨布)と約4.5mm(第2実施形態の研磨布)で、高さ800μm(研磨布ライフ初期)から50μm(研磨布ライフエンド)まで使用したときの除去レート変動率が15%以下のものを「○印」、除去レート変動率が15〜30%のものを「△印」、除去レート変動率が30%以上のものを「×印」とした。 As for the stability of the processing conditions, by D 1 is about 3mm of the polishing pad projections about 4.5 mm (abrasive cloth of the first embodiment) (polishing cloth of the second embodiment), the height 800 [mu] m (polishing (○ mark) when the removal rate fluctuation rate is 15% or less when using from 50 μm (abrasion cloth life end) to the beginning of the cloth life, and “△ mark” when the removal rate fluctuation rate is 15 to 30%. Those with a removal rate fluctuation rate of 30% or more were designated as “x”.

「除去レート変動率(%)
=(最大除去レート−最小除去レート)/最大除去レート×100」
“Removal rate fluctuation rate (%)
= (Maximum removal rate−minimum removal rate) / maximum removal rate × 100 ”

(試験3)
試験1と同様にして、上面3aの総面積をSと研磨布表面積をSの関係を変化させて、チッピング抑制効果を調べる。
(Test 3)
Test 1 In the same manner as, the total area of the upper surface 3a with the polishing cloth surface area S 1 by changing the relation of S 2, examine the chipping inhibiting effect.

図11に示す結果を得た。図11からもわかるように、0.1S≦S≦0.9Sの範囲では、チッピング抑制効果が得られ、多数のチッピングの発生は認められなかったが(結果を○で示す)、この範囲を外れる、S=0.01S、1.1Sでは、チッピング抑制効果が得られず、多数のチッピングの発生が認められた(結果を×で示す)。 The result shown in FIG. 11 was obtained. As can be seen from FIG. 11, in the range of 0.1S 2 ≦ S 1 ≦ 0.9S 2 , the chipping suppression effect was obtained, and the occurrence of a large number of chippings was not recognized (the result is indicated by ○), When S 1 = 0.01S 2 and 1.1S 2 outside this range, the chipping suppression effect was not obtained, and numerous chippings were observed (results are indicated by x).

(試験4)
試験1と同様にして、突起部の高さHを変化させて、チッピング抑制効果を調べる。
(Test 4)
In the same manner as in Test 1, the chipping suppression effect is examined by changing the height H of the protrusions.

図12に示す結果を得た。図12からもわかるように、Hが50μm≦H≦1mmの範囲では、チッピング抑制効果が得られ、多数のチッピングの発生は認められなかったが、この範囲を外れる、H=40μm、1.2mmでは、チッピング抑制効果が得られず、多数のチッピングの発生が認められた。   The result shown in FIG. 12 was obtained. As can be seen from FIG. 12, when H is in the range of 50 μm ≦ H ≦ 1 mm, the chipping suppression effect is obtained, and the occurrence of a large number of chippings was not recognized, but outside this range, H = 40 μm, 1.2 mm However, the chipping suppression effect was not obtained, and many chippings were observed.

(試験5)
試験1と同様にして、突起部の上面の直径をDと細孔の直径をDの関係を変化させて、チッピング抑制効果を調べる。
(Test 5)
Test 1 In the same manner as, the diameter of the upper surface of the protruding portion a diameter of D 1 and pore alter the relationship and D, examine the chipping inhibiting effect.

図13に示す結果を得た。図13からもわかるように、D≧2Dの範囲では、チッピング抑制効果が得られ、多数のチッピングの発生は認められなかったが、この範囲を外れる、D=1.8Dでは、チッピング抑制効果が得られず、多数のチッピングの発生が認められた。 The result shown in FIG. 13 was obtained. As can be seen from FIG. 13, the chipping suppression effect was obtained in the range of D 1 ≧ 2D, and the occurrence of a large number of chippings was not recognized. However, when D 1 = 1.8D outside this range, the chipping suppression was achieved. The effect was not obtained, and many chippings were observed.

本発明の第1実施形態に係るラッピング用研磨布の平面図。The top view of the polishing cloth for lapping which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係るラッピング用研磨布の側面図。The side view of the lapping polishing cloth which concerns on 1st Embodiment of this invention. 本発明の第2実施形態に係るラッピング用研磨布の平面図。The top view of the polishing cloth for lapping which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係るラッピング用研磨布の側面図。The side view of the polishing cloth for lapping which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係るラッピング用研磨布の平面図。The top view of the polishing cloth for lapping which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係るラッピング用研磨布の側面図。The side view of the polishing cloth for lapping which concerns on 3rd Embodiment of this invention. 本発明の一実施形態のプラズマエッチング装置用シリコン電極のラッピング方法を用いたシリコン電極の製造方法の製造フロー図。The manufacturing flow figure of the manufacturing method of the silicon electrode using the lapping method of the silicon electrode for plasma etching apparatuses of one Embodiment of this invention. 本発明のラッピング用研磨布を用いた試験の加工状態を示す結果図。The result figure which shows the processing state of the test using the polishing cloth for lapping of this invention. 本発明のラッピング用研磨布を用いた試験のチッピング発生状態を示す結果図。The result figure which shows the chipping generation | occurrence | production state of the test using the polishing cloth for lapping of this invention. 本発明のラッピング用研磨布を用いた試験の突起部角度θの効果を示す結果図。The result figure which shows the effect of protrusion part angle (theta) of the test using the lapping abrasive cloth of this invention. 本発明のラッピング用研磨布を用いた試験の上面の総面積と研磨布表面積の相関の効果を示す結果図。The result figure which shows the effect of the correlation of the total area of the upper surface of the test using the polishing cloth for lapping of this invention, and a polishing cloth surface area. 本発明のラッピング用研磨布を用いた試験の突起部の高さの効果を示す結果図。The result figure which shows the effect of the height of the protrusion part of the test using the polishing cloth for lapping of this invention. 本発明のラッピング用研磨布を用いた試験の突起部の上面の直径と細孔の直径の相関の効果を示す結果図。The result figure which shows the effect of the correlation of the diameter of the upper surface of the protrusion part of a test using the polishing cloth for lapping of this invention, and the diameter of a pore. 一般的なプラズマエッチング装置の概念図。The conceptual diagram of a general plasma etching apparatus.

符号の説明Explanation of symbols

1 ラッピング用研磨布
2 基材
3 突起部
3a 上面
3b 側面
DESCRIPTION OF SYMBOLS 1 Polishing cloth for lapping 2 Base material 3 Protrusion part 3a Upper surface 3b Side surface

Claims (3)

基材上に多数の突起部が規則正しく配置され、この突起部の上面と側面とがなす角度θを105°<θ≦135°とする截頭円錐形状をなしあるいは、前記突起部の上面と側面とがなす角度θを45°≦θ<75°とする逆截頭円錐形状をなし、
前記突起部の上面の総面積をS、研磨布表面積をS、前記突起部の高さをH、前記上面の直径をD、被ラッピング材に設ける細孔の直径をDとするとき、
0.1S≦S≦0.9S、50μm≦H≦1mm、D≧2D
の関係を有することを特徴とするラッピング用研磨布。
A large number of protrusions are regularly arranged on the substrate, and a frustoconical shape in which an angle θ formed by the upper surface and the side surface of the protrusion is 105 ° <θ ≦ 135 ° is formed, or the upper surface and the side surface of the protrusion An inverted frustoconical shape with an angle θ between 45 ° ≦ θ <75 ° is formed,
When the total area of the upper surface of the protrusion is S 1 , the surface area of the polishing cloth is S 2 , the height of the protrusion is H, the diameter of the upper surface is D 1 , and the diameter of the pores provided in the wrapping material is D ,
0.1 S 2 ≦ S 1 ≦ 0.9 S 2 , 50 μm ≦ H ≦ 1 mm, D 1 ≧ 2D
A lapping polishing cloth characterized by having the following relationship:
前記截頭円錐形状の突起部および逆截頭円錐形状の突起部が一方向に交互に配置されることを特徴とする請求項1に記載のラッピング用研磨布。 The lapping abrasive cloth according to claim 1, wherein the frustoconical protrusions and the inverted frustoconical protrusions are alternately arranged in one direction. シリコンインゴットからシリコン円盤を切り出す工程と、
シリコン円盤にドリルにより多数の細孔を穿設する工程と、
請求項1または2に記載のラッピング用研磨布を用いて、細孔を設けたシリコン円盤をラッピングする工程を有する
ことを特徴とするプラズマエッチング装置用シリコン電極のラッピング方法。
Cutting out a silicon disk from a silicon ingot;
Drilling a large number of pores in a silicon disk with a drill;
A method for lapping a silicon electrode for a plasma etching apparatus, comprising the step of lapping a silicon disk provided with pores using the lapping polishing cloth according to claim 1.
JP2007251881A 2007-09-27 2007-09-27 Lapping polishing cloth, and method of lapping silicon electrode for plasma etching device Pending JP2009082995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007251881A JP2009082995A (en) 2007-09-27 2007-09-27 Lapping polishing cloth, and method of lapping silicon electrode for plasma etching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007251881A JP2009082995A (en) 2007-09-27 2007-09-27 Lapping polishing cloth, and method of lapping silicon electrode for plasma etching device

Publications (1)

Publication Number Publication Date
JP2009082995A true JP2009082995A (en) 2009-04-23

Family

ID=40657139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007251881A Pending JP2009082995A (en) 2007-09-27 2007-09-27 Lapping polishing cloth, and method of lapping silicon electrode for plasma etching device

Country Status (1)

Country Link
JP (1) JP2009082995A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013039181A1 (en) * 2011-09-15 2013-03-21 東レ株式会社 Polishing pad
JP2019098480A (en) * 2017-12-05 2019-06-24 日本電気硝子株式会社 Polishing pad
JP2020531298A (en) * 2017-08-25 2020-11-05 スリーエム イノベイティブ プロパティズ カンパニー Surface protrusion polishing pad

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013039181A1 (en) * 2011-09-15 2013-03-21 東レ株式会社 Polishing pad
JP2020531298A (en) * 2017-08-25 2020-11-05 スリーエム イノベイティブ プロパティズ カンパニー Surface protrusion polishing pad
JP7273796B2 (en) 2017-08-25 2023-05-15 スリーエム イノベイティブ プロパティズ カンパニー surface protrusion polishing pad
JP2019098480A (en) * 2017-12-05 2019-06-24 日本電気硝子株式会社 Polishing pad
JP7087365B2 (en) 2017-12-05 2022-06-21 日本電気硝子株式会社 Polishing pad

Similar Documents

Publication Publication Date Title
KR100789620B1 (en) Super abrasive grain tool and method for manufacturing the same
KR100293863B1 (en) Super abrasive tool and its manufacturing method
KR100387954B1 (en) Conditioner for polishing pad and method of manufacturing the same
TWI290337B (en) Pad conditioner for conditioning a CMP pad and method of making the same
JP2008062367A (en) Polishing device, polishing pad, and polishing method
TW200849360A (en) Conditioning tools and techniques for chemical mechanical planarization
WO2013012226A2 (en) Cmp pad conditioner
JP2009082995A (en) Lapping polishing cloth, and method of lapping silicon electrode for plasma etching device
US20180354095A1 (en) Grinding Tool and Method of Fabricating the Same
JP2018192611A (en) Chemical mechanical polishing pad conditioner and production method of the same
JP2007268666A (en) Cmp pad conditioner
JP2006114861A (en) Polishing apparatus and polishing method
JP2018103356A (en) Blade processing device and blade processing method
JP2006272543A (en) Cutting tool for machining soft material
JP2007273743A (en) Semiconductor substrate and dicing method thereof
JP2006055943A (en) Cmp pad conditioner
JP3802884B2 (en) CMP conditioner
JP2004042215A (en) Polishing stone, and apparatus and method for mirror-finishing cut surface
JP4517364B2 (en) Silicon electrode plate for plasma etching
JP2006196491A (en) Plasma etching electrode plate
JP2008132559A (en) Grinding method for silicon carbide single crystal
JP2019077019A (en) Method for processing work-piece
JPH09289195A (en) Plasma etching electrode
JP6145596B2 (en) Polishing apparatus and attachment used for polishing apparatus
JP2019077018A (en) Method for processing work-piece