JP2009081273A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009081273A JP2009081273A JP2007249491A JP2007249491A JP2009081273A JP 2009081273 A JP2009081273 A JP 2009081273A JP 2007249491 A JP2007249491 A JP 2007249491A JP 2007249491 A JP2007249491 A JP 2007249491A JP 2009081273 A JP2009081273 A JP 2009081273A
- Authority
- JP
- Japan
- Prior art keywords
- output unit
- bus bar
- semiconductor device
- unit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パワーデバイスと制御回路とを備えたインテリジェントパワーモジュールである半導体装置に関する。 The present invention relates to a semiconductor device that is an intelligent power module including a power device and a control circuit.
従来、IGBT等を含むパワーデバイスとIGBTのゲート等を制御するための制御回路とが一体的に設けられたパワーモジュールであるIPMが知られている。 2. Description of the Related Art Conventionally, there is known an IPM that is a power module in which a power device including an IGBT or the like and a control circuit for controlling the gate or the like of the IGBT are integrally provided.
特許文献1には、一枚の平板状のモジュール底部にU相、V相、W相を出力するためのパワーデバイス(出力部)が配置されたIPMが開示されている。
しかしながら、特許文献1のIPMでは、パワーデバイスが一枚の平面状のモジュール底部に設置されているため、平面積が大きくなるといった課題がある。
However, in the IPM of
本発明は、上述した課題を解決するために創案されたものであり、平面積を小さくできる半導体装置を提供することを目的としている。 The present invention has been made in order to solve the above-described problems, and an object of the present invention is to provide a semiconductor device capable of reducing the plane area.
上記目的を達成するために、請求項1に記載の発明は、第1相を出力する第1出力部と、前記第1出力部が配置された面と交差する面に配置され、第1相と異なる位相の第2相を出力する第2出力部と、前記出力部を制御する制御部とを備えたことを特徴とする半導体装置である。
In order to achieve the above object, the invention according to
また、請求項2に記載の発明は、前記第1出力部が配置される面と前記第2出力部が配置される面は多面体の異なる面であることを特徴とする請求項1に記載の半導体装置である。
The invention according to
また、請求項3に記載の発明は、前記制御部が配置される面は、前記第1出力部が配置される面及び前記第2出力部が配置される面とは異なる多面体のいずれかの面であることを特徴とする請求項2に記載の半導体装置である。
According to a third aspect of the present invention, the surface on which the control unit is arranged is any one of a polyhedron different from the surface on which the first output unit is arranged and the surface on which the second output unit is arranged. The semiconductor device according to
また、請求項4に記載の発明は、前記第1出力部及び前記第2出力部は、放熱板を含み、前記放熱板が内側になるように、前記第1出力部及び前記第2出力部が構成されていることを特徴とする請求項2または請求項3のいずれか1項に記載の半導体装置である。
According to a fourth aspect of the present invention, the first output section and the second output section include a heat sink, and the first output section and the second output section are arranged so that the heat sink is inside. The semiconductor device according to
また、請求項5に記載の発明は、前記第1出力部及び前記第2出力部は、放熱板を含み、前記放熱板が外側になるように、前記第1出力部及び前記第2出力部が構成されていることを特徴とする請求項2または請求項3のいずれか1項に記載の半導体装置である。
The invention according to claim 5 is characterized in that the first output unit and the second output unit include a heat sink, and the first output unit and the second output unit are arranged such that the heat sink is outside. The semiconductor device according to
また、請求項6に記載の発明は、前記第1出力部が配置される面と前記第2出力部が配置される面は、折り曲げられた板部材の異なる2面であることを特徴とする請求項1に記載の半導体装置である。
The invention described in claim 6 is characterized in that the surface on which the first output portion is arranged and the surface on which the second output portion is arranged are two different surfaces of the folded plate member. A semiconductor device according to
また、請求項7に記載の発明は、前記第1出力部は、前記制御部に立設されていることを特徴とする請求項1〜請求項6のいずれか1項に記載の半導体装置である。 According to a seventh aspect of the present invention, in the semiconductor device according to any one of the first to sixth aspects, the first output unit is erected on the control unit. is there.
また、請求項8に記載の発明は、前記第1出力部は、前記制御部と接続するための制御用のバスバーを備え、前記制御用のバスバーは、前記制御部に形成された穴に挿通されていることを特徴とする請求項7に記載の半導体装置である。 According to an eighth aspect of the present invention, the first output unit includes a control bus bar for connection to the control unit, and the control bus bar is inserted into a hole formed in the control unit. 8. The semiconductor device according to claim 7, wherein the semiconductor device is formed.
また、請求項9に記載の発明は、前記第1出力部及び前記第2出力部は、前記制御部が配置された方向とは異なる方向に熱を伝導させる放熱板を備えていることを特徴とする請求項1〜請求項8のいずれか1項に記載の半導体装置である。
The invention according to claim 9 is characterized in that the first output unit and the second output unit include a heat radiating plate that conducts heat in a direction different from a direction in which the control unit is arranged. A semiconductor device according to any one of
また、請求項10に記載の発明は、前記第1出力部及び前記第2出力部のそれぞれが、第1の方向に電流が流れる第1のバスバーと、第1の方向とは逆の第2の方向に電流が流れる第2のバスバーとを備え、前記第1出力部の第1のバスバーは、前記第2出力部の第1のバスバーよりも前記第2出力部の第2のバスバーに近い位置に配置されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置である。
According to a tenth aspect of the present invention, each of the first output unit and the second output unit includes a first bus bar in which a current flows in a first direction and a second direction opposite to the first direction. The first bus bar of the first output unit is closer to the second bus bar of the second output unit than the first bus bar of the second output unit The semiconductor device according to
また、請求項11に記載の発明は、前記第1出力部及び前記第2出力部は、第1の方向に電流が流れる第1のバスバーを共有するとともに、第1の方向とは逆の第2の方向に電流が流れる第2のバスバーを共有し、前記第1のバスバーと前記第2のバスバーは、絶縁部材を介して積層されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置である。 According to an eleventh aspect of the present invention, the first output unit and the second output unit share a first bus bar through which a current flows in a first direction, and are opposite to the first direction. The first bus bar and the second bus bar are stacked via an insulating member, sharing a second bus bar through which current flows in the direction of 2. It is a semiconductor device given in any 1 paragraph.
また、請求項12に記載の発明は、前記第1出力部は、複数の半導体素子と、半導体素子が設けられる配線基板とを備え、前記複数の半導体素子は、基板の両面に配置されていることを特徴とする請求項1〜請求項3、請求項6のいずれか1項に記載の半導体装置である。
According to a twelfth aspect of the present invention, the first output unit includes a plurality of semiconductor elements and a wiring board on which the semiconductor elements are provided, and the plurality of semiconductor elements are arranged on both surfaces of the substrate. The semiconductor device according to any one of
本発明の半導体装置によれば、互いに交差する異なる面に、異なる位相を出力する2つの出力部を配置することにより、平面積を小さくすることができる。 According to the semiconductor device of the present invention, it is possible to reduce the plane area by arranging two output units that output different phases on different planes that intersect each other.
(第1実施形態)
以下、図面を参照して本発明を三相式のインテリジェントパワーモジュール(以下、IPM)に適用した第1実施形態について説明する。図1は、第1実施形態によるIPMの全体斜視図である。図2は、図1におけるII−II線に沿った断面図である。図3は、図1におけるIII−III線に沿った断面図である。図4は、U相出力部の平面図である。図5は、図4におけるV−V線に沿った断面図である。図6は、スイッチングデバイスを説明するための斜視図である。図7は、ダイオードを説明するための斜視図である。図8は、IPMの概略回路図である。
(First embodiment)
Hereinafter, a first embodiment in which the present invention is applied to a three-phase intelligent power module (hereinafter referred to as IPM) will be described with reference to the drawings. FIG. 1 is an overall perspective view of an IPM according to the first embodiment. FIG. 2 is a cross-sectional view taken along the line II-II in FIG. FIG. 3 is a cross-sectional view taken along line III-III in FIG. FIG. 4 is a plan view of the U-phase output unit. 5 is a cross-sectional view taken along line VV in FIG. FIG. 6 is a perspective view for explaining the switching device. FIG. 7 is a perspective view for explaining the diode. FIG. 8 is a schematic circuit diagram of the IPM.
図1〜図3に示すように、第1実施形態によるIPM1は、U相出力部2と、V相出力部3と、W相出力部4と、制御部5と、昇圧部6と、冷却部7とを備えている。異なる位相を出力する出力部2〜4、制御部5及び昇圧部6は、互いに交差する面である、直方体の異なる面に配置されている。また、出力部2〜4及び昇圧部6は、制御部5に垂直に立設された状態でネジ(図示略)により固定されている。
As shown in FIGS. 1 to 3, the
図4及び図5に示すように、U相出力部2は、高圧部11と、低圧部12と、配線基板13と、放熱板14と、7つのバスバー15〜21と、複数のAlワイヤ22と、ケース23とを備えている。
As shown in FIGS. 4 and 5, the
高圧部11には、P側電力供給部から高電圧(正の電圧)を有する直流の電力が供給される。高圧部11は、npn型のIGBT(Insulated Gate Bipolar Transistor)またはMOS(Metal Oxide Semiconductor)トランジスタ等からなるスイッチングデバイス32と、逆流防止用の転流ダイオード(以下、ダイオード)33と、配線基板13上に形成されたAl配線34とを備えている。
The
図6に示すように、スイッチングデバイス32の上面には、ゲート32gと、ソース32sが形成されている。スイッチングデバイス32の下面には、半田を介してAl配線34に接続されるドレイン32dが形成されている。尚、以下の説明において、他のスイッチングデバイスのドレイン、ゲート、ソースを説明する際にも、当該スイッチングデバイスの番号に符号d、g、sを付与して説明する。図4及び図8に示すように、スイッチングデバイス32のドレイン32dは、Al配線34とAlワイヤ22を介してP側電力供給用のバスバー16に接続されている。スイッチングデバイス32のソース32sは、Alワイヤ22を介してU相出力用のバスバー15に接続されている。また、スイッチングデバイス32のソース32sは、昇圧部6へ接続するためのバスバー19にもAlワイヤ22を介して接続されている。スイッチングデバイス32のゲート32gは、Alワイヤ22を介してゲートドライバ接続用のバスバー18に接続されている。
As shown in FIG. 6, a
また、スイッチングデバイス32を構成する材料は、特に限定されるものではなく、Si、SiC、GaN、AlN、ダイヤモンド等を用途や目的に応じて適宜変更可能である。例えば、スイッチング損失や電力損失を抑制したい場合には、SiCやGaNが好ましい。尚、SiCは高温(約300℃)で動作させる場合にも有効である。また、高周波で駆動させたい場合には、GaNが好ましい。尚、GaNを採用した場合には、更に、不要なインダクタンス成分(L成分)及び容量成分(C成分)を抑制でき、小型化も可能となる。また、絶縁破壊係数を上げて耐圧を向上させたい場合には、AlNが好ましい。尚、AlNを採用し、配線基板13を同じAlNにより構成した場合には、熱膨張係数の違いに起因する熱応力の発生を抑制できる。また、ダイヤモンドを採用する場合には、上述した材料の物性値を全て越えており、IPM1の小型化を実現し、電力損失やスイッチング損失を大幅に低減することができる。
Moreover, the material which comprises the
ダイオード33は、スイッチングデバイス32に電流が逆流することを防ぐためのものである。図7に示すように、ダイオード33の上面には、アノード33aが形成されている。ダイオード33の下面には、半田を介してAl配線34と接続されるカソード33kが形成されている。尚、以下の説明において、他のダイオードのアノード、カソードを説明する際にも、当該ダイオードの番号に符号a、kを付与して説明する。図4及び図8に示すように、ダイオード33のアノード33aは、Alワイヤ22を介してU相出力用のバスバー15に接続されている。ダイオード33のカソード33kは、Al配線34とAlワイヤ22とを介してP側電力供給用のバスバー16に接続されている。即ち、ダイオード33は、スイッチングデバイス32のソース32sからドレイン32d方向が順方向となるように接続されている。また、ダイオード33を構成する材料は、特に限定されるものではなく、スイッチングデバイス32と同様に、Si、SiC、GaN、AlN、ダイヤモンド等を用途や目的に応じて適宜変更可能である。
The
低圧部12には、P側電力供給部から供給される電力よりも低い電圧(負の電圧)を有する直流の電力がN側電力供給部から供給される。低圧部12は、npn型のIGBTまたはMOS(Metal Oxide Semiconductor)トランジスタ等からなるスイッチングデバイス36と逆流防止用の転流ダイオード(以下、ダイオード)37と、配線基板13上に形成されたAl配線38とを備えている。
The low-
スイッチングデバイス36のドレイン36dは、Al配線38及びAlワイヤ22を介してU相出力用のバスバー15に接続されている。スイッチングデバイス36のソース36sは、Alワイヤ22を介してN側電力供給用のバスバー17に接続されている。また、スイッチングデバイス36のソース36sは、Alワイヤ22を介して昇圧部6に接続するためのバスバー20にも接続されている。スイッチングデバイス36のゲート36gは、ゲートドライバ接続用のバスバー21に接続されている。
The drain 36 d of the
ダイオード37のアノード37aは、Alワイヤ22を介してN側電力供給用のバスバー17に接続されている。ダイオード37のカソード37kは、Al配線38及びAlワイヤ22を介してU相出力用のバスバー15に接続されている。
The anode 37 a of the diode 37 is connected to the N-side power
配線基板13は、絶縁性のAl2O3、AlN、Si3N4またはSiO2からなる。配線基板13の外面には、Al配線34、38が形成される(DBA(Direct Brazed Aluminum))。Al配線34、38の代わりに、Cu配線を形成してもよい(DBC(Direct Bonding Copper))。一方、配線基板13の内面には、熱伝導性の良い金属(例えば、AlまたはCu等)からなる接合剤(図示略)により放熱板14が接合されている。
The
放熱板14は、配線基板13を介して伝導する高圧部11及び低圧部12から発生した熱を外部へ放熱するためのものである。放熱板14は、絶縁性の配線基板13により高圧部11及び低圧部12と絶縁されている。図3に示すように、放熱板14は、面に垂直な方向S1、即ち、制御部5が配置された方向とは異なる方向S1への熱伝導率が高い熱伝導異方性材料により構成されている。熱伝導異方性材料とは、例えば、方向が揃えられた炭素繊維をアルミニウムに埋設させたもの等を適用することができる。放熱板14の外周部は、接着剤によりケース23の内面に接着される。
The
バスバー15〜21は、ケース23に中央部が埋設されて固定されている。これにより、バスバー15〜21の一端部はケース23の凹部23d側に、他端部がケース23の外側に配置される。バスバー15〜21は、導電性のCuまたはAlにより板状に形成されている。バスバー15は、U相を出力するためのものである。バスバー16は、P側電力を供給するためのものである。バスバー17は、N側電力を供給するためのものである。即ち、バスバー16には、バスバー17とは逆方向の電流が流れる。バスバー18、21は、後述する制御部5のゲートドライブ43、44に接続されている。また、バスバー19、20は、ゲートドライブ43、44を介して昇圧部6に接続されている。
The bus bars 15 to 21 are fixed to the
ケース23は、合成樹脂からなり、長方形の板状に形成されている。ケース23の中央部には、窓23aが形成されている。窓23aには、配線基板13が嵌め込まれる。ケース23の一方の側部には、ネジ溝を有する一対のネジ孔23bが、窓23aへ延びるように形成されている。ケース23の他方の側部には、外側から内側へと嵌通された挿通孔23cが形成されている。図2に示すように、ケース23の挿通孔23cに挿通されたネジ26を、隣接するケース23のネジ孔23bに螺合させることによって、ケース23を互いに固定する。ケース23には、窓23aよりも一回り大きい凹部23dが形成されている。凹部23dには、高圧部11及び低圧部12等を保護及び絶縁するための保護ゲル24が充填されている。保護ゲル24は、約180℃程度の熱に耐えることができる軟性のシリコン樹脂またはエポキシ樹脂からなる。また、保護ゲル24の外面には、保護ゲル24の漏れを防止するとともに、高圧部11及び低圧部12への熱の伝導を抑制する蓋25が被せられている。
The
V相出力部3及びW相出力部4は、U相出力部2と略同じ構成を有するので異なる点のみ説明する。V相出力部3は、出力用のバスバー15からU相と位相が異なるV相を出力する。W相出力部4は、出力用のバスバー15からU相及びV相と位相が異なるV相を出力する。V相出力部3のバスバー18、21は、制御部5のゲートドライブ45、46に接続されている。また、V相出力部3のバスバー19、20は、ゲートドライブ45、46を介して昇圧部6に接続されている。W相出力部4のバスバー18、21は、制御部5のゲートドライブ47、48に接続されている。また、W相出力部4のバスバー19、20は、ゲートドライブ47、48を介して昇圧部6に接続されている。
Since the V-phase output unit 3 and the W-
制御部5は、断熱材41と、配線基板42と、6個のゲートドライブ43〜48と、Al配線50とを備えている。尚、Al配線50は、一部のみ図示している。断熱材41は、熱に弱いゲートドライブ43〜48に各相出力部2〜4からの熱が伝導されることを抑制するためのものである。断熱材41は、約350℃の熱に耐えることが可能な絶縁性のポリイミド系樹脂からなり、配線基板42と各相出力部2〜4との間に配置されている。断熱材41及び配線基板42の外周部には、制御用のバスバー15〜21及びバスバー55〜60を挿通させるための穴49(図11参照)が形成されている。各穴49からは、バスバー18〜21、各ゲートドライブ43〜48及びバスバー55〜60を接続するためのAl配線50が延びている。バスバー18〜21及びバスバー55〜60と、Al配線50は、半田により接続されている。
The control unit 5 includes a
各ゲートドライブ43〜48は、配線基板42上に設けられている。ゲートドライブ43(44)は、U相出力部2に設けられたスイッチングデバイス32(36)のゲート32g(36g)を制御するためのものである。ゲートドライブ45(46)は、V相出力部3に設けられたスイッチングデバイス32(36)のゲート32g(36g)を制御するためのものである。ゲートドライブ47(48)は、W相出力部4に設けられたスイッチングデバイス32(36)のゲート32g(36g)を制御するためのものである。
Each of the gate drives 43 to 48 is provided on the
図2に示すように、昇圧部6は、昇圧回路部51と、Al配線52と、配線基板53と、放熱板54と、ゲートドライブ43〜48に接続される6つのバスバー55〜60と、ケース23とを備えている。昇圧部6は、ゲートドライブ43〜48、バスバー19、20及びバスバー55〜60を介して接続されている各出力部2〜4のスイッチングデバイス32、36のソース32s、36sの電圧を制御する。これにより、スイッチングデバイス32、36のゲート32g、36gの電圧を安定させて、ゲート32g、36gに高い電圧が印加されることを抑制する。
As shown in FIG. 2, the boosting unit 6 includes a boosting
冷却部7は、筒部材61と、冷却ファン62とを備えている。筒部材61は、固定部材(図示略)を介してケース23に取り付けられている。筒部材61の一端部と制御部5との間には、所定の間隔があけられている。筒部材61の他端部には、冷却ファン62が設けられている。冷却ファン62は、制御部5の方向へと送風可能に構成されている。
The cooling unit 7 includes a
次に、上述したIPM1の動作説明を行う。
Next, the operation of the
ゲートドライブ43〜48により各スイッチングデバイス32、36のゲート32g、36gが制御されつつ、P側電力供給用のバスバー16及びN側電力供給用のバスバー17から電力が供給されると、各相の出力部2〜4により異なる位相を有する三相の交流電力が出力される。また、動作中には、冷却ファン62から送風される空気が、図3に示す矢印方向F1に流れる。これにより、送風された空気は、筒部材61を通って制御部5に達する。空気は、制御部5を冷却した後、筒部材61の外側を矢印方向F2に流れて、各相の出力部2〜4及び昇圧部6を冷却して、排気される。
When power is supplied from the
次に、上述したIPM1の組立工程について説明する。図9〜図11は、IPMの組立工程を説明するための斜視図である。
Next, the assembly process of the
まず、図9に示すように、バスバー15〜21を金型に入れた状態で、ケース23を射出成型により作製する。次に、図10に示すように、高圧部11、低圧部12及び配線基板13が接合された放熱板14をケース23に接着する。その後、図4に示すように、Alワイヤ22を配線する。次に、図11に示すように、出力部2〜4及び昇圧部6のケース23を互いにネジ26により固定する。その後、バスバー15〜21及びバスバー55〜60が、制御部5の穴49と一致するように、制御部5を出力部2〜4及び昇圧部6の上に被せてネジ(図示略)により固定する。これにより、バスバー15〜21及びバスバー55〜60とAl配線50とを半田により電気的に接続する。この後、冷却部7を取り付けてIPM1が完成する。
First, as shown in FIG. 9, the
上述したように、第1実施形態によるIPM1では、出力部2〜4、制御部5及び昇圧部6が互いに交差する直方体の異なる面に配置されている。これにより、全てを同一平面状に配置した場合に比べて、平面積を小さくすることができる。また、多面体に構成することにより、整流回路等を新たに設ける場合でも、平面積の増加を抑制することができる。更に、多面体に構成することにより、スイッチングデバイス32、36及びダイオード33、37のそれぞれが隣接することを減らすことができるので、熱の集中を抑制できる。
As described above, in the
また、IPM1では、出力部2〜4、制御部5及び昇圧部6を互いに交差する直方体の異なる面に配置することによって、冷却するための空気を容易に送風することができるとともに、冷却部7を直方体の内側に一つ取り付けることで冷却できる。これらにより、冷却機能を向上させることができるので、各出力部2〜4を高温(例えば、約200℃)で動作させても、熱に弱いゲートドライブ43〜48の破損を抑制することができる。この結果、IPM1の寿命を延ばすことができる。
In addition, in the
また、一般には、出力部上にゲートドライブを構成する場合が多く、ゲートドライブに出力部からの熱が伝達され易いが、IPM1では、制御部5に対して出力部2〜4を垂直に立設させることにより、出力部2〜4から制御部5への熱の伝達を抑制できる。更に、ゲートドライブ43〜48と出力部2〜4との間に断熱材41を設けることにより、熱の伝達をより抑制できる。
In general, a gate drive is often formed on the output unit, and heat from the output unit is easily transferred to the gate drive. However, in the
また、制御用のバスバー15〜21及びバスバー55〜60を制御部5の穴49に挿通させた状態で、Al配線50と接続しているので、位置決めと接続とを容易に行うことができる。
In addition, since the control bus bars 15 to 21 and the bus bars 55 to 60 are inserted into the
(第2実施形態)
次に、上述した第1実施形態を部分的に変更した第2実施形態について説明する。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。図12は、第2実施形態によるIPMの図2相当図である。
(Second Embodiment)
Next, a second embodiment in which the first embodiment described above is partially changed will be described. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted. FIG. 12 is a diagram corresponding to FIG. 2 of the IPM according to the second embodiment.
図12に示すように、第2実施形態によるIPM1AのU相出力部2A、V相出力部3A及びW相出力部4Aは、放熱板14が配線基板13よりも外側に配置され、高圧部11及び低圧部12が配線基板13よりも内側に配置されている。また、昇圧部6Aにおいても、配線基板53よりも外側に放熱板54が配置され、配線基板53よりも内側に昇圧回路部51が配置されている。
As shown in FIG. 12, the
第2実施形態のIMP1Aでは、放熱板14及び放熱板54を直方体の外側に配置することにより、より放熱性を向上させることができる。尚、このように構成する場合、放熱板14及び放熱板54にヒートシンクやフィン等を設けてもよい。
In the
(第3実施形態)
次に、上述した第1実施形態を部分的に変更した第3実施形態について説明する。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。図13は、第3実施形態によるIPMの図2相当図である。
(Third embodiment)
Next, a third embodiment in which the first embodiment described above is partially changed will be described. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted. FIG. 13 is a diagram corresponding to FIG. 2 of the IPM according to the third embodiment.
図13に示すIPM1Bのように、昇圧部を省略し、昇圧部の位置に制御部5Bを設けてもよい。具体的には、昇圧部が配置されていた個所にケース23Bを取り付け、ケース23Bの外側に断熱材41と、ゲートドライブ(図示略)が設けられた配線基板42とを順に積層する。
Like IPM1B shown in FIG. 13, the boosting unit may be omitted and the
第3実施形態によるIPM1Bでは、直方体の側面に各相の出力部2〜4及び制御部5Aを配置しているので、通気性が向上する。これにより、より冷却性能を向上させることができる。
In the
(第4実施形態)
次に、上述した第1実施形態を部分的に変更した第4実施形態について説明する。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。図14は、第4実施形態によるIPMの断面図である。図15は、第4実施形態によるIPMの折り曲げ工程前の図である。
(Fourth embodiment)
Next, a description will be given of a fourth embodiment in which the first embodiment is partially changed. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted. FIG. 14 is a cross-sectional view of an IPM according to the fourth embodiment. FIG. 15 is a diagram before the step of bending the IPM according to the fourth embodiment.
図14に示すように、第4実施形態によるIPM1Cは、Z字状に折り曲げられた1枚の放熱板14Cの異なる面にU相出力部2C、V相出力部3C及びW相出力部4Cが配置されている。また、U相出力部2Cの一端面には、制御部5が配置されている。
As shown in FIG. 14, in the
この第4実施形態によるIPM1Cを組み立てる場合、図15に示すように、各出力部2C〜4Cの間が部分的に薄くなるように放熱板14Cに紙面垂直方向に延びる凹部14Caを形成する。尚、厚みの一例として、放熱板14の厚い部分の厚みを約3mmとする場合、凹部14Caの厚みを約1mm〜約1.5mmにすることが考えられる。そして、放熱板14Cに各出力部2C〜4Cを設置した後、放熱板14Cの凹部14Caの部分に沿って折り曲げることにより、放熱板14CをZ字状に成型する。
When assembling the
このように、出力部2C〜4CをZ字状に配置することによって、平面積のみならず、厚み(U相出力部2CとW相出力部4Cとの間の距離)をも小さくすることができる。また、一枚の放熱板14C上に出力部2C〜4Cを配置することにより、部品点数を削減することができる。また、W相出力部4Cと制御部5との間に間隔を設けることによって、通気性を高め、冷却性能を向上させることができる。
Thus, by arranging the output units 2C to 4C in a Z shape, not only the flat area but also the thickness (the distance between the U-phase output unit 2C and the W-phase output unit 4C) can be reduced. it can. Moreover, the number of parts can be reduced by arranging the output units 2C to 4C on one
(第5実施形態)
次に、上述した第1実施形態のケース及びバスバーを変更した第5実施形態について説明する。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。図16は、第5実施形態によるケース及びバスバーの斜視図である。
(Fifth embodiment)
Next, a fifth embodiment in which the case and the bus bar of the first embodiment described above are changed will be described. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted. FIG. 16 is a perspective view of a case and a bus bar according to the fifth embodiment.
第5実施形態では、第1実施形態では別々に構成されていた隣接する相の電力供給用の2本のバスバーが一体化されている。具体的には、図16に示すように、ケース52が直方体状に一体的に構成されるとともに、ケース71の角の近傍にP側電力供給用のバスバー16DとN側電力供給用のバスバー17Dとが隣接された状態で配置されている。即ち、例えば、U相出力部2のバスバー16Dは、同じ方向に電流が流れるV相出力部3のバスバー16Dよりも逆方向に電流が流れるV相出力部3のバスバー17Dに近い位置に配置されることになる。尚、出力用のバスバー15は、各辺の中央に配置されている。
In the fifth embodiment, two bus bars for power supply of adjacent phases that are separately configured in the first embodiment are integrated. Specifically, as shown in FIG. 16, the
このように、隣接する出力部4〜6において、電流の向きが逆のバスバー16D、17D同士を隣接させることにより、バスバー16D及びバスバー17Dに発生する寄生インダクタンスを相殺することができる。
As described above, in the
(第6実施形態)
次に、上述した第1実施形態のケース及びバスバーを変更した第6実施形態について説明する。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。図17は、第6実施形態によるケース及びバスバーの斜視図である。図18は、図17におけるX−X線に沿った断面図である。
(Sixth embodiment)
Next, a sixth embodiment in which the case and the bus bar of the first embodiment described above are changed will be described. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted. FIG. 17 is a perspective view of a case and a bus bar according to the sixth embodiment. 18 is a cross-sectional view taken along line XX in FIG.
第6実施形態では、第5実施形態では別々の角に配置されていた電力供給用の2本のバスバーを同じ位置に配置している。具体的には、図17及び図18に示すように、ケース72の2つの角に電力供給用のP側電力供給用のバスバー16Eと、絶縁層73と、バスバー16Eとは逆方向に電流が流れるN側電力供給用のバスバー17Eとが積層されている。そして、隣接する出力部2〜4では、バスバー16E、17Eを共有する。尚、下層のバスバー16Eの方が、上層のバスバー17Eよりも長くなるように構成されている。
In the sixth embodiment, the two bus bars for supplying power, which are arranged at different corners in the fifth embodiment, are arranged at the same position. Specifically, as shown in FIG. 17 and FIG. 18, current flows in the opposite direction to the P-side power
このように構成することにより、バスバー16E、17Eに発生する寄生インダクタンスをより相殺することができる。また、バスバー16E、17Eを共有させることにより、バスバー16E、17Eの数を減らすことができるので、部品点数を低減でき、このことからも寄生インダクタンスを低減できる。
By configuring in this way, the parasitic inductance generated in the
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。 As mentioned above, although this invention was demonstrated in detail using embodiment, this invention is not limited to embodiment described in this specification. The scope of the present invention is determined by the description of the claims and the scope equivalent to the description of the claims. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.
例えば、上述した実施形態では、三相式のIPMに本発明を適用した例を示したが、二相式、または、四相式以上のIPMに本発明を適用してもよい。特に、本発明では、立体的に構成しているため、相の数が増えても平面積の増加を抑制できる。 For example, in the above-described embodiment, an example in which the present invention is applied to a three-phase IPM has been described. However, the present invention may be applied to a two-phase or four-phase or higher IPM. In particular, in the present invention, since it is configured three-dimensionally, an increase in the plane area can be suppressed even if the number of phases increases.
また、上述した実施形態で適用した材料、数値、形状等は一例であり、適宜変更可能である。 In addition, the materials, numerical values, shapes, and the like applied in the above-described embodiments are examples, and can be changed as appropriate.
また、上述した実施形態では、直方体の面上又はZ字状に各出力部を配置したが、それ以外の形状に配置してもよい。一例として、八角柱の異なる側面に各出力部の高圧部と低圧部及び昇圧部を配置して、上面に制御部を配置してもよい。 In the above-described embodiment, the output units are arranged on the rectangular parallelepiped surface or in a Z shape, but may be arranged in other shapes. As an example, the high pressure part, the low pressure part, and the boosting part of each output part may be arranged on different side surfaces of the octagonal prism, and the control part may be arranged on the upper surface.
また、上述した実施形態では、配線基板の一方の面に半導体素子であるスイッチングデバイス及びダイオードを配置したが、両方の面に半導体素子であるスイッチングデバイス及びダイオードを別々に配置してもよい。 In the above-described embodiment, the switching device and the diode which are semiconductor elements are arranged on one surface of the wiring board. However, the switching device and the diode which are semiconductor elements may be separately arranged on both surfaces.
また、上述した実施形態では、冷却部を空冷式に構成したが、冷却部を水冷式に構成してもよい。 In the embodiment described above, the cooling unit is configured as an air cooling type, but the cooling unit may be configured as a water cooling type.
また、上述した実施形態では、各出力部の高圧部及び低圧部にスイッチングデバイスを1つずつ設けたが、各出力部の高圧部及び低圧部に複数のスイッチングデバイスを並列に接続してもよい。 In the above-described embodiment, one switching device is provided in each of the high-voltage part and the low-voltage part of each output unit. However, a plurality of switching devices may be connected in parallel to the high-voltage part and the low-voltage part of each output unit. .
1、1A、1B、1C IPM
2、2A、2C U相出力部
3、3A、3C V相出力部
4、4A、4C W相出力部
5、5A、5B 制御部
6、6A 昇圧部
7 冷却部
11 高圧部
12 低圧部
13 配線基板
14、14C 放熱板
14Ca 凹部
15〜21、16D、16E、17D、17E バスバー
22 Alワイヤ
23、23B ケース
23a 窓
23b ネジ孔
23c 挿通孔
23d 凹部
24 保護ゲル
25 蓋
26 ネジ
32、36 スイッチングデバイス
32g、36g ゲート
32s、36s ソース
32d、36d ドレイン
33、37 ダイオード
33a、37a アノード
33k、37k カソード
34、38 Al配線
41 断熱材
42 配線基板
43〜48 ゲートドライブ
49 穴
50 Al配線
51 昇圧回路部
52 Al配線
53 配線基板
54 放熱板
55 バスバー
61 筒部材
62 冷却ファン
71、72 ケース
73 絶縁層
1, 1A, 1B, 1C IPM
2, 2A, 2C
Claims (12)
前記第1出力部が配置された面と交差する面に配置され、第1相と異なる位相の第2相を出力する第2出力部と、
前記出力部を制御する制御部とを備えたことを特徴とする半導体装置。 A first output unit for outputting the first phase;
A second output unit that is arranged on a plane that intersects the plane on which the first output unit is arranged, and that outputs a second phase having a phase different from the first phase;
A semiconductor device comprising: a control unit that controls the output unit.
前記放熱板が内側になるように、前記第1出力部及び前記第2出力部が構成されていることを特徴とする請求項2または請求項3のいずれか1項に記載の半導体装置。 The first output unit and the second output unit include a heat sink,
4. The semiconductor device according to claim 2, wherein the first output unit and the second output unit are configured so that the heat radiating plate is located inside. 5.
前記放熱板が外側になるように、前記第1出力部及び前記第2出力部が構成されていることを特徴とする請求項2または請求項3のいずれか1項に記載の半導体装置。 The first output unit and the second output unit include a heat sink,
4. The semiconductor device according to claim 2, wherein the first output unit and the second output unit are configured so that the heat radiating plate is located outside. 5.
前記制御用のバスバーは、前記制御部に形成された穴に挿通されていることを特徴とする請求項7に記載の半導体装置。 The first output unit includes a control bus bar for connecting to the control unit,
The semiconductor device according to claim 7, wherein the control bus bar is inserted through a hole formed in the control unit.
前記第1出力部の第1のバスバーは、前記第2出力部の第1のバスバーよりも前記第2出力部の第2のバスバーに近い位置に配置されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置。 Each of the first output unit and the second output unit includes a first bus bar in which a current flows in a first direction, and a second bus bar in which a current flows in a second direction opposite to the first direction. With
The first bus bar of the first output unit is disposed closer to the second bus bar of the second output unit than the first bus bar of the second output unit. The semiconductor device according to claim 5.
前記第1のバスバーと前記第2のバスバーは、絶縁部材を介して積層されていることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置。 The first output unit and the second output unit share a first bus bar in which current flows in a first direction, and a second bus bar in which current flows in a second direction opposite to the first direction. Share
The semiconductor device according to claim 1, wherein the first bus bar and the second bus bar are stacked via an insulating member.
前記複数の半導体素子は、基板の両面に配置されていることを特徴とする請求項1〜請求項3、請求項6のいずれか1項に記載の半導体装置。 The first output unit includes a plurality of semiconductor elements and a wiring board on which the semiconductor elements are provided,
The semiconductor device according to claim 1, wherein the plurality of semiconductor elements are arranged on both surfaces of the substrate.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249491A JP2009081273A (en) | 2007-09-26 | 2007-09-26 | Semiconductor device |
US12/234,771 US20090091892A1 (en) | 2007-09-26 | 2008-09-22 | Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249491A JP2009081273A (en) | 2007-09-26 | 2007-09-26 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009081273A true JP2009081273A (en) | 2009-04-16 |
Family
ID=40655812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007249491A Pending JP2009081273A (en) | 2007-09-26 | 2007-09-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009081273A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017094370A1 (en) * | 2015-12-04 | 2017-06-08 | ローム株式会社 | Power module apparatus, cooling structure, and electric car or hybrid car |
CN110914979A (en) * | 2017-03-30 | 2020-03-24 | 株式会社自动网络技术研究所 | Circuit arrangement |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174197A (en) * | 1998-12-01 | 2000-06-23 | Honda Motor Co Ltd | Semiconductor device |
JP2002261417A (en) * | 2001-03-02 | 2002-09-13 | Denso Corp | Hybrid integrated circuit device |
JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
JP2003282821A (en) * | 2002-03-26 | 2003-10-03 | Yaskawa Electric Corp | Power module |
JP2006049542A (en) * | 2004-08-04 | 2006-02-16 | Toyota Motor Corp | Power module |
WO2007094508A1 (en) * | 2006-02-17 | 2007-08-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module and drive device for hybrid vehicle having the same |
-
2007
- 2007-09-26 JP JP2007249491A patent/JP2009081273A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174197A (en) * | 1998-12-01 | 2000-06-23 | Honda Motor Co Ltd | Semiconductor device |
JP2002261417A (en) * | 2001-03-02 | 2002-09-13 | Denso Corp | Hybrid integrated circuit device |
JP2003031765A (en) * | 2001-07-17 | 2003-01-31 | Hitachi Ltd | Power module and inverter |
JP2003282821A (en) * | 2002-03-26 | 2003-10-03 | Yaskawa Electric Corp | Power module |
JP2006049542A (en) * | 2004-08-04 | 2006-02-16 | Toyota Motor Corp | Power module |
WO2007094508A1 (en) * | 2006-02-17 | 2007-08-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module and drive device for hybrid vehicle having the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017094370A1 (en) * | 2015-12-04 | 2017-06-08 | ローム株式会社 | Power module apparatus, cooling structure, and electric car or hybrid car |
JPWO2017094370A1 (en) * | 2015-12-04 | 2018-09-20 | ローム株式会社 | Power module device, cooling structure, and electric or hybrid car |
US10403561B2 (en) | 2015-12-04 | 2019-09-03 | Rohm Co., Ltd. | Power module apparatus, cooling structure, and electric vehicle or hybrid electric vehicle |
US11011454B2 (en) | 2015-12-04 | 2021-05-18 | Rohm Co., Ltd. | Power module apparatus, cooling structure, and electric vehicle or hybrid electric vehicle |
US11854937B2 (en) | 2015-12-04 | 2023-12-26 | Rohm Co., Ltd. | Power module apparatus, cooling structure, and electric vehicle or hybrid electric vehicle |
CN110914979A (en) * | 2017-03-30 | 2020-03-24 | 株式会社自动网络技术研究所 | Circuit arrangement |
CN110914979B (en) * | 2017-03-30 | 2023-09-15 | 株式会社自动网络技术研究所 | Circuit arrangement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379634B2 (en) | Semiconductor device | |
US20090091892A1 (en) | Semiconductor Device | |
US9351423B2 (en) | Semiconductor device and semiconductor device connection structure | |
JP5841500B2 (en) | Stacked half-bridge power module | |
US8755188B2 (en) | Half-bridge electronic device with common auxiliary heat sink | |
CN104637891B (en) | Including two semiconductor modules and the semiconductor packages for extending laterally connector | |
JP5357315B1 (en) | Semiconductor device | |
KR101642754B1 (en) | Semiconductor device | |
US20150137344A1 (en) | Semiconductor device and method for manufacturing same | |
JP5230213B2 (en) | Semiconductor device | |
JP5017970B2 (en) | Power converter | |
JP2009081273A (en) | Semiconductor device | |
US9786516B2 (en) | Power device having reduced thickness | |
JP2015053410A (en) | Semiconductor module | |
JP2018037545A (en) | Semiconductor module | |
US8816515B2 (en) | Semiconductor module having sliding case and manufacturing method thereof | |
WO2013105456A1 (en) | Circuit board and electronic device | |
JP2009182261A (en) | Semiconductor device | |
JP2010177453A (en) | Semiconductor device | |
JP5587275B2 (en) | Semiconductor module | |
JP6413396B2 (en) | Power converter and electric motor | |
JP2005142520A (en) | Power module | |
US20180218959A1 (en) | Semiconductor device | |
JP2022162304A (en) | Semiconductor module and semiconductor apparatus | |
JP2023040345A (en) | Semiconductor module and method for manufacturing semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |