JP2010177453A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2010177453A
JP2010177453A JP2009018505A JP2009018505A JP2010177453A JP 2010177453 A JP2010177453 A JP 2010177453A JP 2009018505 A JP2009018505 A JP 2009018505A JP 2009018505 A JP2009018505 A JP 2009018505A JP 2010177453 A JP2010177453 A JP 2010177453A
Authority
JP
Japan
Prior art keywords
circuit
substrate
conductive pad
lead frame
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009018505A
Other languages
Japanese (ja)
Inventor
Kouichi Kitaguro
弘一 北黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009018505A priority Critical patent/JP2010177453A/en
Publication of JP2010177453A publication Critical patent/JP2010177453A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device without necessity to connect a first circuit arranged on one surface of a substrate to a second circuit arranged on the other surface of the substrate by external wiring. <P>SOLUTION: The first circuit 20 including semiconductor elements 22, 23 is arranged on one surface of the substrate 10. The second circuit 30 having the semiconductor elements 32, 33 and to be connected to the first circuit 20 is arranged on the other surface of the substrate 10. The first circuit 20 is connected to the second circuit 30 by a plate-like conductive connection member 41. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、基板の両側それぞれに半導体素子が設けられている半導体装置に関する。   The present invention relates to a semiconductor device in which semiconductor elements are provided on both sides of a substrate.

パワーエレクトロニクスの進歩により、パワー半導体素子の性能が向上し、スイッチング速度の速いスイッチング素子が開発されている。しかし、それに伴い、スイッチング時のサージ電圧による、電力損失や素子の破壊が問題になりつつある。
パワー半導体素子を備えたパワーモジュールは、自動車等への用途が増加し、その小型化が要求されてきている。パワーモジュールの小型化を図るために、放熱板の両面に半導体素子を接合した構造や、半導体素子が接合された放熱板の内部に冷却媒体を通すことにより半導体素子の冷却を達成する構造が提案されている（特許文献１〜３参照）。しかし、このような提案は、主に、小型化及び放熱性能の向上を目的としたものであり、サージ電圧の抑制を目的としたものではないため、電力変換効率を高める為には更にサージ電圧対策が別途必要となる。 Advances in power electronics have improved the performance of power semiconductor elements, and switching elements with fast switching speeds have been developed. However, along with this, power loss and element destruction due to surge voltage during switching are becoming problems.
Power modules including power semiconductor elements are increasingly used in automobiles and the like, and are required to be downsized. In order to reduce the size of the power module, a structure in which semiconductor elements are bonded to both sides of the heat sink or a structure that achieves cooling of the semiconductor elements by passing a cooling medium through the heat sink to which the semiconductor elements are bonded is proposed. (See Patent Documents 1 to 3). However, these proposals are mainly for the purpose of downsizing and improvement of heat dissipation performance, not for the purpose of suppressing surge voltage. Separate measures are required.

図１１は、放熱板の両面に半導体素子を接合した構造を有するパワーモジュールの従来例を示している。
パワーモジュール１００は、図６に示すようなインバータ回路を実現するためのモジュールである。図６に示すインバータ回路は、ハイサイド回路（第１の回路）２０と、ハイサイド回路２０に直列接続されたローサイド回路（第２の回路）３０とを備えている。各回路２０，３０は、それぞれスイッチングトランジスタ２２，３２およびそれに並列接続されたダイオード２３，３３を含んでいる。 FIG. 11 shows a conventional example of a power module having a structure in which semiconductor elements are bonded to both surfaces of a heat sink.
The power module 100 is a module for realizing an inverter circuit as shown in FIG. The inverter circuit shown in FIG. 6 includes a high side circuit (first circuit) 20 and a low side circuit (second circuit) 30 connected in series to the high side circuit 20. Each circuit 20, 30 includes switching transistors 22, 32 and diodes 23, 33 connected in parallel thereto.

図６において、インダクタンスＬ１〜Ｌ４は、配線によるインダクタンスを示している。図６に示すインバータ回路では、ハイサイド回路２０内のトランジスタ２２のエミッタ電極と、ローサイド回路３０内のトランジスタ３２のコレクタ電極とが接続され、その接続点が出力端子とされる。
パワーモジュール１００は、放熱板１とその両面に接合された絶縁板２，３とからなる基板１０を備えている。基板１０の一方の面側（この例では上面側）にハイサイド回路２０が設けられ、他方の面側（この例では下面側）にローサイド回路３０が設けられている。このパワーモジュール１００においては、ハイサイド回路２０とローサイド回路３０とは接続されておらず、両回路２０，３０は外部配線２００によって接続されるようになっている。 In FIG. 6, inductances L1 to L4 indicate inductances due to wiring. In the inverter circuit shown in FIG. 6, the emitter electrode of the transistor 22 in the high-side circuit 20 and the collector electrode of the transistor 32 in the low-side circuit 30 are connected, and the connection point is an output terminal.
The power module 100 includes a substrate 10 including a heat radiating plate 1 and insulating plates 2 and 3 bonded to both surfaces thereof. The high-side circuit 20 is provided on one surface side (in this example, the upper surface side) of the substrate 10, and the low-side circuit 30 is provided on the other surface side (in this example, the lower surface side). In the power module 100, the high side circuit 20 and the low side circuit 30 are not connected, and both the circuits 20 and 30 are connected by an external wiring 200.

上側の絶縁板２の表面上には、導電パッド２１ａ，２１ｂが形成されている。導電パッド２１ａの表面上には、ハイサイド回路２０内のトランジスタ２２とダイオード２３（図１１には図示されていない）とが接合されている。トランジスタ２２のコレクタ電極およびダイオード２３のカソード電極は、導電パッド２１ａに接続されている。トランジスタ２２のエミッタ電極は、ボンディングワイヤ２４ａによって導電パッド２１ｂに接続されている。図示されていないが、ダイオード２３のアノードも、ボンディングワイヤによって導電パッド２１ｂに接続されている。   Conductive pads 21 a and 21 b are formed on the surface of the upper insulating plate 2. On the surface of the conductive pad 21a, a transistor 22 and a diode 23 (not shown in FIG. 11) in the high side circuit 20 are joined. The collector electrode of the transistor 22 and the cathode electrode of the diode 23 are connected to the conductive pad 21a. The emitter electrode of the transistor 22 is connected to the conductive pad 21b by a bonding wire 24a. Although not shown, the anode of the diode 23 is also connected to the conductive pad 21b by a bonding wire.

導電パッド２１ａには、Ｐ端子（Ｐ）用のリードフレーム２８が接続されている。導電パッド２１ｂには、リードフレーム２９が接続されている。リードフレーム２９は、トランジスタ２２のエミッタ電極に外部配線を接続するための端子である。
トランジスタ２２のゲート電極は、絶縁板２上に形成された図示されていない導電パッドにボンディングワイヤによって接続され、当該導電パッドにゲート端子（Ｇ）用のリードフレームが接続されている。また、トランジスタ２２のソース電極は、絶縁板２上に形成された図示されていない導電パッドにボンディングワイヤによって接続され、当該導電パッドにソース端子（Ｓ）用のリードフレームが接続されている。 A lead frame 28 for P terminal (P) is connected to the conductive pad 21a. A lead frame 29 is connected to the conductive pad 21b. The lead frame 29 is a terminal for connecting an external wiring to the emitter electrode of the transistor 22.
The gate electrode of the transistor 22 is connected to a conductive pad (not shown) formed on the insulating plate 2 by a bonding wire, and a lead frame for the gate terminal (G) is connected to the conductive pad. The source electrode of the transistor 22 is connected to a conductive pad (not shown) formed on the insulating plate 2 by a bonding wire, and a lead frame for the source terminal (S) is connected to the conductive pad.

下側の絶縁板３の表面上には、導電パッド３１ａ，３１ｂが形成されている。導電パッド３１ａの表面上には、ローサイド回路３０内のトランジスタ３２とダイオード３３（図１１には図示されていない）とが接合されている。トランジスタ３２のコレクタ電極およびダイオード３３のカソード電極は、導電パッド３１ａに接続されている。トランジスタ３２のエミッタ電極は、ボンディングワイヤ３４ａによって導電パッド３１ｂに接続されている。図示されていないが、ダイオード３３のアノードも、ボンディングワイヤによって導電パッド３１ｂに接続されている。   Conductive pads 31 a and 31 b are formed on the surface of the lower insulating plate 3. On the surface of the conductive pad 31a, the transistor 32 and the diode 33 (not shown in FIG. 11) in the low side circuit 30 are joined. The collector electrode of the transistor 32 and the cathode electrode of the diode 33 are connected to the conductive pad 31a. The emitter electrode of the transistor 32 is connected to the conductive pad 31b by a bonding wire 34a. Although not shown, the anode of the diode 33 is also connected to the conductive pad 31b by a bonding wire.

導電パッド３１ｂには、Ｎ端子（Ｎ）用のリードフレーム３８が接続されている。導電パッド３１ａには、リードフレーム３９が接続されている。リードフレーム３９は、トランジスタ３２のコレクタ電極に外部配線を接続するための端子である。
トランジスタ３２のゲート電極は、絶縁板３上に形成された図示されていない導電パッドにボンディングワイヤによって接続され、当該導電パッドにゲート端子（Ｇ）用のリードフレームが接続されている。また、トランジスタ３２のソース電極は、絶縁板３上に形成された図示されていない導電パッドにボンディングワイヤによって接続され、当該導電パッドにソース端子（Ｓ）用のリードフレームが接続されている。 A lead frame 38 for N terminal (N) is connected to the conductive pad 31b. A lead frame 39 is connected to the conductive pad 31a. The lead frame 39 is a terminal for connecting an external wiring to the collector electrode of the transistor 32.
The gate electrode of the transistor 32 is connected to a conductive pad (not shown) formed on the insulating plate 3 by a bonding wire, and a lead frame for the gate terminal (G) is connected to the conductive pad. The source electrode of the transistor 32 is connected to a conductive pad (not shown) formed on the insulating plate 3 by a bonding wire, and a lead frame for the source terminal (S) is connected to the conductive pad.

基板、各導電パッド、各半導体素子およびワイヤそれぞれの全体ならびに各リードフレームの大部分は、エポキシ樹脂等の絶縁性樹脂で覆われている。この絶縁性樹脂によって、モールドパッケージ５０が形成されている。各リードフレーム２８，２９，３８，３９の先端部は、モールドパッケージ５０から外方に突出している。
このパワーモジュール１００では、基板１０の一方側に設けられたハイサイド回路２０と、基板１０の他方側に設けられたローサイド回路３０とは、それぞれ独立している。つまり、ハイサイド回路２０とローサイド回路３０とは接続されていない。このパワーモジュール１００を図６に示すインバータ回路として使用する際には、リードフレーム２９とリードフレーム３９とを外部配線２００によって接続することにより、ハイサイド回路２０とローサイド回路３０とを接続する。この外部配線２００によって図６の出力端子（ＯＵＴ）が形成され、この外部配線２００にモータ等の負荷が接続される。 The entire substrate, each conductive pad, each semiconductor element, each wire, and most of each lead frame are covered with an insulating resin such as an epoxy resin. The mold package 50 is formed by this insulating resin. The leading ends of the lead frames 28, 29, 38, and 39 protrude outward from the mold package 50.
In the power module 100, the high side circuit 20 provided on one side of the substrate 10 and the low side circuit 30 provided on the other side of the substrate 10 are independent of each other. That is, the high side circuit 20 and the low side circuit 30 are not connected. When this power module 100 is used as the inverter circuit shown in FIG. 6, the high side circuit 20 and the low side circuit 30 are connected by connecting the lead frame 29 and the lead frame 39 by the external wiring 200. The external wiring 200 forms the output terminal (OUT) of FIG. 6, and a load such as a motor is connected to the external wiring 200.

特開２００４−３４９６７３号公報JP 2004-349673 A 特許第４０１５６３４号公報Japanese Patent No. 4015634 特許第３１６５０２９号公報Japanese Patent No. 3165029

図６に示すようなインバータ回路において、インダクタンスを構成する要素には、主に次のようなものがある。
（１）Ｐ端子からハイサイド回路２０内のトランジスタ２２のコレクタ電極までの配線によるインダクタンスＬ１
（２）ハイサイド回路２０内のトランジスタ２２のエミッタ電極からＯＵＴ端子までの配線およびローサイド回路３０内のトランジスタ３２のコレクタ電極からＯＵＴ端子までの配線によるインダクタンスＬ２，Ｌ３
（３）ローサイド回路３０内のトランジスタ３２のエミッタ電極からＮ端子までの配線によるインダクタンスＬ４
上述したように、図１１に示す従来のパワーモジュール１００では、リードフレーム２９とリードフレーム３９とが外部配線２００によって接続されることにより、ハイサイド回路２０とローサイド回路３０とが接続される。したがって、パワーモジュール１００では、図６のＬ２は、ハイサイド回路２０内のトランジスタ２２のエミッタ電極からリードフレーム２９の先端部までの配線によるインダクタンスを示し、Ｌ３はローサイド回路３０内のトランジスタ３２のコレクタ電極からリードフレーム３９の先端部までの配線によるインダクタンスを示している。 In the inverter circuit as shown in FIG. 6, there are mainly the following elements constituting the inductance.
(1) Inductance L1 due to wiring from the P terminal to the collector electrode of the transistor 22 in the high-side circuit 20
(2) Inductances L2 and L3 due to wiring from the emitter electrode of the transistor 22 in the high-side circuit 20 to the OUT terminal and wiring from the collector electrode of the transistor 32 in the low-side circuit 30 to the OUT terminal
(3) Inductance L4 due to wiring from the emitter electrode to the N terminal of the transistor 32 in the low side circuit 30
As described above, in the conventional power module 100 shown in FIG. 11, the lead frame 29 and the lead frame 39 are connected by the external wiring 200, whereby the high side circuit 20 and the low side circuit 30 are connected. Therefore, in the power module 100, L2 in FIG. 6 indicates inductance due to the wiring from the emitter electrode of the transistor 22 in the high side circuit 20 to the tip of the lead frame 29, and L3 is the collector of the transistor 32 in the low side circuit 30. The inductance due to the wiring from the electrode to the tip of the lead frame 39 is shown.

ところで、サージ電圧を押さえ込むには、図６にＬ１〜Ｌ４で示すような、配線によるインダクタンスを極力低減させる必要がある。配線によるインダクタンスを押さえるためには、配線を短くかつ幅広にすることが望ましい。
しかしながら、図１１に示す従来のパワーモジュールでは、本来の機能（この例では、図６に示すインバータ回路としての機能）を実現するためには、ハイサイド回路２０とローサイド回路３０とを外部配線２００によって接続する必要がある。このため、ハイサイド回路２０とローサイド回路３０とを接続するための配線を短くかつ幅広にすることは難しく、配線によるインダクタンスを小さくできない。このようなことから、従来のパワーモジュールでは、スイッチング時に発生するサージ電圧を低減させることは困難である。 By the way, in order to suppress the surge voltage, it is necessary to reduce the inductance due to the wiring as shown by L1 to L4 in FIG. 6 as much as possible. In order to suppress the inductance due to the wiring, it is desirable to make the wiring short and wide.
However, in the conventional power module shown in FIG. 11, in order to realize the original function (in this example, the function as the inverter circuit shown in FIG. 6), the high-side circuit 20 and the low-side circuit 30 are connected to the external wiring 200. Need to be connected by. For this reason, it is difficult to make the wiring for connecting the high-side circuit 20 and the low-side circuit 30 short and wide, and the inductance due to the wiring cannot be reduced. For this reason, it is difficult for conventional power modules to reduce the surge voltage generated during switching.

この発明は、基板の一方の面側に設けられた第１の回路と基板の他方の面側に設けられた第２の回路とを外部配線によって接続する必要がない半導体装置を提供することを目的とする。
また、この発明は、基板の一方の面側に設けられた第１の回路と基板の他方の面側に設けられた第２の回路とを接続するための配線によるインダクタンスを低減でき、サージ電圧を低減させることがことができる半導体装置を提供することを目的する。 The present invention provides a semiconductor device in which it is not necessary to connect a first circuit provided on one surface side of a substrate and a second circuit provided on the other surface side of the substrate by external wiring. Objective.
In addition, the present invention can reduce the inductance due to the wiring for connecting the first circuit provided on the one surface side of the substrate and the second circuit provided on the other surface side of the substrate, and can reduce the surge voltage. An object of the present invention is to provide a semiconductor device capable of reducing the above.

請求項１に記載の発明は、基板と、前記基板の一方の面側に設けられ、半導体素子を含む第１の回路と、前記基板の他方の面側に設けられ、半導体素子を含みかつ前記第１の回路に接続されるべき第２の回路と、前記第１の回路と前記第２の回路とを接続する板状の導電性接続部材とを含む、半導体装置である。
請求項２に記載の発明は、前記基板の前記一方の面側に設けられ、前記第１の回路内の半導体素子の電極のうちの所定の第１電極が接続された第１導電パッドと、前記基板の前記他方の面側に設けられ、前記第２の回路内の半導体素子の電極のうちの所定の第２電極が接続された第２導電パッドとを含み、前記第１導電パッドと前記第２導電パッドとが、前記導電性接続部材で接続されている、請求項１に記載の半導体装置である。 The invention according to claim 1 includes a substrate, a first circuit provided on one surface side of the substrate and including a semiconductor element, provided on the other surface side of the substrate, including a semiconductor element, and the A semiconductor device including a second circuit to be connected to the first circuit, and a plate-like conductive connection member that connects the first circuit and the second circuit.
According to a second aspect of the present invention, there is provided a first conductive pad provided on the one surface side of the substrate and connected to a predetermined first electrode of electrodes of a semiconductor element in the first circuit; A second conductive pad provided on the other surface side of the substrate and connected to a predetermined second electrode of the electrodes of the semiconductor element in the second circuit, and the first conductive pad and the The semiconductor device according to claim 1, wherein a second conductive pad is connected by the conductive connection member.

請求項３に記載の発明は、前記導電性接続部材に出力端子が一体的に形成されている、請求項１または２に記載の半導体装置である。
請求項４に記載の発明は、前記導電性接続部材の中間部分が、基板を貫通している、請求項１〜３のいずれかに記載の半導体装置である。
請求項５に記載の発明は、前記基板が、両面に絶縁板を有する放熱板である、請求項１〜４のいずれかに記載の半導体装置である。 The invention according to claim 3 is the semiconductor device according to claim 1 or 2, wherein an output terminal is formed integrally with the conductive connection member.
A fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein an intermediate portion of the conductive connection member penetrates the substrate.
The invention according to claim 5 is the semiconductor device according to any one of claims 1 to 4, wherein the substrate is a heat radiating plate having insulating plates on both sides.

請求項１〜５に記載の発明によれば、基板の一方の面側に設けられた第１の回路と基板の他方の面側に設けられた第２の回路とが、導電性接続部材で接続されているので、第１の回路と第２の回路とを外部配線によって接続する必要がない。また、導電性接続部材が板状をなしているので、第１の回路と第２の回路とを接続するための配線によるインダクタンスを低減でき、サージ電圧を低減させることができる。   According to invention of Claims 1-5, the 1st circuit provided in the one surface side of the board | substrate and the 2nd circuit provided in the other surface side of the board | substrate are conductive connection members. Since they are connected, there is no need to connect the first circuit and the second circuit by external wiring. In addition, since the conductive connection member has a plate shape, the inductance due to the wiring for connecting the first circuit and the second circuit can be reduced, and the surge voltage can be reduced.

請求項４に記載の発明によれば、第１の回路と第２の回路とを接続する板状の導電性接続部材の中間部分が、基板を貫通しているので、導電性接続部材の長さを短くすることが可能となる。このため、第１の回路と第２の回路とを接続するための配線によるインダクタンスをより低減でき、サージ電圧をより低減させることが可能となる。
請求項５に記載の発明によれば、基板が、両面に絶縁板を有する放熱板であるので、基板に装着された半導体素子で発生した熱を放熱板を介して放熱させることができる。 According to invention of Claim 4, since the intermediate part of the plate-shaped electroconductive connection member which connects a 1st circuit and a 2nd circuit has penetrated the board | substrate, the length of an electroconductive connection member It is possible to shorten the length. For this reason, the inductance by the wiring for connecting the first circuit and the second circuit can be further reduced, and the surge voltage can be further reduced.
According to the fifth aspect of the present invention, since the substrate is a heat radiating plate having insulating plates on both sides, heat generated in the semiconductor element mounted on the substrate can be radiated through the heat radiating plate.

この発明の第１の実施形態に係るパワーモジュールの外観を示す斜視図である。1 is a perspective view showing an appearance of a power module according to a first embodiment of the present invention. 図１のパワーモジュールにおけるモールドパッケージを省略した場合の斜視図である。It is a perspective view at the time of abbreviate | omitting the mold package in the power module of FIG. 図２の平面図である。FIG. 3 is a plan view of FIG. 2. 図３のIV-IV 線に沿う断面図である。It is sectional drawing which follows the IV-IV line of FIG. 図２の底面図である。FIG. 3 is a bottom view of FIG. 2. インバータ回路を示す電気回路図である。It is an electric circuit diagram which shows an inverter circuit. この発明の第２の実施形態に係るパワーモジュールの外観を示す斜視図である。It is a perspective view which shows the external appearance of the power module which concerns on 2nd Embodiment of this invention. この発明の第３の実施形態に係るパワーモジュールの外観を示す斜視図である。It is a perspective view which shows the external appearance of the power module which concerns on the 3rd Embodiment of this invention. この発明の第４の実施形態に係るパワーモジュールを示す断面図（図１０のIX-IX 線に沿う断面図）である。It is sectional drawing (sectional drawing which follows the IX-IX line of FIG. 10) which shows the power module which concerns on 4th Embodiment of this invention. この発明の第４の実施形態に係るパワーモジュールを示す平面図である。It is a top view which shows the power module which concerns on 4th Embodiment of this invention. 従来のパワーモジュールを示す断面図である。It is sectional drawing which shows the conventional power module.

以下、図面を参照して、この発明をインバータ回路を実現するためのパワーモジュールに適用した場合の実施形態について説明する。
図１は、この発明の第１の実施形態に係るパワーモジュールの外観を示す斜視図である。図２は、図１のパワーモジュールにおけるモールドパッケージを省略した場合の斜視図である。図３は、図２の平面図である。図４は、図３のIV-IV 線に沿う断面図である。図５は、図２の底面図である。 DESCRIPTION OF EMBODIMENTS Hereinafter, an embodiment in which the present invention is applied to a power module for realizing an inverter circuit will be described with reference to the drawings.
FIG. 1 is a perspective view showing an appearance of a power module according to the first embodiment of the present invention. FIG. 2 is a perspective view when the mold package in the power module of FIG. 1 is omitted. FIG. 3 is a plan view of FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. FIG. 5 is a bottom view of FIG.

以下の説明において、左とは図４の左側を、右とは図４の右側を、上とは図４の上側を、下とは図４の下側を、それぞれ言うものとする。また、前とは図３の下側を、後とは図３の上側を、それぞれ言うものとする。
パワーモジュール６０は、図６に示すようなインバータ回路を実現するためのモジュールである。図６に示すインバータ回路は、ハイサイド回路（第１の回路）２０と、ハイサイド回路２０に直列接続されたローサイド回路（第２の回路）３０とを備えている。各回路２０，３０は、それぞれスイッチングトランジスタ２２，３２およびそれに並列接続されたダイオード２３，３３を含んでいる。 In the following description, the left means the left side of FIG. 4, the right means the right side of FIG. 4, the upper means the upper side of FIG. 4, and the lower means the lower side of FIG. Further, the front means the lower side of FIG. 3, and the rear means the upper side of FIG.
The power module 60 is a module for realizing an inverter circuit as shown in FIG. The inverter circuit shown in FIG. 6 includes a high side circuit (first circuit) 20 and a low side circuit (second circuit) 30 connected in series to the high side circuit 20. Each circuit 20, 30 includes switching transistors 22, 32 and diodes 23, 33 connected in parallel thereto.

図１〜図５を参照して、パワーモジュール６０は、放熱板１とその両面に接合された絶縁板２，３とからなる基板１０を備えている。放熱板１としては、銅板、アルミ−ＳｉＣ板等が用いられる。絶縁板２，３としては、たとえばセラミック板が用いられる。基板１０の一方の面側（この例では上面側）にハイサイド回路２０が設けられ、他方の面側（この例では下面側）にローサイド回路３０が設けられている。   1 to 5, a power module 60 includes a substrate 10 including a heat radiating plate 1 and insulating plates 2 and 3 bonded to both surfaces thereof. As the heat sink 1, a copper plate, an aluminum-SiC plate, or the like is used. As the insulating plates 2 and 3, for example, ceramic plates are used. The high-side circuit 20 is provided on one surface side (in this example, the upper surface side) of the substrate 10, and the low-side circuit 30 is provided on the other surface side (in this example, the lower surface side).

上側の絶縁板２の表面上には、導電パッド２１ａ，２１ｂ，２１ｃ，２１ｄが形成されている。導電パッド２１ｂは、絶縁板２の左右中央より右寄りに配置されている。導電パッド２１ａは、導電パッド２１ｂより左側に配置されている。導電パッド２１ｃ，２１ｄは、導電パッド２１ａの前側に横に並んで配置されている。
導電パッド２１ａの表面上には、ハイサイド回路２０内のトランジスタ２２とダイオード２３とが接合されている。トランジスタ２２のコレクタ電極およびダイオード２３のカソード電極は、導電パッド２１ａに接続されている。 Conductive pads 21a, 21b, 21c, and 21d are formed on the surface of the upper insulating plate 2. The conductive pad 21 b is disposed on the right side of the left and right center of the insulating plate 2. The conductive pad 21a is disposed on the left side of the conductive pad 21b. The conductive pads 21c and 21d are arranged side by side on the front side of the conductive pad 21a.
The transistor 22 and the diode 23 in the high side circuit 20 are joined on the surface of the conductive pad 21a. The collector electrode of the transistor 22 and the cathode electrode of the diode 23 are connected to the conductive pad 21a.

トランジスタ２２のエミッタ電極は、ボンディングワイヤ２４ａによって導電パッド２１ｂに接続されている。トランジスタ２２のゲート電極は、ボンディングワイヤ２４ｂによって導電パッド２１ｃに接続されている。トランジスタ２２のソース電極は、ボンディングワイヤ２４ｃによって導電パッド２１ｄに接続されている。ダイオード２３のアノード電極は、ボンディングワイヤ２４ｄによって導電パッド２１ｂに接続されている。   The emitter electrode of the transistor 22 is connected to the conductive pad 21b by a bonding wire 24a. The gate electrode of the transistor 22 is connected to the conductive pad 21c by a bonding wire 24b. The source electrode of the transistor 22 is connected to the conductive pad 21d by a bonding wire 24c. The anode electrode of the diode 23 is connected to the conductive pad 21b by a bonding wire 24d.

導電パッド２１ａには、Ｐ端子（Ｐ）用の板状のリードフレーム２５の基端部が接続されている。導電パッド２１ｃには、ゲート端子（Ｇ）用の細板状のリードフレーム２６の基端部が接続されている。導電パッド２１ｄには、ソース端子（Ｓ）用の細板状のリードフレーム２７の基端部が接続されている。
下側の絶縁板３の表面上には、導電パッド３１ａ，３１ｂ，３１ｃ，３１ｄが形成されている。導電パッド３１ｂは、絶縁板３の左右中央より左寄りに配置されている。導電パッド３１ａは、導電パッド３１ｂより右側に配置されている。導電パッド３１ｃ，３１ｄは、導電パッド３１ａの前側に横に並んで配置されている。 A base end portion of a plate-like lead frame 25 for P terminal (P) is connected to the conductive pad 21a. A base end portion of a thin lead frame 26 for gate terminal (G) is connected to the conductive pad 21c. A base end portion of a thin lead frame 27 for the source terminal (S) is connected to the conductive pad 21d.
Conductive pads 31a, 31b, 31c, and 31d are formed on the surface of the lower insulating plate 3. The conductive pad 31 b is disposed on the left side of the left and right center of the insulating plate 3. The conductive pad 31a is disposed on the right side of the conductive pad 31b. The conductive pads 31c and 31d are arranged side by side on the front side of the conductive pad 31a.

導電パッド３１ａの表面上には、ローサイド回路３０内のトランジスタ３２とダイオード３３とが接合されている。トランジスタ３２のコレクタ電極およびダイオード３３のカソード電極は、導電パッド３１ａに接続されている。
トランジスタ３２のエミッタ電極は、ボンディングワイヤ３４ａによって導電パッド３１ｂに接続されている。トランジスタ３２のゲート電極は、ボンディングワイヤ３４ｂによって導電パッド３１ｃに接続されている。トランジスタ３２のソース電極は、ボンディングワイヤ３４ｃによって導電パッド３１ｄに接続されている。ダイオード３３のアノード電極は、ボンディングワイヤ３４ｄによって導電パッド３１ｂに接続されている。 The transistor 32 and the diode 33 in the low side circuit 30 are joined on the surface of the conductive pad 31a. The collector electrode of the transistor 32 and the cathode electrode of the diode 33 are connected to the conductive pad 31a.
The emitter electrode of the transistor 32 is connected to the conductive pad 31b by a bonding wire 34a. The gate electrode of the transistor 32 is connected to the conductive pad 31c by a bonding wire 34b. The source electrode of the transistor 32 is connected to the conductive pad 31d by a bonding wire 34c. The anode electrode of the diode 33 is connected to the conductive pad 31b by a bonding wire 34d.

導電パッド３１ｂには、Ｎ端子（Ｎ）用の板状のリードフレーム３５の基端部が接続されている。導電パッド３１ｃには、ゲート端子（Ｇ）用の細板状のリードフレーム３６の基端部が接続されている。導電パッド３１ｄには、ソース端子（Ｓ）用の細板状のリードフレーム３７の基端部が接続されている。
ハイサイド回路２０側の導電パッド２１ｂと、ローサイド回路３０側の導電パッド３１ａとは、出力端子（ＯＵＴ）用のリードフレーム４１（導電性接続部材）によって互いに接続されている。出力端子用のリードフレーム４１は、前後方向から見て断面略コの字形の接続部４１ａと、接続部４１ａの中央部から右方向に突出した端子部４１ｂとからなる。接続部４１ａは、上下一対の水平板部と、両水平板部の右端どうしを連結する垂直板部とからなる。端子部４１ｂは、水平板状であり、接続部４１ａの垂直板部の右面の高さ中央部から右方に突出している。 A base end portion of a plate-like lead frame 35 for N terminal (N) is connected to the conductive pad 31b. A base end portion of a thin lead frame 36 for the gate terminal (G) is connected to the conductive pad 31c. A base end portion of a thin plate-like lead frame 37 for the source terminal (S) is connected to the conductive pad 31d.
The conductive pad 21b on the high side circuit 20 side and the conductive pad 31a on the low side circuit 30 side are connected to each other by a lead frame 41 (conductive connection member) for an output terminal (OUT). The output terminal lead frame 41 includes a connection portion 41a having a substantially U-shaped cross section when viewed from the front-rear direction, and a terminal portion 41b protruding rightward from the central portion of the connection portion 41a. The connecting portion 41a includes a pair of upper and lower horizontal plate portions and a vertical plate portion that connects the right ends of both horizontal plate portions. The terminal portion 41b has a horizontal plate shape, and protrudes to the right from the height central portion of the right surface of the vertical plate portion of the connection portion 41a.

リードフレーム４１の接続部４１ａにおける左方開放の溝状空間内に基板１０の右端部が入り込み、導電パッド２１ｂの上面右側部と導電パッド３１ａの下面右側部との間部分が接続部４１ａの開放端部によって挟まれた状態で、接続部４１ａの開放端部それぞれが導電パッド２１ｂ，３１ａに接続されている。具体的には、リードフレーム４１の接続部４１ａにおける上側水平板部の下面左側部が導電パッド２１ｂの上面右側部に接合され、接続部４１ａの下側水平板部の上面左側部が導電パッド３１ａの下面右側部に接合されている。   The right end portion of the substrate 10 enters the groove-like space opened to the left in the connection portion 41a of the lead frame 41, and the portion between the upper right side portion of the conductive pad 21b and the lower right side portion of the conductive pad 31a is open to the connection portion 41a. The open end portions of the connection portion 41a are connected to the conductive pads 21b and 31a in a state of being sandwiched between the end portions. Specifically, the lower left side portion of the upper horizontal plate portion in the connection portion 41a of the lead frame 41 is joined to the upper right portion of the conductive pad 21b, and the upper left portion of the lower horizontal plate portion of the connection portion 41a is the conductive pad 31a. It is joined to the right side of the lower surface.

なお、両導電パッド２１ｂ，３１ａを接続するための接続部４１ａは、基板１０に接触せずかつその長さができるだけ短くなるような形状とすることが好ましい。この理由は、接続部４１ａの長さを短くすると、接続部４１ａによるインダクタンスが小さくなるからである。
基板、各導電パッド、各半導体素子およびワイヤそれぞれの全体ならびに各リードフレームの大部分は、エポキシ樹脂等の絶縁性樹脂で覆われている。この絶縁性樹脂によって、モールドパッケージ５０が形成されている。 The connecting portion 41a for connecting both the conductive pads 21b and 31a preferably has a shape that does not come into contact with the substrate 10 and is as short as possible. This is because when the length of the connecting portion 41a is shortened, the inductance due to the connecting portion 41a is reduced.
The entire substrate, each conductive pad, each semiconductor element, each wire, and most of each lead frame are covered with an insulating resin such as an epoxy resin. The mold package 50 is formed by this insulating resin.

リードフレーム４１における接続部４１ａは、モールドパッケージ５０の内部に埋まっている。リードフレーム４１における端子部４１ａの先端部および他のリードフレーム２５，２６，２７，３５，３６，３７の先端部は、モールドパッケージ５０から外方に突出している。各リードフレーム２５，２６，２７，３５，３６，３７，４１のモールドパッケージ５０から突出している部分の先端部には、結線用の孔が形成されている。なお、リードフレーム４１の端子部４１ｂには、モータ等の負荷が接続される。   The connection part 41 a in the lead frame 41 is buried in the mold package 50. The leading end portion of the terminal portion 41 a in the lead frame 41 and the leading end portions of the other lead frames 25, 26, 27, 35, 36, and 37 protrude outward from the mold package 50. A hole for connection is formed at the tip of each lead frame 25, 26, 27, 35, 36, 37, 41 protruding from the mold package 50. A load such as a motor is connected to the terminal portion 41 b of the lead frame 41.

上述したパワーモジュール６０は、次のようにして製造される。
まず、ハイサイド回路２０側の導電パッド２１ａ〜２１ｄおよび半導体素子２２，２３が実装された絶縁板２を放熱板１の一方の面に接合する。ローサイド回路３０側の導電パッド３１ａ〜３１ｄおよび半導体素子３２，３３が実装された絶縁板３を放熱板１の他方の面に接合する。 The power module 60 described above is manufactured as follows.
First, the insulating plate 2 on which the conductive pads 21 a to 21 d and the semiconductor elements 22 and 23 on the high side circuit 20 side are mounted is joined to one surface of the heat sink 1. The insulating plate 3 on which the conductive pads 31 a to 31 d on the low side circuit 30 side and the semiconductor elements 32 and 33 are mounted is joined to the other surface of the heat sink 1.

あるいは、放熱板１の両面に絶縁板２，３が接合されてなる基板１０の一方の面側に、ハイサイド回路２０側の導電パッド２１ａ〜２１ｄおよび半導体素子２２，２３を実装し、基板１０の他方の面側に、ローサイド回路３０側の導電パッド３１ａ〜３１ｄおよび半導体素子３２，３３を実装する。
次に、ボンディングワイヤによって内部配線を行なう。また、各リードフレーム２５，２６，２７，３５，３６，３７，４１を、所定の導電パットに接続する。最後に、樹脂モールド成形により、モールドパッケージ５０を形成する。 Alternatively, the conductive pads 21a to 21d and the semiconductor elements 22 and 23 on the high side circuit 20 side are mounted on one surface side of the substrate 10 in which the insulating plates 2 and 3 are bonded to both surfaces of the heat radiating plate 1, and the substrate 10 On the other surface side, conductive pads 31a to 31d and semiconductor elements 32 and 33 on the low side circuit 30 side are mounted.
Next, internal wiring is performed using bonding wires. Further, each lead frame 25, 26, 27, 35, 36, 37, 41 is connected to a predetermined conductive pad. Finally, the mold package 50 is formed by resin molding.

図６のインダクタンスＬ１は、Ｐ端子（Ｐ）からハイサイド回路２０内のトランジスタ２２のコレクタ電極までの配線によるインダクタンスを表している。また、インダクタンスＬ４は、ローサイド回路３０内のトランジスタ３２のエミッタ電極からＮ端子（Ｎ）までの配線によるインダクタンスを表している。
インダクタンスＬ２，Ｌ３は、ハイサイド回路２０内のトランジスタ２２のエミッタ電極から出力端子（ＯＵＴ）までの配線およびローサイド回路３０内のトランジスタ３２のコレクタ電極から出力端子（ＯＵＴ）までの配線によるインダクタンスを表している。インダクタンスＬ２，Ｌ３を発生させる配線の中に、リードフレーム４１が含まれている。 The inductance L1 in FIG. 6 represents the inductance due to the wiring from the P terminal (P) to the collector electrode of the transistor 22 in the high side circuit 20. An inductance L4 represents the inductance due to the wiring from the emitter electrode of the transistor 32 in the low-side circuit 30 to the N terminal (N).
The inductances L2 and L3 represent inductances due to the wiring from the emitter electrode of the transistor 22 in the high side circuit 20 to the output terminal (OUT) and the wiring from the collector electrode of the transistor 32 in the low side circuit 30 to the output terminal (OUT). ing. A lead frame 41 is included in the wiring for generating the inductances L2 and L3.

上記第１の実施形態に係るパワーモジュール６０では、基板１０の一方側に形成された導電パッド２１ｂと、基板１０の他方側に形成された導電パッド３１ａとが、リードフレーム４１の接続部４１ａによって接続されている。つまり、基板１０の一方側に設けられたハイサイド回路２０と、基板１０の他方側に設けられたローサイド回路３０とがリードフレーム４１の接続部４１ａによって接続されている。このため、図１１に示す従来例のように、ハイサイド回路２０とローサイド回路３０とを、外部配線によって接続する必要がなくなる。   In the power module 60 according to the first embodiment, the conductive pad 21b formed on one side of the substrate 10 and the conductive pad 31a formed on the other side of the substrate 10 are connected by the connecting portion 41a of the lead frame 41. It is connected. That is, the high side circuit 20 provided on one side of the substrate 10 and the low side circuit 30 provided on the other side of the substrate 10 are connected by the connection portion 41 a of the lead frame 41. Therefore, unlike the conventional example shown in FIG. 11, there is no need to connect the high side circuit 20 and the low side circuit 30 by external wiring.

また、ハイサイド回路２０とローサイド回路３０とを接続するための接続部４１ａは板状（第１の実施形態では、平板がコの字状に曲げられた形状）であるため、図１１に示す従来例のように、ハイサイド回路２０とローサイド回路３０とを外部配線によって接続する場合に比べて、インダクタンスを低減させることができる。したがって、スイッチングトランジスタ２２，３２のスイッチング時に発生するサージ電圧を抑制することができる。   Moreover, since the connection part 41a for connecting the high side circuit 20 and the low side circuit 30 has a plate shape (in the first embodiment, a shape in which a flat plate is bent in a U shape), it is shown in FIG. As in the conventional example, the inductance can be reduced as compared with the case where the high-side circuit 20 and the low-side circuit 30 are connected by external wiring. Therefore, it is possible to suppress a surge voltage generated when the switching transistors 22 and 32 are switched.

図７は、この発明の第２の実施形態に係るパワーモジュールの外観を示す斜視図である。このパワーモジュール７０は、第１の実施形態に係るパワーモジュール６０に比べて、出力端子用のリードフレーム４２の形状が異なっている。このパワーモジュール７０のリードフレーム４２は、前後方向から見て断面略コの字形であり、上下一対の水平板部と、両水平板部の右端どうしを連結する垂直板部とからなる。リードフレーム４２の上側水平板部の左端部は導電パッド２１ｂに接続され、下側水平板部の左端部は導電パッド３１ａに接続されている。リードフレーム４２の垂直板部および上下水平板部の右端部は、モールドパッケージ５０から外部に露出している。リードフレーム４２の垂直板部に結線用の孔が形成されている。つまり、このリードフレーム４２は、その全体が両導電パッド２１ｂ，３１ａを接続する接続部を構成し、接続部の一部（垂直板部および上下水平板部の右端部）が端子部を構成している。   FIG. 7 is a perspective view showing an appearance of a power module according to the second embodiment of the present invention. The power module 70 differs from the power module 60 according to the first embodiment in the shape of the output terminal lead frame 42. The lead frame 42 of the power module 70 has a substantially U-shaped cross section when viewed from the front-rear direction, and includes a pair of upper and lower horizontal plates and a vertical plate that connects the right ends of both horizontal plates. The left end portion of the upper horizontal plate portion of the lead frame 42 is connected to the conductive pad 21b, and the left end portion of the lower horizontal plate portion is connected to the conductive pad 31a. The vertical plate portion of the lead frame 42 and the right end portion of the upper and lower horizontal plate portions are exposed outside from the mold package 50. Connection holes are formed in the vertical plate portion of the lead frame 42. That is, the lead frame 42 as a whole constitutes a connecting portion for connecting both conductive pads 21b and 31a, and a part of the connecting portion (the right end portion of the vertical plate portion and the upper and lower horizontal plate portion) constitutes a terminal portion. ing.

第２の実施形態に係るパワーモジュール７０における出力端子用のリードフレーム４２は、第１の実施の形態における出力端子用のリードフレーム４１に比べて、断面コの字状の接続部から右方に突出した部分を備えていないので、インダクタンスをさらに低減させることが可能となる。
図８は、この発明の第３の実施形態に係るパワーモジュールの外観を示す斜視図である。このパワーモジュール８０は、第１の実施形態に係るパワーモジュール６０に比べて、両導電パッド２１ｂ，３１ａを接続するための構造が異なっている。 The output terminal lead frame 42 in the power module 70 according to the second embodiment is located on the right side from the U-shaped connecting portion in comparison with the output terminal lead frame 41 in the first embodiment. Since no protruding portion is provided, the inductance can be further reduced.
FIG. 8 is a perspective view showing the appearance of a power module according to the third embodiment of the present invention. The power module 80 differs from the power module 60 according to the first embodiment in the structure for connecting both the conductive pads 21b and 31a.

出力端子用のリードフレーム４３は、前後方向から見て断面略コの字形の接続部４３ａと、接続部４３ａの中央部から右方向に突出した端子部４３ｂとからなる。接続部４３ｂは、上下一対の水平板部と、両水平板部の右端どうしを連結する垂直板部とからなる。端子部４３ｂは、水平板状であり、接続部４３ａの垂直板部の右面の下端よりの位置から右方に突出している。   The output terminal lead frame 43 includes a connection portion 43a having a substantially U-shaped cross section when viewed from the front-rear direction, and a terminal portion 43b protruding rightward from the center of the connection portion 43a. The connection portion 43b includes a pair of upper and lower horizontal plate portions and a vertical plate portion that connects the right ends of both horizontal plate portions. The terminal portion 43b has a horizontal plate shape and protrudes rightward from a position from the lower end of the right surface of the vertical plate portion of the connection portion 43a.

接続部４３ａの垂直板部の中間部は、基板１０の右端部において基板１０を上下方向に貫通するように形成された切欠き４を通っている。この切欠き４は、基板１０の後端面から基板１０の前後中央より少し前側までのびている。基板１０の切欠き４の内面には、絶縁膜が形成されている。接続部４３ａの垂直板部の中間部は、基板１０の後端側から切欠き４に嵌められる。   An intermediate portion of the vertical plate portion of the connection portion 43 a passes through a notch 4 formed so as to penetrate the substrate 10 in the vertical direction at the right end portion of the substrate 10. The notch 4 extends from the rear end surface of the substrate 10 to the front side slightly from the front and rear center of the substrate 10. An insulating film is formed on the inner surface of the notch 4 of the substrate 10. An intermediate portion of the vertical plate portion of the connection portion 43 a is fitted into the notch 4 from the rear end side of the substrate 10.

リードフレーム４３の接続部４３ａにおける垂直板部の中間部が基板１０の切欠き４に嵌められ、導電パッド２１ｂの上面右側部と導電パッド３１ａの下面右側部との間部分が接続部４３ａの開放端部によって挟まれた状態で、接続部４３ａの開放端部それぞれが導電パッド２１ｂ，３１ａに接続されている。
第３の実施形態に係るパワーモジュール８０では、第１の実施形態に係るパワーモジュール６０に比べて、リードフレーム４３の接続部４３ａの垂直板部を導電パッド２１ｂ，３１ａ側に近づけることができるため、接続部４３ａの上下水平板部の長さを短くすることができる。このように、このパワーモジュール８０では、リードフレーム４３の接続部４３ａの長さを短くすることができるので、配線によるインダクタンスをさらに低減させることができ、スイッチングのサージ電圧をより低減させることができる。 An intermediate portion of the vertical plate portion in the connection portion 43a of the lead frame 43 is fitted into the notch 4 of the substrate 10, and a portion between the upper right side portion of the conductive pad 21b and the lower right side portion of the conductive pad 31a is an opening of the connection portion 43a. The open end portions of the connection portion 43a are connected to the conductive pads 21b and 31a in a state of being sandwiched between the end portions.
In the power module 80 according to the third embodiment, the vertical plate portion of the connecting portion 43a of the lead frame 43 can be brought closer to the conductive pads 21b and 31a side than the power module 60 according to the first embodiment. The length of the upper and lower horizontal plate portions of the connection portion 43a can be shortened. Thus, in this power module 80, since the length of the connecting portion 43a of the lead frame 43 can be shortened, the inductance due to the wiring can be further reduced, and the switching surge voltage can be further reduced. .

図９および図１０は、この発明の第４の実施形態に係るパワーモジュールを示している。図１０は平面図であり、図９は図１０のIX-IX 線に沿った断面図である。図９および図１０において、図１〜図５と同じものには同じ符号を付してその説明を省略する。
第４の実施形態に係るパワーモジュール９０は、第１の実施形態に係るパワーモジュール６０と比較して、放熱板１の内部に冷媒通路５が形成されている点のみが異なっている。冷媒通路５は、平面から見て、左右方向に間隔をおいて形成された前後方向に長い複数の直線部と、隣合う２本の直線部の一端部どうしを接続する曲線部とから構成されている。最も左側の直線部の後端は放熱板１の後端面までのび、その開口部に冷媒導入部６が設けられている。最も右側の直線部の後端は放熱板１の後端面までのび、その開口部に冷媒排出部７が設けられている。 9 and 10 show a power module according to a fourth embodiment of the present invention. 10 is a plan view, and FIG. 9 is a cross-sectional view taken along line IX-IX in FIG. 9 and 10, the same components as those in FIGS. 1 to 5 are denoted by the same reference numerals, and the description thereof is omitted.
The power module 90 according to the fourth embodiment is different from the power module 60 according to the first embodiment only in that the refrigerant passage 5 is formed inside the heat radiating plate 1. The refrigerant passage 5 includes a plurality of straight portions that are long in the front-rear direction and spaced apart in the left-right direction when viewed from the plane, and a curved portion that connects one end of two adjacent straight portions. ing. The rear end of the leftmost straight portion extends to the rear end surface of the heat radiating plate 1, and the refrigerant introduction portion 6 is provided at the opening thereof. The rear end of the rightmost straight portion extends to the rear end surface of the heat radiating plate 1, and the refrigerant discharge portion 7 is provided at the opening thereof.

このパワーモジュール９０では、図示しないポンプにより、冷媒導入部６から冷媒が放熱板１の内部の冷媒通路５に送られ、冷媒が冷媒通路５内を通って冷媒排出部７から排出される。このため、基板１０上に装着されている半導体素子２２，２３，３２，３３を効率よく冷却することかできる。
以上、この発明の実施形態を説明したが、これらの実施形態には、特許請求の範囲に記載された事項の範囲内で種々の設計変更を施すことが可能である。 In the power module 90, the refrigerant is sent from the refrigerant introduction portion 6 to the refrigerant passage 5 inside the heat radiating plate 1 by the pump (not shown), and the refrigerant is discharged from the refrigerant discharge portion 7 through the refrigerant passage 5. For this reason, the semiconductor elements 22, 23, 32, and 33 mounted on the substrate 10 can be efficiently cooled.
As mentioned above, although embodiment of this invention was described, it is possible to give various design change to these embodiment within the range of the matter described in the claim.

また、この発明は、インバータ回路以外の回路を実現するための半導体装置にも適用することができる。   The present invention can also be applied to a semiconductor device for realizing a circuit other than an inverter circuit.

１ 放熱板
２，３ 絶縁板
４ 切欠き
１０ 基板
２０ ハイサイド回路（第１の回路）
３０ ローサイド回路（第２の回路）
２２，３２ トランジスタ（半導体素子）
２３，３３ ダイオード（半導体素子）
２１ａ〜２１ｄ，３１ａ〜３１ｄ 導電パッド
４１，４２，４３ リードフレーム（導電性接続部材）
４１ａ，４３ａ 接続部
４１ｂ，４３ｂ 端子部
６０，７０，８０，９０ パワーモジュール DESCRIPTION OF SYMBOLS 1 Heat sink 2,3 Insulation board 4 Notch 10 Board | substrate 20 High side circuit (1st circuit)
30 Low-side circuit (second circuit)
22, 32 transistor (semiconductor element)
23, 33 Diode (semiconductor element)
21a-21d, 31a-31d Conductive pad 41, 42, 43 Lead frame (conductive connecting member)
41a, 43a connection part 41b, 43b terminal part 60, 70, 80, 90 power module

Claims (5)

基板と、
前記基板の一方の面側に設けられ、半導体素子を含む第１の回路と、
前記基板の他方の面側に設けられ、半導体素子を含みかつ前記第１の回路に接続されるべき第２の回路と、
前記第１の回路と前記第２の回路とを接続する板状の導電性接続部材とを含む、半導体装置。 A substrate,
A first circuit provided on one surface side of the substrate and including a semiconductor element;
A second circuit provided on the other surface side of the substrate, including a semiconductor element and to be connected to the first circuit;
A semiconductor device comprising: a plate-like conductive connecting member that connects the first circuit and the second circuit. 前記基板の前記一方の面側に設けられ、前記第１の回路内の半導体素子の電極のうちの所定の第１電極が接続された第１導電パッドと、
前記基板の前記他方の面側に設けられ、前記第２の回路内の半導体素子の電極のうちの所定の第２電極が接続された第２導電パッドとを含み、
前記第１導電パッドと前記第２導電パッドとが、前記導電性接続部材で接続されている、請求項１に記載の半導体装置。 A first conductive pad provided on the one surface side of the substrate and connected to a predetermined first electrode of electrodes of a semiconductor element in the first circuit;
A second conductive pad provided on the other surface side of the substrate and connected to a predetermined second electrode of the electrodes of the semiconductor element in the second circuit;
The semiconductor device according to claim 1, wherein the first conductive pad and the second conductive pad are connected by the conductive connection member. 前記導電性接続部材に出力端子が一体的に形成されている、請求項１または２に記載の半導体装置。   The semiconductor device according to claim 1, wherein an output terminal is integrally formed with the conductive connection member. 前記導電性接続部材の中間部分が、基板を貫通している、請求項１〜３のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein an intermediate portion of the conductive connection member penetrates the substrate. 前記基板が、両面に絶縁板を有する放熱板である、請求項１〜４のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the substrate is a heat radiating plate having insulating plates on both sides.
JP2009018505A 2009-01-29 2009-01-29 Semiconductor device Pending JP2010177453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009018505A JP2010177453A (en) 2009-01-29 2009-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009018505A JP2010177453A (en) 2009-01-29 2009-01-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2010177453A true JP2010177453A (en) 2010-08-12

Family

ID=42708100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009018505A Pending JP2010177453A (en) 2009-01-29 2009-01-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2010177453A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183022A (en) * 2012-03-01 2013-09-12 Toyota Industries Corp Semiconductor device and manufacturing apparatus of the same
WO2018109318A1 (en) * 2016-12-12 2018-06-21 Institut Vedecom Power switching module, converter integrating the latter and manufacturing method
WO2024010003A1 (en) * 2022-07-07 2024-01-11 住友電気工業株式会社 Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183022A (en) * 2012-03-01 2013-09-12 Toyota Industries Corp Semiconductor device and manufacturing apparatus of the same
US9287192B2 (en) 2012-03-01 2016-03-15 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device and method for manufacturing semiconductor device
WO2018109318A1 (en) * 2016-12-12 2018-06-21 Institut Vedecom Power switching module, converter integrating the latter and manufacturing method
CN110326104A (en) * 2016-12-12 2019-10-11 维迪科研究所 Power switching module, the converter and manufacturing method for integrating the power switching module
US10734361B2 (en) 2016-12-12 2020-08-04 Institut Vedecom Power switching module, converter integrating the latter and manufacturing method
WO2024010003A1 (en) * 2022-07-07 2024-01-11 住友電気工業株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8755188B2 (en) Half-bridge electronic device with common auxiliary heat sink
JP5206822B2 (en) Semiconductor device
CN106952897B (en) Semiconductor device and method for manufacturing the same
JP6119313B2 (en) Semiconductor device
US11823996B2 (en) Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US8723311B2 (en) Half-bridge electronic device with common heat sink on mounting surface
KR100752239B1 (en) Power module package structure
US8610263B2 (en) Semiconductor device module
CN110021590B (en) Power chip integrated module, manufacturing method thereof and double-sided heat dissipation power module package
JP2008027993A (en) Power semiconductor device
US20160379912A1 (en) Semiconductor device
JP6020379B2 (en) Semiconductor device
JP2005340639A (en) Semiconductor device and three-phase inverter device
KR101828189B1 (en) Circuit board assembly, control device for a cooler fan module and method
JP2007173703A (en) Semiconductor device
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP2011159951A (en) Led module device and method of manufacturing the same
JP2010177453A (en) Semiconductor device
US9786516B2 (en) Power device having reduced thickness
JP2004022844A (en) Power module
JP2015185835A (en) Semiconductor device and manufacturing method of the same
JP2008300627A (en) Semiconductor device
JP2009130055A (en) Semiconductor device
CN110911375A (en) Semiconductor device with a plurality of semiconductor chips

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20100630

Free format text: JAPANESE INTERMEDIATE CODE: A7424