JP2009071206A - Resistance memory device and switching circuit - Google Patents
Resistance memory device and switching circuit Download PDFInfo
- Publication number
- JP2009071206A JP2009071206A JP2007240443A JP2007240443A JP2009071206A JP 2009071206 A JP2009071206 A JP 2009071206A JP 2007240443 A JP2007240443 A JP 2007240443A JP 2007240443 A JP2007240443 A JP 2007240443A JP 2009071206 A JP2009071206 A JP 2009071206A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- switching
- voltage
- memory element
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は、抵抗記憶素子およびスイッチング回路に関するもので、特に、多結晶体としての半導体セラミックからなる素体を備える抵抗記憶素子およびそれを用いて構成されるスイッチング回路に関するものである。 The present invention relates to a resistance memory element and a switching circuit, and more particularly to a resistance memory element including an element body made of a semiconductor ceramic as a polycrystalline body and a switching circuit configured using the same.
抵抗記憶素子は、抵抗記憶機能を有する素体を備えており、この素体は、初期状態でたとえば比較的高い抵抗を示すが、所定値以上の電圧を印加すると、低抵抗状態に変化し、電圧を除去しても、この低抵抗状態が保持(記憶)され、他方、低抵抗状態にある素体に所定値以上の電圧を逆方向に印加すると、高抵抗状態に戻り、この電圧を除去しても、高抵抗状態が保持(記憶)されるという特性を有している。 The resistance memory element includes an element body having a resistance memory function, and this element body exhibits, for example, a relatively high resistance in an initial state, but changes to a low resistance state when a voltage of a predetermined value or more is applied, Even if the voltage is removed, this low resistance state is retained (stored). On the other hand, if a voltage higher than the specified value is applied to the element body in the low resistance state in the reverse direction, it returns to the high resistance state and this voltage is removed. Even so, the high resistance state is maintained (stored).
このような抵抗記憶素子は、所定値以上の電圧を順方向および逆方向の各々に印加することにより、低抵抗状態と高抵抗状態とにスイッチングできるものであり、スイッチングにより、抵抗変化させ、それを記憶することが可能である。このような抵抗スイッチ効果を利用することにより、抵抗記憶素子は、いわゆるメモリー素子としてだけでなく、スイッチング素子としても用いることができる。 Such a resistance memory element can be switched between a low resistance state and a high resistance state by applying a voltage equal to or higher than a predetermined value in each of the forward direction and the reverse direction. Can be stored. By utilizing such a resistance switch effect, the resistance memory element can be used not only as a so-called memory element but also as a switching element.
この発明にとって興味ある抵抗記憶素子として、たとえば非特許文献1に記載されたものがある。非特許文献1では、異種材料の界面、より具体的には、SrTiO3単結晶基板とSrRuO3薄膜(単結晶薄膜)との接合界面において、上述した抵抗記憶特性を発現させている、抵抗記憶素子が記載されている。この抵抗記憶素子では、抵抗状態を変化させ得るスイッチング電圧は、最大3V程度であり、比較的低い電圧でスイッチングしてしまう。
For example, Non-Patent
抵抗記憶素子が使用されようとする回路の中には、3V以上の定格電圧が加えられる回路も比較的多くある。そこで、非特許文献1に記載の抵抗記憶素子を、上記のような比較的高い駆動電圧環境でスイッチング素子として使用しようとする場合、スイッチング電圧を定格電圧より高くする必要がある。
There are relatively many circuits to which a rated voltage of 3 V or more is applied among the circuits in which the resistance memory element is to be used. Therefore, when the resistance memory element described in
しかしながら、非特許文献1に記載の抵抗記憶素子は、スイッチング電圧が最大3V程度と比較的低く、駆動電圧自体でスイッチングが不用意に生じる可能性があり、そのものだけではスイッチング素子として安定して使用することができないという問題がある。
However, the resistance memory element described in
したがって、たとえば30V以上といった高い電圧でスイッチングするようなスイッチング素子を実現しようとすると、別の抵抗体を直列に挿入する必要があり、この場合、スイッチング電圧については高くできるものの、挿入される抵抗体により、消費電力が増大し、また、この抵抗体のためにスイッチングされる抵抗変化率が低下してしまうという問題に遭遇する。
上述の問題に鑑み、本件発明者は、以下の(1)および(2)のような新規な半導体セラミック、より具体的には、多結晶体のチタン系複合酸化物からなる素体を備える抵抗記憶素子を提案した。 In view of the above-mentioned problems, the present inventor has developed a novel semiconductor ceramic as in the following (1) and (2), more specifically, a resistor comprising an element body made of a polycrystalline titanium-based composite oxide. A memory element was proposed.
(1)一般式:(Sr1−xAx)v(Ti1−yBy)wO3(ただし、Aは、Yおよび希土類元素から選ばれる少なくとも1種の元素であり、Bは、NbおよびTaの少なくとも一方である。)で表され、かつ、0.001≦x+y≦0.02(ただし、0≦x≦0.02、および0≦y≦0.02)の条件、ならびに0.87≦v/w≦1.030の条件を満足するもの。 (1) General formula: (Sr 1-x A x ) v (Ti 1-y B y ) w O 3 (where A is at least one element selected from Y and rare earth elements, and B is Nb and / or Ta), and 0.001 ≦ x + y ≦ 0.02 (where 0 ≦ x ≦ 0.02 and 0 ≦ y ≦ 0.02), and 0 Those satisfying the condition of 87 ≦ v / w ≦ 1.030.
(2)一般式:{(Sr1−xMx)1−yAy}(Ti1−zBz)O3(ただし、Mは、BaおよびCaの少なくとも一方であり、Aは、Yおよび希土類元素から選ばれる少なくとも1種の元素であり、Bは、NbおよびTaの少なくとも一方である。)で表され、かつ、0<x≦0.5のとき、0.001≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、0.5<x≦0.8のとき、0.003≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、および0.8<x≦1.0のとき、0.005≦y+z≦0.01(ただし、0≦y≦0.02、0≦z≦0.02)であるという条件を満足するもの。 (2) General formula: {(Sr 1-x M x) 1-y A y} (Ti 1-z B z) O 3 ( however, M is at least one of Ba and Ca, A is, Y And at least one element selected from rare earth elements, and B is at least one of Nb and Ta.) And 0 <x ≦ 0.5, 0.001 ≦ y + z ≦ 0 0.02 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02), and when 0.5 <x ≦ 0.8, 0.003 ≦ y + z ≦ 0.02 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02), and 0.8 <x ≦ 1.0, 0.005 ≦ y + z ≦ 0.01 (where 0 ≦ y ≦ 0.02, Satisfying the condition of 0 ≦ z ≦ 0.02).
上述した新規な半導体セラミックからなる素体を備える抵抗記憶素子によれば、非特許文献1に記載のものに比べて、スイッチング電圧を高くでき、かつ抵抗変化率を高くすることができる。また、スイッチング電圧を印加するための1対の電極間に存在する半導体セラミックの粒界数や厚みを制御することにより、スイッチング電圧を制御することができる。
According to the resistance memory element including the element body made of the novel semiconductor ceramic described above, the switching voltage can be increased and the resistance change rate can be increased as compared with the element described in Non-Patent
図7は、たとえば、上記(1)の組成を有する半導体セラミックからなる素体を備える抵抗記憶素子の典型的な電流−電圧特性(I−V特性)を示している。図7に示したI−V特性が有する抵抗記憶素子は、素体を構成するチタン系複合酸化物がSr0.992La0.008TiO3の組成を有するものである。図7に示したI−V特性を求めるため、パルス幅0.1secの電圧パルスを1V刻みで印加し、流れる電流を測定した。 FIG. 7 shows, for example, a typical current-voltage characteristic (IV characteristic) of a resistance memory element including an element body made of a semiconductor ceramic having the above composition (1). In the resistance memory element having the IV characteristics shown in FIG. 7, the titanium-based composite oxide constituting the element body has a composition of Sr 0.992 La 0.008 TiO 3 . In order to obtain the IV characteristics shown in FIG. 7, a voltage pulse with a pulse width of 0.1 sec was applied in increments of 1 V, and the flowing current was measured.
図7を参照して、まず、0Vから100Vまで電圧を印加していくと[1]、約60Vのところで、電流が100mA(電流リミット)に達する[2]。その後、100Vから0Vへ電圧を下げていくと、約20Vで電流が100mAより小さくなり[3]、行き帰りで同じI−V特性を示さず[4]、高抵抗状態から低抵抗状態へ変化する。 Referring to FIG. 7, first, when a voltage is applied from 0 V to 100 V [1], the current reaches 100 mA (current limit) at about 60 V [2]. Thereafter, when the voltage is lowered from 100 V to 0 V, the current becomes smaller than 100 mA at about 20 V [3], and does not show the same IV characteristic on the way back and forth [4], and changes from the high resistance state to the low resistance state. .
次に、0Vから−100Vへ電圧を印加していくと[5]、約−30Vで一度電流リミットに達し、約−40Vから電流が低下し始め[6]、−100Vまで徐々に電流が低下していく(言い換えると、抵抗が上昇していく)[7]。その後、−100Vから0Vへ電圧を印加していくと、前述した場合と同様、行き帰りで同じI−V特性を示さず[8]、高抵抗状態のまま電流が低下していく。 Next, when the voltage is applied from 0V to -100V [5], the current limit is reached once at about -30V, the current starts to decrease from about -40V [6], and the current gradually decreases to -100V. (In other words, resistance increases) [7]. Thereafter, when a voltage is applied from −100 V to 0 V, the same IV characteristics are not shown on the way back and forth as in the case described above [8], and the current decreases while maintaining the high resistance state.
このように、図7に示した抵抗記憶素子によれば、絶対値で50V前後にスイッチング電圧が現れ、順方向および逆方向のいずれの極性の電圧を印加した場合でも、抵抗変化率の高いスイッチング特性が安定して得られている。 As described above, according to the resistance memory element shown in FIG. 7, a switching voltage appears at around 50 V in absolute value, and switching with a high resistance change rate is applied regardless of whether a forward or reverse voltage is applied. The characteristics are stably obtained.
上述した新規な半導体セラミックからなる素体を備える抵抗記憶素子は、非特許文献1に記載のものに比べて、より高いスイッチング電圧を実現しようとして開発されたものである。しかしながら、一方では、消費電力等の観点から、用途によっては、非特許文献1に記載のものほど低くはないが、より低いスイッチング電圧であることが望まれることもある。
The resistance memory element including the element body made of the novel semiconductor ceramic described above has been developed in an attempt to realize a higher switching voltage than that described in Non-Patent
そこで、上述した新規な半導体セラミックからなる素体を備える抵抗記憶素子において、スイッチング電圧を印加する電極間の間隔、すなわち、電極間に位置する半導体セラミックの厚みを薄くして、スイッチング電圧を低くしていくと、たとえば図6に示すように、低抵抗⇒高抵抗状態にスイッチングする極性では、安定して高い抵抗変化率を示すが、高抵抗⇒低抵抗状態にスイッチングする極性で、抵抗変化率が極度に小さくなる試料が出ることがあった。なお、図6は、図7に示したI−V特性を有する試料と同じ組成の試料であって、後述する実験例において作製した試料11についてのI−V特性を示す図である。
Therefore, in the resistance memory element including the element body made of the novel semiconductor ceramic described above, the switching voltage is lowered by reducing the distance between the electrodes to which the switching voltage is applied, that is, the thickness of the semiconductor ceramic located between the electrodes. As shown in FIG. 6, for example, the polarity switching from the low resistance to the high resistance state stably shows a high resistance change rate, but the resistance changing rate is the polarity switching from the high resistance to the low resistance state. In some cases, the sample was extremely small. FIG. 6 is a diagram showing the IV characteristics of the
そこで、この発明の目的は、安定して高い抵抗変化率を幅広いスイッチング電圧で得ることができるようにされた、抵抗記憶素子を提供しようとすることである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a resistance memory element capable of stably obtaining a high resistance change rate with a wide range of switching voltages.
この発明の他の目的は、回路中の電流の流れを制御するスイッチング動作を安定して得ることができる、スイッチング回路を提供しようとすることである。 Another object of the present invention is to provide a switching circuit capable of stably obtaining a switching operation for controlling a current flow in the circuit.
前述した図7に示したI−V特性は、100〜200V、パルス幅100msecのパルス電圧を順方向および逆方向の各々に10〜50回印加して、エレクトロフォーミング処理を行なった試料について、評価したものである。このように、順方向および逆方向の各々に交互に複数回エレクトロフォーミング処理した試料の場合、同じ組成であり、かつ同じスイッチング電圧を印加したとしても、個々の試料間において、低抵抗⇒高抵抗状態と高抵抗⇒低抵抗状態との間でスイッチング特性に差があることがわかった。すなわち、低抵抗⇒高抵抗状態では安定して高いスイッチング特性が得られるが、高抵抗⇒低抵抗状態では個々のスイッチング電圧にばらつきが生じやすいことがわかった。さらに、電極間の厚みを薄くすると、上記の傾向が顕著に生じ、低抵抗⇒高抵抗状態でしか高い抵抗変化率が得られないことがわかった。
The IV characteristic shown in FIG. 7 described above is evaluated for a sample that has been subjected to electroforming by applying a pulse voltage of 100 to 200 V and a pulse width of 100
このことから、低抵抗⇒高抵抗状態のスイッチングのみを利用できれば、比較的低いスイッチング電圧によっても安定して高い抵抗変化率を示す抵抗記憶素子を実現できることがわかる。 From this, it can be seen that if only switching from the low resistance to the high resistance state can be used, a resistance memory element that stably exhibits a high resistance change rate can be realized even with a relatively low switching voltage.
そこで、本件発明者が鋭意研究を重ねた結果、エレクトロフォーミング処理として加える電圧の極性とスイッチング特性との間に一定の関係があることを見出した。そして、エレクトロフォーミング処理を片極性にだけ施し、エレクトロフォーミング処理を施した極性とは逆の極性のスイッチング電圧を印加するようにすれば、低抵抗⇒高抵抗状態の安定したスイッチングを必ず生じさせるようにすることができることを見出した。 Thus, as a result of extensive research by the present inventors, it has been found that there is a certain relationship between the polarity of the voltage applied as electroforming and the switching characteristics. And, if the electroforming process is applied only to one polarity and a switching voltage having a polarity opposite to that applied with the electroforming process is applied, a stable switching from a low resistance to a high resistance state is surely generated. Found that it can be.
このような背景の下、この発明は、多結晶体のチタン系複合酸化物からなる素体を備え、この素体に第1方向のスイッチング電圧を印加したとき、素体が低抵抗状態から高抵抗状態にスイッチングする、スイッチング特性を有する、抵抗記憶素子にまず向けられるものであって、前述した技術的課題を解決するため、素体が、当該素体に上記第1方向とは逆の第2方向の電圧が印加されることによってエレクトロフォーミング処理されたものであることを特徴としている。 Under such a background, the present invention includes an element body made of a polycrystalline titanium-based composite oxide. When a switching voltage in the first direction is applied to the element body, the element body is changed from a low resistance state to a high resistance state. In order to solve the technical problem described above, the element body is first switched to the element body in a direction opposite to the first direction. The electroforming process is performed by applying a voltage in two directions.
上記素体を構成する多結晶体のチタン系複合酸化物は、
一般式:{(Sr1−xMx)1−yAy}(Ti1−zBz)O3(ただし、Mは、BaおよびCaの少なくとも一方であり、Aは、Yおよび希土類元素から選ばれる少なくとも1種の元素であり、Bは、NbおよびTaの少なくとも一方である。)で表され、かつ、
0≦x≦0.5のとき、0.001≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、
0.5<x≦0.8のとき、0.003≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、および
0.8<x≦1.0のとき、0.005≦y+z≦0.01(ただし、0≦y≦0.02、0≦z≦0.02)であるという条件を満たす半導体セラミックであることが好ましい。
The polycrystalline titanium complex oxide constituting the element body is
General formula: {(Sr 1-x M x) 1-y A y} (Ti 1-z B z) O 3 ( however, M is at least one of Ba and Ca, A is, Y and rare earth elements And B is at least one of Nb and Ta), and
When 0 ≦ x ≦ 0.5, 0.001 ≦ y + z ≦ 0.02 (however, 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02),
When 0.5 <x ≦ 0.8, 0.003 ≦ y + z ≦ 0.02 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02), and 0.8 <x ≦ When 1.0, it is preferably a semiconductor ceramic that satisfies the condition of 0.005 ≦ y + z ≦ 0.01 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02).
上記エレクトロフォーミング処理時において素体中に流れる最大電流は、10〜500mAとなるように制限されることが好ましい。 It is preferable that the maximum current flowing in the element body during the electroforming process is limited to 10 to 500 mA.
この発明に係る抵抗記憶素子は、好ましくは、素体の少なくとも一部を介して対向する1対の電極をさらに備え、これら電極は、上記チタン系複合酸化物より仕事関数が大きい材料からなることが好ましい。 The resistance memory element according to the present invention preferably further includes a pair of electrodes opposed via at least a part of the element body, and these electrodes are made of a material having a work function larger than that of the titanium-based composite oxide. Is preferred.
この発明は、また、回路中の電流の流れを制御するためのスイッチング素子が挿入された、スイッチング回路にも向けられる。この発明に係るスイッチング回路は、上記スイッチング素子として、この発明に係る抵抗記憶素子が用いられ、当該スイッチング回路中において流れる電流の方向とは逆方向に、前記エレクトロフォーミング処理のための電圧が印加された第2方向が向けられるように、スイッチング素子が挿入されていることを特徴としている。 The present invention is also directed to a switching circuit in which a switching element for controlling the flow of current in the circuit is inserted. In the switching circuit according to the present invention, the resistance memory element according to the present invention is used as the switching element, and the voltage for the electroforming process is applied in the direction opposite to the direction of the current flowing in the switching circuit. A switching element is inserted so that the second direction is directed.
この発明によれば、低抵抗⇒高抵抗状態へスイッチングする極性を必ず利用することになるので、たとえば10〜40V程度の比較的低いスイッチング電圧においても、安定して高い抵抗変化率を有する、抵抗記憶素子を得ることができる。 According to the present invention, since the polarity for switching from the low resistance to the high resistance state is always used, the resistance having a stable high resistance change rate even at a relatively low switching voltage of about 10 to 40 V, for example. A memory element can be obtained.
この発明において、素体を構成する多結晶体のチタン系複合酸化物が、前述したように、一般式:{(Sr1−xMx)1−yAy}(Ti1−zBz)O3で表されるものであるとき、より高い抵抗変化率を得ることができる。 In the present invention, as described above, the polycrystalline titanium-based composite oxide constituting the element body has the general formula: {(Sr 1-x M x ) 1-y A y } (Ti 1-z B z ) When represented by O 3 , a higher resistance change rate can be obtained.
この発明において、エレクトロフォーミング処理時において素体中に流れる最大電流を、10〜500mAとなるように制限すると、高い抵抗変化率を確実に得ることができるとともに、不可逆な抵抗劣化が生じることを確実に防止することができる。 In this invention, when the maximum current flowing in the element body during electroforming is limited to 10 to 500 mA, it is possible to reliably obtain a high resistance change rate and to ensure that irreversible resistance deterioration occurs. Can be prevented.
素体の少なくとも一部を介して対向する1対の電極が、ともに、チタン系複合酸化物より仕事関数が大きい材料からなるとき、素体と電極間でショットキー障壁を形成するため、低抵抗⇒高抵抗状態へスイッチングする極性(スイッチング電圧を印加すべき方向)を電極によって見分けることが不可能である。しかし、この発明によれば、このような見分けが不要となるので、1対の電極が、ともに、チタン系複合酸化物より仕事関数が大きい材料からなるとき、この発明の意義がより顕著なものとなる。 When a pair of electrodes facing each other through at least a part of the element body are both made of a material having a work function larger than that of the titanium-based composite oxide, a Schottky barrier is formed between the element body and the electrode, so that low resistance ⇒ It is impossible to distinguish the polarity (the direction in which the switching voltage should be applied) for switching to the high resistance state by the electrode. However, according to the present invention, such distinction is unnecessary, and therefore, when the pair of electrodes are both made of a material having a work function larger than that of the titanium-based composite oxide, the significance of the present invention is more remarkable. It becomes.
なお、非特許文献1では、SrTiO3単結晶基板とSrRuO3薄膜(単結晶薄膜)との接合界面において、抵抗記憶特性を発現させていて、また、一方の電極において、Ptを用いてショットキー障壁を利用し、他方の電極において、Agを用いてオーミック性を利用しているため、スイッチング特性が発現する極性は特定されることになる。したがって、非特許文献1に記載の技術では、この発明が解決しようとする上記のような課題に遭遇し得ない。
In
この発明に係るスイッチング回路によれば、たとえば10〜40V程度のスイッチング電圧であっても、高いスイッチング特性を有する抵抗記憶素子が、スイッチング素子として組み込まれているので、優れたスイッチング作用を発揮させることができる。 According to the switching circuit of the present invention, even if the switching voltage is about 10 to 40 V, for example, the resistance memory element having high switching characteristics is incorporated as the switching element, so that an excellent switching action can be exhibited. Can do.
図1は、この発明の一実施形態による抵抗記憶素子1を示す断面図である。
FIG. 1 is a sectional view showing a
抵抗記憶素子1は、多結晶体のチタン系複合酸化物からなる素体2を備えている。上記チタン系複合酸化物としては、好ましくは、一般式:{(Sr1−xMx)1−yAy}(Ti1−zBz)O3(ただし、Mは、BaおよびCaの少なくとも一方であり、Aは、Yおよび希土類元素から選ばれる少なくとも1種の元素であり、Bは、NbおよびTaの少なくとも一方である。)で表される半導体セラミックが用いられる。
The
上記一般式において、0≦x≦0.5のとき、0.001≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、0.5<x≦0.8のとき、0.003≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、および0.8<x≦1.0のとき、0.005≦y+z≦0.01(ただし、0≦y≦0.02、0≦z≦0.02)であるという条件を満たすように組成比が選ばれる。 In the above general formula, when 0 ≦ x ≦ 0.5, 0.001 ≦ y + z ≦ 0.02 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02), and 0.5 < When x ≦ 0.8, 0.003 ≦ y + z ≦ 0.02 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02), and 0.8 <x ≦ 1.0 The composition ratio is selected so as to satisfy the condition of 0.005 ≦ y + z ≦ 0.01 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02).
抵抗記憶素子1は、また、素体2の少なくとも一部を介して対向する少なくとも1対の対向電極3および4を備えている。この実施形態では、素体2は積層構造を有していて、対向電極3および4は、素体2の内部に位置されながら、素体2の少なくとも一部を挟むように対向しており、素体2を得るための焼成と同時に焼成されて形成される。このような同時焼成を比較的高温で実施することによって、対向電極3および4と素体2との界面を強固な状態とすることができ、抵抗記憶素子1の耐電圧特性を高めることができる。
The
対向電極3および4は、素体2とショットキー障壁を形成するものであることが好ましい。すなわち、対向電極3および4の仕事関数が素体2の仕事関数より高いことが好ましく、具体的には、Pd、Pt、Ag−Pd、Au、RuおよびIrから選ばれる1種の金属が対向電極3および4の材料として用いられることが好ましい。
The
抵抗記憶素子1は、さらに、端子電極5および6を備えている。端子電極5および6は、素体2の各端部上に形成され、それぞれ、対向電極3および4と電気的に接続される。端子電極5および6は、たとえば銀を含む導電性ペーストの焼き付けによって形成される。
The
このような抵抗記憶素子1において、端子電極5および6を介して対向電極3および4間に第1方向のスイッチング電圧を印加したとき、素体2の、対向電極3および4に挟まれた部分が低抵抗化し、その後、この第1方向のスイッチング電圧を除去しても、素体2の低抵抗状態が保持され、他方、対向電極3および4間に第1方向とは逆の第2方向のスイッチング電圧を印加したとき、素体2の、対向電極3および4に挟まれた部分が高抵抗化し、その後、この第2方向のスイッチング電圧を除去しても、素体2の高抵抗状態が保持される。
In such a
この発明に係る抵抗記憶素子1では、上述したスイッチング電圧がたとえば5V以上と高くなり、また、たとえば5000%以上といった高い抵抗変化率を実現することができる。
In the
素体2を構成する前述した半導体セラミックとしての多結晶体のチタン系複合酸化物が、前述の一般式において、0≦x≦0.5のとき、0.005≦y+z≦0.01(ただし、0≦y≦0.02、0≦z≦0.02)であるという、より限定的な条件を満たす場合には、たとえば10000%以上というように、より高い抵抗変化率を実現することができる。
When the polycrystalline titanium complex oxide as the semiconductor ceramic constituting the
以上のような抵抗記憶素子1が有する特性が発現されるメカニズムについては完全に解明されていない。一般に、半導体と金属との界面では抵抗スイッチング効果が発現し、その抵抗変化自体は半導体側に起因するものと考えられている。この発明では、半導体セラミックとしての多結晶体のチタン系複合酸化物を用いることにより、セラミック自体は半導体化されているため、その抵抗は低いが、粒界が高抵抗となっており、スイッチング現象が引き起こされる電極3および4にかかる電圧は、電極界面、粒界面に分散し、各界面にかかる実効電圧が低下することにより、非特許文献1に記載されるものと比較して高いスイッチング電圧を実現できているものと考えられる。
The mechanism by which the characteristics of the
半導体セラミックとしての多結晶体のチタン系複合酸化物において、粒界が高抵抗化している理由としては、単に、粒界で伝導電子が散乱され移動度が低下するために高抵抗となっているだけでなく、浅い粒界準位が自然に生成し、それらが電子のトラップとなり、低い粒界障壁が形成されているものと推測される。 In a polycrystalline titanium-based composite oxide as a semiconductor ceramic, the reason why the grain boundary is increased in resistance is simply that conduction electrons are scattered at the grain boundary and mobility is lowered, resulting in high resistance. In addition, it is presumed that shallow grain boundary levels are naturally generated, which become traps of electrons and that a low grain boundary barrier is formed.
すなわち、上述のように、単に、粒界での伝導電子の散乱が原因で抵抗が高くなっていると仮定すれば、非特許文献1に記載の抵抗記憶素子に直列に抵抗体を接続したような形となり、その抵抗変化率は、
抵抗変化率={(直列抵抗成分+高抵抗状態での素子の抵抗)−(直列抵抗成分+低抵抗状態での素子の抵抗)}/(直列抵抗成分+低抵抗状態での素子の抵抗)
の式で表される。
That is, as described above, assuming that the resistance is simply increased due to scattering of conduction electrons at the grain boundary, it seems that a resistor is connected in series to the resistance memory element described in
Resistance change rate = {(series resistance component + element resistance in high resistance state) − (series resistance component + element resistance in low resistance state)} / (series resistance component + element resistance in low resistance state)
It is expressed by the following formula.
本素子においても、電極界面の抵抗のみ変化し、抵抗スイッチングが発現しているとすると、上記式においては、素子の抵抗が粒界の抵抗に相当し、直列抵抗成分がセラミック自体に相当することになるが、セラミック自体の抵抗が高いため、抵抗変化率も低下してしまうはずである。たとえば、直列抵抗成分が1MΩであり、これが変化しないとすると、素子の抵抗が低抵抗状態で1Ω、高抵抗状態で1MΩというように6桁抵抗変化したとしても、直列抵抗成分があるため、低抵抗状態では1MΩ+1Ω、高抵抗状態では1MΩ+1MΩというように、ほぼ2倍しか抵抗変化しない。このことから、この発明に係る抵抗記憶素子1では、単に粒界で伝導電子が散乱され移動度が低下するために高抵抗となっているだけではないことが説明できる。
Also in this element, assuming that only the resistance at the electrode interface changes and resistance switching occurs, in the above formula, the resistance of the element corresponds to the resistance of the grain boundary, and the series resistance component corresponds to the ceramic itself. However, since the resistance of the ceramic itself is high, the rate of change in resistance should also decrease. For example, if the series resistance component is 1 MΩ and this does not change, even if the resistance of the element is 6 ohms, such as 1 Ω in the low resistance state and 1 MΩ in the high resistance state, there is a series resistance component. The resistance changes only approximately twice, such as 1 MΩ + 1Ω in the resistance state and 1 MΩ + 1 MΩ in the high resistance state. From this, it can be explained that the
このように、この発明に係る抵抗記憶素子1によれば、比較的高い電圧で抵抗スイッチングが可能であり、非特許文献1に記載のものと比較して、同等以上の高い抵抗変化率を実現できるのは、粒界に形成されている低い粒界障壁などが大きく影響しているものと考えられる。つまり、スイッチング電圧の印加により、粒界の障壁の高さなども変化し、このことが高い抵抗変化率をもたらしている可能性があると推測される。なぜなら、前述したように、単に粒界抵抗が高くなり、電極3および4との界面にかかる電圧が低下することにより、抵抗スイッチング現象が生じていると考えると、抵抗変化率が高いことまで説明することができないためである。
As described above, according to the
素体2を構成する半導体セラミックとしての多結晶体のチタン系複合酸化物は、対向電極3および4に挟まれた部分に存在する粒界数によって前述したスイッチング電圧が変わる特性を有している。したがって、対向電極3および4に挟まれた部分に存在する粒界数、すなわち対向電極3および4間の間隔を制御することにより、スイッチング電圧を制御することができる。
The polycrystalline titanium-based composite oxide as a semiconductor ceramic constituting the
そこで、対向電極3および4間の間隔を狭くして、スイッチング電圧を低くしていくと、前述したように、フォーミング電圧を順方向および逆方向の各々に複数回印加して、エレクトロフォーミング処理を行なった試料では、低抵抗⇒高抵抗状態と高抵抗⇒低抵抗状態との間でスイッチング特性に差があり、低抵抗⇒高抵抗状態では安定して高いスイッチング特性が得られるが、高抵抗⇒低抵抗状態では個々のスイッチング電圧にばらつきが生じやすいことがわかった。
Therefore, when the interval between the
これに対して、エレクトロフォーミング処理を片極性にだけ施し、エレクトロフォーミング処理を施した極性とは逆の極性のスイッチング電圧を印加するようにすれば、低抵抗⇒高抵抗状態のスイッチングを必ず生じさせるようにすることができる。 On the other hand, if the electroforming process is applied to only one polarity and a switching voltage having a polarity opposite to that applied with the electroforming process is applied, a switching from a low resistance to a high resistance state is necessarily generated. Can be.
このことを、図2を参照しながら説明する。図2は、図1に示した抵抗記憶素子1が、回路中の電流の流れを制御するためのスイッチング素子として用いられた、スイッチング回路11を示す図である。
This will be described with reference to FIG. FIG. 2 is a diagram showing a switching
図2を参照して、スイッチング素子としての抵抗記憶素子1が、スイッチング回路11に挿入されている。抵抗記憶素子1には、そこにフォーミング電圧またはスイッチング電圧を印加するための電源12がオン/オフ制御スイッチ13を介して接続されている。
Referring to FIG. 2,
まず、図2(a)に示すように、スイッチ13がオンされ、電源12から電圧が矢印14で示す方向の極性をもって抵抗記憶素子1に印加されることによって、エレクトロフォーミング処理が完了する。この矢印14で示す方向は、スイッチング回路11中において流れる電流15または17(図2(b)または同(d)参照)とは逆方向である。
First, as shown in FIG. 2A, the
上記のようにエレクトロフォーミング処理された後、図2(b)に示すように、スイッチ13はオフされる。また、エレクトロフォーミング処理された抵抗記憶素子1は低抵抗状態となる。したがって、図2(b)に示すように、スイッチング回路11中において、矢印15で示すように、電流の流れが許容され、大きな電流を流すことが可能となる。
After the electroforming process as described above, the
上記図2(b)の状態において、スイッチ13がオンされ、電源12からスイッチング電圧が矢印16で示す方向(つまり、図2(a)の矢印14と逆の方向)の極性をもって抵抗記憶素子1に印加され、高抵抗化されると(図2(c)参照)、抵抗記憶素子1は高抵抗状態となる(図2(d)参照)。その結果、スイッチング回路11中の電流の流れが抵抗記憶素子1によって制限され、矢印17で示すように、流れる電流が小さくなる(図2(d)参照)。図2において、矢印15と矢印17の各々の太さを変えることにより、電流の大小を表している。
In the state of FIG. 2B, the
抵抗記憶素子1を再び低抵抗化するには、図2(a)に示すように、スイッチ13をオンし、電源12からスイッチング電圧を矢印14で示す方向の極性をもって抵抗記憶素子1に印加すればよい。
In order to lower the resistance of the
上記のように、電極3および4間の厚みが薄くなったとき、エレクトロフォーミング処理を片極性にだけ施し、エレクトロフォーミング処理を施した極性とは逆の極性のスイッチング電圧を印加するようにすれば、低抵抗⇒高抵抗状態のスイッチングを必ず生じさせるようにすることができるのは、多結晶体のチタン系複合酸化物の粒界障壁がスイッチング特性に何らかの関与をしているためであると推測される。すなわち、片方の極性にしか良好なスイッチング特性が発現しなくなるのは、粒界の数が減ったことが関与しているものと推測される。また、電極3および4の双方がショットキー障壁を利用するものの場合、エレクトロフォーミング処理により片方のショットキー障壁が劣化しており、これも関与している可能性がある。
As described above, when the thickness between the
次に、この発明に係る抵抗記憶素子1のエレクトロフォーミング処理およびエレクトロフォーミング処理後の抵抗スイッチング特性について、より具体的に説明する。
Next, the electroforming process of the
図3は、この発明に係る抵抗記憶素子1の典型的な電流−電圧特性(I−V特性)を示している。なお、図3に示したI−V特性が有する抵抗記憶素子1は、素体を構成する半導体セラミックがSr0.992La0.008TiO3の組成を有するものであって、後述する実験例において作製されたものである。
FIG. 3 shows a typical current-voltage characteristic (IV characteristic) of the
まず、図3に示すように、エレクトロフォーミング処理として、電流制限を30mAに設定し、パルス幅0.1secの電圧パルスを1V刻みでプラス側に0Vから100Vまで印加した。このエレクトロフォーミング処理後、I−V特性を評価した。 First, as shown in FIG. 3, as an electroforming process, a current limit was set to 30 mA, and a voltage pulse with a pulse width of 0.1 sec was applied from 0 V to 100 V on the plus side in increments of 1V. After this electroforming process, the IV characteristics were evaluated.
I−V特性の評価に当たって、電圧を0V→所定電圧(プラス側)→0V→所定電圧(マイナス側)→0Vというようにスイープさせた。また、このとき、電圧はパルス幅0.1secの電圧パルスで印加した。図3に示すように、エレクトロフォーミング処理を施した極性と同じ極性(プラス方向)において、高抵抗⇒低抵抗状態へのスイッチングが発現し、逆極性(マイナス方向)において、低抵抗⇒高抵抗状態のスイッチングが発現することがわかる。そして、低⇒高抵抗状態へとスイッチングする、フォーミングを行なったのと逆極性において、高い抵抗変化率を安定して実現できていることがわかる。 In the evaluation of the IV characteristics, the voltage was swept in the order of 0V → predetermined voltage (plus side) → 0V → predetermined voltage (minus side) → 0V. At this time, the voltage was applied by a voltage pulse having a pulse width of 0.1 sec. As shown in Fig. 3, switching from high resistance to low resistance occurs in the same polarity (positive direction) as the one subjected to electroforming, and low resistance to high resistance in reverse polarity (negative direction). It can be seen that switching occurs. And it turns out that the high resistance change rate is stably implement | achieved in the reverse polarity which performed the switching which switched from the low ⇒ high resistance state.
図4は、図3に相当する図であって、図3の場合と逆の極性でエレクトロフォーミング処理を実施した場合を示している。なお、図4の場合には、電流制限を30mAに設定した点において、図3の場合と異なっている。 FIG. 4 is a diagram corresponding to FIG. 3 and shows a case where the electroforming process is performed with the polarity opposite to that in FIG. 4 is different from the case of FIG. 3 in that the current limit is set to 30 mA.
図4に示す場合には、まず、エレクトロフォーミング処理として、パルス幅0.1secの電圧パルスを1V刻みでマイナス側に0Vから−80Vまで印加した。このエレクトロフォーミング処理後、I−V特性を評価した。 In the case shown in FIG. 4, first, as an electroforming process, a voltage pulse with a pulse width of 0.1 sec was applied from 0 V to −80 V in the negative direction in increments of 1 V. After this electroforming process, the IV characteristics were evaluated.
I−V特性の評価に当たって、電圧を0V→所定電圧(プラス側)→0V→所定電圧(マイナス側)→0Vというようにスイープさせた。また、このとき、電圧はパルス幅0.1secの電圧パルスで印加した。図4に示すように、エレクトロフォーミング処理を施した極性と逆の極性(プラス方向)において、低抵抗⇒高抵抗状態へのスイッチングが発現し、同じ極性(マイナス方向)において、高抵抗⇒低抵抗状態のスイッチングが発現することがわかる。そして、低⇒高抵抗状態へとスイッチングする、フォーミングを行なったのと逆極性において、高い抵抗変化率を安定して実現できていることがわかる。 In the evaluation of the IV characteristics, the voltage was swept in the order of 0V → predetermined voltage (plus side) → 0V → predetermined voltage (minus side) → 0V. At this time, the voltage was applied by a voltage pulse having a pulse width of 0.1 sec. As shown in FIG. 4, switching from a low resistance to a high resistance state occurs in the polarity opposite to the polarity subjected to electroforming (positive direction), and in the same polarity (negative direction), the high resistance is set to low resistance. It can be seen that state switching occurs. And it turns out that the high resistance change rate is stably implement | achieved in the reverse polarity which performed the switching which switched from the low ⇒ high resistance state.
次に、図3に示したI−V特性を有する、この発明に係る抵抗記憶素子1に対して、50Vの電圧を、1msec、10msec、100msecというようにパルス幅を変えながら印加し、抵抗変化のパルス幅依存性を調査したところ、パルス幅が1msecのパルス電圧やパルス幅が10msecのパルス電圧を印加しても、抵抗は変化せず、パルス幅が100msecのパルス電圧を印加して初めて抵抗が変化することが確認されている。他方、非特許文献1に記載の抵抗記憶素子では、5Vの電圧を印加するとき、パルス幅が1msecで高抵抗化し(電流値が低下し)、さらに長い10msecのパルス幅をもって、5Vの電圧を印加すると、さらに高抵抗化することが確認されている。
Next, a voltage of 50 V is applied to the
このようなことから、この発明に係る抵抗記憶素子1では、抵抗スイッチング現象を生じさせるためには、一定値以上の電圧を加える必要があり、さらに、非特許文献1に記載の抵抗記憶素子に比べて、より長いパルス幅を持つ電圧を印加する必要があることがわかる。
For this reason, in the
そのため、この発明に係る素子を信号回路もしくは電源回路等のスイッチング素子として用いた場合、回路中に存在するスパイクノイズ(電圧もしくは電流のパルスノイズ)に対して抵抗状態が非常に安定である。よって、たとえ回路中のスパイクノイズが素子に進入したとしても素子の抵抗状態は変化せず、回路の誤作動が生じにくい。 Therefore, when the element according to the present invention is used as a switching element such as a signal circuit or a power supply circuit, the resistance state is very stable against spike noise (voltage or current pulse noise) existing in the circuit. Therefore, even if spike noise in the circuit enters the element, the resistance state of the element does not change, and malfunction of the circuit hardly occurs.
この発明に係る抵抗記憶素子1において、素体を構成する多結晶体のチタン系複合酸化物として、前述した一般式:{(Sr1−xMx)1−yAy}(Ti1−zBz)O3(ただし、Mは、BaおよびCaの少なくとも一方であり、Aは、Yおよび希土類元素から選ばれる少なくとも1種の元素であり、Bは、NbおよびTaの少なくとも一方である。)で表されるものの他、たとえば、一般式:(Sr1−xAx)v(Ti1−yBy)wO3(ただし、Aは、Yおよび希土類元素から選ばれる少なくとも1種の元素であり、Bは、NbおよびTaの少なくとも一方である。)で表され、かつ、0.001≦x+y≦0.02(ただし、0≦x≦0.02、および0≦y≦0.02)の条件、ならびに0.87≦v/w≦1.030の条件を満足するものが用いられてもよい。
In
後者のチタン系複合酸化物の場合、上記一般式において、0.005≦x+y≦0.01の条件をさらに満足したり、0.950≦v/w≦1.010の条件をさらに満足したりすることにより、抵抗変化率をより高くすることができ、たとえば10000%以上の抵抗変化率を実現することができる。 In the case of the latter titanium-based composite oxide, in the above general formula, the condition of 0.005 ≦ x + y ≦ 0.01 is further satisfied, or the condition of 0.950 ≦ v / w ≦ 1.010 is further satisfied. By doing so, the resistance change rate can be further increased, and for example, a resistance change rate of 10,000% or more can be realized.
図1に示した抵抗記憶素子1では、対をなす対向電極3および4が、素体2の厚み方向での中央部に配置されたが、厚み方向での一方端側に偏った位置に配置されてもよく、極端な場合には、対向電極3および4のいずれか一方については、素体2の外表面上に形成されてもよい。また、1対の対向電極3および4が、ともに、素体2の外表面上で所定の間隔を隔てて並ぶように配置され、互いの端縁で対向するようにされてもよい。さらに、1対の対向電極3および4が、互いの端縁で対向するように、素体2の内部における同一面上に並んで配置されてもよい。
In the
なお、上述のように、対向電極3および4を素体2の内部に配置し、対をなす対向電極3および4に挟まれる部分が素体2のごく一部とされるのは、対向電極3および4間の間隔を小さくしながらも、素体2において所定以上の機械的強度を確保するためである。したがって、機械的強度の問題を考慮する必要がないならば、薄板状の素体の各主面上に対向電極をそれぞれ形成するようにしてもよい。
Note that, as described above, the
また、対をなす対向電極3および4は、フォーミング電圧およびスイッチング電圧を印加するために用いられるばかりでなく、電流測定用(抵抗測定用)としても用いられるが、対向電極3および4を専ら電圧印加用として用い、別に電流測定用の電極を設けてもよい。この場合、典型的には、互いに対向する状態で第1、第2および第3の電極がこの順序で形成され、たとえば、第1の電極を共通にしながら、第1および第2の電極を用いて電流測定を行ない、第1および第3の電極を用いて電圧を印加すること、あるいは、第1および第2の電極を用いて電圧を印加し、第1および第3の電極を用いて電流を測定することが考えられる。
The
次に、この発明を完成するに至る動機となる現象を見出した実験例、ならびにこの発明による効果を確認するため、あるいは、この発明の好ましい範囲を求めるために実施した実験例について説明する。 Next, an experimental example in which a phenomenon that motivates the present invention has been found, and an experimental example carried out in order to confirm the effect of the present invention or to obtain a preferable range of the present invention will be described.
[実験例1]
この発明を完成するに至る動機となる現象を、この実験例1から見出すことができる。
[Experimental Example 1]
A phenomenon that is a motivation for completing the present invention can be found from this experimental example 1.
素体を構成する多結晶体のチタン系複合酸化物の出発原料として、炭酸ストロンチウム(SrCO3)および酸化チタン(TiO2)、ならびに、ドナーとしての酸化ランタン(La2O3)の各粉末を用いた。そして、焼成後において、Sr0.992La0.008TiO3の組成になるように、上記出発原料を秤量した。 As starting materials for the polycrystalline titanium-based composite oxide constituting the element, strontium carbonate (SrCO 3 ) and titanium oxide (TiO 2 ), and lanthanum oxide (La 2 O 3 ) as a donor were used. Using. Then, after the firing, so that the composition of Sr 0.992 La 0.008 TiO 3, were weighed the starting material.
次に、上記のように秤量された出発原料を分散剤とともに純水に加え、直径2mmのPSZボールを用いて24時間湿式混合粉砕を行なった。混合粉砕後、得られたスラリーを乾燥、造粒し、大気中において1200℃の温度で2時間仮焼を行なった。得られた仮焼粉末を造粒後、分散剤とともに純水に加え、直径5mmのPSZボールを用いて24時間粉砕し、その後、アクリル系バインダ、可塑剤および消泡剤等を加え、再度、12時間混合し、グリーンシート成形用スラリーを得た。 Next, the starting material weighed as described above was added to pure water together with a dispersant, and wet mixing and pulverization was performed using PSZ balls having a diameter of 2 mm for 24 hours. After mixing and pulverizing, the obtained slurry was dried and granulated, and calcined in the atmosphere at a temperature of 1200 ° C. for 2 hours. After granulating the obtained calcined powder, it is added to pure water together with a dispersant, pulverized for 24 hours using a PSZ ball having a diameter of 5 mm, and then added with an acrylic binder, a plasticizer, an antifoaming agent, etc. The mixture was mixed for 12 hours to obtain a green sheet forming slurry.
次に、得られたスラリーにドクターブレード法を適用してシート状に成形し、グリーンシートを得た。このグリーンシートの厚みは約25μmおよび約80μmにそれぞれなるように調整した。次に、グリーンシートを短冊状にカットし、対向電極を形成するため、Pdを含む導電性ペーストをスクリーン印刷した。 Next, a doctor blade method was applied to the resulting slurry to form a sheet, thereby obtaining a green sheet. The thickness of this green sheet was adjusted to be about 25 μm and about 80 μm, respectively. Next, the green sheet was cut into strips, and a conductive paste containing Pd was screen-printed to form a counter electrode.
その後、対向電極となるべき導電性ペースト膜が形成されたグリーンシートを含む複数のグリーンシートを積層し、圧着し、カットすることにより、2.0mm×1.2mm×1.2mmの寸法を有するグリーンチップを得た。 Thereafter, a plurality of green sheets including a green sheet on which a conductive paste film to be a counter electrode is formed are stacked, pressed, and cut to have a size of 2.0 mm × 1.2 mm × 1.2 mm. Got green chips.
次に、上記グリーンチップを、大気中において550℃の温度で脱脂処理し、その後、大気中において、1300〜1400℃の温度で2時間焼成した。焼成後のチップを研磨し、対向電極を露出させて、その大きさから対向電極の対向面積を算出したところ、約0.5mm2であった。 Next, the green chip was degreased at a temperature of 550 ° C. in the air, and then fired at a temperature of 1300 to 1400 ° C. for 2 hours in the air. The chip after baking was polished, the counter electrode was exposed, and the counter area of the counter electrode was calculated from the size, and it was about 0.5 mm 2 .
上記のようにして得られた焼成後の素体に、端子電極を形成するため、Agを含む導電性ペーストを塗布し、大気中において、750℃の温度で焼き付け処理を行ない、評価用試料とした。 In order to form a terminal electrode on the fired body obtained as described above, a conductive paste containing Ag was applied, and baked at a temperature of 750 ° C. in the atmosphere. did.
このようにして得られた各試料について、100〜200V、パルス幅100msecのパルス電圧を順方向および逆方向の各々に10〜50回印加して、エレクトロフォーミング処理を行なった上で、I−V特性を評価した。 For each sample thus obtained, a pulse voltage of 100 to 200 V and a pulse width of 100 msec was applied 10 to 50 times in each of the forward direction and the reverse direction to perform electroforming, and then IV The characteristics were evaluated.
このI−V特性の評価には、「ADVANTEST R6246 パルスソースメーター」を用い、電圧を、0V→所定電圧(プラス側)→0V→所定電圧(マイナス側)→0Vとスイープさせた。また、このとき、電圧は電圧パルスで印加し、パルス幅0.1secで測定を行なった。 For evaluation of the IV characteristics, an “ADVANTEST R6246 pulse source meter” was used, and the voltage was swept from 0 V → predetermined voltage (plus side) → 0 V → predetermined voltage (minus side) → 0V. At this time, the voltage was applied by a voltage pulse, and measurement was performed with a pulse width of 0.1 sec.
上記のようにして求められたI−V特性に基づき、最大抵抗変化率を求めた。最大抵抗変化率は、低抵抗状態から高抵抗状態になる極性(プラス側とマイナス側の両方があり得る。)での+10Vより高い電圧または−10Vより低い電圧で、低抵抗状態と高抵抗状態との差が最も大きくなる電圧で抵抗変化率を算出したもので、高抵抗状態にあるときの抵抗ρHとし、低抵抗状態にあるときの抵抗をρLとして、抵抗変化率[%]=(ρH−ρL)/ρL×100の式から求めたものである。このようにして最大抵抗変化率を求めたのは、抵抗記憶素子の抵抗には電圧依存性があるためである。 Based on the IV characteristics obtained as described above, the maximum resistance change rate was obtained. The maximum resistance change rate is a low resistance state and a high resistance state at a voltage higher than +10 V or a voltage lower than −10 V in a polarity (both positive side and negative side can be changed) from a low resistance state to a high resistance state. The resistance change rate is calculated at a voltage at which the difference between the resistance and the resistance is the largest. The resistance change rate [%] =% when the resistance ρ H is in the high resistance state and ρ L is the resistance in the low resistance state. It is obtained from the equation (ρ H −ρ L ) / ρ L × 100. The reason for obtaining the maximum resistance change rate in this way is that the resistance of the resistance memory element has voltage dependency.
表1において、「素子厚:50μm」および「素子厚:20μm」は、それぞれ、素体の対向電極間での厚みが50μmおよび20μmであることを示し、前述のグリーンシートの厚みが約80μmおよび約25μmのものに対応している。 In Table 1, “element thickness: 50 μm” and “element thickness: 20 μm” indicate that the thickness between the counter electrodes of the element body is 50 μm and 20 μm, respectively, and the thickness of the green sheet is about 80 μm and It corresponds to about 25 μm.
表1における試料1〜10および試料11〜20は、それぞれ、同じ組成のものであり、また、同じスイッチング電圧を印加した場合の上記最大抵抗変化率が、表1の「抵抗変化率」の欄に示されている。試料1〜10の間および試料11〜20の間で、ばらつきが生じている。
また、表1において、「+方向」および「−方向」は、スイッチング電圧の印加方向を示す。また、「スイッチング」は、スイッチング電圧を印加したときのスイッチングの態様を示し、「低⇒高」は低抵抗⇒高抵抗状態へのスイッチング、「高⇒低」は高抵抗⇒低抵抗状態へのスイッチングが生じたことを示している。たとえば「低⇒高」が生じる極性が試料によって異なっているが、これは、スイッチング電圧印加時に「+方向」および「−方向」を仮決めしたためであるにすぎない。 In Table 1, “+ direction” and “− direction” indicate the application direction of the switching voltage. “Switching” indicates the mode of switching when a switching voltage is applied, “Low → High” indicates switching from low resistance to high resistance, and “High → Low” indicates switching from high resistance to low resistance. It indicates that switching has occurred. For example, the polarity in which “low to high” occurs varies depending on the sample, but this is only because the “+ direction” and the “− direction” were provisionally determined when the switching voltage was applied.
なお、たとえば試料1と試料11とは対応しているが、印加する電圧が互いに同じであると、試料11において、電圧がかかりすぎて破壊するおそれがあるので、試料1の場合よりも電圧を若干低くして測定した。
For example,
表1から、素子厚が50μmと厚い(すなわち、スイッチング電圧が高い)試料1〜10では、低抵抗⇒高抵抗状態にスイッチングが生じる極性および高抵抗⇒低抵抗状態にスイッチングが生じる極性のいずれであっても、5000%以上、より具体的には29000%以上の高い抵抗変化率を実現できているのに対し、素子厚が20μmと薄い(すなわち、スイッチング電圧が低い)試料11〜20では、低抵抗⇒高抵抗状態へスイッチングする極性では、5000%以上、より具体的には31000%以上の高い抵抗変化率を実現しているが、高抵抗⇒低抵抗状態へスイッチングする極性では、1000%に満たない試料が多く、抵抗変化率のばらつきが大きい。
From Table 1, in
表1に示した試料のうち、典型的なものとして、試料1および11の各々のI−V特性が図5および図6にそれぞれ示されている。
Of the samples shown in Table 1, typical IV characteristics of
図5および図6から明らかなように、素子厚が厚く、スイッチング電圧が高く、かついずれの極性でも5000%以上の抵抗変化率を実現できている試料1(図5)と比較して、素子厚が薄く、スイッチング電圧が低く、かつ高抵抗⇒低抵抗状態のスイッチングが発生する極性では抵抗変化率が低い試料11(図6)では、I−V特性において、ヒステリシスが小さく、素子厚が厚い試料1と比較して、抵抗変化率が低くなっている。
As apparent from FIGS. 5 and 6, the device is thicker than the sample 1 (FIG. 5), which has a large device thickness, a high switching voltage, and can achieve a resistance change rate of 5000% or more in any polarity. In sample 11 (FIG. 6), which has a low thickness, a low switching voltage, and a low resistance change rate in the polarity in which switching between a high resistance and a low resistance state occurs, the hysteresis is small and the element thickness is large in the IV characteristics. Compared with the
なお、後者のような素子厚が薄い試料であっても、低抵抗⇒高抵抗状態へスイッチングが発現する極性では、5000%以上の抵抗変化率を実現できており、その抵抗変化率のばらつきについても、表1に示すように、小さく安定している。 Note that even with the latter sample with a thin element thickness, a resistance change rate of 5000% or more can be realized in the polarity where switching from a low resistance to a high resistance state occurs. Also, as shown in Table 1, it is small and stable.
以上の実験例1から、素子厚を制御し、小さなスイッチング電圧を実現した場合、抵抗記憶素子を使用する際、低抵抗⇒高抵抗状態へのスイッチングが発生する極性を選択する必要があることがわかる。 From Experimental Example 1 above, when the element thickness is controlled and a small switching voltage is realized, it is necessary to select the polarity at which switching from the low resistance to the high resistance state occurs when using the resistance memory element. Recognize.
また、素子厚が厚く、低抵抗⇒高抵抗状態および高抵抗⇒低抵抗状態のいずれのスイッチングであっても十分大きな抵抗変化率が得られるものにおいても、低抵抗⇒高抵抗状態へのスイッチングの場合の抵抗変化率のばらつきと、高抵抗⇒低抵抗状態へのスイッチングの場合の抵抗変化率のばらつきとに着目すると、表1に示した試料1〜10では、低抵抗⇒高抵抗状態では、抵抗変化率の標準偏差が3289であるのに対し、高抵抗⇒低抵抗状態では、標準偏差が12598とい。したがって、大きな抵抗変化率を安定して利用するためには、低抵抗⇒高抵抗状態へのスイッチングが発現する極性を利用する方が好ましいことがわかる。
In addition, even if the element thickness is large and a sufficiently large resistance change rate can be obtained regardless of whether switching is from low resistance to high resistance or high resistance to low resistance, switching from low resistance to high resistance is possible. Focusing on the variation in the resistance change rate in the case and the variation in the resistance change rate in the case of switching from the high resistance to the low resistance state, in the
[実験例2]
実験例2は、この発明による効果を確認するために実施したものである。
[Experimental example 2]
Experimental example 2 was carried out in order to confirm the effect of the present invention.
実験例1において作製した評価用試料について、エレクトロフォーミング処理として、電流制限を100mAに設定し、電圧を0Vから100Vまで印加し、その後、I−V特性を評価した。 About the sample for evaluation produced in Experimental Example 1, as an electroforming process, the current limit was set to 100 mA, the voltage was applied from 0 V to 100 V, and then the IV characteristics were evaluated.
上記I−V特性から、−10Vおよび+10Vのいずれか高い方での抵抗変化率を求めるとともに、+方向(フォーミングと同じ極性)および−方向(フォーミングと逆の極性)の各々において、低抵抗⇒高抵抗状態へのスイッチングが発現したのか、あるいは高抵抗⇒低抵抗状態へのスイッチングが発現したのかを調べた。その結果を表2に示す。 From the above IV characteristics, the rate of resistance change at the higher of −10 V and +10 V is obtained, and low resistance in each of the + direction (the same polarity as the forming) and the − direction (the opposite polarity to the forming) ⇒ We investigated whether switching to a high resistance state occurred or whether switching from a high resistance to a low resistance state occurred. The results are shown in Table 2.
表2からわかるように、エレクトロフォーミング処理を施した極性と同じ極性(+方向)でスイッチング電圧を印加したとき、高抵抗⇒低抵抗状態へのスイッチングが発現し、逆極性(−方向)でスイッチング電圧を印加したとき、低抵抗⇒高抵抗状態へのスイッチングが発現している。また、抵抗変化率については、低抵抗⇒高抵抗状態へとスイッチングする極性、すなわち、フォーミングを行なったのと逆の極性において、5000%以上、より具体的には38000%以上で安定した抵抗変化率を実現できていることがわかる。 As can be seen from Table 2, when a switching voltage is applied with the same polarity (+ direction) as the one subjected to electroforming, switching from high resistance to low resistance occurs, and switching is performed with reverse polarity (-direction). When voltage is applied, switching from low resistance to high resistance occurs. As for the rate of change in resistance, the resistance change is stable at 5000% or more, more specifically 38000% or more in the polarity switching from low resistance to high resistance, that is, the polarity opposite to that of forming. It can be seen that the rate is achieved.
[実験例3]
実験例3は、エレクトロフォーミング処理時の電流制限についての好ましい範囲を求めるために実施したものである。
[Experiment 3]
Experimental Example 3 was carried out in order to obtain a preferable range for the current limitation during the electroforming process.
実験例1および2から、所望の極性で安定した高い抵抗変化率を実現するためには、エレクトロフォーミング処理を、電流制限を設けながら、低抵抗⇒高抵抗状態へのスイッチングが生じる極性とは逆の極性で施せば良いことが明らかになった。 From Experimental Examples 1 and 2, in order to achieve a stable high resistance change rate with a desired polarity, the electroforming process is opposite to the polarity that causes switching from a low resistance to a high resistance state while providing a current limit. It became clear that it should be applied with the polarity.
そこで、実験例1において作製した評価用試料について、電流制限の値を変化させながら、エレクトロフォーミング処理を実施した。そして、得られた抵抗記憶素子について、低抵抗⇒高抵抗状態へスイッチングする極性での抵抗変化率を求めた。 Therefore, the electroforming process was performed on the evaluation sample manufactured in Experimental Example 1 while changing the current limit value. And about the obtained resistance memory element, the resistance change rate in the polarity which switches from a low resistance ⇒ high resistance state was calculated | required.
また、得られた評価用試料を20個用意し、各電流量を制限し一度のフォーミング処理を行なった後、抵抗スイッチング現象が得られる確率(フォーミング成功確率)を評価した。 In addition, 20 obtained samples for evaluation were prepared, each current amount was limited and a forming process was performed once, and then the probability of obtaining a resistance switching phenomenon (forming success probability) was evaluated.
それらの結果を表3に示す。なお、表3において、抵抗変化率は抵抗スイッチング現象が得られた試料において最も低かったものの抵抗変化率を記した。 The results are shown in Table 3. In Table 3, the rate of change in resistance is the rate of change in resistance that was the lowest among the samples in which the resistance switching phenomenon was obtained.
試料37のように電流制限を500mAより大きくした場合、表3には抵抗変化率として13000%が示されているが、抵抗スイッチング現象が得られる確率は45%と低くなり、抵抗劣化が発生するものがあった。これはエレクトロフォーミング処理時に過度な電流が流れたため、粒界、電極界面に形成されていると推測される電気的障壁が破壊されたものと推測される。 When the current limit is made larger than 500 mA as in the sample 37, the resistance change rate is shown in Table 3 as 13000%, but the probability of obtaining the resistance switching phenomenon is as low as 45%, and the resistance deterioration occurs. There was a thing. This is presumed that the electric barrier presumed to be formed at the grain boundaries and electrode interfaces was destroyed because an excessive current flowed during the electroforming process.
他方、試料31のように電流制限を25mAより低くした場合、抵抗変化率で11500%と大きな抵抗変化率が得られたが、その抵抗記憶効果も不安定であることがわかった。 On the other hand, when the current limit was made lower than 25 mA as in Sample 31, a large resistance change rate of 11500% was obtained, but it was found that the resistance memory effect was also unstable.
以上のことから、安定して高い抵抗変化率を得るためには、エレクトロフォーミング処理の極性に注意するだけでなく、電流制限量も適切な範囲に設定することが重要であることがわかる。 From the above, it can be seen that in order to obtain a stable high resistance change rate, it is important not only to pay attention to the polarity of the electroforming process, but also to set the current limiting amount within an appropriate range.
1 抵抗記憶素子
2 素体
3,4 対向電極
5,6 端子電極
11 スイッチング回路
12 電源
DESCRIPTION OF
Claims (5)
前記素体は、当該素体に前記第1方向とは逆の第2方向に電圧が印加されることによってエレクトロフォーミング処理されたものであることを特徴とする、抵抗記憶素子。 It has a switching element in which an element body made of a polycrystalline titanium-based composite oxide is provided, and when the switching voltage in the first direction is applied to the element body, the element body switches from a low resistance state to a high resistance state. A resistance memory element,
The resistance memory element according to claim 1, wherein the element body is subjected to an electroforming process by applying a voltage to the element body in a second direction opposite to the first direction.
一般式:{(Sr1−xMx)1−yAy}(Ti1−zBz)O3(ただし、Mは、BaおよびCaの少なくとも一方であり、Aは、Yおよび希土類元素から選ばれる少なくとも1種の元素であり、Bは、NbおよびTaの少なくとも一方である。)で表され、かつ、
0≦x≦0.5のとき、0.001≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、
0.5<x≦0.8のとき、0.003≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)であり、および
0.8<x≦1.0のとき、0.005≦y+z≦0.01(ただし、0≦y≦0.02、0≦z≦0.02)であるという条件を満たす半導体セラミックであることを特徴とする、請求項1に記載の抵抗記憶素子。 The polycrystalline titanium complex oxide constituting the element body is:
General formula: {(Sr 1-x M x) 1-y A y} (Ti 1-z B z) O 3 ( however, M is at least one of Ba and Ca, A is, Y and rare earth elements And B is at least one of Nb and Ta), and
When 0 ≦ x ≦ 0.5, 0.001 ≦ y + z ≦ 0.02 (however, 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02),
When 0.5 <x ≦ 0.8, 0.003 ≦ y + z ≦ 0.02 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02), and 0.8 <x ≦ 1.0 is a semiconductor ceramic that satisfies the condition of 0.005 ≦ y + z ≦ 0.01 (where 0 ≦ y ≦ 0.02, 0 ≦ z ≦ 0.02), The resistance memory element according to claim 1.
前記スイッチング素子として、請求項1ないし4のいずれかに記載の抵抗記憶素子が用いられ、当該スイッチング回路中において流れる電流の方向とは逆方向に、前記エレクトロフォーミング処理のための電圧が印加された前記第2方向が向けられるように、前記スイッチング素子が挿入されていることを特徴とする、スイッチング回路。 A switching circuit in which a switching element for controlling the flow of current in the circuit is inserted,
The resistance memory element according to any one of claims 1 to 4 is used as the switching element, and a voltage for the electroforming process is applied in a direction opposite to a direction of a current flowing in the switching circuit. The switching circuit, wherein the switching element is inserted so that the second direction is directed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007240443A JP5282384B2 (en) | 2007-09-18 | 2007-09-18 | Resistance memory element and switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007240443A JP5282384B2 (en) | 2007-09-18 | 2007-09-18 | Resistance memory element and switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009071206A true JP2009071206A (en) | 2009-04-02 |
JP5282384B2 JP5282384B2 (en) | 2013-09-04 |
Family
ID=40607119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007240443A Expired - Fee Related JP5282384B2 (en) | 2007-09-18 | 2007-09-18 | Resistance memory element and switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282384B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8325508B2 (en) | 2009-06-08 | 2012-12-04 | Panasonic Corporation | Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
US8395925B2 (en) | 2009-06-08 | 2013-03-12 | Panasonic Corporation | Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
US8410467B2 (en) | 2009-08-12 | 2013-04-02 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method of manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236100A (en) * | 1999-02-17 | 2000-08-29 | Sanyo Electric Co Ltd | Semiconductor element |
JP2006324625A (en) * | 2005-04-22 | 2006-11-30 | Matsushita Electric Ind Co Ltd | Electric element, memory device, and semiconductor integrated circuit |
-
2007
- 2007-09-18 JP JP2007240443A patent/JP5282384B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236100A (en) * | 1999-02-17 | 2000-08-29 | Sanyo Electric Co Ltd | Semiconductor element |
JP2006324625A (en) * | 2005-04-22 | 2006-11-30 | Matsushita Electric Ind Co Ltd | Electric element, memory device, and semiconductor integrated circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8325508B2 (en) | 2009-06-08 | 2012-12-04 | Panasonic Corporation | Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
US8395925B2 (en) | 2009-06-08 | 2013-03-12 | Panasonic Corporation | Forming method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
US8410467B2 (en) | 2009-08-12 | 2013-04-02 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5282384B2 (en) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012891B2 (en) | Resistance memory element | |
JP5251506B2 (en) | Resistance memory element | |
Harada et al. | Trap-controlled space-charge-limited current mechanism in resistance switching at Al∕ Pr0. 7Ca0. 3MnO3 interface | |
US8106375B2 (en) | Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator | |
Panda et al. | Perovskite oxides as resistive switching memories: a review | |
JP4938489B2 (en) | Nonvolatile memory device including amorphous alloy oxide layer | |
JP5213370B2 (en) | Nonvolatile memory device including variable resistance material | |
US7723714B2 (en) | Programmable-resistance memory cell | |
EP2416391A2 (en) | Nonvolatile memory elements and memory devices including the same | |
WO2006101152A1 (en) | Nonvolatile memory element | |
US9251898B2 (en) | Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device | |
JP5282384B2 (en) | Resistance memory element and switching circuit | |
TW201212317A (en) | Memory cell with resistance-switching layers | |
JP5459515B2 (en) | Resistance memory element and method of using the same | |
US9035273B2 (en) | Resistive switching memory device | |
JP5459516B2 (en) | Resistance memory element and method of using the same | |
EP2557575A1 (en) | Ptc element and heating-element module | |
JP2007335869A (en) | NONVOLATILE VARIABLE RESISTANCE MEMORY DEVICE INCLUDING Cu2O | |
JP4123957B2 (en) | Voltage dependent resistor | |
JP5817839B2 (en) | PTC thermistor and method for manufacturing PTC thermistor | |
EP3202747B1 (en) | Barium titanate semiconductor ceramic, barium titanate semiconductor ceramic composition, and ptc thermistor for temperature detection | |
TWI425623B (en) | Nonvolatile resistance memory device | |
US20130134373A1 (en) | Nonvolatile resistive memory element with a novel switching layer | |
WO2012111385A1 (en) | Positive temperature-coefficient thermistor | |
JP2004063693A (en) | Voltage nonlinear resistor and lamination type varistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5282384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |