JP2009071052A

JP2009071052A - ２次電池保護用半導体装置

Info

Publication number: JP2009071052A
Application number: JP2007238164A
Authority: JP
Inventors: Kuniaki Arai; 邦彰荒井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2007-09-13
Filing date: 2007-09-13
Publication date: 2009-04-02
Anticipated expiration: 2027-09-13
Also published as: JP5364986B2

Abstract

【課題】２次電池保護用半導体装置において、Ｖ−端子電圧やＣｏｕｔ端子電圧がＶｄｄ端子電圧を上回るようなことが生じても、誤動作を生じさせない。
【解決手段】本発明の半導体装置は、２次電池の過充電、過放電、充電過電流、放電過電流、または短絡電流を検出して、前記２次電池を保護する２次電池保護用半導体装置であって、過充電検出出力端子及び充電器マイナス電位入力端子と同電位となる素子の位置と、放電過電流検出比較器の位置とを、チップ（基板）の対角線両端の夫々の近傍に配置することを特徴とする。
【選択図】図１

Description

本発明は、２次電池保護用半導体装置に関する。

携帯型の電子機器ではＬｉイオン２次電池が利用されていることが多い。Ｌｉイオン２次電池は、過充電すると金属Ｌｉが析出して事故を起こす危険性があり、また過放電すると繰り返し充放電使用回数が劣化するなどの問題点を有している。そのため、２次電池と機器本体の間の充放電経路に保護スイッチを設け、所定の電圧以上に過充電された場合や所定の電圧以下に過放電された場合に、これを検出し、保護スイッチをオフにし、それ以上の過充電，過放電を抑止するようにしている。

例えば、特許文献１には、２次電池の過充電、過放電、過電流を検出する保護回路が開示されている。一般に、電池電圧が放電動作を停止すべき終止電圧に近くなると、電圧マージンが小さくなり急激な負荷変動などによる誤動作を起こしやすくなる。従って終止電圧以下になっても直ちに保護スイッチをオフするのではなく、その状態が一定期間以上継続した場合にのみ保護スイッチをオフにする必要がある。上記保護回路ではそのために、内部発振回路と分周カウンタからなるタイマーを利用している。そして、過充電、過放電、過電流の検出時の遅延時間（即ち、保護スイッチをオフするまでの、終止電圧以下の状態の継続期間）は、すべて内部発振回路とカウンタで決定する。したがって、遅延時間を決定するための外付けコンデンサは必要無いので、保護回路基板の部品点数を少なくできる。

また、特許文献２に開示される保護回路は、テスト用端子を追加することで遅延時間を作成するクロック回路を加速し、テスト時間を短縮して検査工程のコストを削減することを実現している。

更に、特許文献３には、２次電池の過充電、過放電、放電過電流、及び充電過電流を検出する保護回路が開示されている。図２は、特許文献３に開示される保護回路に基づく従来技術の２次電池保護用半導体装置の概略の回路図である。

上記半導体装置は、概略、過充電検出回路１１、過放電検出回路１２、放電過電流検出回路１３、充電過電流検出回路２１、短絡検出回路１４、短縮回路３０、発振回路１６、カウンタ回路１７、及び、異常充電器検出回路１５から構成されている。

上記半導体装置では、過充電、過放電、放電過電流、短絡、または、充電過電流を検出すると、発振回路１６が動作し始め、カウンタ回路１７が動き出す。そして、夫々の検出時に、予め設定されている遅延時間がカウントされると、ロジック回路２０を通して、過充電、または充電過電流の場合にはＣｏｕｔ出力端子（過充電検出出力端子）をローレベルにし、過放電、放電過電流、または短絡の場合にはＤｏｕｔ出力端子（過放電検出出力端子）をローレベルにする。

異常充電器検出回路１５は、異常充電器等が接続されて大電圧がバッテリパックに印加された時に、過電流検出回路（１３、２１）の入力に、大電圧（Ｖ−電位）が掛からないようにスイッチＳＷ２を切ることによって（同時に、スイッチＳＷ１を繋ぐことによって）、トランジスタのＶｔｈの経時変化による過電流検出電圧値のシフトが起こらないようにするための回路である。

ところで、図２に示すような保護用半導体装置では、逆充電時（即ち、充電器の＋、−が図２とは逆に接続された時）、短絡時、または放電過電流時において、Ｖ−端子電圧やＣｏｕｔ端子電圧が、Ｖｄｄ端子電圧を上回ることがある。Ｖ−端子とＶｄｄ端子間、及び、Ｃｏｕｔ端子とＶｄｄ端子間は、一般的にＰＮ接合されている。そのため、Ｖ−端子電圧やＣｏｕｔ端子電圧が、Ｖｄｄ端子電圧をＶｆ（順方向電圧）分を超えて上回ると、いわゆるオン電流（ＯＮ電流）が流れる。この電流が、Ｖ−端子やＣｏｕｔ端子の周辺回路、とりわけ放電過電流検出回路を誤動作させてしまうことが生じうる。
特開平９−１８２２８３号公報特開２００２−１８６１７３公報特開２００２−１７６７３０公報

本発明は、２次電池保護用半導体装置において、Ｖ−端子電圧やＣｏｕｔ端子電圧がＶｄｄ端子電圧を上回るようなことが生じても、誤動作を生じさせないことを目的とする。

本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項１に記載の半導体装置は、
２次電池の過充電、過放電、充電過電流、放電過電流、または短絡電流を検出して、前記２次電池を保護する２次電池保護用半導体装置であって、
過充電検出出力端子及び充電器マイナス電位入力端子と同電位となる素子の位置と、放電過電流検出比較器の位置とを、チップ（基板）の対角線両端の夫々の近傍に配置することを特徴とする。

本発明を利用することにより、２次保護用半導体装置において、逆充電／放電過電流／短絡／充電過電流の検出時に、Ｖ−端子電圧やＣｏｕｔ端子電圧がＶｄｄ端子電圧を上回りオン電流が流れても、放電過電流回路の誤動作は生じにくくなる。

以下、図面を参照して本発明に係る好適な実施形態を説明する。

本発明の好適な実施形態に係る保護用半導体装置は、図２に示すような従来技術の２次電池保護用半導体装置を、概略基本とする。従って、本発明の好適な実施形態に係る保護用半導体装置は、概略、過充電検出回路１１、過放電検出回路１２、放電過電流検出回路１３、充電過電流検出回路２１、短絡検出回路１４、短縮回路３０、発振回路１６、カウンタ回路１７、及び、異常充電器検出回路１５から構成されている。上記半導体装置が、過充電、過放電、放電過電流、短絡、または、充電過電流を検出すると、発振回路１６が動作し始め、カウンタ回路１７が動き出す。そして、夫々の検出時に、予め設定されている遅延時間がカウントされると、ロジック回路２０によって、過充電または充電過電流の場合にはＣｏｕｔ出力端子（過充電検出出力端子）がローレベルにされ、過放電、放電過電流または短絡の場合にはＤｏｕｔ出力（過放電検出出力端子）がローレベルにされる。

異常充電器検出回路１５は、大電圧がバッテリパックに印加されたときの保護機能を遂行する回路部である。つまり、異常充電器検出回路１５は、異常充電器等が接続されて大電圧がバッテリパックに印加された場合、過電流検出回路（１３、２１）の入力に大電圧（Ｖ−電位）が掛からないようにスイッチＳＷ２を切ることによって（同時に、スイッチＳＷ１を繋ぐことによって）、トランジスタのＶｔｈの経時変化による過電流検出電圧値のシフトが起こらないようにする。

更に、上記保護用半導体装置では、Ｃｏｕｔ端子やＶ−端子の位置についてのチップ対角線上の離れた位置に、放電過電流検出回路１３を構成する放電過電流検出比較器が配置される。

前述のように、従来技術では、逆充電時（即ち、充電器の＋、−が図２とは逆に接続された時）、短絡時、または放電過電流時において、Ｖ−端子電圧やＣｏｕｔ端子電圧が、Ｖｄｄ端子電圧をＶｆ（順方向電圧）分を超えて上回ると、いわゆるオン電流（ＯＮ電流）が流れて、放電過電流検出回路１３を誤動作させてしまうことがある。

したがって、本発明の好適な実施形態に係る保護用半導体装置では、Ｃｏｕｔ端子やＶ−端子と、放電過電流検出回路１３を構成する放電過電流検出比較器とを、なるべく離して配置する。即ち、Ｃｏｕｔ端子やＶ−端子の位置と、放電過電流検出比較器の位置とを、チップ（基板）の対角線両端の夫々の近傍（３６、３８）に配置する。図１は、本発明の好適な実施形態に係る２次電池保護用半導体装置における、過充電検出出力端子（Ｃｏｕｔ端子）及び充電器マイナス電位入力端子（Ｖ−端子）と同電位となる素子の位置と、放電過電流検出比較器の位置との配置図である。

図２に示す２次電池保護用半導体装置において、逆充電／放電過電流／短絡／充電過電流の検出時には放電過電流検出回路１３が動作しているから、放電過電流検出回路１３は特に誤動作を生じやすい状態にあるといえる。図１に示すように、保護用半導体装置内部を配置することにより、逆充電／放電過電流／短絡／充電過電流の検出時にＶ−端子やＣｏｕｔ端子電圧がＶｄｄ端子電圧を上回りオン電流が流れても、放電過電流検出回路１３の誤動作は生じにくくなる。

なお、図１に示す配置図では、Ｃｏｕｔ端子やＶ−端子の位置はチップ（基板）の右下３８であり、放電過電流検出比較器の位置はチップ（基板）の左上３６であるが、両者の位置は逆であってもよい。また、Ｃｏｕｔ端子やＶ−端子の位置と放電過電流検出比較器の位置は、図１に示すチップ（基板）の左下と右上であってもよい。

本発明は、複合型の電源ＩＣの電圧レギュレータや電圧検出器、特に携帯電子機器などに用いる２次電池のバッテリパックに内蔵されているＬｉイオン電池などを、過充電、過放電、充電過充電、放電過充電、短絡電流から保護する保護用半導体装置に利用され得る。

本発明の好適な実施形態に係る２次電池保護用半導体装置における、過充電検出出力端子及び充電器マイナス電位入力端子と同電位となる素子の位置と、放電過電流検出比較器の位置との配置図である。従来技術の２次電池保護用半導体装置の概略の回路図である。

符号の説明

１１・・・過充電検出回路、１２・・・過放電検出回路、１３・・・放電過電流検出回路、１４・・・短絡検出回路、１５・・・充電器検出回路、１６・・・発振回路、１７・・・カウンタ回路、２０・・・ロジック回路、２１・・・異常充電過電流検出回路、３０・・・短縮回路。

Claims

２次電池の過充電、過放電、充電過電流、放電過電流、または短絡電流を検出して、前記２次電池を保護する２次電池保護用半導体装置であって、
過充電検出出力端子及び充電器マイナス電位入力端子と同電位となる素子の位置と、放電過電流検出比較器の位置とを、チップ（基板）の対角線両端の夫々の近傍に配置することを特徴とする半導体装置。