JP2009070029A

JP2009070029A - Data processing apparatus and table change control method

Info

Publication number: JP2009070029A
Application number: JP2007236201A
Authority: JP
Inventors: Katsuhiko Takenouchi; 勝彦竹之内
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2007-09-12
Filing date: 2007-09-12
Publication date: 2009-04-02

Abstract

<P>PROBLEM TO BE SOLVED: To provide a data processing apparatus having flash memories and a table change control method that implement stable and reliable data processing. <P>SOLUTION: The data processing apparatus includes a processor 10, first and second flash memories 11 and 12, and a RAM (buffer memory) 14. The first flash memory 11 includes an application program 11a and a master table 11b. The second flash memory 12 includes a boot program 12a and a slave table 12b formed from the master table. The RAM (buffer memory) 14 includes an operation table 14a formed from the slave table 12b in the second flash memory 12 or the master table 11b in the first flash memory 11. The master table 11b is formed by the boot program 12a, and the slave table 11b is formed by the application program 11a. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ブートプログラム記憶用の領域とテーブルデータ記憶用の領域とを含む構成のフラッシュメモリと、アプリケーションプログラム記憶用の領域とテーブルデータ記憶用の領域とを含む構成のフラッシュメモリとを実装し、テーブル変更制御を行うデータ処理装置及びテーブル変更制御方法に関する。 The present invention includes a flash memory having a configuration including a boot program storage area and a table data storage area, and a flash memory having a configuration including an application program storage area and a table data storage area. The present invention relates to a data processing apparatus that performs table change control and a table change control method.

各種のデータ処理装置は、データを記憶するメモリと、データを処理するプロセッサとを含む基本構成を有し、データ記憶用のメモリとしては、磁気ディスク装置や半導体記憶装置が適用されている。又半導体記憶装置は、揮発性メモリと不揮発性メモリとがあり、揮発性メモリとしての例えばＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）は、高速でデータの書込み読出しが可能であり、殆どのデータ処理装置の記憶装置として適用されている。又不揮発性メモリとしてフラッシュメモリは、構成が比較的簡単で、大容量化が容易であるから、各種の用途に適用されている。このフラッシュメモリは、一般的には、ＮＯＲ型とＮＡＮＤ型とがあり、それぞれメモリセル構成及びデータの読出し、書込みの特性が相違する。ＮＡＮＤ型フラッシュメモリは、例えば６４ｋバイト等のセクタ単位又はページ単位で、シーケンシャルアクセスにより、データ書込み読出しを行う構成であり、ＮＯＲ型フラッシュメモリは、ランダムアクセスにより、ビット単位で書込み読出しを行う構成である。 Various data processing devices have a basic configuration including a memory for storing data and a processor for processing data, and a magnetic disk device or a semiconductor storage device is applied as a memory for data storage. The semiconductor memory device includes a volatile memory and a non-volatile memory. For example, a RAM (Random Access Memory) as a volatile memory can write and read data at high speed, and the memory device of most data processing devices. As applied. A flash memory as a non-volatile memory has a relatively simple configuration and can easily be increased in capacity, and is therefore applied to various applications. The flash memory is generally classified into a NOR type and a NAND type, and the memory cell configuration and data reading / writing characteristics are different. The NAND flash memory is configured to perform data writing / reading by sequential access in units of sectors or pages such as 64 kbytes, for example. The NOR flash memory is configured to perform writing / reading in units of bits by random access. is there.

又不揮発性メモリとしてのフラッシュメモリを利用したデータ処理装置は、既に各種の構成が提案されており、例えば、プロセッサと、主記憶装置と、補助記憶装置とを含む構成を有し、主記憶装置は、揮発性メモリとしてのＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）により構成し、補助記憶装置は、不揮発性メモリとしてのフラッシュメモリにより構成し、フラッシュメモリに格納したプログラムデータをＤＲＡＭに転送して保持し、プロセッサは、ＤＲＡＭに保持したプログラムデータに従ってデータ処理する手段が知られている（例えば、特許文献１参照）。又プロセッサを含むフラッシュメモリコントローラに於けるプロセッサの制御により、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）からブートプログラムを読出し、そのブートプログラムに従って、フラッシュメモリに格納されているプログラムを読出す制御手段が知られている（例えば、特許文献２参照）。 In addition, various configurations of data processing devices using a flash memory as a nonvolatile memory have already been proposed. For example, the data processing device has a configuration including a processor, a main storage device, and an auxiliary storage device. Is constituted by a DRAM (Dynamic Random Access Memory) as a volatile memory, and the auxiliary storage device is constituted by a flash memory as a nonvolatile memory, and the program data stored in the flash memory is transferred to the DRAM and held. As a processor, means for processing data according to program data held in a DRAM is known (see, for example, Patent Document 1). There is also known a control means for reading a boot program from a ROM (Read Only Memory) under the control of the processor in the flash memory controller including the processor and reading the program stored in the flash memory according to the boot program. (For example, refer to Patent Document 2).

又データ処理装置と主記憶装置とにより構成した計算機システムに於いて、主記憶装置をフラッシュメモリ等の不揮発性メモリにより構成し、その主記憶装置に、主記憶部としての領域と不揮発性記憶部としての領域とを形成し、システム起動は、不揮発性記憶部に予め記憶させた起動用の主記憶イメージを読出すことにより実行するもので、その主記憶イメージは、例えば、初回の起動時の主記憶イメージを、不揮発性記憶部にダンプしておくことにより、迅速な立上げを可能とした構成が提案されている（例えば、特許文献３参照）。又ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）とフラッシュメモリとを含む構成を有する情報処理装置に於いて、アプリケーションプログラムの変数をフラッシュメモリにバックアップデータとしてセーブする場合に、ＲＡＭ上の変数の位置と、フラッシュメモリ上のセーブ位置との関係を変数ＩＤとし、その変数ＩＤをＲＡＭ上に変数ディレクトリとして記憶し、フラッシュメモリには、アプリケーションプログラムの変数データと変数ＩＤとをセーブし、フラッシュメモリの領域管理を行う為のディレクトリ部の領域を不要とした手段が知られている（例えば、特許文献４参照）。
特開２０００−２０３１５号公報特開２００２−２３９６８号公報特開２００５−１０８９７号公報特開２００６−１１９８３１号公報 Further, in a computer system constituted by a data processing device and a main storage device, the main storage device is constituted by a nonvolatile memory such as a flash memory, and the main storage device includes an area as a main storage portion and a nonvolatile storage portion. The system activation is executed by reading the activation main memory image stored in advance in the non-volatile memory, and the main memory image is, for example, the first activation A configuration has been proposed in which a main memory image is dumped in a non-volatile storage unit to enable quick startup (see, for example, Patent Document 3). Further, in an information processing apparatus having a configuration including a RAM (Random Access Memory) and a flash memory, when saving application program variables as backup data in the flash memory, the location of the variables on the RAM and the flash memory In order to manage the area of the flash memory by saving the variable ID and variable ID of the application program in the flash memory and storing the variable ID in the RAM as a variable directory. There is known a means for eliminating the directory part area (see, for example, Patent Document 4).
JP 2000-20315 A JP 2002-23968 A JP 2005-10897 A JP 2006-119831 A

プロセッサと、フラッシュメモリと、ＤＲＡＭとを含む構成のデータ処理装置に於いて、ブートプログラムとアプリケーションプログラムとテーブルデータとの格納領域を形成する場合、フラッシュメモリにブートプログラムとアプリケーションプログラムとを格納し、高速でデータ書込み読出しが可能のＤＲＡＭにテーブルデータ用の運用テーブルを形成する構成が一般的である。又セクタ単位又はページ単位のデータ書込みが不可能の構成のフラッシュメモリにアプリケーションプログラムとテーブルデータとの格納領域を形成した場合、アプリケーションプログラムによりテーブルデータの書替えを行うと、アプリケーションプログラムのコードが一時的に不定となる場合があり、プログラム誤動作を引き起すことがある。その為に、同一のフラッシュメモリに、アプリケーションプログラムとテーブルデータとを格納することは困難であった。 In a data processing device configured to include a processor, a flash memory, and a DRAM, when a storage area for a boot program, an application program, and table data is formed, the boot program and the application program are stored in the flash memory, Generally, an operation table for table data is formed in a DRAM capable of writing and reading data at high speed. In addition, if the application program and table data storage area is formed in a flash memory that cannot be written in sector or page units, the application program code will be temporarily saved when table data is rewritten by the application program. May cause program malfunctions. For this reason, it is difficult to store the application program and the table data in the same flash memory.

又運用テーブルを、立上げ処理毎に、保守コンソール等による外部の基本テーブルからブートプログラムにより形成する構成に於いては、データ処理装置の電源投入毎に、保守コンソールを接続しなければならない問題がある。そこで、ブートプログラム用とアプリケーションプログラム用とテーブルデータ用とのそれぞれのフラッシュメモリを設けることが考えられるが、コストアップとなる問題がある。前述の特許文献１〜４にもこのような問題点については開示されておらず且つ解決手段も開示されていない。 In the configuration in which the operation table is formed by the boot program from the external basic table by the maintenance console or the like for each startup process, there is a problem that the maintenance console must be connected every time the data processing device is turned on. is there. Therefore, it may be possible to provide flash memories for the boot program, the application program, and the table data, but there is a problem that the cost increases. The above-mentioned Patent Documents 1 to 4 do not disclose such a problem and do not disclose a solution.

本発明は、前述の問題点を解決するものであり、アプリケーションプログラムを格納すると共にマスタテーブルを形成する第１のフラッシュメモリと、ブートプログラムを格納すると共に、スレーブテーブルを形成する第２のフラッシュメモリとを設けて、安定なデータ処理を行うことを目的とする。 The present invention solves the above-described problems, and stores a first flash memory that stores an application program and forms a master table, and a second flash memory that stores a boot program and forms a slave table. The purpose is to perform stable data processing.

本発明のデータ処理装置は、プロセッサと、第１及び第２のフラッシュメモリと、バッファメモリとを含むデータ処理装置であって、第１のフラッシュメモリは、アプリケーションプログラムとマスタテーブルとを含み、第２のフラッシュメモリは、ブートプログラムと、マスタテーブルにより形成されたスレーブテーブルとを含み、バッファメモリは、第２のフラッシュメモリのスレーブテーブル又は第１のフラッシュメモリのマスタテーブルにより形成された運用テーブルを含む構成を備えている。 A data processing device of the present invention is a data processing device including a processor, first and second flash memories, and a buffer memory, and the first flash memory includes an application program and a master table, The flash memory of 2 includes a boot program and a slave table formed by a master table, and the buffer memory includes an operation table formed by a slave table of the second flash memory or a master table of the first flash memory. It has a configuration that includes.

又前記プロセッサは、第２のフラッシュメモリのブートプログラムに従って外部の記憶媒体上の基本テーブルを、第１のフラッシュメモリに転送してマスタテーブルを構成し、第１のフラッシュメモリのアプリケーションプログラムに従って、マスタテーブルにより第２のフラッシュメモリのスレーブテーブルを構成する機能を備えている。 The processor transfers a basic table on an external storage medium to the first flash memory in accordance with the second flash memory boot program to form a master table, and in accordance with the first flash memory application program in accordance with the master program. The table has a function of configuring a slave table of the second flash memory.

又本発明のテーブル変更制御方法は、プロセッサと、アプリケーションプログラムを格納した第１のフラッシュメモリと、ブートプログラムを格納した第２のフラッシュメモリと、バッファメモリとを含むデータ処理装置のテーブル変更制御方法であって、プロセッサにより、第２のフラッシュメモリのブートプログラムに従って、第１のフラッシュメモリに外部の記憶媒体の基本テーブルを転送してマスタテーブルを形成し、アプリケーションプログラムに従ってマスタテーブルを第２のフラッシュメモリに転送してスレーブテーブルを形成し、このスレーブテーブルをバッファメモリに転送して運用テーブルを形成する過程を含むものである。 The table change control method according to the present invention also includes a table change control method for a data processing apparatus including a processor, a first flash memory storing an application program, a second flash memory storing a boot program, and a buffer memory. The processor transfers the basic table of the external storage medium to the first flash memory according to the boot program of the second flash memory to form a master table, and the master table is transferred to the second flash according to the application program. It includes a process of transferring to a memory to form a slave table and transferring this slave table to a buffer memory to form an operation table.

又前記プロセッサは、アプリケーションプログラムに従って第１のフラッシュメモリのマスタテーブルと、第２のフラッシュメモリのスレーブテーブルとを比較して、このスレーブテーブルのエラーチェックを行い、エラー発生時は、マスタテーブルにより、スレーブテーブルを修復する過程を含むものである。 The processor compares the master table of the first flash memory and the slave table of the second flash memory in accordance with the application program, and performs an error check of the slave table. It includes the process of repairing the slave table.

又前記プロセッサは、アプリケーションプログラムに従って第１のフラッシュメモリのマスタテーブルと、第２のフラッシュメモリのスレーブテーブルとを比較して、このスレーブテーブルのエラーチェックを行い、エラー発生時に、マスタテーブルによりスレーブテーブルの修復を行い、この修復が不可能の時は、マスタテーブルにより、バッファメモリの運用テーブルを形成する過程を含むものである。 The processor compares the master table of the first flash memory and the slave table of the second flash memory in accordance with the application program, and checks the error of the slave table. If this repair is impossible, the process includes forming a buffer memory operation table from the master table.

第２のフラッシュメモリのブートプログラムにより、第１のフラッシュメモリにマスタテーブルを形成し、第１のフラッシュメモリのアプリケーションプログラムにより、マスタテーブルにより第２のフラッシュメモリにスレーブテーブルを形成し、このスレーブテーブルを、バッファメモリに運用テーブルとして展開する処理構成により、第１のフラッシュメモリにマスタテーブルを形成する場合に、アプリケーションプログラムではなく、第２のフラッシュメモリのブートプログラムによりテーブルデータ書込みを行うことになり、又第２のフラッシュメモリにスレーブテーブルを形成する場合に、ブートプログラムではなく、第１のフラッシュメモリのアプリケーションプログラムによりテーブルデータ書込みを行うものであるから、それぞれのプログラム実行異常を生じることがなく、更に、スレーブテーブルをバッファメモリに運用テーブルとして展開するもので、マスタテーブルに対するアクセス頻度は非常に低いものとなり、スレーブテーブルのエラー発生の場合、マスタテーブルにより簡単に修復できる利点がある。 A master table is formed in the first flash memory by the boot program of the second flash memory, and a slave table is formed in the second flash memory by the master table by the application program of the first flash memory. When the master table is formed in the first flash memory by the processing configuration in which the operation table is expanded in the buffer memory, the table data is written not by the application program but by the second flash memory boot program. In addition, when the slave table is formed in the second flash memory, the table data is written by the application program of the first flash memory instead of the boot program. Each program execution error does not occur, and the slave table is developed as an operation table in the buffer memory. The access frequency to the master table is very low. If an error occurs in the slave table, the master table There is an advantage that the table can be easily repaired.

本発明のデータ処理装置は、図１を参照すると、プロセッサ１０と、第１及び第２のフラッシュメモリ１１，１２と、ＲＡＭ（バッファメモリ）１４とを含むデータ処理装置１であって、第１のフラッシュメモリ１１は、アプリケーションプログラム１１ａとマスタテーブル１１ｂとを含み、第２のフラッシュメモリ１２は、ブートプログラム１２ａと、マスタテーブルにより形成されたスレーブテーブル１２ｂとを含み、ＲＡＭ（バッファメモリ）１４は、第２のフラッシュメモリ１２のスレーブテーブル１２ｂ又は第１のフラッシュメモリ１１のマスタテーブル１１ｂにより形成された運用テーブル１４ａを含む構成を備えている。 Referring to FIG. 1, the data processing apparatus of the present invention is a data processing apparatus 1 including a processor 10, first and second flash memories 11 and 12, and a RAM (buffer memory) 14. The flash memory 11 includes an application program 11a and a master table 11b, the second flash memory 12 includes a boot program 12a and a slave table 12b formed by the master table, and a RAM (buffer memory) 14 includes The configuration includes an operation table 14 a formed by the slave table 12 b of the second flash memory 12 or the master table 11 b of the first flash memory 11.

又本発明のテーブル変更制御方法は、プロセッサ１０と、アプリケーションプログラム１１ａを格納した第１のフラッシュメモリ１１と、ブートプログラム１２ａを格納した第２のフラッシュメモリ１２と、ＲＡＭ（バッファメモリ）１４とを含むデータ処理装置１のテーブル変更制御方法であって、プロセッサ１０により、第２のフラッシュメモリ１２のブートプログラム１２ａに従って、第１のフラッシュメモリ１１に外部の記憶媒体の基本テーブルを転送してマスタテーブル１１ｂを形成し、アプリケーションプログラム１１ａに従ってマスタテーブル１１ｂを第２のフラッシュメモリ１２に転送してスレーブテーブル１２ｂを形成し、このスレーブテーブル１２ｂをＲＡＭ（バッファメモリ）１４に転送して運用テーブル１４ａを形成する過程を含むものである。 The table change control method of the present invention includes a processor 10, a first flash memory 11 storing an application program 11a, a second flash memory 12 storing a boot program 12a, and a RAM (buffer memory) 14. A table change control method for a data processing apparatus 1 including a master table by transferring a basic table of an external storage medium to a first flash memory 11 by a processor 10 according to a boot program 12a of a second flash memory 12 11b is formed, and the master table 11b is transferred to the second flash memory 12 according to the application program 11a to form the slave table 12b. The slave table 12b is transferred to the RAM (buffer memory) 14 to form the operation table 14a. It is intended to include a process of.

図１は、本発明の実施例の説明図であり、１はデータ処理装置、２はローカルエリアネットワーク（ＬＡＮ）、３は保守コンソール、３ａは変更テーブル、４は外部記憶媒体，４ａは基本テーブル、１０はプロセッサ（ＣＰＵ）、１１，１２は第１、第２のフラッシュメモリ（ＦＬＡＳＨＲＯＭ−１，ＦＬＡＳＨＲＯＭ−２）、１１ａはアプリケーションプログラム、１１ｂはマスタテーブル、１２ａはブートプログラム、１２ｂはスレーブテーブル、１３はローカルバス、１４はＲＡＭ（バッファメモリ）、１４ａは運用テーブル、１５はＬＡＮコントローラ、１６はＬＡＮポートを示す。 FIG. 1 is an explanatory diagram of an embodiment of the present invention, where 1 is a data processing device, 2 is a local area network (LAN), 3 is a maintenance console, 3a is a change table, 4 is an external storage medium, and 4a is a basic table. 10 is a processor (CPU), 11 and 12 are first and second flash memories (FLASH ROM-1, FLASH ROM-2), 11a is an application program, 11b is a master table, 12a is a boot program, and 12b is a slave. Table, 13 is a local bus, 14 is a RAM (buffer memory), 14a is an operation table, 15 is a LAN controller, and 16 is a LAN port.

データ処理装置１は、ローカルバス１３を介してそれぞれ接続したプロセッサ１０と、第１、第２のフラッシュメモリ１１，１２と、バッファメモリを構成するＲＡＭ１４と、ＬＡＮコントローラ１５とを含む構成を有する場合を示し、又ＬＡＮコントローラ１５に、ＬＡＮポート１６を介してＬＡＮ２を接続し、このＬＡＮ２を介して保守コンソール３を接続した場合を示す。又第１のフラッシュメモリ１１は、アプリケーションプログラム１１ａの領域とマスタテーブル１１ｂの領域とを含み、第２のフラッシュメモリ１２は、ブートプログラム１２ａの領域とスレーブテーブル１２ｂの領域とを含む構成を有し、又ＲＡＭ１４は、ランダムアクセスメモリであり、バッファメモリとして使用し、運用テーブル１４ａの領域を含む構成を有するものである。又保守コンソール３は、フレキシブルディスク等の外部記憶媒体４の記憶データを読込み、データ処理装置１に転送する機能と、スレーブテーブル１２ｂを変更する場合の変更テーブル３ａの作成機能とを含むものである。 The data processing apparatus 1 has a configuration including a processor 10 connected via a local bus 13, first and second flash memories 11 and 12, a RAM 14 constituting a buffer memory, and a LAN controller 15. Further, a case where the LAN 2 is connected to the LAN controller 15 via the LAN port 16 and the maintenance console 3 is connected via the LAN 2 is shown. The first flash memory 11 includes an application program 11a area and a master table 11b area, and the second flash memory 12 includes a boot program 12a area and a slave table 12b area. The RAM 14 is a random access memory that is used as a buffer memory and includes a region of the operation table 14a. The maintenance console 3 includes a function of reading stored data in the external storage medium 4 such as a flexible disk and transferring it to the data processing apparatus 1, and a function of creating a change table 3a when changing the slave table 12b.

初期起動立上げ時は、保守コンソール３に外部記憶媒体４をセットし、データ処理装置１０のプロセッサ１０の制御により、第２のフラッシュメモリ１２のブートプログラム１２ａに従って、保守コンソール３にセットした外部記憶媒体４の基本テーブル４ａを、ＬＡＮ２、ＬＡＮポート１６、ＬＡＮコントローラ１５を介して、第１のフラッシュメモリ１１に転送し、マスタテーブル１１ｂを形成する。次に、マスタテーブル１１ｂを、アプリケーションプログラム１１ａに従って、第２のフラッシュメモリ１２に転送して、スレーブテーブル１２ｂを形成する。次に、スレーブテーブル１２ｂをＲＡＭ１４に転送して、運用テーブル１４ａを形成する。それにより、プロセッサ１０は、ＲＡＭ１４上の運用テーブル１４ａを用いて制御処理を実行する。 At the time of initial startup, the external storage medium 4 is set in the maintenance console 3 and the external storage set in the maintenance console 3 according to the boot program 12a of the second flash memory 12 under the control of the processor 10 of the data processing device 10. The basic table 4a of the medium 4 is transferred to the first flash memory 11 via the LAN 2, the LAN port 16, and the LAN controller 15 to form a master table 11b. Next, the master table 11b is transferred to the second flash memory 12 according to the application program 11a to form the slave table 12b. Next, the slave table 12b is transferred to the RAM 14 to form the operation table 14a. Thereby, the processor 10 executes control processing using the operation table 14a on the RAM 14.

図２は、前述の図１に於けるデータ処理装置１の起動立上げ時の運用テーブル１４ａ作成の概略手順を（１）〜（５）により示すものであり、プロセッサ１０は、第２のフラッシュメモリ１２のブートプログラム１２ａにより（１）、保守コンソール３に対して外部記憶媒体４の基本テーブル４ａを第１のフラッシュメモリ１１に転送させて（２）、マスタテーブル１１ｂを形成させ、次に、プロセッサ１０は、第１のフラッシュメモリ１１のアプリケーションプログラム１１ａに従って（３）、マスタテーブル１１ｂを、第２のフラッシュメモリ１２にコピーして（４）、スレーブテーブル１２ｂを形成させ、次に、プロセッサ１０は、アプリケーションプログラム１１ａに従って、スレーブテーブル１２ｂをＲＡＭ１４に転送させて（５）、運用テーブル１４ａを形成させる。 FIG. 2 shows an outline procedure for creating the operation table 14a at the start-up and startup of the data processing apparatus 1 in FIG. 1 described above by (1) to (5). The boot program 12a of the memory 12 (1) causes the maintenance console 3 to transfer the basic table 4a of the external storage medium 4 to the first flash memory 11 (2) to form the master table 11b. The processor 10 copies the master table 11b to the second flash memory 12 (4) according to the application program 11a of the first flash memory 11 (4) to form the slave table 12b. In accordance with the application program 11a, the slave table 12b is transferred to the RAM 14 (5 To form a operational table 14a.

第１のフラッシュメモリ１１のマスタテーブル１１ｂと第２のフラッシュメモリ１２のスレーブテーブル１２ｂとの内容は同一であり、データ処理装置１の立上げを繰り返し、その都度、スレーブテーブル１１ｂにより、ＲＡＭ１４上の運用テーブル１４ａの形成を繰り返すことにより、スレーブテーブル１１ｂにエラーが発生した場合、そのエラー検出を既に知られている各種の手段により検出して、マスタテーブル１１ｂにより修復することができる。 The contents of the master table 11b of the first flash memory 11 and the slave table 12b of the second flash memory 12 are the same, and the start-up of the data processing device 1 is repeated. By repeating the formation of the operation table 14a, when an error occurs in the slave table 11b, the error detection can be detected by various known means and repaired by the master table 11b.

図３は、本発明の実施例２のスレーブテーブル変更処理手順を（１１）〜（１４）により示すもので、図１と同一符号は同一部分を示す。プロセッサ１０は、第１のフラッシュメモリ１１のアプリケーションプログラム１１ａに従って（１１）、保守コンソール３に指示し（１２）、その保守コンソール３上で変更処理した変更テーブル３ａを第２のフラッシュメモリ１２のスレーブテーブル１２ｂに転送して上書きし（１３）、それにより変更されたスレーブテーブル１２ｂをＲＡＭ１４に転送して運用テーブル１４ａを形成させる（１４）。この時、マスタテーブル１１ｂは、変更前の内容を維持している。従って、前述のように、スレーブテーブル１２ｂにエラーが発生した場合、マスタテーブル１１ｂにより修復することができる。 FIG. 3 shows the slave table change processing procedure according to the second embodiment of the present invention by (11) to (14). The same reference numerals as those in FIG. The processor 10 instructs the maintenance console 3 according to the application program 11 a of the first flash memory 11 (11) (12), and changes the change table 3 a processed on the maintenance console 3 to the slave of the second flash memory 12. The data is transferred to the table 12b and overwritten (13), and the slave table 12b changed thereby is transferred to the RAM 14 to form the operation table 14a (14). At this time, the master table 11b maintains the contents before the change. Therefore, as described above, when an error occurs in the slave table 12b, it can be repaired by the master table 11b.

図４は、本発明の実施例３のエラーチェック及び修復の処理手順を（２１）〜（２４）により示すもので、図１と同一符号は同一部分を示す。プロセッサ１０は、第１のフラッシュメモリ１１のアプリケーションプログラム１１ａに従って（２１）、マスタテーブル１１ｂの内容の読込み（２２）と、スレーブテーブル１２ｂの読込み（２３）とを行い、スレーブテーブル１２ｂのエラーの有無をチェックする。エラーが含まれている場合は、マスタテーブル１１ｂによりスレーブテーブル１２ｂを自動修復する（２４）。エラーチェックは、例えば、マスタテーブル１１ｂとスレーブテーブル１２ｂとの内容の照合チェックや、マスタテーブル１１ｂの版数とチェックサム値と、スレーブテーブル１２ｂの版数とチェックサム値との比較照合により行うことができる。 FIG. 4 shows error check and repair processing procedures according to the third embodiment of the present invention by (21) to (24). The same reference numerals as those in FIG. The processor 10 reads the contents of the master table 11b (22) and reads the slave table 12b (23) according to the application program 11a of the first flash memory 11 (21), and whether there is an error in the slave table 12b. Check. If an error is included, the slave table 12b is automatically repaired by the master table 11b (24). The error check is performed by, for example, checking the contents of the master table 11b and the slave table 12b, or comparing and checking the version number and checksum value of the master table 11b and the version number and checksum value of the slave table 12b. Can do.

図５は、修復不可能の場合の処理手順の説明図であり、図４に示す場合と同様の処理手順（２１）〜（２４）を順次行って、スレーブテーブル１２ｂにエラーが含まれ、それをマスタテーブル１１ｂによりスレーブテーブル１２ｂを自動修復しようとしたが、その修復が不可能であった場合（×印で示す）、ＲＡＭ１４の運用テーブル１４ａを、スレーブテーブル１２ｂからではなく、マスタテーブル１１ｂによって形成する（２５）。それにより、スレーブテーブル１２ｂのエラー修復が不可能となった場合、正常なマスタテーブル１１ｂにより、ＲＡＭ１４上に運用テーブル１４ａを形成することができる。 FIG. 5 is an explanatory diagram of the processing procedure in the case where the restoration is impossible. The processing procedures (21) to (24) similar to those shown in FIG. 4 are sequentially performed, and an error is included in the slave table 12b. When the slave table 12b is automatically repaired by the master table 11b, but the repair is impossible (indicated by x), the operation table 14a of the RAM 14 is not transferred from the slave table 12b but by the master table 11b. Form (25). As a result, when error recovery of the slave table 12b becomes impossible, the operation table 14a can be formed on the RAM 14 by the normal master table 11b.

本発明の実施例１の説明図である。It is explanatory drawing of Example 1 of this invention. 本発明の実施例１の立上げ時の概略手順の説明図である。It is explanatory drawing of the schematic procedure at the time of starting of Example 1 of this invention. 本発明の実施例２のスレーブテーブル変更処理手順の説明図である。It is explanatory drawing of the slave table change process sequence of Example 2 of this invention. 本発明の実施例３のエラーチェック及び修復処理手順の説明図である。It is explanatory drawing of the error check and the repair process sequence of Example 3 of this invention. 本発明の実施例３の修復不可能の場合の処理手順の説明図である。It is explanatory drawing of the process sequence in the case of being unrepairable of Example 3 of this invention.

Explanation of symbols

１データ処理装置
２プロセッサ（ＣＰＵ）
３保守コンソール
３ａ変更テーブル
４外部記憶媒体
４ａ基本テーブル
１０プロセッサ（ＣＰＵ）
１１第１のフラッシュメモリ（ＦＬＡＳＨＲＯＭ−１）
１１ａアプリケーションプログラム
１１ｂマスタテーブル
１２第２のフラッシュメモリ（ＦＬＡＳＨＲＯＭ−２）
１２ａブートプログラム
１２ｂスレーブテーブル
１３ローカルバス
１４ＲＡＭ（バッファメモリ）
１４ａ運用テーブル
１５ＬＡＮコントローラ
１６ＬＡＮポート 1 data processor 2 processor (CPU)
3 Maintenance console 3a Change table 4 External storage medium 4a Basic table 10 Processor (CPU)
11 First flash memory (FLASH ROM-1)
11a Application program 11b Master table 12 Second flash memory (FLASH ROM-2)
12a Boot program 12b Slave table 13 Local bus 14 RAM (buffer memory)
14a Operation table 15 LAN controller 16 LAN port

Claims

In a data processing apparatus including a processor, first and second flash memories, and a buffer memory,
The first flash memory includes an application program and a master table, the second flash memory includes a boot program and a slave table formed by the master table, and the buffer memory includes the second flash memory A data processing apparatus comprising: an operation table formed by the slave table of the flash memory or the master table of the first flash memory.

The processor transfers a basic table on an external storage medium to the first flash memory in accordance with a boot program of the second flash memory to form the master table, and in accordance with an application program of the first flash memory 2. The data processing apparatus according to claim 1, further comprising a function of configuring a slave table of the second flash memory by the master table.

In a table change control method for a data processing device, including a processor, a first flash memory storing an application program, a second flash memory storing a boot program, and a buffer memory,
The processor transfers a basic table of an external storage medium to the first flash memory according to the boot program of the second flash memory to form a master table, and the master table is transferred to the second flash memory according to the application program. A table change control method comprising the steps of: transferring to a flash memory to form a slave table; and transferring the slave table to the buffer memory to form an operation table.

The processor compares the master table of the first flash memory with the slave table of the second flash memory according to the application program and performs an error check on the slave table. 4. The table change control method according to claim 3, further comprising a step of restoring the slave table by a master table.

The processor compares the master table of the first flash memory with the slave table of the second flash memory in accordance with the application program and performs error check on the slave table. 4. The table change control method according to claim 3, further comprising a step of repairing the slave table by a table and forming an operation table of the buffer memory by the master table when the repair is impossible. .